KR102353877B1 - Method of determining gap size in manufacturing silicon single crystal, and method of manufacturing silicon single crystal - Google Patents

Method of determining gap size in manufacturing silicon single crystal, and method of manufacturing silicon single crystal Download PDF

Info

Publication number
KR102353877B1
KR102353877B1 KR1020200037512A KR20200037512A KR102353877B1 KR 102353877 B1 KR102353877 B1 KR 102353877B1 KR 1020200037512 A KR1020200037512 A KR 1020200037512A KR 20200037512 A KR20200037512 A KR 20200037512A KR 102353877 B1 KR102353877 B1 KR 102353877B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
gap size
region
defect
Prior art date
Application number
KR1020200037512A
Other languages
Korean (ko)
Other versions
KR20200120511A (en
Inventor
잇페이 시모자키
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200120511A publication Critical patent/KR20200120511A/en
Application granted granted Critical
Publication of KR102353877B1 publication Critical patent/KR102353877B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 단결정의 갭 사이즈 결정 방법은, 실리콘 단결정의 결함 분포와 인상 속도의 관계를 시뮬레이션하고, 시뮬레이션 결과에 기초하여 무결함 영역만을 갖는 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하고, 시뮬레이션에서 얻어진 결함 분포를 수치화한 값과 시뮬레이션에서 얻어진 인상 속도의 마진과 갭 사이즈의 제1 관계 및, 평가용의 실리콘 단결정의 결함 분포를 수치화한 값과 평가용의 실리콘 단결정의 제조 시의 갭 사이즈의 제2 관계에 기초하여, 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 갭 사이즈를 결정한다. The method for determining the gap size of a silicon single crystal simulates the relationship between the defect distribution and the pulling rate of the silicon single crystal, and specifies a pulling rate margin at which a silicon single crystal having only a defect-free region is obtained based on the simulation result, and the defect distribution obtained in the simulation In the first relationship between the numerical value of , the pulling rate margin and the gap size obtained in the simulation, and the second relationship between the numerical value of the defect distribution of the silicon single crystal for evaluation and the gap size during the production of the silicon single crystal for evaluation Based on the estimate, the margin of the pulling rate at the time of manufacturing the silicon single crystal for evaluation is estimated, and a gap size that is larger than the estimated pulling rate margin is determined.

Description

실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법{METHOD OF DETERMINING GAP SIZE IN MANUFACTURING SILICON SINGLE CRYSTAL, AND METHOD OF MANUFACTURING SILICON SINGLE CRYSTAL}A method for determining a gap size at the time of manufacturing a silicon single crystal, and a method for manufacturing a silicon single crystal TECHNICAL FIELD

본 발명은, 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법에 관한 것이다.The present invention relates to a method for determining a gap size in the production of a silicon single crystal and a method for producing a silicon single crystal.

반도체 디바이스의 기판으로서 이용되는 실리콘 웨이퍼는, 일반적으로 초크랄스키법(이하, 「CZ법」이라고 하는 경우가 있음)에 의해 육성된 실리콘 단결정으로부터 잘라내어져, 연마, 열처리 등의 공정을 거쳐 제조된다.A silicon wafer used as a substrate for a semiconductor device is generally cut out from a silicon single crystal grown by the Czochralski method (hereinafter, sometimes referred to as "CZ method"), and is manufactured through processes such as polishing and heat treatment. .

실리콘 단결정의 결함 분포는, 일반적으로, 결정 중심에서 외연까지의 거리를 가로축으로 하고, 실리콘 단결정의 인상 속도 V를, 인상 직후에 있어서의 실리콘 단결정의 성장 방향의 온도 구배 G로 나눈 값을 세로축으로 한 도면으로 나타낼 수 있다. 온도 구배 G는, CZ로(爐)의 핫 존 구조의 열적 특성에 의해, 실리콘 단결정의 인상의 진행 중에 있어서, 대체로 일정하다고 간주된다. 이 때문에, 인상 속도 V를 조정함으로써, V/G를 제어할 수 있다.In general, the defect distribution of a silicon single crystal is defined by the horizontal axis being the distance from the crystal center to the outer edge, and the value obtained by dividing the pulling rate V of the silicon single crystal by the temperature gradient G in the growth direction of the silicon single crystal immediately after pulling up is the vertical axis. It can be represented in one drawing. The temperature gradient G is considered to be substantially constant during the pulling of the silicon single crystal due to the thermal characteristics of the hot zone structure of the CZ furnace. For this reason, V/G can be controlled by adjusting the pulling-up speed V.

전술한 바와 같은 결함 분포도에는, 주로, COP(Crystal Originated Particle) 영역, OSF(Oxidation induced Stacking Fault: 산소 유기 적층 결함) 영역, Pv 영역, Pi 영역, L/D(Large Dislocation) 영역이 나타난다.In the defect distribution diagram as described above, a COP (Crystal Originated Particle) region, an Oxidation induced Stacking Fault (OSF) region, a Pv region, a Pi region, and a L/D (Large Dislocation) region appear mainly.

COP는, 실리콘 단결정 육성 시에 결정 격자를 구성해야 할 원자가 결여된 공공의 응집체이다.COP is an agglomerate of vacancies lacking atoms that should constitute a crystal lattice when growing a silicon single crystal.

OSF 영역은, COP 영역에 인접하고 있고, 고온(일반적으로는 1000℃ 내지 1200℃)에서 열산화 처리한 경우, OSF핵이 OSF로서 현재화(顯在化)한다.The OSF region is adjacent to the COP region, and when thermal oxidation treatment is performed at a high temperature (generally from 1000°C to 1200°C), the OSF nuclei become present as OSF.

Pv 영역은, OSF 영역에 인접하고 있고, 공공형(空孔型) 점 결함이 우세한 무결함 영역이다. Pv 영역은, as-grown 상태로 산소 석출핵을 포함하고 있어, 열처리를 실시한 경우, 산소 석출물(BMD)이 발생하기 쉽다.The Pv region is adjacent to the OSF region and is a defect-free region in which vacancy point defects predominate. The Pv region contains oxygen precipitation nuclei in an as-grown state, and when heat treatment is performed, oxygen precipitates (BMD) are likely to occur.

Pi 영역은, Pv 영역에 인접하고 있고, 격자 간 실리콘형 점 결함이 우세한 무결함 영역이다. Pi 영역은, as-grown 상태로 거의 산소 석출핵을 포함하고 있지 않아, 열처리를 실시해도 BMD가 발생하기 어렵다.The Pi region is adjacent to the Pv region and is a defect-free region in which interstitial silicon-type point defects predominate. The Pi region is in an as-grown state and contains almost no oxygen precipitation nuclei, so it is difficult to generate BMD even if heat treatment is performed.

L/D는, 결정 격자 간에 과잉으로 취입된 격자 간 실리콘의 응집체이고, 전위를 수반하는 결함이다(전위 클러스터). L/D 영역은, Pi 영역에 인접하고 있다.L/D is an aggregate of interstitial silicon excessively blown between crystal lattices, and is a defect accompanying dislocations (dislocation clusters). The L/D region is adjacent to the Pi region.

최근, 전체면에 결함이 존재하지 않는 실리콘 웨이퍼의 요구가 강해지고 있으며, 이러한 실리콘 웨이퍼를 얻을 수 있는 실리콘 단결정의 제조 방법이 검토되어 있다(예를 들면, 문헌 1: 일본공개특허공보 평11-199386호 참조).In recent years, the demand for a silicon wafer free from defects on the entire surface has been increasing, and a method for producing a silicon single crystal capable of obtaining such a silicon wafer has been studied (for example, Document 1: Japanese Patent Application Laid-Open No. Hei 11- 199386).

문헌 1에는, OSF 영역과, 그의 외측에 위치하는 N-영역(Pv 영역 및 Pi 영역만으로 구성되는 무결함 영역)을 포함하는 범위의 인상 속도 V나 온도 구배 G로 실리콘 단결정을 인상하는 것이 개시되어 있다.Document 1 discloses pulling a silicon single crystal at a pulling rate V or a temperature gradient G in a range including an OSF region and an N-region (a defect-free region consisting only of a Pv region and a Pi region) located outside the OSF region. have.

그러나, 문헌 1과 같은 구성에서는, 실리콘 웨이퍼에 OSF 영역이 적잖이 존재하고 있고, 아래에 기술하는 협의의 의미의 무결함의 실리콘 단결정을 얻을 수는 없다.However, in the structure as in Document 1, there are quite a few OSF regions in the silicon wafer, and a defect-free silicon single crystal in the narrow sense described below cannot be obtained.

일본공개특허공보 평11-199386호Japanese Laid-Open Patent Publication No. 11-199386

본 발명의 목적은, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있는 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for determining a gap size in production of a silicon single crystal capable of obtaining a large number of silicon wafers having only defect-free regions, and a method for producing a silicon single crystal.

무결함 영역이란, 광의의 의미로는, FPD(Flow Pattern Defect) 영역 및 L/D 영역을 제외한 영역이고, 협의의 의미로는, Pv 영역 및 Pi 영역만으로 구성되는 영역을 의미한다. 마찬가지로, 무결함의 실리콘 웨이퍼란, 광의의 의미로는, FPD(Flow Pattern Defect) 영역 및 L/D 영역이 면 내에 존재하지 않는 실리콘 웨이퍼를 의미하고, 협의의 의미로는, Pv 영역 및 Pi 영역만으로 구성되는 실리콘 웨이퍼를 의미한다. 무결함 영역만이 존재하는 실리콘 웨이퍼란, 광의의 의미의 무결함 실리콘 웨이퍼 혹은 협의의 의미의 무결함 실리콘 웨이퍼 중 어느 것이라도 좋다.In a broad sense, the defect-free region is a region excluding a flow pattern defect (FPD) region and an L/D region, and in a narrow sense, it means a region composed of only a Pv region and a Pi region. Similarly, a defect-free silicon wafer means a silicon wafer in which FPD (Flow Pattern Defect) regions and L/D regions do not exist in a plane in a broad sense, and in a narrow sense, only Pv region and Pi region It means a silicon wafer to be constructed. The silicon wafer in which only the defect-free region exists may be either a defect-free silicon wafer in a broad sense or a defect-free silicon wafer in a narrow sense.

본 발명의 갭 사이즈 결정 방법은, 실리콘 융액을 수용하는 도가니와, 상기 실리콘 융액으로부터 실리콘 단결정을 인상하는 인상부와, 인상 중의 실리콘 단결정을 둘러싸도록 상기 도가니의 상방에 배치된 열 차폐체를 구비한 인상 장치를 이용한 실리콘 단결정의 제조 시에 있어서의 상기 열 차폐체의 하단과 상기 실리콘 융액 표면의 갭 사이즈 결정 방법으로서, 상기 갭 사이즈마다, 상기 실리콘 단결정의 결함 분포와 상기 실리콘 단결정의 인상 속도의 관계를 시뮬레이션하는 공정과, 상기 시뮬레이션의 결과에 기초하여, 무결함 영역만을 갖는 상기 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하는 공정과, 상기 시뮬레이션에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과 상기 시뮬레이션에서 얻어진 인상 속도의 마진과 상기 갭 사이즈의 제1 관계를 특정하는 공정과, 상기 인상 장치를 이용하여 제조된 평가용의 실리콘 단결정의 결함 분포를 상기 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과 상기 평가용의 실리콘 단결정의 제조 시의 상기 갭 사이즈의 제2 관계를 특정하는 공정과, 상기 제1 관계와 상기 제2 관계에 기초하여, 상기 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 상기 갭 사이즈를 결정하는 공정을 실시하는 것을 특징으로 한다.The gap size determination method of the present invention includes a crucible for accommodating a silicon melt, a pulling part for pulling a silicon single crystal from the silicon melt, and a pulling with a heat shield disposed above the crucible so as to surround the silicon single crystal during pulling up A method for determining the gap size between the lower end of the heat shield and the surface of the silicon melt in the production of a silicon single crystal using an apparatus, wherein the relationship between the defect distribution of the silicon single crystal and the pulling rate of the silicon single crystal is simulated for each gap size a step of specifying a pulling rate margin at which the silicon single crystal having only a defect-free region is obtained, based on the results of the simulation; digitizing the defect distribution obtained in the simulation, the value of the defect distribution and the simulation The step of specifying the first relationship between the pulling rate margin and the gap size obtained in , and numerically quantifying the defect distribution of the silicon single crystal for evaluation manufactured using the pulling apparatus in the same way as the defect distribution obtained in the simulation, A step of specifying a second relationship between the value of the defect distribution and the gap size in the production of the silicon single crystal for evaluation, and the production of the silicon single crystal for evaluation based on the first relationship and the second relationship It is characterized by implementing the process of estimating the margin of the pulling-up speed at the time, and determining the said gap size which becomes larger than the margin of this estimated pulling-up speed, It is characterized by the above-mentioned.

무결함 영역만을 갖는 실리콘 단결정이 얻어지는 인상 속도의 마진(이하, 「무결함 마진」이라고 하는 경우가 있음)은, 갭 사이즈에 따라 변화한다. 무결함 마진이란, 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼 전체면이 무결함 영역이 되는 실리콘 단결정 인상 속도의 상한값과 하한값의 차를 의미한다.The margin of the pulling rate at which a silicon single crystal having only a defect-free region is obtained (hereinafter, sometimes referred to as a "defect-free margin") changes according to the gap size. The defect-free margin means the difference between the upper limit and the lower limit of the silicon single crystal pulling rate in which the entire silicon wafer obtained from the silicon single crystal becomes a defect-free region.

또한, 무결함 영역이란, 전술한 바와 같이, 광의의 의미의 무결함 영역 혹은 협의의 의미의 무결함 영역 중 어느 것이라도 좋다. 이하, 무결함 영역을, 협의의 의미의 무결함 영역으로 하여 본 발명을 설명한다.In addition, as mentioned above, the defect-free area|region may be either a defect-free area|region in a broad sense, or a defect-free area|region in a narrow meaning. Hereinafter, this invention is demonstrated by making a defect-free area|region a defect-free area|region in the narrow meaning.

무결함 마진이 가장 커지는 갭 사이즈는, 시뮬레이션으로 구할 수 있다. 또한, 시뮬레이션은, 수치 계산에 의한 컴퓨터 시뮬레이션 외에, 실험에 의한 시뮬레이션도 포함한다.The gap size at which the defect-free margin becomes the largest can be calculated|required by simulation. In addition, simulation includes simulation by experiment in addition to computer simulation by numerical calculation.

이 구한 갭 사이즈를 인상 장치에 적용하면, 무결함 마진이 가장 커지는 제조 조건이 되어야 하겠지만, 실제는, 핫 존의 구성 부재의 열화 등에 의해 열 환경이 시뮬레이션과는 상이한 상태가 되어 버려, 무결함 마진이 가장 커지지 않는 경우가 있다. 이 경우, 제조 중에 인상 속도가 변화하면, 인상 속도가 무결함 마진의 범위 외가 되어 버려, 결함 영역을 갖는 실리콘 단결정이 제조될 우려가 있다.If the obtained gap size is applied to a pulling device, it should be a manufacturing condition that produces the largest defect-free margin. There are cases where this is not the largest. In this case, if the pulling rate changes during manufacture, the pulling rate will fall outside the range of the defect-free margin, and there is a fear that a silicon single crystal having a defective region may be manufactured.

본 발명에서는, 시뮬레이션 결과에 기초하는 제1 관계와, 평가용의 실리콘 단결정의 결함 분포에 기초하는 제2 관계를 이용하여, 평가용의 실리콘 단결정을 제조했을 때의 무결함 마진의 크기를 추정하고, 이 추정한 크기보다도 무결함 마진을 크게 하는 갭 사이즈를 결정한다. 따라서, 이 제조 갭 사이즈를 사용함으로써, 평가용의 실리콘 단결정 제조 시보다도 무결함 마진이 큰 상태에서, 실리콘 단결정을 제조할 수 있다. 그 결과, 인상 속도가 변화해도, 인상 속도가 무결함 마진의 범위 외가 되어 버리는 것을 억제할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.In the present invention, the size of the defect-free margin when the silicon single crystal for evaluation is manufactured using the first relationship based on the simulation result and the second relationship based on the defect distribution of the silicon single crystal for evaluation is estimated, , determines the gap size that makes the defect-free margin larger than the estimated size. Therefore, by using this production gap size, it is possible to manufacture a silicon single crystal in a state where the defect-free margin is larger than that at the time of production of the silicon single crystal for evaluation. As a result, even if a pulling speed|rate changes, it can suppress that a pulling speed|rate becomes out of the range of a defect-free margin, and it can obtain many silicon wafers in which only a defect-free area|region exists.

본 발명의 갭 사이즈 결정 방법에 있어서, 상기 실리콘 단결정으로부터 얻어지는 웨이퍼면 내의 원 형상 결함 영역의 반경 및 링 형상 결함 영역의 폭, 또는, 상기 반경 및 상기 폭에 대응하는 단결정 반경 방향의 결함 분포에 의해, 상기 결함 분포의 수치화가 행해지는 것이 바람직하다.In the gap size determination method of the present invention, the radius of the circular defect region and the width of the ring-shaped defect region in the wafer surface obtained from the silicon single crystal, or the defect distribution in the single crystal radial direction corresponding to the radius and the width , it is preferable that the digitization of the defect distribution be performed.

본 발명에 의하면, 열처리에 의해 시각적으로 확인할 수 있는 OSF나 산소 석출물(BMD)에 기초하여, 결함 분포를 용이하게 수치화할 수 있다.According to the present invention, the defect distribution can be easily quantified based on OSF and oxygen precipitates (BMD) that can be visually confirmed by heat treatment.

본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포를 수치화한 값이, 무차원 값인 것이 바람직하다.In the gap size determination method of this invention, it is preferable that the value which digitized the said defect distribution is a dimensionless value.

본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포가, OSF 영역의 분포 또는 Pv 영역의 분포인 것이 바람직하다.In the gap size determination method of this invention, it is preferable that the said defect distribution is distribution of OSF area|region or distribution of Pv area|region.

본 발명에 의하면, 열처리에 의해 시각적으로 확인할 수 있는 OSF나 산소 석출물(BMD)에 기초하여, 평가용의 실리콘 단결정 제조 시보다도 무결함 마진을 크게 하는 갭 사이즈를 용이하게 결정할 수 있다.According to the present invention, based on OSF and oxygen precipitates (BMD) that can be visually confirmed by heat treatment, it is possible to easily determine a gap size that increases the defect-free margin compared to the time of manufacturing a silicon single crystal for evaluation.

본 발명의 갭 사이즈 결정 방법에 있어서, 상기 결함 분포를 수치화한 값이, 원 형상 OSF 영역의 반경과 링 형상 OSF 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비인 것이 바람직하다.In the gap size determination method of the present invention, the numerical value of the defect distribution is the ratio of the radius of the circular OSF region to the width of the ring-shaped OSF region, or the radius of the circular Pv region and the width of the ring-shaped Pv region It is preferable that the ratio of

본 발명에 의하면, 원 형상 OSF 영역의 반경과 링 형상 OSF 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비에 기초하여, 결함 분포를 용이하게 수치화할 수 있다.According to the present invention, the defect distribution can be easily quantified based on the ratio of the radius of the circular OSF region to the width of the ring-shaped OSF region, or the ratio of the radius of the circular Pv region to the width of the ring-shaped Pv region. have.

본 발명의 실리콘 단결정의 제조 방법은, 전술의 갭 사이즈 결정 방법에 의해 결정된 갭 사이즈를 이용하여 실리콘 단결정을 제조하는 것을 특징으로 한다.The manufacturing method of a silicon single crystal of this invention is characterized by manufacturing a silicon single crystal using the gap size determined by the above-mentioned gap size determination method.

본 발명에 의하면, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있는 실리콘 단결정을 제조할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, a silicon single crystal which can obtain many silicon wafers in which only a defect-free area|region exists can be manufactured.

본 발명의 실리콘 단결정의 제조 방법에 있어서, 상기 갭 사이즈 결정 방법은, 상기 인상 속도의 마진이 가장 커지도록 상기 갭 사이즈를 결정하는 것이 바람직하다.In the method of manufacturing a silicon single crystal of the present invention, in the method for determining the gap size, it is preferable that the gap size is determined so that the margin of the pulling rate is greatest.

본 발명에 의하면, 인상 속도의 변화 허용값을 최대로 할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.ADVANTAGE OF THE INVENTION According to this invention, the change permissible value of a pulling speed|rate can be maximized, and many silicon wafers in which only a defect-free area|region exists can be obtained.

도 1은, 본 발명의 관련 기술 및 일 실시 형태에 따른 인상 장치의 개략도이다.
도 2는, 상기 일 실시 형태에 있어서의 실리콘 단결정의 제조 방법의 플로우 차트이다.
도 3은, 실리콘 단결정의 인상 속도와 결함 분포의 관계의 일 예를 나타내는 개략도이다.
도 4는, 실리콘 단결정의 인상 속도와 결함 분포의 관계의 일 예를 나타내는 개략도이다.
도 5는, 인상 속도와 링 형상 및 디스크 형상의 OSF 영역의 존재 상황의 관계를 나타내는 설명도이다.
도 6은, 시뮬레이션 결과에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 7은, 시뮬레이션 결과 및 가(假)갭 사이즈를 이용한 평가용의 실리콘 단결정의 제조 실적에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 8은, 본 발명의 변형예에 있어서의 인상 속도와 링 형상 및 디스크 형상의 Pv 영역의 존재 상황의 관계를 나타내는 설명도이다.
도 9는, 본 발명의 실시예에 있어서의 실험 1의 결과로서, 시뮬레이션 결과 및 제조 갭 사이즈를 이용한 평가용의 실리콘 단결정의 제조 실적에 기초하는 OSF 영역의 디스크 반경과 디스크 링 비율의 관계를 나타내는 그래프이다.
도 10은, 상기 실시예에 있어서의 실험 2의 결과로서, 실험예 1, 2의 수율 효과를 나타내는 그래프이다.1 is a schematic diagram of a pulling device according to a related art and an embodiment of the present invention.
Fig. 2 is a flowchart of a method for manufacturing a silicon single crystal according to the embodiment.
3 is a schematic diagram showing an example of a relationship between a pulling rate of a silicon single crystal and a defect distribution.
4 is a schematic diagram showing an example of a relationship between a pulling rate of a silicon single crystal and a defect distribution.
Fig. 5 is an explanatory diagram showing the relationship between the pulling speed and the existence of ring-shaped and disk-shaped OSF regions.
Fig. 6 is a graph showing the relationship between the disk radius of the OSF area and the disk ring ratio based on the simulation result.
7 is a graph showing the relationship between the disk radius and the disk ring ratio of the OSF region based on the simulation results and the production performance of a silicon single crystal for evaluation using the temporary gap size.
Fig. 8 is an explanatory diagram showing the relationship between the pulling speed and the presence of ring-shaped and disk-shaped Pv regions in a modified example of the present invention.
Fig. 9 is a result of Experiment 1 in the Example of the present invention, showing the relationship between the disk radius and the disk ring ratio of the OSF region based on the production performance of a silicon single crystal for evaluation using a simulation result and a production gap size; It is a graph.
Fig. 10 is a graph showing the yield effect of Experimental Examples 1 and 2 as a result of Experiment 2 in the above Example.

(발명의 실시 형태)(Embodiment of the invention)

(본 발명의 관련 기술)(Related art of the present invention)

우선, 본 발명의 관련 기술을 도면에 기초하여 설명한다.First, the related technology of the present invention will be described with reference to the drawings.

도 1에 나타내는 바와 같이, 실리콘 단결정(SM)의 인상 장치(1)는, CZ법(Czochralski법)에 이용되는 장치로서, 장치 본체(2)를 구비하고 있다.As shown in FIG. 1, the pulling apparatus 1 of silicon single crystal SM is an apparatus used for the CZ method (Czochralski method), and is provided with the apparatus main body 2 .

장치 본체(2)는, 챔버(21)와, 이 챔버(21) 내에 배치된 도가니(22)와, 이 도가니(22)를 가열하는 히터(23)와, 인상부(24)와, 열 차폐체(25)와, 단열재(26)와, 도가니 구동부(27)를 구비하고 있다.The apparatus main body 2 includes a chamber 21 , a crucible 22 disposed in the chamber 21 , a heater 23 heating the crucible 22 , a pulling part 24 , and a heat shield. 25 , a heat insulating material 26 , and a crucible driving unit 27 are provided.

또한, 인상 장치(1)는, 이점쇄선으로 나타내는 바와 같이, MCZ(Magnetic field applied Czochralski)법에 이용되는 장치로서, 챔버(21)의 외측에 있어서 도가니(22)를 사이에 두고 배치된 한 쌍의 전자 코일(28)을 갖고 있어도 좋다.In addition, the pulling apparatus 1 is an apparatus used for the MCZ (Magnetic field applied Czochralski) method, as shown by the dashed-dotted line, It is a pair arrange|positioned across the crucible 22 in the outer side of the chamber 21. You may have the electromagnetic coil 28 of

챔버(21)의 상부에는, Ar 가스 등의 불활성 가스를 챔버(21) 내에 도입하는 가스 도입구(21A)가 형성되어 있다. 챔버(21)의 하부에는, 챔버(21) 내의 기체를 배출하는 가스 배기구(21B)가 형성되어 있다. 챔버(21)의 내면에는, 단열재(26)가 형성되어 있다.A gas introduction port 21A for introducing an inert gas such as Ar gas into the chamber 21 is formed in the upper portion of the chamber 21 . A gas exhaust port 21B for discharging gas in the chamber 21 is formed at a lower portion of the chamber 21 . A heat insulating material 26 is formed on the inner surface of the chamber 21 .

도가니(22)는, 실리콘을 융해하여 실리콘 융액(M)으로 하는 것이다. 도가니(22)는, 석영 도가니(221)와, 이 석영 도가니(221)를 수용하는 흑연 도가니(222)를 구비하고 있다. 석영 도가니(221)는, 1개 혹은 복수의 실리콘 단결정(SM)을 육성할 때마다 교환된다. 한편, 흑연 도가니(222)는, 실리콘 단결정(SM)을 1개 제조할 때마다는 교환되지 않고, 석영 도가니(221)를 적절히 지지할 수 없게 되었다고 생각된 시점에서 교환된다.The crucible 22 melts silicon to make a silicon melt M. The crucible 22 includes a quartz crucible 221 and a graphite crucible 222 accommodating the quartz crucible 221 . The quartz crucible 221 is replaced every time one or a plurality of silicon single crystals SM are grown. On the other hand, the graphite crucible 222 is not replaced every time a single silicon single crystal SM is manufactured, but is replaced when it is considered that the quartz crucible 221 cannot be properly supported.

히터(23)는, 도가니(22)의 주위에 배치되어 있고, 도가니(22) 내의 실리콘을 융해한다. 또한, 도가니(22)의 하방에, 이점쇄선으로 나타내는 바와 같은 보텀 히터(231)를 추가로 형성해도 좋다.The heater 23 is disposed around the crucible 22 , and melts silicon in the crucible 22 . Moreover, below the crucible 22, you may further provide the bottom heater 231 as shown by the double-dotted line.

인상부(24)는, 일단에 종결정(SC)이 부착되는 케이블(241)과, 이 케이블(241)을 승강 및 회전시키는 인상 구동부(242)를 구비하고 있다.The pulling unit 24 includes a cable 241 to which a seed crystal SC is attached at one end, and a pulling driving unit 242 for raising/lowering and rotating the cable 241 .

열 차폐체(25)는, 실리콘 단결정(SM)을 둘러싸도록 형성되고, 히터(23)로부터 상방을 향하여 방사되는 복사열을 차단한다.The heat shield 25 is formed to surround the silicon single crystal SM, and blocks radiant heat radiated upward from the heater 23 .

도가니 구동부(27)는, 흑연 도가니(222)를 하방으로부터 지지하는 지지축(271)을 구비하고, 도가니(22)를 소정의 속도로 회전 및 승강시킨다.The crucible driving unit 27 includes a support shaft 271 for supporting the graphite crucible 222 from below, and rotates and elevates the crucible 22 at a predetermined speed.

또한, 인상 장치(1)에 있어서의 핫 존은, 챔버(21), 도가니(22), 히터(23), 케이블(241), 열 차폐체(25), 단열재(26), 지지축(271), 실리콘 융액(M), 실리콘 단결정(SM) 등이다.In addition, the hot zone in the pulling apparatus 1 includes a chamber 21 , a crucible 22 , a heater 23 , a cable 241 , a heat shield 25 , a heat insulating material 26 , and a support shaft 271 . , silicon melt (M), silicon single crystal (SM), and the like.

[실시 형태][Embodiment]

〔실리콘 단결정의 제조 방법〕[Method for Producing Silicon Single Crystal]

다음으로, 본 발명의 일 실시 형태에 따른 실리콘 단결정(SM)의 제조 방법에 대해서 설명한다.Next, a method for manufacturing a silicon single crystal (SM) according to an embodiment of the present invention will be described.

또한, 본 실시 형태에서는, 원통 연삭 후의 직동부(直胴部)의 직경이 300㎜인 실리콘 단결정(SM)을 제조하는 경우를 예시하지만, 원통 연삭 후의 직경은 200㎜나 450㎜ 혹은 다른 크기라도 좋다. 또한, 저항률 조정용의 도펀트를 실리콘 융액(M)에 첨가해도 좋고, 하지 않아도 좋다.In addition, in this embodiment, although the case of manufacturing the silicon single crystal (SM) whose diameter of the linear part after cylindrical grinding is 300 mm is exemplified, the diameter after cylindrical grinding may be 200 mm or 450 mm or other sizes. good. In addition, the dopant for resistivity adjustment may or may not be added to the silicon melt (M).

실리콘 단결정(SM)의 제조 방법은, 도 2에 나타내는 바와 같이, 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법을 실시하는 공정(스텝 S1)과, 이 결정 방법으로 결정된 제조 갭 사이즈를 적용하여 제품용의 실리콘 단결정(SM)을 제조하는 공정(스텝 S2: 제조 공정)을 실시한다. 이하, 각 공정에 대해서 상세하게 설명한다.The manufacturing method of the silicon single crystal SM is, as shown in FIG. 2, the process (step S1) of implementing the gap size determination method at the time of manufacture of the silicon single crystal SM, and the manufacturing gap size determined by this determination method. A process of manufacturing a silicon single crystal (SM) for a product by applying (step S2: manufacturing process) is performed. Hereinafter, each process is demonstrated in detail.

갭 사이즈 결정 방법을 실시하는 공정에 있어서, 우선, 열 차폐체(25)의 하단과 실리콘 융액(M) 표면의 갭(GP)의 사이즈(이하, 갭(GP)의 사이즈를 「갭 사이즈」라고 함)마다, 실리콘 단결정(SM)의 결함 분포와 실리콘 단결정(SM)의 인상 속도의 관계를 시뮬레이션한다(스텝 S11: 시뮬레이션 공정).In the step of performing the gap size determination method, first, the size of the gap GP between the lower end of the heat shield 25 and the surface of the silicon melt M (hereinafter, the size of the gap GP is referred to as “gap size”) ), the relationship between the defect distribution of the silicon single crystal SM and the pulling rate of the silicon single crystal SM is simulated (step S11: simulation process).

또한, 갭 사이즈란, 실리콘 단결정(SM)의 제조 시에 있어서의 열 차폐체(25)의 하단과 실리콘 융액(M) 표면의 사이의 거리이다.In addition, the gap size is the distance between the lower end of the heat shield 25 and the surface of the silicon melt M at the time of manufacture of the silicon single crystal SM.

시뮬레이션 공정은, 적어도 실리콘 단결정(SM)의 직동부(SM1)에 대해서 행한다. 인상 중의 실리콘 단결정(SM)의 열 이력의 변화 등의 영향에 의해, 동일한 갭 사이즈에서도, 직동부(SM1)의 길이 방향의 위치에 따라서, 결함 분포는 상이해져 버린다. 이 때문에, 시뮬레이션 공정은, 직동부(SM1)를 길이 방향을 따르는 복수 개소에 대해서 행하는 것이 바람직하다. 본 실시 형태에서는, 직동부(SM1)를 길이 방향으로 3등분한 영역에 대해서, 시뮬레이션 공정을 행한다. 3등분한 영역 중, 인상 방향의 상단 영역을 톱 영역, 중앙 영역을 미들 영역, 하단 영역을 보텀 영역이라고 한다.The simulation process is performed with respect to at least the linear part SM1 of the silicon single crystal SM. Even with the same gap size, the defect distribution will differ depending on the position in the longitudinal direction of the linear body part SM1 by the influence of the change, etc. of the thermal history of the silicon single crystal SM during pulling-up. For this reason, it is preferable to perform a simulation process with respect to several places along the longitudinal direction of linear body part SM1. In this embodiment, a simulation process is performed about the area|region which divided linear body part SM1 into 3 equal in the longitudinal direction. Among the regions divided into three parts, the upper region in the impression direction is called the top region, the central region is called the middle region, and the lower region is called the bottom region.

이 시뮬레이션 공정에 의해, 실리콘 단결정(SM)의 중심으로부터 거리를 가로축으로 하고, 인상 속도 V를 세로축으로 한 결함 분포를 얻을 수 있다. 직동부(SM1)에 있어서의 갭 사이즈만이 상이한 시뮬레이션 결과의 일 예를, 도 3 및 도 4에 나타낸다. 또한, 도 3∼도 5에 있어서, 가로축의 좌단은 실리콘 단결정(SM)의 중심 위치를 나타내고, 우단은 외연 위치를 나타낸다. 또한, 도 3∼도 7은, 실리콘 단결정(SM)의 미들 영역에 관한 도면이다.According to this simulation process, a defect distribution with the distance from the center of the silicon single crystal SM as the horizontal axis and the pulling speed V as the vertical axis can be obtained. An example of the simulation result from which only the gap size in linear body part SM1 differs is shown in FIG.3 and FIG.4. 3 to 5, the left end of the horizontal axis indicates the central position of the silicon single crystal SM, and the right end indicates the position of the outer edge. 3 to 7 are diagrams relating to the middle region of the silicon single crystal (SM).

시뮬레이션 공정은, 수치 계산에 의한 컴퓨터 시뮬레이션 외에, 실험에 의한 시뮬레이션으로 할 수 있다. 시뮬레이션에 드는 비용이나 시간을 절약할 수 있는, 수치 계산에 의한 컴퓨터 시뮬레이션이 바람직하다.A simulation process can be made into simulation by experiment other than computer simulation by numerical calculation. Computer simulation by numerical calculation, which can save cost and time required for simulation, is preferable.

다음으로, 시뮬레이션 공정의 결과에 기초하여, 도 3 및 도 4에 나타내는 바와 같은 무결함 마진을 특정한다(스텝 S12: 무결함 마진 특정 공정). 무결함 마진이란, 무결함 영역만을 갖는 실리콘 단결정(SM)이 얻어지는 인상 속도의 마진을 의미한다. 무결함 마진은, OSF 영역과 무결함 영역의 OSF-Pv 경계선의 가장 낮은 위치에서, 무결함 영역과 L/D 영역의 Pi-L/D 경계선의 가장 높은 위치까지의 범위이다.Next, based on the result of the simulation process, the defect-free margin as shown in FIGS. 3 and 4 is specified (step S12: defect-free margin specifying process). The defect-free margin means a margin of the pulling rate at which a silicon single crystal SM having only a defect-free region is obtained. The defect-free margin is the range from the lowest position of the OSF-Pv boundary line between the OSF region and the defect-free region to the highest position of the Pi-L/D boundary line between the defect-free region and the L/D region.

이 후, 시뮬레이션 공정에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과, 무결함 마진 특정 공정에서 특정된 무결함 마진과, 갭 사이즈의 제1 관계를 특정한다(스텝 S13: 제1 관계 특정 공정).Thereafter, the defect distribution obtained in the simulation process is digitized, and the first relationship between the value of this defect distribution, the defect-free margin specified in the defect-free margin specifying process, and the gap size is specified (step S13: first relationship specification) fair).

본 실시 형태에서는, 우선, 무결함 마진이 최대가 되는 갭 사이즈(이하, 무결함 마진이 최대가 되는 갭 사이즈를, 「가(假)갭 사이즈」라고 하는 경우가 있음)를 특정한다. 무결함 마진은, 갭 사이즈에 따라 변화하고, 예를 들면 갭 사이즈를 가로축으로 하고, 무결함 마진의 크기를 세로축으로 한 그래프를 작성한 경우, 산(山)형의 그래프가 된다. 즉, 무결함 마진이 최대가 되는 갭 사이즈는, 1개뿐이다. 그래서, 동일한 개소에 대해서 갭 사이즈만을 변경한 복수의 시뮬레이션 결과에 기초하여, 가갭 사이즈를 특정한다.In the present embodiment, first, the gap size at which the defect free margin becomes the maximum (hereinafter, the gap size at which the defect free margin becomes the maximum may be referred to as "provisional gap size") is specified. The defect-free margin changes according to the gap size. For example, when a graph is created with the gap size on the horizontal axis and the size of the defect-free margin on the vertical axis, it becomes a mountain-shaped graph. That is, there is only one gap size at which the defect-free margin becomes the maximum. Then, based on the some simulation result which changed only the gap size with respect to the same location, a temporary gap size is specified.

다음으로, 예를 들면, 도 5에 나타내는 바와 같은 갭 사이즈가 가갭 사이즈의 결함 분포에 기초하여, OSF 영역이 존재하는 바와 같은 속도 V1로 실리콘 단결정(SM)을 인상한 경우의 OSF 영역의 발생 상황을 파악한다. 이 실리콘 단결정(SM)으로부터 얻어지는 실리콘 웨이퍼에는, 그의 중심을 포함하는 디스크 형상(원 형상)의 OSF 영역이 존재한다. 이 디스크 형상의 OSF 영역의 외측에는, 무결함 영역을 사이에 두고 링 형상의 OSF 영역이 존재한다.Next, for example, the generation of the OSF region when the silicon single crystal SM is pulled up at the same speed V 1 as the OSF region exists based on the defect distribution of the temporary gap size with the gap size as shown in FIG. 5 . figure out the situation In a silicon wafer obtained from this silicon single crystal SM, a disk-shaped (circular) OSF region including the center thereof exists. A ring-shaped OSF area exists outside this disk-shaped OSF area|region with a defect-free area|region interposed therebetween.

다음으로, 디스크 형상의 OSF 영역의 반경 및 링 형상의 OSF 영역의 폭을, 각각 디스크 반경, 링 폭으로서 구한다. 또한, OSF 영역이 존재하는 바와 같은 다른 인상 속도로 실리콘 단결정(SM)을 제조한 경우의 디스크 반경, 링 폭을 구한다. 즉, 시뮬레이션 공정에서 얻어진 결함 분포를 수치화한다.Next, the radius of the disk-shaped OSF region and the width of the ring-shaped OSF region are obtained as the disk radius and the ring width, respectively. In addition, the disk radius and ring width in the case of manufacturing a silicon single crystal (SM) at different pulling rates as in the presence of the OSF region are obtained. That is, the defect distribution obtained in the simulation process is digitized.

또한, 갭 사이즈가 가갭 사이즈보다 1㎜ 큰 경우의 결함 분포, 가갭 사이즈보다 1㎜ 작은 경우의 결함 분포에 기초하여, 각각 복수씩의 인상 속도로 인상한 경우의 디스크 반경, 링 폭을 구한다.Further, based on the defect distribution when the gap size is 1 mm larger than the temporary gap size and the defect distribution when the temporary gap size is 1 mm smaller than the temporary gap size, the disk radius and the ring width when pulled at a plurality of pulling speeds are obtained.

그리고, 도 5에 나타내는 결함 분포에 기초하여, 도 6에 나타내는 바와 같은, 디스크 반경을 가로축으로 하고, 링 폭을 디스크 반경으로 나눈 디스크 링 비율을 세로축으로 한 비교 데이터를 작성한다. 이 비교 데이터는, 시뮬레이션에서 얻어진 결함 분포를 수치화한 값(디스크 반경, 디스크 링 비율)과, 시뮬레이션에서 얻어진 무결함 마진(최대의 무결함 마진)과, 갭 사이즈(가갭 사이즈, 가갭 사이즈±1㎜)의 제1 관계를 나타낸다.Then, based on the defect distribution shown in Fig. 5, comparison data as shown in Fig. 6 is created with the disk radius as the horizontal axis and the disk ring ratio obtained by dividing the ring width by the disk radius as the vertical axis. This comparative data is a numerical value of the defect distribution obtained in the simulation (disk radius, disk ring ratio), the defect free margin (maximum defect free margin) obtained in the simulation, and the gap size (provisional gap size, provisional gap size ± 1 mm). ) represents the first relationship.

이 비교 데이터의 작성은, 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행한다. 비교 데이터의 작성은, 컴퓨터가 행해도 좋고, 작업자가 행해도 좋다.This comparison data is created for each of the top region, the middle region, and the bottom region. A computer may perform preparation of comparison data, and an operator may perform it.

다음으로, 인상 장치(1)의 갭 사이즈를 가갭 사이즈로 설정하여, 평가용의 실리콘 단결정(SM)을 제조한다(스텝 S14: 평가용 단결정 제조 공정).Next, the gap size of the pulling apparatus 1 is set to the temporary gap size, and the silicon single crystal SM for evaluation is manufactured (step S14: single crystal manufacturing process for evaluation).

평가용 단결정 제조 공정은, 톱 영역, 미들 영역, 보텀 영역을 제조할 때에, 갭 사이즈를 각 영역에 대응한 가갭 사이즈로 설정하면서, 인상 속도를 각 영역에 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 속도로 설정하여 행한다. 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 속도로서, 예를 들면, 도 5에 나타내는 바와 같은, 갭 사이즈가 가갭 사이즈의 결함 분포에 기초하여, OSF 영역이 존재하는 바와 같은 속도 V1 등을 설정해도 좋고, 과거의 제조 실적에 기초하여 설정해도 좋다.In the single crystal manufacturing process for evaluation, when the top region, the middle region, and the bottom region are manufactured, the gap size is set to the temporary gap size corresponding to each region, and the pulling speed is set in each region. Ring-shaped and disk-shaped OSF regions exist in each region. Set at the same speed as described above. As the speed at which the ring-shaped and disk-shaped OSF regions exist, for example, as shown in FIG. 5 , the gap size is based on the defect distribution of the temporary gap size, the speed V 1 at which the OSF region exists, etc. may be set or may be set based on past manufacturing results.

본 실시 형태에서는, 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은 복수의 평가용의 실리콘 단결정(SM)을 제조한다.In this embodiment, a plurality of silicon single crystals SM for evaluation in which ring-shaped and disk-shaped OSF regions exist are manufactured.

다음으로, 평가용의 실리콘 단결정의 결함 분포를 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과, 평가용의 실리콘 단결정의 제조 시의 갭 사이즈의 제2 관계를 특정한다(스텝 S15: 제2 관계 특정 공정).Next, the defect distribution of the silicon single crystal for evaluation is digitized in the same way as the defect distribution obtained in the simulation, and the second relationship between the value of this defect distribution and the gap size at the time of manufacturing the silicon single crystal for evaluation is specified ( Step S15: second relationship specifying step).

본 실시 형태에서는, 우선, 평가용의 실리콘 단결정(SM)의 직동부(SM1)로부터 실리콘 웨이퍼를 취득하고, OSF 영역을 현재화시키는 처리를 행한다. 이 현재화 처리로서는, 1000℃의 산소 분위기에서 3시간의 열처리를 행한 후, 추가로, 1150℃의 산소 분위기에서 2시간의 열처리를 행하는 것을 예시할 수 있다. 이 후, 현재화한 OSF 영역의 링 폭 및 디스크 반경을 측정한다. 이상의 처리를, 복수의 평가용의 실리콘 단결정(SM)에 있어서의 각 영역으로부터 취득한 실리콘 웨이퍼에 대하여 행한다. 또한, 각 영역으로부터 취득하는 실리콘 웨이퍼의 매수는, 1매씩이라도 좋고, 복수매씩이라도 좋다. 또한, 평가용의 실리콘 단결정(SM)을 1개만 제조하고, 이 실리콘 단결정(SM)으로부터 복수의 실리콘 웨이퍼를 취득해도 좋다.In the present embodiment, first, a silicon wafer is obtained from the straight body portion SM1 of the silicon single crystal SM for evaluation, and a process for making the OSF region visible is performed. As this facilitation process, after performing heat treatment for 3 hours in 1000 degreeC oxygen atmosphere, performing heat processing for 2 hours in 1150 degreeC oxygen atmosphere can be illustrated further. After that, the ring width and disk radius of the visualized OSF area are measured. The above process is performed with respect to the silicon wafer acquired from each area|region in the several silicon single crystal SM for evaluation. In addition, the number of silicon wafers acquired from each area|region may be one at a time, and may be sufficient as multiple sheets each. In addition, only one silicon single crystal SM for evaluation may be manufactured, and a plurality of silicon wafers may be obtained from this silicon single crystal SM.

그리고, 각 실리콘 웨이퍼의 측정 결과에 기초하는 디스크 반경 및 디스크 링 비율의 관계를 특정한다. 즉, 평가용의 실리콘 단결정(SM)의 결함 분포를 수치화한 값(디스크 반경, 디스크 링 비율)과, 평가용의 실리콘 단결정(SM) 제조 시의 갭 사이즈의 제2 관계를 특정한다.Then, the relationship between the disk radius and the disk ring ratio based on the measurement result of each silicon wafer is specified. That is, the second relationship between the numerical value (disk radius, disk ring ratio) of the defect distribution of the silicon single crystal SM for evaluation and the gap size at the time of manufacturing the silicon single crystal SM for evaluation is specified.

이 후, 제1 관계와 제2 관계에 기초하여, 평가용의 실리콘 단결정(SM) 제조 시의 무결함 마진을 추정하고, 이 추정한 무결함 마진보다도 커지는 바와 같은 제조 갭 사이즈를 결정한다(스텝 S16: 제조 갭 사이즈 결정 공정).Thereafter, based on the first relation and the second relation, the defect-free margin at the time of manufacturing the silicon single crystal SM for evaluation is estimated, and a manufacturing gap size that is larger than the estimated defect-free margin is determined (step S16: Manufacturing gap size determination process).

본 실시 형태에서는, 우선, 비교 데이터로 나타나는 제1 관계와, 제2 관계를 비교하여, 평가용의 실리콘 단결정(SM)의 제조 시에 무결함 마진이 가장 큰 상태였는지 아닌지를 판정한다. 이 비교되는 양자는, OSF의 발생 상황에 기초하여 얻어진 데이터인 점에서, 시뮬레이션 결과 및 평가용의 실리콘 단결정(SM)의 결함 분포에 대응하고 있다.In the present embodiment, first, the first relationship and the second relationship indicated by the comparison data are compared to determine whether or not the defect-free margin is in the largest state during the production of the silicon single crystal SM for evaluation. Since both of these comparisons are data obtained based on the occurrence of OSF, they correspond to the simulation result and the defect distribution of the silicon single crystal SM for evaluation.

예를 들면, 도 7에 나타내는 바와 같이, 도 6의 비교 데이터상에, 각 실리콘 웨이퍼에 있어서의 OSF 영역의 측정 결과(제조 실적(제2 관계))를 플롯한다. 동일한 제조 조건으로 실리콘 단결정(SM)을 제조하면, 이들로부터 취득한 실리콘 웨이퍼의 OSF 영역의 측정 결과는, 동일하게 될 것이지만, 실제로는, 측정 오차나 인상 속도의 편차 등에 의해, 도 7에 나타내는 바와 같이 상이한 경우가 있다.For example, as shown in FIG. 7, the measurement result (manufacturing performance (second relationship)) of the OSF area|region in each silicon wafer is plotted on the comparative data of FIG. When silicon single crystals (SM) are manufactured under the same manufacturing conditions, the measurement results of the OSF region of the silicon wafer obtained therefrom will be the same. There are different cases.

그리고, 이 측정 결과가 가갭 사이즈에 있어서의 비교 데이터와 거의 일치하고 있는 경우, 무결함 마진이 가장 큰 상태였다고 추정하고, 가갭 사이즈를 제조 갭 사이즈로서 결정한다. 한편, 측정 결과가 비교 데이터로부터 소정량 어긋나 있는 경우, 무결함 마진이 가장 큰 상태가 아니었다고 추정하고, 가갭 사이즈 이외의 사이즈를 제조 갭 사이즈로서 결정한다.And when this measurement result substantially agrees with the comparative data in the provisional gap size, it is estimated that the defect-free margin was in the largest state, and the provisional gap size is determined as a manufacturing gap size. On the other hand, when a measurement result deviates from the comparison data by a predetermined amount, it is estimated that the defect-free margin was not in the largest state, and sizes other than a temporary gap size are determined as a manufacturing gap size.

예를 들면, 가갭 사이즈에 있어서의 비교 데이터의 기준 근사선 LS, 가갭 사이즈보다 1㎜ 큰 경우의 비교 데이터의 제1 비교 근사선 L1, 가갭 사이즈보다 1㎜ 작은 경우의 비교 데이터의 제2 비교 근사선 L2, 실리콘 웨이퍼의 측정 결과의 실적 근사선 N을 구한다. 그리고, 각 근사선 LS, L1, L2와, 실적 근사선 N의 거리에 기초하여 제조 갭 사이즈를 결정한다.For example, the reference approximation line L S of the comparison data in the temporary gap size, the first comparison approximate line L 1 of the comparison data when the temporary gap size is 1 mm larger than the temporary gap size, and the second comparison data when the temporary gap size is 1 mm smaller The comparative approximation line L 2 and the performance approximation line N of the measurement result of a silicon wafer are calculated|required. And the manufacturing gap size is determined based on the distance of each approximate line L S , L 1 , L 2 and the performance approximation line N.

도 7에 나타내는 결과에서는, 실적 근사선 N이 기준 근사선 LS와 제1 비교 근사선 L1의 거의 중간에 위치하고 있다. 이 경우, 인상 장치(1)에 있어서 가갭 사이즈를 적용했을 때의 제조 조건은, 시뮬레이션에 있어서 가갭 사이즈보다도 0.5㎜ 큰 사이즈를 적용했을 때의 제조 조건에 상당한다고 추정한다. 이 추정 결과에 의하면, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를 적용했을 때의 제조 조건이, 시뮬레이션에 있어서 가갭 사이즈를 적용했을 때의 제조 조건에 상당한다고 생각된다. 따라서, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를, 제조 갭 사이즈로서 결정한다.In the result shown in FIG. 7, the performance approximation line N is located substantially in the middle of the reference approximation line L S and the 1st comparison approximation line L 1 . In this case, it is estimated that the manufacturing conditions at the time of applying the temporary gap size in the pulling apparatus 1 correspond to the manufacturing conditions at the time of applying the size 0.5 mm larger than the temporary gap size in simulation. According to this estimation result, it is thought that the manufacturing conditions at the time of applying the size 0.5 mm smaller than the temporary gap size correspond to the manufacturing conditions at the time of applying a temporary gap size in simulation. Therefore, a size 0.5 mm smaller than the temporary gap size is determined as the manufacturing gap size.

또한, 실적 근사선 N이 기준 근사선 LS와 제2 비교 근사선 L2의 사이에 위치하고 있는 경우, 실적 근사선 N과 기준 근사선 LS의 거리에 대응하는 길이만큼, 가갭 사이즈보다도 큰 사이즈를, 제조 갭 사이즈로서 결정한다. 예를 들면, 기준 근사선 LS의 위치를 「0」, 제2 비교 근사선 L2의 위치를 「1」로 한 경우에 있어서의 「0.3」의 위치에, 실적 근사선 N이 위치하고 있는 경우, 가갭 사이즈보다도 0.3㎜ 큰 사이즈를 제조 갭 사이즈로서 결정한다.In addition, when the performance approximation line N is located between the reference approximation line L S and the second comparison approximation line L 2 , the size corresponding to the distance between the performance approximation line N and the reference approximation line L S is larger than the temporary gap size is determined as the manufacturing gap size. For example, when the performance approximation line N is located at the position of "0.3" when the position of the reference approximation line L S is set to "0" and the position of the second comparison approximation line L 2 is set to "1" , a size 0.3 mm larger than the temporary gap size is determined as the manufacturing gap size.

한편, 실적 근사선 N이 기준 근사선 LS와 거의 일치하고 있는 경우, 인상 장치(1)에 있어서 가갭 사이즈를 적용했을 때의 제조 조건은, 시뮬레이션에 있어서 가갭 사이즈를 적용했을 때의 제조 조건에 상당한다고 추정하고, 가갭 사이즈를 제조 갭 사이즈로서 결정한다.The production conditions, when the other hand, in the case that the results approximate line N approximated closely match the line L S criteria, the production conditions of applying the gagaep size in the pulling apparatus 1 is applied to gagaep size in the simulation It is estimated that it is significant, and the temporary gap size is determined as the manufacturing gap size.

이상과 같이, 실적 근사선 N이 기준 근사선 LS와 일치하도록, 제조 갭 사이즈를 결정함으로써, 무결함 마진이 가장 큰 제조 조건이 된다.As described above, by determining the manufacturing gap size so that the performance approximation line N coincides with the reference approximation line L S , the defect-free margin becomes the largest manufacturing condition.

이 제조 갭 사이즈 결정 공정은, 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행한다. 제조 갭 사이즈 결정 공정은, 컴퓨터가 행해도 좋고, 작업자가 행해도 좋다.This manufacturing gap size determination process is performed with respect to each of a top area|region, a middle area|region, and a bottom area|region. A computer may perform a manufacturing gap size determination process, and an operator may perform it.

또한, 이상의 처리에서는, 링 형상 및 디스크 형상의 OSF 영역의 존재 상황에 기초하여 제조 갭 사이즈를 결정했지만, 도 8에 나타내는 바와 같이, 링 형상 및 디스크 형상의 Pv 영역의 존재 상황에 기초하여 제조 갭 사이즈를 결정해도 좋다. 이 경우, 시뮬레이션이나 평가용의 실리콘 단결정(SM) 제조 시의 인상 속도를, 링 형상 및 디스크 형상의 Pv 영역을 발생시키는 바와 같은 속도 V2 등으로 설정하면 좋다. Pv 영역을 현재화시키는 처리로서는, 780℃의 산소 분위기에서 3시간의 열처리를 행한 후, 또한, 1000℃의 산소 분위기에서 16시간의 열처리를 행하는 것을 예시할 수 있다.Incidentally, in the above processing, the manufacturing gap size was determined based on the existence condition of the ring-shaped and disk-shaped OSF regions. You can decide the size. In this case, the pulling speed at the time of manufacturing a silicon single crystal (SM) for simulation or evaluation may be set to a speed V 2 or the like at which the ring-shaped and disk-shaped Pv regions are generated. Examples of the treatment for making the Pv region present include performing heat treatment for 3 hours in an oxygen atmosphere at 780°C and then performing heat treatment for 16 hours in an oxygen atmosphere at 1000°C.

이 후, 제조 공정(스텝 S2)을 행한다.Thereafter, a manufacturing process (step S2) is performed.

제조 공정은, 톱 영역, 미들 영역, 보텀 영역의 각각의 제조 시에 있어서, 스텝 S1의 처리에서 결정한 제조 갭 사이즈를 이용하여, 제품용의 실리콘 단결정(SM)을 제조한다.In the manufacturing process, the silicon single crystal SM for a product is manufactured using the manufacturing gap size determined by the process of step S1 at the time of each manufacture of a top region, a middle region, and a bottom region.

[실시 형태의 작용 효과][Operation and Effects of the Embodiment]

상기 실시 형태에 의하면, 제조 갭 사이즈 결정 공정에 있어서, 평가용의 실리콘 단결정(SM)을 제조했을 때의 무결함 마진의 크기를 추정하고, 이 추정한 크기보다도 무결함 마진을 크게 하는 갭 사이즈를 제조 갭 사이즈로서 결정한다. 이 제조 갭 사이즈를 제조 공정에서 사용함으로써, 평가용의 실리콘 단결정(SM) 제조시보다도 무결함 마진이 큰 상태에서, 제품용의 실리콘 단결정(SM)을 제조할 수 있다. 따라서, 인상 속도가 변화해도, 인상 속도가 무결함 마진의 범위 외가 되어 버리는 것을 억제할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 많이 얻을 수 있다.According to the above embodiment, in the manufacturing gap size determination step, the size of the defect-free margin when the silicon single crystal (SM) for evaluation is manufactured is estimated, and the gap size for making the defect-free margin larger than the estimated size is determined. Determined as the manufacturing gap size. By using this manufacturing gap size in the manufacturing process, the silicon single crystal SM for products can be manufactured in a state with a defect-free margin larger than that at the time of manufacturing the silicon single crystal SM for evaluation. Therefore, even if a pulling speed|rate changes, it can suppress that a pulling speed|rate becomes outside the range of a defect-free margin, and it can obtain many silicon wafers in which only a defect-free area|region exists.

특히, 본 실시 형태에서는, 무결함 마진을 가장 크게 하는 제조 갭 사이즈를 제조에 이용함으로써, 인상 속도의 변화 허용값을 최대로 할 수 있어, 무결함 영역만이 존재하는 실리콘 웨이퍼를 보다 많이 얻을 수 있다.In particular, in this embodiment, by using the manufacturing gap size that maximizes the defect-free margin for manufacturing, the allowable value for the change in the pulling rate can be maximized, and more silicon wafers having only the defect-free region can be obtained. have.

제조 갭 사이즈 결정 공정에 있어서, 기준 근사선 LS, 제1, 제2 비교 근사선 L1, 비교 근사선 L2에 대한 실적 근사선 N의 위치에 기초하여, 제조 갭 사이즈를 용이하게 결정할 수 있다.In the manufacturing gap size determination process, the manufacturing gap size can be easily determined based on the position of the performance approximation line N with respect to the reference approximation line L S , the first and second comparison approximation lines L 1 , and the comparison approximation line L 2 . have.

[변형예][Variation]

또한, 본 발명은 상기 실시 형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지의 개량 그리고 설계의 변경 등이 가능하다.In addition, this invention is not limited only to the said embodiment, Various improvement, a change of design, etc. are possible within the range which does not deviate from the summary of this invention.

예를 들면, 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및 제조 방법을 직동부(SM1)의 톱 영역, 미들 영역, 보텀 영역의 각각에 대해서 행했지만, 어느 1개 혹은 2개의 영역에 대해서만 행해도 좋고, 직동부(SM1)를 길이 방향으로 2개로, 혹은, 4개 이상으로 분할한 영역에 대해서 행해도 좋다.For example, although the method for determining the gap size and the method for manufacturing a silicon single crystal in manufacturing a silicon single crystal were performed for each of the top region, the middle region, and the bottom region of the straight body portion SM1, only one or two regions were used. You may perform it, and you may carry out with respect to the area|region which divided|segmented linear body part SM1 into two or four or more in the longitudinal direction.

제조 갭 사이즈 결정 공정에 있어서, 각 근사선 LS, L1, L2와, 실적 근사선 N의 거리에 기초하여 제조 갭 사이즈를 결정했지만, 제1, 제2 비교 근사선 L1, L2를 구하지 않고, 기준 근사선 LS와 실적 근사선 N의 비교에만 기초하여, 제조 갭 사이즈를 결정해도 좋다.In the manufacturing gap size determination process, although the manufacturing gap size was determined based on the distance of each approximate line L S , L 1 , L 2 and the performance approximation line N, 1st, 2nd comparative approximate line L 1 , L 2 You may determine the manufacturing gap size based only on the comparison of the reference approximation line L S and the performance approximation line N without calculating|requiring .

제조 갭 사이즈 결정 공정에 있어서, 갭 사이즈가 가갭 사이즈보다 1㎜ 큰 경우의 결함 분포에 기초하여, 제1 비교 근사선 L1을 구했지만, 가갭 사이즈보다 0.5㎜ 혹은 2㎜ 등, 다른 크기만큼 큰 경우의 결함 분포에 기초하여, 제1 비교 근사선 L1을 구해도 좋다. 제2 비교 근사선 L2도 동일하게 구해도 좋다. In the manufacturing gap size determination process, a first comparative approximate line L 1 was obtained based on the defect distribution when the gap size is 1 mm larger than the temporary gap size, but larger than the temporary gap size by another size such as 0.5 mm or 2 mm Based on the defect distribution in this case, you may obtain|require the 1st comparison approximation line L 1 . The second comparison approximation line L 2 may also be obtained in the same manner.

제조 갭 사이즈 결정 공정에 있어서, 제1, 제2 비교 근사선 L1, L2에 더하여, 갭 사이즈가 가갭 사이즈보다, 예를 들면 2㎜ 큰 경우 및 2㎜ 작은 경우의 결함 분포에 기초하여, 제3, 제4 비교 근사선을 구하고, 이 제3, 제4 비교 근사선도 이용하여 제조 갭 사이즈를 결정해도 좋다.In the manufacturing gap size determination process, in addition to the first and second comparative approximate lines L 1 , L 2 , based on the defect distribution when the gap size is larger than the temporary gap size, for example, by 2 mm and smaller by 2 mm, The third and fourth comparison approximation lines may be obtained, and the manufacturing gap size may be determined using the third and fourth comparison approximation lines as well.

제조 갭 사이즈 결정 공정에 있어서, 각 근사선 LS, L1, L2, N을 구하지 않고, 각 근사선 LS, L1, L2, N의 작성에 이용한 플롯 데이터의 비교만으로, 제조 갭 사이즈를 결정해도 좋다.In the production gap size determination step, only a comparison of each approximation line L S, L 1, L 2, without obtaining the N, each approximation line L S, L 1, L 2, plot data based on the preparation of N, manufactured gap You can decide the size.

제조 갭 사이즈는, 적어도 평가용의 실리콘 단결정(SM) 제조 시보다도 무결함 마진이 커지면, 무결함 마진이 가장 커지는 갭 사이즈가 아니라도 좋다. 예를 들면, 도 7에 나타내는 결과가 얻어진 경우에, 가갭 사이즈보다도 0.5㎜ 작은 사이즈를 제조 갭 사이즈로서 결정했지만, 0.3㎜ 작은 사이즈를 제조 갭 사이즈로서 결정해도 좋다.The manufacturing gap size may not be the gap size at which the defect-free margin becomes the largest when at least the defect-free margin becomes larger than at the time of manufacturing a silicon single crystal (SM) for evaluation. For example, when the result shown in FIG. 7 was obtained, although the size 0.5 mm smaller than the temporary gap size was determined as a manufacturing gap size, you may determine the size small 0.3 mm as a manufacturing gap size.

제조 갭 사이즈 결정 공정에 있어서, 디스크 반경을 가로축으로 하고, 링 폭을 디스크 반경으로 나눈 디스크 링 비율을 세로축으로 한 비교 데이터에 기초하여 제조 갭 사이즈를 결정했지만, 가로축, 세로축의 지표로서 다른 지표를 이용해도 좋다. 가로축과 세로축의 지표의 조합으로서는, 디스크 반경과 링 폭 등을 예시할 수 있다.In the manufacturing gap size determination process, the manufacturing gap size was determined based on comparative data with the disk radius as the horizontal axis and the disk ring ratio divided by the ring width divided by the disk radius as the vertical axis. You can use it. As a combination of the indices of the horizontal axis and the vertical axis, a disk radius, a ring width, and the like can be exemplified.

실시예Example

다음으로, 본 발명을 실시예 및 비교예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 하등 한정되는 것은 아니다.Next, although an Example and a comparative example demonstrate this invention further in detail, this invention is not limited at all by these examples.

[실험 1][Experiment 1]

상기 실시 형태에 있어서의 도 7에 기초하여 결정된 제조 갭 사이즈를 이용하여, 링 형상 및 디스크 형상의 OSF 영역이 존재하는 바와 같은, 복수의 평가용의 실리콘 단결정(SM)을 제조했다. 그리고, 이 평가용의 실리콘 단결정(SM)으로부터 얻은 복수의 웨이퍼의 디스크 반경과 디스크 링 비율을 구하고, 이들의 관계를 도 6에 나타내는 그래프에 플롯했다.Using the manufacturing gap size determined based on FIG. 7 in the said embodiment, a plurality of silicon single crystals SM for evaluation in which ring-shaped and disk-shaped OSF regions exist were manufactured. Then, the disk radius and disk ring ratio of a plurality of wafers obtained from the silicon single crystal (SM) for evaluation were calculated, and their relationship was plotted on a graph shown in FIG. 6 .

그 결과를 도 9에 나타낸다.The result is shown in FIG.

도 9에 나타내는 바와 같이, 제조 갭 사이즈로 제조한 평가용의 실리콘 단결정(SM)의 측정 결과에 기초하는 실적 근사선 N1이, 가갭 사이즈로 제조한 평가용의 실리콘 단결정(SM)의 실적 근사선 N보다도, 기준 근사선 LS에 크게 근접한 것을 확인할 수 있었다. As shown in FIG. 9, the performance approximation line N 1 based on the measurement result of the silicon single crystal SM for evaluation manufactured with the manufacturing gap size approximates the performance of the silicon single crystal SM for evaluation manufactured with the provisional gap size. It has been confirmed that it is much closer to the reference approximation line L S than to the line N .

이 점에서, 상기 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법으로 얻어진 제조 갭 사이즈를 제조 공정에서 사용함으로써, 무결함 마진을 크게 한 상태에서 제품용의 실리콘 단결정(SM)을 제조할 수 있는 것을 확인할 수 있었다.In this regard, by using the manufacturing gap size obtained by the method for determining the gap size in manufacturing the silicon single crystal (SM) in the manufacturing process, the silicon single crystal (SM) for products is manufactured in a state in which the defect-free margin is enlarged. I could see what I could do.

[실험 2][Experiment 2]

〔실험예 1〕[Experimental Example 1]

{비교예 1}{Comparative Example 1}

핫 존이 A 타입인 인상 장치(1)를 전제로 한 스텝 S11∼S12의 처리를 행하여, 톱 영역, 미들 영역, 보텀 영역마다 가갭 사이즈를 특정하고, 이 특정한 가갭 사이즈로 비교예 1의 실리콘 단결정(SM)을 제조했다. 비교예 1의 실리콘 단결정(SM)의 인상 속도로서, 가갭 사이즈를 적용한 시뮬레이션 결과에 있어서의 무결함 마진 내의 중앙값을 적용했다.Steps S11 to S12 are performed on the premise of the pulling apparatus 1 having an A-type hot zone, and a temporary gap size is specified for each top region, middle region, and bottom region. (SM) was prepared. As the pulling rate of the silicon single crystal (SM) of Comparative Example 1, the median value within the defect-free margin in the simulation results to which the temporary gap size was applied was applied.

이 후, 비교예 1의 실리콘 단결정(SM) 중, 무결함 영역만을 갖는 실리콘 웨이퍼(제품 웨이퍼)를 얻을 수 있는 제품 영역을 특정했다. 이때, 직동부(SM1)의 길이 방향의 복수의 위치로부터 실리콘 웨이퍼를 취득하고, 제품 웨이퍼로 사이에 끼워지는 영역을 제품 영역으로 하고, 결함 영역인 OSF 영역을 갖는 실리콘 웨이퍼(불량품 웨이퍼)로 사이에 끼워지는 영역을 불량품 영역으로 했다.Thereafter, among the silicon single crystals SM of Comparative Example 1, a product region in which a silicon wafer (product wafer) having only a defect-free region can be obtained was specified. At this time, a silicon wafer is acquired from a plurality of positions in the longitudinal direction of the linear body SM1, a region sandwiched by the product wafer is used as a product region, and a silicon wafer (defective wafer) having an OSF region serving as a defect region is interposed between the silicon wafers. The area sandwiched between the slabs was defined as the defective product area.

그리고, 제품 영역의 중량을, 도가니(22)에 투입한 실리콘 원료의 중량으로 나눈 값을, 비교예 1의 수율로서 구했다.Then, a value obtained by dividing the weight of the product area by the weight of the silicon raw material put into the crucible 22 was obtained as the yield of Comparative Example 1.

{실시예 1}{Example 1}

비교예 1의 실리콘 단결정(SM)으로부터 얻어진 불량품 웨이퍼에 있어서의 OSF의 발생 상황에 기초하여, 스텝 S13∼S14의 처리를 행하여, 불량품 웨이퍼가 얻어진 영역의 제조 갭 사이즈를 결정했다. 그리고, 핫 존이 A 타입인 인상 장치(1)를 이용하여, 제조 갭 사이즈로 실시예 1의 실리콘 단결정(SM)을 제조했다. 실시예 1의 실리콘 단결정(SM)의 인상 속도로서, 비교예 1과 동일한 속도를 적용했다.Based on the occurrence of OSF in the defective wafer obtained from the silicon single crystal (SM) of Comparative Example 1, steps S13 to S14 were performed to determine the manufacturing gap size of the region in which the defective wafer was obtained. Then, using the pulling apparatus 1 having an A-type hot zone, a silicon single crystal SM of Example 1 was manufactured with a manufacturing gap size. As the pulling speed of the silicon single crystal (SM) of Example 1, the same speed as in Comparative Example 1 was applied.

이 후, 실시예 1의 실리콘 단결정(SM)의 제품 영역을 특정하고, 비교예 1과 동일하게, 실시예 1의 수율을 구했다.Thereafter, the product region of the silicon single crystal (SM) of Example 1 was specified, and the yield of Example 1 was determined in the same manner as in Comparative Example 1.

〔실험예 2〕[Experimental Example 2]

{비교예 2, 실시예 2}{Comparative Example 2, Example 2}

핫 존이 A 타입인 인상 장치(1) 대신에 B 타입인 인상 장치(1)를 이용한 것 이외는, 비교예 1, 실시예 1과 각각 동일한 처리를 행함으로써, 비교예 2, 실시예 2의 수율을 구했다.Comparative Examples 2 and 2 were obtained by performing the same processing as in Comparative Examples 1 and 1, respectively, except that the B-type pulling apparatus 1 was used instead of the A-type pulling apparatus 1 in the hot zone. yield was obtained.

〔평가〕〔evaluation〕

실시예 1의 수율로부터 비교예 1의 수율을 뺀 값을, 실험예 1의 수율 효과로서 구하고, 실시예 2의 수율로부터 비교예 2의 수율을 뺀 값을, 실험예 2의 수율 효과로서 구했다. 그 결과를, 도 10에 나타낸다.The value obtained by subtracting the yield of Comparative Example 1 from the yield of Example 1 was obtained as the yield effect of Experimental Example 1, and the value obtained by subtracting the yield of Comparative Example 2 from the yield of Example 2 was obtained as the yield effect of Experimental Example 2. The results are shown in FIG. 10 .

도 10에 나타내는 바와 같이, 실험예 1, 2 중 어느 것에 있어서도, 수율 효과가 1％ 이상 있었던 것을 확인할 수 있었다.As shown in FIG. 10, also in any of Experimental Examples 1 and 2, it was confirmed that there existed 1% or more of the yield effect.

이 점에서, 상기 실리콘 단결정(SM)의 제조 시에 있어서의 갭 사이즈 결정 방법으로 얻어진 제조 갭 사이즈를 제조 공정에서 사용함으로써, 제품 웨이퍼를 많이 얻을 수 있는 것을 확인할 수 있었다.In this regard, it has been confirmed that a large number of product wafers can be obtained by using the manufacturing gap size obtained by the method for determining the gap size in manufacturing the silicon single crystal (SM) in the manufacturing process.

Claims (7)

실리콘 융액을 수용하는 도가니와, 상기 실리콘 융액으로부터 실리콘 단결정을 인상하는 인상부와, 인상 중의 실리콘 단결정을 둘러싸도록 상기 도가니의 상방에 배치된 열 차폐체를 구비한 인상 장치를 이용한 실리콘 단결정의 제조 시에 있어서의 상기 열 차폐체의 하단과 상기 실리콘 융액 표면의 갭 사이즈 결정 방법으로서,
상기 갭 사이즈마다, 상기 실리콘 단결정의 결함 분포와 상기 실리콘 단결정의 인상 속도의 관계를 시뮬레이션하는 공정과,
상기 시뮬레이션의 결과에 기초하여, 무결함 영역만을 갖는 상기 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하는 공정과,
상기 실리콘 단결정으로부터 얻어지는 웨이퍼면 내의 원 형상 결함 영역의 반경과 링 형상 결함 영역의 폭의 비에 의해, 상기 시뮬레이션에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과 상기 시뮬레이션에서 얻어진 인상 속도의 마진과 상기 갭 사이즈의 제1 관계를 특정하는 공정과,
상기 인상 장치를 이용하여 제조된 평가용의 실리콘 단결정의 결함 분포를 상기 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과 상기 평가용의 실리콘 단결정의 제조 시의 상기 갭 사이즈의 제2 관계를 특정하는 공정과,
상기 제1 관계와 상기 제2 관계에 기초하여, 상기 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 상기 갭 사이즈를 결정하는 공정을 실시하는 것을 특징으로 하는 갭 사이즈 결정 방법.A crucible for accommodating a silicon melt, a pulling part for pulling a silicon single crystal from the silicon melt, and a pulling device having a heat shield disposed above the crucible to surround the silicon single crystal during pulling When manufacturing a silicon single crystal using a pulling device A method for determining the gap size between the lower end of the heat shield and the surface of the silicon melt in
simulating the relationship between the defect distribution of the silicon single crystal and the pulling rate of the silicon single crystal for each gap size;
a step of specifying a margin of a pulling rate at which the silicon single crystal having only a defect-free region is obtained based on the result of the simulation;
The defect distribution obtained in the simulation is digitized by the ratio of the radius of the circular defect region in the wafer surface obtained from the silicon single crystal and the width of the ring-shaped defect region, and the value of this defect distribution and the margin of the pulling rate obtained in the simulation and specifying a first relationship between the gap size;
The defect distribution of the silicon single crystal for evaluation produced using the pulling apparatus is digitized in the same way as the defect distribution obtained in the simulation, and the value of this defect distribution and the gap size at the time of manufacturing the silicon single crystal for evaluation are quantified. specifying a second relationship;
a step of estimating a pulling rate margin at the time of manufacturing the silicon single crystal for evaluation based on the first relation and the second relation, and determining the gap size that is larger than the estimated pulling rate margin; A method of determining the gap size characterized in that it is carried out. 삭제delete 삭제delete 실리콘 융액을 수용하는 도가니와, 상기 실리콘 융액으로부터 실리콘 단결정을 인상하는 인상부와, 인상 중의 실리콘 단결정을 둘러싸도록 상기 도가니의 상방에 배치된 열 차폐체를 구비한 인상 장치를 이용한 실리콘 단결정의 제조 시에 있어서의 상기 열 차폐체의 하단과 상기 실리콘 융액 표면의 갭 사이즈 결정 방법으로서,
상기 갭 사이즈마다, 상기 실리콘 단결정의 결함 분포와 상기 실리콘 단결정의 인상 속도의 관계를 시뮬레이션하는 공정과,
상기 시뮬레이션의 결과에 기초하여, 무결함 영역만을 갖는 상기 실리콘 단결정이 얻어지는 인상 속도의 마진을 특정하는 공정과,
상기 시뮬레이션에서 얻어진 결함 분포를 수치화하고, 이 결함 분포의 값과 상기 시뮬레이션에서 얻어진 인상 속도의 마진과 상기 갭 사이즈의 제1 관계를 특정하는 공정과,
상기 인상 장치를 이용하여 제조된 평가용의 실리콘 단결정의 결함 분포를 상기 시뮬레이션에서 얻어진 결함 분포와 동일한 방법으로 수치화하고, 이 결함 분포의 값과 상기 평가용의 실리콘 단결정의 제조 시의 상기 갭 사이즈의 제2 관계를 특정하는 공정과,
상기 제1 관계와 상기 제2 관계에 기초하여, 상기 평가용의 실리콘 단결정의 제조 시의 인상 속도의 마진을 추정하고, 이 추정한 인상 속도의 마진보다도 커지는 바와 같은 상기 갭 사이즈를 결정하는 공정을 실시하고,
상기 결함 분포가, OSF 영역의 분포 또는 Pv 영역의 분포이고,
상기 결함 분포를 수치화한 값이, 원 형상 OSF 영역의 반경과 링 형상 OSF 영역의 폭의 비, 또는, 원 형상 Pv 영역의 반경과 링 형상 Pv 영역의 폭의 비인 것을 특징으로 하는 갭 사이즈 결정 방법.A crucible for accommodating a silicon melt, a pulling part for pulling a silicon single crystal from the silicon melt, and a pulling device having a heat shield disposed above the crucible to surround the silicon single crystal during pulling When manufacturing a silicon single crystal using a pulling device A method for determining the gap size between the lower end of the heat shield and the surface of the silicon melt in
simulating the relationship between the defect distribution of the silicon single crystal and the pulling rate of the silicon single crystal for each gap size;
a step of specifying a margin of a pulling rate at which the silicon single crystal having only a defect-free region is obtained based on the result of the simulation;
Numericalizing the defect distribution obtained in the simulation and specifying a first relationship between the value of the defect distribution and the margin of the pulling speed obtained in the simulation and the gap size;
The defect distribution of the silicon single crystal for evaluation produced using the pulling apparatus is digitized in the same way as the defect distribution obtained in the simulation, and the value of this defect distribution and the gap size at the time of manufacturing the silicon single crystal for evaluation are quantified. specifying a second relationship;
a step of estimating a pulling rate margin at the time of manufacturing the silicon single crystal for evaluation based on the first relation and the second relation, and determining the gap size that is larger than the estimated pulling rate margin; carry out,
The defect distribution is a distribution of an OSF region or a distribution of a Pv region,
A method for determining a gap size, wherein the numerical value of the defect distribution is a ratio of a radius of a circular OSF region and a width of a ring-shaped OSF region, or a ratio of a radius of a circular Pv region and a width of a ring-shaped Pv region . 삭제delete 제1항 또는 제4항에 기재된 갭 사이즈 결정 방법에 의해 결정된 갭 사이즈를 이용하여 실리콘 단결정을 제조하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.A method for producing a silicon single crystal, wherein a silicon single crystal is produced using a gap size determined by the method for determining a gap size according to claim 1 or 4. 제6항에 있어서,
상기 갭 사이즈 결정 방법은, 상기 인상 속도의 마진이 가장 커지도록 상기 갭 사이즈를 결정하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.7. The method of claim 6,
The method of determining the gap size is a method of manufacturing a silicon single crystal, characterized in that the gap size is determined so that the margin of the pulling rate is the largest.
KR1020200037512A 2019-04-12 2020-03-27 Method of determining gap size in manufacturing silicon single crystal, and method of manufacturing silicon single crystal KR102353877B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-076187 2019-04-12
JP2019076187A JP7040491B2 (en) 2019-04-12 2019-04-12 A method for determining the gap size at the time of manufacturing a silicon single crystal and a method for manufacturing a silicon single crystal.

Publications (2)

Publication Number Publication Date
KR20200120511A KR20200120511A (en) 2020-10-21
KR102353877B1 true KR102353877B1 (en) 2022-01-19

Family

ID=72829908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200037512A KR102353877B1 (en) 2019-04-12 2020-03-27 Method of determining gap size in manufacturing silicon single crystal, and method of manufacturing silicon single crystal

Country Status (4)

Country Link
JP (1) JP7040491B2 (en)
KR (1) KR102353877B1 (en)
CN (1) CN111809230B (en)
TW (1) TWI710673B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11618971B2 (en) * 2020-09-29 2023-04-04 Sumco Corporation Method and apparatus for manufacturing defect-free monocrystalline silicon crystal
CN113897671B (en) * 2021-09-30 2023-05-05 西安奕斯伟材料科技股份有限公司 Preparation method of nitrogen-doped monocrystalline silicon rod

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002145698A (en) * 2000-09-07 2002-05-22 Siltron Inc Single crystal silicon wafer, ingot and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
JP3627498B2 (en) 1998-01-19 2005-03-09 信越半導体株式会社 Method for producing silicon single crystal
JP4808832B2 (en) * 2000-03-23 2011-11-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Method for producing defect-free crystals
JP4569103B2 (en) * 2003-12-25 2010-10-27 信越半導体株式会社 Single crystal manufacturing method
JP2006045007A (en) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd Method for estimating quality of silicon single crystal
JP5023451B2 (en) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ Silicon wafer manufacturing method, silicon single crystal growth method
JP4548306B2 (en) * 2005-10-31 2010-09-22 株式会社Ｓｕｍｃｏ Method for producing silicon single crystal
KR100800253B1 (en) * 2005-12-30 2008-02-01 주식회사 실트론 Producing method of silicon single crystal ingot
JP5346744B2 (en) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト Silicon wafer and manufacturing method thereof
JP5567800B2 (en) * 2009-08-06 2014-08-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Silicon single crystal pulling apparatus and pulling method
JP6078974B2 (en) * 2012-04-04 2017-02-15 株式会社Sumco Method for producing silicon single crystal
JP6206178B2 (en) * 2013-12-27 2017-10-04 株式会社Sumco Single crystal pulling method
JP6135611B2 (en) * 2014-07-03 2017-05-31 信越半導体株式会社 Point defect concentration calculation method, Grown-in defect calculation method, Grown-in defect in-plane distribution calculation method, and silicon single crystal manufacturing method using them
WO2016038817A1 (en) * 2014-09-12 2016-03-17 信越半導体株式会社 Single crystal production method
JP6583142B2 (en) * 2016-05-25 2019-10-02 株式会社Sumco Method and apparatus for producing silicon single crystal
JP6604338B2 (en) * 2017-01-05 2019-11-13 株式会社Ｓｕｍｃｏ Silicon single crystal pulling condition calculation program, silicon single crystal hot zone improvement method, and silicon single crystal growth method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002145698A (en) * 2000-09-07 2002-05-22 Siltron Inc Single crystal silicon wafer, ingot and manufacturing method thereof

Also Published As

Publication number Publication date
JP7040491B2 (en) 2022-03-23
KR20200120511A (en) 2020-10-21
CN111809230A (en) 2020-10-23
CN111809230B (en) 2022-03-01
TW202037770A (en) 2020-10-16
TWI710673B (en) 2020-11-21
JP2020172414A (en) 2020-10-22

Similar Documents

Publication Publication Date Title
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
CN108474137B (en) Silicon wafer with uniform radial oxygen variation
JP2000001391A (en) Silicon single crystal wafer and its production
KR102353877B1 (en) Method of determining gap size in manufacturing silicon single crystal, and method of manufacturing silicon single crystal
KR101213626B1 (en) Process for Producing Single Crystal
US7384477B2 (en) Method for producing a single crystal and a single crystal
KR20060134228A (en) Evaluation method for silicon wafer
JP4193610B2 (en) Single crystal manufacturing method
JP3601328B2 (en) Method for producing silicon single crystal and silicon single crystal and silicon wafer produced by this method
US7323048B2 (en) Method for producing a single crystal and a single crystal
JP4151474B2 (en) Method for producing single crystal and single crystal
EP1591566B1 (en) Method of producing p-doped silicon single crystal and p-doped n-type silicon single crystal wafe
JP4422813B2 (en) Method for producing silicon single crystal
JP2005015290A (en) Method for manufacturing single crystal, and single crystal
JP2001261482A (en) Method for growing single crystal
JP4134800B2 (en) Graphite heater for single crystal production, single crystal production apparatus and single crystal production method
JP2011225409A (en) Method for manufacturing silicon single crystal
JP2004217504A (en) Graphite heater, apparatus and method for producing single crystal
JP4881539B2 (en) Method for producing single crystal and single crystal

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant