KR102353796B1 - 정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법 - Google Patents

정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법 Download PDF

Info

Publication number
KR102353796B1
KR102353796B1 KR1020150024270A KR20150024270A KR102353796B1 KR 102353796 B1 KR102353796 B1 KR 102353796B1 KR 1020150024270 A KR1020150024270 A KR 1020150024270A KR 20150024270 A KR20150024270 A KR 20150024270A KR 102353796 B1 KR102353796 B1 KR 102353796B1
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
dielectric layer
protective film
top surface
protrusions
Prior art date
Application number
KR1020150024270A
Other languages
English (en)
Other versions
KR20150101391A (ko
Inventor
다이스케 하야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150101391A publication Critical patent/KR20150101391A/ko
Application granted granted Critical
Publication of KR102353796B1 publication Critical patent/KR102353796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

(과제) 정전척으로부터의 파티클의 발생을 억제하며, 또한, 정전척의 피처리체에 대한 흡착력의 변화를 억제하는 것.
(해결수단) 피처리체를 유지하기 위한 정전척(18b)은, 유전체제의 기재(21), 및 보호막(23)을 구비하고 있다. 기재(21)는, 저면(Sa), 및 복수의 돌출부(Sb)로 구성되는 표면(S)을 갖고 있다. 복수의 돌출부(Sb)는, 저면(Sa)으로부터 돌출되도록 형성되어 있다. 이들 돌출부(Sb)의 각각은, 정상면(Sb1) 및 측면(Sb2)을 포함하고 있다. 정상면(Sb1)은 피처리체가 접촉하는 면이고, 측면(Sb2)은 저면(Sa)으로부터 정상면(Sb1)까지 신장되어 있다. 보호막(23)은, 산화이트륨으로 구성되어 있다. 이 보호막(23)은, 정상면(Sb1)이 노출되도록 복수의 돌출부(Sb)의 측면(Sb2) 상 및 저면(Sa) 상에 형성되어 있다.

Description

정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법{ELECTROSTATIC CHUCK, PLACING TABLE, PLASMA PROCESSING APPARATUS, AND METHOD OF MANUFACTURING ELECTROSTATIC CHUCK}
본 발명의 실시형태는, 정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법에 관한 것이다.
반도체 디바이스라는 전자 디바이스의 제조에 있어서는, 피처리체에 플라즈마 처리가 실시되는 경우가 있다. 이 플라즈마 처리에 있어서는, 플라즈마 처리 장치가 이용된다. 플라즈마 처리 장치는, 일반적으로, 피처리체를 배치하기 위한 배치대를 처리 용기 내에 구비하고 있다. 또한, 배치대는, 피처리체를 정전기력에 의해 흡착하기 위한 정전척을 갖는 경우가 있다.
정전척에는, 그 표면에 도트 구조를 갖는 것이 있다. 즉, 이러한 종류의 정전척의 표면은, 저면, 및 상기 저면으로부터 돌출되는 복수의 돌출부로 구성되어 있다. 이러한 도트 구조는, 예컨대 블라스트 처리에 의해 형성된다. 따라서, 도트 구조의 측면 및 상기 측면 주위의 저면은, 파티클이 발생하기 쉬운 파쇄면이 되어, 파티클의 발생 요인이 될 수 있다.
이러한 도트 구조에서 기인하는 파티클 등의 발생을 억제하기 위해, 예컨대 내플라즈마성이 높은 산화이트륨(이하, 이트리아(Y2O3)라고도 표현함)의 다결정체를 이용함으로써, 정전척의 표면을 형성하는 것이 알려져 있다(예컨대 특허문헌 1 또는 2를 참조).
특허문헌 1 : 일본 특허 공개 제2008-160093호 공보 특허문헌 2 : 일본 특허 공개 제2007-173596호 공보
상술한 바와 같이 이트리아는, 내플라즈마성이 우수하다. 그러나, 이트리아의 전기 저항은, 온도에 대하여 큰 변화율을 갖고 있다. 따라서, 정전척의 표면을 이트리아로 구성하면, 온도 변화에 따라 정전척의 흡착력이 변화한다. 그러므로, 그 표면이 이트리아로 구성된 정전척에서는, 플라즈마 처리 중에 흡착력이 변동되는 경우가 있다.
또한, 피처리체가 불소를 함유하는 가스의 플라즈마에 의해 처리되면, 정전척의 표면에 포함되는 이트리아와 불소의 활성종과의 반응에 의해, 불화이트륨이 형성된다. 이 불화이트륨의 형성에 따라, 정전척의 흡착력은, 시간 경과적으로 변화할 수 있다.
따라서, 정전척으로부터의 파티클의 발생을 억제하며, 또한, 정전척의 피처리체에 대한 흡착력의 변화를 억제하는 것이 필요해졌다.
일측면에 있어서는, 피처리체를 유지하기 위한 정전척이 제공된다. 이 정전척은, 유전체제의 기재, 및 보호막을 구비하고 있다. 기재는, 저면, 및 복수의 돌출부로 구성되는 표면을 갖고 있다. 복수의 돌출부는, 저면으로부터 돌출되도록 형성되어 있다. 이들 돌출부의 각각은, 정상면 및 측면을 포함하고 있다. 정상면은 피처리체가 접촉하는 면이고, 측면은 저면으로부터 정상면까지 연장되어 있다. 보호막은, 산화이트륨으로 구성되어 있다. 이 보호막은, 정상면이 노출되도록 복수의 돌출부의 측면 상과 저면 상에 형성되어 있다.
이 정전척에서는, 정전척의 표면을 구성하는 저면 및 복수의 돌출부의 측면이 이트리아제의 보호막에 의해 덮여 있기 때문에, 파티클의 발생이 억제된다. 또한, 피처리체의 흡착을 주로 담당하는 돌출부의 정상면에 보호막이 형성되어 있지 않기 때문에, 온도 변화에 의한 흡착력의 변동, 및 불화이트륨의 형성에 따른 흡착력의 변화를 억제하는 것이 가능하다.
일형태에 있어서, 정전척은, 기재 내에 설치된 전극을 더 구비해도 좋다. 또한, 일형태에 있어서, 기재는, 산화알루미늄 또는 질화알루미늄을 포함하고 있어도 좋다.
일형태에 있어서는, 보호막의 막두께는, 0.5 ㎛ 이상 10 ㎛ 이하의 막두께여도 좋다. 이러한 막두께의 보호막은, 예컨대, CVD법에 의해 형성하는 것이 가능하고, 파티클의 발생을 더욱 억제하는 것이 가능하다.
일형태에 있어서, 저면의 면적과 복수의 돌출부의 정상면의 면적의 합계 면적 중에서 차지하는 복수의 돌출부의 정상면의 면적의 비율은, 5% 이상 40% 이하여도 좋다. 이 형태에 의하면, 파티클의 발생이 더욱 억제된다.
다른 일측면에 있어서는, 배치대가 제공된다. 이 배치대는, 베이스부와, 상술한 일측면 및 여러가지 형태의 정전척 중 어느 것을 구비한다.
또 다른 일측면에 있어서는, 피처리체에 대하여 플라즈마 처리를 행하기 위한 플라즈마 처리 장치가 제공된다. 이 플라즈마 처리 장치는, 처리 용기, 및 상기 배치대를 구비한다. 또한, 일형태에 있어서는, 플라즈마 처리 장치는, 배치대의 정전척에 포함되는 전극에 전기적으로 접속되는 직류 전원을 더 구비할 수 있다.
또 다른 일측면에 있어서는, 정전척의 제조방법이 제공된다. 이 제조방법은, (a) 유전체제의 기재를 준비하는 공정으로서, 상기 기재는, 저면, 및 상기 저면으로부터 돌출되는 복수의 돌출부로 구성되는 표면을 갖고, 상기 복수의 돌출부의 각각은, 피처리체가 접촉하는 정상면, 및 저면으로부터 정상면까지 연장되는 측면을 포함하는 것인, 상기 공정(이하, 「공정(a)」라고 함)과, (b) 정상면이 노출되도록 복수의 돌출부의 측면 상과 저면 상에, 산화이트륨제의 보호막을 형성하는 공정을 포함한다. 이 제조방법에 의하면, 상술한 정전척이 작성된다.
일형태의 공정(a)는, (a1) 제1 미소성(未燒成) 유전체 레이어를 준비하는 공정과, (a2) 제1 미소성 유전체 레이어의 주면(主面) 상에, 도전성 페이스트를 배치하는 공정과, (a3) 도전성 페이스트 및 제1 미소성 유전체 레이어 상에 제2 미소성 유전체 레이어를 형성하는 공정과, (a4) 소결체를 작성하도록, 제1 미소성 유전체 레이어, 제2 미소성 유전체 레이어, 및 도전성 페이스트를 소성하는 공정과, (a5) 소결체에 저면 및 복수의 돌출부를 형성하는 공정을 포함하고 있어도 좋다.
일형태의 제조방법에 있어서, 기재는, 산화알루미늄 또는 질화알루미늄을 포함하고 있어도 좋다. 또한, 일형태에 있어서, 보호막의 막두께는, 0.5 ㎛ 이상 10 ㎛ 이하의 막두께여도 좋다. 또한, 일형태의 제조방법에 있어서, 저면의 면적과 복수의 돌출부의 정상면의 면적의 합계 면적 중에서 차지하는 복수의 돌출부의 정상면의 면적의 비율은, 5% 이상 40% 이하여도 좋다.
일형태의 제조방법에 있어서, 보호막은, CVD법, 에어로졸법, 또는 이온 플레이팅법에 의해 형성되어도 좋다. 이 형태에 의하면, 치밀한 막질을 갖는 보호막이 형성되기 때문에, 상기 보호막으로부터의 파티클의 발생이 더욱 억제된다.
이상 설명한 바와 같이, 정전척으로부터의 파티클의 발생을 억제하며, 또한, 정전척의 피처리체에 대한 흡착력의 변화를 억제하는 것이 가능해진다.
도 1은, 일실시형태에 관련된 플라즈마 처리 장치를 개략적으로 도시한 도면이다.
도 2는, 도 1에 도시한 플라즈마 처리 장치의 배치대 및 그 주위의 구성을 확대하여 도시한 단면도이다.
도 3은, 도 2의 일부를 확대한 단면도이다.
도 4는, 도 1 및 도 2에 도시한 정전척의 표면의 평면도이다.
도 5는, 일실시형태에 관련된 정전척의 제조방법을 설명하는 도면이다.
도 6은, 일실시형태에 관련된 정전척의 제조방법을 설명하는 도면이다.
도 7은, 일실시형태에 관련된 정전척의 제조방법을 설명하는 도면이다.
도 8은, 제1 참고예의 배치대의 일부의 구성을 도시한 단면도이다.
도 9는, 제2 참고예의 배치대의 일부의 구성을 도시한 단면도이다.
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해 상세히 설명한다. 또, 이하의 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는, 동일 부호를 이용하기로 하고, 중복되는 설명은 생략한다.
도 1은, 일실시형태에 관련된 플라즈마 처리 장치의 구성을 도시한 개략 단면도이다. 도 1에 도시한 플라즈마 처리 장치(10)는, 용량 결합형 평행 평판 플라즈마 에칭 장치이고, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은, 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12) 내에는, 일실시형태의 배치대(18)가 설치되어 있다. 이 배치대(18)는, 일실시형태에서는, 지지부(14)에 의해 지지되어 있다. 지지부(14)는, 절연 재료로 구성된 대략 원통형의 부재이고, 처리 용기(12)의 바닥부로부터 수직 방향으로 연장되어 있다. 지지부(14)는, 도 1에 도시한 예에서는, 상기 지지부(14)의 내벽면에서 배치대(18)를 지지할 수 있다.
배치대(18)는, 피처리체인 웨이퍼(W)를 지지하는 대이고, 베이스부(18a) 및 정전척(18b)을 구비하고 있다. 베이스부(18a)는, 예컨대 알루미늄이라는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 베이스부(18a)는, 하부 전극으로서 구성되어 있다. 정전척(18b)은, 베이스부(18a)의 위에 설치되어 있고, 웨이퍼(W)를 유지한다. 정전척(18b)은, 보다 상세하게는 후술하겠지만, 유전체제의 기재와, 상기 기재 내에 설치된 전극을 갖고 있다. 정전척(18b)의 전극에는, 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전척(18b)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 유지할 수 있다.
배치대(18)의 베이스부(18a)의 주연부 상에는, 절연체로 이루어지는 스페이서부(16)가 형성되어 있다. 스페이서부(16)의 위에는, 웨이퍼(W)의 엣지 및 정전척(18b)을 둘러싸도록 포커스링(FR)이 배치되어 있다. 포커스링(FR)은, 에칭의 균일성을 향상시키기 위해 설치되어 있다. 포커스링(FR)은, 에칭 대상인 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예컨대, 석영으로 구성될 수 있다.
베이스부(18a)의 내부에는, 냉매용의 유로(24)가 형성되어 있다. 유로(24)에는, 외부에 설치된 칠러 유닛으로부터 배관(26a, 26b)을 통해 소정 온도의 냉매가 순환 공급된다. 냉매는, 절연성의 용액이고, 예컨대, 갈덴(등록 상표) 용액일 수 있다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 배치대(18) 상에 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전척(18b)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 배치대(18)에는, 복수, 예컨대 3개의 리프터핀용 구멍(200)이 형성되어 있고(도면에는 1개만 도시함), 이들 리프터핀용 구멍(200)의 내부에는, 각각 리프터핀(61)이 배치되어 있다. 리프터핀(61)은, 구동 기구(62)에 접속되어 있고, 구동 기구(62)에 의해 상하 이동된다.
또한, 플라즈마 처리 장치(10)는, 상부 전극(30)을 더욱 구비하고 있다. 상부 전극(30)은, 배치대(18)의 상측에 있어서, 상기 배치대(18)와 대향 배치되어 있다. 상부 전극(30)과 베이스부(18a)는, 서로 대략 평행하게 형성되어 있다. 이들 상부 전극(30)과 베이스부(18a) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(SP)이 구획되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해, 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은, 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은, 처리 공간(SP)에 면하고 있고, 복수의 가스 토출 구멍(34a)을 구획하고 있다. 이 전극판(34)은, 줄열이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는, 전극판(34)을 착탈 가능하게 지지하는 것이고, 예컨대 알루미늄이라는 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는, 수랭(水冷) 구조를 가질 수 있다. 전극 지지체(36)의 내부에는, 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 하측으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다. 가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해, 가스 소스군(40)이 접속되어 있다.
플라즈마 처리 장치(10)는, 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는, 대략 원통형을 이루고 있고, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상측으로 연장되도록 설치되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 증착 실드(46)가 착탈 가능하게 형성되어 있다. 증착 실드(46)는, 지지부(14)의 외주에도 형성되어 있다. 증착 실드(46)는, 처리 용기(12)에 에칭 부생물(증착)이 부착되는 것을 방지하는 것이고, 알루미늄재에 이트리아 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부측에서는, 지지부(14)와 처리 용기(12)의 내벽과의 사이에 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 이트리아 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하측에 있어서 처리 용기(12)에는, 배기구(12e)가 형성되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 안을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입출구(12g)가 형성되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 내벽에는, 도전성 부재(GND 블록)(56)가 설치되어 있다. 도전성 부재(56)는, 높이 방향에서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 부착되어 있다. 이 도전성 부재(56)는, 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다. 또, 도전성 부재(56)는 플라즈마 생성 영역에 설치되어 있으면 되고, 그 설치 위치는 도 1에 도시한 위치에 한정되지 않는다.
또한, 플라즈마 처리 장치(10)는, 베이스부(18a)에 고주파 전력을 공급하기 위한 급전 막대(58)를 더 구비하고 있다. 급전 막대(58)는, 동축 이중관 구조를 갖고 있고, 막대형 도전 부재(58a) 및 통형 도전 부재(58b)를 포함하고 있다. 막대형 도전 부재(58a)는, 처리 용기(12) 밖으로부터 처리 용기(12)의 바닥부를 통과하여 처리 용기(12) 안까지 대략 수직 방향으로 연장되어 있고, 상기 막대형 도전 부재(58a)의 상단은, 베이스부(18a)에 접속되어 있다. 또한, 통형 도전 부재(58b)는, 막대형 도전 부재(58a)의 주위를 둘러싸도록 상기 막대형 도전 부재(58a)와 동축으로 설치되어 있고, 처리 용기(12)의 바닥부에 지지되어 있다. 이들 막대형 도전 부재(58a) 및 통형 도전 부재(58b) 사이에는, 대략 고리형의 2장의 절연 부재(58c)가 개재되어, 막대형 도전 부재(58a)와 통형 도전 부재(58b)를 전기적으로 절연하고 있다.
또한, 플라즈마 처리 장치(10)는, 정합기(MU)를 더 구비할 수 있다. 정합기(MU)에는, 막대형 도전 부재(58a) 및 통형 도전 부재(58b)의 하단이 접속되어 있다. 이 정합기(MU)에는, 전원 시스템(PS)이 접속되어 있다. 또한, 전원 시스템(PS)에는, 상부 전극(30)도 접속되어 있다. 전원 시스템(PS)은, 베이스부(18a)에 2개의 상이한 고주파 전력을 공급하고, 상부 전극(30)에 직류 전압을 인가할 수 있다.
또한, 플라즈마 처리 장치(10)는, 제어부(Cnt)를 더욱 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이고, 플라즈마 처리 장치(10)의 각 부, 예컨대 전원계나 가스 공급계, 구동계, 및 전원 시스템(PS) 등을 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있고, 또한, 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(10)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉, 처리 레시피가 저장된다.
이하, 도 1과 함께 도 2∼도 4를 참조하여, 플라즈마 처리 장치(10)의 배치대, 상기 배치대의 정전척, 및 이들 주위의 구성에 관해 상세히 설명한다. 도 2는, 도 1에 도시한 플라즈마 처리 장치의 배치대 및 그 주위의 구성을 확대하여 도시한 도면이다. 또한, 도 3은, 도 2의 일부를 확대한 도면이다. 도 4는, 도 1 및 도 2에 도시한 정전척의 평면도이다.
일실시형태에 있어서, 베이스부(18a)는, 하면(18d) 및 상면(18u)을 갖고 있다. 하면(18d)은 대략 평탄한 면이고, 상면(18u)은, 제1 상면(18u1) 및 제2 상면(18u2)을 포함하고 있다. 제1 상면(18u1)은, 원형의 면이고, 제2 상면(18u2)의 내측에 위치하고 있다. 제2 상면(18u2)은, 제1 상면의 외측에 있어서 고리형으로 연장되어 있다. 이 제2 상면(18u2)은, 제1 상면(18u1)보다 낮은 위치에 설치되어 있다. 즉, 제2 상면(18u2)과 하면(18d) 사이의 거리는, 제1 상면(18u1)과 하면(18d) 사이보다 작게 되어 있다. 이러한 구성의 베이스부(18a)는, 제1 상면(18u1)과 제2 상면(18u2) 사이를 접속하도록 대략 수직 방향으로 연장되는 고리형의 측면(18s)을 더욱 포함한다. 또한, 제1 상면(18u1)보다 낮은 위치에 설치된 제2 상면(18u2) 상에는, 스페이서부(16)를 통해 포커스링(FR)이 설치되어 있다.
베이스부(18a)는, 중앙부(18c) 및 주연부(18e)를 갖고 있다. 제1 상면(18u1)을 중심 영역과 주연 영역으로 나눈 경우, 중앙부(18c)의 상면은, 제1 상면(18u1)의 중심 영역이 된다. 한편, 주연부(18e)의 상면은, 제1 상면(18u1)의 주연 영역 및 제2 상면(18u2)이 된다. 베이스부(18a)에는, 냉매용의 유로(24)가 형성되어 있다. 유로(24)는, 중앙 유로(24c) 및 주연 유로(24p)를 포함하고 있다. 중앙 유로(24c)는, 중앙부(18c) 내에 형성되어 있다. 주연 유로(24p)는, 주연부(18e) 내에 형성되어 있다.
배치대(18)의 제1 상면(18u1) 상에는, 정전척(18b)이 설치되어 있다. 제1 상면(18u1)과 정전척(18b)은, 접착제층(A)을 통해 서로 접착되어 있다. 정전척(18b)은, 기재(21)와, 보호막(23)을 구비하고 있다.
기재(21)는, 유전체 레이어(21a)와, 유전체 레이어(21b)와, 유전체 레이어(21a)와 유전체 레이어(21b) 사이에 설치된 전극(20)을 포함하고 있다. 유전체 레이어(21a) 및 유전체 레이어(21b)는, 예컨대 산화알루미늄, 질화알루미늄, 석영(혹은 산화규소), 질화규소, 또는 탄화규소의 적어도 하나를 포함하고 있다. 본 실시형태에서는 온도에 대한 전기 저항의 변화율의 관점 및 경도의 관점에서, 유전체 레이어(21a) 및 유전체 레이어(21b)는 산화알루미늄으로 구성되지만, 질화알루미늄으로 구성되어도 좋다.
도 3 및 도 4에 도시한 바와 같이, 기재(21)는, 표면(S)을 갖고 있다. 이 표면(S)은, 베이스부(18a)측의 면에 대향하는 면이다. 또한, 플라즈마 처리 장치(10)에 있어서, 표면(S)은, 처리 공간(SP), 즉, 플라즈마 발생 공간에 접하는 면이다. 표면(S)은, 저면(Sa)과, 저면(Sa)으로부터 돌출되는 복수의 돌출부(Sb)로 구성되어 있다. 즉, 기재(21)의 표면(S)에는, 저면(Sa)과 복수의 돌출부(Sb)로 구성되는 도트 구조가 형성되어 있다. 저면(Sa)은, 실질적으로 평탄한 면이다. 복수의 돌출부(Sb)는, 상기 저면(Sa)으로부터 돌출되도록 형성되어 있다. 복수의 돌출부(Sb)의 각각은, 웨이퍼(W)가 접촉하는 정상면(Sb1)과, 저면(Sa)으로부터 정상면(Sb1)까지 연장되는 측면(Sb2)을 포함하고 있다. 정상면(Sb1)은, 실질적으로 평탄한 면이다. 정상면(Sb1)의 형상은 특별히 한정되지 않고, 대략 원 형상이어도 좋고, 대략 직사각 형상이어도 좋고, 대략 다각 형상이어도 좋다.
저면(Sa)과 직교하는 방향에서의 저면(Sa)과 정상면(Sb1)의 거리(D)는, 예컨대 10 ㎛ 이상 50 ㎛ 이하이다. 저면(Sa)의 면적과 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 합계 면적 중에서 차지하는 저면(Sa)의 면적의 비율은, 예컨대 60%∼95%이다. 또한, 저면(Sa)의 면적과 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 합계 면적 중에서 차지하는 정상면(Sb1)의 면적의 비율은, 예컨대 5%∼40%이다. 정상면(Sb1)과 측면(Sb2)은, 서로 직각으로 교차해도 좋고, 혹은, 서로 직각으로 교차하고 있지 않아도 좋다. 예컨대, 정상면(Sb1)과 측면(Sb2)에 의해, 단면 테이퍼 형상이 구성되어도 좋고, 곡면이 구성되어도 좋다.
보호막(23)은, 기재(21)의 저면(Sa) 상, 및 복수의 돌출부(Sb)에서의 측면(Sb2) 상에 형성되어 있다. 즉, 보호막(23)은, 복수의 돌출부(Sb)에서의 정상면(Sb1)이 노출되도록, 저면(Sa) 상과 측면(Sb2) 상에 형성되어 있다. 보호막(23)은, 내플라즈마성의 관점에서 이트리아에 의해 구성되어 있다. 이러한 보호막(23)에 의해 정전척(18b)의 표면(S)을 구성하는 저면(Sa) 및 복수의 돌출부(Sb)의 측면(Sb2)이 덮여 있기 때문에, 기재(21)로부터의 파티클의 발생이 억제된다. 또한, 웨이퍼(W)의 흡착을 주로 담당하는 돌출부(Sb)의 정상면(Sb1)에는 보호막(23)이 형성되어 있지 않기 때문에, 온도 변화에 의한 흡착력의 변동, 및 불화이트륨의 형성에 따른 흡착력의 변화를 억제하는 것이 가능하다.
일실시형태에 있어서, 보호막(23)은, 예컨대 CVD법, 에어로졸법, 또는 이온 플레이팅법에 의해 형성될 수 있다. 이들 형성 방법에 의해 형성되는 보호막(23)은, 치밀한 막질을 가질 수 있다. 따라서, 보호막(23)으로부터의 파티클의 발생이 억제될 수 있다. 또한, 보호막(23)의 막두께는, 0.5 ㎛ 이상 10 ㎛ 이하의 막두께여도 좋다.
일실시형태에 있어서, 저면(Sa)의 면적과 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 합계 면적 중에서 차지하는 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 비율은, 5% 이상 40% 이하이다. 이러한 면적의 비율로 저면(Sa)과 정상면(Sb1)이 구성됨으로써, 기재(21)로부터의 파티클의 발생을 더욱 억제하는 것이 가능해진다. 또한, 온도 변화에 대한 흡착력의 변동, 및 보호막(23)을 구성하는 이트리아가 불화이트륨으로 변질되는 것에 의한 흡착력의 변화를 더욱 억제하는 것이 가능해진다.
이하, 도 5∼도 7을 참조하여, 배치대 상에 설치되는 정전척의 제조방법의 일례에 관해 상세히 설명한다. 도 5의 (a)∼(d)와, 도 6의 (a)∼(c)와, 도 7은, 각각 본 실시형태에 관련된 정전척의 제조방법을 도시한 도면이다.
우선, 도 5의 (a)에 도시한 바와 같이, 미소성 유전체 레이어(121a)를 준비한다. 미소성 유전체 레이어(121a)는, 예컨대 산화알루미늄 또는 질화알루미늄 등을 포함하는 절연성의 유전체 레이어이다. 미소성 유전체 레이어(121a)는, 임의의 대 상에 준비해도 좋다.
다음으로, 도 5의 (b)에 도시한 바와 같이, 미소성 유전체 레이어(121a)의 주면(121a1) 상에 층형의 도전성 페이스트(20a)를 배치한다. 여러가지 도포법 또는 인쇄법 등에 의해, 미소성 유전체 레이어(121a) 상에 도전성 페이스트(20a)를 배치한다. 도전성 페이스트(20a)는, 예컨대 금속 입자(금(Au) 또는 은(Ag) 등)를 포함하는 수지로 구성된다.
다음으로, 도 5의 (c)에 도시한 바와 같이, 미소성 유전체 레이어(121a)의 주면(121a1) 상 및 도전성 페이스트(20a) 상에, 미소성 유전체 레이어(121b)를 형성한다. 즉, 미소성 유전체 레이어(121a) 및 미소성 유전체 레이어(121b)에 의해 도전성 페이스트(20a)를 사이에 끼우도록, 미소성 유전체 레이어(121b)를 형성한다. 미소성 유전체 레이어(121b)는, 미소성 유전체 레이어(121a)와 동일한 유전체 레이어이다.
다음으로, 도 5의 (d)에 도시한 바와 같이, 미소성 유전체 레이어(121a), 미소성 유전체 레이어(121b), 및 도전성 페이스트(20a)를 소성한다. 이에 따라, 유전체 레이어(21a)와, 전극(20)과, 유전체 레이어(21c)를 구비하는 소결체(C)를 형성한다. 예컨대, 미소성 유전체 레이어(121a), 미소성 유전체 레이어(121b), 및 도전성 페이스트(20a)의 적층체를 전기로에서 가열함으로써, 소결체(C)를 작성한다.
다음으로, 도 6의 (a)에 도시한 바와 같이, 베이스부(18a)의 제1 상면(18u1)에 접착제층(A)을 통해 소결체(C)를 접합한다. 또한, 유전체 레이어(21c) 상에 패터닝된 레지스트 마스크(M)를 작성한다. 예컨대 포토리소그래피에 의해, 레지스트 마스크(M)를 형성한다.
다음으로, 도 6의 (b)에 도시한 바와 같이, 도트 구조를 갖는 기재(21)를 작성하도록, 소결체(C)를 블라스트 처리한다. 구체적으로는, 소결체(C)에서의 레지스트 마스크(M)가 형성된 표면을 블라스트 처리한다. 상기 블라스트 처리에 의해, 저면(Sa), 및 저면(Sa)으로부터 돌출되는 복수의 돌출부(Sb)로 구성된 표면(S)을 갖는 기재(21)(유전체 레이어(21b))를 작성한다. 또, 블라스트 처리로는, 주지된 기술을 이용할 수 있다.
다음으로, 도 6의 (c)에 도시한 바와 같이, 기재(21)의 표면(S) 상 및 레지스트 마스크(M) 상에 보호막(123)을 형성한다. 예컨대, CVD법, 에어로졸법, 또는 이온 플레이팅법에 의해, 이트리아제의 보호막(123)을 형성한다. 본 실시형태에서는, 치밀한 막질을 갖는 막을 형성하는 관점에서, CVD법이 이용된다.
다음으로, 도 7에 도시한 바와 같이, 기재(21) 상으로부터 레지스트 마스크(M)를 제거한다. 이에 따라, 레지스트 마스크(M) 상에 형성된 보호막(123)을 제거한다. 즉, 기재(21)의 표면(S)에 있어서, 정상면(Sb1)이 노출되도록 복수의 돌출부(Sb)의 측면(Sb2) 상과 저면(Sa) 상에 보호막(23)을 형성한다. 이상에 의해, 기재(21) 및 보호막(23)을 구비하는 정전척(18b)이 제조된다.
이러한 제조방법에 의해, 정전척(18b)을 제조하는 것이 가능하다. 또한, 일실시형태에 있어서, CVD법, 에어로졸법, 또는 이온 플레이팅법에 의해 보호막(23)이 형성될 수 있다. 이들 형성 방법에 의해 형성되는 보호막(23)은, 치밀한 막질을 가질 수 있다. 따라서, 보호막(23)으로부터의 파티클의 발생이 억제될 수 있다.
이하, 도 3, 도 8 및 도 9를 참조하여, 본 실시형태에 관련된 정전척을 구비하는 배치대와 참고예에 관련된 정전척을 구비하는 배치대를 비교한 결과에 관해 설명한다. 도 8은, 제1 참고예의 배치대의 일부의 구성을 도시한 단면도이다. 도 9는, 제2 참고예의 배치대의 일부의 구성을 도시한 단면도이다.
도 8에 도시한 바와 같이, 제1 참고예에 관련된 배치대(18A)는, 도 3에 도시한 본 실시형태에 관련된 배치대(18)와 달리, 보호막(23)을 구비하고 있지 않다. 즉, 제1 참고예의 기재(21)에 있어서, 저면(Sa) 및 복수의 돌출부(Sb)로 구성되는 표면(S) 전체가 노출되어 있다. 이 경우, 저면(Sa)과, 복수의 돌출부(Sb)에서의 정상면(Sb1) 및 측면(Sb2)은, 파티클이 발생하기 쉬운 파쇄면이 된다. 즉, 표면(S)이 파티클의 발생 요인이 될 수 있다. 또한, 기재(21)가 예컨대 산화알루미늄 또는 질화알루미늄으로 형성되는 경우, 웨이퍼(W)의 Al(알루미늄) 오염이 발생하기 쉬워진다.
이에 대하여, 본 실시형태에 관련된 배치대(18)에서는, 기재(21)의 저면(Sa)과 복수의 돌출부(Sb)에서의 측면(Sb2)이, 보호막(23)에 의해 덮여 있다. 즉, 파쇄면의 일부가 보호막(23)에 의해 덮여 있다. 이 때문에, 본 실시형태에 관련된 배치대(18)에서는, 기재(21)로부터 발생하는 파티클이 제1 참고예에 관련된 배치대(18A)보다 저감된다. 또한, 표면(S)에서의 저면(Sa)의 면적과 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 합계 면적 중에서 차지하는 복수의 돌출부(Sb)의 정상면(Sb1)의 면적의 비율이 작을수록, 기재(21)로부터 발생하는 파티클이 저감된다.
또한, 도 9에 도시한 바와 같이, 제2 참고예에 관련된 배치대(18B)는, 도 3에 도시한 본 실시형태에 관련된 배치대(18)와 달리, 유전체 레이어(21c) 상에 도트 구조를 갖는 보호막(123a)이 형성된다. 보호막(123a)은, 이트리아를 용사함으로써 형성된다. 보호막(123a)은, 배치대(18B)에서의 웨이퍼(W)와 접촉한다. 이 때문에, 웨이퍼(W)의 Al(알루미늄) 오염은 발생하지 않게 된다. 그러나, 용사(溶射)에 의해 형성되는 보호막(123a)은, 소결체(C)보다 경도가 낮아지는 경우가 있다. 이 경우, 웨이퍼(W)와의 마찰 등에 의한 보호막(123a)으로부터의 파티클이 대량으로 발생할 우려가 있다. 또한, 이트리아의 전기 저항은, 온도에 대하여 큰 변화율을 갖고 있다. 덧붙여, 웨이퍼(W)가 불소를 함유하는 가스의 플라즈마에 의해 처리되면, 이트리아와 불소의 활성종과의 반응에 의해, 보호막(123a) 표면에 불화이트륨이 형성된다. 이에 따라, 플라즈마 처리 중에 배치대(18B)의 흡착력이 변동되는 경우가 있으며, 또한, 불화이트륨의 형성에 따라 흡착력이 변화될 우려가 있다.
이에 대하여, 본 실시형태에 관련된 배치대(18)에서는, 웨이퍼(W)에 접촉하는 복수의 돌출부(Sb)의 정상면(Sb1)이 보호막(23)으로부터 노출되어 있다. 즉, 웨이퍼(W)의 흡착을 주로 담당하는 돌출부(Sb)의 정상면(Sb1)에 보호막(23)이 형성되어 있지 않기 때문에, 흡착력의 변동, 및 불화이트륨의 형성에 따른 흡착력의 변화를 억제하는 것이 가능하다. 또한, 돌출부(Sb)의 정상면(Sb1)이 웨이퍼(W)와 접촉하는 면이 되기 때문에, 파티클의 발생이 억제된다.
이상, 여러가지 실시형태에 관해 설명하여 왔지만, 상술한 실시형태에 한정되지 않고 여러가지의 변형 양태를 구성 가능하다. 예컨대, 정전척(18b) 및 배치대(18)는, 플라즈마 처리 장치(10) 이외의 처리 장치(예컨대 진공 증착 장치 등)에 이용하는 것이 가능하다.
또한, 플라즈마 처리 장치(10)는, 용량 결합형의 플라즈마 처리 장치였지만, 상술한 실시형태의 정전척 및 배치대는, 임의의 타입의 플라즈마원을 갖는 플라즈마 처리 장치에 이용 가능하다. 예컨대, 상술한 실시형태의 정전척 및 배치대는, 유도 결합형의 플라즈마 처리 장치, 마이크로파라는 표면파를 플라즈마원으로서 이용하는 플라즈마 처리 장치 등에 이용할 수 있다.
또한, 보호막(23)은 내플라즈마성을 갖는 재료이고, 피처리체에 대한 오염 원인이 되는 원소를 함유하지 않는 재료에 의해 구성되어 있어도 좋다. 덧붙여, 소결체(C)를 준비하는 공정에서, 소성 공정의 순서 및 횟수는 한정되지 않는다. 예컨대, 미소성 유전체 레이어(121a)를 소성하여 유전체 레이어(21a)를 형성한 후, 도전성 페이스트(20a)를 형성해도 좋다.
또한, 상술한 실시형태에서는 레지스트 마스크(M)를 이용하여 복수의 돌출부(Sb)에서의 보호막(23)으로부터 노출된 정상면(Sb1)을 형성하고 있지만, 복수의 돌출부(Sb) 및 보호막(23)으로부터 노출된 정상면(Sb1)을 형성하는 방법은, 이것에 한정되지 않는다.
10 : 플라즈마 처리 장치, 18, 18A, 18B : 배치대, 18a : 베이스부, 18b : 정전척, 18u1 : 제1 상면, 18u2 : 제2 상면, 20 : 전극, 20a : 도전성 페이스트, 21 : 기재, 21a, 21b, 21c : 유전체 레이어, 23, 123, 123a : 보호막, 121a, 121b : 미소성 유전체 레이어, C : 소결체, M : 레지스트 마스크, S : 기재(유전체 레이어)의 표면, Sa : 저면, Sb : 돌출부, Sb1 : 돌출부의 정상면, Sb2 : 돌출부의 측면, W : 웨이퍼(피처리체).

Claims (13)

  1. 유전체제의 기재를 준비하는 공정으로서, 상기 기재는, 저면, 및 상기 저면으로부터 돌출되는 복수의 돌출부로 구성된 표면을 갖고, 상기 복수의 돌출부의 각각은, 피처리체가 접촉하는 정상면, 및 상기 저면으로부터 상기 정상면까지 연장되는 측면을 포함하는 것인, 상기 기재를 준비하는 공정과,
    상기 정상면이 노출되도록 상기 복수의 돌출부의 상기 측면 상과 상기 저면 상에, 산화이트륨제의 보호막을 형성하는 공정
    을 포함하고,
    상기 저면 및 상기 복수의 돌출부가 형성되기 전의 상태의 상기 기재의 표면 상에, 상기 복수의 돌출부에 대응하도록 패터닝된 마스크가 형성되고,
    보호막을 형성하는 상기 공정에서, 상기 복수의 돌출부의 상기 측면 상, 상기 저면 상, 또한 상기 마스크 상에 상기 보호막이 형성되고,
    보호막을 형성하는 상기 공정 후에, 상기 마스크 및 상기 마스크 상에 형성된 상기 보호막이 제거되는 것인, 정전척의 제조방법.
  2. 제1항에 있어서, 기재를 준비하는 상기 공정은,
    제1 미소성(未燒成) 유전체 레이어를 준비하는 공정과,
    상기 제1 미소성 유전체 레이어 또는 상기 제1 미소성 유전체 레이어의 소결에 의해 생성되는 제1 유전체 레이어의 주면(主面) 상에, 도전성 페이스트를 배치하는 공정과,
    상기 도전성 페이스트, 및 상기 제1 미소성 유전체 레이어 또는 상기 제1 유전체 레이어 상에 제2 미소성 유전체 레이어를 형성하는 공정과,
    소결체를 작성하도록, 상기 제1 미소성 유전체 레이어 또는 상기 제1 유전체 레이어, 상기 제2 미소성 유전체 레이어, 및 상기 도전성 페이스트를 소성하는 공정과,
    상기 소결체에 상기 저면 및 상기 복수의 돌출부를 형성하는 공정
    을 포함하는 것인, 정전척의 제조방법.
  3. 제2항에 있어서, 기재를 준비하는 상기 공정은, 소성하는 상기 공정과 상기 저면 및 상기 복수의 돌출부를 형성하는 상기 공정 사이에, 상기 소결체 상에 상기 마스크로서 패터닝된 레지스트 마스크를 형성하는 공정을 더 포함하고,
    상기 저면 및 상기 복수의 돌출부를 형성하는 상기 공정에서, 상기 소결체의 상기 레지스트 마스크가 형성된 표면에 블라스트 처리가 행해지는 것인, 정전척의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기재는, 산화알루미늄 또는 질화알루미늄을 포함하고 있는 것인, 정전척의 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 보호막의 막두께는, 0.5 ㎛ 이상 10 ㎛ 이하의 막두께인 것인, 정전척의 제조방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 저면의 면적과 상기 복수의 돌출부의 상기 정상면의 면적의 합계 면적 중에서 차지하는 상기 복수의 돌출부의 상기 정상면의 면적의 비율은, 5% 이상 40% 이하인 것인, 정전척의 제조방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 보호막은, CVD법, 에어로졸법, 또는 이온 플레이팅법에 의해 형성되는 것인, 정전척의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020150024270A 2014-02-26 2015-02-17 정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법 KR102353796B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-035162 2014-02-26
JP2014035162A JP6283532B2 (ja) 2014-02-26 2014-02-26 静電チャックの製造方法

Publications (2)

Publication Number Publication Date
KR20150101391A KR20150101391A (ko) 2015-09-03
KR102353796B1 true KR102353796B1 (ko) 2022-01-19

Family

ID=53882917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150024270A KR102353796B1 (ko) 2014-02-26 2015-02-17 정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법

Country Status (4)

Country Link
US (1) US10074552B2 (ko)
JP (1) JP6283532B2 (ko)
KR (1) KR102353796B1 (ko)
TW (1) TWI667730B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373803B2 (ja) * 2015-06-23 2018-08-15 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
CN108463345B (zh) 2015-11-16 2021-04-09 阔斯泰公司 耐腐蚀组件和制造方法
JP6858035B2 (ja) * 2017-02-27 2021-04-14 新光電気工業株式会社 基板固定具及び基板固定装置
JP7083080B2 (ja) * 2018-01-11 2022-06-10 株式会社日立ハイテク プラズマ処理装置
JP2019151879A (ja) * 2018-03-01 2019-09-12 株式会社アルバック 成膜装置
US20200013590A1 (en) * 2018-07-06 2020-01-09 Tokyo Electron Limited Protective layer for chucks during plasma processing to reduce particle formation
JP7304799B2 (ja) * 2019-11-28 2023-07-07 東京エレクトロン株式会社 基板処理装置および配管アセンブリ
US11699611B2 (en) 2021-02-23 2023-07-11 Applied Materials, Inc. Forming mesas on an electrostatic chuck

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170651A (ja) 2000-11-29 2002-06-14 Ibiden Co Ltd セラミックヒータ
JP2002334920A (ja) * 2001-05-09 2002-11-22 Hitachi Chem Co Ltd 静電チャック
JP2005019700A (ja) * 2003-06-26 2005-01-20 Sumitomo Osaka Cement Co Ltd 吸着固定装置の製造方法
JP2008300374A (ja) * 2007-05-29 2008-12-11 Shin Etsu Chem Co Ltd 静電吸着装置
WO2009035002A1 (ja) 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229115A (ja) * 1997-02-14 1998-08-25 Sumitomo Metal Ind Ltd ウェハ用真空チャック
US5841624A (en) * 1997-06-09 1998-11-24 Applied Materials, Inc. Cover layer for a substrate support chuck and method of fabricating same
JP3769378B2 (ja) * 1998-02-26 2006-04-26 京セラ株式会社 静電チャック
JP2000311933A (ja) * 1999-04-27 2000-11-07 Canon Inc 基板保持装置、基板搬送システム、露光装置、塗布装置およびデバイス製造方法ならびに基板保持部クリーニング方法
JP4031732B2 (ja) * 2003-05-26 2008-01-09 京セラ株式会社 静電チャック
JP4796354B2 (ja) * 2005-08-19 2011-10-19 日本碍子株式会社 静電チャック及びイットリア焼結体の製造方法
JP2007173596A (ja) 2005-12-22 2007-07-05 Ngk Insulators Ltd 静電チャック
JP2008016709A (ja) * 2006-07-07 2008-01-24 Shinko Electric Ind Co Ltd 静電チャックおよびその製造方法
JP4762208B2 (ja) * 2006-07-19 2011-08-31 日本碍子株式会社 静電チャックヒータ
JP2008160093A (ja) 2006-11-29 2008-07-10 Toto Ltd 静電チャック、静電チャックの製造方法および基板処理装置
US8367227B2 (en) * 2007-08-02 2013-02-05 Applied Materials, Inc. Plasma-resistant ceramics with controlled electrical resistivity
JP4879929B2 (ja) * 2008-03-26 2012-02-22 日本碍子株式会社 静電チャック及びその製造方法
WO2010024354A1 (ja) * 2008-08-29 2010-03-04 Toto株式会社 静電チャックおよびその製造方法
JP5510411B2 (ja) * 2010-08-11 2014-06-04 Ｔｏｔｏ株式会社 静電チャック及び静電チャックの製造方法
JP6010296B2 (ja) * 2010-12-28 2016-10-19 東京エレクトロン株式会社 静電チャック
KR101762752B1 (ko) * 2012-01-26 2017-07-28 쿄세라 코포레이션 정전 척
JP5972092B2 (ja) * 2012-08-06 2016-08-17 サンエムパッケージ 株式会社 マスク
US8941969B2 (en) * 2012-12-21 2015-01-27 Applied Materials, Inc. Single-body electrostatic chuck

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170651A (ja) 2000-11-29 2002-06-14 Ibiden Co Ltd セラミックヒータ
JP2002334920A (ja) * 2001-05-09 2002-11-22 Hitachi Chem Co Ltd 静電チャック
JP2005019700A (ja) * 2003-06-26 2005-01-20 Sumitomo Osaka Cement Co Ltd 吸着固定装置の製造方法
JP2008300374A (ja) * 2007-05-29 2008-12-11 Shin Etsu Chem Co Ltd 静電吸着装置
WO2009035002A1 (ja) 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック

Also Published As

Publication number Publication date
US10074552B2 (en) 2018-09-11
TW201543610A (zh) 2015-11-16
KR20150101391A (ko) 2015-09-03
JP2015162490A (ja) 2015-09-07
US20150243541A1 (en) 2015-08-27
JP6283532B2 (ja) 2018-02-21
TWI667730B (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102353796B1 (ko) 정전척, 배치대, 플라즈마 처리 장치, 및 정전척의 제조방법
KR102470943B1 (ko) 배치대 및 플라즈마 처리 장치
KR102383357B1 (ko) 배치대 및 기판 처리 장치
JP4869610B2 (ja) 基板保持部材及び基板処理装置
KR101835435B1 (ko) 플라즈마 처리 장치
JP2017183700A (ja) プラズマ処理装置およびプラズマ処理方法
JP2018110216A (ja) プラズマ処理装置
KR102655995B1 (ko) 적재대 및 기판 처리 장치
US20170301578A1 (en) Focus ring assembly and a method of processing a substrate using the same
KR20140095430A (ko) 기판 처리 장치 및 탑재대
US11380526B2 (en) Stage and plasma processing apparatus
JP2019149422A (ja) プラズマ処理装置及び載置台の製造方法
JP7271330B2 (ja) 載置台及びプラズマ処理装置
JP6173936B2 (ja) 載置台及びプラズマ処理装置
JP4961179B2 (ja) 基板処理装置及び半導体装置の製造方法
TW202117913A (zh) 載置台及電漿處理裝置
JP2006253200A (ja) 耐エッチング性に優れたエッチャー用リング
JP5367000B2 (ja) プラズマ処理装置
KR20210145314A (ko) 웨이퍼에 공간적으로 튜닝 가능한 rf 커플링을 하는 정전 척
KR20200140198A (ko) 정전 척, 지지대 및 플라즈마 처리 장치
CN111029237B (zh) 基板支承组件、等离子体处理装置、以及等离子体处理方法
US20210366718A1 (en) Etching method and plasma processing apparatus
KR20210018988A (ko) 정전 척, 포커스 링, 지지대, 플라즈마 처리 장치, 및 플라즈마 처리 방법
JP6308858B2 (ja) 静電チャック、載置台、プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant