KR102347410B1

KR102347410B1 - 컨트롤러, 구동회로, 구동방법 및 표시장치

Info

Publication number: KR102347410B1
Application number: KR1020170060457A
Authority: KR
Inventors: 박진우; 장서규; 이창복
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-05-16
Filing date: 2017-05-16
Publication date: 2022-01-04
Also published as: KR20180125761A

Abstract

본 실시예들은 컨트롤러, 구동회로, 구동방법 및 표시장치에 관한 것으로서, 더욱 상세하게는, 디스플레이 구동 중에 표시패널에 대한 센싱 프로세스를 진행하고, 센싱 프로세스가 진행되는 동안, 센싱 프로세스가 진행되기 이전에 표시패널에 표시되는 리얼 디스플레이 영상 (Real Display Image)과 다르거나 관련성이 없는 페이크 디스플레이 영상 (Fake Display Image)이 표시패널에 표시되도록 해주는 컨트롤러, 구동회로, 구동방법 및 표시장치에 관한 것이다. 이러한 본 실시예들에 의하면, 사용자의 시청에 방해를 주지 않으면서도, 센싱 중단이 발생할 가능성이 낮은 상황에서 센싱 프로세스를 정상적으로 진행할 수 있다.

Description

컨트롤러, 구동회로, 구동방법 및 표시장치{CONTROLLER, DRIVING METHOD, AND DISPLAY DEVICE}

본 실시예들은 컨트롤러, 구동회로, 구동방법 및 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치의 표시패널에는 트랜지스터 등과 같은 회로 소자들이 서브픽셀마다 배치되어 있다.

이러한 각 회로 소자는 구동 시간이 길어짐에 따라, 열화(Degradation)가 진행되어, 자신의 고유 특성치(예: 문턱전압, 이동도 등)가 변할 수 있다.

회로 소자들은 구동 시간의 차이로 인해 열화 정도의 차이가 발생할 수 있으며, 이로 인해, 회로 소자들 간의 특성치 편차가 발생할 수 있다. 이는 표시패널의 휘도 불균일을 발생시켜 화질 저하를 초래할 수 있다.

이에, 각 서브픽셀 내 회로 소자의 특성치를 센싱하여, 회로 소자 간의 특성치 편차를 보상해주는 기술이 개발되고 있다.

하지만, 각 서브픽셀 내 회로 소자의 특성치를 센싱하기 위해서는 소정의 시간이 필요한데, 이러한 시간으로 인해, 사용자의 시청에 방해를 주지 않으면서, 센싱 타이밍을 잡기가 쉽지 않다.

또한, 표시패널에서의 모든 회로 소자의 특성치를 센싱하는 도중에 센싱이 중단되는 예기치 않은 상황이 발생하는 경우, 센싱 데이터의 부족으로 인해 회로 소자 간의 특성치 편차를 정상적으로 보상해주지 못하여, 화질 저하를 발생시킬 수 있다.

따라서, 사용자의 시청에 방해를 주지 않으면서도, 센싱 중단이 발생할 가능성이 낮은 상황에서 센싱 프로세스가 진행되도록 하는 센싱 기술이 절실한 상황이다.

이러한 배경에서, 본 실시예들은 사용자의 시청에 방해를 주지 않으면서도, 센싱 중단이 발생할 가능성이 낮은 상황에서 센싱 프로세스가 진행되도록 하는 컨트롤러, 구동회로, 구동방법 및 표시장치를 제공한다.

본 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 서브픽셀이 배열되는 표시패널과, 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로와, 다수의 게이트 라인으로 스캔 신호를 출력하는 게이트 구동 회로와, 데이터 구동 회로 및 게이트 구동 회로의 동작을 제어하고, 입력 데이터에 대응되는 영상 데이터를 데이터 구동 회로로 제공하는 컨트롤러를 포함하는 표시장치를 제공할 수 있다.

이러한 표시장치에서는, 디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행될 수 있다.

센싱 프로세스가 진행되는 동안, 센싱 프로세스가 진행되기 이전에 표시패널에 표시되던 리얼 디스플레이 영상 (Real Display Image)과 다르거나 관련성이 없는 페이크 디스플레이 영상 (Fake Display Image)이 표시패널에 표시될 수 있다.

페이크 디스플레이 영상은 센싱이 되는 라인을 포함하는 영역에 표시되는 센싱용 디스플레이 영상일 수 있다.

페이크 디스플레이 영상은 블랙 영상 또는 저 계조 영상일 수 있다.

페이크 디스플레이 영상이 연속적으로 표시되는 제1 센싱 기간과 페이크 디스플레이 영상이 연속적으로 표시되는 제2 센싱 기간 사이에는, 리얼 디스플레이 영상이 표시되는 리얼 영상 기간이 존재할 수 있다.

리얼 영상 기간은 한 프레임 기간 또는 둘 이상의 프레임 기간에 대응될 수 있다.

페이크 디스플레이 영상은 표시패널의 전 영역 또는 일부 영역에 표시될 수 있다.

페이크 디스플레이 영상이 연속적으로 표시되는 센싱 기간은 한 프레임 기간 또는 연속되는 둘 이상의 프레임 기간과 대응될 수 있다.

각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2 노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터가 배치될 수 있다.

본 실시예들에 따른 표시장치는, 기준 전압 라인의 전압을 측정하는 센싱부와, 기준 전압 라인과 센싱부를 전기적으로 연결해주는 스위치를 더 포함할 수 있다.

본 실시예들에 따른 표시장치는, 페이크 디스플레이 영상이 표시되는 기간 중에, 즉, 센싱 프로세스가 진행되는 중에, 센싱 구동용 데이터 전압을 데이터 라인으로 공급하고, 기준 전압을 기준 전압 라인(센싱 라인이라고도 함)으로 공급할 수 있다.

페이크 디스플레이 영상이 표시되는 기간 중에, 보다 구체적으로, 센싱 구동용 데이터 전압이 데이터 라인으로 공급되고, 기준 전압이 기준 전압 라인(센싱 라인이라고도 함)으로 공급된 이후, 기준 전압 라인의 전압이 상승할 수 있다.

스위치는 페이크 디스플레이 영상이 표시되는 기간 중에 턴-온 될 수 있다.

스위치는 기준 전압 라인의 전압 상승이 포화된 이후에 도중에 턴-온 될 수 있다(구동 트랜지스터의 문턱전압 센싱 시).

또는, 스위치는 기준 전압의 전압이 상승하는 도중에 턴-온 될 수도 있다(구동 트랜지스터의 이동도 센싱 시).

디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행된다는 것은 표시패널의 외곽 영역 등에 배치되며 데이터 라인과 인접하여 배치될 수 있는 신호 라인(기준 전압 라인)의 전압 상승이 이루어지는지를 통해 입증할 수 있다.

표시패널의 외곽 영역 등에 배치되며 데이터 라인과 인접하여 배치될 수 있는 신호 라인(기준 전압 라인)의 전압이 상승하다가 포화되는 것을 확인함으로써, 디스플레이 구동 중에 표시패널에서의 구동 트랜지스터의 문턱전압을 센싱 프로세스가 진행된다는 것을 입증할 수 있다.

표시패널의 외곽 영역 등에 배치되며 데이터 라인과 인접하여 배치될 수 있는 신호 라인(기준 전압 라인)의 전압이 짧은 시간 동안 상승하는 것을 확인함으로써, 디스플레이 구동 중에 표시패널에서의 구동 트랜지스터의 이동도를 센싱하는 센싱 프로세스가 진행된다는 것을 입증할 수 있다.

또한, 디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행된다는 것은, 스위치의 턴-온에 의해, 기준 전압 라인과 센싱부(예: ADC)가 전기적으로 연결되는 것으로부터 확인(입증)할 수도 있다.

본 실시예들에 따른 표시장치는, 센싱부로부터 전압 측정 값을 수신하여 회로 소자의 특성치를 센싱하여, 각 회로 소자의 특성치를 센싱한 결과를 토대로, 표시패널에 배치된 회로 소자들에 대한 특성치 편차를 보상해주기 위한 보상 값을 회로 소자 별로 산출하는 보상부를 더 포함할 수 있다.

표시패널에 배치된 회로 소자는 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드일 수 있다.

회로 소자의 특성치는 구동 트랜지스터의 문턱전압일 수 있다.

또는, 회로 소자의 특성치는 구동 트랜지스터의 이동도일 수 있다.

또는, 회로 소자의 특성치는 유기발광다이오드의 문턱전압일 수 있다.

본 실시예들에 따른 표시장치는, 표시패널의 누적 구동 시간을 카운트 하는 카운터를 더 포함할 수 있다.

누적 구동 시간이 임계 시간 이상이 되면, 센싱 프로세스가 수행되고, 표시패널에 배치된 회로 소자들의 특성치를 센싱하기 위한 센싱 프로세스가 모두 완료되면, 카운터의 누적 구동 시간이 초기화될 수 있다.

센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와, 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는, 표시장치의 콘텐츠 속성 또는 TV 방송기술 표준규격에 따라 동일하거나 서로 다를 수 있다.

본 실시예들은, 제1 기간 동안 제1 리얼 디스플레이 영상을 표시패널에 표시하는 제1 리얼 디스플레이 영상 표시 단계와, 제1 기간 이후에 진행되는 제2 기간 동안 제2 리얼 디스플레이 영상을 표시패널에 표시하는 제2 리얼 디스플레이 영상 표시 단계를 포함하는 표시장치의 구동방법을 제공할 수 있다.

이러한 구동방법은, 제1 리얼 디스플레이 영상 표시 단계 및 제2 리얼 디스플레이 영상표시 단계 사이에, 제1 리얼 디스플레이 영상 및 제2 리얼 디스플레이 영상과 다르거나 관련성이 없는 페이크 디스플레이 영상을 표시패널에 표시하는 페이크 디스플레이 프로세스를 수행하면서, 표시패널에 배치된 회로 소자의 특성치를 센싱하는 센싱 프로세스를 수행하는 페이크 디스플레이 및 센싱 프로세싱 단계를 더 포함할 수 있다.

본 실시예들은, 입력 데이터를 입력 받는 데이터 입력부와, 입력 데이터의 입력에 따라 영상 데이터를 출력하는 데이터 출력부와, 표시패널에 대한 센싱 프로세스의 진행을 제어하는 제어부를 포함하는 컨트롤러를 제공할 수 있다.

제어부는 디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행되도록 제어할 수 있다.

데이터 출력부는, 센싱 프로세스가 진행되는 동안에는, 센싱 프로세스가 진행되기 이전에 출력하던 영상 데이터와 다르거나 관련성이 없는 페이크 디스플레이 영상 데이터를 출력할 수 있다.

센싱 프로세스는 표시패널의 누적 구동 시간이 임계 시간 이상인 경우에 진행될 수 있다.

본 실시예들은, 제1 기간 동안 제1 리얼 디스플레이 영상에 대응되는 데이터 전압들을 데이터 라인들로 출력하고, 제1 기간 이후에 진행되는 제2 기간 동안 제2 리얼 디스플레이 영상에 대응되는 데이터 전압들을 데이터 라인들로 출력하는 디지털 아날로그 컨버터와, 데이터 라인들과 인접하여 배치된 하나 이상의 신호 라인의 전압을 측정하기 위한 센싱부를 포함하는 구동회로를 포함할 수 있다.

제1 기간과 상기 제2 기간 사이에, 디지털 아날로그 컨버터는 제1 리얼 디스플레이 영상 및 제2 리얼 디스플레이 영상과 다르거나 관련성이 없는 페이크 디스플레이 영상에 대응되는 데이터 전압들을 데이터 라인들로 출력할 수 있다.

센싱부는, 하나 이상의 신호 라인과 전기적으로 연결될 수 있다. 이에 따라, 센싱부는 하나 이상의 신호 라인의 전압을 측정할 수 있다.

여기서, 신호 라인은 데이터 라인들과 인접하여 배치되는 라인으로서, 기준 전압 라인일 수 있다.

그리고, 구동회로는 데이터 구동 회로일 수 있다.

센싱부는 아날로그 디지털 컨버터일 수 있다.

이상에서 전술한 본 실시예들에 의하면, 사용자의 시청에 방해를 주지 않으면서도, 센싱 중단이 발생할 가능성이 낮은 상황에서 센싱 프로세스가 진행되도록 하는 컨트롤러, 구동회로, 구동방법 및 표시장치를 제공할 수 있다.

도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이다.
도 3은 본 실시예들에 따른 표시장치의 서브픽셀 구조의 다른 예시도이다.
도 4는 본 실시예들에 따른 표시장치의 센싱 및 보상 회로의 예시도이다.
도 5는 본 실시예들에 따른 표시장치의 구동 트랜지스터에 대한 문턱전압 센싱 구동 방식을 설명하기 위한 도면이다.
도 6은 본 실시예들에 따른 표시장치의 구동 트랜지스터에 대한 이동도 센싱 구동 방식을 설명하기 위한 도면이다.
도 7은 본 실시예들에 따른 표시장치의 센싱 타이밍을 나타낸 다이어그램이다.
도 8은 본 실시예들에 따른 표시장치에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식과, 이때 수행되는 센싱 프로세스 및 페이크 디스플레이 프로세스를 나타낸 다이어그램이다.
도 9는 본 실시예들에 따른 표시장치에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시로서, 디스플레이 구동 중 짝수 프레임 또는 홀수 프레임마다 센싱 프로세스 및 페이크 디스플레이 프로세스를 진행하는 구동 방식을 나타낸 다이어그램이다.
도 10 및 도 11은 본 실시예들에 따른 표시장치에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시들로서, 디스플레이 구동 중 짝수 프레임 또는 홀수 프레임마다 센싱 프로세스를 진행하고, 이때, 전 영역에 대한 페이크 디스플레이 프로세스를 진행하는 경우를 나타낸 다이어그램이다.
도 12 및 도 13은 본 실시예들에 따른 표시장치에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시들로서, 디스플레이 구동 중 짝수 프레임 또는 홀수 프레임마다 센싱 프로세스를 진행하고, 이때, 부분 영역에 대한 페이크 디스플레이 프로세스를 진행하는 경우를 나타낸 다이어그램이다.
도 14는 본 실시예들에 따른 표시장치에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 시작과 종료를 설명하기 위한 다이어그램이다.
도 15는 본 실시예들에 따른 표시장치의 구동 제어 시스템을 나타낸 도면이다.
도 16 및 도 17은 본 실시예들에 따른 표시장치가 TV 방송기술 표준규격으로서 PAL (Phase Alternation Line) 규격에 따라 콘텐츠를 디스플레이 하는 경우, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식을 위한 페이크 디스플레이 프로세스의 일 예를 개념적으로 나타낸 다이어그램이다.
도 18 내지 도 20은 본 실시예들에 따른 표시장치가 TV 방송기술 표준규격으로서 NTSC (National Television System Committee) 규격에 따라 콘텐츠를 디스플레이 하는 경우, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식을 위한 페이크 디스플레이 프로세스의 일 예를 개념적으로 나타낸 다이어그램이다.
도 21은 본 실시예들에 따른 표시장치의 구동방법의 흐름도이다.
도 22는 본 실시예들에 따른 표시장치의 구동방법의 상세 흐름도이다.
도 23은 본 실시예들에 따른 표시장치의 컨트롤러의 블록도이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)이 배치되고, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)에 의해 정의되는 다수의 서브픽셀들(SP)이 배열된 표시패널(110)과, 다수의 데이터 라인들(DL)을 구동하는 데이터 구동 회로(120)와, 다수의 게이트 라인들(GL)을 구동하는 게이트 구동 회로(130)와, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하는 컨트롤러(140) 등을 포함한다.

컨트롤러(140)는, 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 동작을 제어한다.

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 비디오 프로세서(150)에서 입력되는 입력 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어 장치일 수 있다.

이러한 컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(120)와 함께 집적회로로 구현될 수 있다.

데이터 구동 회로(120)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 '소스 구동 회로'라고도 한다.

이러한 데이터 구동 회로(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)로 구현될 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.

게이트 구동 회로(130)는, 다수의 게이트 라인들(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인들(GL)을 순차적으로 구동한다. 여기서, 게이트 구동 회로(130)는 '스캔 구동 회로'라고도 한다.

이러한 게이트 구동 회로(130)는, 적어도 하나의 게이트 구동 회로 집적회로(GDIC: Gate Driver Integrated Circuit)로 구현될 수 있다.

각 게이트 구동 회로 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.

게이트 구동 회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인들(GL)으로 순차적으로 공급한다.

데이터 구동 회로(120)는, 게이트 구동 회로(130)에 의해 특정 게이트 라인들이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.

데이터 구동 회로(120)는, 도 1에서와 같이, 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

게이트 구동 회로(130)는, 도 1에서와 같이, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

본 실시예들에 따른 표시장치(100)에서 컨트롤러(140)는 컨트롤 보드(C/B) 상에 실장 될 수 있다.

컨트롤 보드(C/B)는 컨트롤 인쇄회로기판이라고도 하는데, 컨트롤러(140)뿐만 아니라 파워 관리 집적회로(Power Management IC) 등도 실장되어 있을 수 있다.

본 실시예들에 따른 표시장치(100)는 컨트롤러(140)로 입력 데이터를 제공하고 비디오 품질, 해상도 등을 제어하는 비디오 프로세서(150)와, 표시장치(100)의 전체적인 파워 관리를 수행하는 파워 보드(P/B) 등을 더 포함할 수 있다.

한편, 본 실시예들에 따른 표시장치(100)는 유기발광표시장치, 액정표시장치, 플라즈마 표시장치 등의 다양한 타입의 표시장치일 수 있다. 아래에서는, 본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 것으로 예를 들어 설명한다.

본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)에 배열된 각 서브픽셀(SP)은 자 발광 소자인 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성되어 있다.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

도 2는 본 실시예들에 따른 표시장치(100)의 서브픽셀 구조의 예시도이다.

도 2를 참조하면, 본 실시예들에 따른 표시장치(100)에서, 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT: Driving Transistor)와, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제1 노드(N1)로 데이터 전압을 전달해주기 위한 제1 트랜지스터(T1)와, 영상 신호에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지하는 스토리지 캐패시터(Cst: Storage Capacitor)를 포함하여 구성될 수 있다.

유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기 발광층 및 제2전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.

유기발광다이오드(OLED)의 제2전극에는 기저 전압(EVSS)이 인가될 수 있다.

구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.

이러한 구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3)를 갖는다.

구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.

구동 트랜지스터(DRT)의 제2 노드(N2)는 유기발광다이오드(OLED)의 제1전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.

구동 트랜지스터(DRT)의 제3노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.

제1 트랜지스터(T1)는 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 사이에 전기적으로 연결되고, 게이트 라인을 통해 제1 스캔 신호(SCAN1)를 게이트 노드로 인가 받아 제어될 수 있다.

이러한 제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 의해 턴-온 되어 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.

스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.

한편, 본 실시예들에 따른 표시장치(100)의 경우, 각 서브픽셀(SP)의 구동 시간이 길어짐에 따라, 유기발광다이오드(OLED) 및 구동 트랜지스터(DRT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다.

이에 따라, 유기발광다이오드(OLED) 및 구동 트랜지스터(DRT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 예를 들어, 회로 소자의 고유 특성치는 유기발광다이오드(OLED)의 문턱전압, 구동 트랜지스터(DRT)의 문턱전압, 구동 트랜지스터(DRT)의 이동도 등을 포함할 수 있다.

회로 소자의 특성치 변화는 해당 서브픽셀의 휘도 변화를 야기할 수 있다.

또한, 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다.

이러한 회로 소자 간의 특성치 변화 정도의 차이는, 회로 소자 간 특성치 편차를 발생시켜, 서브픽셀 간의 휘도 편차를 야기할 수 있다.

회로 소자의 특성치 변화(서브픽셀의 휘도 변화)와 회로 소자 간 특성치 편차(서브픽셀 간의 휘도 편차)는, 서브픽셀의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.

본 실시예들에 따른 표시장치(100)는 표시패널(110) 내 서브픽셀의 특성치를 센싱하는 센싱 기능과, 센싱 결과를 이용하여 서브픽셀 간의 특성치 편차를 보상해주는 보상 기능을 제공할 수 있다.

본 명세서에서, 서브픽셀의 특성치를 센싱 한다는 것은, 서브픽셀 내 회로 소자(예: 구동 트랜지스터(DRT), 유기발광다이오드(OLED) 등)의 특성치 또는 특성치 변화를 센싱 한다는 것, 또는 회로 소자(예: 구동 트랜지스터(DRT), 유기발광다이오드(OLED) 등) 간의 특성치 편차를 센싱 한다는 것을 의미할 수 있다.

본 명세서에서, 서브픽셀 간의 특성치 편차를 보상한다는 것은, 서브픽셀 내 회로 소자(예: 구동 트랜지스터(DRT), 유기발광다이오드(OLED) 등)의 특성치 또는 특성치 변화를 미리 정해진 수준으로 만들어주거나, 회로 소자(예: 구동 트랜지스터(DRT), 유기발광다이오드(OLED) 등) 간의 특성치 편차를 줄여주거나 제거하는 것을 의미할 수 있다.

본 실시예들에 따른 표시장치(100)는, 전술한 센싱 기능 및 보상 기능을 제공하기 위하여, 이에 적절한 서브픽셀 구조와, 센싱 및 보상 구성을 포함하는 보상 회로를 포함할 수 있다.

도 3은 본 실시예들에 따른 표시장치(100)의 서브픽셀 구조의 다른 예시도이다.

도 3에 도시된 서브픽셀 구조는, 센싱 기능 및 보상 기능을 제공하기 위해 적절한 서브픽셀 구조의 예시이다.

도 3을 참조하면, 본 실시예들에 따른 표시패널(110)에 배치된 각 서브픽셀은, 일 예로, 유기발광다이오드(OLED), 구동 트랜지스터(DRT), 제1 트랜지스터(T1) 및 스토리지 캐패시터(Cst) 이외에, 제2 트랜지스터(T2)를 더 포함할 수 있다.

도 3을 참조하면, 제2 트랜지스터(T2)는 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준 전압(Vref: Reference Voltage)을 공급하는 기준 전압 라인(RVL: Reference Voltage Line) 사이에 전기적으로 연결되고, 게이트 노드로 제2 스캔 신호(SCAN2)를 인가 받아 온-오프가 제어될 수 있다.

전술한 제2 트랜지스터(T2)를 더 포함함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상태를 효과적으로 제어해줄 수 있다.

이러한 제2 트랜지스터(T2)는 제2 스캔 신호(SCAN2)에 의해 턴-온 되어 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가해준다.

또한, 제2 트랜지스터(T2)는 턴-온 되어, 기준 전압 라인(RVL)의 전압 상태가 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상태와 동일해질 수 있다. 이 경우, 기준 전압 라인(RVL)은 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상태를 센싱하기 위한 센싱 라인으로 활용될 수 있다.

한편, 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)는 별개의 게이트 신호일 수 있다. 이 경우, 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)는, 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다.

경우에 따라서는, 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)는 동일한 게이트 신호일 수도 있다. 이 경우, 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.

도 2 및 도 3에서, 구동 트랜지스터(DRT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는, n 타입 또는 p 타입으로 구현될 수도 있다.

스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)이다.

도 4는 본 실시예들에 따른 표시장치(100)의 보상 회로의 예시도이다.

본 실시예들에 따른 표시장치(100)는 센싱 및 보상 기능을 위한 보상 회로를 포함한다.

본 실시예들에 따른 표시장치(100)의 보상 회로는, 서브픽셀의 특성치를 파악하기 위하여 기준 전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압(Vsen)을 토대로 센싱 데이터를 생성하여 출력하는 센싱부(410)와, 센싱부(410)에서 출력된 센싱 데이터를 이용하여 각 서브픽셀에 대한 특성치를 파악하고, 이를 토대로, 서브픽셀 간의 특성치 편차를 보상해주는 보상 프로세스를 수행하는 보상부(420) 등을 포함할 수 있다.

여기서, 서브픽셀의 특성치는 서브픽셀 내 회로 소자의 특성치로서, 일 예로, 구동 트랜지스터(DRT)의 문턱전압 또는 이동도일 수 있으며, 유기발광다이오드(OLED)의 문턱전압일 수도 있다. 서브픽셀 간의 특성치 편차는 일 예로, 구동 트랜지스터(DRT) 간의 문턱전압 편차 또는 이동도 편차일 수 있으며, 유기발광다이오드(OLED) 간의 문턱전압 편차일 수도 있다.

본 실시예들에 따른 표시장치(100)의 보상 회로는, 기준 전압 라인(RVL)으로의 기준 전압(Vref)의 인가 여부를 제어하는 초기화 스위치(SPRE)와, 기준 전압 라인(RVL)과 센싱부(410) 간의 연결 여부를 제어해주는 샘플링 스위치(SAM)를 포함할 수 있다.

초기화 스위치(SPRE)는, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(N2)가 원하는 회로 소자의 특성치를 반영하는 전압 상태가 되도록, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 인가 상태를 제어하기 위한 스위치이다.

초기화 스위치(SPRE)가 턴-온 되면, 기준 전압(Vref)이 기준전압 라인(RVL)으로 공급되어 턴-온 되어 있는 제2 트랜지스터(T2)를 통해 구동 트랜지스터(DRT)의 제2 노드(N2)로 인가될 수 있다.

샘플링 스위치(SAM)는, 턴-온 되어, 기준 전압 라인(RVL)과 센싱부(410)를 전기적으로 연결해준다.

샘플링 스위치(SAM)는, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(N2) 또는 기준 전압 라인(RVL)의 전압 상태가 원하는 회로 소자의 특성치를 반영하는 전압 상태가 되었을 때, 턴-온 되도록, 온-오프 타이밍이 제어된다.

샘플링 스위치(SAM)가 턴-온 되면, 센싱부(410)는 연결된 기준 전압 라인(RVL)의 전압을 센싱할 수 있다.

센싱부(410)가 기준 전압 라인(RVL)의 전압을 센싱할 때, 제2 트랜지스터(T2)가 턴-온 되어 있는 경우, 구동 트랜지스터(DRT)의 저항 성분을 무시할 수 있다면, 센싱부(410)에 의해 센싱되는 전압은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압에 해당할 수 있다.

센싱부(410)에 의해 센싱되는 전압은, 기준 전압 라인(RVL)의 전압일 수 있고, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압일 수 있다.

기준 전압 라인(RVL) 상에 라인 캐패시터가 존재한다면, 센싱부(410)에 의해 센싱되는 전압은, 기준 전압 라인(RVL) 상의 라인 캐패시터에 충전된 전압일 수도 있다. 여기서, 기준 전압 라인(RVL)은 센싱 라인이라고도 한다.

일 예로, 센싱부(410)에 의해 센싱되는 전압(Vsen)은, 구동 트랜지스터(DRT)의 문턱전압(Vth) 또는 문턱전압 편차(ΔVth)을 포함하는 전압 값(Vdata-Vth 또는 Vdata-ΔVth, 여기서, Vdata는 센싱 구동용 데이터 전압임)이거나, 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 전압 값일 수도 있다.

한편, 기준전압 라인(RVL)은, 일 예로, 서브픽셀 열마다 1개씩 배치될 수도 있고, 둘 이상의 서브픽셀 열마다 1개씩 배치될 수도 있다.

예를 들어, 1개의 픽셀이 4개의 서브픽셀(적색 서브픽셀, 흰색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀)로 구성된 경우, 기준전압 라인(RVL)은 4개의 서브픽셀 열(적색 서브픽셀 열, 흰색 서브픽셀 열, 녹색 서브픽셀 열, 청색 서브픽셀 열)을 포함하는 1개의 픽셀 열마다 1개씩 배치될 수도 있다.

센싱부(410)는 적어도 하나 이상의 ADC (Analog to Digital Converter)를 포함하여 구현될 수 있다.

센싱부(410), 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)는 데이터 드라이버(120)에 포함된 소스 드라이버 집적회로(SDIC)의 내부에 포함될 수 있으며, 경우에 따라서는, 소스 드라이버 집적회로(SDIC)의 외부에 포함될 수도 있다.

보상부(420)는 컨트롤러(140)의 내부에 포함될 수 있으며, 경우에 따라서는, 컨트롤러(140)의 외부에 포함될 수도 있다.

이러한 보상부(420)는 센싱 데이터 및 보상값을 저장하는 메모리를 더 포함할 수 있다.

아래에서는, 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 구동 및 이동도 센싱 구동에 대하여 간략하게 설명한다.

도 5는 본 실시예들에 따른 표시장치(100)의 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 구동 방식을 설명하기 위한 도면이다.

구동 트랜지스터(DRT)에 대한 문턱전압 센싱 구동은 초기화 단계, 트래킹 단계 및 샘플링 단계를 포함하는 센싱 프로세스로 진행될 수 있다.

초기화 단계는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)를 초기화 시키는 단계이다.

이러한 초기화 단계에서는, 일 예로, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴-온 되고, 초기화 스위치(SPRE)가 턴-온 될 수 있다.

이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 각각은, 문턱전압 센싱 구동용 데이터 전압(Vdata)과 기준 전압(Vref)으로 초기화된다(V1=Vdata, V2=Vref).

트래킹 단계는, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 문턱전압(Vth) 또는 그 변화를 반영하는 전압 상태가 될 때까지 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)을 변화시키는 단계이다.

즉, 트래킹 단계는, 문턱전압 또는 그 변화를 반영할 수 있는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 트래킹하는 단계이다.

이러한 트래킹 단계에서는, 초기화 스위치(SPRE)가 턴-오프 또는 제2 트랜지스터(T2)가 턴-오프 되어, 구동 트랜지스터(DRT)의 제2 노드(N2)가 플로팅(Floating) 된다.

이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승한다.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 상승이 이루어지다가 상승 폭이 서서히 줄어들어 포화(Saturation) 하게 된다.

여기서, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승하다가 포화하는데 걸리는 시간(Tsat)은 구동 트랜지스터(DRT)의 문턱전압 또는 그 변화가 구동 트랜지스터(DRT)의 제2 노드(N2)에 반영되는데 걸리는 시간으로서 센싱 시간을 좌우한다.

구동 트랜지스터(DRT)의 제2 노드(N2)의 포화된 전압은 데이터 전압(Vdata)과 문턱전압(Vth)의 차이(Vdata-Vth) 또는 데이터 전압(Vdata)과 문턱전압 편차(ΔVth)의 차이(Vdata-ΔVth)에 해당할 수 있다.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 포화되면, 샘플링 단계가 진행될 수 있다.

샘플링 단계는, 구동 트랜지스터(DRT)의 문턱전압(Vth) 또는 그 변화를 반영하는 전압(Vdata-Vth, Vdata-ΔVth)을 측정하는 단계로서, 센싱부(410)가 기준 전압 라인(RVL)의 전압(구동 트랜지스터(DRT)의 제2 노드(N2)의 전압일 수 있음)을 센싱하는 단계이다.

이러한 샘플링 단계에서, 샘플링 스위치(SAM)가 턴-온 되어, 센싱부(410)는 기준 전압 라인(RVL)과 연결되어, 기준 전압 라인(RVL)의 전압(구동 트랜지스터(DRT)의 제2 노드(N2)의 전압일 수 있음)을 센싱한다.

센싱부(410)에 의해 센싱된 전압(Vsen)은 데이터 전압(Vdata)에서 문턱전압(Vth)을 뺀 전압(Vdata-Vth) 또는 데이터 전압(Vdata)에서 문턱전압 편차(ΔVth)을 뺀 전압(Vdata-ΔVth)일 수 있다. 여기서, Vth는 포지티브 문턱전압 또는 네거티브 문턱전압일 수 있다.

도 6은 본 실시예들에 따른 표시장치(100)의 구동 트랜지스터(DRT)에 대한 이동도 센싱 구동 방식을 설명하기 위한 도면이다.

구동 트랜지스터(DRT)에 대한 이동도 센싱 구동은 초기화 단계, 트래킹 단계 및 샘플링 단계를 포함하는 센싱 프로세스로 진행될 수 있다.

초기화 단계는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)를 초기화 시키는 단계이다.

이러한 초기화 단계에서는, 일 예로, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴-온 되고, 초기화 스위치(SPRE)가 턴-온 된다.

이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 각각은 이동도 센싱 구동용 데이터 전압(Vdata)과 기준 전압(Vref)으로 초기화된다(V1=Vdata, V2=Vref).

트래킹 단계는, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 이동도 또는 그 변화를 반영하는 전압 상태가 될 때까지 일정 시간(Δt) 동안 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)을 변화시키는 단계이다.

즉, 트래킹 단계는, 이동도 또는 그 변화를 반영할 수 있는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 트래킹하는 단계이다.

이러한 트래킹 단계에서는, 초기화 스위치(SPRE)가 턴-오프 되어 또는 제2 트랜지스터(T2)가 턴-오프 되어, 구동 트랜지스터(DRT)의 제2 노드(N2)가 플로팅 된다.

이때, 제1 트랜지스터(T1)도 턴-오프 되어, 구동 트랜지스터(DRT)의 제1 노드(N1)도 함께 플로팅 될 수 있다.

이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승하기 시작한다.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)의 상승 속도는 구동 트랜지스터(DRT)의 전류 능력(즉, 이동도)에 따라 달라진다.

전류 능력(이동도)이 큰 구동 트랜지스터(DRT)일 수록, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 더욱 가파르게 상승한다.

트래킹 단계가 일정 시간(Δt) 동안 진행된 이후, 즉, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 미리 정해진 일정 시간(Δt) 동안 상승한 이후, 샘플링 단계가 진행될 수 있다.

트래킹 단계 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)의 상승 속도는, 일정 시간(Δt) 동안의 전압 변화량(ΔV)에 해당한다.

샘플링 단계에서는, 샘플링 스위치(SAM)가 턴-온 되어, 센싱부(410)와 기준 전압 라인(RVL)이 전기적으로 연결된다.

이에 따라, 센싱부(410)는 기준 전압 라인(RVL)의 전압(구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2) 일 수 있음)을 센싱한다.

센싱부(410)에 의해 센싱된 전압(Vsen)은, 초기화 전압(Vref)에서 일정 시간(Δt) 동안 전압 변화량(ΔV)만큼 상승된 전압으로서, 이동도에 대응되는 전압이다.

도 5 및 도 6을 참조하여 전술한 바와 같은 문턱전압 또는 이동도 센싱 구동에 따라 센싱부(410)는 문턱전압 센싱 또는 이동도 센싱을 위해 센싱된 전압(Vsen)을 디지털 값으로 변환하고, 변환된 디지털 값(센싱 값)을 포함하는 센싱 데이터를 생성하여 출력한다.

센싱부(410)에서 출력된 센싱 데이터는 보상부(420)로 제공될 수 있다.

보상부(420)는 센싱부(410)에서 제공된 센싱 데이터를 토대로 해당 서브픽셀 내 구동 트랜지스터(DRT)의 특성치(예: 문턱전압, 이동도) 또는 구동 트랜지스터(DRT)의 특성치 변화(예: 문턱전압 변화, 이동도 변화)를 파악하고, 보상 프로세스를 수행할 수 있다.

여기서, 구동 트랜지스터(DRT)의 특성치 변화는 이전 센싱 데이터를 기준으로 현재 센싱 데이터가 변화된 것을 의미하거나, 기준 센싱 데이터를 기준으로 현재 센싱 데이터가 변화된 것을 의미할 수도 있다.

여기서, 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 비교해보면, 구동 트랜지스터(DRT) 간의 특성치 편차를 파악할 수 있다.

보상 프로세스는, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상하는 문턱전압 보상 처리와, 구동 트랜지스터(DRT) 간의 이동도 편차를 보상하는 이동도 보상 처리를 포함할 수 있다.

문턱전압 보상 처리는 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상하기 위한 보상값을 연산하고, 연산된 보상값을 메모리에 저장하거나, 연산된 보상값으로 해당 영상 데이터(Data)를 변경하는 처리를 포함할 수 있다.

이동도 보상 처리는 구동 트랜지스터(DRT) 간의 이동도 편차를 보상하기 위한 보상값을 연산하고, 연산된 보상값을 메모리에 저장하거나, 연산된 보상값으로 해당 영상 데이터(Data)를 변경하는 처리를 포함할 수 있다.

보상부(420)는 문턱전압 보상 처리 또는 이동도 보상 처리를 통해 영상 데이터(Data)를 변경하여 변경된 데이터를 데이터 구동 회로(120)로 공급해줄 수 있다.

이에 따라, 데이터 구동 회로(120)는, 보상부(420)에서 변경된 데이터를 디지털 아날로그 컨버터(DAC: Digital to Analog Converter)를 통해 데이터 전압으로 변환하여 해당 서브픽셀로 공급해줌으로써, 서브픽셀 특성치 보상(문턱전압 보상, 이동도 보상)이 실제로 이루어지게 된다.

이러한 서브픽셀 특성치 보상이 이루어짐에 따라, 서브픽셀 간의 휘도 편차를 줄여주거나 방지해줌으로써, 화상 품질을 향상시켜줄 수 있다.

도 7은 본 실시예들에 따른 표시장치(100)의 센싱 타이밍을 나타낸 다이어그램이다.

도 7을 참조하면, 본 실시예들에 따른 표시장치(100)는 파워 온 신호(Power On Signal)가 발생하면, 표시패널(110)에 배치된 각 서브픽셀 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수 있다. 이러한 센싱 프로세스를 "온-센싱 프로세스(On-Sensing Process) "라고 한다.

또한, 파워 오프 신호(Power Off Signal)가 발생하면, 전원 차단 등의 오프 시퀀스(Off-Sequence)가 진행되기 이전에, 표시패널(110)에 배치된 각 서브픽셀 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "오프-센싱 프로세스(Off-Sensing Process) "라고 한다.

또한, 파워 온 신호가 발생한 이후 파워 오프 신호가 발생되기 전까지, 디스플레이 구동 중에서 블랭크(Blank) 시간 마다 표시패널(110)에 배치된 각 서브픽셀 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "실시간 센싱 프로세스(Real-time Sensing Process)" 라고 한다.

이러한 실시간 센싱 프로세스(Real-time Sensing Process)은, 수직 동기 신호(Vsync)를 기준으로 액티브 시간(Active Time) 사이의 블랭크 시간(Blank Time) 마다 진행될 수 있다.

구동 트랜지스터(DRT)의 이동도 센싱은 짧은 시간만이 필요하기 때문에, 파워 온 신호가 발생한 이후에 디스플레이 구동이 시작하기 이전에 진행될 수도 있고, 파워 오프 신호가 발생한 이후에 디스플레이 구동이 되지 않을 때 수행될 수 있다.

이뿐만 아니라, 구동 트랜지스터(DRT)의 이동도 센싱은 디스플레이 구동 중에도 짧은 블랭크 시간을 활용하여 실시간으로 진행될 수 있다.

즉, 구동 트랜지스터(DRT)의 이동도 센싱은 파워 온 신호가 발생하여 디스플레이 구동이 시작하기 이전에 온-센싱 프로세스(On-Sensing Process)로 진행될 수도 있고, 파워 오프 신호가 발생하여 디스플레이 구동이 진행되지 않는 구간 동안 온-센싱 프로세스(On-Sensing Process)로 진행될 수도 있으며, 디스플레이 구동 중에 짧은 블랭크 시간 마다 실시간-센싱 프로세스(Real-time Sensing Process)로 진행될 수 있다.

이에 비해, 구동 트랜지스터(DRT)의 문턱전압 센싱(Vth Sensing)은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 긴 전압 포화 시간(Vsat)이 필요하기 때문에, 구동 트랜지스터(DRT)의 이동도 센싱(Mobility Sensing)에 비해, 상대적으로 오랜 시간이 걸린다.

이러한 점을 고려하여, 구동 트랜지스터(DRT)의 문턱전압 센싱은, 사용자 시청에 방해가 되지 않는 타이밍을 활용하여 이루어져야만 한다.

따라서, 구동 트랜지스터(DRT)의 문턱전압 센싱은 사용자 입력 등에 따라 파워 오프 신호(Power Off Signal)가 발생한 이후, 디스플레이 구동이 되지 않는 동안, 즉, 사용자가 시청 의사가 없는 상황에서 진행될 수 있다.

즉, 구동 트랜지스터(DRT)의 문턱전압 센싱은 오프-센싱 프로세스(Off-Sensing Process)로 진행될 수 있다.

이와 같이, 구동 트랜지스터(DRT)의 문턱전압 센싱이 파워 오프 신호의 발생 이후 오프 센싱 프로세스(Off-Sensing Process)로 진행되는 경우, 사용자는 오프 센싱 프로세스(Off-Sensing Process)가 진행되고 있다는 사실을 인지하지 못한다.

이러한 점 때문에, 사용자는 오프 센싱 프로세스(Off-Sensing Process)가 진행되고 있는 도중에, 재 시청을 위해 표시장치(100)를 다시 켜거나, 전원 플러그 등을 뽑아 AC 전원이 끄지는 상황이 발생할 수 있다.

이러한 예기치 않은 상황이 발생하면, 오프 센싱 프로세스(Off-Sensing Process)가 중단되어, 표시패널(110)에서의 모든 또는 일부의 구동 트랜지스터(DRT)의 문턱전압을 센싱하지 못하게 된다.

따라서, 표시패널(110)에서의 구동 트랜지스터들(DRT)에 대한 보상값을 산출하지 못하게 되고, 이로 인해, 보상 미수행으로 인해, 화면에 잔상이 발생하는 등의 화질 저하가 발생할 수 있다.

이러한 예기치 않은 상황에 대비하기 위하여, 본 실시예들은 디스플레이 구동 중에 진행할 수 없어서 파워 오프 신호의 발생 후에 디스플레이 구동을 하지 않으면서 진행되었던 센싱을 디스플레이 구동 중에 진행하는 방법을 제공할 수 있다.

여기서, 디스플레이 구동 중에 진행할 수 없어서 파워 오프 신호의 발생 후에 디스플레이 구동을 하지 않으면서 진행되었던 센싱에는, 위에서 언급한 구동 트랜지스터(DRT)의 문턱전압 센싱이 있다.

다시 말해, 본 실시예들은 오프-센싱 프로세스로 진행되었던 센싱을 디스플레이 구동 중에 실시간 센싱 프로세스로 진행하는 방법을 제공할 수 있다.

아래에서는, 오프-센싱 프로세스로 진행되었던 센싱을 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 방법을 설명한다. 이러한 방법에는 구동 트랜지스터(DRT)의 문턱전압 센싱이 적용될 수 있으며, 구동 트랜지스터(DRT)의 이동도 센싱도 적용될 수 있다.

다만, 오프-센싱 프로세스로 진행되었던 센싱을 디스플레이 구동 중에 항상 실시간 센싱 프로세스를 진행하는 것은 아니라 특정 조건을 충족할 때 진행할 수 있다. 여기서, 예를 들어, 특정 조건은 해당 센싱 프로세스를 진행하지 않고 연속적으로 표시장치(100)를 구동한 누적 구동 시간이 임계 시간 이상이 된 경우일 수 있다.

도 8은 본 실시예들에 따른 표시장치(100)에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식과, 이때 수행되는 센싱 프로세스 및 페이크 디스플레이 프로세스를 나타낸 다이어그램이다.

본 실시예들에 따른 표시장치(100)는 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)이 배치되고 다수의 서브픽셀들(SP)이 배열되는 표시패널(110)과, 다수의 데이터 라인들(DL)로 데이터 전압(Vdata)을 출력하는 데이터 구동 회로(120)와, 다수의 게이트 라인들(GL)로 스캔 신호를 출력하는 게이트 구동 회로(130)와, 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 동작을 제어하고, 입력 데이터에 대응되는 영상 데이터를 데이터 구동 회로(120)로 제공하는 컨트롤러(140) 등을 포함할 수 있다.

본 실시예들에 따른 표시장치(100)에서는, 디스플레이 구동 중에 표시패널(110)에 대한 센싱 프로세스 (Sensing Process)가 진행될 수 있다. 단, 이러한 센싱 프로세스는 블랭크 기간에 진행되는 실시간-센싱 프로세스가 아니라 액티브 기간을 활용하는 실시간-센싱 프로세스일 수 있다.

이와 같이, 센싱 프로세스 (Sensing Process)는 디스플레이 구동 중에 진행된다는 점에서 실시간 센싱 프로세스 (Real-time Sensing Process)라고 할 수 있다.

디스플레이 구동 중에 진행되는 센싱 프로세스는 오프-센싱 프로세스로 진행될 수도 있지만, 오프-센싱 프로세스를 진행하는 도중에 예기치 않은 상황이 발생하여 센싱 프로세스가 완료되지 못하는 경우를 대비하여, 디스플레이 구동 중에 진행되도록 하는 센싱 프로세스이다.

디스플레이 구동 중에 진행되는 센싱 프로세스는, 일 예로, 구동 트랜지스터(DRT)의 문턱전압을 센싱하기 위한 센싱 프로세스일 수 있으며, 경우에 따라서, 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 센싱 프로세스일 수 있다.

디스플레이 구동 중에 진행되는 센싱 프로세스는 블랭크 기간에 진행되는 것이 아니라 액티브 기간에 진행될 수 있다.

이에 따라, 디스플레이 구동 중에 센싱 프로세스가 진행되는 동안, 영상을 표시하기 위한 디스플레이 프로세스가 진행될 필요가 있다.

하지만, 디스플레이 구동 중에 센싱 프로세스가 진행되는 동안 진행되는 디스플레이 프로세스는 일반적인 디스플레이 프로세스와는 다른 페이크 디스플레이 프로세스(Fake Display Process)가 진행될 수 있다.

예를 들어, 센싱 프로세스가 진행되는 동안 진행되는 페이크 디스플레이 프로세스(Fake Display Process)는, 센싱 프로세스가 진행되기 이전에 표시패널(110)에 표시되는 리얼 디스플레이 영상 (Real Display Image)과 다르거나 관련성이 없는 페이크 디스플레이 영상 (Fake Display Image)이 표시패널(110)에 표시되도록 하는 디스플레이 프로세스이다.

전술한 바와 같이, 디스플레이 구동 중에서 페이크 디스플레이 프로세스를 진행하면서 센싱 프로세스를 진행함으로써, 디스플레이 구동 중에도 사용자의 시청에 큰 영향 없이 센싱 프로세스를 정상적으로 진행할 수 있다. 이에 따라, 센싱 프로세스를 중단 가능성이 있는 오프-센싱 프로세스 형태로 진행할 필요가 없다. 즉, 센싱 프로세스를 디스플레이 구동 중에 중단 없이 안정적으로 진행하여 정상적으로 완료할 수 있다.

페이크 디스플레이 프로세스에 의해 표시패널(110)에 표시되는 페이크 디스플레이 영상은 센싱이 되는 라인을 포함하는 영역(화면 전 영역 또는 화면 일부 영역)에 표시되는 센싱용 디스플레이 영상으로서, 일 예로, 블랙 영상 또는 저 계조 영상 등일 수 있다.

여기서, 블랙 영상은 완전한 블랙 영상 또는 완전한 블랙이 아니라도 완전한 블랙과 유사한 수준의 영상일 수 있다. 그리고, 저 계조 영상은 미리 설정된 계조값 이하의 영상으로서 블랙 영상과 대응되는 계조 수준의 계조 값을 갖는 영상일 수 있다.

디스플레이 구동 중에서 센싱 프로세스를 진행하는 동안, 블랙 영상 또는 저 계조 영상 등의 페이크 디스플레이 영상이 표시되도록 함으로써, 디스플레이 구동 중에도 사용자의 시청에 큰 영향 없이 센싱 프로세스를 정상적으로 진행할 수 있다.

한편, 한편, 본 실시예들에 따른 표시장치(100)가 유기발광표시장치이고 도 4와 같은 보상 회로를 포함하는 경우, 디스플레이 구동 중에서 센싱 프로세스가 진행되는 동안 블랙 영상 또는 저계조 영상에 해당하는 페이크 디스플레이 영상이 표시되도록, 센싱 프로세스를 진행할 때, 문턱전압 또는 이동도 센싱 구동을 위한 초기화 단계에서 구동 트랜지스터(DRT)의 제1 노드(N1)에 인가되는 센싱 구동용 데이터 전압(Vdata)은 블랙 영상 데이터 또는 저계조 영상 데이터에 해당하는 페이크 디스플레이 영상 데이터일 수 있다.

또한, 디스플레이 구동 중에서 센싱 프로세스가 진행되기 때문에, 문턱전압 또는 이동도 센싱 구동을 위한 샘플링 단계에서, 샘플링 스위치(SAM)는 페이크 디스플레이 영상이 표시되는 기간 중에 턴-온 되어, 기준 전압 라인(RVL)과 센싱부(410)를 전기적으로 연결해줄 수 있다.

전술한 서브픽셀 구조와, 데이터 구동 및 스위치 동작을 통해, 디스플레이 구동 중에서도 센싱 프로세스를 위한 센싱 구동을 효율적으로 진행할 수 있다.

보상부(420)는 센싱부(410)로부터 전압 측정 값(센싱 데이터)을 수신하여 회로 소자의 특성치를 센싱하여, 각 회로 소자의 특성치를 센싱한 결과를 토대로, 표시패널(110)에 배치된 회로 소자들에 대한 특성치 편차를 보상해주기 위한 보상 값을 회로 소자 별로 산출할 수 있다.

표시패널(110)에 배치된 회로 소자는 서브픽셀 내 구동 트랜지스터(DRT) 또는 유기발광다이오드(OLED) 등일 수 있다.

보상부(420)는 컨트롤러(140)의 내부 또는 외부에 포함될 수 있다.

이러한 보상부(420)를 통해 표시패널(110)에 배치된 회로 소자들에 대한 특성치 편차를 보상해주어 화상 품질을 향상시켜줄 수 있다.

도 8을 참조하면, 페이크 디스플레이 영상이 연속적으로 표시되는 제1 센싱 기간(S #1)과, 페이크 디스플레이 영상이 연속적으로 표시되는 제2 센싱 기간(S #2)사이에는, 리얼 디스플레이 영상이 표시되는 리얼 영상 기간(D)이 존재한다.

여기서, 제1 센싱 기간(S #1)은 제1 페이크 영상 기간이라고도 할 수 있다. 제2 센싱 기간(S #2)은 제2 페이크 영상 기간이라고도 할 수 있다.

제1 페이크 영상 기간인 제1 센싱 기간(S #1)과 제2 페이크 영상 기간인 제2 센싱 기간(S #2) 상에 존재하는 리얼 영상 기간(D)은 한 프레임 기간에 대응될 수도 있고 둘 이상의 프레임 기간에 대응될 수도 있다.

전술한 바에 따르면, 몇 프레임마다 블랙 영상 등의 페이크 디스플레이 영상을 삽입하면서 센싱 프로세스를 진행하느냐를 조절함으로써, 시청 품질에 영향을 끼치지 않는 범위에서 센싱 프로세스의 진행 간격을 제어할 수 있다.

예를 들어, 1 프레임 간격으로 블랙 영상 등의 페이크 디스플레이 영상이 삽입되는 경우, 시청자가 블랙 영상 등의 페이크 디스플레이 영상을 인지한다면, 2 이상의 프레임 간격으로 블랙 영상 등의 페이크 디스플레이 영상을 삽입할 수 있을 것이다.

도 8을 참조하면, 페이크 디스플레이 영상이 연속적으로 표시되는 제1 센싱 기간(S #1)은 한 프레임 기간 또는 연속되는 둘 이상의 프레임 기간과 대응될 수 있다. 페이크 디스플레이 영상이 연속적으로 표시되는 제2 센싱 기간(S #2)은 한 프레임 기간 또는 연속되는 둘 이상의 프레임 기간과 대응될 수 있다.

즉, 센싱 프로세스는 하나 이상의 프레임 기간 동안 연속적으로 진행될 수 있다.

전술한 바에 따르면, 몇 프레임 기간 동안 센싱 프로세스를 연속적으로 진행하느냐를 조절함으로써, 시청 품질에 영향을 끼치지 않는 범위에서 센싱 프로세스를 효과적으로 진행하기 위한 센싱 기간의 길이를 제어할 수 있다.

예를 들어, 2 프레임 기간 동안 블랙 영상 등의 페이크 디스플레이 영상을 표시하면서 2 프레임 기간 동안 센싱 프로세스를 진행하는 경우, 시청자가 블랙 영상 등의 페이크 디스플레이 영상을 쉽게 인지한다면, 1 프레임 기간 동안만 블랙 영상 등의 페이크 디스플레이 영상을 표시하면서 센싱 프로세스를 진행하도록 제어할 수 있다.

도 9는 본 실시예들에 따른 표시장치(100)에서 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시를 나타낸 다이어그램이다.

도 9를 참조하면, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시로서, 디스플레이 구동 중 짝수 번째 프레임(또는 홀수 번째 프레임)마다 센싱 프로세스와 페이크 디스플레이 프로세스)를 함께 진행할 수 있다.

도 9의 예시에 따르면, 표시패널(110)의 모든 서브픽셀들에 대한 특성치를 센싱하기 위해서, N개의 센싱 기간(S #1, S #2, … , S #N)이 필요하다고 할 때, N개의 센싱 기간(S #1, S #2, … , S #N) 각각은 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)에 해당하는 1개의 프레임 기간 동안 진행될 수 있다.

N개의 센싱 기간(S #1, S #2, … , S #N) 각각에서는, 페이크 디스플레이 프로세스 및 센싱 프로세스가 진행된다.

N개의 센싱 기간(S #1, S #2, … , S #N) 각각에서, 페이크 디스플레이 프로세스가 진행됨에 따라, 표시패널(110)에 페이크 디스플레이 영상이 표시된다.

N개의 센싱 기간(S #1, S #2, … , S #N) 각각에서, 센싱 프로세스가 진행됨에 따라, 표시패널(110)에 배치된 해당 서브픽셀 (해당 서브픽셀 행)에 배치된 회로 소자의 특성치가 센싱될 수 있다.

N개의 센싱 기간(S #1, S #2, … , S #N)에 해당하지 않는 홀수 번째 프레임 기간(또는 짝수 번째 프레임 기간)은, 리얼 디스플레이 영상이 표시되는 리얼 영상 기간(D)에 해당한다.

도 9의 예시를 다시 설명하면, 본 실시예들에 따른 표시장치(100)는, 디스플레이 영상(리얼 디스플레이 영상)이 표시되는 프레임 사이마다 블랙 영상 또는 저계조 영상 등과 같은 인위적인 영상(페이크 디스플레이 영상)이 포함된 프레임을 삽입하고, 인위적인 영상이 포함된 프레임이 표시되는 기간에 센싱 프로세스를 진행할 수 있다.

아래에서는, 페이크 디스플레이 프로세스 및 센싱 프로세스의 예시들을 도 10 내지 도 13을 참조하여 설명한다.

도 10 및 도 11은 본 실시예들에 따른 표시장치(100)에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시들로서, 디스플레이 구동 중 짝수 번째 프레임(또는 홀수 번째 프레임)마다 센싱 프로세스를 진행하고, 이때, 화면 전 영역에 대한 페이크 디스플레이 프로세스를 진행하는 경우를 나타낸 다이어그램이다. 도 12 및 도 13은 본 실시예들에 따른 표시장치(100)에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 예시들로서, 디스플레이 구동 중 짝수 번째 프레임(또는 홀수 번째 프레임)마다 센싱 프로세스를 진행하고, 이때, 화면 부분 영역에 대한 페이크 디스플레이 프로세스를 진행하는 경우를 나타낸 다이어그램이다.

도 10 내지 도 13의 예시들에서는, 5개의 프레임 기간 (FRAME #i+1, FRAME #i+2, FRAME #i+3, FRAME #i+4, FRAME #i+5) 동안 디스플레이 구동 중 (실시간) 센싱 프로세스가 진행된다.

도 10 내지 도 13의 예시들에서는, 5개의 프레임 기간 (FRAME #i+1, FRAME #i+2, FRAME #i+3, FRAME #i+4, FRAME #i+5) 중 2번째 프레임 기간(FRAME #i+2)과 4번째 프레임 기간(FRAME #i+4)에서는 센싱 프로세스가 진행된다.

센싱 기간 (페이크 영상 기간)에 해당하는 2번째 프레임 기간(FRAME #i+2)과 4번째 프레임 기간(FRAME #i+4) 각각에서 센싱 프로세스가 진행되는 동안, 페이크 디스플레이 프로세스도 함께 진행되어, 표시패널(110)에는 블랙 영상, 저계조 영상 등의 페이크 디스플레이 영상이 표시된다.

도 10 내지 도 13의 예시들에서는, 리얼 영상 기간에 해당하는 1번째 프레임 기간(FRAME #i+1), 3번째 프레임 기간(FRAME #i+3), 4번째 프레임 기간(FRAME #i+4) 각각에서는 센싱 프로세스가 진행되지 않고 정상적이고 일반적인 리얼 디스플레이 프로세스가 진행되어 리얼 디스플레이 영상이 표시패널(110)에 표시된다.

다시 말해, 리얼 영상 기간인 1번째 프레임 기간(FRAME #i+1) 동안 리얼 디스플레이 영상이 표시된다. 센싱 기간인 2번째 프레임 기간(FRAME #i+2) 동안 페이크 디스플레이 영상이 표시되면서, 정해진 라인 또는 랜덤 라인에서의 센싱 프로세스가 진행된다. 리얼 영상 기간인 3번째 프레임 기간(FRAME #i+3) 동안 리얼 디스플레이 영상이 표시된다. 센싱 기간인 4번째 프레임 기간(FRAME #i+4) 동안 페이크 디스플레이 영상이 표시되면서, 정해진 라인 또는 랜덤 라인에서의 센싱 프로세스가 진행된다. 리얼 영상 기간인 5번째 프레임 기간(FRAME #i+5) 동안 리얼 디스플레이 영상이 표시된다.

표시패널(110)에 N개의 서브픽셀 행 라인(Sub Pixel Row Line, L(1), L(2), L(3), … , L(N))이 있고, 1개의 프레임 기간에는 1개의 서브픽셀 행 라인에 대한 센싱 프로세스를 진행한다고 가정한다.

도 10 및 도 11에 도시된 바와 같이, 센싱 프로세스가 진행되는 동안, 페이크 디스플레이 영상은 표시패널(110)의 화면 전 영역에 표시될 수 있다.

이 경우, 페이크 디스플레이 영상은 페이크 디스플레이 영상 프레임이라고 할 수 있다.

예를 들어, 도 10 및 도 11에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는, 화면 전 영역을 센싱 영역과 페이크 디스플레이 프로세스 처리 영역으로 지정한다. 그리고, 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서도, 화면 전 영역을 센싱 영역과 페이크 디스플레이 프로세스 처리 영역으로 지정할 수 있다.

페이크 디스플레이 프로세스 처리 영역 측면에서 볼 때, 도 10 및 도 11에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 화면 전 영역에 페이크 디스플레이 영상(예: 블랙 영상)이 표시된다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서도 화면 전 영역에 페이크 디스플레이 영상(예: 블랙 영상)이 표시될 수 있다.

센싱 프로세스 처리 영역의 할당 관점에서 볼 때, 도 10에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 화면 전 영역에서 1번째 서브픽셀 행 라인(L(1))에 대하여 센싱 프로세스를 진행할 수 있다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는 화면 전 영역에서 2번째 서브픽셀 행 라인(L(2))에 대하여 센싱 프로세스를 진행할 수 있다.

도 10에는 도시되어 있지 않지만, FRAME #i+6 및 FRAME #i+8에서도 센싱 프로세스가 진행되는데, FRAME #i+6에서는 화면 전 영역에서 3번째 서브픽셀 행 라인(L(3))에 대하여 센싱 프로세스를 진행한다. FRAME #i+8에서는 화면 전 영역에서 4번째 서브픽셀 행 라인(L(4))에 대하여 센싱 프로세스를 진행할 수 있다.

도 10의 예시에 따르면, 센싱 프로세스 처리 영역에서는 센싱 대상이 되는 라인(서브픽셀 행 라인)이 순차적으로 정해질 수 있다. 즉, 화면 전 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 순차적으로 정해질 수 있다(L(1) → L(2) → L(3) → ... → L (N/2)).

한편, 기준 전압 라인(RVL)이 4개의 서브픽셀 열마다 1개씩 공유되는 구조로 되어 있는 경우, 센싱 프로세스 처리 영역의 할당 관점에서 볼 때, 1번째 센싱 기간에 해당하는 FRAME #i+2에서, 화면 전 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제1 색상(예: 적색)의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 2번째 센싱 기간에 해당하는 FRAME #i+4에서, 화면 전 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제2 색상(예: 녹색)의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 3번째 센싱 기간에 해당하는 FRAME #i+6에서, 화면 전 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제3 색상(예: 흰색)의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 4번째 센싱 기간에 해당하는 FRAME #i+8에서, 화면 전 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제4 색상(예: 청색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수도 있다.

센싱 프로세스 처리 영역의 다른 할당 관점에서 볼 때, 도 11에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 화면 전 영역에서 임의의 서브픽셀 행 라인(예: L(N/2+A))에 대하여 센싱 프로세스를 진행한다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는 아래의 절반 영역에서 임의의 서브픽셀 행 라인(예: L(N/2-B))에 대하여 센싱 프로세스를 진행할 수 있다.

즉, 화면 전 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 랜덤으로 정해질 수 있다.

한편, 기준 전압 라인(RVL)이 4개의 서브픽셀 열마다 1개씩 공유되는 구조로 되어 있는 경우, 센싱 프로세스 처리 영역의 할당 관점에서 볼 때, 1번째 센싱 기간에 해당하는 FRAME #i+2에서, 화면 전 영역에서 임의의 서브픽셀 행 라인에서 제1 색상(예: 적색) 또는 임의의 색상의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 2번째 센싱 기간에 해당하는 FRAME #i+4에서, 화면 전 영역에서 다른 임의의 서브픽셀 행 라인에서 제2 색상(예: 녹색) 또는 임의의 색상의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 3번째 센싱 기간에 해당하는 FRAME #i+6에서, 화면 전 영역에서 임의의 서브픽셀 행 라인(L(1))에서 제3 색상(예: 흰색) 또는 임의의 색상의 서브픽셀들에 대하여 센싱 프로세스를 진행하고, 4번째 센싱 기간에 해당하는 FRAME #i+8에서, 화면 전 영역에서 임의의 서브픽셀 행 라인(L(1))에서 제4 색상(예: 청색) 또는 임의의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수도 있다.

전술한 바와 같이, 해당 프레임 전체(즉, 화면 전 영역)를 페이크 디스플레이 영상으로 처리해줌으로써, 센싱 기간에 해당하는 프레임 기간 (FRAME #i+2, FRAME #i+4) 동안의 페이크 디스플레이 처리를 쉽게 해줄 수 있다.

도 12 및 도 13에 도시된 바와 같이, 센싱 프로세스가 진행되는 동안, 페이크 디스플레이 영상은 표시패널(110)의 화면 일부 영역에만 표시될 수 있다.

단, 페이크 디스플레이 영상이 표시되는 표시패널(110)의 화면 일부 영역은 센싱 프로세스가 진행되는 해당 라인이 포함된 영역이다.

도 12 및 도 13의 예시에 따르면, 화면 전체를 위의 절반 영역과 아래의 절반 영역으로 나누어, 위의 절반 영역과 아래의 절반 영역을 센싱 영역(페이크 디스플레이 프로세스 처리 영역)으로 번갈아 가면서 지정할 수 있다.

예를 들어, 도 12 및 도 13에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는, 위의 절반 영역을 센싱 영역과 페이크 디스플레이 프로세스 처리 영역으로 지정한다. 그리고, 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는, 아래의 절반 영역을 센싱 영역과 페이크 디스플레이 프로세스 처리 영역으로 지정한다.

페이크 디스플레이 프로세스 처리 영역 측면에서 볼 때, 도 12 및 도 13에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 위의 절반 영역에 페이크 디스플레이 영상(예: 블랙 영상)이 표시된다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는 아래의 절반 영역에 페이크 디스플레이 영상(예: 블랙 영상)이 표시된다.

센싱 프로세스 처리 영역의 할당 관점에서 볼 때, 도 12에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 위의 절반 영역에서 1번째 서브픽셀 행 라인(L(1))에 대하여 센싱 프로세스를 진행한다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는 아래의 절반 영역에서 1번째 서브픽셀 행 라인(L(N/2+1))에 대하여 센싱 프로세스를 진행한다.

도 12에는 도시되어 있지 않지만, FRAME #i+6 및 FRAME #i+8에서도 센싱 프로세스가 진행되는데, FRAME #i+6에서는 위의 절반 영역에서 2번째 서브픽셀 행 라인(L(2))에 대하여 센싱 프로세스를 진행한다. FRAME #i+8에서는 아래의 절반 영역에서 2번째 서브픽셀 행 라인(L(N/2+2))에 대하여 센싱 프로세스를 진행한다.

도 12의 예시에 따르면, 센싱 프로세스 처리 영역은 화면 절반씩 나누어 교번하되, 해당 화면 절반 영역에서는 센싱 대상이 되는 라인(서브픽셀 행 라인)이 순차적으로 정해진다.

즉, 위의 절반 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 순차적으로 정해진다(L(1) → L(2) → L(3) → ... → L (N/2)). 그리고, 아래의 절반 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 순차적으로 정해진다(L(N/2+1) → L(N/2+2) → L(N/2+3) → ... → L (N)).

센싱 프로세스 처리 영역의 다른 할당 관점에서 볼 때, 도 13에 도시된 바와 같이, 1번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+2에서는 위의 절반 영역에서 임의의 서브픽셀 행 라인(예: L(3))에 대하여 센싱 프로세스를 진행한다. 2번째 센싱 기간에 해당하는 짝수 번째 프레임 기간(또는 홀수 번째 프레임 기간)인 FRAME #i+4에서는 아래의 절반 영역에서 임의의 서브픽셀 행 라인(예: L(N/2+2))에 대하여 센싱 프로세스를 진행한다.

즉, 위의 절반 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 랜덤으로 정해진다, 아래의 절반 영역에서 센싱 대상이 되는 라인(서브픽셀 행 라인)이 랜덤으로 정해진다.

한편, 도 12 및 도 13의 예시에 따르면, 화면 전체를 위의 절반 영역과 아래의 절반 영역으로 나누어, 위의 절반 영역과 아래의 절반 영역을 센싱 영역(페이크 디스플레이 프로세스 처리 영역)으로 번갈아 가면서 지정할 수 있다.

한편, 기준 전압 라인(RVL)이 4개의 서브픽셀 열마다 1개씩 공유되는 구조로 되어 있는 경우, 센싱 프로세스 처리 영역의 할당 관점에서 볼 때, 1번째 센싱 기간에 해당하는 FRAME #i+2에서는 위의 절반 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제1 색상(예: 적색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다. 2 번째 센싱 기간에 해당하는 FRAME #i+4에서는 아래의 절반 영역에서 1번째 서브픽셀 행 라인(L(N/2+1))에서의 제1 색상(예: 적색)에 대하여 센싱 프로세스를 진행할 수 있다.

도 12에는 도시되어 있지 않지만, FRAME #i+6 및 FRAME #i+8에서도 센싱 프로세스가 진행되는데, FRAME #i+6에서는 위의 절반 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제2 색상(예: 녹색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다. FRAME #i+8에서는 아래의 절반 영역에서 1번째 서브픽셀 행 라인(L(N/2+1))에서 제2 색상(예: 녹색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다.

도 12에는 도시되어 있지 않지만, FRAME #i+10 및 FRAME #i+12에서도 센싱 프로세스가 진행되는데, FRAME #i+10에서는 위의 절반 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제3 색상(예: 흰색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다. FRAME #i+12에서는 아래의 절반 영역에서 1번째 서브픽셀 행 라인(L(N/2+1))에서 제3 색상(예: 흰색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다.

도 12에는 도시되어 있지 않지만, FRAME #i+14 및 FRAME #i+16에서도 센싱 프로세스가 진행되는데, FRAME #i+14에서는 위의 절반 영역에서 1번째 서브픽셀 행 라인(L(1))에서 제4 색상(예: 청색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다. FRAME #i+16에서는 아래의 절반 영역에서 1번째 서브픽셀 행 라인(L(N/2+1))에서 제4 색상(예: 청색)의 서브픽셀들에 대하여 센싱 프로세스를 진행할 수 있다.

전술한 바와 같이, 센싱 기간에 해당하는 프레임 기간 (FRAME #i+2, FRAME #i+4) 동안, 해당 프레임 전체(즉, 화면 전 영역)가 아니라 일부 영역에서만 페이크 디스플레이 처리를 해줌으로써, 효과적인 디스플레이 처리를 할 수 있고, 페이크 디스플레이 영상에 의한 시청 방해 정도를 줄여줄 수도 있다.

도 14는 본 실시예들에 따른 표시장치(100)에서, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식의 시작과 종료를 설명하기 위한 다이어그램이다.

도 14를 참조하면, 본 실시예들에 따른 표시장치(100)는 표시패널(110)의 누적 구동 시간을 카운트 하는 카운터(1400)를 더 포함할 수 있다.

누적 구동 시간이 임계 시간 이상이 되면, 센싱 프로세스가 수행될 수 있다.

표시패널(110)에 배치된 회로 소자들의 특성치를 센싱하기 위한 센싱 프로세스가 모두 완료되면, 카운터(1400)의 누적 구동 시간이 초기화(Reset)될 수 있다.

만약, 컨트롤러(140)가 센싱 프로세스의 개시, 중지 및 완료 등의 제어를 수행하는 경우, 컨트롤러(140)는 카운터(1400)로부터 누적 구동 시간의 정보를 수신하여 센싱 프로세스의 개시를 제어하고, 모든 센싱 프로세스가 완료되면, 카운터(1400)에 의해 카운트 되는 누적 구동 시간을 초기화 시켜줄 수 있다.

전술한 바와 같이, 카운터(1400)를 이용하여 표시장치(100)의 센싱 없이 구동이 된 시간에 해당하는 누적 구동 시간이 임계 시간 이상이 된 경우에만, 센싱 프로세스가 진행되도록 제어함으로써, 회로 소자의 특성치 변화가 거의 없는 상황에서 불필요한 센싱 프로세스가 빈번하게 진행되는 것을 방지할 수 있다.

한편, 누적 구동 시간이 임계 시간 미만인 경우에 해당하는 일반 상황에서 프레임 주파수와, 누적 구동 시간이 임계 시간 이상이 되어 디스플레이 구동 중 센싱 프로세스가 수행되는 센싱 상황에서 프레임 주파수는, 표시장치(100)의 콘텐츠 속성 또는 TV 방송기술 표준규격에 따라 동일하거나 서로 다를 수 있다.

전술한 바와 같이, 센싱 프로세스가 진행되지 않는 일반적인 디스플레이 구동 기간과, 센싱 프로세스가 진행되는 디스플레이 구동 기간에서, 프레임 주파수(구동 주파수)를 제어함으로써, 센싱 프로세스가 진행되지 않는 일반적인 디스플레이 구동 기간과, 센싱 프로세스가 진행되는 디스플레이 구동 기간에서 시청자가 인지하는 화상 품질의 차이가 거의 없도록 제어할 수 있다.

아래에서는, 프레임 주파수(구동 주파수), 이미지, 해상도 등의 제어를 할 수 있는 구동 제어 시스템과, 이러한 구동 시스템의 구동 제어 방법에 대한 예시들을 설명한다.

도 15는 본 실시예들에 따른 표시장치(100)의 구동 제어 시스템을 나타낸 도면이다.

도 15를 참조하면, 본 실시예들에 따른 표시장치(100)의 구동 제어 시스템은, 프레임 주파수(구동 주파수) 제어, 이미지 품질 제어, 해상도에 따른 입력 데이터의 변경 제어, 파워 제어 등을 수행할 수 있다.

이러한 구동 제어 시스템은 컨트롤 보드(C/B) 상의 컨트롤러(140), 비디오 프로세서(150), 파워 보드(P/B) 등을 포함할 수 있다.

비디오 프로세서(150)는 이미지 품질을 조절하는 이미지 품질 블록(PQB: Picture Quality Block), 해상도에 맞도록 입력 데이터를 변환하는 해상도 제어 블록(RCB: Resolution Control Block), 프레임 주파수(구동 주파수, Frame Rate)를 제어하는 프레임 레이트 컨트롤러(FRC: Frame Rate Controller) 등을 포함할 수 있다.

해상도 제어 블록(RCB)는, 일 예로, FHD 해상도에서 UHD 해상도로 해상도 변화 시, UHD 해상도에 적합하도록 입력 데이터를 변환하여 프레임 레이트 컨트롤러(FRC)로 출력할 수 있다.

해상도 제어 블록(RCB)는 시스템 온 칩(SoC: System On Chip)으로 구현될 수 있으며 스케일러(Scaler)라고도 한다.

프레임 레이트 컨트롤러(FRC)는 데이터 처리 속도(데이터 처리 성능)를 고려하여, 프레임 주파수 (프레임 레이트)를 변경할 수 있다.

예를 들어, 프레임 레이트 컨트롤러(FRC)는 60 Hz의 프레임 주파수를 120 Hz의 프레임 주파수로 변경할 수 있다. 또는 프레임 레이트 컨트롤러(FRC)는 120 Hz의 프레임 주파수를 60 Hz의 프레임 주파수로 변경할 수 있다. 또는 프레임 레이트 컨트롤러(FRC)는 50 Hz의 프레임 주파수를 100 Hz의 프레임 주파수로 변경할 수 있다. 또는 프레임 레이트 컨트롤러(FRC)는 100 Hz의 프레임 주파수를 50 Hz의 프레임 주파수로 변경할 수 있다.

한편, 프레임 레이트 컨트롤러(FRC)는 디스플레이 구동 중 센싱 프로세스의 진행 여부를 고려하여, 프레임 주파수 (프레임 레이트)를 변경할 수 있다. 이에 대하여, 아래에서 구체적으로 설명한다.

디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, 해상도 제어 블록(RCB)는 컨트롤러(140)로 센싱 인에이블 신호(SEN_EN)를 제공하지 않는다.

이 경우, 스위치(SW)는 해상도 제어 블록(RCB)와 a 단자를 연결해준다.

이에 따라, 해상도 제어 블록(RCB)에서 출력된 입력 데이터는 프레임 레이트 컨트롤러(FRC)로 입력된다.

프레임 레이트 컨트롤러(FRC)는, M100 (100 Hz) 또는 M120 (120 Hz)의 프레임 주파수로 입력 데이터(디스플레이 데이터)를 컨트롤러(140)로 제공한다.

한편, 디스플레이 구동 중 센싱 프로세스가 진행되는 경우, 해상도 제어 블록(RCB)는 컨트롤러(140)로 센싱 인에이블 신호(SEN_EN)를 제공한다.

여기서, 해상도 제어 블록(RCB)는 카운터(1400)의 누적 구동 시간을 확인하여 센싱 인에이블 신호(SEN_EN)를 컨트롤러(140)로 출력할 수 있다.

또는, 컨트롤러(140)가 카운터(1400)의 누적 구동 시간을 확인하여 확인 결과 또는 그 대응 신호를 해상도 제어 블록(RCB)로 제공한 이후, 해상도 제어 블록(RCB)이 센싱 인에이블 신호(SEN_EN)를 컨트롤러(140)로 출력할 수도 있다.

또는, 해상도 제어 블록(RCB)은 파워 온/오프 제어 신호(POWER_ON_OFF_CON)의 수신 또는 출력에 따라 센싱 인에이블 신호(SEN_EN)를 컨트롤러(140)로 출력할 수도 있다. 이는 오프-센싱 프로세스를 트리거링 시키기 위한 절차이다.

해상도 제어 블록(RCB)이 센싱 인에이블 신호(SEN_EN)를 컨트롤러(140)로 출력함에 따라, 컨트롤러(140)에 의해 디스플레이 구동 중 센싱 프로세스(실시간 센싱 프로세스)가 진행되거나, 오프-센싱 프로세스가 진행될 수 있다.

이때, 스위치(SW)는 해상도 제어 블록(RCB)을 b 단자와 연결시켜준다.

이에 따라, TM100의 프레임 주파수로 입력 데이터(디스플레이 데이터)가 컨트롤러(140)로 제공된다.

여기서, 해상도 제어 블록(RCB)은 블랙 영상 또는 저계조 영상 등의 페이크 디스플레이 영상을 위한 입력 데이터를 중간 중간에 삽입하는 페이크 디스플레이 프로세스를 처리하여, 페이크 디스플레이 프로세스 처리가 된 입력 데이터(페이크 디스플레이 영상 데이터 및 리얼 디스플레이 영상 데이터 포함)를 컨트롤러(140)로 제공할 수 있다.

이와 같이, 페이크 디스플레이 프로세스는 비디오 프로세서(150)에서 수행될 수도 있지만, 컨트롤러(140)에서 수행될 수도 있다.

컨트롤러(140)에 의해 디스플레이 구동 중 센싱 프로세스(실시간 센싱 프로세스)가 모두 완료되거나, 오프-센싱 프로세스가 모두 완료되면, 센싱 완료 신호(SEN_DONE)를 해상도 제어 블록(RCB)으로 제공할 수 있다.

만약, 오프-센싱 프로세스의 모든 완료에 따라, 센싱 완료 신호(SEN_DONE)가 해상도 제어 블록(RCB)으로 제공된 경우, 파워 오프와 관련된 오프-시퀀스(Off-Sequence) 절차가 진행될 수 있다.

이와 같이, 디스플레이 구동 중 센싱 프로세스가 진행되다가 모든 센싱 프로세스가 완료되어, 해상도 제어 블록(RCB)가 센싱 완료 신호(SEN_DONE)를 수신하게 되면, 스위치(SW)는 해상도 제어 블록(RCB)과 프레임 레이트 컨트롤러(FRC)를 다시 연결시켜 준다.

이에 따라, 프레임 레이트 컨트롤러(FRC)는, M100 (100 Hz) 또는 M120 (120 Hz)의 프레임 주파수로 입력 데이터(디스플레이 데이터)를 컨트롤러(140)로 제공할 수 있다.

여기서, M100 (100 Hz) 또는 M120 (120 Hz)는 리얼 디스플레이 영상이 100 Hz 또는 120 Hz의 프레임 주파수로 표시되는 주파수를 의미한다.

TM100은 리얼 디스플레이 영상과 페이크 디스플레이 영상이 교번하면서도 표시되더라도 디스플레이 영상 (리얼 디스플레이 영상, 페이크 디스플레이 영상)이 100 Hz의 프레임 주파수로 표시되는 주파수를 의미한다.

TM100의 경우, 리얼 디스플레이 영상의 관점에서만 볼 때에는 실질적인 프레임 주파수는 50 Hz에 해당할 수 있다. 하지만, 시청자 인지 측면에서, 시청자는 블랙 영상 등의 페이크 디스플레이 영상이 리얼 디스플레이 영상의 사이마다 삽입되더라도, 페이크 디스플레이 영상을 전혀 또는 거의 인지하지 못하고, 100 Hz의 프레임 주파수로 화면이 변화는 것으로 인지하게 된다.

전술한 바를 도 16 내지 도 18을 참조하여 예시적으로 살펴본다.

그 전에 앞서, TV 방송기술 표준규격에 대하여 간략하게 알아보면, 현재 대부분의 국가에서는, TV 방송기술 표준규격으로서, NTSC (National Television System Committee) 규격 또는 PAL (Phase Alternate Line) 규격을 사용한다.

NTSC 규격은 한국, 일본, 미국, 중남미 등에서 채택하고 있는 규격으로서, 프레임 주파수로서 60 Hz를 기본으로 사용한다.

PAL 규격은 독일, 중국, 유럽, 아시아 등에서 채택하고 있는 규격으로서, 프레임 주파수로서 50 Hz를 기본으로 사용한다.

NTSC 규격, PAL 규격 이외에, 프랑스, 러시아, 구 공산권 등에서 채택하고 있는 SECAM (Systems Equential Couleur A Memoire) 규격 등도 있다.

도 16 및 도 17은 본 실시예들에 따른 표시장치(100)가 TV 방송기술 표준규격으로서 PAL (Phase Alternation Line) 규격에 따라 콘텐츠를 디스플레이 하는 경우, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식을 위한 페이크 디스플레이 프로세스의 일 예를 개념적으로 나타낸 다이어그램이다.

도 16을 참조하면, TV 방송기술 표준규격이 PAL 규격에 해당하는 제1 규격인 경우, 디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, M100 (100 Hz)의 프레임 주파수로 디스플레이 구동이 될 수 있다. 즉, 10 ms 마다 한 프레임씩 표시될 수 있다.

누적 구동 시간이 임계 시간 이상이 되어 디스플레이 구동 중 센싱 프로세스가 수행되는 센싱 상황에서는, TM100의 프레임 주파수로 디스플레이 구동이 될 수 있다.

즉, 일 예로, 10 ms 마다 한 프레임씩 표시되는데, 리얼 디스플레이 영상에 해당하는 프레임(리얼 영상 프레임)과 페이크 디스플레이 영상을 포함하는 프레임(페이크 영상 프레임)이 교번하면서 표시될 수 있다. 시청자는 100 Hz로 영상이 표시되는 것처럼 인지할 수 있다.

도 17을 참조하면, TV 방송기술 표준규격이 PAL 규격에 해당하는 제1 규격인 경우, 디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, M50 (50 Hz)의 프레임 주파수로 디스플레이 구동이 될 수 있다. 즉, 20 ms 마다 한 프레임씩 표시될 수 있다.

다시 말해, 도 16 및 도 17에 도시된 바와 같이, 표시장치(100)의 TV 방송기술 표준규격이 제1 규격에 해당하는 PAL 규격인 경우, 누적 구동 시간이 임계 시간 미만인 경우에 해당하는 일반 상황에서 프레임 주파수는 50 Hz 또는 100 Hz이고, 누적 구동 시간이 임계 시간 이상이 되어 디스플레이 구동 중 센싱 프로세스가 수행되는 센싱 상황에서 프레임 주파수는 100 Hz일 수 있다.

전술한 바에 따르면, 표시장치(100)가 독일, 중국, 유럽, 아시아 등에서 채택하고 있는 PAL 규격인 곳에서 구동되는 경우, 디스플레이 구동 중에서 페이크 디스플레이 프로세스를 진행하면서 센싱 프로세스를 진행할 수 있도록 해줄 수 있다.

도 18 내지 도 20은 본 실시예들에 따른 표시장치(100)가 TV 방송기술 표준규격으로서 NTSC (National Television System Committee) 규격에 따라 콘텐츠를 디스플레이 하는 경우, 디스플레이 구동 중 실시간 센싱 프로세스를 진행하는 구동 방식을 위한 페이크 디스플레이 프로세스의 일 예를 개념적으로 나타낸 다이어그램이다.

도 18을 참조하면, TV 방송기술 표준규격이 NTSC 규격에 해당하는 제2 규격인 경우, 디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, M120 (120 Hz)의 프레임 주파수로 디스플레이 구동이 될 수 있다. 즉, 8.3 ms 마다 한 프레임씩 표시될 수 있다.

도 19를 참조하면, TV 방송기술 표준규격이 NTSC 규격에 해당하는 제2 규격인 경우, 디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, M60 (60 Hz)의 프레임 주파수로 디스플레이 구동이 될 수 있다. 즉, 16.7 ms 마다 한 프레임씩 표시될 수 있다.

도 20을 참조하면, TV 방송기술 표준규격이 NTSC 규격에 해당하는 제2 규격인 경우, 디스플레이 구동 중 센싱 프로세스가 진행되지 않는 경우, M60 (60 Hz)의 프레임 주파수로 디스플레이 구동이 될 수 있다. 즉, 16.7 ms 마다 한 프레임씩 표시될 수 있다.

누적 구동 시간이 임계 시간 이상이 되어 디스플레이 구동 중 센싱 프로세스가 수행되는 센싱 상황에서는, TM120의 프레임 주파수로 디스플레이 구동이 될 수 있다.

즉, 일 예로, 8.3 ms 마다 한 프레임씩 표시되는데, 리얼 디스플레이 영상에 해당하는 프레임(리얼 영상 프레임)과 페이크 디스플레이 영상을 포함하는 프레임(페이크 영상 프레임)이 교번하면서 표시될 수 있다. 시청자는 120 Hz로 영상이 표시되는 것처럼 인지할 수 있다.

다시 말해, 표시장치(100)의 TV 방송기술 표준규격이 NTSC 규격에 해당하는 제2 규격인 경우, 누적 구동 시간이 임계 시간 미만인 경우에 해당하는 일반 상황에서 프레임 주파수는 60 Hz 또는 120 Hz이고, 누적 구동 시간이 임계 시간 이상이 되어 디스플레이 구동 중 센싱 프로세스가 수행되는 센싱 상황에서 프레임 주파수는 100 Hz (또는 120 Hz)일 수 있다.

전술한 바에 따르면, 표시장치(100)가 한국, 일본, 미국, 중남미 등에서 채택하고 있는 NTSC 규격인 곳에서 구동되는 경우, 디스플레이 구동 중에서 페이크 디스플레이 프로세스를 진행하면서 센싱 프로세스를 진행할 수 있도록 해줄 수 있다.

도 21은 본 실시예들에 따른 표시장치(100)의 구동방법의 흐름도이다.

도 21을 참조하면, 본 실시예들에 따른 표시장치(100)의 구동방법은, 제1 기간 동안 제1 리얼 디스플레이 영상을 표시패널(110)에 표시하는 제1 리얼 디스플레이 영상 표시 단계(S2110)와, 제1 기간 이후에 진행되는 제2 기간 동안 제2 리얼 디스플레이 영상을 표시패널(110)에 표시하는 제2 리얼 디스플레이 영상 표시 단계(S2130)를 포함한다.

도 21을 참조하면, 본 실시예들에 따른 표시장치(100)의 구동방법은, 제1 리얼 디스플레이 영상 표시 단계(S2110) 및 제2 리얼 디스플레이 영상표시 단계(S2120) 사이에는, 제1 리얼 디스플레이 영상 및 제2 리얼 디스플레이 영상과 다르거나 관련성이 없는 페이크 디스플레이 영상을 표시패널(110)에 표시하는 페이크 디스플레이 프로세스 (Fake Display Process)를 수행하면서, 표시패널(110)에 배치된 회로 소자의 특성치(예: 구동 트랜지스터의 문턱전압, 이동도 등)를 센싱하는 센싱 프로세스 (Sensing Process)를 수행하는 페이크 디스플레이 및 센싱 프로세싱 단계(S2120)를 포함할 수 있다. .

전술한 구동방법을 이용하면, 디스플레이 구동 중에도 사용자의 시청에 큰 영향 없이 센싱 프로세스를 정상적으로 진행할 수 있다.

도 22는 본 실시예들에 따른 표시장치(100)의 구동방법의 상세 흐름도이다.

도 22를 참조하면, 표시장치(100)가 켜지면, 처음에는, 표시장치(100)는 센싱 프로세스의 진행 없이 M100 또는 M120의 프레임 주파수로 디스플레이 구동을 한다(S2210).

S2210 단계는 도 21의 S2110 단계의 예시로서, 리얼 디스플레이 영상이 표시패널(110)에 표시되는 단계이다.

S2210 단계가 진행되는 동안, 표시장치(100)는 누적 구동 시간이 임계 시간 이상인지를 판단한다(S2220).

S2220 단계에서의 판단 결과, 표시장치(100)는 누적 구동 시간이 임계 시간 미만이면, S2210 단계를 누적 구동 시간이 임계 시간 이상이 될 때까지 진행한다.

S2220 단계에서의 판단 결과, 표시장치(100)는 누적 구동 시간이 임계 시간 이상이면, 일 예로, M100 또는 M120을 TM100으로 프레임 주파수를 변환한다(S2230).

S2230 단계 이후, 표시장치(100)는 페이크 디스플레이 프로세스를 수행한다(S2240a).

페이크 디스플레이 프로세스의 수행에 따라, 표시장치(100)는 블랙 영상 등과 같은 페이크 디스플레이 영상을 리얼 디스플레이 영상 프레임과 리얼 디스플레이 영상 프레임 사이마다 삽입해준다.

S2230 단계 이후, 표시장치(100)는 페이크 디스플레이 프로세스를 수행하는 동안, 센싱 프로세스를 수행한다(S2240b).

표시장치(100)는 S2240a 및 S2240b 단계를 반복적으로 수행하다가, 모든 센싱 프로세스가 완료되는지를 판단한다(S2250).

즉, 표시장치(100)는 모든 센싱 프로세스가 완료될 때까지, S2240a 및 S2240b 단계를 반복적으로 수행한다.

표시장치(100)는 모든 센싱 프로세스가 완료되면, 프레임 주파수를 TM100에서 M100 또는 M120으로 다시 복구시켜, 정상적인 디스플레이 구동이 수행될 수 있도록 해준다(S2260).

S2230 단계 내지 S2260 단계는 도 21의 S2120 단계의 예시적인 상세 단계들이다.

또한, 표시장치(100)는 모든 센싱 프로세스가 완료되면, 누적 구동 시간을 초기화 시켜서, 처음부터 다시 카운트 한다(S2270).

이후, 표시장치(100)는 M100 또는 M120의 프레임 주파수로 정상적인 디스플레이 구동을 수행한다(S2280). S2280 단계는 도 21의 S2130 단계의 예시이다.

도 22에서의 주파수 변환 및 주파수 복구 처리는 컨트롤러(140)에서 수행될 수도 있고, 비디오 프로세서(150)에서 수행될 수도 있으며, 컨트롤러(140)와 비디오 프로세서(150)의 연동에 의해 수행될 수도 있다.

도 23은 본 실시예들에 따른 표시장치(100)의 컨트롤러(140)의 블록도이다.

도 23을 참조하면, 본 실시예들에 따른 컨트롤러(140)는, 입력 데이터를 비디오 프로세서(150)로부터 입력 받는 데이터 입력부(2310)와, 입력 데이터의 입력에 따라 영상 데이터를 출력하는 데이터 출력부(2320)와, 표시패널(110)에 대한 센싱 프로세스의 진행을 제어하는 제어부(2330)를 포함할 수 있다.

제어부(2330)는, 디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행되도록 제어할 수 있다.

데이터 출력부(2320)는, 제어부(2330)의 제어에 따라 센싱 프로세스가 진행되는 동안에는, 센싱 프로세스가 진행되기 이전에 출력하던 영상 데이터(리얼 디스플레이 영상 데이터)와 다르거나 관련성이 없는 영상 데이터(페이크 디스플레이 영상 데이터)를 출력할 수 있다.

전술한 컨트롤러(140)를 이용하면, 디스플레이 구동 중에도 사용자의 시청에 큰 영향 없이 센싱 프로세스를 정상적으로 진행할 수 있다.

센싱 프로세스가 진행되는 동안에는, 센싱 프로세스가 진행되기 이전에 출력하던 영상 데이터(리얼 디스플레이 영상 데이터)와 다르거나 관련성이 없는 영상 데이터(페이크 디스플레이 영상 데이터)를 출력하는 페이크 디스플레이 프로세스에 의해 표시패널(110)에 표시되는 페이크 디스플레이 영상은 센싱이 되는 라인을 포함하는 영역(화면 전 영역 또는 화면 일부 영역)에 표시되는 센싱용 디스플레이 영상으로서, 일 예로, 블랙 영상 또는 저 계조 영상 등일 수 있다.

제어부(2320)의 제어에 따라 진행되는 센싱 프로세스는 표시패널(110)의 누적 구동 시간이 임계 시간 이상인 경우에 진행될 수 있다.

전술한 바에 따르면, 센싱 없이 구동이 된 시간에 해당하는 누적 구동 시간이 임계 시간 이상이 된 경우에만, 센싱 프로세스가 진행되도록 제어함으로써, 회로 소자의 특성치 변화가 거의 없는 상황에서 불필요한 센싱 프로세스가 빈번하게 진행되는 것을 방지할 수 있다.

이상에서 전술한 본 실시예들에 의하면, 사용자의 시청에 방해를 주지 않으면서도, 센싱 중단이 발생할 가능성이 낮은 상황에서 센싱 프로세스가 진행되도록 하는 컨트롤러(140), 데이터 구동회로(120), 구동방법 및 표시장치(100)를 제공할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동 회로
130: 게이트 구동 회로
140: 컨트롤러
150: 비디오 프로세서

Claims

다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 서브픽셀이 배열되는 표시패널;
상기 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로;
상기 다수의 게이트 라인으로 스캔 신호를 출력하는 게이트 구동 회로; 및
상기 데이터 구동 회로 및 상기 게이트 구동 회로의 동작을 제어하고, 입력 데이터에 대응되는 영상 데이터를 상기 데이터 구동 회로로 제공하는 컨트롤러를 포함하고,
디스플레이 구동 중에 상기 표시패널에 대한 센싱 프로세스가 진행되고,
상기 센싱 프로세스가 진행되는 동안,
상기 센싱 프로세스가 진행되기 이전에 상기 표시패널에 표시되던 리얼 디스플레이 영상 (Real Display Image)과 다르거나 관련성이 없는 페이크 디스플레이 영상 (Fake Display Image)이 상기 표시패널에 표시되고,
상기 페이크 디스플레이 영상이 연속적으로 표시되는 센싱 기간은 연속되는 둘 이상의 프레임 기간과 대응되며,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는, 상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와 서로 다른 표시장치.
제1항에 있어서,
상기 페이크 디스플레이 영상은,
센싱이 되는 라인을 포함하는 영역에 표시되는 센싱용 디스플레이 영상으로서 블랙 영상 또는 저 계조 영상인 표시장치.
제1항에 있어서,
상기 페이크 디스플레이 영상이 연속적으로 표시되는 제1 센싱 기간과 상기 페이크 디스플레이 영상이 연속적으로 표시되는 제2 센싱 기간 사이에는,
상기 리얼 디스플레이 영상이 표시되는 리얼 영상 기간이 존재하고,
상기 리얼 영상 기간은 한 프레임 기간에 대응되는 표시장치.
제1항에 있어서,
상기 페이크 디스플레이 영상이 연속적으로 표시되는 제1 센싱 기간과 상기 페이크 디스플레이 영상이 연속적으로 표시되는 제2 센싱 기간 사이에는,
상기 리얼 디스플레이 영상이 표시되는 리얼 영상 기간이 존재하고,
상기 리얼 영상 기간은 둘 이상의 프레임 기간에 대응되는 표시장치.
제1항에 있어서,
상기 페이크 디스플레이 영상은 상기 표시패널의 화면 전 영역에 표시되는 표시장치.
제1항에 있어서,
상기 페이크 디스플레이 영상은 상기 표시패널의 화면 일부 영역에만 표시되는 표시장치.
삭제
삭제
제1항에 있어서,
상기 각 서브픽셀은,
유기발광다이오드와, 상기 유기발광다이오드를 구동하는 구동 트랜지스터와,
상기 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2 노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하고,
상기 기준 전압 라인의 전압을 측정하는 센싱부; 및
상기 기준 전압 라인과 상기 센싱부를 전기적으로 연결해주는 스위치를 더 포함하고,
상기 페이크 디스플레이 영상이 표시되는 기간 중에,
상기 기준 전압 라인의 전압이 상승하고,
상기 스위치는 상기 페이크 디스플레이 영상이 표시되는 기간 중에 턴-온 되는 표시장치.
제9항에 있어서,
상기 센싱부로부터 전압 측정 값을 수신하여 회로 소자의 특성치를 센싱하여, 각 회로 소자의 특성치를 센싱한 결과를 토대로, 상기 표시패널에 배치된 회로 소자들에 대한 특성치 편차를 보상해주기 위한 보상 값을 회로 소자 별로 산출하는 보상부를 더 포함하고,
상기 표시패널에 배치된 회로 소자는 상기 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드인 표시장치.
제1항에 있어서,
상기 표시패널의 누적 구동 시간이 임계 시간 이상이 되면, 상기 센싱 프로세스가 수행되는 표시장치.
제1항에 있어서,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와, 상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는,
상기 표시장치의 콘텐츠 속성 또는 TV 방송기술 표준규격에 따라 서로 다른 표시장치.
제12항에 있어서,
상기 표시장치의 TV 방송기술 표준규격이 제1 규격인 경우,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 50 Hz이고,
상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 100 Hz인 표시장치.
제12항에 있어서,
상기 표시장치의 TV 방송기술 표준규격이 제2 규격인 경우,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 60 Hz 또는 120 Hz이고,
상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 100 Hz 또는 120 Hz이되, 상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와 상이한 표시장치.
표시장치의 구동방법에 있어서,
제1 기간 동안 제1 리얼 디스플레이 영상을 표시패널에 표시하는 제1 리얼 디스플레이 영상 표시 단계; 및
상기 제1 기간 이후에 진행되는 제2 기간 동안 제2 리얼 디스플레이 영상을 상기 표시패널에 표시하는 제2 리얼 디스플레이 영상 표시 단계를 포함하고,
상기 제1 리얼 디스플레이 영상 표시 단계 및 상기 제2 리얼 디스플레이 영상표시 단계 사이에는,
상기 제1 리얼 디스플레이 영상 및 상기 제2 리얼 디스플레이 영상과 다르거나 관련성이 없는 페이크 디스플레이 영상을 상기 표시패널에 표시하는 페이크 디스플레이 프로세스를 수행하면서, 상기 표시패널에 배치된 회로 소자의 특성치를 센싱하는 센싱 프로세스를 수행하는 페이크 디스플레이 및 센싱 프로세싱 단계를 더 포함하고,
상기 페이크 디스플레이 영상이 연속적으로 표시되는 센싱 기간은 연속되는 둘 이상의 프레임 기간과 대응되고,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와 서로 다른 표시장치의 구동방법.
제15항에 있어서,
상기 페이크 디스플레이 영상은 블랙 영상 또는 저 계조 영상인 표시장치의 구동방법.
입력 데이터를 입력 받는 데이터 입력부;
상기 입력 데이터의 입력에 따라 영상 데이터를 출력하는 데이터 출력부; 및
표시패널에 대한 센싱 프로세스의 진행을 제어하는 제어부를 포함하고,
상기 제어부는,
디스플레이 구동 중에 표시패널에 대한 센싱 프로세스가 진행되도록 제어하고,
상기 데이터 출력부는,
상기 센싱 프로세스가 진행되는 동안에는, 상기 센싱 프로세스가 진행되기 이전에 출력하던 영상 데이터와 다르거나 관련성이 없는 페이크 디스플레이 영상 데이터를 출력하고,
상기 센싱 프로세스가 진행되는 동안 상기 페이크 디스플레이 영상에 대응하는 데이터를 연속되는 둘 이상의 프레임 기간 동안 출력하고,
상기 센싱 프로세스가 미 진행되는 디스플레이 구동 기간 동안의 프레임 주파수는 상기 센싱 프로세스가 진행되는 디스플레이 구동 기간 동안의 프레임 주파수와 서로 다르도록 제어하는 컨트롤러.
제17항에 있어서,
상기 센싱 프로세스는 상기 표시패널의 누적 구동 시간이 임계 시간 이상인 경우에 진행되는 컨트롤러.
제1 기간 동안 제1 리얼 디스플레이 영상에 대응되는 데이터 전압들을 데이터 라인들로 출력하고, 상기 제1 기간 이후에 진행되는 제2 기간 동안 제2 리얼 디스플레이 영상에 대응되는 데이터 전압들을 상기 데이터 라인들로 출력하는 디지털 아날로그 컨버터; 및
센싱 프로세스가 진행되는 동안 상기 데이터 라인들과 인접하여 배치된 하나 이상의 신호 라인의 전압을 측정하기 위한 센싱부를 포함하고,
상기 제1 기간과 상기 제2 기간 사이에,
상기 디지털 아날로그 컨버터는,
상기 제1 리얼 디스플레이 영상 및 상기 제2 리얼 디스플레이 영상과 다르거나 관련성이 없는 페이크 디스플레이 영상에 대응되는 데이터 전압들을 상기 데이터 라인들로 출력하고,
상기 센싱부는,
상기 하나 이상의 신호 라인과 전기적으로 연결되고,
상기 센싱 프로세스가 진행되는 동안 상기 페이크 디스플레이 영상에 대응하는 데이터 전압을 연속되는 둘 이상의 프레임 기간 동안 출력하며,
상기 센싱 프로세스가 미 진행되는 상기 제1 기간의 디스플레이 구동 기간 동안의 프레임 주파수는 상기 센싱 프로세스가 진행되는 상기 제2 기간의 디스플레이 구동 기간 동안의 프레임 주파수와 서로 다른 구동회로.