KR102343794B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102343794B1
KR102343794B1 KR1020170064020A KR20170064020A KR102343794B1 KR 102343794 B1 KR102343794 B1 KR 102343794B1 KR 1020170064020 A KR1020170064020 A KR 1020170064020A KR 20170064020 A KR20170064020 A KR 20170064020A KR 102343794 B1 KR102343794 B1 KR 102343794B1
Authority
KR
South Korea
Prior art keywords
insulating layer
electrode
layer
opening
transistor
Prior art date
Application number
KR1020170064020A
Other languages
English (en)
Other versions
KR20180129007A (ko
Inventor
김민상
권승욱
권오준
권효정
김두환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170064020A priority Critical patent/KR102343794B1/ko
Priority to US15/870,670 priority patent/US10609829B2/en
Publication of KR20180129007A publication Critical patent/KR20180129007A/ko
Application granted granted Critical
Publication of KR102343794B1 publication Critical patent/KR102343794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L51/0097—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/04—Signs, boards or panels, illuminated from behind the insignia
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/04—Signs, boards or panels, illuminated from behind the insignia
    • G09F13/0418—Constructional details
    • G09F13/0458—Interchangeable panels
    • H01L27/3244—
    • H01L27/3276—
    • H01L51/5253—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L2251/5338—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따르면, 표시 영역 및 상기 표시 영역 일측에 제공되는 벤딩 영역을 포함하는 기판; 상기 기판의 상기 벤딩 영역상에 제공되는 제1 절연층; 상기 제1 절연층상에 제공되고 적어도 하나의 개구를 포함하는 제2 절연층; 및 상기 제2 절연층 및 상기 개구 상에 제공되는 제3 절연층을 포함하고, 상기 기판의 상기 표시 영역상에는 영상을 표시하기 위한 화소부가 제공되는 것을 특징으로 하는 표시 장치가 제공된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 굽혀질 수 있는 벤딩 영역 포함하는 표시 장치에 관한 것이다.
최근 평판 표시 장치를 이용한 가요성 표시 장치가 개발되고 있다. 상기 평판 표시 장치로는 일반적으로 액정표시소자(LCD: liquid crystal display), OLED(organic light-emitting diode), 전기 영동 표시 장치(EPD; electrophoretic display) 등이 있다.
상기 가요성 표시 장치들은 휘어지고 접히는 특성을 가지는 바, 접거나 마는 것이 가능하며, 이에 따라, 큰 화면을 구현할 수 있으면서도 휴대가 간편하다. 이러한 가요성 표시 장치는 모바일 폰, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 전자 책, 전자 신문 등과 같은 모바일 장비뿐만 아니라 TV, 모니터 등의 다양한 분야에 응용될 수 있다.
본 발명은 굽혀진 상태에서도 구성 요소의 박리 없이 안정적인 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 표시 영역 및 상기 표시 영역 일측에 제공되는 벤딩 영역을 포함하는 기판; 상기 기판의 상기 벤딩 영역상에 제공되는 제1 절연층; 상기 제1 절연층상에 제공되고 적어도 하나의 개구를 포함하는 제2 절연층; 및 상기 제2 절연층 및 상기 개구 상에 제공되는 제3 절연층을 포함하고, 상기 기판의 상기 표시 영역상에는 영상을 표시하기 위한 화소부가 제공되는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 개구는 복수 개 제공되는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 제2 절연층은 복수의 하위 절연막을 포함하는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 복수의 하위 절연막의 각 층은 서로 다른 직경의 개구를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 복수의 하위 절연막은 상기 제1 절연층과 가까운 하위 절연막일수록 큰 직경의 개구를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 벤딩 영역의 가장자리에 위치하는 상기 개구의 직경이 상기 벤딩 영역의 안쪽에 위치하는 상기 개구의 직경보다 큰 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 제1 절연층은 복수의 유기막을 포함하는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 개구의 깊이는 상기 제3 절연층의 두께보다 작은 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 기판의 상기 벤딩 영역은 5㎜ 이하의 곡률 반경을 갖도록 접힐 수 있는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 개구의 직경은 0.5㎛ 내지 2㎛인 것을특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 표시 장치는 상기 벤딩 영역에 복수의배선을 포함하고, 상기 개구는 상기 복수의 배선 사이에 제공되는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 개구는 복수의 열(row)의 형태로 제공되는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 제2 절연층의 두께는 5㎛ 내지 10㎛인 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 제2 절연층 상면으로부터 제3 절연층 상면까지의 거리는 약 30㎛ 내지 약 150㎛인 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 화소부는 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함하고, 상기 제2 전극은 상기 표시 영역상에 제공된 제2 절연층상에 제공되는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 제2 전극상에 제공되는 봉지층을 더 포함하고, 상기 봉지층은 상기 표시 영역상에 제공되며 상기 벤딩 영역을 커버하지 않는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 상기 개구 내에서 상기 제1 절연층과 상기 제3 절연층이 접촉하는 것을 특징으로 하는 표시 장치가 제공된다.
본 발명의 일 실시예에 따르면, 표시 장치는 굽혀진 상태에서도 구성 요소의 박리 없이 안정적이다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 표시 장치를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 4a 내지 도 4b는 벤딩 영역상에 제공된 제1 절연층 내지 제3 절연층을 나타낸 단면도이다.
도 5a 내지 도 5b는 벤딩 영역상에 제공된 제1 절연층 및 제2 절연층을 나타낸 평면도이다.
도 6은 도 2에 도시된 화소부(PXL)의 실시예를 나타내는 도면이다.
도 7은 도 2의 화소부(PXL)를 상세하게 도시한 평면도이다.
도 8은 도 7의 Ⅱ-Ⅱ'선에 따른 단면도이다.
도 9는 도 7의 Ⅲ-Ⅲ'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 '상면'과 '하면'은 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, '상면'과 '하면'은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, '상면'이 '하면'이라고 해석될 수도 있고 '하면'이 '상면'으로 해석될 수도 있다. 따라서, '상면'을 '제1'이라고 표현하고 '하면'을 '제2'라고 표현할 수도 있고, '하면'을 '제1'로 표현하고 '상면'을 '제2'라고 표현할 수도 있다. 그러나, 하나의 실시예 내에서는 '상면'과 '하면'이 혼용되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 2는 도 1의 표시 장치를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소부(PXL), 및 상기 화소부(PXL)에 연결된 배선들(LP)을 구비하는 배선부를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA)과 상기 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함할 수 있다.
상기 기판(SUB)은 대략적으로 사각형 형상, 그 중에서도 직사각 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다. 본 실시예에 있어서, 설명의 편의를 위해 상기 기판(SUB)의 변들은 하나의 단변부터 순차적으로 연결된 네 변을 제1 변(S1) 내지 제4 변(S4)으로 지칭한다.
그러나, 상기 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어 상기 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 상기 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다. 예를 들어, 상기 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정 곡률을 가지는 곡선으로 대체될 수 있다. 즉, 직사각 형상의 꼭지점 부분은 서로 인접한 그 양단이 서로 인접한 두 직선 변들에 연결되고 소정의 곡률을 갖는 곡선 변으로 이루어질 수 있다. 상기 곡률은 위치에 따라 달리 설정될 수 있다. 예를 들어, 상기 곡률은 곡선이 시작되는 위치 및 곡선의 길이 등에 따라 변경될 수 있다.
상기 표시 영역(DA)은 복수의 화소부(PXL)가 제공되어 영상이 표시되는 영역일 수 있다. 상기 표시 영역(DA)은 상기 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다. 예를 들어, 상기 표시 영역(DA)은 상기 기판(SUB)의 형상과 마찬가지로 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 표시 영역(DA)이 직선으로 이루어진 변을 갖는 경우, 상기 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
상기 화소부(PXL)는 상기 기판(SUB)의 표시 영역(DA) 상에 제공된다. 각 화소부(PXL)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소부(PXL)는 백색광 및/또는 컬러광을 출사할 수 있다. 각 화소부(PXL)는 적색, 녹색, 청색 및 백색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
상기 화소부(PXL)는 유기 발광층을 포함하는 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 발명의 개념이 유지되는 한도 내에서 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소부(PXL)는 각각 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 제2 방향(DR2)으로 연장된 열을 따라 행열 형태로 배열될 수 있다. 그러나, 상기 화소부(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다. 예를 들어, 화소부(PXL)는 방향이 행 방향이 되도록 배열되거나 상기 일 방향에 비스듬한 방향이 행 방향이 되도록 배열될 수 있다.
상기 비표시 영역(NDA)은 상기 화소부(PXL)가 제공되지 않은 영역으로서 영상이 표시되지 않은 영역일 수 있다.
상기 비표시 영역(NDA)에는 상기 화소부(PXL)에 연결된 배선들(LP)과 상기 배선들(LP)에 연결되며 상기 화소부(PXL)를 구동하기 위한 구동부가 제공될 수 있다.
상기 배선들(LP)은 상기 화소부(PXL)에 연결될 수 있다. 상기 배선들(LP)은 각 화소(PXL)에 신호를 제공할 수 있다. 상기 배선들(LP)은 상기 게이트 배선(GL), 상기 데이터 배선(DL), 상기 제1 전원 배선(ELVDD), 및 상기 제2 전원 배선(ELVSS) 중 하나일 수 있다.
상기 배선들(LP)은 상기 표시 영역(DA)과 상기 비표시 영역(NDA)에 걸쳐 제공될 수 있다.
상기 배선들(LP)은 구동부(미도시)에 연결될 수 있다. 상기 구동부는 배선들(LP)을 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 각 화소(PXL)의 구동을 제어할 수 있다.
상기 구동부는 상기 게이트 배선(GL)을 따라 각 화소(PXL)에 스캔 신호를 제공하는 스캔 구동부(미도시), 상기 데이터 배선(DL)을 따라 각 화소(PXL)에 데이터 신호를 제공하는 데이터 구동부(미도시), 상기 스캔 구동부와 상기 데이터 구동부를 제어하는 타이밍 제어부(미도시) 등을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부는 상기 기판(SUB) 상에 직접 실장될 수 있다. 상기 스캔 구동부가 상기 기판(SUB) 상에 직접 실장되는 경우, 상기 화소부(PXL)를 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 상기 스캔 구동부의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 상기 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판(SUB) 상에 실장되어 상기 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 기판(SUB) 상에 직접 실장될 수 있으나, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 상기 기판(SUB) 상에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 상기 데이터 구동부가 별도의 칩에 형성되어 상기 기판(SUB) 상에 연결되는 경우 칩 온 글라스나 칩 온 플라스틱 형태로 제공될 수 있다. 또는 인쇄 회로 기판(SUB) 상에 실장되어 상기 기판(SUB)에 연결 부재를 통해 연결될 수도 있다. 본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 칩-온-필름(Chip On Film; COF)의 형태로 제조되어 상기 기판(SUB)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 그 일부로부터 돌출된 부가 영역(ADA)을 더 포함할 수 있다. 상기 부가 영역(ADA)은 상기 비표시 영역(NDA)을 이루는 변들로부터 돌출될 수 있다. 본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)에는 기판(SUB)의 단변들 중 하나에 대응하는 변으로부터 돌출된 것을 개시하였다. 그러나, 상기 부가 영역(ADA)은 장변들 중 하나의 변으로부터 돌출될 수 있으며, 또는 네 변들 중 두 변 이상으로부터 돌출된 형태로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)에는 데이터 구동부가 제공되거나 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 구성 요소가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 본 발명의 표시 장치는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다.즉, 상기 표시 장치는 가요성을 가지며 일 방향으로 접힌 벤딩 영역(BA; bent area)과 상기 벤딩 영역(BA)의 적어도 일측에 제공되며 접히지 않고 편평한 플랫 영역(FA; flat area)을 포함할 수 있다. 상기 플랫 영역(FA)은 가요성을 가지거나 가지지 않을 수 있다.
본 발명의 일 실시예에 있어서는 일 예로서 상기 벤딩 영역(BA)이 상기 부가 영역(ADA)에 제공된 것을 도시하였다. 본 발명의 일 실시예에 따르면, 상기 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 상기 제1 플랫 영역(FA1)은 상기 표시 영역(DA)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 벤딩 영역(BA)은 상기 표시 영역(DA)으로부터 이격될 수 있다.
상기 벤딩 영역(BA)에 있어서, 상기 표시 장치가 접히는 선을 접이선이라고 할 때, 상기 접이선은 상기 벤딩 영역(BA) 내에 제공될 수 있다. 여기서, "접힌다"는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정 배선, 즉 접이선을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함할 수 있다. 따라서, 본 발명의 일 실시예에서는 상기 두 플랫 영역(FA1, FA2)들의 일 면이 서로 평행하게 위치하며 서로 마주보도록 접힌 상태를 도시하였으나, 이에 한정되는 것은 아니며, 상기 벤딩 영역(BA)을 사이에 두고 상기 두 플랫 영역(FA1, FA2)의 면들이 소정 각도(예를 들어 예각, 직각 또는 둔각)를 이루며 접힐 수도 있다.
본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)은 이후 상기 접이선을 따라 벤딩될 수 있으며, 이 경우, 상기 부가 영역(ADA)이 벤딩됨으로써 베젤의 폭을 감소시킬 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 3에 따르면, 표시 영역(DA)에는 화소부(PXL)가 제공되며, 표시 영역(DA) 일측에 존재하는 비표시 영역(NDA)에는 벤딩 영역(BA)이 제공된다.
먼저 화소부(PXL)에는 기판(SUB), 버퍼층(BF), 제1 패시베이션층(PSV1) 내지 제4 패시베이션층(PSV4), 제1 절연층(INS1) 및 제2 절연층(INS2), 봉지층(SLM)이 순차적으로 제공된다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 물질을 포함할 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 상기 기판(SUB)을 구성하는 물질은 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로도 이루어질 수 있다.
상기 기판(SUB) 상에는 버퍼층(BF)이 제공될 수 있다. 상기 버퍼층(BF)은 스위칭 및 구동 트랜지스터들에 불순물이 확산되는 것을 막을 수 있다. 상기 버퍼층(BF)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다.
상기 버퍼층(BF)은 무기 물질을 포함하는 무기 절연층일 수 있다. 예를 들어, 상기 버퍼층(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다. 상기 버퍼층(BF)이 다중층으로 제공될 경우, 각 층은 동일한 물질로 형성되거나 또는 서로 다른 물질로 형성될 수 있다. 상기 버퍼층(BF)은 상기 기판(SUB)의 물질 및 공정 조건에 따라 생략될 수도 있다.
상기 버퍼층(BF) 상에는 액티브 패턴(ACT)이 제공될 수 있다. 상기 액티브 패턴(ACT)은 반도체 소재로 형성될 수 있다. 상기 액티브 패턴(ACT)은 각각 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 상기 액티브 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역는 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 상기 소스 영역 및 상기 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 액티브 패턴(ACT)이 제공된 상기 버퍼층(BF) 상에는 제1 패시베이션층(PSV1)이 제공될 수 있다. 상기 제1 패시베이션층(PSV1)은 무기 물질을 포함하는 무기 절연층일 수 있으며 유기 물질을 포함하는 유기 절연층일 수도 있다. 상기 무기 물질로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다. 상기 유기 물질은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질일 수 있다.
상기 제1 패시베이션층(PSV1) 상에는 게이트 전극(GE)과 캐패시터 하부 전극(LE)이 제공될 수 있다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)의 채널 영역에 대응되는 영역을 커버하도록 형성될 수 있다.
상기 게이트 전극(GE) 및 상기 캐패시터 하부 전극(LE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 상기 게이트 전극(GE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 게이트 배선들을 비롯한 다른 배선들이 상기 게이트 전극(GE) 및 상기 캐패시터 하부 전극(LE)과 동일한 층에 동일한 물질을 포함할 수 있다. 여기서, 상기 게이트 배선들과 같은 다른 배선들은 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 상기 게이트 전극(GE)과 직접 또는 간접적으로 연결될 수 있다.
상기 게이트 전극(GE) 및 상기 캐패시터 하부 전극(LE)이 제고된 상기 제1 패시베이션층(PSV1) 상에는 제2 패시베이션층(PSV2)이 제공될 수 있다. 상기 제2 패시베이션층(PSV2)은 무기 물질을 포함하는 무기 절연층일 수 있다. 상기 무기 물질로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
상기 제2 패시베이션층(PSV2) 상에는 캐패시터 상부 전극(UE)이 제공될 수 있다. 상기 캐패시터 상부 전극(UE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 캐패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 상기 캐패시터 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
상기 캐패시터 하부 전극(LE)과 상기 캐패시터 상부 전극(UE)은 상기 제2 패시베이션층(PSV2)을 사이에 두고 캐패시터(Cst)를 구성할 수 있다. 본 발명의 일 실시예에 있어서, 상기 캐패시터(Cst)가 캐패시터 하부 전극(LE)과 캐패시터 상부 전극(UE)으로 구성된 것을 개시하였으나, 이에 한정되는 것은 아니며, 다양한 방식으로 상기 캐패시터(Cst)를 구현할 수 있다.
상기 캐패시터 상부 전극(UE)이 제공된 상기 제2 패시베이션층(PSV2) 상에는 제3 패시베이션층(PSV3)이 제공될 수 있다. 상기 제3 패시베이션층(PSV3)은 유기 물질을 포함하는 유기 절연층일 수 있다. 상기 유기 물질로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 제3 패시베이션층(PSV3) 상에는 소스 전극(SE)과 드레인 전극(DE)이 제공될 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 상기 제3 패시베이션층(PSV3), 상기 제2 패시베이션층(PSV2) 및 상기 제1 패시베이션층(PSV1)에 형성된 컨택홀을 통해 상기 액티브 패턴(ACT)의 소스 영역과 드레인 영역에 각각 접촉할 수 있다.
상기 소스 전극(SE)과 상기 드레인 전극(DE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 데이터 배선들이나 제1 전원 배선들이 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 동일한 물질을 포함할 수 있다. 여기서, 상기 데이터 배선들이나 제1 전원 배선들은 직접 또는 간접적으로 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 상기 소스 전극(SE) 및/또는 상기 드레인 전극(DE)과 직접 또는 간접적으로 연결될 수 있다.
상기 소스 전극(SE)과 상기 드레인 전극(DE)이 제공된 상기 제3 패시베이션층(PSV3)상에는 제4 패시베이션층(PSV4) 및 제1 절연층(INS1)이 제공될 수 있다.
상기 제1 절연층(INS1)은 유기 물질을 포함하는 유기 절연층일 수 있다. 상기 유기 물질로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 제1 절연층(INS1)은 복수의 층을 포함할 수 있으며, 제1 절연층(INS1)에 포함된 각 층은 상술한 유기 절연 물질로 형성될 수 있다. 제1 절연층(INS1)의 각 층은 서로 다른 유기 절연 물질로 형성될 수 있다.
상기 제1 절연층(INS1) 상에는 발광 소자(OLED)가 제공될 수 있다. 상기 발광 소자(OLED)는 제1 전극(AD), 발광층(EML), 및 제2 전극(CD)을 포함할 수 있다.
상기 제1 전극(AD)은 상기 제1 절연층(INS1) 상에 제공될 수 있다. 상기 제1 전극(AD)은 상기 제1 절연층(INS1)을 관통하는 컨택홀을 통해 상기 드레인 전극(DE)에 연결될 수 있다.
상기 제1 전극(AD)이 제공된 상기 제1 절연층(INS1) 상에는 각 화소(PXL)에 대응하도록 발광 영역을 구획하는 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2)은 상기 제1 전극(AD)의 상면을 노출하며, 상기 화소(PXL)의 둘레를 따라 상기 제1 절연층(INS1)으로부터 돌출될 수 있다.
상기 제2 절연층(INS2)에 의해 돌출된 상기 발광 영역에는 상기 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 상기 제2 전극(CD)이 제공될 수 있다.
상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들면, 상기 제1 전극(AD)은 애노드 전극일 수 있으며, 상기 제2 전극(CD)은 캐소드 전극일 수 있다.
또한, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 상기 발광 소자(EL)가 배면 발광형 발광 소자인 경우, 상기 제1 전극(AD)이 투과형 전극이며, 상기 제2 전극(CD)이 반사형 전극일 수 있다. 상기 발광 소자(EL)가 전면 발광형 발광 소자인 경우, 상기 제1 전극(AD)이 반사형 전극이며, 상기 제2 전극(CD)이 투과형 전극일 수 있다. 상기 발광 소자(EL)가 양면 발광형 발광 소자인 경우, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 모두 투과형 전극일 수 있다. 본 실시예에서는 상기 발광 소자(EL)가 발광형 발광 소자이며, 상기 제1 전극(AD)이 애노드 전극인 경우를 예로서 설명한다.
상기 제1 전극(AD)은 광을 반사시킬 수 있는 반사막(미도시), 및 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 상기 투명 도전막 및 상기 반사막 중 적어도 하나는 상기 드레인 전극(DE)과 접속할 수 있다.
상기 반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 상기 반사막은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
상기 제2 절연층(INS2)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(INS2)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 폴리아미드(PA, polyamide), 폴리이미드(PI, polyimide), 폴리아릴에테르(PAE, polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 에폭시(epoxy), 벤조시클로부텐(BCB, benzocyclobutene), 실록산계 수지(siloxane based resin) 및 실란계 수지(silane based resin) 중 적어도 하나를 포함할 수 있다.
제2 절연층(INS2)은 복수의 층을 포함할 수 있으며, 제2 절연층(INS2)에 포함된 각 층은 상술한 유기 절연 물질로 형성될 수 있다. 제2 절연층(INS2)의 각 층은 서로 다른 유기 절연 물질로 형성될 수 있다.
상기 발광층(EML)은 상기 제1 전극(AD)의 노출된 표면 상에 배치될 수 있다. 상기 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층, 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다. 또한, 상기 발광층(EML) 중 정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층, 및 전자 주입층은 서로 인접하는 화소들(PXL)에 공통으로 배치되는 공통층일 수 있다.
상기 광 생성층은 저분자 또는 고분자 물질을 포함할 수 있다. 상기 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 상기 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수도 있다.
상기 제2 전극(CD)은 반투과 반사막일 수 있다. 예를 들면, 상기 제2 전극(CD)은 상기 발광층(EML)에서 출사된 광을 투과시킬 수 있을 정도의 두께를 가지는 박형 금속층일 수 있다. 상기 제2 전극(CD)은 상기 발광층(EML)에서 출사된 광의 일부는 투과시키고, 상기 발광층(EML)에서 출사된 광의 나머지는 반사시킬 수 있다.
상기 제2 전극(CD)은 상기 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(CD)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 발광층(EML)에서 출사된 광 중 일부는 상기 제2 전극(CD)을 투과하지 못하고, 상기 제2 전극(CD)에서 반사된 광은 반사막에서 다시 반사될 수 있다. 즉, 상기 발광층(EML)에서 출사된 광은 상기 반사막 및 상기 제2 전극(CD) 사이에서 공진할 수 있다. 광의 공진에 의하여 상기 유기 발광 소자(EL)의 광 추출 효율은 향상될 수 있다.
상기 반사막 및 상기 제2 전극(CD) 사이의 거리는 상기 발광층(EML)에서 출사된 광의 색상에 따라 상이할 수 있다. 즉, 상기 발광층(EML)에서 출사된 광의 색상에 따라, 상기 반사막 및 상기 제2 전극(CD) 사이의 거리는 공진 거리에 부합되도록 조절될 수 있다.
상기 제2 전극(CD) 상에는 상기 봉지층(SL)이 제공될 수 있다. 상기 봉지층(SL)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 봉지층(SL)은 제1 봉지층(SL1) 내지 제3 봉지층(SL3)으로 이루어질 수 있다. 상기 제1 봉지층(SL1) 내지 제3 봉지층(SL3)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 최외곽에 위치한 상기 제3 봉지층(SL3)은 무기 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 봉지층(SL1)은 무기 물질, 제2 봉지층(SL2)은 유기 물질 또는 무기 물질, 및 제3 봉지층(SL3)은 무기 물질을 포함할 수 있다. 상기 무기 물질의 경우 상기 유기 물질에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약할 수 있다. 상기 제1 봉지층(SL1)과 제3 봉지층(SL3)을 무기 물질로 형성하고, 제2 봉지층(SL2)을 유기 물질로 형성하여 크랙의 전파가 방지될 수 있다. 여기서, 상기 제2 봉지층(SL2)이 유기 물질을 포함하는 경우 단부가 외부로 노출되지 않도록 제3 봉지층(SL3)에 의해 완전히 커버될 수 있다.
봉지층(SLM)은 표시 영역(DA)상에 제공되며, 벤딩 영역(BA)을 커버하지 않을 수 있다. 봉지층(SLM)이 무기 물질을 포함할 경우, 벤딩 영역(BA)이 굽을 때, 봉지층(SLM)의 무기 물질층이 파손될 수 있기 때문이다. 또한, 벤딩 영역(BA)에 제공되는 유기 물질층을 통하여 수분 또는 습기가 봉지층(SLM) 아래의 화소부(PXL)로 침투할 수 있기 때문이다.
본 발명의 일 실시예에 있어서, 상기 유기 물질로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 상기 무기 물질로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 상기 제2 봉지층(SL2)이 유기 물질 대신 무기 물질을 포함하는 경우, 다양한 실리콘계 절연 물질, 예를 들어, 헥사메틸디실록산(hexamethyldisiloxane; HMDSO), 옥타메틸시클로테트라실록산(octamethylcyclotetrasiloxane; OMCTSO), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO), 테트라에틸오르소실리케이트(tetraethyleorthosilicate; TEOS) 등이 사용될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자를 이루는 상기 발광층(EML)은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있다. 상기 봉지층(SL)은 상기 발광층(EML)을 커버함으로써 이들을 보호할 수 있다. 상기 봉지층(SL)은 상기 표시 영역(DA)을 덮으며, 상기 표시 영역(DA)의 외측까지 연장될 수 있다.
다음으로, 비표시 영역(NDA)에 대해 설명한다. 이하 비표시 영역(NDA)을 설명함에 있어, 설명의 중복을 피하기 위해 이미 설명한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
본 발명의 일 실시예에 있어서, 비표시 영역(NDA)에는 복수의 배선들이 제공되며, 상기 기판(SUB)이 접히는 벤딩 영역(BA)을 가질 수 있다. 상기 배선들은 데이터 배선(Db, Dd)일 수 있다.
상기 기판(SUB)의 상기 비표시 영역(NDA) 상에는 버퍼층(BF)이 제공된다.
상기 버퍼층(BF) 상에는 제1 패시베이션층(PSV1)이 제공될 수 있다. 상기 제1 패시베이션층(PSV1) 상에는 데이터 배선(Db, Dc, Dd)이 제공될 수 있다. 데이터 배선(Db, Dd)은 상기 게이트 전극(GE)과 동일한 물질로 동일 공정에서 형성될 수 있다.
데이터 배선(Db, Dc, Dd)상에는 제2 패시베이션층(PSV2)이 제공될 수 있다.
상기 버퍼층(BF), 상기 제1 패시베이션층(PSV1) 및 상기 제2 패시베이션층(PSV2)의 상기 벤딩 영역(BA)에 대응하는 영역은 제거될 수 있다. 즉, 상기 버퍼층(BF), 상기 제1 패시베이션층(PSV1) 및 상기 제2 패시베이션층(PSV2)은 상기 벤딩 영역(BA)에 대응하는 영역에서 상기 기판(SUB)을 노출시키는 개구부(OPN_B)를 가질 수 있다.
실시예에 따라, 상기 버퍼층(BF), 상기 제1 패시베이션층(PSV1), 및 상기 제2 패시베이션층(PSV2) 중 일부는 상기 벤딩 영역(BA)에 대응하는 영역이 제거되지 않을 수 있다. 예를 들어, 상기 버퍼층(BF)은 상기 벤딩 영역(BA)에 대응하는 영역이 제거되지 않을 수 있으며, 나머지 절연층, 즉 상기 제1 패시베이션층(PSV1), 상기 제2 패시베이션층(PSV2), 및 상기 제3, 제4 패시베이션층(PSV3, PSV4)은 상기 벤딩 영역(BA)에 대응하는 영역이 제거되어 개구부(OPN_B)를 이룰 수도 있다.
상기 개구부(OPN_B)가 상기 벤딩 영역(BA)에 대응한다는 것은, 상기 개구부(OPN_B)가 상기 벤딩 영역(BA)과 중첩하는 것으로 이해될 수 있다. 상기 개구부(OPN_B)의 면적은 상기 벤딩 영역(BA)의 면적보다 넓을 수 있다. 본 발명의 일 실시예에서는 상기 개구부(OPN_B)의 폭과 상기 벤딩 영역(BA)의 폭이 동일하도록 도시하였으나, 이는 설명의 편의를 위한 것으로서, 상기 개구부(OPN_B)의 폭은 상기 벤딩 영역(BA)의 폭보다 넓을 수 있다.
참고로, 도 3에서는 상기 버퍼층(BF), 상기 제1 패시베이션층(PSV1), 및 상기 제2 패시베이션층(PSV2)의 내측면들이 모두 일치하여 직선 상에 배치된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 상기 버퍼층(BF)의 상기 개구부의 면적이 상기 제1 패시베이션층(PSV1) 및 상기 제2 패시베이션층(PSV2)의 상기 개구부의 면적이 더 클 수도 있다. 본 발명의 일 실시예에 있어서, 상기 버퍼층(BF)의 상기 개구부의 면적은 상기 제1 패시베이션층(PSV1)의 상기 개구부의 면적, 및 상기 제2 패시베이션층(PSV2)의 상기 개구부의 면적보다 작을 수 있다.
상기 개구부(OPN_B)에는 벤딩 절연층(INS_B)이 제공된다. 상기 벤딩 절연층(INS_B)은 상기 개구부(OPN_B)의 적어도 일부를 채우며, 본 발명의 도 4에서는 상기 개구부(OPN_B)를 모두 충진하는 것으로 도시되었다. 본 발명의 일 실시예에 있어서, 상기 벤딩 절연층(INS_B)은 상기 개구부(OPN_B)를 충진함과 동시에 상기 개구부(OPN_B)에 인접한 영역, 예를 들어, 상기 제1 및/또는 제2 플랫 영역들(FA1, FA2)에 대응하는 상기 제1 절연층(INS1)의 상부 일부를 커버할 수 있다.
상기 벤딩 절연층(INS_B)은 유기 재료로 이루어진 유기 절연층일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 제1 절연층(INS1)과 상기 벤딩 절연층(INS_B) 상에는 배선(Dc)이 제공된다. 또한, 제1 절연층(INS1) 상에 하부 컨택 전극(CTEa)들이 제공된다. 상기 배선(Dc)과 상기 하부 컨택 전극(CTEa)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 상기 배선(Dc)은 상기 제1 플랫 영역(FA1)으로부터 상기 벤딩 영역(BA)을 거쳐 상기 제2 플랫 영역(FA2)으로 연장되며, 상기 벤딩 절연층(INS_B) 상에 위치한다. 상기 배선(Dc)은 상기 벤딩 절연층(INS_B)이 제공되지 않은 부분에서는 상기 제1 절연층(INS1) 상에 위치할 수 있다.
상술한 바와 같이, 도 3에서는 표시 장치가 구부러지지 않은 상태로 도시되었으나, 본 발명의 일 실시예에 따른 표시 장치는 상기 벤딩 영역(BA)에서 벤딩될 수 있다. 본 발명의 일 실시예에 따른 표시 장치는 편평한 상태에서 제조되며, 이후 벤딩될 수 있다.
본 발명의 일 실시예에 따르면, 벤딩 영역(BA)상에는 제1 절연층(INS1), 제1 절연층(INS1)상에 제공되고 적어도 하나의 개구(OPN)를 포함하는 제2 절연층(INS2), 제2 절연층(INS2) 및 개구(OPN)상에 제공되는 제3 절연층(INS3)이 제공된다.
제3 절연층(INS3)은 벤딩 영역(BA)을 보호한다. 표시 장치의 벤딩 영역(BA)이 굽은 경우, 벤딩 영역은 굽지 않은 영역에 비하여 더 많은 응력을 받는다. 따라서, 벤딩 영역(BA)은 굽은 상태에서 특히 외부 충격에 취약할 수 있다. 제3 절연층(INS3)은 이러한 벤딩 영역(BA)을 보호함으로써, 굽은 상태에서도 벤딩 영역(BA)이 외부 충격에 의해 파손되지 않도록 한다. 그러나, 벤딩 영역(BA)을 보호하기 위하여 제공된 제3 절연층(INS3)이 표시 장치로부터 쉽게 박리될 수 있다는 문제가 있다.
이하 도 4a 내지 도 4b 및 도 5a 내지 도 5b를 참고하여, 벤딩 영역(BA)상에 제공되는 제1 절연층(INS1) 내지 제3 절연층(INS3)에 대하여 더 자세히 살펴보고자 한다.
도 4a 내지 도 4b는 벤딩 영역상에 제공된 제1 절연층 내지 제3 절연층을 나타낸 단면도이다. 또한, 도 5a 내지 도 5b는 벤딩 영역상에 제공된 제1 절연층 및 제2 절연층을 나타낸 평면도이다.
본 발명에 따르면, 제2 절연층(INS2)은 적어도 하나의 개구(OPN)를 갖는다. 상기 개구(OPN)에 의해 제2 절연층(INS2)은 제1 절연층(INS1)의 일부를 노출시킨다. 노출된 제1 절연층(INS1)의 표면은 제3 절연층(INS3)과 만난다. 따라서, 제3 절연층(INS3)은 제2 절연층(INS2)뿐만 아니라, 제1 절연층(INS1)과도 접하는 형태를 갖는다. 제3 절연층(INS3)이 상기와 같은 형태를 가짐으로써, 제3 절연층(INS3)과 다른 절연층(INS2, INS1)간 접촉 면적이 증가한다. 아울러, 이에 따라 제3 절연층(INS3)과 다른 절연층(INS1, INS2)간 접착력이 향상될 수 있다.
제3 절연층(INS3)과 다른 절연층(INS1, INS2)간 접촉 면적 및 접착력을 향상시킨다는 관점에서 개구(OPN)는 복수 개 제공될 수 있다. 그러나, 제2 절연층(INS2)에 포함된 개구(OPN)의 개수에는 제한이 없다. 통상의 기술자는 각 절연층(INS1, INS2, INS3)의 두께, 재질, 넓이 등을 고려하여 적절한 수의 개구(OPN)를 형성할 수 있다. 따라서, 통상의 기술자는 필요에 따라 도면에 도시된 것보다 많거나 적은 수의 개구(OPN)를 갖는 제2 절연층(INS2)을 형성할 수 있다.
상술한 바와 같이, 제1 절연층(INS1), 제2 절연층(INS2)은 유기 절연 물질을 포함할 수 있다. 또한, 제1 절연층(INS1)과 제2 절연층(INS2)은 복수의 하위 절연막을 포함하는 복층 구조일 수 있다.
제3 절연층(INS3) 역시 유기 물질, 무기물질, 유무기 복합 재료를 포함할 수 있다. 상기 유기 물질로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 상기 무기 물질로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 상기 제3 절연층(INS3)이 유기 물질 대신 무기 물질을 포함하는 경우, 다양한 실리콘계 절연 물질, 예를 들어, 헥사메틸디실록산(hexamethyldisiloxane; HMDSO), 옥타메틸시클로테트라실록산(octamethylcyclotetrasiloxane; OMCTSO), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO), 테트라에틸오르소실리케이트(tetraethyleorthosilicate; TEOS) 등이 사용될 수 있다.
제2 절연층(INS2)이 복수의 하위 절연막을 포함할 때, 하위 절연막 각 층은 서로 다른 직경의 개구(OPN)를 포함할 수 있다. 따라서, 제2 절연층(INS2) 내에서 제1 절연층(INS1)으로부터의 거리에 따라 개구(OPN)의 직경이 달라질 수 있다.
예를 들어, 제1 절연층(INS1)과 가까운 하위 절연막일수록 큰 직경의 개구(OPN)를 포함할 수 있다. 이 경우, 개구(OPN)는 사다리꼴 형태의 수직 단면을 가질 수 있다. 개구(OPN)가 상술한 사다리꼴 형태의 수직 단면을 갖는 경우, 제3 절연층(INS3)는 표시 장치에 보다 안정적으로 적층될 수 있다. 표시 장치의 벤딩 영역(BA)이 휠 때, 제3 절연층(INS3)은 기판(SUB)의 법선 방향으로 힘을 받을 수 있다. 상술한 방향의 힘은 제3 절연층(INS3)이 표시 장치로부터 박리되는 원인이 된다. 제3 절연층(INS3)이 사다리꼴 형태의 단면을 갖는 경우 제3 절연층(INS3)의 일부가 제2 절연층(INS2)의 아래에 제공되는 바, 제2 절연층(INS2)이 제3 절연층(INS3)을 안정시킬 수 있다. 구체적으로, 제3 절연층(INS3)에 기판(SUB) 법선 방향의 힘이 작용하는 때, 제2 절연층(INS2)은 제3 절연층(INS3)의 일부를 잡아줌으로써, 제3 절연층(INS3)이 박리되는 것을 막을 수 있다.
다만, 제2 절연층(INS2)이 제1 절연층(INS1)과의 거리에 따라 다른 직경의 개구(OPN)를 갖는 경우에도 개구(OPN)의 직경이 제1 절연층(INS1)과의 거리와 연속적으로 비례 또는 반비례할 필요는 없다. 경우에 따라, 개구(OPN)의 직경은 불연속적으로 변할 수 있다. 예컨대, 개구(OPN)는 도 4b에 도시된 것과 같이 철(凸) 형태의 수직 단면을 가질 수 있다. 그러나, 도 4b에 도시된 형태 외에도, 개구(OPN)는 다양한 형태의 수직 단면을 가질 수 있다.
도 5a와 도 5b에는 개구(OPN)를 위에서 바라 본 형태가 도시되어 있다. 그러나, 개구(OPN)의 형태는 상기 도면에 의해 제한되는 것은 아니다. 개구(OPN)의 형태는 마스크의 형태에 따라 달라질 수 있다. 따라서, 원형, 타원형, 정사각형, 직사각형, 별 모양 등 다양한 형태의 개구(OPN)를 이용할 수 있다.
제2 절연층(INS2)에 복수의 개구(OPN)가 제공되는 경우, 모든 개구(OPN)의 형태가 동일해야 하는 것은 아니다. 따라서, 개구(OPN)의 형태는 서로 다를 수 있다. 이때 개구(OPN)의 형태라고 하는 것은 개구(OPN)의 수평 단면 모양, 수직 단면 모양, 개구(OPN)의 직경을 포함하는 것이다.
표시 장치의 벤딩 영역(BA)이 휠 때, 벤딩 영역(BA)의 안쪽, 특히 중앙부는 벤딩 영역(BA) 가장자리에 비하여 더 많은 응력을 받는 바, 개구(OPN)의 형태도 제2 절연층(INS2) 상의 위치에 따라 달라질 수 있다. 예를 들어, 평면상에서 벤딩 영역(BA) 안쪽에 위치하는 개구(OPN)는 벤딩 영역(BA) 가장자리에 위치하는 개구(OPN)보다 큰 직경을 가질 수 있다. 이에 따라, 벤딩 영역(BA) 안쪽에 위치한 제3 절연층(INS3)이 표시 장치가 휠 때 표시 장치로부터 박리되는 것이 방지될 수 있다.
기판(SUB)의 벤딩 영역(BA)은 5mm 이하의 곡률 반경을 갖도록 접힐 수 있다. 곡률 반경은 벤딩 영역(BA)이 접혔을 때, 벤딩 영역(BA)의 마주보는 두 말단의 거리의 반일 수 있다. 벤딩 영역(BA)이 상기와 같은 곡률 반경을 가질 수 있음으로써, 접힌 형태의 표시 장치를 제작할 수 있다. 또한, 이에 따라 표시 장치의 일부 예컨대, 배선부 및 구동부를 접어서 표시 영역 아래에 위치하도록 할 수 있다.
개구(OPN)의 깊이는 제3 절연층(INS3)의 두께보다 작을 수 있다. 이때 제3 절연층(INS3)의 두께라는 것은 제3 절연층(INS3)의 평균 두께를 의미한다. 개구(OPN)상에 제공된 제3 절연층(INS3)의 두께는 개구(OPN3)가 없는 영역에 제공된 제3 절연층(INS3)보다 크기 때문에, 제3 절연층(INS3)의 두께는 평면상 위치에 따라 달라질 수 있다.
개구(OPN)의 직경은 약 0.5㎛ 내지 약 2㎛일 수 있다. 개구(OPN)의 직경이 약 0.5㎛ 미만인 경우 개구(OPN)에 의한 제3 절연층(INS3) 박리 방지 효과가 미미할 수 있다. 또한, 개구(OPN)의 직경이 약 2㎛를 초과할 경우, 제2 절연층(INS2)과 제1 절연층(INS1)간 접촉 면적이 작아져 제2 절연층(INS2)이 제1 절연층(INS1)으로부터 쉽게 박리되어버릴 수 있다.
제2 절연층(INS2) 상면으로부터 제3 절연층(INS3) 상면까지의 거리는 약 30㎛ 내지 약 150㎛일 수 있다. 제3 절연층(INS3)의 두께가 약 30㎛ 미만인 경우, 제3 절연층(INS3)에 의한 벤딩 영역(BA) 보호 효과가 불충분할 수 있다. 또한, 제3 절연층(INS3)의 두께가 약 150㎛를 초과할 경우, 제2 절연층(INS2)과 제3 절연층(INS3)이 본 발명과 같은 형태를 갖는 경우에도 제3 절연층(INS3)이 표시 장치로부터 쉽게 박리될 수 있다.
제2 절연층(INS2)의 두께는 약 5㎛ 내지 약 10㎛일 수 있다. 제2 절연층(INS2)이 상기 두께를 가짐으로써, 벤딩 영역(BA)을 보호하면서도 개구(OPN)를 쉽게 형성할 수 있다. 제2 절연층(INS2)의 두께가 약 5㎛ 미만일 경우 벤딩 영역(BA)이 외부 충격으로부터 충분히 보호되지 않을 수 있고, 두께가 약 10㎛를 초과할 경우, 제2 절연층(INS2)에 개구(OPN)를 형성하는 것이 어려울 수 있다.
표시 장치는 벤딩 영역(BA)에 복수의 배선을 포함하고, 개구(OPN)는 복수의 배선 사이에 제공될 수 있다. 따라서, 개구(OPN)는 복수의 열(row)의 형태로 제공될 수 있다. 개구(OPN)가 상기 형태로 제공됨에 따라, 벤딩 영역(BA)이 어떤 방향으로 휘더라도 제3 절연층(INS3)이 제1, 제2 절연층(INS1, INS2)으로부터 박리되는 것을 막을 수 있다. 개구(OPN)가 복수의 열(row)로 제공될 때, 각 열 마다 동일한 수의 개구(OPN)가 제공되어야 하는 것은 아니다. 각 열마다 개구(OPN) 수가 다를 수 있고, 개구의 형태 또한 열마다 다를 수 있다.
개구(OPN)는 다양한 방법을 이용하여 형성될 수 있다.
예를 들어, 개구(OPN) 포토리쏘그래피를 방법으로 형성될 수 있다. 이 경우, 제2 절연층(INS2)을 형성하고, 마스크를 이용해 제2 절연층(INS2)이 개구(OPN)를 갖도록 패터닝한 후 제3 절연층(INS3)을 제2 절연층(INS2) 상에 도포함으로써 개구(OPN) 및 절연층(INS2, INS3)을 형성할 수 있다.
마스크의 형태를 바꿈으로써 개구(OPN)의 형태도 바뀔 수 있다. 따라서, 개구(OPN)의 형태를 변화시키는 것이 상대적으로 간단하다.
제2 절연층(INS2)이 복수의 하위 절연막을 포함하는 경우, 마스크를 이용한 개구(OPN) 형성 공정은 각각의 하위 절연막마다 수행될 수 있다. 이 경우, 각각의 하위 절연막이 서로 다른 직경의 개구(OPN)를 갖도록 공정이 수행될 수 있다. 예를 들어, 제2 절연층(INS2)이 순차적으로 적층된 제1 하위 절연막과 제2 하위 절연막을 포함하는 경우, 제1 하위 절연막이 제2 하위 절연막보다 큰 직경의 개구(OPN)를 갖도록 마스크 형태를 조절하여 공정을 수행할 수 있다.
식각 공정을 이용해서 개구를 형성하는 것도 가능하다. 이 경우 습식 식각을 이용하여 개구(OPN)가 언더 컷(under-cut) 형태를 갖도록 할 수 있다.
벤딩 영역(BA)의 제2 절연층(INS2)은 화소부(PXL)의 제2 절연층(INS2) 형성 공정에서 함께 형성될 수 있다. 따라서, 벤딩 영역(BA)의 제2 절연층(INS2)과 화소부(PXL)의 제2 절연층(INS2)은 동일한 물질로 형성될 수 있으며, 동일한 두께를 가질 수 있다.
아울러, 개구(OPN) 역시 화소부(PXL)의 제2 절연층(INS2)에 발광층(EML)을 제공하기 위한 제2 절연층(INS2) 패터닝 단계에서 형성될 수 있다.
그러나, 상술한 방법 외에도 다양한 방법의 공정이 제2 절연층(INS2), 제3 절연층(INS3) 및 개구(OPN)를 형성하기 위해 이용될 수 있다.
도 6은 도 2에 도시된 화소부(PXL)의 실시예를 나타내는 도면이다. 도 6에서는 설명의 편의성을 위하여 제m 데이터 배선(Dm) 및 i번째 제1 스캔 라인(S1i)에 접속된 화소를 도시하기로 한다.
도 6을 참조하면, 본 발명의 실시예에 의한 화소부(PXL)는 유기 발광 소자(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 캐패시터(Cst)를 구비한다.
유기 발광 소자(OLED)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
유기 발광 소자(OLED)로 전류가 흐를 수 있도록 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 유기 발광 소자(OLED)의 애노드 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 i번째 제1 스캔 라인(S1i)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i번째 제1 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 유기 발광 소자(OLED)의 애노드로 공급한다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 유기 발광 소자(OLED) 사이에 접속된다. 그리고, 제6 트랜지스터(T6) 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제5 트랜지스터(T5)는 제1 전원(ELVDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 제1 스캔 라인(S1i)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 i번째 제1 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 제1 스캔 라인(S1i-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 제1 스캔 라인(S1i-1)으로 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급한다.
제2 트랜지스터(T2)는 제m 데이터 배선(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 제1 스캔 라인(S1i)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 i번째 제1 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제m 데이터 배선(Dm)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
스토리지 캐패시터(Cst)는 제1 전원(ELVDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 캐패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 7은 도 2의 화소부(PXL1)를 상세하게 도시한 평면도이며, 도 8은 도 7의 Ⅱ-Ⅱ'선에 따른 단면도이며, 도 9는 도 7의 Ⅲ-Ⅲ'선에 따른 단면도이다.
도 7 내지 도 9에서는 하나의 화소부(PXL)에 연결된 2 개의 제1 스캔 라인들(S1i-1, S1i), 제1 발광 제어 라인(E1i), 전원 라인(PL), 및 데이터 배선(Dj)을 도시하였다. 도 8 및 도 9에 있어서, 설명의 편의를 위해, i-1번째 행의 제1 스캔 라인을 "i-1번째 제1 스캔 라인(S1i-1)", i번째 행의 제1 스캔 라인을 "i번째 제1 스캔 라인(S1i)", i번째 행의 발광 제어 라인을 "발광 제어 라인(E1i)", j번째 열의 데이터 배선을 "데이터 배선(Dj)"로, 그리고, j번째 전원 라인을 "전원 라인(PL)"으로 표시한다.
배선부(LP)는 각 화소부(PXL)에 신호를 제공하며, 제1 스캔 라인들(S1i-1, S1i), 데이터 배선(Dj), 제1 발광 제어 라인(E1j), 전원 라인(PL), 및 초기화 전원 라인(IPL)을 포함할 수 있다.
상기 제1 스캔 라인들(S1i-1, S1i)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 제1 스캔 라인들(S1i-1, S1i)은 상기 제2 방향(DR2)을 따라 순차적으로 배열된 i-1번째 제1 스캔 라인(S1i-1), 및 i번째 제1 스캔 라인(S1i)을 포함할 수 있다. 상기 제1 스캔 라인들(S1i-1, S1i)은 스캔 신호를 인가받을 수 있다. 예를 들면, i-1번째 제1 스캔 라인(S1i-1)은 i-1번째 스캔 신호를 인가받을 수 있으며, i번째 제1 스캔 라인(S1i)은 i번째 스캔 신호를 인가받을 수 있다. 상기 i번째 제1 스캔 라인(S1i)은 2 개의 라인으로 분기될 수 있으며, 분기된 i번째 제1 스캔 라인들(S1i)은 서로 다른 트랜지스터에 연결될 수 있다. 예를 들어, 상기 i번째 제1 스캔 라인(S1i)은 상기 i-1번째 제1 스캔 라인(S1i-1)과 인접한 상부 i번째 제1 스캔 라인(S1i), 및 상기 i-1번째 제1 스캔 라인(S1i-1)과 상기 상부 i번째 제1 스캔 라인(S1i)보다 거리가 먼 하부 i번째 제1 스캔 라인(S1i)을 포함할 수 있다.
상기 제1 발광 제어 라인(E1i)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 제1 발광 제어 라인(E1i)은 두 개의 상기 i번째 제1 스캔 라인들(S1i) 사이에서 상기 i번째 제1 스캔 라인들(S1i)과 이격되도록 배치된다. 상기 제1 발광 제어 라인(E1i)은 발광 제어 신호를 인가받을 수 있다.
상기 데이터 배선(Dj)은 상기 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터 배선(Dj)은 데이터 신호를 인가받을 수 있다.
상기 전원 라인(PL)은 상기 제2 방향(DR2)을 따라 연장될 수 있다. 상기 전원 라인(PL)은 상기 데이터 배선(Dj)과 이격되도록 배치될 수 있다. 상기 전원 라인(PL)은 제1 전원(ELVDD)을 인가받을 수 있다.
상기 초기화 전원 라인(IPL)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 초기화 전원 라인(IPL)은 상기 하부 i번째 제1 스캔 라인(S1i)과 다음 행 화소의 i-1번째 제1 스캔 라인(S1i-1) 사이에 제공될 수 있다. 상기 초기화 전원 라인(IPL)은 초기화 전원(Vint)을 인가받을 수 있다.
각 화소부(PXL)는 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7), 스토리지 캐패시터(Cst), 발광 소자(OLED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 연결 라인(CNL)을 포함할 수 있다.
상기 제1 게이트 전극(GE1)은 제3 트랜지스터(T3)의 제3 드레인 전극(DE3) 및 제4 트랜지스터(T4)의 제4 드레인 전극(DE4)과 연결될 수 있다. 상기 연결 라인(CNL)은 상기 제1 게이트 전극(GE1)과, 상기 제3 드레인 전극(DE3) 및 제4 드레인 전극(DE4) 사이를 연결할 수 있다. 상기 연결 라인(CNL)의 일단은 제1 콘택 홀(CH1)을 통해 제1 게이트 전극(GE1)과 연결되고 상기 연결 라인(CNL)의 타단은 제2 콘택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3)과 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 액티브 패턴(ACT1)과 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제1 액티브 패턴(ACT1)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제1 액티브 패턴(ACT1)은 소정 방향으로 연장된 바(bar) 형상을 가지며, 연장된 길이 방향을 따라 복수 회 절곡된 형상을 가질 수 있다. 상기 제1 액티브 패턴(ACT1)은 평면 상에서 볼 때 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제1 액티브 패턴(ACT1)이 길게 형성됨으로써 상기 제1 트랜지스터(T1)의 채널 영역이 길게 형성될 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)에 인가되는 게이트 전압의 구동 범위가 넓어지게 된다. 이에 따라 이후 발광 소자(OLED)에서 방출되는 빛의 계조를 세밀하게 제어할 수 있다.
상기 제1 소스 전극(SE1)은 상기 제1 액티브 패턴(ACT1)의 일 단에 연결될 수 있다. 상기 제1 소스 전극(SE1)은 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)과 제5 트랜지스터(T5)의 제5 드레인 전극(DE5)과 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 액티브 패턴(ACT1)의 타단에 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 제3 트랜지스터(T3)의 제3 소스 전극(SE3)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다.
상기 제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 제2 드레인 전극(DE2)을 포함될 수 있다.
상기 제2 게이트 전극(GE2)은 상기 상부 i번째 제1 스캔 라인(S1i)에 연결될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 상부 i번째 제1 스캔 라인(S1i)의 일부로 제공되거나 상기 상부 i번째 제1 스캔 라인(S1i)으로부터 돌출된 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 액티브 패턴(ACT2), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제2 액티브 패턴(ACT2)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩된 부분에 해당한다. 상기 제2 소스 전극(SE2)의 일단은 상기 제2 액티브 패턴(ACT2)에 연결될 수 있다. 상기 제2 소스 전극(SE2)의 타단은 제6 콘택 홀(CH6)을 통해 데이터 배선(Dj)에 연결될 수 있다. 상기 제2 드레인 전극(DE2)의 일단은 상기 제2 액티브 패턴(ACT2)에 연결될 수 있다. 상기 제2 드레인 전극(DE2)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1)과 상기 제5 트랜지스터(T5)의 상기 제5 드레인 전극(DE5)과 연결될 수 있다.
상기 제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제3 트랜지스터(T3)는 제3a 트랜지스터(T3a)와 제3b 트랜지스터(T3b)를 포함할 수 있다. 상기 제3a 트랜지스터(T3a)는 제3a 게이트 전극(GE3a), 제3a 액티브 패턴(ACT3a), 제3a 소스 전극(SE3a), 및 제3a 드레인 전극(DE3a)을 포함할 수 있다. 상기 제3b 트랜지스터(T3b)는 제3b 게이트 전극(GE3b), 제3b 액티브 패턴(ACT3b), 제3b 소스 전극(SE3b), 및 제3b 드레인 전극(DE3b)을 포함할 수 있다. 하기에서는, 상기 제3a 게이트 전극(GE3a)과 상기 제3b 게이트 전극(GE3b)을 제3 게이트 전극(GE3), 상기 제3a 액티브 패턴(ACT3a)과 상기 제3b 액티브 패턴(ACT3b)을 제3 액티브 패턴(ACT3), 상기 제3a 소스 전극(SE3a)과 상기 제3b 소스 전극(SE3b)을 제3 소스 전극(SE3), 그리고 상기 제3a 드레인 전극(DE3a)과 상기 제3b 드레인 전극(DE3b)을 제3 드레인 전극(DE3)으로 지칭한다.
상기 제3 게이트 전극(GE3)은 상기 상부 i번째 제1 스캔 라인(S1i)에 연결될 수 있다. 상기 제3 게이트 전극(GE3)은 상기 상부 i번째 제1 스캔 라인(S1i)의 일부로 제공되거나 상기 상부 i번째 제1 스캔 라인(S1i)으로부터 돌출된 형상으로 제공된다. 예를 들면, 상기 제3a 게이트 전극(GE3a)은 상기 상부 i번째 제1 스캔 라인(S1i)로부터 돌출된 형상으로 제공되며, 상기 제3b 게이트 전극(GE3b)은 상기 상부 상기 i번째 제1 스캔 라인(S1i)의 일부로 제공될 수 있다.
상기 제3 액티브 패턴(ACT3), 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제3 액티브 패턴(ACT3)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제3 액티브 패턴(ACT3)은 상기 제3 게이트 전극(GE3)과 중첩된 부분에 해당한다. 상기 제3 소스 전극(SE3)의 일 단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 소스 전극(SE3)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 일단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 타단은 상기 제4 트랜지스터(T4)의 상기 제4 드레인 전극(DE4)에 연결될 수 있다. 또한, 상기 제3 드레인 전극(DE3)은 상기 연결 라인(CNL), 상기 제2 콘택 홀(CH2) 및 상기 제1 콘택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제4 트랜지스터(T4)는 제4a 트랜지스터와 제4b 트랜지스터를 포함할 수 있다. 상기 제4a 트랜지스터(T4)는 제4a 게이트 전극(GE4a), 제4a 액티브 패턴(ACT4a), 제4a 소스 전극(SE4a), 및 제4a 드레인 전극(DE4a)을 포함하고, 상기 제4b 트랜지스터는 제4b 게이트 전극(GE4b), 제4b 액티브 패턴(ACT4b), 제4b 소스 전극(SE4b), 및 제4b 드레인 전극(DE4b)을 포함할 수 있다. 하기에서는, 상기 제4a 게이트 전극(GE4a)과 상기 제4b 게이트 전극(GE4b)을 제4 게이트 전극(GE4), 상기 제4a 액티브 패턴(ACT4a)과 상기 제4b 액티브 패턴(ACT4b)을 제4 액티브 패턴(ACT4), 상기 제4a 소스 전극(SE4a)과 상기 제4b 소스 전극(SE4b)을 제4 소스 전극(SE4), 그리고 상기 제4a 드레인 전극(DE4a)과 상기 제4b 드레인 전극(DE4b)을 제4 드레인 전극(DE4)으로 지칭한다.
상기 제4 게이트 전극(GE4)은 상기 i-1번째 제1 스캔 라인(S1i-1)에 연결될 수 있다. 상기 제4 게이트 전극(GE4)은 상기 i-1번째 제1 스캔 라인(S1i-1)의 일부로 제공되거나 상기 i-1번째 제1 스캔 라인(S1i-1)으로부터 돌출된 형상으로 제공될 수 있다. 예를 들면, 상기 제4a 게이트 전극(GE4a)은 상기 i-1번째 제1 스캔 라인(S1i-1)의 일부로 제공될 수 있다. 상기 제4b 게이트 전극(GE4b)은 상기 i-1번째 제1 스캔 라인(S1i-1)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제4 액티브 패턴(ACT4), 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제4 액티브 패턴(ACT4)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제4 액티브 패턴(ACT4)은 상기 제4 게이트 전극(GE4)과 중첩된 부분에 해당한다.
상기 제4 소스 전극(SE4)의 일단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 소스 전극(SE4)의 타단은 이전 행의 화소의 초기화 전원 라인(IPL) 및 이전 행의 화소의 제7 트랜지스터(T7)의 제7 드레인 전극(DE7)에 연결될 수 있다. 제4 소스 전극(SE4)과 상기 초기화 전원 라인(IPL) 사이 보조 연결 라인(AUX)이 제공될 수 있다. 상기 보조 연결 라인(AUX)의 일단은 상기 제9 콘택 홀(CH9)을 통해 상기 제4 소스 전극(SE4)과 연결될 수 있다. 상기 보조 연결 라인(AUX)의 타단은 이전 행 제8 콘택 홀(CH8)을 통해 이전 행 초기화 전원 라인(IPL)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 일단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 타단은 상기 제3 트랜지스터(T3)의 상기 제3 드레인 전극(DE3)에 연결된다. 상기 제4 드레인 전극(DE4)은 또한 상기 연결 라인(CNL), 상기 제2 콘택 홀(CH2) 및 상기 제1 콘택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)에 연결된다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 제5 드레인 전극(DE5)을 포함할 수 있다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 제5 드레인 전극(DE5)을 포함한다.
상기 제5 게이트 전극(GE5)은 상기 제1 발광 제어 라인(E1i)에 연결될 수 있다. 상기 제5 게이트 전극(GE5)은 상기 제1 발광 제어 라인(E1i) 일부로 제공되거나 상기 제1 발광 제어 라인(E1i)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제5 액티브 패턴(ACT5), 상기 제5 소스 전극(SE5) 및 상기 제5 드레인 전극(DE5)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제5 소스 전극(SE5) 및 상기 제5 드레인 전극(DE5)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제5 액티브 패턴(ACT5)은 불순물이 도핑되지 않은 반도체층으로 이루어진다. 상기 제5 액티브 패턴(ACT5)은 상기 제5 게이트 전극(GE5)과 중첩된 부분에 해당한다. 상기 제5 소스 전극(SE5)의 일단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 소스 전극(SE5)의 타단은 제5 콘택 홀(CH5)을 통해 상기 전원 라인(PL)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 일단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1) 및 상기 제2 트랜지스터(T2)의 상기 제2 드레인 전극(DE2)에 연결될 수 있다.
상기 제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함할 수 있다.
상기 제6 게이트 전극(GE6)은 상기 제1 발광 제어 라인(E1i)에 연결될 수 있다. 상기 제6 게이트 전극(GE6)은 상기 제1 발광 제어 라인(E1i) 일부로 제공되거나 상기 제1 발광 제어 라인(E1i)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제6 액티브 패턴(ACT6), 상기 제6 소스 전극(SE6) 및 상기 제6 드레인 전극(DE6)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제6 소스 전극(SE6) 및 상기 제6 드레인 전극(DE6)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제6 액티브 패턴(ACT6)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제6 액티브 패턴(ACT6)은 상기 제6 게이트 전극(GE6)과 중첩된 부분에 해당한다. 상기 제6 소스 전극(SE6)의 일단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 소스 전극(SE6)의 타단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1) 및 상기 제3 트랜지스터(T3)의 상기 제3 소스 전극(SE3)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 일단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 타단은 상기 제7 트랜지스터(T7)의 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7), 및 제7 드레인 전극(DE7)을 포함할 수 있다.
상기 제7 게이트 전극(GE7)은 상기 하부 i번째 제1 스캔 라인(S1i)에 연결될 수 있다. 상기 제7 게이트 전극(GE7)은 상기 하부 i번째 제1 스캔 라인(S1i)의 일부로 제공되거나 상기 하부 i번째 제1 스캔 라인(S1i)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7) 및 상기 제7 드레인 전극(DE7)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제7 소스 전극(SE7) 및 상기 제7 드레인 전극(DE7)은 불순물이 도핑된 반도체층으로 이루어지며, 상기 제7 액티브 패턴(ACT7)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제7 액티브 패턴(ACT7)은 상기 제7 게이트 전극(GE7)과 중첩된 부분에 해당한다. 상기 제7 소스 전극(SE7)의 일단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 소스 전극(SE7)의 타단은 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 일단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 타단은 상기 초기화 전원 라인(IPL)에 연결될 수 있다. 또한, 상기 제7 드레인 전극(DE7)은 이후 행 화소의 제4 트랜지스터(T4)의 제4 소스 전극(SE4)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)과 이후 행 화소의 상기 제4 트랜지스터(T4)의 상기 제4 소스 전극(SE4)은 상기 보조 라인(AUX), 상기 제8 콘택 홀(CH8), 및 제9 콘택 홀(CH9)을 통해 연결될 수 있다.
상기 스토리지 캐패시터(Cst)는 하부 전극(LE)과 상부 전극(UE)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)으로 이루어질 수 있다.
상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 중첩하며, 평면 상에서 볼 때 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)과 상기 하부 전극(LE)과의 중첩 면적을 넓힘으로써 상기 스토리지 캐패시터(Cst)의 캐패시턴스가 증가될 수 있다. 상기 상부 전극(UE)은 제1 방향(DR1)으로 연장될 수 있다. 본 발명의 일 실시예에 있어서, 상기 상부 전극(UE)에는 상기 제1 전원과 동일한 레벨의 전압이 인가될 수 있다. 상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 상기 연결 라인(CNL)이 접촉되는 제1 콘택 홀(CH1)이 형성되는 영역에 개구부(OPN_B)를 가질 수 있다.
상기 발광 소자(OLED)는 제1 전극(AD), 제2 전극(CD), 및 상기 제1 전극(AD)과 제2 전극(CD) 사이에 제공된 발광층(EML)을 포함할 수 있다.
상기 제1 전극(AD)은 각 화소(PXL1)에 대응하는 발광 영역 내에 제공될 수 있다. 상기 제1 전극(AD)은 제7 콘택 홀(CH7) 및 제10 콘택 홀(CH10)을 통해 상기 제7 트랜지스터(T7)의 상기 제7 소스 전극(SE7)과, 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제7 콘택 홀(CH7)과 상기 제10 콘택 홀(CH10) 사이에는 브릿지 패턴(BRP)이 제공될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제6 드레인 전극(DE6), 상기 제7 소스 전극(SE7) 및 상기 제1 전극(AD)을 연결할 수 있다.
하기에서는, 도 7 내지 도 9를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
기판(SUB) 상에 액티브 패턴(ACT1 내지 ACT7; 이하 ACT)이 제공될 수 있다. 상기 액티브 패턴은 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7)은 반도체 소재로 형성될 수 있다.
상기 기판(SUB)과 상기 제1 액티브 패턴(ACT1) 내지 제7 액티브 패턴(ACT7) 사이에는 버퍼층(BF)이 제공될 수 있다.
상기 제1 액티브 패턴(ACT1) 및 상기 제7 액티브 패턴(ACT7)이 형성된 기판(SUB) 상에는 제1 패시베이션층(PSV1)이 제공될 수 있다.
상기 제1 패시베이션층(PSV1) 상에는 i-1번째 제1 스캔 라인(S1i-1), 상기 i번째 제1 스캔 라인(S1i), 발광 제어 라인(E1i), 및 제1 게이트 전극(GE1) 및 제7 게이트 전극(GE7)이 제공될 수 있다. 상기 제1 게이트 전극(GE1)은 상기 스토리지 캐패시터(Cst)의 하부 전극(LE)이 될 수 있다. 상기 제2 게이트 전극(GE2)과 상기 제3 게이트 전극(GE3)은 상기 상부 i번째 제1 스캔 라인(S1i)과 일체로 형성될 수 있다. 상기 제4 게이트 전극(GE4)은 i-1번째 제1 스캔 라인(S1i-1)과 일체로 형성될 수 있다. 제5 게이트 전극(GE5)과 제6 게이트 전극(GE6)은 발광 제어 라인(E1i)과 일체로 형성될 수 있다. 제7 게이트 전극(GE7)은 상기 하부 i번째 제1 스캔 라인(S1i)과 일체로 형성될 수 있다.
상기 i-1번째 제1 스캔 라인(S1i-1) 등이 형성된 상기 기판(SUB) 상에는 제2 패시베이션층(PSV2)이 제공될 수 있다.
상기 제2 패시베이션층(PSV2) 상에는 상기 스토리지 캐패시터(Cst)의 상부 전극(UE) 및 초기화 전원 라인(IPL)이 제공될 수 있다. 상기 상부 전극(UE)은 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)은 상기 제2 패시베이션층(PSV2)을 사이에 두고 상기 하부 전극(LE)과 함께 스토리지 캐패시터(Cst)를 구성할 수 있다.
상기 상부 전극(UE) 등이 형성된 기판(SUB) 상에는 제3 패시베이션층(PSV3)이 제공될 수 있다.
상기 제3 패시베이션층(PSV3) 상에는 데이터 배선(Dj), 전원 라인(PL), 연결 라인(CNL), 보조 연결 라인(AUX), 및 브릿지 패턴(BRP)이 제공될 수 있다.
상기 데이터 배선(Dj)은 상기 제1 패시베이션층(PSV1) 내지 상기 제3 패시베이션층(PSV3)을 관통하는 제6 콘택 홀(CH6)을 통해 제2 소스 전극(SE2)에 연결될 수 있다. 상기 전원 라인(PL)은 상기 제3 패시베이션층(PSV3)을 관통하는 제3 및 제4 콘택 홀(CH3, CH4)을 통해 상기 스토리지 캐패시터(Cst)의 상기 상부 전극(UE)에 연결될 수 있다.
상기 전원 라인(PL)은 또한 제1 패시베이션층(PSV1) 내지 제3 패시베이션층(PSV3)을 관통하는 제5 콘택 홀(CH5)을 통해 상기 제5 소스 전극(SE5)에 연결될 수 있다.
상기 연결 라인(CNL)은 상기 제2 패시베이션층(PSV2) 및 상기 제3 패시베이션층(PSV3)을 관통하는 제1 콘택 홀(CH1)을 통해 상기 제1 게이트 전극(GE1)에 연결될 수 있다. 또한, 상기 연결 라인(CNL)은 상기 제1 패시베이션층(PSV1) 내지 상기 제3 패시베이션층(PSV3)을 관통하는 제2 콘택 홀(CH2)을 통해 제3 드레인 전극(DE3) 및 제4 드레인 전극(DE4)에 연결될 수 있다.
상기 보조 연결 라인(AUX)은 상기 제3 패시베이션층(PSV3)을 관통하는 제8 콘택 홀(CH8)을 통해 상기 초기화 전원 라인(IPL)에 연결될 수 있다. 또한, 상기 보조 연결 라인(AUX)은 상기 제1 패시베이션층(PSV1) 내지 상기 제3 패시베이션층(PSV3)을 관통하는 제9 콘택 홀(CH9)을 통해 상기 제4 소스 전극(SE4) 및 이전 행의 제7 드레인 전극(DE7)에 연결될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제6 드레인 전극(DE6)과 제1 전극(AD) 사이에서 상기 제6 드레인 전극(DE6)과 상기 제1 전극(AD)을 연결하는 매개체로 제공되는 패턴일 수 있다. 상기 브릿지 패턴(BRP)은 상기 제1 패시베이션층(PSV1) 내지 상기 제3 패시베이션층(PSV3)을 관통하는 제7 콘택 홀(CH7)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결된다.
상기 제1 데이터 배선(DL1) 등이 형성된 상기 기판(SUB)에는 제4 패시베이션층(PSV4) 및 제1 절연층(INS1)이 제공될 수 있다.
상기 제1 절연층(INS1) 상에는 상기 발광 소자(OLED)가 제공될 수 있다. 상기 발광 소자(OLED)는 제1 전극(AD), 제2 전극(CD), 및 상기 제1 전극(AD)과 제2 전극(CD) 사이에 제공된 발광층(EML)을 포함할 수 있다.
상기 제1 전극(AD)은 상기 제1 절연층(INS1) 상에 제공될 수 있다. 상기 제1 전극(AD)은 상기 제1 절연층(INS1)을 관통하는 제10 콘택 홀(CH10)을 통해 상기 브릿지 패턴(BRP)에 연결될 수 있다. 상기 브릿지 패턴(BRP)은 제7 콘택 홀(CH7)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결되어 있으므로, 상기 제1 전극(AD)은 최종적으로 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제1 전극(AD) 등이 형성된 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 발광 영역을 구획하는 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2)은 상기 제1 전극(AD)의 상면을 노출하며 상기 화소(PXL)의 둘레를 따라 상기 기판(SUB)으로부터 돌출될 수 있다.
상기 제2 절연층(INS2)에 의해 둘러싸인 발광 영역에는 상기 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 상기 제2 전극(CD)이 제공될 수 있다. 상기 제2 전극(CD) 상에는 상기 제2 전극(CD)을 커버하는 봉지층(SLM)이 제공될 수 있다.
상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들면, 상기 제1 전극(AD)은 애노드 전극일 수 있으며, 상기 제2 전극(CD)은 캐소드 전극일 수 있다.
또한, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 상기 발광 소자(OLED)가 배면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극(AD)이 투과형 전극이며, 상기 제2 전극(CD)이 반사형 전극일 수 있다. 상기 발광 소자(OLED)가 전면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극이 반사형 전극이며, 상기 제2 전극이 투과형 전극일 수 있다. 상기 발광 소자(OLED)가 양면 발광형 유기 발광 표시 소자인 경우, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 모두 투과형 전극일 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
SUB: 기판 BF: 버퍼층
PSV: 패시베이션층 INS: 절연층
SLM: 봉지층 PXL: 화소부
DA: 표시 영역 NDA: 비표시 영역
BA: 벤딩 영역 OPN: 개구

Claims (17)

  1. 표시 영역 및 상기 표시 영역의 일측에 제공되는 벤딩 영역을 포함하는 기판;
    상기 기판의 상기 벤딩 영역 상에 제공되는 제1 절연층;
    상기 제1 절연층 상에 제공되고 적어도 하나의 개구를 포함하는 제2 절연층; 및
    상기 제2 절연층 및 상기 개구 상에 제공되는 제3 절연층을 포함하고,
    상기 기판의 상기 표시 영역 상에는 영상을 표시하기 위한 화소부가 제공되고,
    상기 개구 내에서 상기 제1 절연층과 상기 제3 절연층이 접촉하는 표시 장치.
  2. 제1항에 있어서,
    상기 개구는 복수 개 제공되는 표시 장치.
  3. 삭제
  4. 표시 영역 및 상기 표시 영역의 일측에 제공되는 벤딩 영역을 포함하는 기판;
    상기 기판의 상기 벤딩 영역 상에 제공되는 제1 절연층;
    상기 제1 절연층 상에 제공되고 적어도 하나의 개구를 포함하는 제2 절연층; 및
    상기 제2 절연층 및 상기 개구 상에 제공되는 제3 절연층을 포함하고,
    상기 기판의 상기 표시 영역 상에는 영상을 표시하기 위한 화소부가 제공되고,
    상기 제2 절연층은 복수의 하위 절연막을 포함하고, 복수의 상기 하위 절연막의 각 층은 서로 다른 직경의 개구를 포함하는 표시 장치.
  5. 제4항에 있어서,
    복수의 상기 하위 절연막은 상기 제1 절연층과 가까운 하위 절연막일수록 큰 직경의 개구를 포함하는 표시 장치.
  6. 제2항에 있어서,
    상기 벤딩 영역의 가장자리에 위치하는 상기 개구의 직경이 상기 벤딩 영역의 안쪽에 위치하는 상기 개구의 직경보다 큰 표시 장치.
  7. 제1항에 있어서,
    상기 제1 절연층은 복수의 유기막을 포함하는 표시 장치.
  8. 제1항에 있어서,
    상기 개구의 깊이는 상기 제3 절연층의 두께보다 작은 표시 장치.
  9. 제1항에 있어서,
    상기 기판의 상기 벤딩 영역은 5㎜ 이하의 곡률 반경을 갖도록 접힐 수 있는 표시 장치.
  10. 제1항에 있어서,
    상기 개구의 직경은 0.5㎛ 내지 2㎛인 표시 장치.
  11. 제1항에 있어서,
    상기 표시 장치는 상기 벤딩 영역에서 서로 절연된 복수의 배선을 포함하고,
    상기 개구는 상기 복수의 배선 사이에 제공되는 표시 장치.
  12. 제11항에 있어서,
    상기 개구는 복수의 열(row)의 형태로 제공되는 표시 장치.
  13. 표시 영역 및 상기 표시 영역의 일측에 제공되는 벤딩 영역을 포함하는 기판;
    상기 기판의 상기 벤딩 영역 상에 제공되는 제1 절연층;
    상기 제1 절연층 상에 제공되고 적어도 하나의 개구를 포함하는 제2 절연층; 및
    상기 제2 절연층 및 상기 개구 상에 제공되는 제3 절연층을 포함하고,
    상기 기판의 상기 표시 영역 상에는 영상을 표시하기 위한 화소부가 제공되고, 상기 제2 절연층의 두께는 5㎛ 내지 10㎛인 표시 장치.
  14. 제1항에 있어서,
    상기 제2 절연층의 상면으로부터 상기 제3 절연층의 상면까지의 거리는 30㎛ 내지 150㎛인 표시 장치.
  15. 제1항에 있어서,
    상기 화소부는 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함하고,
    상기 제2 전극은 상기 표시 영역 상에 제공된 제2 절연층 상에 제공되는 표시 장치.
  16. 제15항에 있어서,
    상기 제2 전극 상에 제공되는 봉지층을 더 포함하고,
    상기 봉지층은 상기 표시 영역 상에 제공되며 상기 벤딩 영역을 커버하지 않는 표시 장치.
  17. 삭제
KR1020170064020A 2017-05-24 2017-05-24 표시 장치 KR102343794B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170064020A KR102343794B1 (ko) 2017-05-24 2017-05-24 표시 장치
US15/870,670 US10609829B2 (en) 2017-05-24 2018-01-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170064020A KR102343794B1 (ko) 2017-05-24 2017-05-24 표시 장치

Publications (2)

Publication Number Publication Date
KR20180129007A KR20180129007A (ko) 2018-12-05
KR102343794B1 true KR102343794B1 (ko) 2021-12-28

Family

ID=64400580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064020A KR102343794B1 (ko) 2017-05-24 2017-05-24 표시 장치

Country Status (2)

Country Link
US (1) US10609829B2 (ko)
KR (1) KR102343794B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113272880A (zh) * 2019-01-11 2021-08-17 Lg伊诺特有限公司 用于显示器的基板
CN117153047A (zh) * 2019-04-29 2023-12-01 Lg伊诺特有限公司 用于显示器的基板
KR20200140444A (ko) * 2019-06-05 2020-12-16 삼성디스플레이 주식회사 표시 장치
CN113056827B (zh) 2019-10-29 2024-07-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220052390A (ko) * 2020-10-20 2022-04-28 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092230A1 (en) * 2015-09-30 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611155B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100730152B1 (ko) * 2005-10-14 2007-06-19 삼성에스디아이 주식회사 플렉시블 평판 표시장치
CN103972264A (zh) * 2013-01-25 2014-08-06 财团法人工业技术研究院 可挠性电子装置
KR101796812B1 (ko) 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
JP6603486B2 (ja) * 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
KR102402759B1 (ko) * 2015-05-29 2022-05-31 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
US20170223816A1 (en) * 2016-02-01 2017-08-03 Ibiden Co., Ltd. Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
KR102385458B1 (ko) * 2016-10-06 2022-04-13 삼성디스플레이 주식회사 플렉서블 표시 장치 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092230A1 (en) * 2015-09-30 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices

Also Published As

Publication number Publication date
US10609829B2 (en) 2020-03-31
KR20180129007A (ko) 2018-12-05
US20180343753A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
KR102675575B1 (ko) 표시 장치
KR102632907B1 (ko) 표시 장치
US11721269B2 (en) Display device
KR102343794B1 (ko) 표시 장치
KR102597681B1 (ko) 표시 장치
KR102476724B1 (ko) 표시 장치
CN108074957B (zh) 显示装置
CN108074961B (zh) 显示装置
KR102324219B1 (ko) 표시 장치 및 이의 제조 방법
EP3343617B1 (en) Conductive pattern and display device having the same
KR102383745B1 (ko) 표시 장치
KR20180030363A (ko) 표시 장치
KR20150065554A (ko) 휘어진 디스플레이 장치
KR20180005097A (ko) 표시 장치
US20190130840A1 (en) Display device
US11367771B2 (en) Display device and method of manufacturing the same
US20220209147A1 (en) Display apparatus and method of manufacturing the same
KR20190070036A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant