KR102343681B1 - 열 차단 어셈블리, 이를 갖는 led 장치, 및 상기 열 어셈블리를 제조하는 방법 - Google Patents
열 차단 어셈블리, 이를 갖는 led 장치, 및 상기 열 어셈블리를 제조하는 방법 Download PDFInfo
- Publication number
- KR102343681B1 KR102343681B1 KR1020187034801A KR20187034801A KR102343681B1 KR 102343681 B1 KR102343681 B1 KR 102343681B1 KR 1020187034801 A KR1020187034801 A KR 1020187034801A KR 20187034801 A KR20187034801 A KR 20187034801A KR 102343681 B1 KR102343681 B1 KR 102343681B1
- Authority
- KR
- South Korea
- Prior art keywords
- thermal
- blocking
- led
- assembly
- emitting diode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000002955 isolation Methods 0.000 title claims description 34
- 230000000903 blocking effect Effects 0.000 claims abstract description 79
- 230000004888 barrier function Effects 0.000 claims abstract description 60
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000012080 ambient air Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000003570 air Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
- F21V29/50—Cooling arrangements
- F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
- F21V29/71—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks using a combination of separate elements interconnected by heat-conducting means, e.g. with heat pipes or thermally conductive bars between separate heat-sink elements
- F21V29/713—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks using a combination of separate elements interconnected by heat-conducting means, e.g. with heat pipes or thermally conductive bars between separate heat-sink elements in direct thermal and mechanical contact of each other to form a single system
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
- F21V29/50—Cooling arrangements
- F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
- F21V29/74—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
- F21V29/50—Cooling arrangements
- F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/10—Light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Led Device Packages (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Fastening Of Light Sources Or Lamp Holders (AREA)
- Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
Abstract
본 발명은 발광 다이오드(LED, 3)의 애노드 패드(30)와의 접속을 위해 실현되고 애노드 패드(30)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된 제1 열적 및 전기적 도전 차단부(10); LED(3)의 캐소드 패드(31)와의 접속을 위해 실현되고 캐소드 패드(31)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된 제2 열적 및 전기적 도전 차단부(11); 및 갭(G)의 양측 상의 차단부들의 위치들을 고정하기 위해 차단부들(10, 11)에 도포되는 본딩 층(12)을 포함하는 열 차단 어셈블리(1)를 설명한다. 본 발명은 상기 열 차단 어셈블리(1) 및 그에 장착된 적어도 하나의 LED(3)를 포함하는 LED 장치(5), 및 상기 열 차단 어셈블리(1)를 제조하는 방법을 추가로 설명한다.
Description
본 발명은 열 차단 어셈블리, LED 장치(LED arrangement), 및 열 차단 어셈블리를 제조하는 방법을 설명한다.
LED들은 (예를 들어, 레트로-피트 광 전구들(retro-fit light bulbs)로서) 일반적 조명 목적들을 위한 것뿐만 아니라 자동차 전조등과 같은 고 전력 응용들을 위한 광원들로서 보다 광범위하게 사용되고 있다. 발광 다이오드(LED)는 애노드 및 캐소드를 갖는 반도체 칩을 포함한다. 이러한 LED를 전자 회로 내에 포함시키기 위해, 그것은 일반적으로 장착 준비된 "패키지"의 형태로, 예를 들어 칩의 하부 측 상에 배열된 전극 패드들 - 즉, 애노드 패드 및 캐소드 패드 - 을 갖는 하부-접촉된 칩(bottom-contacted chip)으로서 제공된다. 이들 전극 패드는 유전체 재료 층에 도포된 도전성 코팅으로부터 이전에 에칭된, 인쇄 회로 보드(PCB)의 적절한 도체들에 본드될 수 있다.
LED는 동작 중에 열을 발생하고, 열의 양은 LED의 전력 밀도와 관련된다. 열적 손상으로 인한 다이오드 p-n 접합의 저하를 피하기 위해, 열은 LED로부터 멀리 빠져나가야 한다. 더 작은 LED 방출 표면적들(더 작은 다이들)을 갖고, 대응하여 고 전력 밀도(W/㎟)를 갖는 고 전력 LED들 쪽으로 가는 경향이 있다. 조명 응용들에서 사용되는 유형의 고 전력 LED들은 극도로 뜨거워질 수 있다. 그러므로, 하부-접촉된 LED로부터 열을 멀리 빼내기 위해서, 히트싱크는 일반적으로 PCB의 반대 측 상에 장착된다. 주 히트싱크는 그러므로 PCB를 통해 액세스되고, 리드 프레임은 LED로부터의 열을 PCB 재료 내로 보내기 위해 사용된다. 애노드 및 캐소드 패드들로부터의 열은 그들이 본드되는 도전성 트랙들에 의해 차지되고, 유전체 층을 통해 지나가고, 히트싱크에 의해 차지 또는 발산된다. 유전체 층 또는 열-전기 계면은 그것이 LED로부터의 열 전달에 악영향을 주기 때문에 문제이다. 이것은 유전체가 주로 폴리머와 같은 전기 절연체이기 때문이고, 일반적으로 대부분의 금속들의 열 전도율보다 전형적으로 상당히 낮은 열 전도율을 갖는, 빈약한 열 도체라는 것을 의미한다. PCB의 유전체 층은 그러므로 LED로부터의 열 경로 내에 사실상 열 장벽을 생기게 한다.
종래 기술의 방식들의 또 하나의 문제는 통상적인 인쇄 회로 보드 상의 도전성 트랙은 매우 얇고, 일반적으로 두께가 수십 마이크로미터이므로, 단지 제한된 열 용량을 갖는다는 것이다. 이 문제를 다루는 한 방식에서, 도전성 트랙들은 구리 재료의 얇은 층으로부터 에칭되지 않지만, 대신에 마이크로-밀링과 같은 적합한 재료 제거 기술을 사용하여 비교적 두꺼운(두께가 수백 마이크로미터) 층의 도전 재료로부터 형성된다. 그러나, 도전성 트랙들이 그들의 열 용량을 증가시키기 위해 다소 두껍게 만들어져도, 이것은 동작 중에 고 전력 LED에 의해 발생된 열의 양들을 다루기에 불충분하다는 것이 관찰되었다.
그러므로, 본 발명의 목적은 위에 언급된 문제들을 극복하는 동작 중에 LED로부터 열을 발산하는 개선된 방식을 제공하는 것이다.
본 발명의 목적은 청구항 1의 열 차단 어셈블리에 의해; 청구항 9의 LED 장치에 의해, 그리고 열 차단 어셈블리를 제조하는 청구항 11의 방법에 의해 달성된다.
본 발명에 따르면, 열 차단 어셈블리는 발광 다이오드의 애노드 패드와의 접속을 위해 실현되고 애노드 패드에서 나오는 열에 대한 본질적으로 완전한 열 경로를 제공하는 적어도 하나의 제1 열적 및 전기적 도전 차단부; 발광 다이오드의 캐소드 패드와의 접속을 위해 실현되고 캐소드 패드에서 나오는 열에 대한 본질적으로 완전한 열 경로를 제공하는 적어도 하나의 제2 열적 및 전기적 도전 차단부; 및 갭의 양측 상의 차단부들의 위치들을 고정하기 위해 차단부에 도포되는 본딩 층을 포함하는 자립형 유닛이다.
열적 및 전기적 도전 차단부는 전극 패드에서 나오는 열을 발산하기 위한 열 확산기 또는 히트싱크로서 기능한다. 열이 시스템에서 나갈 수 있는 본질적으로 3가지 방식, 즉 대류, 전도 및 복사가 있다. 대류에 의한 열 손실은 일반적으로 주위 공기로 가고; 전도에 의한 열 손실은 시스템 또는 어셈블리가 다른 물체들에 물리적으로 접속되는 방식에 의해 결정될 것이고; 복사에 의한 열 손실은 일반적으로 고온에서만 상당하다. LED 히트싱크의 경우에, 열 손실의 주된 모드들은 대류 및 전도이다. 본 발명의 맥락에서, "전극 패드에서 나오는 열에 대한 완전한 열 경로를 제공하는"이라는 표현은 관련된 열적 및 전기적 도전 차단부가 본질적으로 위에 요약된 열 손실의 3가지 모드를 통해 그것이 접속된 전극 패드로부터의 열의 단독 도체라는 것을 의미하고, 또한 "전극 패드에서 나오는 열의 완전한 열 발산을 제공하는"이라고 표현될 수 있다. 도전 차단부들의 재료 및 형태의 적절한 선택으로, 이들은 다른 히트싱크 필요가 그 전극 패드에서 나오는 열을 발산 또는 싱크하기 위해 요구되지 않는다는 의미에서 완전한 열 경로를 제공한다. 그러므로, 열 차단 어셈블리는 동작 중에 LED를 냉각시키기 위해 어떤 추가의 히트싱크 또는 열 확산기의 필요가 없다는 의미에서 자립형 유닛이다. 열적 및 전기적 도전 차단부의 치수들(높이, 폭, 두께 등)은 그 차단부의 열 용량이 그것이 접속되는 LED 전극으로부터 열을 싱크하기에 충분한 것을 보장하도록 선택될 수 있다.
본 발명의 맥락에서, "발광 다이오드"는 LED 칩인 것으로, 예를 들어 조명 회로 내에 배치하기 위한 칩-스케일 패키지(chip-scale package)(CSP) LED로서 이해될 수 있다. 본 발명에 따른 자립형 열 차단 어셈블리의 장점은 차단부가 동작 중에 LED의 뜨거운 전극(애노드 또는 캐소드)으로부터의 매우 효율적이고 효과적인 열 전달을 보장하고, 동시에 구동 전압 단자와 그 전극 사이에 직접적인 전기 접속기로서 기능한다는 것이다. 용어 "자립형"은 본 발명의 열 차단 어셈블리가 구동기와의 전기적 접속을 위해 PCB 상의 접점들에 장착될 필요가 없고; 더구나 본 발명의 열 차단 어셈블리는 어느 추가의 히트싱크에 장착될 필요가 없다는 것을 나타내기 위해 사용된다. LED 장치의 어셈블리는 단순화될 수 있는데, 왜냐하면 PCB 상에 열 발산 도전성 트랙들을 더 이상 준비할 필요도 없고, PCB에 열 차단 어셈블리의 차단부들을 솔더할 필요가 없기 때문이다. 열 차단 어셈블리는 대부분 주변 공기일 수 있지만 또한 열 차단 어셈블리가 장착될 수 있는 기계적 지지부를 포함할 수 있는, 차단부들을 통하는 하나 이상의 LED들로부터 및 거기서부터 주변부들까지의 중단되지 않고 제한되지 않은 열 흐름 경로를 제공한다. 본 발명의 열 차단 어셈블리에서, 유전체 재료는 열 경로부터 완전히 제거되었다. 바꾸어 말하면, 열의 소스(LED의 전극 패드)와 주 히트싱크 사이에 더 이상 어떤 열 장벽이 없다. LED 칩의 온도는 그러므로 차단부들을 통하는 효율적이고 효과적인 열 전달에 의해 바람직하게 낮은 레벨로 유지될 수 있다. 이것은 본 발명의 자립형 열 차단 어셈블리를 포함하는 임의의 LED 디바이스 또는 응용의 유용한 수명을 바람직하게 연장시킬 수 있다. 대안적으로 또는 또한, 효율적인 열 전달은 LED가 (등가적인 LED를 갖는 종래 기술의 열 차단 어셈블리에 비해) 더 높은 전력으로 구동되게 할 수 있으므로, LED의 광 출력은 증가될 수 있다. 이것은 도전성 트랙들과 히트싱크 사이의 유전체 층의 존재로 인해 LED 칩으로부터의 덜 효율적인 열 전달을 특징으로 하는 종래 기술의 장치들과 확실히 대조된다.
제1 및 제2 차단부들은 기능적으로 및 구조적으로 분리된 요소들이고, 갭을 가로질러 서로 마주하고 있다. 어셈블리의 구조적 안정성을 보장하기 위해, 열 차단 어셈블리의 제1 및 제2 차단부들은 본딩 층에 의해 제 위치에 안전하게 유지된다. 본 발명의 맥락에서, "본딩 층"은 유전체 재료, 즉, 2개의 차단부들 간에 구조적 접속을 제공하기에 충분히 강성인 전기적 분리 재료의 층 또는 시트로서 이해된다. 이것은 제1 및 제2 차단부들의 형상들에 따라, 임의 수의 방식들로 달성될 수 있다. 예를 들어, 유전체 재료의 하나 이상의 본딩 층이 제1 및 제2 차단부들을 본드하기 위해 사용될 수 있다. 본 발명의 열 차단 어셈블리에서, 본딩 층은 열 경로 외부에 본질적으로 완전히 놓이도록 배열된다. 한 실시예에서, 본딩 층은 중간 갭을 브리지하지만 갭 내로 연장하지 않는, 제1 및 제2 차단부들의 2개의 동일 평면 외부 표면 위에 놓이도록 도포된다. 대안적으로, 하나 이상의 본딩 층은 열 경로에 직교하는 평면에서 제1 및 제2 차단부들의 2개의 대향하는 표면들 사이에 도포될 수 있다.
본 발명에 따르면, LED 장치는 이러한 열 차단 어셈블리 및 발광 다이오드의 애노드 패드와 제1 차단부 사이의 제1 전기적 접속 및 발광 다이오드의 캐소드 패드와 제2 차단부 사이의 제2 전기적 접속에 의해 열 차단부에 장착된 적어도 하나의 발광 다이오드를 포함한다.
본 발명에 따른 LED 장치의 장점은 보다 효율적인 열 전달이 바람직하게 낮은 비용으로 달성될 수 있다는 것이다. 아래에 설명되는 것과 같이, 열 차단 어셈블리는 SMD 리플로우 공정들과 같은 기존의 공정들을 사용하여 제조될 수 있거나 어셈블될 수 있으므로, 본 발명의 LED 장치는 상당한 추가의 노력 없이 실현될 수 있다. 자립형 열 차단 어셈블리에 장착된 LED를 갖는 본 발명의 LED 장치는 그러므로 "히트싱크 상의 LED"라고 할 수 있다.
본 발명에 따르면, 열 차단 어셈블리를 제조하는 방법은 발광 다이오드의 애노드 패드와의 접속을 위하고 애노드 패드에서 나오는 열에 대한 본질적으로 완전한 열 경로를 제공하도록 치수화된 적어도 하나의 제1 열적 및 전기적 도전 차단부를 제공하는 단계; 발광 다이오드의 캐소드 패드와의 접속을 위해 실현되고 캐소드 패드에서 나오는 열에 대한 본질적으로 완전한 열 경로를 제공하도록 치수화된 적어도 하나의 제2 열적 및 전기적 도전 차단부를 제공하는 단계; 갭의 양측 상에 차단부들을 배열하는 단계; 및 차단부들의 위치들을 고정하기 위해 차단부들에 본딩 층을 도포하는 단계를 포함한다.
본 발명의 방법의 장점은 그것이 효율적인 열 전달을 특징으로 하는 열 차단 어셈블리의 비교적 경제적인 제조를 가능하게 한다는 것이다. LED 전극 패드들을 수용하기 위한 열적 및 전기적 도전 차단부들의 배치는 패드들로부터 나오는 열을 효과적으로 발산하기 위해 중단되지 않고 제한되지 않은 열 흐름 경로를 제공하고, 또한 차단부들이 구동기와의 전기적 접속으로서 기능할 수 있는 것을 보장한다. 차단부들의 상부 표면들의 레벨에서, 갭의 폭은 바람직하게는 열 차단 어셈블리에 장착되는 발광 다이오드 칩의 애노드-캐소드 갭을 초과하지 않는다. 갭 폭은 예를 들어 약 0.2㎜의 범위에 있을 수 있다. 애노드-캐소드 갭은 본 맥락에서 LED 칩의 애노드와 캐소드 전극들 사이의 최단 거리, 예를 들어 플립-칩 LED의 하부 상의 (일반적으로 직사각형) 접점들 사이의 최단 거리인 것으로 이해된다. 여기서, 용어 "열 차단부의 상부 표면"은 LED가 장착되는 표면으로서 이해되는 반면, 용어 "열 차단부의 하부 표면"은 열 차단부의 반대 측 상의 표면으로서 이해된다.
종속 청구항들 및 다음의 설명은 본 발명의 특히 유리한 실시예들 및 특징들을 개시한다. 실시예들의 특징들은 적절히 조합될 수 있다. 하나의 청구항 카테고리의 맥락에서 설명된 특징들은 다른 청구항 카테고리에 동등하게 적용할 수 있다.
다음에서, 그러나 어떤 식으로 본 발명을 제한하지 않고, 발광 다이오드는 애노드 및 캐소드 패드들이 LED 칩 아래에 배열된 하부-접촉된 LED 칩인 것으로 가정할 수 있다. 이런 유형의 LED 칩은 보통 "플립 칩"이라고 한다. 용어들 "열 차단 어셈블리"와 "열 차단부"는 동의어이고 다음에 서로 교환하여 사용될 수 있다,
본 발명의 열 차단 어셈블리의 유리한 열적 특성들은 그것을 LED로부터의 효율적인 열 전달이 바람직하고/하거나 필요한 임의의 응용들에 적합하게 한다. 본 발명에 따른 열 차단 어셈블리는 특히 자동차 전조등 장치들과 같은 응용들에서 실현하기에 특히 적합한데, 왜냐하면 전방 빔을 위해 요구되는 높은 광 출력은 높은 LED 칩 온도들과 연관되기 때문이다. 본 발명의 열 차단 어셈블리의 열적 및 전기적 도전 차단부들에 의해 달성된 효율적인 열 전달은 본 발명에 따른 LED 장치 내의 LED의 양호하게 긴 수명 및 양호하게 높은 광 출력을 보장한다. 예를 들어, 자동차 전조등 조명 응용에서, 본 발명의 LED 장치는 적어도 1.0W/㎟의 전력 밀도를 갖는 발광 다이오드를 포함할 수 있다.
열적 및 전기적 도전 차단부는 양호한 열 도체와 양호한 전기적 도체 둘 다인 임의의 적합한 재료로 이루어질 수 있다. 바람직하게는, 차단부는 구리와 같은 금속으로 이루어진다. 바람직하게는, 차단부는 적어도 1.0㎜의 두께, 더 바람직하게는 적어도 5.0㎜의 두께, 가장 바람직하게는 적어도 20㎜의 두께를 갖는다. 차단부는 주물 금속 편으로 이루어질 수 있고/있거나, 밀링, 터닝 등과 같은 임의의 적합한 가공 기술들을 사용하여 고체 금속 블록으로부터 가공될 수 있다.
LED 칩 패키지의 애노드 접속기와 캐소드 접속기는 서로 전기적으로 분리되어야 한다. 제1 및 제2 열적 및 전기적 도전 차단부들 간의 갭은 유전체 재료로 채워질 수 있다. 그러나, 본 발명의 양호한 실시예에서, 갭은 임의의 유전체 재료로 채워지지 않고 간단히 공기-갭이다. 제1 및 제2 열적 및 전기적 도전 차단부들 간의 공기-갭의 장점은 LED가 금속과 유전체 재료들의 고르지 않은 팽창으로부터 기계적 응력을 받지 않는다는 것이다.
제1 및 제2 차단부들은 기능적으로 및 구조적으로 분리된 요소들이고, 갭을 가로질러 서로 마주하고 있다. 어셈블리의 구조적 안정성을 보장하기 위해, 열 차단 어셈블리의 제1 및 제2 차단부들은 소정의 방식으로 양호하게 접속된다. 이것은 제1 및 제2 차단부들의 형상들에 따라, 임의 수의 방식들로 달성될 수 있다. 예를 들어, 하나 이상의 접속 또는 본딩 층이 제1 및 제2 차단부들을 접속 또는 본드하기 위해 사용될 수 있다. 이러한 본딩 층은 바람직하게는 열 경로 외부에 놓이도록 배열된다. 한 실시예에서, 본딩 층은 중간 갭을 브리지하지만 갭 내로 연장하지 않는, 제1 및 제2 차단부들의 2개의 동일 평면 외부 표면 위에 놓이도록 도포된다.
대안적으로, 하나 이상의 접속 또는 본딩 층이 열 경로에 직교하는 평면 내에 제1 및 제2 차단부들의 2개의 대향하는 표면들 사이에 도포될 수 있다. 차단부들을 주변들과 전기적으로 분리시키는 것이 유리하다. 이러한 분리는 예를 들어, LED의 전극들 양단의 단락 회로를 방지할 수 있다.
위에 설명된 것과 같이, 접속 또는 본딩 층은 유전체 층을 포함한다. 임의의 적합한 재료, 예를 들어, 유전체 호일이 사용될 수 있다. 예를 들어, 유전체 본딩 호일은 차단형 어셈블리의 제1 및 제2 차단부들의 인접한 또는 동일 평면 외부 표면들 위에 도포될 수 있다. 한 이러한 호일이 차단형 어셈블리의 2개의 대향하는 외부 측들 위에 도포될 수 있다. 이것은 전체 어셈블리가 구조적으로 안정한 것을 보장한다. 열 차단 어셈블리가 고유하게 열적으로 및 전기적으로 자립형이기 때문에, 그리고 본딩 층들은 구조적 안정성을 보장하기 때문에, 본 발명의 열 차단 어셈블리는 임의의 추가의 기계적 지지부를 요구하지 않는다는 추가의 장점을 갖는다.
차단부는 구리와 같은 금속의 고체 블록을 본질적으로 포함할 수 있다. 차단부의 주 목적은 LED 칩의 전극으로부터 멀리 열을 효과적으로 내보내는 것이기 때문에, 차단부의 표면적을 최대화하는 것이 유리하다. 그러므로, 본 발명의 양호한 실시예에서, 차단부는 다수의 냉각 핀을 포함한다. 이들은 예를 들어, 수평 또는 수직 배열에서 실현될 수 있고, 차단부의 열 발산을 더욱 향상시키기 위해 열 차단 어셈블리를 포함하는 디바이스의 캐비티 내로 향하도록 바람직하게 지향된다. 이러한 핀들 또는 라미나 요소들은 주변 공기로의 대류에 의한 열 전달을 상당히 증가시킬 수 있다.
차단부들은 임의의 적합한 형상을 갖도록 구성될 수 있다. 예를 들어, 제1 차단부 및 제2 차단부는 본질적으로 동일한 구조들을 포함하고, 서로의 기하학적 미러-영상들일 수 있다. 제1 차단부와 제2 차단부는 동일한 크기일 수 있으므로, 각각의 차단부는 동일한 열 전달 용량을 갖는다. 예를 들어, 각각의 열 차단부는 높이가 15.0 - 20㎜ 정도이고 단면적이 1.0㎠ 정도인, 본질적으로 직사각형 형상으로 실현될 수 있다. 이러한 실현은 충분한 공간이 열 차단 어셈블리를 위해 가용할 때 적합할 수 있다. 열은 차단부의 몸체를 통해 모든 방향들로 이동할 것이지만, 차단부의 높이는 본 예에서 그것의 폭보다 크기 때문에, 용어 "열 경로"는 LED의 발광 표면에 대향하는 방향으로 연장하도록 그려질 수 있다.
더 소형의 응용에서, 열 차단 어셈블리에 가용한 전체 높이는 설계 제약들로 인해 제한될 수 있다. 그 경우에, 전체적인 열 차단부는 높이가 1.0 - 5.0㎜ 정도이고, 폭 및/또는 깊이가 2.0㎝ 정도인, 본질적으로 직사각형 또는 정사각형 형상으로 실현될 수 있다. 이러한 실시예에서, 주된 "열 경로"는 LED로부터 밖으로 방사상 연장하도록 그려질 수 있다. 바람직하게는, 제1 차단부는 제2 차단부보다 크다. 가능한 양호한 실시예에서, 제1 차단부와 제2 차단부는 상보적 구조들을 포함한다. 예를 들어, 제1 차단부의 일부는 제2 차단부 위로 연장할 수 있다. 이러한 실현은 LED의 애노드가 캐소드보다 상당히 더 뜨거워질 수 있다는 사실을 고려하고, 제1 차단부의 열 용량이 제2 차단부의 것보다 크게 되게 한다.
제1 및 제2 차단부들은 총괄하여 "주 히트싱크"로서 간주될 수 있다. 주 히트싱크의 열 전달 능력은 보조 히트싱크에 의해 증가될 수 있다. 예를 들어, 유전체 층이 제1 및 제2 차단부들의 인접한 외부 표면들 위에 도포될 때, 외부의 구조적 지지부는 유전체 층 위에 도포될 수 있다. 이러한 외부 지지부는 예를 들어, 열 차단 어셈블리의 2개의 대향하는 측들 상에서 사용될 수 있다.
본 발명의 열 차단 어셈블리의 제조는 위에 이미 표시된 것과 같이 비교적 적은 수의 어셈블리 단계들을 요구하므로, 바람직하게 간단하다. 예를 들어, 열 차단 어셈블리가 2개의 동일한 형상의 열적 및 전기적 도전 차단부들을 사용하여 구성될 때, 이들은 갭에 의해 물리적으로 분리되도록 배열될 수 있다. 이 경우에, 방법은 바람직하게는 또한 차단부들 간에 임시 스페이서를 배열하는 단계를 포함한다. 예를 들어, 플라스틱의 얇은 층이 차단부들의 대향하는 면들 사이에 배치될 수 있다. 이 스페이서는 나중에 제거될 수 있다.
본 발명의 추가의 양호한 실시예에서, 방법은 제1 차단부를 제2 차단부로부터 분리시키는 단계를 포함한다. 이것은 예를 들어 차단부들의 인접한 외부 표면들 위에 유전체 층을 도포함으로써 달성될 수 있다. 이것은 캐소드와 애노드에 각각 접속된 차단부들 사이의 의도하지 않은 전기적 접속을 방지할 수 있다. 유전체 층은 예를 들어 핫 프레스 공정 단계에서, 접착제를 사용하여 도포될 수 있다. 차단부들은 바람직하게는 금속 층으로 이루어지고 동작 중에 LED에 의해 발생된 열로 인해 팽창할 수 있기 때문에, 이러한 실시예에서 유전체 층 및 차단부는 바람직하게는 본질적으로 동일한 열 팽창 계수들을 갖도록 선택된다. 이것은 유전체 층이 차단부로부터 떨어지지 않는 것을 보장할 수 있다. 예를 들어, 차단부들은 구리로 이루어질 수 있고, 유전체 층용의 재료는 유전체 층의 평면에서 구리와 본질적으로 동일한 열 팽창 계수를 갖도록 선택될 수 있다. 이 평면은 데카르트 공간(Cartesian space) 내의 XY 평면으로서 간주될 수 있다. 이들 CTE를 본질적으로 동일하게 하면 애노드-캐소드 갭이 안정적으로 유지되는(즉, 상당히 변화하지 않는) 것이 보장된다. 이것은 유전체 재료의 Z-방향 CTE가 그것의 XY-평면 CTE 및 차단부들의 CTE보다 높더라도 그럴 것인데, 왜냐하면 열 차단부는 Z-방향에서의 유전체 재료의 임의의 열 팽창에 대해 가능하도록 쉽게 설계될 수 있기 때문이다.
본 발명에 따른 열 차단 어셈블리는 단일 유닛으로서 통합된 다수의 물리적으로 분리된 소자를 본질적으로 포함한다. 열 차단 어셈블리가 강건하고 안정한 것을 보장하기 위해, 소자들은 바람직하게 안전하게 접속된다. 본 발명의 한 양호한 실시예에서, 2개의 차단부가 차단부들의 외부 인접한 측들에 접착제에 의해 고정된 유전체 층들에 의해 특정한 구성 내에 유지된다. 추가적인 안정성이 유전체 층들에 외부 지지부를 접착시킴으로써 달성될 수 있고, 예를 들어 외부 지지부는 접착제에 의해 유전체 층에 고정될 수 있다.
본 발명에 따른 자립형 열 차단 어셈블리는 다수의 LED 칩을 수용할 수 있다. 예를 들어, 제1 및 제2 차단부들은 각각 그 사이에 갭이 있는 2개의 물리적으로 분리된 요소를 포함할 수 있다. 차단부의 요소들 간의 갭은 제1과 제2 차단부들 사이의 공기 갭에 직교하는 방향으로 연장한다. 한 예시적인 실시예에서, 2개의 LED 칩이 나란히 배열된다. 이 목적을 위해, 제1 차단부는 2개의 본질적으로 동일한 제1 차단부 요소를 포함하고, 제2 차단부는 2개의 본질적으로 동일한 제2 차단부 요소를 포함한다. 2개의 애노드 패드 각각은 제1 차단부 요소에 본드된다. 2개의 캐소드 패드 각각은 제2 차단부 요소에 본드된다. 또 하나의 예시적인 실시예에서, 3개의 LED 칩이 나란히 배열된다. 이 목적을 위해, 각각의 차단부는 하나의 더 큰 요소 및 하나의 더 작은 요소를 포함하고, 이들은 제1 LED가 더 큰 제1 차단부 요소 및 더 작은 제2 차단부 요소에 걸치고; 제2 LED가 더 큰 제1 차단부 요소 및 더 큰 제2 차단부 요소에 걸치고; 제3 LED가 더 작은 제1 차단부 요소 및 더 큰 2 차단 요소에 걸치도록 서로 상쇄되게 배열된다.
대량 생산 제품들의 전기 회로들은 일반적으로 고도의 자동화를 사용하여 제조된다. 각각의 부분은 배치 및 솔더링과 같은 오차 없는 처리 단계들을 보장하기 위한 엄격한 요건들에 따라야 한다. LED 칩이 장착되는 기판은 매우 정밀하게 정해져야 하는데, 왜냐하면 LED 칩의 단지 약간의 올바르지 않은 배치라도 받아들일 수 없는 결함일 수 있기 때문이다. 그러므로, 본 발명의 방법의 추가의 양호한 실시예에서, 주 및/또는 보조 히트싱크의 컴포넌트들은 적합한 정렬 수단을 사용하여 임시로 고정될 수 있다. 예를 들어, 제1 차단부는 차단부들(및 스페이서) 내의 홀들을 통해 연장하는 핀 또는 볼트에 의해 (임시 스페이서를 가로질러) 제2 차단부에 대해 정렬될 수 있다. 이들은 나중에 제거될 수 있다. 본 발명의 방법의 또 하나의 양호한 실시예에서, 정렬 수단은 유전체 층의 위치를 정하기 위해 차단부의 외부 면 상에 배열될 수 있다. 본 발명의 방법의 또 하나의 양호한 실시예에서, 가이드가 차단부에 대해 보조 히트싱크를 정렬하기 위해 사용될 수 있다. 가이드는 경화 단계 또는 핫 프레스 단계 동안 제 위치에 유지하기 위해 보조 히트싱크에 볼트 또는 나사로 조여질 수 있고, 열 차단부가 완성될 때 다시 제거된다.
본 발명의 다른 목적들 및 특징들이 첨부 도면과 함께 고려된 다음의 상세한 설명들로부터 분명해질 것이다. 그러나, 도면은 단지 예시의 목적들을 위해 설계된 것이지 본 발명의 제한들의 정의로서는 아니라는 것을 이해하여야 한다.
도 1은 본 발명에 따른 열 차단 어셈블리의 제1 실시예의 사시도를 도시하고;
도 2는 본 발명에 따른 LED 장치의 실시예에서의 도 1의 열 차단 어셈블리의 평면도를 도시하고;
도 3 - 5는 본 발명의 방법의 실시예의 어셈블리 단계들을 도시하고;
도 6은 본 발명에 따른 LED 장치의 제2 실시예의 사시도를 도시하고;
도 7은 도 6의 LED 장치의 분해도를 도시하고;
도 8은 본 발명에 따른 LED 장치의 제3 실시예의 사시도를 도시하고;
도 9는 도 8의 LED 장치의 분해도를 도시하고;
도 10은 본 발명에 따른 LED 장치의 실시예를 관통하는 단면도를 도시하고;
도 11은 종래 기술의 LED 장치를 관통하는 단면도를 도시한다.
도면에서, 유사한 번호들은 전체에 걸쳐 유사한 물체들을 표시한다. 도면 내의 물체들은 반드시 축척에 맞게 그려지지 않았다.
도 2는 본 발명에 따른 LED 장치의 실시예에서의 도 1의 열 차단 어셈블리의 평면도를 도시하고;
도 3 - 5는 본 발명의 방법의 실시예의 어셈블리 단계들을 도시하고;
도 6은 본 발명에 따른 LED 장치의 제2 실시예의 사시도를 도시하고;
도 7은 도 6의 LED 장치의 분해도를 도시하고;
도 8은 본 발명에 따른 LED 장치의 제3 실시예의 사시도를 도시하고;
도 9는 도 8의 LED 장치의 분해도를 도시하고;
도 10은 본 발명에 따른 LED 장치의 실시예를 관통하는 단면도를 도시하고;
도 11은 종래 기술의 LED 장치를 관통하는 단면도를 도시한다.
도면에서, 유사한 번호들은 전체에 걸쳐 유사한 물체들을 표시한다. 도면 내의 물체들은 반드시 축척에 맞게 그려지지 않았다.
도 1은 본 발명에 따른 열 차단 어셈블리(1)의 제1 실시예의 사시도를 도시한다. 본 실시예에서, 열 차단 어셈블리(1)는 갭 G를 가로질러 서로 마주하도록 배열된 2개의 본질적으로 동일한 차단부(10, 11)를 포함한다. 이들 차단부(10, 11)는 구리와 같은 금속의 고체 편을 각각 포함하고 총괄하여 주 히트싱크로서 동작한다. 각각의 차단부(10, 11)의 높이는 예를 들어, 10.0㎜ 이상일 수 있고, 수평 단면적은 1.0㎠ 정도일 수 있다. LED 플립-칩을 위한 "풋프린트"는 차단부들(10, 11)의 상부 표면들 상에 분리된 배치 영역들(100, 110)을 포함하기 위해, 예를 들어 레이저 절제 공정을 사용하여 형성되었다. 나중의 제조 스테이지에서, CSP LED와 같은 표면-장착 LED 디바이스의 애노드 및 캐소드 하부 접점들은 예를 들어 솔더 또는 전기적 도전 접착제를 사용하여, 이들 배치 영역(100, 110)에 본드될 것이다. 본 예시적인 실시예에서, 유전체 층(12)이 차단부들(10, 11)의 인접한 외부 면들 위에 도포되었다. 2개의 외부 지지 구조(13)가 주 히트싱크(10, 11)의 양측 상에 배열되었다. 함께, 이들 소자(10, 11, 13)는 열 차단부(1)를 포함한다. 열 발산이 차단부(10, 11)의 재료를 통해 배치 영역(100, 110)으로부터의 직접적 또는 중단되지 않은 열 경로에 의해 주로 보장된다. 2개의 외부 지지 구조(13)는 주 히트싱크의 열 용량을 증가시키는 보조 히트싱크를 포함한다.
도 2는 도 1의 열 차단 어셈블리(1)를 포함하는 LED 장치(2)의 평면도를 도시한다. 이 도면은 공기 갭 G를 가로질러 차단부들(10, 11)에 걸치는, 열 차단 어셈블리(1)의 상부 표면 상의 제 위치에 있는 표면-장착 LED 칩을 도시한다. 도 1 및 2는 또한 아래에 설명되는 것과 같이 열 차단부(1)의 어셈블리 중에 유전체 층(12)을 정렬하기 위해 사용되는 정렬 핀들(42)을 표시한다.
도 3 - 5는 본 발명의 방법의 실시예의 어셈블리 단계들을 도시한다. 도 3에서, 2개의 차단부(10, 11)가 준비되었다. 임시 스페이서(40)가 차단부들(10, 11) 사이에 배열된다. 도면은 또한 2개의 차단부(10, 11)와 스페이서(40)를 접속하는 추가의 임시 정렬 볼트(41)를 도시한다. 도 4는 후속 단계를 도시한다. 여기서, 유전체 층(12)은 차단부들(10, 11)의 2개의 인접한 측 표면 위에 연장하고, 정렬 핀들(42)에 의해 초기에 제 위치에 유지되는, 주 히트싱크의 2개의 대향하는 측 상에 도포된다. 2개의 외부 지지 구조(13)는 대응하는 유전체 층들(12) 위에 배치 준비되는 것으로 도시된다. 본 예시적인 실시예에서, 부싱(440), 예를 들어, 나사식 부싱이 각각의 금속 블록(13) 내에 제공된다(도면은 단지 페이지 밖으로 향하는 하나의 그러한 부싱(440)을 도시한다). 도 5는 최종 어셈블리 단계를 도시한다. 여기서, 2개의 가이드(43)는 차단부들(10, 11)과 외부 지지 구조들(13)의 정확한 정렬을 보장하기 위해 사용된다. 가이드들(43)은 볼트들(44)에 의해 외부 지지 구조들(13)에 고정되고, 2개의 볼트(44) 각각은 어셈블리의 한 측으로부터 부싱(440) 내로 연장한다. 유전체 층들(12)은 접착제 재료를 포함할 수 있거나 접착제로 코팅될 수 있다. 정렬 수단(42, 43)은 접착제가 그들을 본드하도록 기능하기 전에 소자들(10, 11, 12, 13)의 올바른 배치를 보장한다. 접착제가 효과적인 본드를 형성하였을 때, 임시 정렬 수단(40, 41, 43, 44)이 제거될 수 있다. LED는 다음에 예를 들어 각각 SMD 리플로우 공정 스테이지에서 제1 차단부(10)와 제2 차단부(11) 상의 적절한 영역들에 그것의 애노드 패드 및 캐소드 패드를 본딩함으로써, 열 차단부(1)에 장착될 수 있다.
도 6은 LED(3)이 제 위치에 있는, 본 발명에 따른 열 차단 어셈블리(1)의 제2 실시예의 사시도를 도시한다. 도면은 또한 열 차단 어셈블리(1)의 제1 차단부(10)를 통해 LED(3)의 애노드에 양의 구동 전압 V+를 인가하고 제2 차단부(11)를 통해 LED(3)의 캐소드에 음의 구동 전압 V-를 인가하도록 배열된 구동기(50)를 (매우 도식적으로) 표시한다. 본 예시적인 실시예에서, LED 장치(1)는 조밀한 방식으로 실현된다. 이 목적을 위해, 열 차단부(1)는 도 7에 분해도로 도시한, 큰 상부 및 하부 표면적 및 비교적 작은 두께를 갖는, 2개의 평탄한 차단부(10, 11)를 포함한다. 열 차단부(10, 11)의 높이는 1.0 - 5.0㎜의 범위에 있을 수 있다. LED의 애노드는 동작 중에 캐소드보다 더 뜨거워질 수 있기 때문에, 제1 차단부(10)는 열 차단 어셈블리(1)의 더 큰 부분을 포함하고, 제2 차단부(11)는 열 차단 어셈블리(1)의 더 작은 부분을 포함한다. 또한, 각각의 차단부(10, 11)의 치수들은 원하는 정도의 기계적 안정성을 달성하도록 선택될 수 있다. 이들 이유 중 하나 또는 둘 다로 인해, 제1 차단부(10)의 체적(및 질량)은 제2 차단부(11)의 체적(및 질량) 보다 상당히 클 수 있다. 도 7은 또한 제1 차단부(10)를 제2 차단부(11)로부터 전기적으로 분리하고 또한 차단부들(10, 11)을 영구적으로 본드하도록 기능하는 유전체 층들(12)이 제 위치에 있는 것을 도시한다.
도 8은 본 발명에 따른 열 차단 어셈블리(1)의 제3 실시예의 사시도를 도시한다. 도면은 소형 LED 장치(5)의 대안적 실현을 도시한다. 여기서 또한, 열 차단부(1)는 도 9에 분해도로 도시한, 큰 상부 및 하부 표면적 및 비교적 작은 두께를 갖는, 2개의 평탄한 차단부(10, 11)를 포함한다. 도면은 또한 열 차단 어셈블리(1)의 차단부들(10, 11)을 통해 애노드 및 캐소드에 구동 전압을 인가하기 위한 구동기(50)를 표시한다.
도 10은 본 발명의 LED 장치(5)의 실시예를 관통하는 개략 단면도를 도시한다. 차단부들(10, 11)은 갭 G가 차단부들(10, 11) 사이에 형성되도록 안정한 어셈블리(1) 내에 유전체 층(12)에 의해 함께 유지 또는 본드된다. LED 칩(3)은 차단부들(10, 11) 사이의 갭 G에 걸쳐, 제 위치에 도시된다. LED(3)의 하부-접촉 애노드(30)는 제1 차단부(10)에 전기적으로 접속되고, LED(3)의 하부-접촉 캐소드(31)는 제2 차단부(11)에 전기적으로 접속된다. 도면은 각각의 차단부(10, 11)를 통한 중단되지 않은 열 경로 P를 도시한다. 도면은 또한 열 차단 어셈블리(1)의 제1 차단부(10)를 통해 LED(3)의 애노드에 양의 구동 전압 V+를 인가하고 제2 차단부(11)를 통해 LED(3)의 캐소드에 음의 구동 전압 V-를 인가하도록 배열된 구동기(50)를 (매우 도식적으로) 표시한다.
도 11은 종래 기술의 LED 장치(7)를 관통하는 단면도를 도시한다. 여기서, LED(3)는 인쇄 회로 보드(PCB)의 폴리머 층과 같은 유전체(72)에 도포된 도전 층으로부터 에칭된 도전성 트랙들(70, 71)에 장착된다. 도면은 또한 제1 도전성 트랙(70)을 통해 LED(3)의 애노드에 양의 구동 전압 V+를 인가하고 제2 도전성 트랙(71)을 통해 LED(3)의 캐소드에 음의 구동 전압 V-를 인가하도록 배열된 구동기(50)를 (매우 도식적으로) 표시한다. 유전체(72)는 히트싱크(73)에 장착된다. LED(3)의 동작 중에 발생된 열은 도전성 트랙들(70, 71)을 통해 먼저 LED(3)로부터 멀리 이송되고, 그 다음에 히트싱크(73)에 도달하기 전에 유전체 층(72)을 통해 지나가야 한다. 도전성 트랙들(70, 71)은 제한된 분율의 열(limited fraction of the heat)만을 발산할 수 있고, 유전체 층(72)의 존재는 히트싱크(73)의 효율을 감소시키는데, 그것은 여기서 분리 화살표로 표시된 열 경로(P7) 내에 장벽을 제공하기 때문이다.
본 발명이 양호한 실시예들 및 그에 대한 변형들의 형태로 개시되었지만, 수많은 추가의 수정들 및 변형들이 본 발명의 범위에서 벗어나지 않고서 그에 대해 이루어질 수 있다는 것을 이해할 것이다.
명료성의 목적을 위해, 본 명세서에 걸쳐 단수 표현의 사용은 복수를 배제하지 않고, "포함하는"은 다른 단계들 또는 요소들을 배제하지 않는다는 것을 이해하여야 한다.
1 열 차단 어셈블리
10, 11 열적 및 전기적 도전 차단부
12 유전체 층
13 구조적 지지부들
100, 110 패드를 위한 배치 영역
3 발광 다이오드
30 애노드 패드
31 캐소드 패드
40, 41, 42, 43, 44 정렬 수단
5 LED 조명 장치
50 구동기
7 종래 기술의 LED 요소
70, 71 도전성 트랙
72 유전체 층
73 히트싱크
P 완전한 열 경로
G 갭
V+ 양의 구동 전압
V- 음의 구동 전압
10, 11 열적 및 전기적 도전 차단부
12 유전체 층
13 구조적 지지부들
100, 110 패드를 위한 배치 영역
3 발광 다이오드
30 애노드 패드
31 캐소드 패드
40, 41, 42, 43, 44 정렬 수단
5 LED 조명 장치
50 구동기
7 종래 기술의 LED 요소
70, 71 도전성 트랙
72 유전체 층
73 히트싱크
P 완전한 열 경로
G 갭
V+ 양의 구동 전압
V- 음의 구동 전압
Claims (15)
- 열 차단 어셈블리(thermal block assembly)(1)로서,
발광 다이오드(3)의 애노드 패드(30)와의 접속을 위해 실현되고 상기 애노드 패드(30)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된(dimensioned) 제1 열적 및 전기적 도전 차단부(10);
상기 발광 다이오드(3)의 캐소드 패드(31)와의 접속을 위해 실현되고 상기 캐소드 패드(31)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된 제2 열적 및 전기적 도전 차단부(11) - 차단부(10, 11)는 다수의 냉각 핀(cooling fin)을 포함하고, 차단부(10, 11)의 높이는 그것의 폭보다 큼 - ; 및
공기-갭(G)의 양측 상의 상기 차단부들(10, 11)의 위치들을 고정하기 위해 상기 차단부들(10, 11)에 도포되는 본딩 층(12) - 상기 본딩 층(12)은 상기 제1 및 제2 차단부들(10, 11)의 2개의 동일 평면 외부 표면 위에 놓이도록 도포되고, 상기 중간 공기-갭(G)을 브리지하지만 상기 공기-갭(G) 내로 연장되지 않음 -
을 포함하는 열 차단 어셈블리(1). - 제1항에 있어서, 차단부(10, 11)는 적어도 1.0㎜의 두께, 또는 적어도 5.0㎜의 두께, 또는 적어도 20㎜의 두께를 갖는 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 차단부(10, 11)는 금속, 또는 구리의 고체 블록(solid block)을 포함하는 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 상기 본딩 층(12)은 본질적으로 완전히 상기 열 경로(P) 외부에 놓이도록 배열되는 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 상기 본딩 층(12)은 상기 차단부들(10, 11)에 접착하도록 배열된 유전체 층(12)을 포함하는 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 상기 본딩 층(12)의 열 팽창 계수는 상기 차단부들(10, 11)의 열 팽창 계수와 본질적으로 동일한 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 차단부(10, 11)는 하부-접촉된 발광 다이오드(3)의 전극 패드(30, 31)를 수용하도록, 또는 칩-스케일 패키지 하부-접촉된 발광 다이오드(chip-scale package bottom-contacted light-emitting diode)(3)의 전극 패드(30, 31)를 수용하도록 하는 형상으로 되어 있는 열 차단 어셈블리.
- 제1항 또는 제2항에 있어서, 2개 이상의 발광 다이오드(3)와의 접속을 위해 배열된 2개의 제1 차단부(10) 및 2개의 제2 차단부(11)를 포함하는 열 차단 어셈블리.
- LED 장치(LED arrangement)(5)로서,
제1항 또는 제2항에 따른 열 차단 어셈블리(1); 및
발광 다이오드(3)의 애노드 패드(30)와 제1 차단부(10) 사이의 제1 전기적 접속 및 발광 다이오드(3)의 캐소드 패드(31)와 제2 차단부(11) 사이의 제2 전기적 접속에 의해 열 차단부(10, 11)에 장착된 적어도 하나의 발광 다이오드(3)
를 포함하는 LED 장치(5). - 제9항에 있어서, 제1 차단부(10)에 양의 구동 전압(V+) 그리고 제2 차단부(11)에 음의 구동 전압(V-)을 인가하는 구동기(50)를 포함하는 LED 장치(5).
- 열 차단 어셈블리(1)를 제조하는 방법으로서,
발광 다이오드(3)의 애노드 패드(30)와의 접속을 위한 것이고 상기 애노드 패드(30)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된 제1 열적 및 전기적 도전 차단부(10)를 제공하는 단계;
발광 다이오드(3)의 캐소드 패드(31)와의 접속을 위해 실현되고 상기 캐소드 패드(31)에서 나오는 열에 대한 본질적으로 완전한 열 경로(P)를 제공하도록 치수화된 제2 열적 및 전기적 도전 차단부(11)를 제공하는 단계 - 차단부(10, 11)는 다수의 냉각 핀을 포함하고, 차단부(10, 11)의 높이는 그것의 폭보다 큼 - ;
공기-갭(G)의 양측 상에 상기 차단부들(10, 11)을 배열하는 단계; 및
상기 차단부들(10, 11)의 위치들을 고정하기 위해 상기 차단부들(10, 11)에 본딩 층(12)을 도포하는 단계 - 상기 본딩 층(12)은 상기 제1 및 제2 차단부들(10, 11)의 2개의 동일 평면 외부 표면 위에 놓이도록 도포되고, 상기 중간 공기-갭(G)을 브리지하지만 상기 공기-갭(G) 내로 연장되지 않음 -
를 포함하는 방법. - 제11항에 있어서, 상기 제1 및 제2 차단부들(10, 11)의 하나 이상의 외부 표면에 대해 다수의 구조적 지지부(13)를 배열하는 단계를 포함하는 방법.
- 제11항 또는 제12항에 있어서, 상기 본딩 층(12)과 차단부(10, 11) 사이에 접착 본드를 형성하는 단계를 포함하는 방법.
- 제11항 또는 제12항에 있어서, 제조 스테이지 동안 상기 열 차단 어셈블리(1)의 2개 이상의 부분(10, 11, 12, 13)을 정렬하기 위해 부분(10, 11, 13) 상에 및/또는 부분(10, 11, 13)을 통해 정렬 수단(40, 41, 42, 43, 44)을 배열하는 단계를 포함하는 방법.
- 제11항 또는 제12항에 있어서, 제1 차단부(10)의 상부 표면 상에 애노드 배치 영역(100)을 그리고 제2 차단부(11)의 상부 표면 상에 캐소드 배치 영역(110)을 형성하는 레이저 절제(laser ablation) 단계를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP16167868 | 2016-05-02 | ||
| EP16167868.5 | 2016-05-02 | ||
| PCT/EP2017/059709 WO2017190974A1 (en) | 2016-05-02 | 2017-04-25 | Thermal block assembly, led arrangement with the same, and method of manufacturing said thermal assembly |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190003701A KR20190003701A (ko) | 2019-01-09 |
| KR102343681B1 true KR102343681B1 (ko) | 2021-12-28 |
Family
ID=55968909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187034801A KR102343681B1 (ko) | 2016-05-02 | 2017-04-25 | 열 차단 어셈블리, 이를 갖는 led 장치, 및 상기 열 어셈블리를 제조하는 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10763417B2 (ko) |
| EP (1) | EP3453055B1 (ko) |
| JP (1) | JP6873157B2 (ko) |
| KR (1) | KR102343681B1 (ko) |
| CN (1) | CN109075241B (ko) |
| WO (1) | WO2017190974A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3809040A1 (en) * | 2019-10-16 | 2021-04-21 | Lumileds Holding B.V. | Heat sink, lighting device and method for producing a lighting device |
| US10697625B1 (en) * | 2019-10-27 | 2020-06-30 | Richard Redpath | Illumination apparatus having thermally isolated heat sinks and dual light sources |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090323346A1 (en) | 2008-06-25 | 2009-12-31 | Foxconn Technology Co., Ltd. | Light emitting diode structure |
| US20150349231A1 (en) | 2014-05-27 | 2015-12-03 | Epistar Corporation | Light-emitting device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150969A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electronics Industry Corp | 半導体発光装置 |
| JP2003309292A (ja) * | 2002-04-15 | 2003-10-31 | Citizen Electronics Co Ltd | 表面実装型発光ダイオードのメタルコア基板及びその製造方法 |
| DE10237084A1 (de) * | 2002-08-05 | 2004-02-19 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements |
| US7230280B2 (en) * | 2004-05-27 | 2007-06-12 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Collimating light from an LED device |
| EP1911389A4 (en) | 2005-08-05 | 2009-12-16 | Olympus Medical Systems Corp | LIGHT EMITTING UNIT |
| JP2009302127A (ja) * | 2008-06-10 | 2009-12-24 | Dainippon Printing Co Ltd | Ｌｅｄ用基板、ｌｅｄ実装モジュール、およびｌｅｄ用基板の製造方法 |
| JP5359734B2 (ja) * | 2008-11-20 | 2013-12-04 | 豊田合成株式会社 | 発光装置及びその製造方法 |
| GB2479142A (en) * | 2010-03-30 | 2011-10-05 | Optovate Ltd | Illumination Apparatus |
| EP2418700B1 (en) * | 2010-08-09 | 2017-11-01 | LG Innotek Co., Ltd. | Light emitting device |
| DE102011056706B4 (de) * | 2011-12-20 | 2016-12-15 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil |
| EP2816621A4 (en) | 2012-02-15 | 2015-10-21 | Panasonic Ip Man Co Ltd | LIGHT-EMITTING DEVICE AND METHOD OF MANUFACTURING THEREOF |
| GB201318911D0 (en) * | 2013-10-25 | 2013-12-11 | Litecool Ltd | LED Package |
| CN103840067A (zh) * | 2013-12-31 | 2014-06-04 | 吴震 | 波长转换装置和发光装置 |
| CZ2014761A3 (cs) * | 2014-11-06 | 2016-01-06 | Varroc Lighting Systems, s.r.o. | Světelný zdroj |
-
2017
- 2017-04-25 WO PCT/EP2017/059709 patent/WO2017190974A1/en unknown
- 2017-04-25 CN CN201780027671.9A patent/CN109075241B/zh active Active
- 2017-04-25 KR KR1020187034801A patent/KR102343681B1/ko active IP Right Grant
- 2017-04-25 EP EP17718384.5A patent/EP3453055B1/en active Active
- 2017-04-25 JP JP2018556977A patent/JP6873157B2/ja active Active
- 2017-04-25 US US16/098,832 patent/US10763417B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090323346A1 (en) | 2008-06-25 | 2009-12-31 | Foxconn Technology Co., Ltd. | Light emitting diode structure |
| US20150349231A1 (en) | 2014-05-27 | 2015-12-03 | Epistar Corporation | Light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3453055A1 (en) | 2019-03-13 |
| EP3453055B1 (en) | 2021-06-09 |
| CN109075241A (zh) | 2018-12-21 |
| JP2019516248A (ja) | 2019-06-13 |
| US10763417B2 (en) | 2020-09-01 |
| KR20190003701A (ko) | 2019-01-09 |
| US20190140155A1 (en) | 2019-05-09 |
| CN109075241B (zh) | 2022-03-11 |
| WO2017190974A1 (en) | 2017-11-09 |
| JP6873157B2 (ja) | 2021-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101389241B1 (ko) | Ｌｅｄ 모듈 및 이러한 모듈의 본딩 방법 | |
| US9648722B2 (en) | PCB embedded power module | |
| JP4122784B2 (ja) | 発光装置 | |
| EP3310140B1 (en) | Mounting assembly with a heatsink | |
| US20180190562A1 (en) | Electronic device having a grooved chip | |
| KR102508945B1 (ko) | 양방향 반도체 패키지 | |
| US10064287B2 (en) | System and method of providing a semiconductor carrier and redistribution structure | |
| WO2018168591A1 (ja) | モジュール | |
| US9860990B1 (en) | Circuit board structure with chips embedded therein and manufacturing method thereof | |
| US10236429B2 (en) | Mounting assembly and lighting device | |
| KR102343681B1 (ko) | 열 차단 어셈블리, 이를 갖는 led 장치, 및 상기 열 어셈블리를 제조하는 방법 | |
| US10305008B2 (en) | Semiconductor module and method for manufacturing the same | |
| CN111433909A (zh) | 半导体装置 | |
| US8866183B2 (en) | LED module | |
| JP2020515035A (ja) | パワーチップおよびヒートシンクを形成するバスバーの集積のための方法 | |
| CN112713120A (zh) | 功率电子组件及其产生方法 | |
| JP2013016766A (ja) | パワーモジュールパッケージ及びその製造方法 | |
| JP2012164969A (ja) | 照明ソリューション用のスケーラブルな放熱性マイクロエレクトロニクス集積プラットフォーム（ｓｈｄｍｉｐ）及びその製造方法 | |
| JP6488658B2 (ja) | 電子装置 | |
| US10251256B2 (en) | Heat dissipating structure | |
| KR102488931B1 (ko) | 양방향 반도체 패키지 및 제조방법 | |
| KR20160123682A (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| JP6704175B2 (ja) | Ｌｅｄモジュール及びそれを用いた照明器具 | |
| KR101801195B1 (ko) | 조명모듈 제조방법 및 이에 의하여 제조되는 조명모듈 | |
| CN117203760A (zh) | 具有电路载体、半导体芯片和散热器的电子组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |