KR102339385B1 - Flexible display device and manufacturing method of the same - Google Patents

Flexible display device and manufacturing method of the same Download PDF

Info

Publication number
KR102339385B1
KR102339385B1 KR1020200180786A KR20200180786A KR102339385B1 KR 102339385 B1 KR102339385 B1 KR 102339385B1 KR 1020200180786 A KR1020200180786 A KR 1020200180786A KR 20200180786 A KR20200180786 A KR 20200180786A KR 102339385 B1 KR102339385 B1 KR 102339385B1
Authority
KR
South Korea
Prior art keywords
substrate
bending
layer
insulating layer
area
Prior art date
Application number
KR1020200180786A
Other languages
Korean (ko)
Other versions
KR20200145806A (en
Inventor
권세열
진형석
윤상천
강창헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200002420A external-priority patent/KR102196447B1/en
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200180786A priority Critical patent/KR102339385B1/en
Publication of KR20200145806A publication Critical patent/KR20200145806A/en
Application granted granted Critical
Publication of KR102339385B1 publication Critical patent/KR102339385B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본원의 각 실시예는 베젤의 너비를 줄일 수 있는 플렉서블 표시장치에 관한 것으로, 표시영역, 및 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되며, 연성재료로 마련되는 기판; 상기 기판 상의 표시영역에 복수의 화소영역이 정의되도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 패드영역에 형성되고, 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드; 상기 링크영역에 형성되고, 상기 복수의 패드 각각과 상기 신호라인 사이를 연결하는 복수의 링크; 상기 기판 상의 전면에 형성되고, 도전층 사이를 절연시키는 다수의 절연막; 및 상기 비표시영역 중 상기 복수의 패드가 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하도록 형성되고, 상기 다수의 절연막 중 상기 링크 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀을 포함하는 플렉서블 표시장치를 제공한다.Each embodiment of the present application relates to a flexible display device capable of reducing the width of a bezel, which is defined as a display area and a non-display area that is outside the display area and includes a link area and a pad area, and is made of a flexible material. Board; a gate line and a data line formed in a direction crossing each other to define a plurality of pixel regions in the display region on the substrate; a plurality of pads formed in the pad region and connected to an external circuit for supplying a driving signal to any one of the gate line and the data line; a plurality of links formed in the link region and connecting each of the plurality of pads and the signal line; a plurality of insulating films formed on the entire surface of the substrate and insulating the conductive layers; and a first bending hole formed to correspond to a bending region where the plurality of pads among the non-display region are bent to be disposed on the rear surface of the substrate and passing through at least one of the plurality of insulating layers located under the link. A flexible display device is provided.

Description

플렉서블 표시장치 및 그의 제조방법{FLEXIBLE DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}Flexible display device and manufacturing method thereof

본원은 표시영역의 외곽 테두리영역, 즉 베젤(BEZEL)의 너비를 감소시킬 수 있는 플렉서블 표시장치 및 그의 제조방법에 관한 것이다.The present application relates to a flexible display device capable of reducing a width of an outer edge of a display area, that is, a bezel, and a method of manufacturing the same.

본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.As we enter the information age in earnest, the field of display for visually displaying electrical information signals is rapidly developing. Accordingly, research to develop performance such as thinness, light weight, and low power consumption for various various flat display devices is continuing.

이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. 이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면합착된 구조이다.Representative examples of such flat panel display devices include a liquid crystal display device (LCD), a plasma display panel device (PDP), a field emission display device (FED), and an electroluminescence display device. (Electro Luminescence Display device: ELD), Electro-Wetting Display device (EWD), organic light emitting display device (Organic Light Emitting Display device: OLED), and the like. In common, such flat panel display devices essentially include a flat panel display panel for realizing an image. A flat panel display panel has a structure in which a pair of substrates with a unique light emitting material or a polarizing material are interposed therebetween.

최근 들어, 평판표시장치는 플라스틱(plastic)과 같이 연성재료의 플렉서블 기판(flexible substrate)을 이용하여, 종이처럼 휘어져도 표시성능을 그대로 유지할 수 있는 플렉서블 표시장치(flexible display device)로 구현될 수 있다.Recently, a flat panel display device can be implemented as a flexible display device that can maintain display performance even when bent like paper by using a flexible substrate of a flexible material such as plastic. .

이러한 플렉서블 표시장치는 유연성이 없는 기존의 표시장치보다 폭넓게 적용될 수 있으므로, 플렉서블 표시장치를 상용화하기 위한 연구 및 개발이 계속되고 있다.Since such a flexible display device can be applied more widely than a conventional display device that is not flexible, research and development for commercializing the flexible display device continues.

한편, 플렉서블 표시장치를 비롯한 평판표시장치들은 실질적으로 영상을 표시하는 표시영역을 포함하고, 및 표시영역을 제외한 나머지 영역으로서 각종 구동회로 또는 외부회로와의 연결을 위한 비표시영역을 포함하는 것이 일반적이다.On the other hand, flat panel display devices, including flexible display devices, generally include a display area for displaying an image, and a non-display area for connection with various driving circuits or external circuits as the remaining area except for the display area. to be.

그런데, 표시영역의 외곽 테두리영역, 즉 베젤(BEZEL)의 너비가 넓을수록, 표시영역이 상대적으로 축소되어 보임으로써, 심미성 및 효용성 등에 따른 표시장치의 상품가치가 낮아진다. However, as the width of the outer edge area of the display area, ie, the bezel, increases, the display area appears relatively reduced, thereby lowering the product value of the display device according to aesthetics and utility.

이에, 베젤의 너비를 줄이기 위하여, 비표시영역 자체의 너비를 줄이는 것에 대한 연구 및 개발이 이루어지고 있다. 그러나, 비표시영역에 배치되는 각종 구동회로 또는 외부회로와의 연결을 위한 패드 등에 할당되는 면적으로 인해, 비표시영역의 너비 축소에는 한계가 있는 문제점이 있다.Accordingly, in order to reduce the width of the bezel, research and development are being conducted on reducing the width of the non-display area itself. However, there is a problem in that there is a limitation in reducing the width of the non-display area due to an area allocated to various driving circuits disposed in the non-display area or a pad for connection with an external circuit.

본원은 플렉서블 기판의 유연성을 이용하여, 비표시영역보다 좁은 너비의 베젤을 포함할 수 있는 플렉서블 표시장치 및 그의 제조방법을 제공하기 위한 것이다.An object of the present application is to provide a flexible display device capable of including a bezel having a narrower width than that of a non-display area by using the flexibility of the flexible substrate, and a method for manufacturing the same.

이와 같은 과제를 해결하기 위하여, 본원은 표시영역, 및 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되며, 연성재료로 마련되는 기판; 상기 기판 상의 표시영역에 복수의 화소영역이 정의되도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 패드영역에 형성되고, 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드; 상기 링크영역에 형성되고, 상기 복수의 패드 각각과 상기 신호라인 사이를 연결하는 복수의 링크; 상기 기판 상의 전면에 형성되고, 도전층 사이를 절연시키는 다수의 절연막; 및 상기 비표시영역 중 상기 복수의 패드가 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하도록 형성되고, 상기 다수의 절연막 중 상기 링크 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀을 포함하는 플렉서블 표시장치를 제공한다.In order to solve the above problems, the present application is defined as a display area and a non-display area that is outside the display area and includes a link area and a pad area, and includes: a substrate made of a flexible material; a gate line and a data line formed in a direction crossing each other to define a plurality of pixel regions in the display region on the substrate; a plurality of pads formed in the pad region and connected to an external circuit for supplying a driving signal to any one of the gate line and the data line; a plurality of links formed in the link region and connecting each of the plurality of pads and the signal line; a plurality of insulating films formed on the entire surface of the substrate and insulating the conductive layers; and a first bending hole formed to correspond to a bending region where the plurality of pads among the non-display region are bent to be disposed on the rear surface of the substrate and passing through at least one of the plurality of insulating layers located under the link. A flexible display device is provided.

그리고, 본원은 표시영역, 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되는 기판을 연성재료로 형성하는 단계; 상기 기판 상의 전면에 버퍼막을 형성하는 단계; 상기 버퍼막 상의 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상의 상기 표시영역에 게이트라인을 형성하는 단계; 상기 게이트절연막 상의 전면에 상기 게이트라인을 덮는 층간절연막을 형성하는 단계; 상기 비표시영역 중 상기 패드영역이 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하여, 적어도 상기 게이트절연막과 상기 층간절연막을 관통하는 제 1 벤딩홀을 형성하는 단계; 상기 층간절연막 상의 상기 표시영역에, 상기 게이트라인에 교차하는 데이터라인을 형성하고, 상기 층간절연막 상의 상기 링크영역에 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인과 연결되는 복수의 링크를 형성하는 단계; 상기 층간절연막 상의 전면에 상기 데이터라인과 상기 복수의 링크를 덮는 보호막을 형성하는 단계; 상기 보호막 상에, 상기 복수의 링크와 연결되고, 상기 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드를 형성하는 단계; 및 상기 복수의 패드가 상기 기판의 배면에 배치되도록, 상기 벤딩영역을 구부리는 단계를 포함하는 플렉서블 표시장치의 제조방법을 제공한다.In addition, the present application provides a method of manufacturing a display area comprising: forming a substrate defined as a display area and a non-display area outside the display area and including a link area and a pad area using a flexible material; forming a buffer film on the entire surface of the substrate; forming a gate insulating layer over the buffer layer; forming a gate line in the display area on the gate insulating layer; forming an interlayer insulating layer covering the gate line on the entire surface of the gate insulating layer; forming a first bending hole through at least the gate insulating layer and the interlayer insulating layer to correspond to a bending region where the pad region of the non-display region is bent to be disposed on the rear surface of the substrate; forming a data line crossing the gate line in the display area on the interlayer insulating layer, and forming a plurality of links connected to one of the gate line and the data line in the link area on the interlayer insulating layer step; forming a protective layer covering the data line and the plurality of links on the entire surface of the interlayer insulating layer; forming, on the passivation layer, a plurality of pads connected to the plurality of links and to which an external circuit for supplying a driving signal to the signal line is connected; and bending the bending region so that the plurality of pads are disposed on the rear surface of the substrate.

본원의 각 실시예에 따른 플렉서블 표시장치는 벤딩영역을 구부려서, 복수의 패드가 기판 배면에 위치하도록 함으로써, 비표시영역의 너비를 줄이지 않고서도, 베젤의 너비를 줄일 수 있다. 이에, 심미성 및 효용성 등에 따른 표시장치의 상품가치가 향상될 수 있다.In the flexible display device according to each exemplary embodiment of the present disclosure, the width of the bezel may be reduced without reducing the width of the non-display area by bending the bending area so that the plurality of pads are positioned on the back surface of the substrate. Accordingly, the commercial value of the display device according to aesthetics and utility may be improved.

그리고, 제 1 벤딩홀을 포함함에 따라, 벤딩영역에 대응하는 버퍼막, 게이트절연막 및 층간절연막 각각의 일부를 제거할 수 있다. 이로써, 벤딩영역이 구부러질 때, 버퍼막, 게이트절연막 및 층간절연막 등에 비교적 큰 벤딩 스트레스가 가해짐에 따라, 크랙이 발생되고, 그로 인해 링크가 단선되는 등의 문제점을 미연에 방지할 수 있다. 이로써, 표시장치의 신뢰도 및 수율이 향상될 수 있다.In addition, since the first bending hole is included, a portion of each of the buffer layer, the gate insulating layer, and the interlayer insulating layer corresponding to the bending region may be removed. Accordingly, when the bending region is bent, a problem such as a crack is generated due to a relatively large bending stress applied to the buffer film, the gate insulating film, the interlayer insulating film, etc. can be prevented in advance, such as disconnection of the link. Accordingly, reliability and yield of the display device may be improved.

또한, 비표시영역 중 일부, 즉 제 1 벤딩홀을 포함하는 영역에 대응하여, 기판과 버퍼막 사이에 형성되는 식각방지층을 더 포함함에 따라, 제 1 벤딩홀을 형성하기 위한 식각공정에 의해 기판이 식각되는 것을 방지할 수 있다. 이에, 불량을 일으키는 이물질이 미연에 방지될 수 있어, 표시장치의 신뢰도 및 수율이 더욱 향상될 수 있다.In addition, since an etch stop layer formed between the substrate and the buffer layer is further included to correspond to a portion of the non-display area, that is, a region including the first bending hole, the substrate is subjected to an etching process for forming the first bending hole. This can be prevented from being etched. Accordingly, foreign substances causing defects may be prevented in advance, and thus reliability and yield of the display device may be further improved.

도 1은 본원의 제 1 실시예에 따른 플렉서블 표시장치 중 일부를 나타낸 평면도이다.
도 2는 본원의 제 1 실시예에 따른 어느 하나의 화소영역을 나타낸 단면도이다.
도 3은 도 1의 플렉서블 표시장치에 있어서, 기판의 벤딩영역을 구부린 상태를 나타낸 단면도이다.
도 4는 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 5는 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.
도 6은 도 4의 Ⅲ-Ⅲ' 부분을 나타낸 단면도이다.
도 7은 본원의 제 2 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 8은 도 7의 Ⅳ-Ⅳ' 부분을 나타낸 단면도이다.
도 9는 본원의 제 3 실시예에 따른 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.
도 10은 본원의 제 4 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 11은 도 10의 Ⅴ-Ⅴ' 부분을 나타낸 단면도이다.
도 12는 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 13은 도 10의 "셀 어레이, 링크 및 패드를 형성하는 단계"를 나타낸 순서도이다.
도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b는 도 12 및 도 13의 제조방법을 나타낸 공정도이다.
도 17은 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 18은 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 19는 도 18의 "프리 벤딩홀을 형성하는 단계를 나타낸 공정도이다.1 is a plan view illustrating a part of a flexible display device according to a first embodiment of the present application.
2 is a cross-sectional view showing any one pixel area according to the first embodiment of the present application.
3 is a cross-sectional view illustrating a state in which a bending region of a substrate is bent in the flexible display device of FIG. 1 .
FIG. 4 is a plan view illustrating part I of FIG. 1 in more detail.
5 is a cross-sectional view illustrating a portion II-II' of FIG. 4 .
6 is a cross-sectional view illustrating a portion III-III' of FIG. 4 .
7 is a plan view showing in more detail part I of FIG. 1 according to a second embodiment of the present application.
FIG. 8 is a cross-sectional view taken along line IV-IV' of FIG. 7 .
9 is a cross-sectional view illustrating a portion II-II' of FIG. 4 according to a third embodiment of the present application.
10 is a plan view showing in more detail part I of FIG. 1 according to a fourth embodiment of the present application.
11 is a cross-sectional view illustrating a portion V-V' of FIG. 10 .
12 is a flowchart illustrating a method of manufacturing a flexible display device according to the first exemplary embodiment of the present application.
FIG. 13 is a flowchart illustrating the “step of forming a cell array, a link, and a pad” of FIG. 10 .
14A to 14C, 15A to 15G, and 16A and 16B are process diagrams illustrating the manufacturing method of FIGS. 12 and 13 .
17 is a flowchart illustrating a method of manufacturing a flexible display device according to a second exemplary embodiment of the present application.
18 is a flowchart illustrating a method of manufacturing a flexible display device according to a third exemplary embodiment of the present application.
19 is a process diagram illustrating a step of “forming a pre-bending hole of FIG. 18 .

이하, 본원의 각 실시예에 따른 플렉서블 표시장치 및 그의 제조방법에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a flexible display device and a method of manufacturing the same according to embodiments of the present application will be described in detail with reference to the accompanying drawings.

먼저, 도 1 내지 도 6을 참조하여, 본원의 제 1 실시예에 따른 플렉서블 표시장치에 대해 설명한다.First, a flexible display device according to a first embodiment of the present application will be described with reference to FIGS. 1 to 6 .

도 1은 본원의 제 1 실시예에 따른 플렉서블 표시장치 중 일부를 나타낸 평면도이다. 도 2는 본원의 제 1 실시예에 따른 어느 하나의 화소영역을 나타낸 단면도이다. 도 3은 도 1의 플렉서블 표시장치에 있어서, 기판의 벤딩영역을 구부린 상태를 나타낸 단면도이다. 그리고, 도 4는 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이며, 도 5는 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이고, 도 6은 도 4의 Ⅲ-Ⅲ' 부분을 나타낸 단면도이다.1 is a plan view illustrating a part of a flexible display device according to a first embodiment of the present application. 2 is a cross-sectional view showing any one pixel area according to the first embodiment of the present application. 3 is a cross-sectional view illustrating a state in which a bending region of a substrate is bent in the flexible display device of FIG. 1 . And, FIG. 4 is a plan view showing part I of FIG. 1 in more detail, FIG. 5 is a cross-sectional view showing part II-II' of FIG. 4, and FIG. 6 is a cross-sectional view showing part III-III' of FIG.

도 1에 도시한 바와 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치(100)는 표시영역(AA), 및 표시영역(AA)의 외곽이고 링크영역(LKA)과 패드영역(PDA)을 포함하는 비표시영역(NA)으로 정의되고 연성재료로 마련되는 기판(101), 기판(101) 상의 표시영역(AA)에 복수의 화소영역(PA)이 정의되도록, 서로 교차하는 방향으로 형성되는 게이트라인(GL)과 데이터라인(DL), 패드영역(PDA)에 형성되고, 게이트라인(GL)과 데이터라인(DL) 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드(PD), 링크영역(LK)에 형성되고 복수의 패드(PD) 각각과 신호라인(GL, DL) 사이를 연결하는 복수의 링크(LK) 및 기판 상의 전면에 형성되고 도전층 사이를 절연시키는 다수의 절연막(102, 103, 104, 105)을 포함한다.As shown in FIG. 1 , the flexible display device 100 according to the first embodiment of the present application includes a display area AA and an outer portion of the display area AA and includes a link area LKA and a pad area PDA. The substrate 101 is defined as the non-display area NA including It is formed in the gate line GL, the data line DL, and the pad area PDA, and an external circuit for supplying a driving signal to any one of the gate line GL and the data line DL is connected. A plurality of pads PD, a plurality of links LK formed in the link region LK and connecting each of the plurality of pads PD to the signal lines GL and DL, and a plurality of links LK formed on the entire surface of the substrate and between the conductive layer and a plurality of insulating films 102 , 103 , 104 , and 105 to insulate them.

그리고, 표시장치(100)는 복수의 화소영역(PA)에 대응하여 게이트라인(GL)과 데이터라인(DL) 사이의 교차영역에 형성되는 복수의 박막트랜지스터(TFT), 및 복수의 화소영역(PA)에 대응하여 형성된 복수의 발광소자(EL)를 포함하는 발광 어레이를 더 포함한다.In addition, the display device 100 includes a plurality of thin film transistors TFT formed in an intersection region between the gate line GL and the data line DL corresponding to the plurality of pixel areas PA, and a plurality of pixel areas ( It further includes a light emitting array including a plurality of light emitting devices (EL) formed to correspond to the PA).

박막트랜지스터(TFT)는 게이트라인(GL)에 연결되는 게이트전극, 게이트전극의 게이트전압에 기초하여 채널을 형성하는 액티브층, 데이터라인(DL)에 연결되는 소스전극(또는, 드레인전극), 및 각 화소영역(PA)에 대응한 발광소자(EL)에 연결되는 드레인전극(또는, 소스전극)을 포함한다.The thin film transistor TFT includes a gate electrode connected to the gate line GL, an active layer forming a channel based on the gate voltage of the gate electrode, a source electrode (or drain electrode) connected to the data line DL, and and a drain electrode (or a source electrode) connected to the light emitting device EL corresponding to each pixel area PA.

예시적으로, 도 2에 도시한 바와 같이, 플렉서블 표시장치(100)는 연성재료로 마련된 기판(101), 기판(101) 상의 전면에 형성되는 버퍼막(102), 및 상기 버퍼막(102) 상의 표시영역에 형성되는 복수의 박막트랜지스터(TFT)와 복수의 발광소자(EL)를 포함한다. For example, as shown in FIG. 2 , the flexible display device 100 includes a substrate 101 made of a flexible material, a buffer film 102 formed on the entire surface of the substrate 101 , and the buffer film 102 . It includes a plurality of thin film transistors (TFT) and a plurality of light emitting devices (EL) formed in the display area of the image.

기판(101)은 연성재료인 플라스틱 또는 금속으로 선택될 수 있다. 기판(101)이 플라스틱인 경우, 각종 박막의 증착 및 식각 공정 시 고온 분위기에 노출되는 점을 고려하여, 내열성이 높은 재료로 선택된다. The substrate 101 may be selected from plastic or metal, which is a flexible material. When the substrate 101 is made of plastic, a material with high heat resistance is selected in consideration of exposure to a high-temperature atmosphere during the deposition and etching processes of various thin films.

예시적으로, 기판(101)은 폴리이미드(PI, polyimide), 폴리에테르술폰(PES, polyethersulphone), 폴리아카릴레이트(PAR, polyacrylate), 폴리에테르이미드(PEI, polyehterimide), 폴리에틸렌 나프탈레이트(PET, polyethylenenapthalate) 및 폴리에틸렌 테레프탈레이트(PET, polyehtyleneterepthalate) 등과 같은 고분자 플락스틱 재료로 마련될 수 있다. Exemplarily, the substrate 101 may include polyimide (PI), polyethersulfone (PES), polyacrylate (PAR), polyetherimide (PEI, polyehterimide), polyethylene naphthalate (PET, polyethylenenapthalate) and polyethylene terephthalate (PET, polyehtyleneterepthalate).

또는, 기판(101)은 알루미늄 및 구리 등과 같은 금속 재료로 마련될 수도 있다.Alternatively, the substrate 101 may be made of a metal material such as aluminum and copper.

그리고, 버퍼막(102)은 기판(101)을 통해 발광 어레이(EL)에 수분 및 산소 등의 열화 유발 요인이 침투하는 것을 차단한다. 이러한 버퍼막(102)은 두께, 성분 및 조성비 중 적어도 하나가 서로 다른 절연막이 둘 이상 적층된 구조로 형성될 수 있다. 일 예로, 버퍼막(102)의 재료는 SiNx 또는 SiOy일 수 있다.In addition, the buffer layer 102 blocks deterioration-causing factors such as moisture and oxygen from penetrating into the light emitting array EL through the substrate 101 . The buffer layer 102 may be formed in a structure in which two or more insulating layers having different thicknesses, components, and composition ratios are stacked. For example, the material of the buffer layer 102 may be SiN x or SiO y .

복수의 박막트랜지스터(TFT) 각각은 버퍼막(102) 상에 각 화소영역(PA)의 일부에 대응하도록 형성되는 액티브층(111), 버퍼막(102) 상의 전면에 액티브층(111)을 덮도록 형성되는 게이트절연막(103), 및 게이트절연막(103) 상에 액티브층(111)의 채널영역(111a)에 적어도 일부 오버랩하도록 형성되는 게이트전극(113)을 포함한다. Each of the plurality of thin film transistors TFT covers the active layer 111 formed on the buffer film 102 to correspond to a portion of each pixel area PA, and the active layer 111 on the entire surface of the buffer film 102 . and a gate electrode 113 formed to at least partially overlap the channel region 111a of the active layer 111 on the gate insulating layer 103 .

액티브층(111)은 게이트절연막(103) 상의 게이트전극(113) 중 적어도 일부와 오버랩하여, 게이트전극(113)의 전압레벨에 따라 채널을 형성하는 채널영역(111a), 및 채널영역(111a)의 양측인 소스영역(111b)과 드레인영역(111c)을 포함한다.The active layer 111 overlaps at least a portion of the gate electrode 113 on the gate insulating layer 103 to form a channel according to the voltage level of the gate electrode 113 , and a channel region 111a It includes a source region 111b and a drain region 111c on both sides of the .

그리고, 각 박막트랜지스터(TFT)는 게이트절연막(103) 상에 게이트전극(113)을 덮도록 형성되는 층간절연막(104), 층간절연막(104) 상에 소스영역(111b)과 오버랩하도록 형성되는 소스전극(114a), 층간절연막(104) 상에 드레인영역(111c)과 오버랩하도록 형성되는 드레인전극(114b), 및 층간절연막(104) 상에 소스전극(114a)과 드레인전극(114b)을 덮도록 형성되는 보호막(105)을 더 포함한다.In addition, each thin film transistor TFT has an interlayer insulating layer 104 formed on the gate insulating layer 103 to cover the gate electrode 113 , and a source formed on the interlayer insulating layer 104 to overlap the source region 111b. The electrode 114a, the drain electrode 114b formed on the interlayer insulating film 104 to overlap the drain region 111c, and the source electrode 114a and the drain electrode 114b on the interlayer insulating film 104 are covered. It further includes a protective film 105 to be formed.

소스전극(114a)은 게이트절연막(103) 및 층간절연막(104)을 관통하여 소스영역(111b)의 적어도 일부를 노출하도록 형성되는 소스홀(SH)을 통해 소스영역(111b)에 연결된다.The source electrode 114a is connected to the source region 111b through a source hole SH formed to pass through the gate insulating layer 103 and the interlayer insulating layer 104 to expose at least a portion of the source region 111b.

마찬가지로, 드레인전극(114b)은 게이트절연막(103) 및 층간절연막(104)을 관통하여 드레인영역(111c)의 적어도 일부를 노출하도록 형성되는 드레인홀(DH)을 통해 드레인영역(111c)에 연결된다.Similarly, the drain electrode 114b is connected to the drain region 111c through a drain hole DH formed to pass through the gate insulating film 103 and the interlayer insulating film 104 to expose at least a portion of the drain region 111c. .

더불어, 도 3에 상세히 도시되어 있지 않으나, 게이트라인(도 1의 GL)은 게이트전극(113)과 함께, 게이트절연막(103) 상에 형성된다.In addition, although not shown in detail in FIG. 3 , the gate line (GL in FIG. 1 ) is formed on the gate insulating layer 103 together with the gate electrode 113 .

그리고, 데이터라인(도 1의 DL)은 소스전극(114a) 및 드레인전극(114b)과 함께, 층간절연막(104) 상에 형성된다. The data line (DL in FIG. 1 ) is formed on the interlayer insulating layer 104 together with the source electrode 114a and the drain electrode 114b.

복수의 발광소자(EL) 각각은 보호막(105) 상에 각 화소영역(PA)에 대응하도록 형성되는 제 1 전극(121), 보호막(105) 상에 각 화소영역(PA)의 외곽과 대응하도록 형성되고 제 1 전극(121)의 테두리에 적어도 일부 오버랩하는 뱅크(122), 제 1 전극(121) 상에 형성되는 발광층(123), 및 뱅크(122) 상에 발광층(123)을 사이에 두고 제 1 전극(121)과 대향하도록 형성되는 제 2 전극(124)을 포함한다.Each of the plurality of light emitting devices EL includes a first electrode 121 formed on the passivation layer 105 to correspond to each pixel area PA, and a first electrode 121 formed on the passivation layer 105 to correspond to the outer edge of each pixel area PA. A bank 122 formed and overlapping at least a part of the edge of the first electrode 121 , a light emitting layer 123 formed on the first electrode 121 , and a light emitting layer 123 on the bank 122 interposed therebetween and a second electrode 124 formed to face the first electrode 121 .

제 1 전극(121)은 보호막(105)을 관통하여 드레인전극(114b)의 적어도 일부를 노출하도록 형성되는 콘택홀(CH)을 통해 드레인전극(114b)에 연결된다.The first electrode 121 is connected to the drain electrode 114b through a contact hole CH formed to pass through the passivation layer 105 to expose at least a portion of the drain electrode 114b.

제 1 전극(121)과 제 2 전극(124) 사이의 발광층(123)은 박막트랜지스터(TFT)를 통해 인가된 전류에 기초하여 광을 방출한다.The light emitting layer 123 between the first electrode 121 and the second electrode 124 emits light based on a current applied through the thin film transistor TFT.

더불어, 플렉서블 표시장치(100)는 표시영역(AA)에 대응하고 복수의 발광소자(EL)를 포함한 발광 어레이를 사이에 두고 기판(101)과 대향하도록 형성되어, 발광 어레이를 밀봉하는 밀봉층(130)을 더 포함한다. 여기서, 밀봉층(130)은 발광 소자(EL)에 열화 요인인 산소 및 수분 등이 침투하는 것을 방지하기 위한 것이다.In addition, the flexible display device 100 corresponds to the display area AA and is formed to face the substrate 101 with a light emitting array including a plurality of light emitting devices EL interposed therebetween, and a sealing layer ( 130) is further included. Here, the sealing layer 130 is to prevent penetration of oxygen and moisture, which are factors of deterioration, into the light emitting element EL.

다시, 도 1을 이어서 설명한다.Again, Fig. 1 will be described next.

도 1에 상세히 도시되어 있지 않으나, 기판(101)의 상면은 네 변을 갖는 사각형인 것이 일반적이다. 만약, 표시영역(AA)은 기판(101)의 상면 중앙에 배치되는 경우, 비표시영역(NA)은 기판(101)의 서로 다른 일측에 나란한 네 개의 일측영역으로 이루어질 수 있다. 그러나 이는 단지 예시일 뿐이며, 기판(101)의 형태, 표시영역(AA)의 형태 및 기판(101)에 배치된 표시영역(AA)의 위치에 따라, 비표시영역(NA)은 하나 또는 하나 이상의 일측영역으로 이루어질 수 있음은 당연하다.Although not shown in detail in FIG. 1 , the upper surface of the substrate 101 is generally a quadrilateral having four sides. If the display area AA is disposed in the center of the top surface of the substrate 101 , the non-display area NA may include four side areas parallel to each other on different sides of the substrate 101 . However, this is only an example, and according to the shape of the substrate 101 , the shape of the display area AA and the position of the display area AA disposed on the substrate 101 , the non-display area NA may include one or more than one non-display area NA. It goes without saying that it can be formed in one area.

도 1에 도시한 바와 같이, 비표시영역(NA) 중 어느 하나의 일측영역(NA1, 도 1에서 표시영역(AA) 외곽의 우측에 해당함)은 복수의 패드(PD)가 배치되는 패드영역(PDA), 그리고 패드영역(PDA)과 표시영역(AA) 사이로서 복수의 링크(LK)가 배치되는 링크영역(LKA)을 포함한다. 또한, 일측영역(NA1) 중 기판(101)의 일측에 평행한 일부영역은, 패드(PD)가 기판(101)의 배면에 배치되도록 구부려지는 벤딩영역(BA)이 된다. As shown in FIG. 1 , one side area NA1 of any one of the non-display areas NA (corresponding to the right outside the display area AA in FIG. 1 ) is a pad area ( PDA), and a link area LKA in which a plurality of links LK are disposed between the pad area PDA and the display area AA. Also, a partial area parallel to one side of the substrate 101 among the side areas NA1 becomes a bending area BA in which the pad PD is bent to be disposed on the rear surface of the substrate 101 .

도 1에서는 비표시영역(NA) 중 게이트라인(GL)에 대응한 패드(PD)가 배치되는 우측의 일측영역(NA1)만이 벤딩영역(BA)을 포함하는 것으로 도시되어 있다. 그러나, 이는 단지 예시일 뿐이며, 비표시영역(NA)의 각 일측영역은 각각의 벤딩영역(BA)을 포함할 수 있다. 즉, 데이터라인(DL)에 연결된 패드(PD)가 기판(101)의 배면에 배치될 수 있도록, 비표시영역(NA) 중 데이터라인(DL)에 대응한 패드(PD)가 배치되는 일측영역(도 1에서, 표시영역(AA) 상측의 비표시영역(NA)에 해당함) 또한 벤딩영역(BA)을 포함할 수 있다. In FIG. 1 , only one area NA1 on the right side in which the pad PD corresponding to the gate line GL is disposed among the non-display area NA includes the bending area BA. However, this is only an example, and each one side area of the non-display area NA may include each bending area BA. That is, one side area of the non-display area NA in which the pad PD corresponding to the data line DL is disposed so that the pad PD connected to the data line DL can be disposed on the rear surface of the substrate 101 . (corresponding to the non-display area NA above the display area AA in FIG. 1 ) may also include the bending area BA.

여기서, 링크영역(LK) 중 적어도 일부가 벤딩영역(BA)이 되므로, 복수의 링크(LK) 각각의 일부는 벤딩영역(BA) 상에 배치된다. 도 1에서는 링크영역(LK)의 일부가 벤딩영역(BA)인 것으로 도시되어 있으나, 이는 단지 예시일 뿐이며, 벤딩영역(BA)은 링크영역(LK)보다 넓을 수도 있다.Here, since at least a portion of the link area LK becomes the bending area BA, a portion of each of the plurality of links LK is disposed on the bending area BA. Although a part of the link area LK is illustrated as the bending area BA in FIG. 1 , this is only an example, and the bending area BA may be wider than the link area LK.

도 3에 도시한 바와 같이, 기판(101)의 벤딩영역(BA)을 구부려서, 패드영역(PDA)의 패드(도 1의 PD)가 기판(101)의 배면에 배치되도록 한다.As shown in FIG. 3 , the bending area BA of the substrate 101 is bent so that the pad (PD of FIG. 1 ) of the pad area PDA is disposed on the back surface of the substrate 101 .

이때, 기판(101)에 비해 비교적 강성을 띠는 절연재료, 특히 무기 절연재료가 벤딩영역(BA)에 배치되면, 벤딩영역(BA)이 구부러짐에 따라 벤딩 스트레스를 받는다. 이로 인해, 절연재료에 크랙(crack)이 발생되고, 절연재료의 크랙이 링크(LK)에도 전달됨으로써, 단선 등의 불량이 발생되는 문제점이 있다.In this case, when an insulating material, particularly, an inorganic insulating material, which is relatively rigid compared to the substrate 101 , is disposed in the bending area BA, bending stress is applied as the bending area BA is bent. For this reason, cracks are generated in the insulating material, and the cracks of the insulating material are also transmitted to the link LK, so there is a problem in that defects such as disconnection occur.

이와 같이 절연재료에 가해지는 벤딩스트레스로 인한 링크(LK)의 단선 불량을 방지하기 위하여, 벤딩영역(BA)에 배치되는 절연재료를 최소화할 필요가 있다.As such, in order to prevent disconnection failure of the link LK due to the bending stress applied to the insulating material, it is necessary to minimize the insulating material disposed in the bending area BA.

이에, 본원의 제 1 실시예에 따른 플렉서블 표시장치는 벤딩영역(BA)에 대응한 제 1 벤딩홀을 더 포함한다. Accordingly, the flexible display device according to the first exemplary embodiment of the present application further includes a first bending hole corresponding to the bending area BA.

도 4 및 도 5에 도시한 바와 같이, 플렉서블 표시장치(100)는 기판(101) 상에 비표시영역(NA) 중 적어도 하나의 일측영역(NA1)에 대응하도록 형성되는 식각방지층(106), 및 벤딩영역(BA)에 대응하도록 형성되고, 버퍼막(102), 게이트절연막(103), 층간절연막(104) 및 보호막(105)을 포함한 다수의 절연막 중 링크(LK) 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀(BH1)을 더 포함한다.As shown in FIGS. 4 and 5 , the flexible display device 100 includes an etch stop layer 106 formed on a substrate 101 to correspond to at least one side area NA1 of the non-display area NA; and at least one of the plurality of insulating layers formed to correspond to the bending region BA, including the buffer layer 102, the gate insulating layer 103, the interlayer insulating layer 104, and the protective layer 105, located below the link LK. It further includes a penetrating first bending hole BH1.

제 1 벤딩홀(BH1)은 식각방지층(106)의 적어도 일부를 노출시키도록 형성될 수 있다. 이때, 층간절연막(104) 상에 형성되는 각 링크(LK)는 제 1 벤딩홀(BH1)을 통해 노출된 식각방지층(106)의 적어도 일부와 직접 접촉하게 된다.The first bending hole BH1 may be formed to expose at least a portion of the etch stop layer 106 . In this case, each link LK formed on the interlayer insulating layer 104 is in direct contact with at least a portion of the etch stop layer 106 exposed through the first bending hole BH1 .

식각방지층(106)은 제 1 벤딩홀(BH1)을 형성하기 위한 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)의 식각공정에, 기판(101)이 노출되는 것을 방지하기 위한 것이다. The etch stop layer 106 is used to prevent the substrate 101 from being exposed in the etching process of the buffer layer 102 , the gate insulating layer 103 , and the interlayer insulating layer 104 for forming the first bending hole BH1 . will be.

일 예로, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104) 각각이 무기절연재료인 경우, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)을 관통하는 제 1 벤딩홀(BH1)을 형성하기 위하여, 건식식각을 실시하는 것이 일반적이다. 이때, 기판(101)이 플라스틱 재료인 경우, 오버에칭조건에 따라 제 1 벤딩홀(BH1)이 형성된 이후에도 건식식각이 계속해서 실시되어, 기판(101)이 건식식각에 노출될 수 있다. 그로 인해, 기판(101)이 함께 식각되어, 이물질을 발생시킬 수 있다. 이러한 이물질은 이후 공정에서 단선, 합선 등의 불량을 유발하거나, 발광층(도 2의 123)의 손상을 유발함에 따라, 플렉서블 표시장치(100)의 신뢰도를 저하시키고, 수율을 저하시키는 요인이 된다.For example, when each of the buffer film 102 , the gate insulating film 103 , and the interlayer insulating film 104 is an inorganic insulating material, the first penetrating layer passing through the buffer film 102 , the gate insulating film 103 , and the interlayer insulating film 104 . In order to form the bending hole BH1, dry etching is generally performed. In this case, when the substrate 101 is made of a plastic material, the dry etching may be continuously performed even after the first bending hole BH1 is formed according to the overetching condition, so that the substrate 101 may be exposed to the dry etching. Accordingly, the substrate 101 may be etched together, thereby generating foreign substances. These foreign substances cause defects such as disconnection or short circuit in subsequent processes or damage the light emitting layer ( 123 in FIG. 2 ), thereby reducing the reliability of the flexible display device 100 and reducing the yield.

이에, 본원의 제 1 실시예에 따르면, 제 1 벤딩홀(BH1)을 형성하기 전에, 기판(101)이 식각공정에 노출되는 것을 방지하기 위한 에치스토퍼(ETCH STOPER)로서, 식각방지층(106)을 포함한다. 이러한 식각방지층(106)은 제 1 벤딩홀(BH1)이 형성될 벤딩영역(BA)을 포함하는 적어도 하나의 일측영역(NA1)에 대응하여, 기판(101)과 다수의 절연층(102, 103, 104, 105) 사이에 배치된다.Accordingly, according to the first embodiment of the present application, before forming the first bending hole BH1, as an etch stopper for preventing the substrate 101 from being exposed to the etching process, the etch stopper layer 106 includes The etch stop layer 106 corresponds to the at least one side area NA1 including the bending area BA in which the first bending hole BH1 is to be formed, the substrate 101 and the plurality of insulating layers 102 and 103 . , 104, 105).

이로써, 식각방지층(106)으로 인해, 제 1 벤딩홀(BH1) 형성 시, 기판(101)이 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)과 함께 식각되는 것을 차폐할 수 있고, 그로 인해, 이물 발생이 방지되어, 플렉서블 표시장치(100)의 신뢰도 및 수율이 향상될 수 있다.Accordingly, due to the etch stop layer 106, when the first bending hole BH1 is formed, it is possible to shield the substrate 101 from being etched together with the buffer layer 102, the gate insulating layer 103, and the interlayer insulating layer 104. Thereby, the generation of foreign substances may be prevented, and thus, reliability and yield of the flexible display device 100 may be improved.

이러한 식각방지층(106)은 벤딩영역(BA)을 포함하는 일측영역(NA1)에만 대응하도록 형성될 수 있고, 또는 벤딩영역(BA)의 유무에 관계없이 비표시영역(NA) 전체에 대응하도록 형성될 수도 있다.The etch stop layer 106 may be formed to correspond only to one side area NA1 including the bending area BA, or to correspond to the entire non-display area NA regardless of the presence or absence of the bending area BA. it might be

또한, 복수의 링크(LK)는 소스전극(도 2의 114a) 및 드레인전극(도 2의 114b)과 마찬가지로, 층간절연막(104) 상에 형성된다.In addition, the plurality of links LK are formed on the interlayer insulating film 104, similarly to the source electrode (114a in FIG. 2) and the drain electrode (114b in FIG. 2).

앞서 언급한 바와 같이, 게이트라인(GL)은 게이트전극(도 2의 113)과 함께 게이트절연막(103) 상에 형성된다. 이에, 게이트라인(GL)에 대응한 링크(LK)는 게이트라인(GL)의 적어도 일부를 노출하도록 층간절연막(104)을 관통하는 링크홀(LKH)을 통해 게이트라인(GL)에 연결된다.As mentioned above, the gate line GL is formed on the gate insulating layer 103 together with the gate electrode 113 in FIG. 2 . Accordingly, the link LK corresponding to the gate line GL is connected to the gate line GL through the link hole LKH passing through the interlayer insulating layer 104 to expose at least a portion of the gate line GL.

그리고, 데이터라인(도 1의 DL)은 층간절연막(104) 상에 형성된다. 이에, 데이터라인(DL)과 링크(LK) 사이를 연결시키기 위한 별도의 콘택홀이 불필요하다. 즉, 데이터라인(DL)에 대응한 링크(LK)는 데이터라인(DL)에서 연장되는 형태일 수 있다.In addition, the data line (DL in FIG. 1 ) is formed on the interlayer insulating film 104 . Accordingly, a separate contact hole for connecting the data line DL and the link LK is unnecessary. That is, the link LK corresponding to the data line DL may be extended from the data line DL.

보호막(105)은 층간절연막(104) 상의 전면에 형성됨에 따라, 소스전극(114a) 및 드레인전극(114b)을 비롯하여, 제 1 벤딩홀(BH1) 및 복수의 링크(LK)를 더 덮도록 형성된다.The passivation layer 105 is formed on the entire surface of the interlayer insulating layer 104 so as to further cover the source electrode 114a and the drain electrode 114b, the first bending hole BH1 and the plurality of links LK. do.

복수의 패드(PD)는 보호막(105) 상에 형성되고, 보호막(105)을 관통하여 복수의 링크(LK) 각각의 적어도 일부를 노출하는 패드홀(PDH)을 통해 복수의 링크(LK)와 연결된다.The plurality of pads PD is formed on the passivation layer 105 and penetrates through the passivation layer 105 to expose at least a portion of each of the plurality of links LK to the plurality of links LK and the pad hole PDH. connected

한편, 식각방지층(106)은 기판(101)의 벤딩영역(BA)과 함께 구부려지므로, 식각방지층(106)의 재료는 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)으로 선택된 무기 절연재료보다 높은 연성을 띠는 것으로 선택된다. 그리고, 제 1 벤딩홀(BH1) 형성 시, 식각방지층(106)이 게이트절연막(103) 및 층간절연막(104)과 함께 식각되는 것을 최소화하도록, 식각방지층(106)의 재료는 게이트절연막(103) 및 층간절연막(104)보다 낮은 식각비를 띠는 것으로 선택된다. On the other hand, since the etch stop layer 106 is bent together with the bending area BA of the substrate 101 , the material of the etch stop layer 106 is selected from the buffer layer 102 , the gate insulating layer 103 and the interlayer insulating layer 104 . It is selected to have higher ductility than inorganic insulating materials. In addition, when the first bending hole BH1 is formed, the etch stop layer 106 is etched together with the gate insulating layer 103 and the interlayer insulating layer 104 from being etched. and an etch rate lower than that of the interlayer insulating layer 104 .

이러한 조건을 만족하는 식각방지층(106)의 재료는 a-Si와 같이 절연성 재료일 수 있다. 또는, 공정비용, 공정 용이성 및 보편성 면에서 유리한 것으로, ITO, Mo 및 Ti 등과 같이 도전성을 갖는 금속성 재료일 수도 있다.The material of the etch stop layer 106 satisfying these conditions may be an insulating material such as a-Si. Alternatively, it may be advantageous in terms of process cost, process easiness and universality, and may be a metallic material having conductivity, such as ITO, Mo, and Ti.

더불어, 복수의 링크(LK)는 제 1 벤딩홀(BH1)을 통해 노출된 식각방지층(106)의 적어도 일부에 접촉되도록 형성된다. 이와 같이, 복수의 링크(LK)가 식각방지층(106)에 연결되므로, 식각방지층(106)이 도전성 재료 및 단일패턴으로 형성되는 경우, 복수의 링크(LK)가 식각방지층(106)을 통해 상호 합선되는 문제점이 있다.In addition, the plurality of links LK are formed to contact at least a portion of the etch stop layer 106 exposed through the first bending hole BH1 . In this way, since the plurality of links LK are connected to the etch stop layer 106 , when the etch stop layer 106 is formed of a conductive material and a single pattern, the plurality of links LK are interconnected through the etch stop layer 106 . There is a problem with the short circuit.

이에, 도 4 및 도 6에 도시한 바와 같이, 식각방지층(106)은 복수의 링크(LK)에 대응하는 복수의 식각방지패턴(106a, 106b)으로 형성된다. 여기서, 복수의 식각방지패턴(106a, 106b)은 상호 이어지지 않는 독립된 패턴으로 형성되어, 복수의 링크(LK)가 상호 연결되는 것을 방지한다.Accordingly, as shown in FIGS. 4 and 6 , the etch stop layer 106 is formed of a plurality of etch stop patterns 106a and 106b corresponding to the plurality of links LK. Here, the plurality of etch prevention patterns 106a and 106b are formed as independent patterns that are not connected to each other, thereby preventing the plurality of links LK from being interconnected.

그리고, 식각방지층(106)이 복수의 식각방지패턴(106a, 106b)으로 형성되는 경우, 제 1 벤딩홀(BH1)은 복수의 식각방지패턴(106a, 106b) 각각의 적어도 일부를 노출하도록, 복수 개로 형성될 수 있다. 즉, 플렉서블 표시장치(100)는 복수의 식각방지패턴(106a, 106b)에 대응하여 형성된 복수의 제 1 벤딩홀(BH1)을 포함할 수 있다.And, when the etch stop layer 106 is formed of a plurality of etch stop patterns 106a and 106b, the first bending hole BH1 has a plurality of etch stop patterns 106a and 106b to expose at least a portion of each of the plurality of etch stop patterns 106a and 106b. can be formed into dogs. That is, the flexible display device 100 may include a plurality of first bending holes BH1 formed to correspond to the plurality of etch stop patterns 106a and 106b.

그리고, 복수의 링크(LK)는 복수의 제 1 벤딩홀(BH1)을 통해 적어도 일부가 노출된 복수의 식각방지패턴(106a, 106b)에 각각 접촉하도록 형성된다. 이로써, 식각방지층(106)에 의한 링크(LK) 간의 합선이 방지된다.In addition, the plurality of links LK are formed to contact the plurality of etch-stop patterns 106a and 106b at least partially exposed through the plurality of first bending holes BH1 , respectively. Accordingly, a short circuit between the links LK by the etch stop layer 106 is prevented.

이상과 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치(100)는 벤딩영역(BA)에 대응하여 식각방지층(106)이 노출되도록 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 제거되는 부분인 제 1 벤딩홀(BH1)을 포함한다. 이로써, 연성재료의 기판(101)보다 강성인 무기절연재료로 이루어진 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)에 벤딩 스트레스가 가해져서, 크랙(CRACK)이 발생되고, 이러한 무기절연재료의 크랙이 전달되어, 링크(LK)가 단선되는 결함을 방지할 수 있다. As described above, in the flexible display device 100 according to the first embodiment of the present application, the buffer layer 102, the gate insulating layer 103, and the interlayer insulating layer ( The first bending hole BH1, which is a part from which the 104 is removed, is included. As a result, bending stress is applied to the buffer film 102 , the gate insulating film 103 , and the interlayer insulating film 104 made of an inorganic insulating material that is more rigid than the flexible substrate 101 , and cracks occur, and these inorganic It is possible to prevent a defect in which the crack of the insulating material is transmitted and the link LK is disconnected.

그리고, 플렉서블 표시장치(100)는, 제 1 벤딩홀(BH1)을 형성 시, 오버에칭조건에 따라 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 제거된 후에도 계속해서 식각이 진행되는 경우, 기판(101)이 함께 식각되는 것을 방지하기 위하여, 제 1 벤딩홀(BH1)이 형성되는 영역 및 그 주변에 대응하여, 기판(101)과 버퍼막(102) 사이에 배치된 식각방지층(106)을 더 포함한다. 이로써, 기판(101)의 부적절한 식각에 따른 이물 발생 및 그로 인한 불량을 방지할 수 있어, 신뢰도 및 수율이 향상될 수 있다.In addition, when the first bending hole BH1 is formed, the flexible display device 100 continues to etch after the buffer layer 102 , the gate insulating layer 103 , and the interlayer insulating layer 104 are removed according to overetching conditions. In this case, in order to prevent the substrate 101 from being etched together, it is disposed between the substrate 101 and the buffer layer 102 to correspond to the region where the first bending hole BH1 is formed and its periphery. An etch stop layer 106 is further included. Accordingly, it is possible to prevent the occurrence of foreign substances due to improper etching of the substrate 101 and defects resulting therefrom, thereby improving reliability and yield.

다음, 도 7 및 도 8을 참조하여, 본원의 제 2 실시예에 따른 플렉서블 표시장치에 대해 설명한다.Next, a flexible display device according to a second exemplary embodiment of the present disclosure will be described with reference to FIGS. 7 and 8 .

도 7은 본원의 제 2 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이고, 도 8은 도 7의 Ⅳ-Ⅳ' 부분을 나타낸 단면도이다.FIG. 7 is a plan view showing in more detail part I of FIG. 1 according to a second embodiment of the present application, and FIG. 8 is a cross-sectional view illustrating part IV-IV' of FIG. 7 .

도 7 및 도 8에 도시한 바와 같이, 제 2 실시예에 따른 플렉서블 표시장치는 각 제 1 벤딩홀(BH1) 중 링크(LK)의 주변에 대응하여 형성되는 적어도 하나의 제 2 벤딩홀(BH2)을 더 포함한다는 것을 제외하면, 도 1 내지 도 6에 도시한 제 1 실시예의 플렉서블 표시장치와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.7 and 8 , in the flexible display device according to the second embodiment, at least one second bending hole BH2 formed to correspond to the periphery of the link LK among the first bending holes BH1. .

적어도 하나의 제 2 벤딩홀(BH2) 각각은 제 1 벤딩홀(BH1) 내에서 링크(LK) 주변에 남아있는 벤딩 스트레스 요인, 즉 보호막(105)과 식각방지층(106)을 제거하기 위한 것이다. 즉, 각 제 2 벤딩홀(BH2)은 제 1 벤딩홀(BH1) 내의 링크(LK) 주변에 대응하여, 보호막(106) 및 식각방지층(106)을 관통하도록 형성되어, 기판(101)의 일부를 노출한다.Each of the at least one second bending hole BH2 is for removing the bending stress factor remaining around the link LK in the first bending hole BH1 , that is, the protective layer 105 and the etch stop layer 106 . That is, each of the second bending holes BH2 is formed to penetrate the passivation layer 106 and the etch stop layer 106 in correspondence with the periphery of the link LK in the first bending hole BH1 , and is a part of the substrate 101 . to expose

이로써, 적어도 하나의 제 2 벤딩홀(BH2)에 의해 벤딩영역(BA) 중 링크(LK)를 둘러싸는 영역을 제외한 나머지에서, 보호막(105) 및 식각방지층(106)이 제거됨에 따라, 벤딩 스트레스 요인이 더욱 감소되어, 벤딩 스트레스로 인한 불량이 더욱 방지될 수 있다.Accordingly, as the passivation layer 105 and the etch stop layer 106 are removed from the bending area BA except for the area surrounding the link LK by the at least one second bending hole BH2, bending stress The factor is further reduced, so that defects due to bending stress can be further prevented.

다음, 도 9를 참조하여, 본원의 제 3 실시예에 대해 설명한다.Next, a third embodiment of the present application will be described with reference to FIG. 9 .

도 9는 본원의 제 3 실시예에 따른 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.9 is a cross-sectional view illustrating a portion II-II' of FIG. 4 according to a third embodiment of the present application.

도 9에 도시한 바와 같이, 제 3 실시예에 따른 플렉서블 표시장치는 버퍼막(102)을 형성한 후, 액티브층(111)을 형성하기 전에, 벤딩영역(BA)에 대응하고, 제 1 벤딩홀(BH1)보다 넓은 폭으로 버퍼막(102)을 관통하도록 형성된 프리 벤딩홀(pre_BH1)을 더 포함한다는 점을 제외하면, 앞서 설명한 제 1 및 제 2 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.As shown in FIG. 9 , in the flexible display device according to the third exemplary embodiment, after the buffer layer 102 is formed and before the active layer 111 is formed, the flexible display corresponds to the bending area BA, and the first bending is performed. Except that it further includes a pre-bending hole pre_BH1 formed to pass through the buffer layer 102 with a wider width than the hole BH1, it is the same as the first and second embodiments described above, and thus overlaps the description below. is to be omitted.

이와 같이, 프리 벤딩홀(pre_BH1)을 포함하면, 제 1 벤딩홀(BH1)은 소스홀(SH) 및 드레인홀(DH)과 마찬가지로, 게이트절연막(103)과 층간절연막(104)을 관통하여 형성되므로, 소스홀(SH) 및 드레인홀(DH)에 의해 노출되는 액티브층(111)이 오버에칭으로 손상되는 것을 최소화할 수 있다.As described above, when the pre-bending hole pre_BH1 is included, the first bending hole BH1 is formed through the gate insulating layer 103 and the interlayer insulating layer 104 like the source hole SH and the drain hole DH. Therefore, it is possible to minimize damage to the active layer 111 exposed by the source hole SH and the drain hole DH due to over-etching.

다음, 도 10 및 도 11을 참조하여, 본원의 제 4 실시예에 따른 플렉서블 표시장치에 대해 설명한다.Next, a flexible display device according to a fourth embodiment of the present application will be described with reference to FIGS. 10 and 11 .

도 10은 본원의 제 4 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이고, 도 11은 도 10의 Ⅴ-Ⅴ' 부분을 나타낸 단면도이다.FIG. 10 is a plan view showing in more detail part I of FIG. 1 according to a fourth embodiment of the present application, and FIG. 11 is a cross-sectional view showing part V-V' of FIG. 10 .

도 10 및 도 11에 도시한 바와 같이, 제 4 실시예에 따른 플렉서블 표시장치는 제 1 벤딩홀(BH1) 및 식각방지층(106)이 벤딩영역(BA) 뿐만 아니라, 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 앞서 설명한 제 1 내지 제 3 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.10 and 11 , in the flexible display device according to the fourth exemplary embodiment, the first bending hole BH1 and the etch stop layer 106 are formed in the pad area PDA as well as the bending area BA. Except for the point corresponding to the formation, since it is the same as the first to third embodiments described above, the overlapping description will be omitted below.

다음, 도 12, 도 13, 도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b을 참조하여, 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법에 대해 설명한다.Next, a method of manufacturing the flexible display device according to the first exemplary embodiment of the present disclosure will be described with reference to FIGS. 12, 13, 14A to 14C, 15A to 15G, 16A, and 16B.

도 12에 도시한 바와 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법은 표시영역과, 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역이 정의되는 연성재료의 기판을 마련하는 단계(S110), 기판(110) 상에 비표시영역 중 기판의 어느 일측에 나란한 일측영역에 대응하는 식각방지층을 형성하는 단계(S120), 기판 상의 전면에 버퍼막을 형성하는 단계(S130), 버퍼막 상에 표시영역에 대응하는 게이트라인과 데이터라인을 형성하고, 버퍼막 상의 전면에 다수의 절연막을 형성하며, 비표시영역 중 패드영역이 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하여, 다수의 절연막 중 적어도 하나를 관통하는 제 1 벤딩홀을 형성하고, 패드영역에 대응하고 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부회로가 접속되는 복수의 패드를 형성하며, 링크영역에 대응하고 복수의 패드 각각과 신호라인 사이를 연결하는 복수의 링크를 형성하는 단계(S140), 복수의 화소영역에 대응하는 복수의 발광소자를 포함한 발광 어레이를 형성하는 단계(S150), 표시영역에 대응하고, 복수의 발광소자를 사이에 두고 기판에 대향하여 복수의 발광소자를 밀봉하는 밀봉층을 형성하는 단계(S160) 및 복수의 패드가 기판의 배면에 배치되도록, 기판 중 링크영역의 일부인 벤딩영역을 구부리는 단계(S170)를 포함한다.As shown in FIG. 12 , in the method of manufacturing a flexible display device according to the first embodiment of the present application, a flexible material substrate is defined in which a display area and a non-display area outside the display area and including a link area and a pad area are defined. preparing ( S110 ), forming an etch stop layer corresponding to a region parallel to one side of the substrate among the non-display regions on the substrate 110 ( S120 ), and forming a buffer film on the entire surface of the substrate ( S130 ). ), forming gate lines and data lines corresponding to the display region on the buffer film, forming a plurality of insulating films on the entire surface of the buffer film, and bending regions such that the pad region of the non-display region is disposed on the back surface of the substrate Correspondingly, a plurality of first bending holes penetrating through at least one of the plurality of insulating layers are formed, and an external circuit for supplying a driving signal to any one of the gate line and the data line is connected to the pad area and corresponding to the pad area. forming a plurality of links corresponding to the link regions and connecting each of the plurality of pads and the signal lines (S140), forming a light emitting array including a plurality of light emitting devices corresponding to the plurality of pixel regions ( S150 ), forming a sealing layer corresponding to the display area and facing the substrate to seal the plurality of light emitting devices with the plurality of light emitting devices interposed therebetween ( S160 ), and a plurality of pads are disposed on the back surface of the substrate As much as possible, the step ( S170 ) of bending the bending region, which is a part of the link region, of the substrate is included.

그리고, 도 13에 도시한 바와 같이, 게이트라인과 데이터라인, 다수의 절연막, 제 1 벤딩홀, 복수의 패드 및 복수의 링크를 형성하는 단계(S140)는 버퍼막 상에 각 화소영역의 일부에 대응한 액티브층을 형성하는 단계(S141), 버퍼막 상의 전면에 게이트절연막을 형성하는 단계(S142), 게이트절연막 상에 게이트라인 및 그에 연결되는 게이트전극을 형성하는 단계(S143), 게이트절연막 상의 전면에 층간절연막을 형성하는 단계(S144), 층간절연막과 게이트절연막을 관통하는 소스홀, 드레인홀 및 링크홀, 그리고 층간절연막과 게이트절연막과 버퍼막을 관통하는 제 1 벤딩홀을 형성하는 단계(S145), 층간절연막 상에 데이터라인, 소스전극, 드레인전극 및 복수의 링크를 형성하는 단계(S146), 층간절연막 상의 전면에 보호막을 형성하는 단계(S147), 보호막을 관통하는 패드홀을 형성하는 단계(S148) 및 보호막 상에 복수의 패드를 형성하는 단계(S149)를 포함한다.And, as shown in FIG. 13 , the step of forming the gate line, the data line, the plurality of insulating layers, the first bending hole, the plurality of pads, and the plurality of links ( S140 ) is performed in a portion of each pixel area on the buffer layer. Forming a corresponding active layer (S141), forming a gate insulating film on the entire surface of the buffer film (S142), forming a gate line and a gate electrode connected thereto on the gate insulating film (S143), on the gate insulating film Forming an interlayer insulating film over the entire surface (S144), forming a source hole, a drain hole, and a link hole penetrating the interlayer insulating film and the gate insulating film, and forming a first bending hole penetrating the interlayer insulating film, the gate insulating film, and the buffer film (S145) ), forming a data line, a source electrode, a drain electrode and a plurality of links on the interlayer insulating film (S146), forming a protective film on the entire surface of the interlayer insulating film (S147), forming a pad hole penetrating the protective film (S148) and forming a plurality of pads on the passivation layer (S149).

도 14a에 도시한 바와 같이, 연성재료의 기판을 마련한다. (S110) 이를 위해, 희생기판(미도시)이 이용될 수 있다.As shown in Fig. 14A, a substrate made of a flexible material is prepared. (S110) For this, a sacrificial substrate (not shown) may be used.

도 14b에 도시한 바와 같이, 기판(101) 상에, 비표시영역(NA) 중 벤딩영역(BA)을 포함한 적어도 일부에 대응하는 식각방지층(106)을 형성한다. (S120)As shown in FIG. 14B , an etch stop layer 106 corresponding to at least a portion of the non-display area NA including the bending area BA is formed on the substrate 101 . (S120)

이때, 식각방지층(106)은 비표시영역(NA) 전체에 대응하도록 형성될 수 있고, 또는 비표시영역(NA) 중 제 1 벤딩홀(도 4 내지 도 6의 BH1)을 포함하는 일부 일측영역에만 선택적으로 형성될 수도 있다.In this case, the etch stop layer 106 may be formed to correspond to the entire non-display area NA, or a partial area of the non-display area NA including the first bending hole (BH1 in FIGS. 4 to 6 ). It may be selectively formed only in

식각방지층(106)은 벤딩영역(BA)에 포함되므로 기판(101)과 함께 구부려진다. 더불어, 제 1 벤딩홀(BH1)을 형성하기 위한 식각공정이 오버에칭조건으로 실시되더라도, 기판(101)이 식각에 노출되거나 식각방지층(106)에 의한 이물이 발생되는 것을 방지할 필요가 있다. 이에, 식각방지층(106)은 버퍼막(102), 게이트절연막(103) 및 층간절연막(104) 각각으로 선택된 무기절연재료보다 높은 연성, 및 낮은 식각비를 띠는 재료로 선택된다.Since the etch stop layer 106 is included in the bending area BA, it is bent together with the substrate 101 . In addition, even when the etching process for forming the first bending hole BH1 is performed under over-etching conditions, it is necessary to prevent the substrate 101 from being exposed to etching or the generation of foreign substances by the etch stop layer 106 . Accordingly, the etch stop layer 106 is selected as a material having higher ductility and a lower etch rate than the inorganic insulating material selected as each of the buffer layer 102 , the gate insulating layer 103 , and the interlayer insulating layer 104 .

일 예로, 식각방지층(106)은 공정비용, 공정 용이성 및 보편성 면에서 유리한 것으로, ITO, Mo, Ti 및 a-Si 중 어느 하나로 선택될 수 있다.For example, the etch stop layer 106 is advantageous in terms of process cost, process easiness and generality, and may be selected from any one of ITO, Mo, Ti, and a-Si.

더불어, 식각방지층(106)이 도전성재료로 형성되는 경우, 제 1 벤딩홀(BH1)을 통해 연결되는 복수의 링크(도 1 및 도 5 등에서 LK)가 식각방지층(106)에 의해 합선될 수 있다. 이를 방지하기 위하여, 식각방지층(106)은 복수의 링크(LK)에 대응하고 상호 분리된 형태인 복수의 식각방지패턴으로 형성될 수 있다.In addition, when the etch stop layer 106 is formed of a conductive material, a plurality of links (LK in FIGS. 1 and 5, etc.) connected through the first bending hole BH1 may be short-circuited by the etch stop layer 106. . In order to prevent this, the etch stop layer 106 may be formed of a plurality of etch stop patterns corresponding to the plurality of links LK and separated from each other.

도 14c에 도시한 바와 같이, 기판(101) 상의 전면에 버퍼막(102)을 형성한다. (S130)As shown in FIG. 14C , a buffer film 102 is formed on the entire surface of the substrate 101 . (S130)

도 15a에 도시한 바와 같이, 버퍼막(102) 상에 액티브층(111)을 형성하고 (S141), 버퍼막(102) 상의 전면에 액티브층(111)을 덮는 게이트절연막(103)을 형성한다. (S142) 여기서, 액티브층(111)은 채널영역(111a) 및 채널영역(111a) 양측의 소스영역(111b) 및 드레인영역(111c)을 포함한다.As shown in FIG. 15A , an active layer 111 is formed on the buffer film 102 ( S141 ), and a gate insulating film 103 covering the active layer 111 is formed on the entire surface of the buffer film 102 . . (S142) Here, the active layer 111 includes a channel region 111a and a source region 111b and a drain region 111c on both sides of the channel region 111a.

이어서, 게이트절연막(103) 상에 액티브층(111)의 채널영역에 적어도 일부 오버랩하는 게이트전극(113) 및 게이트전극(113)에 연결되는 게이트라인(도 1 및 도 5의 GL)을 형성하고 (S143), 게이트절연막(103) 상의 전면에 게이트전극을 덮는 층간절연막(104)을 형성한다. (S144)Next, a gate electrode 113 overlapping at least a part of the channel region of the active layer 111 and a gate line (GL in FIGS. 1 and 5) connected to the gate electrode 113 are formed on the gate insulating layer 103, (S143), an interlayer insulating film 104 covering the gate electrode is formed on the entire surface of the gate insulating film 103 . (S144)

도 15b 및 도 15c에 도시한 바와 같이, 층간절연막(104), 게이트절연막(103) 및 버퍼막(102)을 선택적으로 패터닝하여, 소스홀(SH), 드레인홀(DH), 링크홀(LKH) 및 제 1 벤딩홀(BH1)을 형성한다. (S145)15B and 15C, by selectively patterning the interlayer insulating film 104, the gate insulating film 103, and the buffer film 102, the source hole SH, the drain hole DH, and the link hole LKH ) and a first bending hole BH1 are formed. (S145)

소스홀(SH)은 층간절연막(104)과 게이트절연막(103)을 관통하여 소스영역(111b)의 적어도 일부를 노출하도록 형성된다.The source hole SH is formed to penetrate the interlayer insulating layer 104 and the gate insulating layer 103 to expose at least a portion of the source region 111b.

드레인홀(DH)은 층간절연막(104)과 게이트절연막(103)을 관통하여 드레인영역(111c)의 적어도 일부를 노출하도록 형성된다.The drain hole DH is formed to penetrate the interlayer insulating layer 104 and the gate insulating layer 103 to expose at least a portion of the drain region 111c.

링크홀(LKH)은 게이트라인(GL)과 다른 층에 형성될 링크(LK) 사이를 연결하기 위한 콘택홀로서, 층간절연막(104)과 게이트절연막(103)을 관통하여 게이트라인(GL)의 적어도 일부를 노출하도록 형성된다.The link hole LKH is a contact hole for connecting the gate line GL and the link LK to be formed in another layer, and passes through the interlayer insulating layer 104 and the gate insulating layer 103 to form the gate line GL. It is formed to expose at least a part.

제 1 벤딩홀(BH1)은 벤딩영역(BA)이 구부려질 때, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 기판(101)보다 큰 벤딩 스트레스를 받아서, 크랙을 발생시키는 것을 방지하기 위한 것이다. 이러한 제 1 벤딩홀(BH1)은 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)을 관통하여, 식각방지층(106) 중 벤딩영역(BA)에 대응한 적어도 일부를 노출하도록 형성된다.In the first bending hole BH1 , when the bending region BA is bent, the buffer layer 102 , the gate insulating layer 103 , and the interlayer insulating layer 104 receive greater bending stress than the substrate 101 , thereby generating cracks. to prevent it from happening. The first bending hole BH1 passes through the buffer layer 102 , the gate insulating layer 103 , and the interlayer insulating layer 104 to expose at least a portion of the etch stop layer 106 corresponding to the bending area BA. do.

도 15d 및 도 15e에 도시한 바와 같이, 층간절연막(104) 상에 소스전극(114a), 드레인전극(114b), 소스전극과 드레인전극 중 어느 하나와 연결되는 데이터라인(도 1의 DL), 게이트라인(GL)과 데이터라인(DL) 중 어느 하나와 연결되고 패드영역(PDA)까지 연장되는 복수의 링크(LK)를 형성한다.15D and 15E, the source electrode 114a, the drain electrode 114b, and the data line (DL in FIG. 1) connected to any one of the source electrode and the drain electrode on the interlayer insulating film 104, A plurality of links LK connected to one of the gate line GL and the data line DL and extending to the pad area PDA are formed.

소스전극(114a)은 소스홀(SH)을 통해 액티브층(111)의 소스영역(111b)과 연결되고, 드레인전극(114b)은 드레인홀(DH)을 통해 액티브층(111)의 드레인영역(111c)과 연결된다.The source electrode 114a is connected to the source region 111b of the active layer 111 through the source hole SH, and the drain electrode 114b is connected to the drain region 111b of the active layer 111 through the drain hole DH. 111c).

복수의 링크(LK) 중 게이트라인(GL)에 대응하는 일부는 링크홀(LKH)을 통해 게이트라인(GL)과 연결되고, 데이터라인(DL)에 대응하는 다른 일부는 데이터라인(DL)으로부터 이어진다.A part of the plurality of links LK corresponding to the gate line GL is connected to the gate line GL through the link hole LKH, and the other part corresponding to the data line DL is connected to the data line DL from the data line DL. goes on

또한, 복수의 링크(LK)는 벤딩영역(BA)에서, 제 1 벤딩홀(BH1)을 통해 식각방지층(106)에 직접 접촉하도록 형성된다.In addition, the plurality of links LK are formed to directly contact the etch stop layer 106 through the first bending hole BH1 in the bending area BA.

만약, 식각방지층(106)이 도전성 재료인 경우, 복수의 링크(LK)는 복수의 제 1 벤딩홀(BH1)을 통해 복수의 식각방지패턴(도 3의 106a, 106b)에 각각 접촉한다.If the etch stop layer 106 is made of a conductive material, the plurality of links LK respectively contact the plurality of etch stop patterns 106a and 106b in FIG. 3 through the plurality of first bending holes BH1 .

도 15f에 도시한 바와 같이, 층간절연막(104) 상의 전면에 소스전극(114a), 드레인전극(114b), 데이터라인(DL), 링크(LK) 및 제 1 벤딩홀(BH1)을 덮는 보호막(105)을 형성한다. (S147)As shown in FIG. 15F , a protective layer covering the source electrode 114a, the drain electrode 114b, the data line DL, the link LK and the first bending hole BH1 on the entire surface of the interlayer insulating layer 104 ( 105) is formed. (S147)

도 15g에 도시한 바와 같이, 패드영역(PDA)에서, 보호막(105)을 관통하여 각 링크(LK)의 적어도 일부를 노출하는 패드홀(PDH)을 형성하고 (S148), 보호막(105) 상에 복수의 링크(LK)에 연결되는 복수의 패드(PD)를 형성한다. (S149)As shown in FIG. 15G , in the pad area PDA, a pad hole PDH penetrating through the passivation layer 105 and exposing at least a portion of each link LK is formed (S148), and on the passivation layer 105 . A plurality of pads PD connected to the plurality of links LK are formed therein. (S149)

도 16a에 도시한 바와 같이, 보호막(105) 상에, 제 1 전극(121), 뱅크(122), 발광층(123) 및 제 2 전극(124)을 포함하는 복수의 발광소자(EL)를 형성함으로써, 표시영역에 대응하는 발광 어레이를 형성한다. (S150)As shown in FIG. 16A , a plurality of light emitting devices EL including a first electrode 121 , a bank 122 , a light emitting layer 123 , and a second electrode 124 are formed on the passivation layer 105 . Thus, a light emitting array corresponding to the display area is formed. (S150)

도 16b에 도시한 바와 같이, 표시영역(AA)에 대응하고, 발광 어레이(EL)를 사이에 두고, 기판(101)에 대향하도록 형성되어, 발광 어레이(EL)를 밀봉하는 밀봉층(130)을 형성한다. (S160)As shown in FIG. 16B , a sealing layer 130 corresponding to the display area AA and formed to face the substrate 101 with the light emitting array EL interposed therebetween and sealing the light emitting array EL. to form (S160)

한편, 별도로 도시하고 있지 않으나, 본원의 제 4 실시예에 따른 플렉서블 표시장치의 제조방법은, 식각방지층(106)을 형성하는 단계(S120)에서, 식각방지층(106)은 벤딩영역(BA) 뿐만 아니라 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 도 11 및 도 14b와 동일하다. 그리고, 소스홀(SH), 드레인홀(DH), 링크홀(LKH) 및 제 1 벤딩홀(BH1)을 형성하는 단계(S145)에서, 제 1 벤딩홀(BH1)은 벤딩영역(BA) 뿐만 아니라 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 도 11 및 도 15c와 동일하다. 이에, 중복되는 설명은 생략하기로 한다.Meanwhile, although not shown separately, in the method of manufacturing the flexible display device according to the fourth embodiment of the present application, in the step of forming the etch stop layer 106 ( S120 ), the etch stop layer 106 is formed in the bending area BA as well as in the bending area BA. It is the same as in FIGS. 11 and 14B except that it is formed to further correspond to the pad area PDA. And, in the step S145 of forming the source hole SH, the drain hole DH, the link hole LKH, and the first bending hole BH1, the first bending hole BH1 is formed in the bending area BA as well as in the bending area BA. It is the same as in FIGS. 11 and 15C except that it is formed to further correspond to the pad area PDA. Accordingly, overlapping descriptions will be omitted.

다음, 도 3에 도시한 바와 같이, 벤딩영역(BA)을 구부려서, 복수의 패드(PD)를 기판(101) 배면 상에 위치시킨다. (S170)Next, as shown in FIG. 3 , the bending area BA is bent to position the plurality of pads PD on the rear surface of the substrate 101 . (S170)

한편, 도 12, 도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b에 상세히 도시되어 있지 않으나, 기판(101)을 마련하는 단계(S110)에서 희생기판(미도시)이 이용될 수 있다. 즉, 희생기판(미도시) 상에 연성재료를 적층함으로써, 기판(101)을 마련할 수 있다. 이 경우, 플렉서블 표시장치의 제조방법은 밀봉층(130)을 형성하는 단계(S160) 이후에, 희생기판(미도시)을 제거하는 단계를 더 포함하며, 희생기판을 제거한 후, 기판(101)의 벤딩영역(BA)을 구부린다. (S170)Meanwhile, although not shown in detail in FIGS. 12, 14A to 14C, 15A to 15G, 16A and 16B, a sacrificial substrate (not shown) may be used in the step S110 of preparing the substrate 101. can That is, by laminating a flexible material on a sacrificial substrate (not shown), the substrate 101 may be prepared. In this case, the method of manufacturing the flexible display device further includes removing the sacrificial substrate (not shown) after the forming of the sealing layer 130 ( S160 ), and after removing the sacrificial substrate, the substrate 101 . Bend the bending area (BA) of (S170)

다음, 도 17을 참조하여, 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 설명한다.Next, a method of manufacturing a flexible display device according to a second exemplary embodiment of the present application will be described with reference to FIG. 17 .

도 17은 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.17 is a flowchart illustrating a method of manufacturing a flexible display device according to a second exemplary embodiment of the present application.

도 17에 도시한 바와 같이, 본원의 제 2 실시예에 따른 플렉서블 표시장치는 패드홀을 형성하는 단계(S148')에서 각 제 1 벤딩홀에 대응하는 적어도 하나의 제 2 벤딩홀을 더 형성한다는 점을 제외하면, 이전에 설명한 제 1 실시예와 동일하므로, 이하에서 중복되는 설명은 생략한다.17 , in the flexible display device according to the second embodiment of the present application, at least one second bending hole corresponding to each first bending hole is further formed in the step of forming the pad hole ( S148 ′). Except for the points, it is the same as the first embodiment described previously, and thus a redundant description will be omitted below.

도 7 및 도 8을 참조하면, 제 2 벤딩홀(BH2)은 제 1 벤딩홀(BH1) 내의 링크(LK) 주변에 대응하여, 보호막(106) 및 식각방지층(106)을 관통함으로써, 기판(101)의 일부를 노출하도록 형성된다.7 and 8, the second bending hole BH2 corresponds to the periphery of the link LK in the first bending hole BH1, and penetrates the protective film 106 and the etch stop layer 106, so that the substrate ( 101) is formed to expose a part.

이러한 제 2 벤딩홀(BH2)을 더 포함함에 따라, 벤딩영역(BA)에서 링크(LK) 주위의 보호막(105) 및 식각방지층(106)이 더 제거될 수 있어, 벤딩 스트레스 요인이 더욱 감소되고, 그로 인해, 플렉서블 표시장치의 신뢰도 및 수율이 더욱 향상될 수 있다.As the second bending hole BH2 is further included, the passivation layer 105 and the etch stop layer 106 around the link LK in the bending area BA can be further removed, so that the bending stress factor is further reduced and , thereby, the reliability and yield of the flexible display device may be further improved.

다음, 도 18, 도 19를 참조하여, 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법 및 그에 따라 제조된 플렉서블 표시장치에 대해 설명한다.Next, a method of manufacturing a flexible display device according to a third exemplary embodiment of the present application and a flexible display device manufactured according to the method will be described with reference to FIGS. 18 and 19 .

도 18은 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다. 도 19는 도 18의 "프리 벤딩홀을 형성하는 단계를 나타낸 공정도이다.18 is a flowchart illustrating a method of manufacturing a flexible display device according to a third exemplary embodiment of the present application. 19 is a process diagram illustrating a step of “forming a pre-bending hole of FIG. 18 .

도 18에 도시한 바와 같이, 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법은 액티브층을 형성하는 단계(S141) 이전에, 프리벤딩홀(pre_BH1)을 형성하는 단계(S1400)를 더 포함한다는 점을 제외하면, 앞서 설명한 제 1 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.As shown in FIG. 18 , in the method of manufacturing a flexible display device according to the third exemplary embodiment of the present disclosure, before forming the active layer ( S141 ), forming a pre-bending hole pre_BH1 ( S1400 ) is further performed. Except for including, it is the same as the first embodiment described above, and thus a redundant description will be omitted below.

도 19에 도시한 바와 같이, 버퍼층(102)을 형성하는 단계(도 9의 S130) 이후, 액티브층(111)을 형성하는 단계(S141) 이전에, 벤딩영역(BA)에 대응하여 식각방지층(106)의 적어도 일부를 노출하도록 버퍼층(102)을 관통하는 프리 벤딩홀(pre_BH1)을 형성한다. (S1400)As shown in FIG. 19 , after the step of forming the buffer layer 102 ( S130 of FIG. 9 ), and before the step of forming the active layer 111 ( S141 ) ( S141 ), the etch stop layer ( A pre-bending hole pre_BH1 passing through the buffer layer 102 is formed to expose at least a portion of the 106 . (S1400)

이와 같이, 프리벤딩홀(pre_BH1)을 형성하는 단계(S1400)를 더 포함하면, 소스홀, 드레인홀, 링크홀 및 제 1 벤딩홀을 형성하는 단계(S145)에서, 제 1 벤딩홀(BH1)이 형성되도록 버퍼막(102)가 완전히 패터닝되기까지 과도한 식각이 실시되는 것을 방지할 수 있다. 이로써, 소스홀(SH), 드레인홀(DH) 및 링크홀(LKH)에 의해 노출되는 소스영역(111b), 드레인영역(111c) 및 게이트라인(GL) 각각의 손상을 감소시킬 수 있다.As such, if the step of forming the pre-bending hole pre_BH1 ( S1400 ) is further included, in the step ( S145 ) of forming the source hole, the drain hole, the link hole, and the first bending hole, the first bending hole BH1 Excessive etching may be prevented from being performed until the buffer layer 102 is completely patterned so that this is formed. Accordingly, damage to each of the source region 111b, the drain region 111c, and the gate line GL exposed by the source hole SH, the drain hole DH, and the link hole LKH may be reduced.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is known in the art to which the present invention pertains that various substitutions, modifications and changes are possible within the scope without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of

100: 플렉서블 표시장치 AA: 표시영역
NA: 비표시영역 NA1: 일측영역
PDA: 패드영역 LKA: 링크영역
BA: 벤딩영역 GL: 게이트라인
DL: 데이터라인 PAD: 패드
LK: 링크 PA: 화소영역
TFT: 박막트랜지스터 EL: 발광소자
101: 연성재료의 기판 102: 버퍼막
103: 게이트절연막 104: 층간절연막
105: 보호막 111: 액티브층
113: 게이트전극 114a, 114b: 소스전극, 드레인전극
SH, DH: 소스홀, 드레인홀 CH: 콘택홀
106: 식각방지층 106a, 106b: 식각방지패턴
LKH: 링크홀 PDH: 패드홀
BH1: 제 1 벤딩홀 BH2: 제 2 벤딩홀
pre_BH1: 프리 벤딩홀100: flexible display device AA: display area
NA: non-display area NA1: one side area
PDA: Pad area LKA: Link area
BA: bending area GL: gate line
DL: data line PAD: pad
LK: Link PA: Pixel area
TFT: thin film transistor EL: light emitting element
101: flexible material substrate 102: buffer film
103: gate insulating film 104: interlayer insulating film
105: protective film 111: active layer
113: gate electrodes 114a, 114b: source electrode, drain electrode
SH, DH: source hole, drain hole CH: contact hole
106: anti-etching layer 106a, 106b: anti-etching pattern
LKH: Link hole PDH: Pad hole
BH1: first bending hole BH2: second bending hole
pre_BH1: pre-bending hole

Claims (19)

표시영역 및 상기 표시영역의 외곽의 비표시영역을 포함하는 기판;
상기 기판 상의 표시영역에 배치되는 게이트라인과 데이터라인;
상기 비표시 영역에 배치되며, 상기 표시 영역의 상기 게이트라인 및 상기 데이터라인 중 적어도 하나와 연결되는 링크 배선; 및
상기 기판의 표시 영역에 배치되는 버퍼막, 상기 버퍼막과 상기 게이트라인 사이에 배치되는 게이트 절연막 및 상기 게이트 절연막과 상기 데이터라인 사이에 배치되는 층간절연막을 포함하며, 상기 비표시 영역으로 연장되는 다수의 절연막을 포함하고,
상기 기판의 일부가 상기 기판의 배면에 배치되도록 구부러지는 상기 비표시 영역의 벤딩영역에서 상기 비표시 영역으로 연장된 상기 다수의 절연막 중 적어도 하나의 절연막은 상기 링크 배선 하부 및 주변에서 제거된 표시장치.a substrate including a display area and a non-display area outside the display area;
a gate line and a data line disposed in a display area on the substrate;
a link line disposed in the non-display area and connected to at least one of the gate line and the data line of the display area; and
a buffer layer disposed in the display area of the substrate, a gate insulating layer disposed between the buffer layer and the gate line, and an interlayer insulating layer disposed between the gate insulating layer and the data line, the plurality of portions extending to the non-display area comprising an insulating film of
At least one insulating layer of the plurality of insulating layers extending from the bending area of the non-display area, which is bent so that a portion of the substrate is disposed on the rear surface of the substrate, to the non-display area is removed under and around the link wiring. . 제 1 항에 있어서,
상기 벤딩 영역을 가로지르는 상기 링크 배선의 진행 방향을 제 1 방향으로 정의하고, 상기 제 1 방향과 수직한 제 2 방향으로 상기 링크 배선의 길이를 상기 링크 배선의 폭으로 정의하면, 상기 적어도 하나의 절연막의 제거된 영역은 상기 제 2 방향으로 상기 링크 배선의 폭보다 큰 폭을 갖는 표시장치.The method of claim 1,
When a traveling direction of the link wiring crossing the bending area is defined as a first direction, and a length of the link wiring in a second direction perpendicular to the first direction is defined as a width of the link wiring, the at least one A region from which the insulating layer is removed has a width greater than a width of the link wiring in the second direction. 제 1 항에 있어서,
상기 적어도 하나의 절연막은 상기 층간 절연막인 표시장치.The method of claim 1,
The at least one insulating layer is the interlayer insulating layer. 제 3 항에 있어서,
상기 다수의 절연막 중 상기 게이트 절연막 및 상기 버퍼막이 더 제거된 표시장치.4. The method of claim 3,
The display device in which the gate insulating layer and the buffer layer are further removed from among the plurality of insulating layers. 제 1 항에 있어서,
상기 벤딩영역을 포함하는 일부 영역에 대응하도록 상기 기판과 상기 다수의 절연막 사이에 위치하고, 상기 제거된 적어도 하나의 절연막에 의해 부분적으로 노출되는 식각방지층을 더 포함하되,
상기 링크 배선은 상기 벤딩영역에서 상기 노출되는 상기 식각방지층의 일부 영역과 연결되는 표시장치.The method of claim 1,
Further comprising an etch stop layer positioned between the substrate and the plurality of insulating layers to correspond to a partial region including the bending region and partially exposed by the removed at least one insulating layer,
The link wiring is connected to a partial region of the etch stop layer exposed in the bending region. 제 5 항에 있어서,
상기 식각방지층은 도전성 물질을 포함하는 표시장치.6. The method of claim 5,
The etch-stop layer includes a conductive material. 제 5 항에 있어서,
상기 다수의 절연막은 상기 층간절연막 상에 위치하고, 상기 데이터라인을 덮는 보호막을 더 포함하는 표시장치.6. The method of claim 5,
The plurality of insulating layers is disposed on the interlayer insulating layer, and the display device further includes a passivation layer covering the data line. 제 7 항에 있어서,
상기 비표시영역의 패드영역 상에 위치하고, 상기 게이트라인과 상기 데이터라인 중 어느 하나에 구동 신호를 공급하기 위한 패드를 더 포함하되,
상기 버퍼막은 상기 식각방지층을 덮고,
상기 링크 배선은 상기 층간절연막과 상기 보호막 사이에 위치하며,
상기 패드는 상기 보호막 상에 위치하는 표시장치.8. The method of claim 7,
a pad positioned on the pad area of the non-display area and further comprising a pad for supplying a driving signal to any one of the gate line and the data line;
The buffer layer covers the etch stop layer,
The link wiring is located between the interlayer insulating film and the protective film,
The pad is positioned on the passivation layer. 제 7 항에 있어서,
상기 벤딩영역에 대응하도록 위치하고, 상기 적어도 하나의 절연막의 제거된 영역의 폭보다 넓은 폭으로 상기 버퍼막을 관통하여 상기 식각방지층을 노출하는 프리벤딩홀을 더 포함하고,
상기 적어도 하나의 절연막의 제거된 영역은 상기 프리벤딩홀 내에서 상기 게이트절연막과 상기 층간절연막을 관통하여, 상기 식각방지층을 노출하는 표시장치.8. The method of claim 7,
and a pre-bending hole positioned to correspond to the bending region and penetrating through the buffer film to a width wider than a width of the removed region of the at least one insulating film to expose the etch stop layer;
The removed region of the at least one insulating layer passes through the gate insulating layer and the interlayer insulating layer in the pre-bending hole to expose the etch stop layer. 삭제delete 제 5 항에 있어서,
상기 식각방지층은 상기 다수의 절연막보다 높은 연성을 가지며, 상기 다수의 절연막보다 낮은 식각비를 갖는 물질을 포함하는 표시장치.6. The method of claim 5,
The etch stop layer includes a material having a higher ductility than the plurality of insulating layers and a material having an etch ratio lower than that of the plurality of insulating layers. 제 11 항에 있어서,
상기 식각방지층은 ITO, Mo, Ti 및 a-Si 중 적어도 하나를 포함하는 표시장치.12. The method of claim 11,
The etch-stop layer includes at least one of ITO, Mo, Ti, and a-Si. 표시 영역 및 상기 표시 영역의 외측에 위치하는 비표시 영역의 일부가 구부러지는 벤딩 영역을 포함하는 기판;
상기 기판 상에 위치하고, 상기 기판의 상기 벤딩 영역 상에 위치하되, 적어도 일 영역이 제거된 제 1 절연막;
상기 제 1 절연막 상에 위치하고, 상기 기판의 상기 표시 영역 상에 위치하는 신호 배선들과 연결되는 다수의 링크 배선을 포함하되,
상기 다수의 링크 배선은 상기 기판과 상기 다수의 링크 배선 사이에 위치하는 상기 제 1 절연막이 제거된 영역과 중첩하며, 상기 벤딩 영역을 가로지르는 표시장치.a substrate including a display area and a bending area in which a portion of a non-display area positioned outside the display area is bent;
a first insulating film positioned on the substrate and positioned on the bending region of the substrate from which at least one region is removed;
a plurality of link wires positioned on the first insulating layer and connected to signal wires positioned on the display area of the substrate;
The plurality of link wires overlaps a region from which the first insulating layer is removed, positioned between the substrate and the plurality of link wires, and crosses the bending region. 제 13 항에 있어서,
상기 기판과 각 링크 배선 사이에 위치하는 다수의 식각 방지층을 더 포함하고,
각 식각 방지층은 상기 제1 절연막이 제거된 영역과 중첩하는 표시장치.14. The method of claim 13,
Further comprising a plurality of etch stop layers positioned between the substrate and each link wiring,
Each etch stop layer overlaps a region from which the first insulating layer is removed. 제 13 항에 있어서,
각 링크 배선은 상기 제1 절연막이 제거된 영역을 관통해 해당 식각방지층과 접촉하는 표시장치.14. The method of claim 13,
Each link wire penetrates the region from which the first insulating layer has been removed and is in contact with the corresponding etch-stop layer. 제 14 항에 있어서,
상기 링크 배선들의 길이 방향으로 각 식각 방지층의 길이는 상기 벤딩 영역의 길이보다 큰 표시장치.15. The method of claim 14,
A length of each etch stop layer in a longitudinal direction of the link wires is greater than a length of the bending region. 제 13 항에 있어서,
상기 기판은 패드들이 위치하는 패드 영역을 더 포함하되,
상기 벤딩 영역은 상기 표시 영역과 상기 패드 영역 사이에 위치하고,
각 패드는 상기 링크 배선들 중 하나와 접속하며,
상기 제1 절연막은 상기 패드 영역 상으로 연장하는 복수의 적층 구조를 가지는 표시장치.14. The method of claim 13,
The substrate further includes a pad area in which pads are located,
the bending area is positioned between the display area and the pad area;
Each pad connects to one of the link wires,
The display device having a plurality of stacked structures in which the first insulating layer extends on the pad area. 제 17 항에 있어서,
상기 제1 절연막과 상기 패드들 사이에 위치하고, 상기 표시 영역 및 상기 벤딩 영역 상으로 연장되는 제2 절연막을 더 포함하되,
상기 제2 절연막은 상기 제1 절연막이 제거된 영역에 대응하여 제거되는 표시장치.18. The method of claim 17,
a second insulating layer positioned between the first insulating layer and the pads and extending over the display area and the bending area;
The second insulating layer is removed corresponding to a region from which the first insulating layer is removed. 제 13 항에 있어서,
상기 기판은 폴리이미드, 폴리에테르술폰, 폴리아카릴레이트, 폴리에테르이미드, 폴리에틸렌 나프탈레이트 및 폴리에틸렌 테레프탈레이트 중 하나를 포함하는 표시장치.14. The method of claim 13,
wherein the substrate includes one of polyimide, polyethersulfone, polyacrylate, polyetherimide, polyethylene naphthalate, and polyethylene terephthalate.
KR1020200180786A 2020-01-08 2020-12-22 Flexible display device and manufacturing method of the same KR102339385B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200180786A KR102339385B1 (en) 2020-01-08 2020-12-22 Flexible display device and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200002420A KR102196447B1 (en) 2020-01-08 2020-01-08 Flexible display device and manufacturing method of the same
KR1020200180786A KR102339385B1 (en) 2020-01-08 2020-12-22 Flexible display device and manufacturing method of the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200002420A Division KR102196447B1 (en) 2020-01-08 2020-01-08 Flexible display device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20200145806A KR20200145806A (en) 2020-12-30
KR102339385B1 true KR102339385B1 (en) 2021-12-15

Family

ID=78865758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180786A KR102339385B1 (en) 2020-01-08 2020-12-22 Flexible display device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR102339385B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026988A1 (en) 2000-01-26 2001-10-04 Hitachi, Ltd. Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US20020067456A1 (en) 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
US20040207569A1 (en) 2003-04-21 2004-10-21 Toppoly Optoelectronics Corp. Dual-display panel module with a shared ASIC chip
JP2005123622A (en) 2003-10-14 2005-05-12 Samsung Electronics Co Ltd Flexible printed circuit board and liquid crystal display having the same
JP2012128006A (en) 2010-12-13 2012-07-05 Sony Corp Display device and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194680A (en) * 1992-12-24 1994-07-15 Casio Comput Co Ltd Liquid crystal substrate
WO2000014802A1 (en) * 1998-09-09 2000-03-16 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR20060018627A (en) * 2004-08-25 2006-03-02 삼성전자주식회사 Flexible printed circuit board
JP4448535B2 (en) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026988A1 (en) 2000-01-26 2001-10-04 Hitachi, Ltd. Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US20020067456A1 (en) 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
US20040207569A1 (en) 2003-04-21 2004-10-21 Toppoly Optoelectronics Corp. Dual-display panel module with a shared ASIC chip
JP2005123622A (en) 2003-10-14 2005-05-12 Samsung Electronics Co Ltd Flexible printed circuit board and liquid crystal display having the same
JP2012128006A (en) 2010-12-13 2012-07-05 Sony Corp Display device and electronic apparatus

Also Published As

Publication number Publication date
KR20200145806A (en) 2020-12-30

Similar Documents

Publication Publication Date Title
KR102066087B1 (en) Flexible display device and manufacturing method of the same
JP4700856B2 (en) Thin film transistor array substrate for liquid crystal display
US10809553B2 (en) Flexible substrate
JP5275521B2 (en) Semiconductor device, display device, and semiconductor device and display device manufacturing method
US9244317B2 (en) Active matrix substrate and display device
EP2827371B1 (en) Organic light emitting display apparatus and manufacturing method thereof
KR100285126B1 (en) Liquid crystal display and method for manufacturing thereof
KR102081107B1 (en) Thin film transistor array substrate and manufacturing method of the same
WO2019012769A1 (en) Display device and method for producing display device
WO2019150503A1 (en) Display device
KR102196447B1 (en) Flexible display device and manufacturing method of the same
KR20150076936A (en) Manufacturing method of thin film transistor array substrate
CN110854137B (en) Display panel, array substrate and manufacturing method thereof
KR102339385B1 (en) Flexible display device and manufacturing method of the same
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
KR102311938B1 (en) Organic light emitting diode display device and fabricating method of the same
KR102089309B1 (en) Thin film transistor array substrate and method for manufacturing the same
KR100299684B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device
KR102156762B1 (en) Thin film transistor array substrate and manufacturing method of the same
EP4207988A2 (en) Light emitting display device
KR100293985B1 (en) Thin film transistor substrate for liquid crystal display device with improved pad reliability and manufacturing method
JP2008275940A (en) Electro-optical device, manufacturing method thereof and electronic equipment
KR20060102172A (en) Thin film transistor array panel
WO2019187161A1 (en) Display device
KR20000003318A (en) Liquid crystal display unit having improving aperature ratio

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right