KR102339159B1 - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102339159B1
KR102339159B1 KR1020150016852A KR20150016852A KR102339159B1 KR 102339159 B1 KR102339159 B1 KR 102339159B1 KR 1020150016852 A KR1020150016852 A KR 1020150016852A KR 20150016852 A KR20150016852 A KR 20150016852A KR 102339159 B1 KR102339159 B1 KR 102339159B1
Authority
KR
South Korea
Prior art keywords
pixel
pixels
data
data line
lines
Prior art date
Application number
KR1020150016852A
Other languages
English (en)
Other versions
KR20160095697A (ko
Inventor
박세혁
김병선
박철우
조재현
구본석
김홍수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150016852A priority Critical patent/KR102339159B1/ko
Priority to US14/803,356 priority patent/US10242633B2/en
Priority to CN201610069346.6A priority patent/CN105842943B/zh
Priority to EP16154075.2A priority patent/EP3054445B1/en
Publication of KR20160095697A publication Critical patent/KR20160095697A/ko
Application granted granted Critical
Publication of KR102339159B1 publication Critical patent/KR102339159B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 제1 방향으로 연장되는 복수의 게이트 라인들, 제2 방향으로 연장되는 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 복수의 픽셀들은 복수의 게이트 라인들 중 하나 및 복수의 데이터 라인들 중 하나와 각각 연결된다. 제1 픽셀 열에 배치되고 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 제1 픽셀 열에 배치되고 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성한다. 제1 데이터 라인은 제1 및 제2 픽셀 그룹들 중 제2 픽셀 그룹에만 연결되고, 제2 데이터 라인은 제1 및 제2 픽셀 그룹들 중 제1 픽셀 그룹에만 연결되며, 제1 및 제2 데이터 라인들을 제외한 적어도 두 개의 데이터 라인들은 제1 및 제2 픽셀 그룹들 모두와 연결된다.

Description

표시 패널 및 이를 포함하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 장치에 포함되는 표시 패널 및 상기 표시 패널을 포함하는 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻을 수 있다.
액정 표시 장치의 해상도가 높을수록 고화질의 영상을 제공할 수 있으므로 액정 표시 장치의 해상도는 높아지는 추세에 있다. 해상도가 높아짐에 따라 픽셀을 충전하는 시간은 짧아지고 있다. 짧아진 충전 시간을 보상하기 위하여, 두 개 이상의 게이트 라인들을 하나로 묶어 동시에 구동하는 방식이 연구되고 있다. 이 경우, 인접한 픽셀 행들이 동일한 패턴의 극성을 가질 수 있으며, 이는 가로줄 얼룩으로 시인되어 표시 장치의 표시 불량을 일으킬 수 있다.
본 발명의 일 목적은 표시 품질을 향상시키기 위한 구조를 가지는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 복수의 게이트 라인들은 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함한다. 상기 복수의 데이터 라인들은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함한다. 상기 복수의 픽셀들은 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결된다. 상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성한다. 상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결된다.
상기 복수의 데이터 라인들은 제3 데이터 라인을 더 포함할 수 있다. 상기 복수의 픽셀들 중 상기 제1 픽셀 열과 인접하는 제2 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제3 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제2 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제4 픽셀 그룹을 형성할 수 있다. 상기 제2 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제4 픽셀 그룹에만 연결되고, 상기 제3 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제3 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제2 및 제3 데이터 라인들을 제외한 적어도 두 개는 상기 제3 및 제4 픽셀 그룹들 모두와 연결될 수 있다.
일 실시예에서, 상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3 및 제4 데이터 라인들을 더 포함할 수 있다. 상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2 및 제3 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제4, 제5 및 제6 픽셀들을 포함할 수 있다. 상기 제1 및 제5 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제6 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제4 픽셀은 상기 제1 데이터 라인과 연결될 수 있다.
상기 제3 픽셀에 인접하도록 상기 제4 픽셀이 배치되며, 상기 제3 픽셀에 인가되는 제1 데이터 전압의 극성은 상기 제4 픽셀에 인가되는 제2 데이터 전압의 극성과 상이할 수 있다.
상기 제1 데이터 라인 및 상기 제4 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고, 상기 제2 데이터 라인 및 상기 제3 데이터 라인에는 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 인가될 수 있다.
일 실시예에서, 상기 제1 극성은 정극성(positive polarity)이고, 상기 제2 극성은 부극성(negative polarity)일 수 있다.
일 실시예에서, 상기 제1 극성은 부극성이고, 상기 제2 극성은 정극성일 수 있다.
일 실시예에서, 상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3, 제4, 제5 및 제6 데이터 라인들을 더 포함할 수 있다. 상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2, 제3, 제4 및 제5 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제6, 제7, 제8, 제9 및 제10 픽셀들을 포함할 수 있다. 상기 제1 및 제7 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제8 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 및 제9 픽셀들은 상기 제5 데이터 라인과 연결되고, 상기 제4 및 제10 픽셀들은 상기 제6 데이터 라인과 연결되고, 상기 제5 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제6 픽셀은 상기 제1 데이터 라인과 연결될 수 있다.
상기 복수의 픽셀들 각각은, 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀 중 하나일 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 표시 패널 및 타이밍 제어 회로를 포함한다. 상기 표시 패널은 출력 영상 데이터에 기초하여 영상을 표시한다. 상기 타이밍 제어 회로는 상기 표시 패널의 동작을 제어하고, 입력 영상 데이터에 기초하여 상기 출력 영상 데이터를 발생한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 복수의 게이트 라인들은 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함한다. 상기 복수의 데이터 라인들은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함한다. 상기 복수의 픽셀들은 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결된다. 상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성한다. 상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결된다.
상기 복수의 데이터 라인들은 제3 데이터 라인을 더 포함할 수 있다. 상기 복수의 픽셀들 중 상기 제1 픽셀 열과 인접하는 제2 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제3 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제2 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제4 픽셀 그룹을 형성할 수 있다. 상기 제2 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제4 픽셀 그룹에만 연결되고, 상기 제3 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제3 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제2 및 제3 데이터 라인들을 제외한 적어도 두 개는 상기 제3 및 제4 픽셀 그룹들 모두와 연결될 수 있다.
일 실시예에서, 상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3 및 제4 데이터 라인들을 더 포함할 수 있다. 상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2 및 제3 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제4, 제5 및 제6 픽셀들을 포함할 수 있다. 상기 제1 및 제5 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제6 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제4 픽셀은 상기 제1 데이터 라인과 연결될 수 있다.
상기 제3 픽셀에 인접하도록 상기 제4 픽셀이 배치되며, 상기 제3 픽셀에 인가되는 제1 데이터 전압의 극성은 상기 제4 픽셀에 인가되는 제2 데이터 전압의 극성과 상이할 수 있다.
상기 제1 데이터 라인 및 상기 제4 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고, 상기 제2 데이터 라인 및 상기 제3 데이터 라인에는 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 인가될 수 있다.
일 실시예에서, 상기 제1 극성은 정극성(positive polarity)이고, 상기 제2 극성은 부극성(negative polarity)일 수 있다.
일 실시예에서, 상기 제1 극성은 부극성이고, 상기 제2 극성은 정극성일 수 있다.
일 실시예에서, 상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3, 제4, 제5 및 제6 데이터 라인들을 더 포함할 수 있다. 상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2, 제3, 제4 및 제5 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제6, 제7, 제8, 제9 및 제10 픽셀들을 포함할 수 있다. 상기 제1 및 제7 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제8 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 및 제9 픽셀들은 상기 제5 데이터 라인과 연결되고, 상기 제4 및 제10 픽셀들은 상기 제6 데이터 라인과 연결되고, 상기 제5 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제6 픽셀은 상기 제1 데이터 라인과 연결될 수 있다.
상기 복수의 픽셀들 각각은, 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀 중 하나일 수 있다.
상기 표시 장치는 게이트 구동 회로를 더 포함할 수 있다. 상기 게이트 구동 회로는 상기 복수의 게이트 라인들과 연결되고, 복수의 게이트 신호들을 발생하여 상기 표시 패널에 인가할 수 있다.
상기 표시 장치는 데이터 구동 회로를 더 포함할 수 있다. 상기 데이터 구동 회로는 상기 복수의 데이터 라인들과 연결되고, 상기 출력 영상 데이터를 기초로 복수의 데이터 전압들을 발생하여 상기 표시 패널에 인가할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 표시 패널 및 이를 포함하는 표시 장치는, 적어도 하나의 데이터 라인을 추가적으로 포함함으로써 데이터 라인들에 대한 비엇갈림 구조 및 엇갈림 구조들이 혼합된 구조를 가질 수 있다. 따라서, 인접한 픽셀 행들이 동일한 극성 패턴을 가지는 것을 방지할 수 있으며, 가로줄 얼룩과 같은 표시 불량이 감소될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 타이밍 제어부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 평면도이다.
도 4a 및 4b는 도 3의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 5는 도 1의 표시 장치에 포함되는 표시 패널의 다른 예를 나타내는 평면도이다.
도 6a 및 6b는 도 5의 표시 패널의 동작을 설명하기 위한 도면들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100), 타이밍 제어 회로(200), 게이트 구동 회로(300) 및 데이터 구동 회로(400)를 포함한다.
표시 패널(100)은 복수의 게이트 라인들(GL) 및 복수의 데이터 라인들(DL)과 연결되고, 출력 영상 데이터(RGBD')에 기초하여 영상을 표시한다. 복수의 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 복수의 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
표시 패널(100)은 매트릭스 형태로 배치된 복수의 픽셀들을 포함할 수 있다. 상기 복수의 픽셀들 각각은 복수의 게이트 라인들(GL) 중 하나 및 복수의 데이터 라인들(DL) 중 하나와 전기적으로 연결될 수 있다.
상기 복수의 픽셀들 각각은 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 액정 커패시터 및 스토리지 커패시터를 포함할 수 있다. 상기 스위칭 소자는 박막 트랜지스터일 수 있다. 상기 액정 커패시터는 픽셀 전극과 연결되어 데이터 전압이 인가되는 제1 전극 및 공통 전극과 연결되어 공통 전압이 인가되는 제2 전극을 포함할 수 있다. 상기 스토리지 커패시터는 상기 픽셀 전극과 연결되어 상기 데이터 전압이 인가되는 제1 전극 및 스토리지 전극과 연결되어 스토리지 전압이 인가되는 제2 전극을 포함할 수 있다. 상기 스토리지 전압은 상기 공통 전압과 동일한 레벨을 가질 수 있다.
일 실시예에서, 상기 복수의 픽셀들 각각은 직사각형 형상을 가질 수 있다. 상기 복수의 픽셀들 각각은 제1 방향(D1)의 제1 변 및 제2 방향(D2)의 제2 변을 가질 수 있다. 상기 복수의 픽셀들 각각의 제1 변은 게이트 라인들(GL)과 평행할 수 있고, 상기 복수의 픽셀들 각각의 제2 변은 데이터 라인들(DL)과 평행할 수 있다.
본 발명의 실시예들에 따른 표시 패널(100)은 반전 구동 방식에 기초하여 구동될 수 있다. 상기 반전 구동 방식은 상기 복수의 픽셀들 각각에 인가되는 데이터 전압을 공통 전압에 대해 일정한 주기로 위상을 반전시키는 방식을 나타낸다. 상기와 같은 반전 구동 방식에 의해 액정 특성의 열화를 방지할 수 있다. 예를 들어, 표시 패널(100)은 데이터 전압의 극성을 픽셀 단위로 반전시키는 도트 반전 방식에 기초하여 구동될 수 있다.
본 발명의 실시예들에 따른 표시 패널(100)은 복수 개의 픽셀 행들이 하나의 게이트 라인에 의해 구동될 수 있다. 구체적으로, 서로 인접하는 홀수 개(예를 들어, 3개, 5개, 7개 등)의 픽셀 행들에 배치되는 픽셀들은 하나의 게이트 라인과 연결될 수 있고, 상기 하나의 게이트 라인에 의해 활성화될 수 있다. 따라서, 상기 복수의 픽셀들에 포함되는 커패시터들의 충전 시간을 증가시킬 수 있다.
또한, 본 발명의 실시예들에 따른 표시 패널(100)은 데이터 라인들(DL)에 대한 비엇갈림 구조 및 엇갈림 구조가 혼합된 구조를 가질 수 있다. 상기 비엇갈림 구조는 하나의 데이터 라인과 연결되는 픽셀들이 상기 하나의 데이터 라인을 기준으로 일측에만(예를 들어, 좌측에만 또는 우측에만) 배치되는 구조를 나타낸다. 상기 엇갈림 구조는 하나의 데이터 라인과 연결되는 픽셀들이 상기 하나의 데이터 라인을 기준으로 양측 모두에(예를 들어, 좌측 및 우측 모두에) 배치되는 구조를 나타낸다. 표시 패널(100)에 포함되는 데이터 라인들(DL) 중 일부는 상기 비엇갈림 구조를 가질 수 있고, 표시 패널(100)에 포함되는 데이터 라인들(DL) 중 나머지는 상기 엇갈림 구조를 가질 수 있다. 상기와 같은 비엇갈림 구조 및 엇갈림 구조가 혼합된 구조를 가지도록, 본 발명의 실시예들에 따른 표시 패널(100)은 종래의 표시 패널보다 적어도 하나의 데이터 라인을 추가적으로 포함할 수 있다.
표시 패널(100) 및 표시 패널(100)에 포함되는 상기 복수의 픽셀들의 구체적인 구조 및 배치에 대해서는 도 3 내지 6을 참조하여 후술하도록 한다.
타이밍 제어 회로(200)는 표시 패널(100)의 동작을 제어하며, 게이트 구동 회로(300) 및 데이터 구동 회로(400)의 동작을 제어한다. 타이밍 제어 회로(200)는 외부의 장치(예를 들어, 호스트)로부터 입력 영상 데이터(RGBD) 및 입력 제어 신호(CONT)를 수신한다. 입력 영상 데이터(RGBD)는 상기 복수의 픽셀들에 대한 입력 픽셀 데이터들을 포함할 수 있으며, 상기 입력 픽셀 데이터들 각각은 상응하는 픽셀에 대한 적색 계조 데이터(R), 녹색 계조 데이터(G) 및 청색 계조 데이터(B)를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호 등을 포함할 수 있다.
타이밍 제어 회로(200)는 입력 영상 데이터(RGBD) 및 입력 제어 신호(CONT)에 기초하여 출력 영상 데이터(RGBD'), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 발생한다.
구체적으로, 타이밍 제어 회로(200)는 입력 영상 데이터(RGBD)를 기초로 출력 영상 데이터(RGBD')를 발생하여 데이터 구동 회로(400)에 제공할 수 있다. 실시예에 따라서, 출력 영상 데이터(RGBD')는 입력 영상 데이터(RGBD)와 실질적으로 동일한 영상 데이터일 수도 있고 입력 영상 데이터(RGBD)를 보정하여 발생된 보정 영상 데이터일 수도 있다. 타이밍 제어 회로(200)는 입력 제어 신호(CONT)를 기초로 게이트 구동 회로(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 발생하여 게이트 구동 회로(300)에 제공할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호 등을 포함할 수 있다. 타이밍 제어 회로(200)는 입력 제어 신호(CONT)를 기초로 데이터 구동 회로(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 발생하여 데이터 구동 회로(400)에 제공할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호, 데이터 클럭 신호, 데이터 로드 신호, 극성 제어 신호 등을 포함할 수 있다.
게이트 구동 회로(300)는 타이밍 제어 회로(200)로부터 제1 제어 신호(CONT1)를 수신한다. 게이트 구동 회로(300)는 제1 제어 신호(CONT1)에 기초하여 복수의 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 발생한다. 게이트 구동 회로(300)는 상기 게이트 신호들을 복수의 게이트 라인들(GL)에 순차적으로 인가할 수 있다.
데이터 구동 회로(400)는 타이밍 제어 회로(200)로부터 제2 제어 신호(CONT2) 및 출력 영상 데이터(RGBD')를 수신한다. 데이터 구동 회로(400)는 제2 제어 신호(CONT2) 및 디지털 형태의 출력 영상 데이터(RGBD')에 기초하여 아날로그 형태의 데이터 전압들을 발생한다. 데이터 구동 회로(400)는 상기 데이터 전압들을 복수의 데이터 라인들(DL)에 순차적으로 인가할 수 있다.
일 실시예에서, 데이터 구동 회로(400)는 쉬프트 레지스터(미도시), 래치(미도시), 신호 처리부(미도시) 및 버퍼부(미도시)를 포함할 수 있다. 상기 쉬프트 레지스터는 래치 펄스를 상기 래치에 출력할 수 있다. 상기 래치는 출력 영상 데이터(RGBD')를 일시 저장한 후 상기 신호 처리부에 출력할 수 있다. 상기 신호 처리부는 디지털 형태의 출력 영상 데이터(RGBD')에 기초하여 아날로그 형태의 상기 데이터 전압들을 발생하여 상기 버퍼부에 출력할 수 있다. 상기 버퍼부는 상기 데이터 전압들의 레벨이 일정한 레벨을 갖도록 보상하여 상기 데이터 전압들을 데이터 라인들(DL)에 출력할 수 있다.
실시예에 따라서, 게이트 구동 회로(300) 및/또는 데이터 구동 회로(400)는 표시 패널(100) 상에 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 표시 패널(100)에 연결될 수 있다. 실시예에 따라서, 게이트 구동 회로(300) 및/또는 데이터 구동 회로(400)는 표시 패널(100)에 집적될 수도 있다.
도 2는 도 1의 표시 장치에 포함되는 타이밍 제어부의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 타이밍 제어부(200)는 데이터 보정부(210) 및 제어 신호 발생부(220)를 포함할 수 있다. 다만, 이는 설명의 편의를 위해 논리적으로 구분하였을 뿐, 하드웨어적으로 구분한 것은 아닐 수 있다.
데이터 보정부(210)는 입력 영상 데이터(RGBD)를 수신할 수 있으며, 입력 영상 데이터(RGBD)를 선택적으로 보정하여 출력 영상 데이터(RGBD')를 발생할 수 있다. 예를 들어, 데이터 보정부(210)는 입력 영상 데이터(RGBD)에 대한 화질 보정, 얼룩 보정, 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함) 및/또는 능동 커패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함) 등을 선택적으로 수행하여 출력 영상 데이터(RGBD')를 발생할 수 있다.
일 실시예에서, 데이터 보정부(210)는 하나의 수평 라인(예를 들어, 하나의 서브 픽셀 행)에 상응하는 서브 픽셀 데이터들을 저장하는 1라인 메모리(미도시)를 포함할 수 있다.
제어 신호 발생부(220)는 입력 제어 신호(CONT)를 수신할 수 있으며, 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 구동 타이밍을 조절하기 위한 제1 제어 신호(CONT1) 및 데이터 구동부(400)의 구동 타이밍을 조절하기 위한 제2 제어 신호(CONT2)를 발생할 수 있다. 제어 신호 발생부(220)는 제1 제어 신호(CONT1)를 게이트 구동부(300)에 출력하고 제2 제어 신호(CONT2)를 데이터 구동부(400)에 출력할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 평면도이다.
도 1 및 3을 참조하면, 표시 패널(100)은 복수의 게이트 라인들(GL1, GL2), 복수의 데이터 라인들(DL0, DL1, DL2, DL3, DL4, DL5, DL6, DL7, DL8, DL9) 및 복수의 픽셀들(P11, P21, P31, P41, P51, P61, P12, P22, P32, P42, P52, P62, P13, P23, P33, P43, P53, P63)을 포함한다. 도 3에서는 표시 패널(100)의 일부분을 도시하였다.
복수의 게이트 라인들(GL1, GL2)은 제1 방향(D1)으로 연장되고, 복수의 데이터 라인들(DL0~DL9)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 복수의 게이트 라인들(GL1, GL2)에 의해 복수의 픽셀 행들(RW1, RW2, RW3, RW4, RW5, RW6)이 정의될 수 있고, 복수의 데이터 라인들(DL0~ DL9)에 의해 복수의 픽셀 열들(CL1, CL2, CL3)이 정의될 수 있다.
복수의 픽셀들(P11~P63)은 복수의 픽셀 행들(RW1~RW6) 중 하나 및 복수의 픽셀 열들(CL1~CL3) 중 하나에 배치될 수 있다.
구체적으로, 픽셀들(P11, P21, P31, P41, P51, P61)은 제1 픽셀 열(CL1)에 배치될 수 있다. 픽셀들(P12, P22, P32, P42, P52, P62)은 제2 픽셀 열(CL2)에 배치될 수 있다. 픽셀들(P13, P23, P33, P43, P53, P63)은 제3 픽셀 열(CL3)에 배치될 수 있다.
픽셀들(P11, P12, P13)은 제1 픽셀 행(RW1)에 배치될 수 있다. 픽셀들(P21, P22, P23)은 제2 픽셀 행(RW2)에 배치될 수 있다. 픽셀들(P31, P32, P33)은 제3 픽셀 행(RW3)에 배치될 수 있다. 픽셀들(P41, P42, P43)은 제4 픽셀 행(RW4)에 배치될 수 있다. 픽셀들(P51, P52, P53)은 제5 픽셀 행(RW5)에 배치될 수 있다. 픽셀들(P61, P62, P63)은 제6 픽셀 행(RW6)에 배치될 수 있다.
복수의 픽셀들(P11~P63)은 복수의 게이트 라인들(GL1, GL2) 중 하나 및 복수의 데이터 라인들(DL0~DL9) 중 하나와 각각 연결된다. 이 때, 하나의 게이트 라인은 서로 인접하는 3개의 픽셀 행들에 배치되는 픽셀들과 연결될 수 있다. 다시 말하면, 서로 인접하는 3개의 픽셀 행들은 하나의 게이트 라인에 의해 구동될 수 있다. 데이터 라인들(DL1~DL9) 중 일부는 상기 비엇갈림 구조를 가지도록 픽셀들과 연결될 수 있고, 데이터 라인들(DL1~DL9) 중 나머지는 상기 엇갈림 구조를 가지도록 픽셀들과 연결될 수 있다.
복수의 픽셀들(P11~P63) 중 제1 픽셀 열(CL1)에 배치되고 제1 게이트 라인(GL1)과 연결되는 3개의 픽셀들(P11, P21, P31)은 제1 픽셀 그룹(GR1)을 형성한다. 복수의 픽셀들(P11~P63) 중 제1 픽셀 열(CL1)에 배치되고 제2 게이트 라인(GL2)과 연결되는 3개의 픽셀들(P41, P51, P61)은 제2 픽셀 그룹(GR2)을 형성한다. 데이터 라인(DL0)은 제1 및 제2 픽셀 그룹들(GR1, GR2) 중 제2 픽셀 그룹(GR2)에만 연결되고, 데이터 라인(DL3)은 제1 및 제2 픽셀 그룹들(GR1, GR2) 중 제1 픽셀 그룹(GR1)에만 연결되며, 복수의 데이터 라인들(DL0~DL9) 중 데이터 라인들(DL0, DL3)을 제외한 2개의 데이터 라인들(DL1, DL2)은 제1 및 제2 픽셀 그룹들(GR1, GR2) 모두와 연결된다. 데이터 라인들(DL1, DL2)은 데이터 라인들(DL0, DL3) 사이에 배치될 수 있다.
구체적으로, 제1 픽셀 그룹(GR1)의 픽셀들(P11, P21, P31) 및 제2 픽셀 그룹(GR2)의 픽셀들(P41, P51, P61)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(P11, P51)은 데이터 라인(DL1)과 연결될 수 있고, 픽셀들(P21, P61)은 데이터 라인(DL2)과 연결될 수 있고, 픽셀(P31)은 데이터 라인(DL3)과 연결될 수 있으며, 픽셀(P41)은 데이터 라인(DL0)과 연결될 수 있다.
이와 유사하게, 복수의 픽셀들(P11~P63) 중 제2 픽셀 열(CL2)에 배치되고 제1 게이트 라인(GL1)과 연결되는 3개의 픽셀들(P12, P22, P32)은 제3 픽셀 그룹(GR3)을 형성할 수 있다. 복수의 픽셀들(P11~P63) 중 제2 픽셀 열(CL2)에 배치되고 제2 게이트 라인(GL2)과 연결되는 3개의 픽셀들(P42, P52, P62)은 제4 픽셀 그룹(GR4)을 형성할 수 있다. 복수의 픽셀들(P11~P63) 중 제3 픽셀 열(CL3)에 배치되고 제1 게이트 라인(GL1)과 연결되는 3개의 픽셀들(P13, P23, P33)은 제5 픽셀 그룹(GR5)을 형성할 수 있다. 복수의 픽셀들(P11~P63) 중 제3 픽셀 열(CL3)에 배치되고 제2 게이트 라인(GL2)과 연결되는 3개의 픽셀들(P43, P53, P63)은 제6 픽셀 그룹(GR6)을 형성할 수 있다.
데이터 라인(DL3)은 제3 및 제4 픽셀 그룹들(GR3, GR4) 중 제4 픽셀 그룹(GR4)에만 연결될 수 있고, 데이터 라인(DL6)은 제3 및 제4 픽셀 그룹들(GR3, GR4) 중 제3 픽셀 그룹(GR3)에만 연결될 수 있으며, 복수의 데이터 라인들(DL0~DL9) 중 데이터 라인들(DL3, DL6)을 제외한 2개의 데이터 라인들(DL4, DL5)은 제3 및 제4 픽셀 그룹들(GR3, GR4) 모두와 연결될 수 있다. 데이터 라인들(DL4, DL5)은 데이터 라인들(DL3, DL6) 사이에 배치될 수 있다. 데이터 라인(DL6)은 제5 및 제6 픽셀 그룹들(GR5, GR6) 중 제6 픽셀 그룹(GR6)에만 연결될 수 있고, 데이터 라인(DL9)은 제5 및 제6 픽셀 그룹들(GR5, GR6) 중 제5 픽셀 그룹(GR5)에만 연결될 수 있으며, 복수의 데이터 라인들(DL0~DL9) 중 데이터 라인들(DL6, DL9)을 제외한 2개의 데이터 라인들(DL7, DL8)은 제5 및 제6 픽셀 그룹들(GR5, GR6) 모두와 연결될 수 있다. 데이터 라인들(DL7, DL8)은 데이터 라인들(DL6, DL9) 사이에 배치될 수 있다.
구체적으로, 제3 픽셀 그룹(GR3)의 픽셀들(P12, P22, P32) 및 제4 픽셀 그룹(GR4)의 픽셀들(P42, P52, P62)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(P12, P52)은 데이터 라인(DL4)과 연결될 수 있고, 픽셀들(P22, P62)은 데이터 라인(DL5)과 연결될 수 있고, 픽셀(P32)은 데이터 라인(DL6)과 연결될 수 있으며, 픽셀(P42)은 데이터 라인(DL3)과 연결될 수 있다. 제5 픽셀 그룹(GR5)의 픽셀들(P13, P23, P33) 및 제6 픽셀 그룹(GR6)의 픽셀들(P43, P53, P63)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(P13, P53)은 데이터 라인(DL7)과 연결될 수 있고, 픽셀들(P23, P63)은 데이터 라인(DL8)과 연결될 수 있고, 픽셀(P33)은 데이터 라인(DL9)과 연결될 수 있으며, 픽셀(P43)은 데이터 라인(DL6)과 연결될 수 있다.
상술한 것처럼, 데이터 라인(DL1)과 연결되는 픽셀들(P11, P51)은 데이터 라인(DL1)을 기준으로 일측에만(예를 들어, 좌측에만) 배치될 수 있고, 데이터 라인(DL2)과 연결되는 픽셀들(P21, P61)은 데이터 라인(DL2)을 기준으로 일측에만(예를 들어, 좌측에만) 배치될 수 있으며, 데이터 라인(DL3)과 연결되는 픽셀들(P31, P42)은 데이터 라인(DL3)을 기준으로 양측 모두에(예를 들어, 좌측 및 우측 모두에) 배치될 수 있다. 다시 말하면, 본 발명의 실시예들에 따른 표시 패널(100)은 데이터 라인들(DL1, DL2)에 대하여 상기 비엇갈림 구조를 가질 수 있고, 데이터 라인(DL3)에 대하여 상기 엇갈림 구조를 가질 수 있다. 이와 유사하게, 표시 패널(100)은 데이터 라인들(DL4, DL5, DL7, DL8)에 대하여 상기 비엇갈림 구조를 가질 수 있고, 데이터 라인들(DL6, DL9)에 대하여 상기 엇갈림 구조를 가질 수 있다. 또한, 제1 픽셀 열(CL1)에 포함되는 픽셀들(P11~P61) 중 데이터 라인들(DL1~DL3)과 연결되지 않는 픽셀(P41)을 구동하기 위하여, 즉 상기 비엇갈림/엇갈림 구조들이 혼합된 구조를 가질 수 있도록, 픽셀(P41)과 연결되는 데이터 라인(DL0)이 추가될 수 있다.
도 4a 및 4b는 도 3의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 1을 참조하여 상술한 것처럼, 본 발명의 실시예들에 따른 표시 패널(100)은 반전 구동 방식(예를 들어, 도트 반전 방식)에 기초하여 구동될 수 있다. 이 때, 제1 극성의 데이터 전압들 및 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 복수의 데이터 라인들(DL0~DL9)에 교번적으로 인가될 수 있다. 다시 말하면, 인접한 데이터 라인들마다 서로 반대되는 극성의 데이터 전압들이 인가될 수 있으며, 상기 데이터 전압들은 프레임 단위로 반전될 수 있다.
예를 들어, 도 4a에 도시된 것처럼, 제1 프레임에서 데이터 라인들(DL0, DL2, DL4, DL6, DL8)에 부극성(negative polarity)의 데이터 전압들이 인가될 수 있고, 데이터 라인들(DL1, DL3, DL5, DL7, DL9)에 정극성(positive polarity)의 데이터 전압들이 인가될 수 있다. 상기 제1 프레임의 제1 수평 주기에서 제1 게이트 라인(GL1)이 활성화된 경우에, 픽셀들(P11, P31, P22, P13, P33)에 정극성의 데이터 전압들이 인가될 수 있고, 픽셀들(P21, P12, P32, P23)에 부극성의 데이터 전압들이 인가될 수 있다. 상기 제1 프레임의 제1 수평 주기 이후의 제2 수평 주기에서 제2 게이트 라인(GL2)이 활성화된 경우에, 픽셀들(P51, P42, P62, P53)에 정극성의 데이터 전압들이 인가될 수 있고, 픽셀들(P41, P61, P52, P43, P63)에 부극성의 데이터 전압들이 인가될 수 있다.
도 4b에 도시된 것처럼, 상기 제1 프레임 이후의 제2 프레임에서 데이터 라인들(DL0, DL2, DL4, DL6, DL8)에 정극성의 데이터 전압들이 인가될 수 있고, 데이터 라인들(DL1, DL3, DL5, DL7, DL9)에 부극성의 데이터 전압들이 인가될 수 있다. 상기 제2 프레임의 제1 수평 주기에서 제1 게이트 라인(GL1)이 활성화된 경우에, 픽셀들(P11, P31, P22, P13, P33)에 부극성의 데이터 전압들이 인가될 수 있고, 픽셀들(P21, P12, P32, P23)에 정극성의 데이터 전압들이 인가될 수 있다. 상기 제2 프레임의 제1 수평 주기 이후의 제2 수평 주기에서 제2 게이트 라인(GL2)이 활성화된 경우에, 픽셀들(P51, P42, P62, P53)에 부극성의 데이터 전압들이 인가될 수 있고, 픽셀들(P41, P61, P52, P43, P63)에 정극성의 데이터 전압들이 인가될 수 있다.
본 발명의 실시예들에 따른 표시 패널(100)에서는 인접하는 픽셀들이 서로 다른 극성을 가질 수 있으며, 특히 픽셀 그룹들(GR1~GR6)의 경계에 위치하는 인접한 픽셀 행들이 서로 다른 극성 패턴을 가질 수 있다. 예를 들어, 제1 픽셀 그룹(GR1)의 픽셀(P31)과 제2 픽셀 그룹(GR2)의 픽셀(P41)이 서로 다른 극성을 가질 수 있고, 제3 픽셀 그룹(GR3)의 픽셀(P32)과 제4 픽셀 그룹(GR4)의 픽셀(P42)이 서로 다른 극성을 가질 수 있으며, 제5 픽셀 그룹(GR5)의 픽셀(P33)과 제6 픽셀 그룹(GR6)의 픽셀(P43)이 서로 다른 극성을 가질 수 있다. 따라서, 종래의 표시 패널과 다르게 인접한 픽셀 행들이 동일한 극성 패턴을 가지는 것을 방지할 수 있으며, 가로줄 얼룩과 같은 표시 불량이 감소될 수 있다.
도 5는 도 1의 표시 장치에 포함되는 표시 패널의 다른 예를 나타내는 평면도이다.
도 1 및 5를 참조하면, 표시 패널(100)은 복수의 게이트 라인들(GLA, GLB), 복수의 데이터 라인들(DL0, DLA, DLB, DLC, DLD, DLE, DLF, DLG, DLH, DLI, DLJ, DLK, DLL, DLM, DLN, DLP) 및 복수의 픽셀들(PA1, PB1, PC1, PD1, PE1, PF1, PG1, PH1, PI1, PJ1, PA2, PB2, PC2, PD2, PE2, PF2, PG2, PH2, PI2, PJ2, PA3, PB3, PC3, PD3, PE3, PF3, PG3, PH3, PI3, PJ3)을 포함한다. 도 5에서는 표시 패널(100)의 일부분을 도시하였다.
복수의 게이트 라인들(GLA, GLB)은 제1 방향(D1)으로 연장되고, 복수의 데이터 라인들(DL0~DLP)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 복수의 게이트 라인들(GLA, GLB)에 의해 복수의 픽셀 행들(RWA, RWB, RWC, RWD, RWE, RWF, RWG, RWH, RWI, RWJ)이 정의될 수 있고, 복수의 데이터 라인들(DL0~ DLP)에 의해 복수의 픽셀 열들(CLA, CLB, CLC)이 정의될 수 있다.
복수의 픽셀들(PA1~PJ3)은 복수의 픽셀 행들(RWA~RWJ) 중 하나 및 복수의 픽셀 열들(CLA~CLC) 중 하나에 배치될 수 있다.
구체적으로, 픽셀들(PA1, PB1, PC1, PD1, PE1, PF1, PG1, PH1, PI1, PJ1)은 제1 픽셀 열(CLA)에 배치될 수 있다. 픽셀들(PA2, PB2, PC2, PD2, PE2, PF2, PG2, PH2, PI2, PJ2)은 제2 픽셀 열(CLB)에 배치될 수 있다. 픽셀들(PA3, PB3, PC3, PD3, PE3, PF3, PG3, PH3, PI3, PJ3)은 제3 픽셀 열(CLC)에 배치될 수 있다.
픽셀들(PA1, PA2, PA3)은 제1 픽셀 행(RWA)에 배치될 수 있다. 픽셀들(PB1, PB2, PB3)은 제2 픽셀 행(RWB)에 배치될 수 있다. 픽셀들(PC1, PC2, PC3)은 제3 픽셀 행(RWC)에 배치될 수 있다. 픽셀들(PD1, PD2, PD3)은 제4 픽셀 행(RWD)에 배치될 수 있다. 픽셀들(PE1, PE2, PE3)은 제5 픽셀 행(RWE)에 배치될 수 있다. 픽셀들(PF1, PF2, PF3)은 제6 픽셀 행(RWF)에 배치될 수 있다. 픽셀들(PG1, PG2, PG3)은 제7 픽셀 행(RWG)에 배치될 수 있다. 픽셀들(PH1, PH2, PH3)은 제8 픽셀 행(RWH)에 배치될 수 있다. 픽셀들(PI1, PI2, PI3)은 제9 픽셀 행(RWI)에 배치될 수 있다. 픽셀들(PJ1, PJ2, PJ3)은 제10 픽셀 행(RWJ)에 배치될 수 있다.
복수의 픽셀들(PA1~PJ3)은 복수의 게이트 라인들(GLA, GLB) 중 하나 및 복수의 데이터 라인들(DL0~DLP) 중 하나와 각각 연결된다. 이 때, 하나의 게이트 라인은 서로 인접하는 5개의 픽셀 행들에 배치되는 픽셀들과 연결될 수 있다. 데이터 라인들(DLA~DLP) 중 일부는 상기 비엇갈림 구조를 가지도록 픽셀들과 연결될 수 있고, 데이터 라인들(DLA~DLP) 중 나머지는 상기 엇갈림 구조를 가지도록 픽셀들과 연결될 수 있다.
복수의 픽셀들(PA1~PJ3) 중 제1 픽셀 열(CLA)에 배치되고 제1 게이트 라인(GLA)과 연결되는 5개의 픽셀들(PA1, PB1, PC1, PD1, PE1)은 제1 픽셀 그룹(GRA)을 형성한다. 복수의 픽셀들(PA1~PJ3) 중 제1 픽셀 열(CLA)에 배치되고 제2 게이트 라인(GLB)과 연결되는 5개의 픽셀들(PF1, PG1, PH1, PI1, PJ1)은 제2 픽셀 그룹(GRB)을 형성한다. 데이터 라인(DL0)은 제1 및 제2 픽셀 그룹들(GRA, GRB) 중 제2 픽셀 그룹(GRB)에만 연결되고, 데이터 라인(DLE)은 제1 및 제2 픽셀 그룹들(GRA, GRB) 중 제1 픽셀 그룹(GRA)에만 연결되며, 복수의 데이터 라인들(DL0~DLP) 중 데이터 라인들(DL0, DLE)을 제외한 4개의 데이터 라인들(DLA, DLB, DLC, DLD)은 제1 및 제2 픽셀 그룹들(GRA, GRB) 모두와 연결된다. 데이터 라인들(DLA, DLB, DLC, DLD)은 데이터 라인들(DL0, DLE) 사이에 배치될 수 있다.
구체적으로, 제1 픽셀 그룹(GRA)의 픽셀들(PA1, PB1, PC1, PD1, PE1) 및 제2 픽셀 그룹(GRB)의 픽셀들(PF1, PG1, PH1, PI1, PJ1)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(PA1, PG1)은 데이터 라인(DLA)과 연결될 수 있고, 픽셀들(PB1, PH1)은 데이터 라인(DLB)과 연결될 수 있고, 픽셀들(PC1, PI1)은 데이터 라인(DLC)과 연결될 수 있고, 픽셀들(PD1, PJ1)은 데이터 라인(DLD)과 연결될 수 있고, 픽셀(PE1)은 데이터 라인(DLE)과 연결될 수 있으며, 픽셀(PF1)은 데이터 라인(DL0)과 연결될 수 있다.
이와 유사하게, 복수의 픽셀들(PA1~PJ3) 중 제2 픽셀 열(CLB)에 배치되고 제1 게이트 라인(GLA)과 연결되는 5개의 픽셀들(PA2, PB2, PC2, PD2, PE2)은 제3 픽셀 그룹(GRC)을 형성할 수 있다. 복수의 픽셀들(PA1~PJ3) 중 제2 픽셀 열(CLB)에 배치되고 제2 게이트 라인(GLB)과 연결되는 5개의 픽셀들(PF2, PG2, PH2, PI2, PJ2)은 제4 픽셀 그룹(GRD)을 형성할 수 있다. 복수의 픽셀들(PA1~PJ3) 중 제3 픽셀 열(CLC)에 배치되고 제1 게이트 라인(GLA)과 연결되는 5개의 픽셀들(PA3, PB3, PC3, PD3, PE3)은 제5 픽셀 그룹(GRE)을 형성할 수 있다. 복수의 픽셀들(PA1~PJ3) 중 제3 픽셀 열(CLC)에 배치되고 제2 게이트 라인(GLB)과 연결되는 5개의 픽셀들(PF3, PG3, PH3, PI3, PJ3)은 제6 픽셀 그룹(GRF)을 형성할 수 있다.
데이터 라인(DLE)은 제3 및 제4 픽셀 그룹들(GRC, GRD) 중 제4 픽셀 그룹(GRD)에만 연결될 수 있고, 데이터 라인(DLJ)은 제3 및 제4 픽셀 그룹들(GRC, GRD) 중 제3 픽셀 그룹(GRC)에만 연결될 수 있으며, 복수의 데이터 라인들(DL0~DLP) 중 데이터 라인들(DLE, DLJ)을 제외한 4개의 데이터 라인들(DLF, DLG, DLH, DLI)은 제3 및 제4 픽셀 그룹들(GRC, GRD) 모두와 연결될 수 있다. 데이터 라인들(DLF, DLG, DLH, DLI)은 데이터 라인들(DLE, DLJ) 사이에 배치될 수 있다. 데이터 라인(DLJ)은 제5 및 제6 픽셀 그룹들(GRE, GRF) 중 제6 픽셀 그룹(GRF)에만 연결될 수 있고, 데이터 라인(DLP)은 제5 및 제6 픽셀 그룹들(GRE, GRF) 중 제5 픽셀 그룹(GRE)에만 연결될 수 있으며, 복수의 데이터 라인들(DL0~DLP) 중 데이터 라인들(DLJ, DLP)을 제외한 4개의 데이터 라인들(DLK, DLL, DLM, DLN)은 제5 및 제6 픽셀 그룹들(GRE, GRF) 모두와 연결될 수 있다. 데이터 라인들(DLK, DLL, DLM, DLN)은 데이터 라인들(DLJ, DLP) 사이에 배치될 수 있다.
구체적으로, 제3 픽셀 그룹(GRC)의 픽셀들(PA2, PB2, PC2, PD2, PE2) 및 제4 픽셀 그룹(GRD)의 픽셀들(PF2, PG2, PH2, PI2, PJ2)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(PA2, PG2)은 데이터 라인(DLF)과 연결될 수 있고, 픽셀들(PB2, PH2)은 데이터 라인(DLG)과 연결될 수 있고, 픽셀들(PC2, PI2)은 데이터 라인(DLH)과 연결될 수 있고, 픽셀들(PD2, PJ2)은 데이터 라인(DLI)과 연결될 수 있고, 픽셀(PE2)은 데이터 라인(DLJ)과 연결될 수 있으며, 픽셀(PF2)은 데이터 라인(DLE)과 연결될 수 있다. 제5 픽셀 그룹(GRE)의 픽셀들(PA3, PB3, PC3, PD3, PE3) 및 제6 픽셀 그룹(GRF)의 픽셀들(PF3, PG3, PH3, PI3, PJ3)은 제2 방향(D2)을 따라 순차적으로 배열될 수 있다. 픽셀들(PA3, PG3)은 데이터 라인(DLK)과 연결될 수 있고, 픽셀들(PB3, PH3)은 데이터 라인(DLL)과 연결될 수 있고, 픽셀들(PC3, PI3)은 데이터 라인(DLM)과 연결될 수 있고, 픽셀들(PD3, PJ3)은 데이터 라인(DLN)과 연결될 수 있고, 픽셀(PE3)은 데이터 라인(DLP)과 연결될 수 있으며, 픽셀(PF3)은 데이터 라인(DLJ)과 연결될 수 있다.
상술한 것처럼, 본 발명의 실시예들에 따른 표시 패널(100)은 데이터 라인들(DLA, DLB, DLC, DLD, DLF, DLG, DLH, DLI, DLK, DLL, DLM, DLN)에 대하여 상기 비엇갈림 구조를 가질 수 있고, 데이터 라인(DLE, DLJ, DLP)에 대하여 상기 엇갈림 구조를 가질 수 있다. 또한, 제1 픽셀 열(CLA)에 포함되는 픽셀들(PA1~PJ1) 중 데이터 라인들(DLA~DLE)과 연결되지 않는 픽셀(PF1)을 구동하기 위하여, 즉 상기 비엇갈림/엇갈림 구조들이 혼합된 구조를 가질 수 있도록, 픽셀(PF1)과 연결되는 데이터 라인(DL0)이 추가될 수 있다.
도 6a 및 6b는 도 5의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 1을 참조하여 상술한 것처럼, 본 발명의 실시예들에 따른 표시 패널(100)은 반전 구동 방식(예를 들어, 도트 반전 방식)에 기초하여 구동될 수 있다. 이 때, 제1 극성의 데이터 전압들 및 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 복수의 데이터 라인들(DL0~DLP)에 교번적으로 인가될 수 있다.
예를 들어, 도 6a에 도시된 것처럼, 제1 프레임에서 데이터 라인들(DL0, DLB, DLD, DLF, DLH, DLJ, DLL, DLN)에 부극성의 데이터 전압들이 인가될 수 있고, 데이터 라인들(DLA, DLC, DLE, DLG, DLI, DLK, DLM, DLP)에 정극성의 데이터 전압들이 인가될 수 있다. 상기 제1 프레임의 제1 수평 주기에서 제1 게이트 라인(GLA)이 활성화된 경우에, 픽셀들(PA1, PC1, PE1, PB2, PD2, PA3, PC3, PE3)에 정극성의 데이터 전압들이 인가될 수 있고, 픽셀들(PB1, PD1, PA2, PC2, PE2, PB3, PD3)에 부극성의 데이터 전압들이 인가될 수 있다. 상기 제1 프레임의 제1 수평 주기 이후의 제2 수평 주기에서 제2 게이트 라인(GLB)이 활성화된 경우에, 픽셀들(PG1, PI1, PF2, PH2, PJ2, PG3, PI3)에 정극성의 데이터 전압들이 인가될 수 있고, 픽셀들(PF1, PH1, PJ1, PG2, PI2, PF3, PH3, PJ3)에 부극성의 데이터 전압들이 인가될 수 있다.
도 6b에 도시된 것처럼, 상기 제1 프레임 이후의 제2 프레임에서 데이터 라인들(DL0, DLB, DLD, DLF, DLH, DLJ, DLL, DLN)에 정극성의 데이터 전압들이 인가될 수 있고, 데이터 라인들(DLA, DLC, DLE, DLG, DLI, DLK, DLM, DLP)에 부극성의 데이터 전압들이 인가될 수 있다. 상기 제2 프레임의 제1 수평 주기에서 제1 게이트 라인(GLA)이 활성화된 경우에, 픽셀들(PA1, PC1, PE1, PB2, PD2, PA3, PC3, PE3)에 부극성의 데이터 전압들이 인가될 수 있고, 픽셀들(PB1, PD1, PA2, PC2, PE2, PB3, PD3)에 정극성의 데이터 전압들이 인가될 수 있다. 상기 제2 프레임의 제1 수평 주기 이후의 제2 수평 주기에서 제2 게이트 라인(GLB)이 활성화된 경우에, 픽셀들(PG1, PI1, PF2, PH2, PJ2, PG3, PI3)에 부극성의 데이터 전압들이 인가될 수 있고, 픽셀들(PF1, PH1, PJ1, PG2, PI2, PF3, PH3, PJ3)에 정극성의 데이터 전압들이 인가될 수 있다.
본 발명의 실시예들에 따른 표시 패널(100)에서는 인접하는 픽셀들이 서로 다른 극성을 가질 수 있으며, 특히 픽셀 그룹들(GRA~GRF)의 경계에 위치하는 인접한 픽셀 행들이 서로 다른 극성 패턴을 가질 수 있다. 예를 들어, 제1 픽셀 그룹(GRA)의 픽셀(PE1)과 제2 픽셀 그룹(GRB)의 픽셀(PF1)이 서로 다른 극성을 가질 수 있고, 제3 픽셀 그룹(GRC)의 픽셀(PE2)과 제4 픽셀 그룹(GRD)의 픽셀(PF2)이 서로 다른 극성을 가질 수 있으며, 제5 픽셀 그룹(GRE)의 픽셀(PE3)과 제6 픽셀 그룹(GRF)의 픽셀(PF3)이 서로 다른 극성을 가질 수 있다. 따라서, 종래의 표시 패널과 다르게 인접한 픽셀 행들이 동일한 극성 패턴을 가지는 것을 방지할 수 있으며, 가로줄 얼룩과 같은 표시 불량이 감소될 수 있다.
일 실시예에서, 표시 패널(100)이 RGB 구조를 가지는 경우에, 복수의 픽셀들(예를 들어, 도 3의 P11~P63 및 도 6의 PA1~PJ3) 각각은 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀 중 하나일 수 있다.
다른 실시예에서, 표시 패널(100)이 RGBW 구조를 가지는 경우에, 복수의 픽셀들(예를 들어, 도 3의 P11~P63 및 도 6의 PA1~PJ3) 각각은 상기 적색 픽셀, 상기 녹색 픽셀, 상기 청색 픽셀 및 백색 광을 출력하는 백색 픽셀 중 하나일 수 있다.
이상, 하나의 게이트 라인이 3개 또는 5개의 픽셀 행들을 구동하는 경우에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명의 실시예들은 하나의 게이트 라인이 임의의 홀수 개(예를 들어, 7개, 9개, ... 등)의 픽셀 행들을 구동하는 경우에도 적용될 수 있다. 또한, 데이터 라인의 좌측에 배치되는 픽셀과 연결되는 비엇갈림 구조에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명의 실시예들은 데이터 라인의 우측에 배치되는 픽셀과 연결되는 비엇갈림 구조에도 적용될 수 있다.
본 발명은 표시 패널, 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및
    상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 픽셀들을 포함하고,
    상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성하며,
    상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결되고,
    상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3 및 제4 데이터 라인들을 더 포함하고,
    상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2 및 제3 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제4, 제5 및 제6 픽셀들을 포함하며,
    상기 제1 및 제5 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제6 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제4 픽셀은 상기 제1 데이터 라인과 연결되는 표시 패널.
  2. 제 1 항에 있어서,
    상기 복수의 데이터 라인들은 제5 데이터 라인을 더 포함하고,
    상기 복수의 픽셀들 중 상기 제1 픽셀 열과 인접하는 제2 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제3 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제2 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제4 픽셀 그룹을 형성하며,
    상기 제2 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제4 픽셀 그룹에만 연결되고, 상기 제5 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제3 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제2 및 제5 데이터 라인들을 제외한 적어도 두 개는 상기 제3 및 제4 픽셀 그룹들 모두와 연결되는 것을 특징으로 하는 표시 패널.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제3 픽셀에 인접하도록 상기 제4 픽셀이 배치되며, 상기 제3 픽셀에 인가되는 제1 데이터 전압의 극성은 상기 제4 픽셀에 인가되는 제2 데이터 전압의 극성과 상이한 것을 특징으로 하는 표시 패널.
  5. 제 1 항에 있어서,
    상기 제1 데이터 라인 및 상기 제4 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고,
    상기 제2 데이터 라인 및 상기 제3 데이터 라인에는 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 인가되는 것을 특징으로 하는 표시 패널.
  6. 제 5 항에 있어서,
    상기 제1 극성은 정극성(positive polarity)이고, 상기 제2 극성은 부극성(negative polarity)인 것을 특징으로 하는 표시 패널.
  7. 제 5 항에 있어서,
    상기 제1 극성은 부극성이고, 상기 제2 극성은 정극성인 것을 특징으로 하는 표시 패널.
  8. 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및
    상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 픽셀들을 포함하고,
    상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성하며,
    상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결되고,
    상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3, 제4, 제5 및 제6 데이터 라인들을 더 포함하고,
    상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2, 제3, 제4 및 제5 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제6, 제7, 제8, 제9 및 제10 픽셀들을 포함하며,
    상기 제1 및 제7 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제8 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 및 제9 픽셀들은 상기 제5 데이터 라인과 연결되고, 상기 제4 및 제10 픽셀들은 상기 제6 데이터 라인과 연결되고, 상기 제5 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제6 픽셀은 상기 제1 데이터 라인과 연결되는 것을 특징으로 하는 표시 패널.
  9. 제 1 항에 있어서,
    상기 복수의 픽셀들 각각은, 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀 중 하나인 것을 특징으로 하는 표시 패널.
  10. 출력 영상 데이터에 기초하여 영상을 표시하는 표시 패널; 및
    상기 표시 패널의 동작을 제어하고, 입력 영상 데이터에 기초하여 상기 출력 영상 데이터를 발생하는 타이밍 제어 회로를 포함하고,
    상기 표시 패널은,
    제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및
    상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 픽셀들을 포함하고,
    상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성하며,
    상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결되고,
    상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3 및 제4 데이터 라인들을 더 포함하고,
    상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2 및 제3 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제4, 제5 및 제6 픽셀들을 포함하며,
    상기 제1 및 제5 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제6 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제4 픽셀은 상기 제1 데이터 라인과 연결되는 표시 장치.
  11. 제 10 항에 있어서,
    상기 복수의 데이터 라인들은 제5 데이터 라인을 더 포함하고,
    상기 복수의 픽셀들 중 상기 제1 픽셀 열과 인접하는 제2 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제3 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제2 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제4 픽셀 그룹을 형성하며,
    상기 제2 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제4 픽셀 그룹에만 연결되고, 상기 제5 데이터 라인은 상기 제3 및 제4 픽셀 그룹들 중 상기 제3 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제2 및 제5 데이터 라인들을 제외한 적어도 두 개는 상기 제3 및 제4 픽셀 그룹들 모두와 연결되는 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 제 10 항에 있어서,
    상기 제3 픽셀에 인접하도록 상기 제4 픽셀이 배치되며, 상기 제3 픽셀에 인가되는 제1 데이터 전압의 극성은 상기 제4 픽셀에 인가되는 제2 데이터 전압의 극성과 상이한 것을 특징으로 하는 표시 장치.
  14. 제 10 항에 있어서,
    상기 제1 데이터 라인 및 상기 제4 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고,
    상기 제2 데이터 라인 및 상기 제3 데이터 라인에는 상기 제1 극성과 다른 제2 극성의 데이터 전압들이 인가되는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 제1 극성은 정극성(positive polarity)이고, 상기 제2 극성은 부극성(negative polarity)인 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서,
    상기 제1 극성은 부극성이고, 상기 제2 극성은 정극성인 것을 특징으로 하는 표시 장치.
  17. 출력 영상 데이터에 기초하여 영상을 표시하는 표시 패널; 및
    상기 표시 패널의 동작을 제어하고, 입력 영상 데이터에 기초하여 상기 출력 영상 데이터를 발생하는 타이밍 제어 회로를 포함하고,
    상기 표시 패널은,
    제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및
    상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 픽셀들을 포함하고,
    상기 복수의 픽셀들 중 제1 픽셀 열에 배치되고 상기 제1 게이트 라인과 연결되는 홀수 개의 픽셀들은 제1 픽셀 그룹을 형성하고, 상기 복수의 픽셀들 중 상기 제1 픽셀 열에 배치되고 상기 제2 게이트 라인과 연결되는 홀수 개의 픽셀들은 제2 픽셀 그룹을 형성하며,
    상기 제1 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제2 픽셀 그룹에만 연결되고, 상기 제2 데이터 라인은 상기 제1 및 제2 픽셀 그룹들 중 상기 제1 픽셀 그룹에만 연결되며, 상기 복수의 데이터 라인들 중 상기 제1 및 제2 데이터 라인들을 제외한 적어도 두 개는 상기 제1 및 제2 픽셀 그룹들 모두와 연결되고,
    상기 복수의 데이터 라인들은 상기 제1 및 제2 데이터 라인들 사이에 배치되는 제3, 제4, 제5 및 제6 데이터 라인들을 더 포함하고,
    상기 제1 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제1, 제2, 제3, 제4 및 제5 픽셀들을 포함하고, 상기 제2 픽셀 그룹은 상기 제2 방향을 따라 순차적으로 배열되는 제6, 제7, 제8, 제9 및 제10 픽셀들을 포함하며,
    상기 제1 및 제7 픽셀들은 상기 제3 데이터 라인과 연결되고, 상기 제2 및 제8 픽셀들은 상기 제4 데이터 라인과 연결되고, 상기 제3 및 제9 픽셀들은 상기 제5 데이터 라인과 연결되고, 상기 제4 및 제10 픽셀들은 상기 제6 데이터 라인과 연결되고, 상기 제5 픽셀은 상기 제2 데이터 라인과 연결되며, 상기 제6 픽셀은 상기 제1 데이터 라인과 연결되는 것을 특징으로 하는 표시 장치.
  18. 제 10 항에 있어서,
    상기 복수의 픽셀들 각각은, 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀 중 하나인 것을 특징으로 하는 표시 장치.
  19. 제 10 항에 있어서,
    상기 복수의 게이트 라인들과 연결되고, 복수의 게이트 신호들을 발생하여 상기 표시 패널에 인가하는 게이트 구동 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 10 항에 있어서,
    상기 복수의 데이터 라인들과 연결되고, 상기 출력 영상 데이터를 기초로 복수의 데이터 전압들을 발생하여 상기 표시 패널에 인가하는 데이터 구동 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020150016852A 2015-02-03 2015-02-03 표시 패널 및 이를 포함하는 표시 장치 KR102339159B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150016852A KR102339159B1 (ko) 2015-02-03 2015-02-03 표시 패널 및 이를 포함하는 표시 장치
US14/803,356 US10242633B2 (en) 2015-02-03 2015-07-20 Display panel and a display apparatus including the same
CN201610069346.6A CN105842943B (zh) 2015-02-03 2016-02-01 显示面板及包括显示面板的显示装置
EP16154075.2A EP3054445B1 (en) 2015-02-03 2016-02-03 Display panel and a display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150016852A KR102339159B1 (ko) 2015-02-03 2015-02-03 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160095697A KR20160095697A (ko) 2016-08-12
KR102339159B1 true KR102339159B1 (ko) 2021-12-15

Family

ID=55300404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150016852A KR102339159B1 (ko) 2015-02-03 2015-02-03 표시 패널 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US10242633B2 (ko)
EP (1) EP3054445B1 (ko)
KR (1) KR102339159B1 (ko)
CN (1) CN105842943B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109569B (zh) * 2016-11-25 2021-06-01 元太科技工业股份有限公司 像素阵列
CN117348303A (zh) * 2017-01-16 2024-01-05 株式会社半导体能源研究所 显示装置
KR20230164749A (ko) * 2017-02-17 2023-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN107817635A (zh) * 2017-10-27 2018-03-20 北京京东方显示技术有限公司 一种阵列基板及其驱动方法、显示装置
CN111474758B (zh) * 2020-05-13 2022-11-22 芜湖天马汽车电子有限公司 一种显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572213B2 (ja) 2010-06-30 2014-08-13 シャープ株式会社 表示装置、液晶表示装置、テレビジョン受像機

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703996B2 (en) * 2001-06-08 2004-03-09 Koninklijke Philips Electronics N.V. Device and method for addressing LCD pixels
KR100945581B1 (ko) 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20070041988A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR100928929B1 (ko) 2007-12-27 2009-11-30 엘지디스플레이 주식회사 액정표시장치의 인버젼 구동 장치 및 방법
KR101430639B1 (ko) 2008-03-17 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR101743525B1 (ko) 2010-12-28 2017-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI413094B (zh) * 2011-04-12 2013-10-21 Au Optronics Corp 半源驅動顯示面板
KR101859677B1 (ko) * 2011-07-27 2018-05-21 삼성디스플레이 주식회사 표시장치
KR101982716B1 (ko) * 2012-02-28 2019-05-29 삼성디스플레이 주식회사 표시장치
TWI460518B (zh) * 2012-04-03 2014-11-11 Au Optronics Corp 顯示面板之陣列基板及畫素單元
TWI468827B (zh) * 2012-12-12 2015-01-11 Au Optronics Corp 具有共汲極架構的顯示器
KR102039410B1 (ko) 2012-12-21 2019-11-04 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102002986B1 (ko) * 2013-01-11 2019-07-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150005108A (ko) * 2013-07-04 2015-01-14 삼성디스플레이 주식회사 표시장치
KR102145466B1 (ko) * 2013-12-30 2020-08-19 삼성디스플레이 주식회사 액정 표시 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572213B2 (ja) 2010-06-30 2014-08-13 シャープ株式会社 表示装置、液晶表示装置、テレビジョン受像機

Also Published As

Publication number Publication date
US10242633B2 (en) 2019-03-26
EP3054445A3 (en) 2016-11-09
EP3054445A2 (en) 2016-08-10
CN105842943A (zh) 2016-08-10
KR20160095697A (ko) 2016-08-12
CN105842943B (zh) 2021-08-20
US20160225330A1 (en) 2016-08-04
EP3054445B1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
US10147371B2 (en) Display device having pixels with shared data lines
US9741299B2 (en) Display panel including a plurality of sub-pixel
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR102339159B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
US9495897B2 (en) Display device, method of driving display device, and electronic appliance
US20100302215A1 (en) Liquid crystal display device and liquid crystal display panel thereof
KR20060089829A (ko) 표시 장치 및 그 구동 방법
KR20190006133A (ko) 표시 장치 및 이의 구동 방법
KR102169032B1 (ko) 표시장치
KR102548836B1 (ko) 표시 장치
KR101074381B1 (ko) 횡전계방식 액정표시장치
WO2020233549A1 (zh) 阵列基板及其驱动方法、显示装置
KR102416343B1 (ko) 표시 장치 및 이의 구동 방법
KR102244985B1 (ko) 표시패널
KR20130028595A (ko) 액정표시장치 및 이의 도트 인버전 구동방법
JP2017198914A (ja) 表示装置
WO2021134753A1 (zh) 显示装置及其驱动方法
US20180033364A1 (en) Electrooptical device, method for controlling electrooptical device, and electronic apparatus
KR101470009B1 (ko) 표시장치
KR20050079719A (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR102169963B1 (ko) 액정표시장치 및 이의 도트 인버전 제어방법
KR20080064434A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20200122456A (ko) 복수의 데이터 드라이버들을 포함하는 표시 장치
KR20080042425A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant