KR102331800B1 - Susceptor and apparatur for manufacturing wafer including the same - Google Patents

Susceptor and apparatur for manufacturing wafer including the same Download PDF

Info

Publication number
KR102331800B1
KR102331800B1 KR1020200039658A KR20200039658A KR102331800B1 KR 102331800 B1 KR102331800 B1 KR 102331800B1 KR 1020200039658 A KR1020200039658 A KR 1020200039658A KR 20200039658 A KR20200039658 A KR 20200039658A KR 102331800 B1 KR102331800 B1 KR 102331800B1
Authority
KR
South Korea
Prior art keywords
wafer
base portion
center
lamps
susceptor
Prior art date
Application number
KR1020200039658A
Other languages
Korean (ko)
Other versions
KR20210122475A (en
Inventor
강동호
김미리
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020200039658A priority Critical patent/KR102331800B1/en
Publication of KR20210122475A publication Critical patent/KR20210122475A/en
Application granted granted Critical
Publication of KR102331800B1 publication Critical patent/KR102331800B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실시예는 웨이퍼의 중앙 영역과 마주보는 베이스부;상기 베이스부를 둘러싸고, 상기 웨이퍼의 가장 자리 영역과 마주보는 경사부; 및 상기 경사부를 둘러싸는 테두리부를 포함하고, 상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 가변이고, 상기 베이스부에는 제1 내지 제3 관통홀이 형성되고, 상기 제1 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최대인 테두리부의 내측벽의 사이에 형성되고, 상기 제2 관통홀 및 제3 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최저인 테두리부의 내측벽의 사이와 인접하여 형성되는 서셉터를 제공한다.An embodiment includes a base portion facing the central region of the wafer; an inclined portion surrounding the base portion and facing the edge region of the wafer; and an edge part surrounding the inclined part, wherein the inner wall of the edge part has a variable distance from the center of the base part, first to third through-holes are formed in the base part, and the first through-hole is the base part. It is formed between the center of the portion and the inner wall of the edge portion having a maximum distance from the center of the base portion, and the second through hole and the third through hole are within the edge portion having the lowest distance from the center of the base portion and the center of the base portion. A susceptor formed between and adjacent to the sidewall is provided.

Description

서셉터 및 이를 포함하는 웨이퍼의 제조 장치{SUSCEPTOR AND APPARATUR FOR MANUFACTURING WAFER INCLUDING THE SAME}SUSCEPTOR AND APPARATUR FOR MANUFACTURING WAFER INCLUDING THE SAME

실시예는 서셉터 및 이를 포함하는 웨이퍼의 제조 장치에 관한 것으로, 보다 상세하게는 웨이퍼 상에 에피택셜층을 증착시키는 공정에서 웨이퍼를 지지하는 서셉터 및 이를 포함하는 웨이퍼의 제조 장치에 관한 것이다.The embodiment relates to a susceptor and an apparatus for manufacturing a wafer including the same, and more particularly, to a susceptor supporting a wafer in a process of depositing an epitaxial layer on the wafer, and an apparatus for manufacturing a wafer including the same.

통상적인 실리콘 웨이퍼는, 단결정(Ingot)을 만들기 위한 단결정 성장 공정과, 단결정을 절삭(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 절삭공정과, 상기 절삭으로 인하여 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 연삭(Lapping) 공정과, 웨이퍼를 경면화하는 연마(Polishing) 공정과, 연마된 웨이퍼를 경면화하고 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 공정을 통하여 제조된다.A typical silicon wafer includes a single crystal growth process for making a single crystal (ingot), a cutting process for cutting a single crystal to obtain a thin disk-shaped wafer, and damage due to mechanical processing remaining on the wafer due to the cutting ( It is manufactured through a grinding process to remove damage, a polishing process for mirror-finishing the wafer, and a cleaning process for mirror-finishing the polished wafer and removing abrasives or foreign substances attached to the wafer.

그리고, 제조된 웨이퍼의 전면에 에피택셜층(epitaxial layer)를 성장시키는 박막 증착이 진행되는데, 예를 들면 기상증착법이 사용될 수 있다. 기상증착법은 증착시키려는 물질이 기체상태에서 고체상태로 웨이퍼에 증착될 때에 변화에 따라 물리적 증착(Physical Vapor Deposition: PVD)과 화학적 증착(Chemical Vapor Deposition: CVD)으로 나뉘어진다.Then, thin film deposition for growing an epitaxial layer on the entire surface of the manufactured wafer proceeds, for example, a vapor deposition method may be used. The vapor deposition method is divided into physical vapor deposition (PVD) and chemical vapor deposition (CVD) according to changes when a material to be deposited is deposited on a wafer from a gaseous state to a solid state.

여기서, CVD는 증착 시에 화학적 변화를 거치는 방법으로써, 넓은 면적에 빠른 속도로 박막이나 나노구조를 증착시킬 수 있으며, 일반적으로 많이 사용된다. 이때, 서셉터 위에 웨이퍼를 배치하고, 가스를 공급하여 웨이퍼의 전면에 에피택셜층이 증착된다.Here, CVD is a method that undergoes chemical change during deposition, and can rapidly deposit a thin film or nanostructure over a large area, and is generally used. At this time, a wafer is placed on the susceptor, and an epitaxial layer is deposited on the entire surface of the wafer by supplying gas.

그러나, 종래의 서셉터를 사용한 웨이퍼의 에피택셜층 증착은 다음과 같은 문제점이 있다.However, the conventional deposition of an epitaxial layer on a wafer using a susceptor has the following problems.

실리콘으로 이루어진 웨이퍼는 결정 방위에 따라 에피택셜층의 성장 속도에서 차이를 나타낼 수 있는데, 특히, 웨이퍼의 각 부분에서 결정 방위 <100> 및 <110> 에 따라서 성장된 에피택셜층의 두께가 상이하여 평탄도의 열위가 발생할 수 있다.The silicon wafer may exhibit a difference in the growth rate of the epitaxial layer depending on the crystal orientation. Inferiority of flatness may occur.

즉, 서셉터를 관통하여 웨이퍼의 배면과 접촉하는 리프트 핀이 웨이퍼의 결정 방위 <100>면의 부분과 접촉할 때, 해당 웨이퍼의 부분에 스크래치 등의 결함이 발생하여 이후에 성장되는 에피택셜층의 품질 열위로 이어질 수 있다.That is, when the lift pin passing through the susceptor and contacting the back surface of the wafer comes into contact with the portion of the wafer in the crystal orientation <100>, defects such as scratches are generated in the portion of the wafer and the epitaxial layer that is later grown may lead to inferior quality of

상술한 원인 등으로 인하여 웨이퍼의 각 부분에서 결함의 발생 빈도가 서로 다른데, 이를 정확히 파악할 필요가 있다.The frequency of occurrence of defects in each part of the wafer is different due to the above-described causes, and it is necessary to accurately grasp this.

또한, 성장 챔버 내의 온도 분포에 따라서, 웨이퍼 상에 성장되는 에피택셜층의 두께 프로파일이 다른데, 이를 제어할 필요가 있다.In addition, the thickness profile of the epitaxial layer grown on the wafer is different according to the temperature distribution in the growth chamber, and it is necessary to control this.

실시예는 상술한 문제점을 해결하기 위한 것으로, 리프트 핀에 의하여 배면이 접촉되며 인상되고 서셉터에 의하여 지지되며 웨이퍼 상에서 성장되는 에피택셜층의 품질을 향상시키고자 한다.The embodiment is intended to solve the above-described problems, and to improve the quality of an epitaxial layer grown on a wafer while being pulled up by contact with the rear surface by a lift pin and supported by a susceptor.

실시예는 웨이퍼의 중앙 영역과 마주보는 베이스부;상기 베이스부를 둘러싸고, 상기 웨이퍼의 가장 자리 영역과 마주보는 경사부; 및 상기 경사부를 둘러싸는 테두리부를 포함하고, 상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 가변이고, 상기 베이스부에는 제1 내지 제3 관통홀이 형성되고, 상기 제1 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최대인 테두리부의 내측벽의 사이에 형성되고, 상기 제2 관통홀 및 제3 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최소인 테두리부의 내측벽의 사이와 인접하여 형성되는 서셉터를 제공한다.An embodiment includes a base portion facing the central region of the wafer; an inclined portion surrounding the base portion and facing the edge region of the wafer; and an edge part surrounding the inclined part, wherein the inner wall of the edge part has a variable distance from the center of the base part, first to third through-holes are formed in the base part, and the first through-hole is the base part. It is formed between the center of the portion and the inner wall of the edge portion having a maximum distance from the center of the base portion, and the second through hole and the third through hole are within the edge portion having a minimum distance from the center of the base portion and the center of the base portion. A susceptor formed between and adjacent to the sidewall is provided.

테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 최소인 제11 지점 내지 제14 지점 및 상기 베이스부의 중심으로부터의 거리가 최대인 제21 지점 내지 제24 지점을 포함하고, 상기 제1 관통홀은 상기 베이스부의 중심과 제23 지점의 사이에 형성되고, 상기 제2 관통홀과 제3 관통홀은 각각 상기 베이스부의 중심과 제11 지점 및 제12 지점의 사이와 인접하여 형성될 수 있다.The inner wall of the rim includes an eleventh point to a fourteenth point having a minimum distance from the center of the base part and a twenty-first point to a twenty-fourth point having a maximum distance from the center of the base part, and the first through hole is It may be formed between the center of the base part and the 23rd point, and the second through-hole and the third through-hole may be formed adjacent to the center of the base part and between the eleventh and twelfth points, respectively.

제13 지점은 웨이퍼의 노치 방향이 배치되는 방향일 수 있다.The thirteenth point may be a direction in which a notch direction of the wafer is disposed.

제1 관통홀은 웨이퍼의 <100> 결정 방위 부분과 마주볼 수 있다.The first through hole may face the <100> crystal orientation portion of the wafer.

제2관통홀 및 제3 관통홀은 웨이퍼의 <110> 결정 방위 부분의 인접 영역과 마주볼 수 있다.The second through hole and the third through hole may face adjacent regions of the <110> crystal orientation portion of the wafer.

다른 실시예는 상술한 서셉터; 상기 서셉터의 제1 관통홀 내지 제3 관통홀에 각각 삽입되고, 상하 방향으로 승강되어 웨이퍼의 배면을 지지하는 제1 내지 제3 리프트 핀; 상기 서셉터와 제1 내지 제2 리프트 핀의 상부와 하부에 각각 구비되어 에피택셜층의 성장 공간을 형성하는 상부 돔과 하부 돔; 및 상기 상부 돔의 위에 구비되는 촬상 유닛을 포함하고, 상기 상부 돔에는 복수 개의 창(window)가 형성되고, 상기 카메라는 상기 복수 개의 창을 통하여 상기 서셉터 위의 웨이퍼의 복수 개의 영역을 촬영하는 웨이퍼의 제조 장치를 제공한다.Another embodiment is the above-described susceptor; first to third lift pins inserted into the first through third through holes of the susceptor, respectively, and lifted up and down in the vertical direction to support the rear surface of the wafer; an upper dome and a lower dome respectively provided above and below the susceptor and the first to second lift pins to form a growth space for an epitaxial layer; and an imaging unit provided on the upper dome, wherein a plurality of windows are formed in the upper dome, and the camera captures a plurality of regions of the wafer on the susceptor through the plurality of windows A wafer manufacturing apparatus is provided.

복수 개의 영역은, 상기 제1 관통홀 내지 제3 관통홀 위에 배치된 웨이퍼의 영역들일 수 있다.The plurality of regions may be regions of the wafer disposed on the first through third through holes.

또 다른 실시예는 상술한 서셉터; 상기 서셉터의 제1 관통홀 내지 제3 관통홀에 각각 삽입되고, 상하 방향으로 승강되어 웨이퍼의 배면을 지지하는 제1 내지 제3 리프트 핀; 상기 서셉터와 제1 내지 제2 리프트 핀의 상부와 하부에 각각 구비되어 에피택셜층의 성장 공간을 형성하는 상부 돔과 하부 돔; 및 상기 서셉터의 상부와 하부에 각각 배치되는 복수의 제1 램프들 및 제2 램프들을 포함하고, 상기 복수 개의 제1 램프들의 개수와 상기 복수 개의 제2 램프들의 개수의 비는 32대 44인 웨이퍼의 제조 장치를 제공한다.Another embodiment is the above-described susceptor; first to third lift pins inserted into the first through third through holes of the susceptor, respectively, and lifted up and down in the vertical direction to support the rear surface of the wafer; an upper dome and a lower dome respectively provided above and below the susceptor and the first to second lift pins to form a growth space for an epitaxial layer; and a plurality of first lamps and second lamps respectively disposed above and below the susceptor, wherein a ratio of the number of the plurality of first lamps to the number of the plurality of second lamps is 32 to 44. A wafer manufacturing apparatus is provided.

제1 램프들 중 중앙 영역의 제1-1 램프들과 가장 자리 영역의 제1-2 램프들의 개수의 비는 20대 12일 수 있다.Among the first ramps, a ratio of the number of first-first ramps in the central area to the first-second ramps in the edge area may be 20 to 12.

제2 램프들 중 중앙 영역의 제2-1 램프들과 가장 자리 영역의 제2-2 램프들의 개수의 비는 12대 32일 수 있다.Among the second ramps, a ratio of the number of the second-first ramps in the center area to the second-second ramps in the edge area may be 12 to 32.

제1-1 램프들은 최대 출력의 48% 내지 65%의 출력으로 발광할 수 있다.The 1-1 lamps may emit light at an output of 48% to 65% of the maximum output.

제2-1 램프들은 최대 출력의 14% 내지 22%의 출력으로 발광할 수 있다.The 2-1 lamps may emit light at an output of 14% to 22% of the maximum output.

복수의 제2 램프들은 최대 출력의 64% 내지 90%의 출력으로 발광할 수 있다.The plurality of second lamps may emit light at an output of 64% to 90% of the maximum output.

실시예에 따른 서셉터 및 이를 포함하는 웨이퍼의 제조 장치는, 웨이퍼의 배면(backside)에서 서셉터 1개의 관통홀과 인접하는 영역이 <100> 결정 방위이고 2개의 관통홀과 인접하는 영역이 <110> 결정 방위를 나타내어, 종래의 웨이퍼에 비하여 변형이 적게 발생하여 성장되는 에피택셜층의 품질이 향상될 수 있다.In the susceptor and wafer manufacturing apparatus including the same according to the embodiment, a region adjacent to one through-hole of the susceptor on the backside of the wafer is a <100> crystal orientation, and a region adjacent to two through-holes is < 110> shows a crystal orientation, and thus the quality of the grown epitaxial layer can be improved by generating less strain than a conventional wafer.

도 1은 일 실시예에 따른 웨이퍼의 제조 장치를 나타낸 도면이고,
도 2는 도 1의 서셉터와 웨이퍼 및 리프트 핀을 나타낸 도면이고,
도 3은 도 1의 서셉터의 평면도이고,
도 4는 도 2의 평면도이고,
도 5는 다른 실시예에 따른 웨이퍼의 제조 장치를 나타낸 도면이고,
도 6은 도 5에서 촬상 장치로 촬영되는 웨이퍼의 영역들을 나타낸 도면이고,
도 7a와 도 7b는 종래의 제조 장치와 본 발명에 따른 제조 장치를 사용하여 웨이퍼 상에 에피택셜층을 성장시킬 때의 효과를 비교한 도면이다.1 is a view showing an apparatus for manufacturing a wafer according to an embodiment;
Figure 2 is a view showing the susceptor, wafer and lift pins of Figure 1,
Figure 3 is a plan view of the susceptor of Figure 1,
Figure 4 is a plan view of Figure 2,
5 is a view showing an apparatus for manufacturing a wafer according to another embodiment,
6 is a view showing regions of the wafer photographed by the imaging device in FIG. 5;
7A and 7B are diagrams comparing the effects of growing an epitaxial layer on a wafer using the conventional manufacturing apparatus and the manufacturing apparatus according to the present invention.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings to help the understanding of the present invention by giving examples, and to explain the present invention in detail.

그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.However, embodiments according to the present invention may be modified in various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art.

또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Also, as used hereinafter, relational terms such as "first" and "second," "upper" and "lower", etc., shall not necessarily require or imply any physical or logical relationship or order between such entities or elements. In other words, it may be used only to distinguish one entity or element from another entity or element.

실리콘 웨이퍼는 쵸크랄스키법 등으로 성장된 실리콘 단결정 잉곳의 외주면을 가공하는 연삭 공정, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱 공정(polishing)을 진행한 후, 웨이퍼 표면의 오염물질을 제거하기 위하여 후술하는 세정 공정(cleaning)과 산화막 형성 공정 및 급속 열처리(Rapid thermal process) 공정 등을 통하여 마련할 수 있다.Silicon wafer is a grinding process that processes the outer peripheral surface of a silicon single crystal ingot grown by the Czochralski method, etc., a slicing process that thinly cuts a single crystal silicon ingot into a wafer shape, and improves flatness while polishing to the desired thickness of the wafer. After performing a lapping process, an etching process to remove a damage layer inside the wafer, and a polishing process to improve the surface mirror surface and flatness, remove contaminants from the wafer surface In order to do this, it may be prepared through a cleaning process, an oxide film forming process, and a rapid thermal process, which will be described later.

이러한 방법으로 성장된 폴리시드 웨이퍼의 표면에 또 다른 단결정막인 에피택셜층을 성장시켜서 에피택셜 웨이퍼를 제조하는데, 에피택셜 웨이퍼는 폴리시드 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 가질 수 있다. 그리고, 에피택셜층은 순도가 높고 결정 특성이 우수하여 고집적화되고 있는 반도체 장치의 수율 및 소자 특성 향상에 유리한 장점을 가질 수 있다.An epitaxial wafer is manufactured by growing an epitaxial layer, which is another single crystal film, on the surface of the polished wafer grown in this way. The epitaxial wafer has fewer surface defects than the polished wafer, and the concentration and type of impurities can be controlled. possible characteristics. In addition, the epitaxial layer has high purity and excellent crystal characteristics, and thus may have advantages in improving the yield and device characteristics of highly integrated semiconductor devices.

도 1은 일 실시예에 따른 웨이퍼의 제조 장치를 나타낸 도면이다. 이하에서, 도 1을 참조하여 실시예에 따른 웨이퍼의 제조 장치를 설명한다.1 is a diagram illustrating an apparatus for manufacturing a wafer according to an exemplary embodiment. Hereinafter, an apparatus for manufacturing a wafer according to an embodiment will be described with reference to FIG. 1 .

본 실시예에 따른 웨이퍼의 제조 장치는 공정 챔버의 내부에 배치된 서셉터(200)에 웨이퍼(wafer)가 배치되어 에피택셜층(epitaxial layer)이 성장될 수 있고, 공정 챔버의 상부와 하부에 각각 제1 램프들(500)과 제2 램프들(600)이 배치될 수 있다. 또한, 공정 챔버의 상부와 하부에는 각각 온도계(400a, 400b)가 구비될 수 있고, 온도계(400a, 400b)는 파이로미터일 수 있다.In the apparatus for manufacturing a wafer according to the present embodiment, a wafer is disposed on a susceptor 200 disposed inside a process chamber, an epitaxial layer may be grown, and upper and lower portions of the process chamber are disposed. The first lamps 500 and the second lamps 600 may be respectively disposed. In addition, thermometers 400a and 400b may be provided at the upper and lower portions of the process chamber, respectively, and the thermometers 400a and 400b may be pyrometers.

서셉터(200)는 중심축으로 작용하는 메인 샤프트(210)와, 상기 메인 샤프트(210)로부터 연장되어 웨이퍼의 에지 방향으로 뻗는 3개의 지지 샤프트(220a, 220b, 220c), 및 상기 3개의 지지 샤프트(220a, 220b, 220c)의 끝단에 배치되어 웨이퍼를 지지하는 제1 내지 제3 리프트 핀(240a, 240b, 240c)을 포함할 수 있다.The susceptor 200 includes a main shaft 210 acting as a central axis, three support shafts 220a , 220b , 220c extending from the main shaft 210 and extending in the edge direction of the wafer, and the three supports It may include first to third lift pins 240a, 240b, and 240c disposed at the ends of the shafts 220a, 220b, and 220c to support the wafer.

공정 챔버는, 서셉터(200)와 제1 내지 제3 리프트 핀(240a, 240b, 240c)을의 상부와 하부에 각각 구비되어 에피택셜층의 성장 공간을 형성하는 상부 돔(100)과 하부 돔(150)을 포함할 수 있다. 또한, 공정 챔버에는 웨이퍼(wafer)의 표면에 에피텍셜(epitaxial)층과 같은 막을 형성하기 위해 가스 유입구(in) 및 가스 배출구(out)가 형성될 수 있다.The process chamber includes an upper dome 100 and a lower dome provided with the susceptor 200 and the first to third lift pins 240a, 240b, and 240c respectively on the upper and lower portions to form an epitaxial layer growth space. (150). In addition, a gas inlet and a gas outlet may be formed in the process chamber to form a film such as an epitaxial layer on a surface of a wafer.

웨이퍼 위에 에피택셜층을 성장시키기 위해 필요한 수소 같은 캐리어(carrier) 가스 및/또는 SiHCl3 또는 SiH2Cl2 같은 실란 등의 원료 가스(또는, 반응 가스)가 가스 유입구(in)를 통해 유입되어 웨이퍼에 에피택셜층이 형성될 수 있고, 에피택셜층의 형성 후에 잔존 가스는 가스 배출구(out)를 통해 배출될 수 있다. 도시된 바와 같이, 가스 유입구(in)와 가스 배출구(out)는 서로 대향하여 형성될 수 있다.A carrier gas such as hydrogen and/or a source gas (or a reaction gas) such as silane such as SiHCl 3 or SiH 2 Cl 2 required to grow an epitaxial layer on the wafer are introduced through the gas inlet in An epitaxial layer may be formed, and the residual gas after formation of the epitaxial layer may be discharged through a gas outlet (out). As shown, the gas inlet (in) and the gas outlet (out) may be formed to face each other.

그리고, 가스 유입구(in)와 가스 배출구(out) 사이에 서셉터(200)가 구비되어, 서셉터(200)의 윗면과 거의 동일한 높이에 가스 유입구(in)와 가스 배출구(out)가 위치하므로 가스 유입구(in)를 통해 유입된 원료 가스가 웨이퍼의 표면을 따라 상태로 흐를 수 있다.And, the susceptor 200 is provided between the gas inlet (in) and the gas outlet (out), so that the gas inlet (in) and the gas outlet (out) are located at about the same height as the upper surface of the susceptor 200 . The source gas introduced through the gas inlet (in) may flow in a state along the surface of the wafer.

서셉터(200)의 상부와 하부에 각각 배치된 제1 램프(500) 및 제2 램프(600)로부터 서셉터(200)의 상부 영역과 하부 영역에 빛을 방출하는데, 제1,2 램프(500, 600)에서 방출된 복사열이 웨이퍼 방향으로 전달된다.Light is emitted to the upper region and lower region of the susceptor 200 from the first lamp 500 and the second lamp 600 disposed on the upper and lower portions of the susceptor 200, respectively, and the first and second lamps ( The radiant heat emitted from 500 and 600) is transferred in the direction of the wafer.

이때, 서셉터(200)의 상부 영역 구비된 제1 램프(500) 중 중앙 영역에 구비된 것을 제1-1 램프(500a)라 하고, 가장 자리 영역에 구비된 것을 제1-2 램프(500b)라고 구분할 수 있으며, 하부 영역 구비된 제2 램프(600) 중 중앙 영역에 구비된 것을 제2-1 램프(600a)라 하고, 가장 자리 영역에 구비된 것을 제2-2 램프(600b)라고 구분할 수 있다.At this time, among the first ramps 500 provided in the upper region of the susceptor 200, those provided in the central region are referred to as 1-1 lamps 500a, and those provided in the edge regions are referred to as 1-2 lamps 500b. ), and among the second ramps 600 provided in the lower area, those provided in the central area are referred to as 2-1 ramps 600a, and those provided in the edge areas are referred to as 2-2 ramps 600b. can be distinguished.

제1-1 램프(500a)와 제1-2 램프(50b) 및 제2-1 램프(600a) 및 제2-2 램프(600b)에서 방출되는 빛의 출력을 서로 다르게 설정할 수 있으며, 이러한 설정을 통하여 웨이퍼의 상부의 중앙 영역과 가장 자리 영역 및 하부 영역의 중앙 영역과 가장 자리 영역에 공급되는 빛의 세기 및 특정 부위에 전달되는 복사열의 크기를 조절할 수 있다.The output of light emitted from the 1-1 lamp 500a, the 1-2 lamp 50b, and the 2-1 lamp 600a and the 2-2 lamp 600b may be set differently from each other, and these settings It is possible to control the intensity of light supplied to the central and edge regions of the upper portion of the wafer and the central and edge regions of the lower region and the amount of radiant heat transmitted to a specific region of the wafer.

도 2는 도 1의 서셉터와 웨이퍼 및 리프트 핀을 나타낸 도면이고, 도 3은 도 1의 서셉터의 평면도이고, 도 4는 도 2의 평면도이다. 이하에서 도 2 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 서셉터를 설명한다.FIG. 2 is a view showing the susceptor, wafer, and lift pins of FIG. 1 , FIG. 3 is a plan view of the susceptor of FIG. 1 , and FIG. 4 is a plan view of FIG. 2 . Hereinafter, a susceptor according to an embodiment of the present invention will be described with reference to FIGS. 2 to 4 .

서셉터(200)는 웨이퍼(wafer)의 배면(back side)의 중앙 영역과 마주보는 베이스부(a)와, 베이스부(a)를 둘러싸고 웨이퍼의 가장 자리 영역과 마주보고 웨이퍼의 가장 자리 영역을 지지하며, 수평 방향 내지 베이스부(a)에 대하여 경사를 가지는 경사부(b), 및 경사부(b)를 둘러싸는 테두리부(c)를 포함한다.The susceptor 200 has a base part (a) facing the central region of the back side of the wafer, and surrounding the base part (a), facing the edge region of the wafer and forming the edge region of the wafer. It supports and includes an inclined portion (b) having an inclination with respect to the horizontal direction or the base portion (a), and an edge portion (c) surrounding the inclined portion (b).

베이스부(a)와 경사부(b)는 단차를 이루어서 경사부(b)의 내측벽(d)이 형성될 수 있고, 경사부(b)와 테두리부(c)도 단차를 이루어서 테두리부(c)의 내측벽(e)이 형성될 수 있다.The base portion (a) and the inclined portion (b) may be stepped to form an inner wall (d) of the inclined portion (b), and the inclined portion (b) and the edge portion (c) may also be stepped to form the edge portion ( The inner wall e of c) may be formed.

베이스부(a)에는 복수의 관통홀, 예를 들면 제1 내지 제3 관통홀이 형성될 수 있는데, 관통 홀을 통하여 리프트 핀(240a~240c)이 삽입되어 웨이퍼의 배면을 지지할 수 있다.A plurality of through-holes, for example, first to third through-holes may be formed in the base portion a, and lift pins 240a to 240c may be inserted through the through-holes to support the rear surface of the wafer.

서셉터(200)의 평면은 원형일 수 있는데, 테두리부(c)의 가장 자리의 반경이 서셉터(200)의 반경일 수 있다. 그리고, 테두리부(c)의 가장 자리와, 경사부(b)의 가장 자리 및 베이스부(a)의 가장 자리는 동일한 중심(center)를 가지는 동심원을 이룰 수 있다.The plane of the susceptor 200 may be circular, and the radius of the edge of the edge portion c may be the radius of the susceptor 200 . And, the edge of the edge portion (c), the edge of the inclined portion (b), and the edge of the base portion (a) may form a concentric circle having the same center (center).

본 실시예(200)에 따른 서셉터(200)는, 테두리부(c)의 내측벽(e)은 베이스부(a)의 중심으로부터 거리가 가변일 수 있다. 따라서, 테두리부(c)의 반경 방향으로의 폭과 경사부(b)의 반경 방향으로의 폭이 일정하지 않을 수 있다.In the susceptor 200 according to the present embodiment 200, the inner wall (e) of the edge portion (c) may have a variable distance from the center of the base portion (a). Accordingly, the radial width of the edge portion c and the radial width of the inclined portion b may not be constant.

상세하게 설명하면 다음과 같다.In detail, it is as follows.

테두리부(c)의 내측벽(e)은 베이스부(a)의 중심으로부터 거리가 최소인 제11 지점 내지 제14 지점(P11~P14) 및 상기 베이스부(a)의 중심으로부터의 거리가 최대인 제21 지점 내지 제24 지점(P21~P24)을 포함할 수 있다.The inner wall (e) of the edge portion (c) has a minimum distance from the center of the base portion (a), the 11th to 14th points (P11 to P14), and the maximum distance from the center of the base portion (a). It may include the twenty-first to twenty-fourth points P21 to P24.

또한, 웨이퍼(wafer)가 서셉터(200a)의 베이스부(a) 위에 배치될 때, 제11 지점 내지 제14 지점(P11~P14)에서 웨이퍼의 가장 자리와 테두리부(c)의 내측벽(e) 사이의 거리(d11~d14)는 동일할 수 있으며, 제21 지점 내지 제24 지점(P21~P24)에서 웨이퍼의 가장 자리와 테두리부(c)의 내측벽(e) 사이의 거리(d21~d24)는 동일할 수 있다.In addition, when the wafer (wafer) is placed on the base portion (a) of the susceptor (200a), the inner wall ( The distance d11 to d14 between e) may be the same, and the distance d21 between the edge of the wafer and the inner wall e of the edge portion c at the 21st to 24th points P21 to P24. ~d24) may be the same.

예를 들면, d11=d12=d13=d14<d21=d22=d23=d24일 수 있다. 그리고, 상기의 d21=d22=d23=d24은 상기의 d11=d12=d13=d14의 1.5배 내지 3.5배일 수 있다.For example, d11=d12=d13=d14<d21=d22=d23=d24. Further, d21 = d22 = d23 = d24 may be 1.5 to 3.5 times of d11 = d12 = d13 = d14.

그리고, 제11 지점 내지 제14 지점(P11~P14)에서, 웨이퍼의 가장 자리와 테두리부(c)의 내측벽(e)의 이격 거리(d11~d14)는, 0.8 내지 1.3 밀리미터일 수 있다.And, at the eleventh to fourteenth points P11 to P14, the separation distances d11 to d14 between the edge of the wafer and the inner wall e of the edge portion c may be 0.8 to 1.3 millimeters.

그리고, 제11 지점 내지 제14 지점(P11~P14)은 베이스부(a)의 중심(center)으로부터 동일한 간격의 각도 상에 각각 배치될 수 있다. 그리고, 제21 지점 내지 제24 지점(P21~P24)도 베이스부(a)의 중심(center)으로부터 동일한 간격의 각도 상에 각각 배치될 수 있다.In addition, the eleventh to fourteenth points P11 to P14 may be respectively disposed at the same distance from the center of the base portion a. In addition, the twenty-first to twenty-fourth points P21 to P24 may be respectively disposed at the same angle from the center of the base portion a.

그리고, 제11 지점 내지 제14 지점(P11~P14) 중 적어도 하나와, 제21 지점 내지 제24 지점(P21~P24) 중 적어도 하나가 서로 교대로 배치될 수 있다. 즉, 도 4에서, 제11 지점(P11)으로부터 시계 방향으로 제21 지점(P21), 제12 지점(P21), 제22 지점(P22), 제13 지점(P13), 제23 지점(P23), 제14 지점(P14), 및 제24 지점(P24)이 차례로 배치될 수 있다. 그리고, 상술한 8개의 지점들(P11~P24) 사이의 각도들(θ1~θ8)은 서로 동일할 수 있으며, 모두 45도(°)일 수 있다.In addition, at least one of the 11th to 14th points P11 to P14 and at least one of the 21st to 24th points P21 to P24 may be alternately disposed with each other. That is, in FIG. 4 , in a clockwise direction from the eleventh point P11, the 21st point P21, the 12th point P21, the 22nd point P22, the 13th point P13, and the 23rd point P23. , a fourteenth point P14, and a twenty-fourth point P24 may be sequentially disposed. In addition, the angles θ1 to θ8 between the above-described eight points P11 to P24 may be the same as each other, and all may be 45 degrees (°).

그리고, 제11 지점 내지 제14 지점(P11~P14)에서 테두리부(c)의 내측벽(e)은 곡률이 불연속점을 이루어, 테두리부(c)의 내측벽(e)은 제11 지점 내지 제14 지점(P11~P14)에서 뾰족한 형상을 나타낼 수 있다.And, at the 11th to 14th points (P11 to P14), the inner wall (e) of the edge portion (c) has a discontinuous curvature, and the inner wall (e) of the edge portion (c) is at the 11th point to A sharp shape may be exhibited at the fourteenth points P11 to P14.

상기의 제11 지점 내지 제14 지점(P11~P14)을 제외한 다른 영역에서, 테두리부(c)의 내측벽(e)은 곡률을 가지는 매끄러운 형상일 수 있다. 예를 들면, 상기의 제11 지점 내지 제14 지점(P11~P14)을 제외한 다른 영역에서, 테두리부(c)의 내측벽(e)은 곡률이 일정할 수 있다.In areas other than the eleventh to fourteenth points P11 to P14, the inner wall e of the edge portion c may have a smooth shape having a curvature. For example, in areas other than the eleventh to fourteenth points P11 to P14, the inner wall e of the edge portion c may have a constant curvature.

베이스부(a)는 제1 관통홀 내지 제3 관통홀이 형성될 수 있다. 제1 관통홀은 베이스부(a)의 중심(center)과 베이스부(a)의 중심으로부터의 거리가 최대인 테두리부의 내측벽의 지점, 예를 들어 제32 지점(P32)과의 사이에 형성될 수 있다. 그리고, 제2 관통홀 및 제3 관통홀은 각각 베이스부(a)의 중심과 베이스부(a)의 중심으로부터의 거리가 최소인 테두리부의 내측벽의 지점들, 예를 들어 제11 지점(P11) 및 제21 지점(P21)과의 사이와 인접하여 형성될 수 있다.The base portion (a) may be formed with first through third through holes. The first through hole is formed between the center of the base portion (a) and the point on the inner wall of the edge portion where the distance from the center of the base portion (a) is maximum, for example, the 32nd point (P32). can be In addition, the second through hole and the third through hole are points on the inner wall of the edge portion where the distance from the center of the base portion a and the center of the base portion a is the minimum, for example, the eleventh point P11. ) and the twenty-first point P21 may be formed adjacent to each other.

이때, 제1 관통홀 내지 제3 관통홀은 베이스부(a)의 중심(center)에 대하여 서로 동일한 각도(θ12=θ23=θ31=120°)를 이루며 형성되고 있다. 따라서, 제2 관통홀 및 제3 관통홀은 각각 베이스부(a)의 중심과 베이스부(a)의 중심으로부터의 거리가 최소인 테두리부의 내측벽의 지점들, 예를 들어 제11 지점(P11) 및 제21 지점(P21)과의 사이(도 3에서 점선으로 표시된 지점)에 정확히 일치하지는 않고 그 지점과 인접하여 형성될 수 있다.At this time, the first through third through-holes are formed at the same angle (θ 12 =θ 23 =θ 31 =120°) with respect to the center of the base portion (a). Accordingly, the second through-hole and the third through-hole are points on the inner wall of the edge portion where the distance from the center of the base portion a and the center of the base portion a is the minimum, for example, the eleventh point P11. ) and the twenty-first point P21 (a point indicated by a dotted line in FIG. 3 ) may not exactly match, but may be formed adjacent to the point.

도 4는 서셉터 위에 웨이퍼가 배치된 상태를 도시하고 있다.4 shows a state in which the wafer is disposed on the susceptor.

도 4에서, 제11 지점 내지 제14 지점(P11~P14)에 웨이퍼의 <110> 결정 방위 부분이 마주보고 배치될 수 있고, 제21 지점 내지 제24 지점(P21~P24)에 웨이퍼의 <100> 결정 방위 부분이 마주보고 배치될 수 있다. 그리고, 제13 지점(P13)과 마주보는 웨이퍼의 <110> 결정 방위 부분이 웨이퍼의 노치 부분일 수 있다.In FIG. 4 , a <110> crystal orientation portion of the wafer may be disposed to face each other at 11th to 14th points P11 to P14, and <100> of the wafer at 21st to 24th points P21 to P24. > Crystal orientation portions may be disposed to face each other. In addition, a <110> crystal orientation portion of the wafer facing the thirteenth point P13 may be a notch portion of the wafer.

도 3 및 도 4를 참조하면, 제1 관통홀은 웨이퍼의 <100> 결정 방위 부분 또는 인접 영역과 마주보고 하부에 배치될 수 있고, 제2관통홀 및 제3 관통홀은 웨이퍼의 <110> 결정 방위 부분 또는 인접 영역과 마주보고 하부에 배치될 수 있다.Referring to FIGS. 3 and 4 , the first through-hole may face a <100> crystal orientation portion or an adjacent region of the wafer and be disposed below it, and the second through-hole and the third through-hole are the <110> of the wafer. The crystal orientation portion or the adjacent region may face and be disposed below.

본 실시예에 따른 서셉터 위에 웨이퍼를 배치하고 에피택셜층을 증착할 경우, 제2 관통홀과 제3 관통홀을 통과하는 리프트 핀과 접촉하는 웨이퍼의 배면은 <100> 결정 방위 부분과 인접한 영역일 수 있고, 제1 관통홀을 통과하는 리프트 핀과 접촉하는 웨이퍼의 배면은 <110> 결정 방위 부분과 인접한 영역일 수 있다. 따라서, 웨이퍼의 <100> 결정 방위 부분과 접촉하는 리프트 핀의 개수가 종래보다 줄어들어서, 해당 웨이퍼의 부분에 스크래치 등의 결함이 발생하는 것을 줄일 수 있다.When the wafer is disposed on the susceptor according to the present embodiment and the epitaxial layer is deposited, the rear surface of the wafer in contact with the lift pins passing through the second through hole and the third through hole is a region adjacent to the <100> crystal orientation portion. The rear surface of the wafer in contact with the lift pin passing through the first through hole may be a region adjacent to the <110> crystal orientation. Accordingly, the number of lift pins in contact with the <100> crystal orientation portion of the wafer is reduced compared to the prior art, thereby reducing the occurrence of defects such as scratches in the portion of the wafer.

도 5는 다른 실시예에 따른 웨이퍼의 제조 장치를 나타낸 도면이고, 도 6은 도 5에서 촬상 장치로 촬영되는 웨이퍼의 영역들을 나타낸 도면이다.5 is a diagram illustrating an apparatus for manufacturing a wafer according to another exemplary embodiment, and FIG. 6 is a diagram illustrating regions of the wafer photographed by the imaging device in FIG. 5 .

본 실시예에 따른 웨이퍼의 제조 장치는 도 1의 실시예와 동일하나, 상부 돔(100)에 복수 개, 예를 들면 5개의 창(window)이 형성되고, 상부 돔(100)의 위에 촬상 유닛(700), 예를 들면 카메라가 구비될 수 있다.The wafer manufacturing apparatus according to this embodiment is the same as that of FIG. 1 , but a plurality, for example, five windows, are formed in the upper dome 100 , and an imaging unit is formed on the upper dome 100 . 700, for example, a camera may be provided.

촬상 유닛(700)은 복수 개의 창를 통하여 서셉터 위에서 에피택셜층이 성장 중인 웨이퍼의 복수 개의 영역(P1~P5)을 각각 촬영할 수 있다.The imaging unit 700 may image each of the plurality of regions P1 to P5 of the wafer in which the epitaxial layer is growing on the susceptor through the plurality of windows.

이때, 촬영된 웨이퍼의 영역들을 상태, 구체적으로는 웨이퍼의 휨을 측정하여 웨이퍼의 결함 발생 여부를 확인할 수 있다. 이를 위하여, 예를 들면 촬상 유닛(700)이 촬영하는 복수 개의 영역들(P1~P5)은 상술한 제1 관통홀 내지 제3 관통홀 위에 배치된 웨이퍼의 영역들일 수도 있다.At this time, by measuring the state of the photographed areas of the wafer, specifically, the warpage of the wafer, it is possible to check whether a defect has occurred in the wafer. To this end, for example, the plurality of regions P1 to P5 photographed by the imaging unit 700 may be regions of the wafer disposed on the above-described first through third through holes.

본 실시예에 따른 웨이퍼의 제조 장치는, 성장 중인 웨이퍼의 각 영역들을 촬영하여, 각 영역에서 특히 웨이퍼의 휨과 핀 데미지(pin damage)에 의한 결함이 발생하는 영역을 파악할 수 있고, 이를 반영하여 웨이퍼의 제조 장치 내에서 서셉터의 구조 등을 변경할 수 있다.The wafer manufacturing apparatus according to this embodiment may photograph each region of a growing wafer, and in each region, in particular, a region in which a defect occurs due to warpage and pin damage of the wafer may be identified, and by reflecting this The structure of the susceptor and the like can be changed in the wafer manufacturing apparatus.

본 발명의 다른 실시예에 따른 웨이퍼의 제조 장치는, 상술한 실시예들와 동일하나 제1,2 램프들의 개수 및/또는 각 램프들에 공급되는 출력이 상이할 수 있다. 이때, 하나의 램프들의 최대 출력은 모두 동일하게 설정될 수 있다.The wafer manufacturing apparatus according to another embodiment of the present invention is the same as the above-described embodiments, but the number of first and second lamps and/or an output supplied to each of the lamps may be different. In this case, the maximum output of one lamp may be set to be the same.

웨이퍼 상에 에피택셜층을 성장시킬 때, 제1 램프들(500)과 제2 램프들(600)을 각각 제1 출력과 제2 출력으로 온(on)할 수 있다.When the epitaxial layer is grown on the wafer, the first lamps 500 and the second lamps 600 may be turned on with a first output and a second output, respectively.

이때, 제1 램프들(500)과 제2 램프들(600)는 개수가 서로 다를 수 있으며, 예를 들면 제1 램프들(500)과 제2 램프들(600)의 개수의 비는 예를 들면 32대 44일 수 있다.At this time, the number of the first lamps 500 and the second lamps 600 may be different from each other, for example, the ratio of the number of the first lamps 500 and the second lamps 600 is, for example, For example, it could be 32 to 44.

그리고, 제1 램프들(500) 중에서 중앙 영역의 제1-1 램프들(500a)과 가장 자리 영역의 제1-2 램프들(500b)의 개수는 서로 다를 수 있으며, 예를 들면 중앙 영역의 제1-1 램프들(500a)과 가장 자리 영역의 제1-2 램프들(500b)의 개수의 비는 20대 12일 수 있다.In addition, among the first lamps 500 , the number of the 1-1 lamps 500a in the central area and the 1-2 lamps 500b in the edge area may be different from each other, for example, in the center area. A ratio of the number of the first-first ramps 500a to the number of first-second ramps 500b in the edge area may be 20 to 12.

그리고,제2 램프들(600) 중에서 중앙 영역의 제2-1 램프들(600a)과 가장 자리 영역의 제2-2 램프들(600b)의 개수는 서로 다를 수 있으며, 예를 들면 중앙 영역의 제2-1 램프들(600a)과 가장 자리 영역의 제2-2 램프들(600b)의 개수의 비는 12대 32일 수 있다.And, among the second lamps 600 , the number of the 2-1 lamps 600a in the central area and the 2-2 lamps 600b in the edge area may be different from each other, for example, in the center area. A ratio of the number of the 2-1th ramps 600a to the number of the 2nd-2nd ramps 600b in the edge area may be 12:32.

또한, 각각의 램프들은 최대 출력 대비 기설정된 출력으로 발광할 수 있다. 예를 들면, 제1-1 램프들(500a)은 최대 출력의 48% 내지 65%의 출력으로 발광할 수 있고, 제2-1 램프들(600a)은 최대 출력의 14% 내지 22%의 출력으로 발광할 수 있으며, 제2 램프들(600)은 최대 출력의 64% 내지 90%의 출력으로 발광할 수 있다.In addition, each of the lamps may emit light at a preset output compared to the maximum output. For example, the 1-1 lamps 500a may emit light with an output of 48% to 65% of the maximum output, and the 2-1 lamps 600a may emit light with an output of 14% to 22% of the maximum output. , and the second lamps 600 may emit light at an output of 64% to 90% of the maximum output.

즉, 웨이퍼의 표면에 에피택셜층을 성장시킬 때, 공정 챔버 내의 온도나 캐리어 가스 또는 반응 가스 등의 다른 조건을 동일하게 하되, 웨이퍼의 상부 영역으로 방출되는 복사열과 하부 영역으로 공급되는 복사열을 달리하고 또한 상부/하부 영역에서도 중앙 영역과 가장 자리 영역으로 공급되는 복사열을 달리하여, 각각의 조건에서 웨이퍼의 표면에 에피택셜층을 성장시킨다.That is, when the epitaxial layer is grown on the surface of the wafer, the temperature in the process chamber or other conditions such as a carrier gas or a reactive gas are the same, but the radiant heat emitted to the upper region of the wafer and the radiant heat supplied to the lower region are different. In addition, the epitaxial layer is grown on the surface of the wafer under each condition by varying the radiant heat supplied to the central region and the edge region in the upper/lower region as well.

본 실시예에서 제1 램프가 32개이고 제2 램프가 44개일 때, 모든 각각의 램프들의 출력이 동일하다면, 전체 램프의 출력 중에서 제2 램프의 출력은 약 58% 정도일 수 있다. 이때, 에피택셜층이 성장되는 웨이퍼의 상부 영역의 온도가 하부 영역의 온도보다 높을 수 있으므로, 하부 영역에 배치된 제2 램프들의 출력의 합을 더 크게 할 수 있고, 이후에 공정 챔버 내의 전 영역의 온도가 고르게 유지될 수 있다.In this embodiment, when the number of first lamps is 32 and the number of second lamps is 44, if the outputs of all lamps are the same, the output of the second lamp may be about 58% of the total output of the lamps. In this case, since the temperature of the upper region of the wafer on which the epitaxial layer is grown may be higher than the temperature of the lower region, the sum of the outputs of the second lamps disposed in the lower region may be increased, and then the entire region in the process chamber temperature can be maintained evenly.

도 7a와 도 7b는 종래의 제조 장치와 본 발명에 따른 제조 장치를 사용하여 웨이퍼 상에 에피택셜층을 성장시킬 때의 효과를 비교한 도면이다.7A and 7B are diagrams comparing the effects of growing an epitaxial layer on a wafer using the conventional manufacturing apparatus and the manufacturing apparatus according to the present invention.

종래의 도 7a의 웨이퍼의 배면(backside)에서 서셉터 2개의 관통홀(1,2)과 인접하는 영역이 <100> 결정 방위이고 1개의 관통홀(3)과 인접하는 영역이 <110> 결정 방위를 나타낼 수 있다. 이때, 웨이퍼는 <100> 결정 방위의 변형이 <110> 결정 방위의 변형보다 크다. 그리고, 도 7b의 본 발명에서는 웨이퍼의 배면(backside)에서 서셉터 1개의 관통홀(3)과 인접하는 영역이 <100> 결정 방위이고 2개의 관통홀(1,2)과 인접하는 영역이 <110> 결정 방위를 나타낼 수 있다. 따라서, 도 7a의 종래의 웨이퍼에 비하여 변형이 적게 발생하여 성장되는 에피택셜층의 품질이 향상될 수 있다.In the backside of the conventional wafer of FIG. 7A, the region adjacent to the two through-holes 1 and 2 of the susceptor has a <100> crystal orientation, and the region adjacent to the one through-hole 3 is a <110> crystal. direction can be indicated. At this time, in the wafer, the deformation of the <100> crystal orientation is greater than the deformation of the <110> crystal orientation. And, in the present invention of FIG. 7b, the region adjacent to the one through-hole 3 of the susceptor on the backside of the wafer has a <100> crystal orientation, and the region adjacent to the two through-holes 1 and 2 is < 110> crystal orientation. Accordingly, as compared with the conventional wafer of FIG. 7A , the quality of the grown epitaxial layer may be improved due to less deformation.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the embodiment has been described with reference to the limited embodiment and the drawings, the present invention is not limited to the above embodiment, and those skilled in the art to which the present invention pertains various modifications and variations from these descriptions. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims as well as the claims and equivalents.

100: 상부 돔 150:하부 돔
200: 서셉터 210: 메인 샤프트
220a~220c: 지지 샤프트 240a~240c: 리프트 핀
400a, 400b: 온도계 500: 제1 램프
600: 제2 램프 700: 촬상 장치
1000: 웨이퍼 제조장치 a: 베이스부
b: 경사부 c: 테두리부
d, e: 내측벽 100: upper dome 150: lower dome
200: susceptor 210: main shaft
220a-220c: support shaft 240a-240c: lift pin
400a, 400b: thermometer 500: first lamp
600: second lamp 700: imaging device
1000: wafer manufacturing apparatus a: base part
b: inclined portion c: edge portion
d, e: inner wall

Claims (13)

웨이퍼의 중앙 영역과 마주보는 베이스부;
상기 베이스부를 둘러싸고, 상기 웨이퍼의 가장 자리 영역과 마주보는 경사부; 및
상기 경사부를 둘러싸는 테두리부를 포함하고, 상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 가변이고,
상기 베이스부에는 제1 내지 제3 관통홀이 형성되고, 상기 제1 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최대인 테두리부의 내측벽의 사이에 형성되고, 상기 제2 관통홀 및 제3 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최소인 테두리부의 내측벽의 사이와 인접하여 형성되고,
상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 최소인 제11 지점 내지 제14 지점 및 상기 베이스부의 중심으로부터의 거리가 최대인 제21 지점 내지 제24 지점을 포함하고,
상기 제1 관통홀은 상기 베이스부의 중심과 제23 지점의 사이에 형성되고, 상기 제2 관통홀과 제3 관통홀은 각각 상기 베이스부의 중심과 제11 지점 및 제12 지점의 사이와 인접하여 형성되는 서셉터.a base portion facing the central region of the wafer;
an inclined portion surrounding the base portion and facing the edge region of the wafer; and
and a rim portion surrounding the inclined portion, wherein the inner wall of the rim portion has a variable distance from the center of the base portion,
First to third through holes are formed in the base portion, and the first through holes are formed between the center of the base portion and the inner wall of the edge portion having a maximum distance from the center of the base portion, and the second through hole and the third through hole is formed adjacent to the center of the base portion and the inner wall of the edge portion having a minimum distance from the center of the base portion,
The inner wall of the rim includes an eleventh to fourteenth point having a minimum distance from the center of the base portion and a twenty-first to twenty-fourth point having a maximum distance from the center of the base portion,
The first through-hole is formed between the center of the base part and the 23rd point, and the second through-hole and the third through-hole are formed adjacent to the center of the base part and between the 11th and 12th points, respectively. becoming a susceptor. 삭제delete 제1 항에 있어서,
상기 제13 지점은 웨이퍼의 노치 방향이 배치되는 방향인 서셉터.According to claim 1,
The thirteenth point is a direction in which the notch direction of the wafer is arranged. 웨이퍼의 중앙 영역과 마주보는 베이스부;
상기 베이스부를 둘러싸고, 상기 웨이퍼의 가장 자리 영역과 마주보는 경사부; 및
상기 경사부를 둘러싸는 테두리부를 포함하고, 상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 가변이고,
상기 베이스부에는 제1 내지 제3 관통홀이 형성되고, 상기 제1 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최대인 테두리부의 내측벽의 사이에 형성되고, 상기 제2 관통홀 및 제3 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최소인 테두리부의 내측벽의 사이와 인접하여 형성되고,
상기 제1 관통홀은 웨이퍼의 <100> 결정 방위 부분과 마주보는 서셉터.a base portion facing the central region of the wafer;
an inclined portion surrounding the base portion and facing the edge region of the wafer; and
and a rim portion surrounding the inclined portion, wherein the inner wall of the rim portion has a variable distance from the center of the base portion,
First to third through holes are formed in the base portion, and the first through holes are formed between the center of the base portion and the inner wall of the edge portion having a maximum distance from the center of the base portion, and the second through hole and the third through hole is formed adjacent to the center of the base portion and the inner wall of the edge portion having a minimum distance from the center of the base portion,
The first through-hole is a susceptor facing a <100> crystal orientation portion of the wafer. 웨이퍼의 중앙 영역과 마주보는 베이스부;
상기 베이스부를 둘러싸고, 상기 웨이퍼의 가장 자리 영역과 마주보는 경사부; 및
상기 경사부를 둘러싸는 테두리부를 포함하고, 상기 테두리부의 내측벽은 상기 베이스부의 중심으로부터 거리가 가변이고,
상기 베이스부에는 제1 내지 제3 관통홀이 형성되고, 상기 제1 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최대인 테두리부의 내측벽의 사이에 형성되고, 상기 제2 관통홀 및 제3 관통홀은 상기 베이스부의 중심과 상기 베이스부의 중심으로부터 거리가 최소인 테두리부의 내측벽의 사이와 인접하여 형성되고,
상기 제2관통홀 및 제3 관통홀은 웨이퍼의 <110> 결정 방위 부분의 인접 영역과 마주보는 서셉터.a base portion facing the central region of the wafer;
an inclined portion surrounding the base portion and facing the edge region of the wafer; and
and a rim portion surrounding the inclined portion, wherein the inner wall of the rim portion has a variable distance from the center of the base portion,
First to third through holes are formed in the base portion, and the first through holes are formed between the center of the base portion and the inner wall of the edge portion having a maximum distance from the center of the base portion, and the second through hole and the third through hole is formed adjacent to the center of the base portion and the inner wall of the edge portion having a minimum distance from the center of the base portion,
wherein the second through hole and the third through hole face adjacent regions of the <110> crystal orientation portion of the wafer. 제1 항, 제3항 내지 제5 항 중 어느 한 항의 서셉터;
상기 서셉터의 제1 관통홀 내지 제3 관통홀에 각각 삽입되고, 상하 방향으로 승강되어 웨이퍼의 배면을 지지하는 제1 내지 제3 리프트 핀;
상기 서셉터와 제1 내지 제2 리프트 핀의 상부와 하부에 각각 구비되어 에피택셜층의 성장 공간을 형성하는 상부 돔과 하부 돔; 및
상기 상부 돔의 위에 구비되는 촬상 유닛을 포함하고,
상기 상부 돔에는 복수 개의 창(window)가 형성되고, 상기 촬상 유닛은 상기 복수 개의 창을 통하여 상기 서셉터 위의 웨이퍼의 복수 개의 영역을 촬영하는 웨이퍼의 제조 장치.The susceptor of any one of claims 1, 3 to 5;
first to third lift pins inserted into the first through third through holes of the susceptor, respectively, and lifted up and down in the vertical direction to support the rear surface of the wafer;
an upper dome and a lower dome respectively provided above and below the susceptor and the first to second lift pins to form a growth space for an epitaxial layer; and
and an imaging unit provided on the upper dome,
A plurality of windows are formed in the upper dome, and the imaging unit captures a plurality of regions of the wafer on the susceptor through the plurality of windows. 제6 항에 있어서,
상기 복수 개의 영역은, 상기 제1 관통홀 내지 제3 관통홀 위에 배치된 웨이퍼의 영역들인 웨이퍼의 제조 장치.7. The method of claim 6,
The plurality of regions may be regions of the wafer disposed on the first to third through-holes. 제1 항, 제3항 내지 제5 항 중 어느 한 항의 서셉터;
상기 서셉터의 제1 관통홀 내지 제3 관통홀에 각각 삽입되고, 상하 방향으로 승강되어 웨이퍼의 배면을 지지하는 제1 내지 제3 리프트 핀;
상기 서셉터와 제1 내지 제2 리프트 핀의 상부와 하부에 각각 구비되어 에피택셜층의 성장 공간을 형성하는 상부 돔과 하부 돔; 및
상기 서셉터의 상부와 하부에 각각 배치되는 복수의 제1 램프들 및 제2 램프들을 포함하고,
상기 복수 개의 제1 램프들의 개수와 상기 복수 개의 제2 램프들의 개수의 비는 32대 44인 웨이퍼의 제조 장치.The susceptor of any one of claims 1, 3 to 5;
first to third lift pins inserted into the first through third through holes of the susceptor, respectively, and lifted up and down in the vertical direction to support the rear surface of the wafer;
an upper dome and a lower dome respectively provided above and below the susceptor and the first to second lift pins to form a growth space for an epitaxial layer; and
A plurality of first lamps and a plurality of second lamps respectively disposed on the upper and lower portions of the susceptor,
A ratio of the number of the plurality of first lamps to the number of the plurality of second lamps is 32 to 44. 제8 항에 있어서,
상기 제1 램프들 중 중앙 영역의 제1-1 램프들과 가장 자리 영역의 제1-2 램프들의 개수의 비는 20대 12인 웨이퍼의 제조 장치.9. The method of claim 8,
A ratio of the number of the 1-1 lamps in the center area to the 1-2 lamps in the edge area among the first lamps is 20 to 12. 제8 항에 있어서,
상기 제2 램프들 중 중앙 영역의 제2-1 램프들과 가장 자리 영역의 제2-2 램프들의 개수의 비는 12대 32인 웨이퍼의 제조 장치.9. The method of claim 8,
A ratio of the number of the 2-1 lamps in the center area to the 2-2 lamps in the edge area among the second lamps is 12 to 32. 제9 항에 있어서,
상기 제1-1 램프들은 최대 출력의 48% 내지 65%의 출력으로 발광하는 웨이퍼의 제조 장치.10. The method of claim 9,
The apparatus for manufacturing a wafer wherein the 1-1 lamps emit light at an output of 48% to 65% of a maximum output. 제10 항에 있어서,
상기 제2-1 램프들은 최대 출력의 14% 내지 22%의 출력으로 발광하는 웨이퍼의 제조 장치.11. The method of claim 10,
The 2-1 lamps are an apparatus for manufacturing a wafer that emits light at an output of 14% to 22% of a maximum output. 제8 항에 있어서,
상기 복수의 제2 램프들은 최대 출력의 64% 내지 90%의 출력으로 발광하는 웨이퍼의 제조 장치.9. The method of claim 8,
The plurality of second lamps emit light at an output of 64% to 90% of a maximum output.
KR1020200039658A 2020-04-01 2020-04-01 Susceptor and apparatur for manufacturing wafer including the same KR102331800B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200039658A KR102331800B1 (en) 2020-04-01 2020-04-01 Susceptor and apparatur for manufacturing wafer including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200039658A KR102331800B1 (en) 2020-04-01 2020-04-01 Susceptor and apparatur for manufacturing wafer including the same

Publications (2)

Publication Number Publication Date
KR20210122475A KR20210122475A (en) 2021-10-12
KR102331800B1 true KR102331800B1 (en) 2021-11-29

Family

ID=78078641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200039658A KR102331800B1 (en) 2020-04-01 2020-04-01 Susceptor and apparatur for manufacturing wafer including the same

Country Status (1)

Country Link
KR (1) KR102331800B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114986360A (en) * 2022-04-21 2022-09-02 上海新昇半导体科技有限公司 Polishing equipment base and polishing machine

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548903B1 (en) 2015-03-19 2015-09-04 (주)코미코 Lift pin and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140092704A (en) * 2013-01-16 2014-07-24 주식회사 엘지실트론 Susceptor and epitaxial reactor inclusing the same
KR102195649B1 (en) * 2014-08-13 2020-12-28 에스케이실트론 주식회사 Apparatus for Growing Epitaxial Wafer
KR20160112113A (en) * 2015-03-18 2016-09-28 주식회사 엘지실트론 Apparatus for manufacturing wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548903B1 (en) 2015-03-19 2015-09-04 (주)코미코 Lift pin and method for manufacturing the same

Also Published As

Publication number Publication date
KR20210122475A (en) 2021-10-12

Similar Documents

Publication Publication Date Title
KR101516164B1 (en) Susceptor for epitaxial growth
JP5158093B2 (en) Vapor growth susceptor and vapor growth apparatus
KR102090588B1 (en) Method of polishing both sides of a wafer, a method of manufacturing an epitaxial wafer using the same, and an epitaxial wafer
JP5216794B2 (en) Method for producing epitaxially coated silicon wafer
EP0953659B1 (en) Apparatus for thin film growth
JP4948628B2 (en) Method for producing epitaxially coated silicon wafer
JP5834632B2 (en) Susceptor, vapor phase growth apparatus using the susceptor, and epitaxial wafer manufacturing method
US11984346B2 (en) Susceptor, epitaxial growth apparatus, method of producing epitaxial silicon wafer, and epitaxial silicon wafer
JP2010016183A (en) Vapor-deposition growth device, and method of manufacturing epitaxial wafer
KR102331800B1 (en) Susceptor and apparatur for manufacturing wafer including the same
JP3594074B2 (en) Silicon epitaxial wafer and manufacturing method thereof
CN207362367U (en) The silicon wafer of extension coating
US20100237470A1 (en) Epitaxial wafer
JP6968670B2 (en) Manufacturing method of susceptor and epitaxial wafer
KR102550456B1 (en) Method for evaluating wafer and method for manufacturing epitaxial wafer
KR102270391B1 (en) Method for setting growth temperature of epitaxial layer of wafer and method for growing epitaxial layer
US20130180446A1 (en) Susceptor
KR102093838B1 (en) Epitaxial reactor
KR102582346B1 (en) Method for growing epitaxial layer on wafer
KR102622605B1 (en) Susceptor and semiconductor manufacturing equipment
CN113373513B (en) Susceptor and apparatus for manufacturing wafer including the same
US20240006225A1 (en) Susceptor for epitaxial processing and epitaxial reactor including the susceptor
KR101238842B1 (en) Susceptor for manufacturing semiconductor and apparatus comprising the same
JP2010141068A (en) Method of manufacturing epitaxial wafer
KR20230120809A (en) Upper dome for epi chamber

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant