KR102323292B1 - Amoled 픽셀 구동 회로 및 그 구동 방법 - Google Patents

Amoled 픽셀 구동 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR102323292B1
KR102323292B1 KR1020207016064A KR20207016064A KR102323292B1 KR 102323292 B1 KR102323292 B1 KR 102323292B1 KR 1020207016064 A KR1020207016064 A KR 1020207016064A KR 20207016064 A KR20207016064 A KR 20207016064A KR 102323292 B1 KR102323292 B1 KR 102323292B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
potential
control signal
scan control
Prior art date
Application number
KR1020207016064A
Other languages
English (en)
Other versions
KR20200075007A (ko
Inventor
산 왕
이츠언 원
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200075007A publication Critical patent/KR20200075007A/ko
Application granted granted Critical
Publication of KR102323292B1 publication Critical patent/KR102323292B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

AMOLED 픽셀 구동 회로 및 그 구동 방법으로서, 6T1C 구조의 픽셀 구동 회로를 채용하고, 또한 특정 구동 타이밍과 매칭시킴으로써, 박막 트랜지스터(T6)를 구동하는 문턱 전압(Vth)을 효과적으로 보정하여, 유기 발광 다이오드(D)에 흐르는 전류를 안정시켜, 유기 발광 다이오드(D)의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있음과 함께, N형 박막 트랜지스터와 P형 박막 트랜지스터의 매칭에 의해, 박막 트랜지스터 및 스캔 제어 신호의 수를 감소시키고, 그것에 의해 픽셀 구동 회로의 구조를 간소화하여, 유효 발광 면적을 증가시킨다.

Description

AMOLED 픽셀 구동 회로 및 그 구동 방법
본 발명은 디스플레이 기술분야에 관한 것으로, 특히 AMOLED 픽셀 구동 회로 및 그 구동 방법에 관한 것이다.
유기 발광 다이오드(Organic Light Emitting Display, OLED) 디스플레이 장치는 자발광(self-luminous)이고, 구동 전압이 낮으며, 발광 효율이 높고, 응답 시간이 짧으며, 해상도 및 콘트라스트가 높고, 시야각이 180° 에 가까우며, 사용 온도 범위가 넓기 때문에, 플렉시블 디스플레이 및 대면적 풀 컬러 디스플레이를 실현할 수 있는 등의 많은 이점을 가져, 업계에서는 가장 개발 포텐셜이 높은 디스플레이 장치로 생각되고 있다.
OLED 디스플레이 장치는 구동 방식에 따라 패시브 매트릭스형 OLED(Passive Matrix OLED, PMOLED) 및 액티브 매트릭스형 OLED(Active Matrix OLED, AMOLED)의 2종류, 즉, 직접 어드레싱 및 박막 트랜지스터(Thin Film Transistor, TFT) 매트릭스 어드레싱의 2종류로 크게 나눌 수 있다. 그 중에서, AMOLED는 어레이식으로 배열된 픽셀을 갖고, 액티브 디스플레이 타입에 속하며, 발광 효율이 높아, 통상, 고해상도의 대형 디스플레이 장치로서 사용된다.
AMOLED는 전류 구동 디바이스로서, 전류가 유기 발광 다이오드에 흐르면 유기 발광 다이오드가 발광하고, 또한 발광 휘도가 유기 발광 다이오드 자체에 흐르는 전류에 따라서 결정된다. 기존의 집적 회로(Integrated Circuit, IC)의 대부분은 전압 신호만을 전송하기 때문에, AMOLED의 픽셀 구동 회로는 전압 신호를 전류 신호로 변환하는 태스크를 실행할 필요가 있다. 종래의 AMOLED 픽셀 구동 회로는 통상 2T1C, 즉, 2개의 박막 트랜지스터에 하나의 콘덴서를 추가한 구조이며, 전압을 전류로 변환한다. 박막 트랜지스터를 구동하는 문턱 전압이 드리프트됨에 따라서, 유기 발광 다이오드에 흐르는 전류의 변화가 매우 크고, 그 결과, 유기 발광 다이오드의 발광이 매우 불안정하고, 휘도가 매우 불균일하여, 화면의 디스플레이 효과에 중대한 영향을 주게 된다. 상기 과제를 해결하기 위해서는, 각 픽셀에 보정 회로를 추가할 필요가 있는데, 보정이란 각 픽셀 중의 모든 박막 트랜지스터를 구동하는 문턱 전압을 보정하여, 유기 발광 다이오드에 흐르는 전류를 문턱 전압과는 무관계하게 변화하도록 해야만 함을 의미한다.
도 1에 도시한 바와 같이, 7T2C 구조의 AMOLED 픽셀 구동 회로는, 7개의 박막 트랜지스터 및 2개의 콘덴서를 포함하고, 각각 제1 박막 트랜지스터 T10, 제2 박막 트랜지스터 T20, 제3 박막 트랜지스터 T30, 제4 박막 트랜지스터 T40, 제5 박막 트랜지스터 T50, 제6 박막 트랜지스터 T60, 제7 박막 트랜지스터 T70, 제1 콘덴서 C10 및 제2 콘덴서 C20이다. 상기 픽셀 구동 회로는 각각 제1 스캔 제어 신호 S10, 제2 스캔 제어 신호 S20, 제3 스캔 제어 신호 S30 및 제4 스캔 제어 신호 S40인 4개의 스캔 제어 신호에 의해 제어될 필요가 있다. 상기 회로의 동작 타이밍도는 도 2에 도시된 바와 같, 상기 회로의 동작 프로세스는 제1 단계 10, 제2 단계 20 및 제3 단계 30을 포함하는데, 그 중에서 제2 단계 20에서는, 상기 제2 스캔 제어 신호 S20가 고전위를 공급한 후, 저전위를 공급하고, 이때 상기 제2 스캔 제어 신호 S20이 저전위를 공급할 때, 제1 콘덴서 C1의 작용에 의해, 제1 콘덴서 C1과 제2 콘덴서 C2의 접속점에서의 전위가 불안정해진다. 또한 상기 픽셀 구동 회로는 7개의 박막 트랜지스터 및 2개의 콘덴서가 필요하여, 구조가 복잡하고, 픽셀의 유효 발광 면적이 비교적 낮으며, 스캔 제어 신호의 수가 비교적 많아, 타이밍 컨트롤러 또한 비교적 복잡하게 한다.
본 발명의 목적은, 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 픽셀 구동 회로의 구조를 간소화하여, 유효 발광 면적을 증가시킬 수 있는 AMOLED 픽셀 구동 회로를 제공하는 것에 있다.
본 발명의 목적은 또한, 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드에 흐르는 전류를 안정시켜, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있는 AMOLED 픽셀 구동 방법을 제공하는 것에 있다.
상기 목적을 실현하기 위해, 본 발명은 AMOLED 픽셀 구동 회로를 제공하고, 상기 AMOLED 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터, 콘덴서 및 유기 발광 다이오드를 포함하되;
상기 제1 박막 트랜지스터의 게이트가 제2 스캔 제어 신호에 액세스하고, 소스가 데이터 신호에 전기적으로 접속되며, 드레인이 제1 노드에 전기적으로 접속되고;
상기 제2 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제1 노드에 전기적으로 접속되며, 드레인이 제2 노드에 전기적으로 접속되고;
상기 제3 박막 트랜지스터의 게이트가 제1 스캔 제어 신호에 액세스하고, 소스가 제2 노드에 전기적으로 접속되며, 드레인이 제3 노드에 전기적으로 접속되고;
상기 제4 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제3 노드에 전기적으로 접속되며, 드레인이 유기 발광 다이오드의 양극에 전기적으로 접속되고;
상기 제5 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 기준 전압에 액세스하며, 드레인이 제2 노드에 전기적으로 접속되고;
상기 제6 박막 트랜지스터의 게이트가 제1 노드에 전기적으로 접속되고, 드레인이 전원 고전압에 액세스하며, 소스가 제3 노드에 전기적으로 접속되고;
상기 콘덴서의 일단이 제2 노드에 전기적으로 접속되고, 타단이 제3 노드에 전기적으로 접속되며;
상기 유기 발광 다이오드의 음극이 전원 저전압에 액세스하고;
상기 제5 박막 트랜지스터는 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 한쪽이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 제5 박막 트랜지스터와 다른, 나머지 한쪽이다.
상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호를 서로 조합하여, 차례로 데이터 전압 기억 단계, 문턱 전압 보정 단계 및 디스플레이 발광 단계에 대응시키고, 또한 상기 유기 발광 다이오드가 데이터 전압 기억 단계 및 문턱 전압 보정 단계에서 발광하지 않도록 제어한다.
상기 데이터 전압 기억 단계에서는, 상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고;
문턱 전압 보정 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
디스플레이 발광 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 된다.
상기 제5 박막 트랜지스터는 P형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터이다.
상기 제1 전위는 고전위이고, 상기 제2 전위는 저전위이다.
상기 제5 박막 트랜지스터는 N형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 P형 박막 트랜지스터이다.
상기 제1 전위는 저전위이고, 상기 제2 전위는 고전위이다.
상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호는 모두 외부 타이밍 컨트롤러를 통하여 공급된다.
상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 저온 폴리실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정질 실리콘 박막 트랜지스터이다.
본 발명은 또한 AMOLED 픽셀 구동 방법을 제공하고, 상기 AMOLED 픽셀 구동 방법은 상술한 AMOLED 픽셀 구동 회로에 응용되며,
단계 S001로서, 데이터 전압 기억 단계에 진입하여;
상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 데이터 신호가 제1 노드에 기입되며, 기준 전압이 제2 노드 및 제3 노드에 기입되는 단계 S001;
단계 S002로서, 문턱 전압 보정 단계에 진입하여;
상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 우선 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
상기 제2 스캔 제어 신호가 제1 전위일 때, 제3 노드가 제6 박막 트랜지스터에 의해 방전되어, 제3 노드의 전위를 Vdata-Vth로 변경하되, 여기서, Vdata는 데이터 신호의 전압이고, Vth는 제6 박막 트랜지스터의 문턱 전압이며;
상기 제2 스캔 제어 신호가 제2 전위일 때, 제1 노드의 전압이 제로로 되어, 제2 노드의 전압이 기준 전압으로 유지되고, 제3 노드의 전압이 Vdata-Vth로 유지되는 단계 S002;
단계 S003로서, 디스플레이 발광 단계에 진입하여;
상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 되어, 유기 발광 다이오드가 발광하는 단계 S003을 포함한다.
본 발명은 또한 AMOLED 픽셀 구동 회로를 제공하고, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터, 콘덴서 및 유기 발광 다이오드를 포함하되;
상기 제1 박막 트랜지스터의 게이트가 제2 스캔 제어 신호에 액세스하고, 소스가 데이터 신호에 전기적으로 접속되며, 드레인이 제1 노드에 전기적으로 접속되고;
상기 제2 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제1 노드에 전기적으로 접속되며, 드레인이 제2 노드에 전기적으로 접속되고;
상기 제3 박막 트랜지스터의 게이트가 제1 스캔 제어 신호에 액세스하고, 소스가 제2 노드에 전기적으로 접속되며, 드레인이 제3 노드에 전기적으로 접속되고;
상기 제4 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제3 노드에 전기적으로 접속되며, 드레인이 유기 발광 다이오드의 양극에 전기적으로 접속되고;
상기 제5 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 기준 전압에 액세스하며, 드레인이 제2 노드에 전기적으로 접속되며;
상기 제6 박막 트랜지스터의 게이트가 제1 노드에 전기적으로 접속되고, 드레인이 전원 고전압에 액세스하며, 소스가 제3 노드에 전기적으로 접속되고;
상기 콘덴서의 일단이 제2 노드에 전기적으로 접속되고, 타단이 제3 노드에 전기적으로 접속되며;
상기 유기 발광 다이오드의 음극이 전원 저전압에 액세스하고;
상기 제5 박막 트랜지스터는 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 한쪽이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 제5 박막 트랜지스터와 다른, 나머지 한쪽이며;
상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호를 서로 조합하여, 차례로 데이터 전압 기억 단계, 문턱 전압 보정 단계 및 디스플레이 발광 단계에 대응시키고, 또한 상기 유기 발광 다이오드가 데이터 전압 기억 단계 및 문턱 전압 보정 단계에서 발광하지 않도록 제어하며;
상기 데이터 전압 기억 단계에서는, 상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고;
상기 문턱 전압 보정 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
상기 디스플레이 발광 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 되고;
상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호는 모두 외부 타이밍 컨트롤러를 통하여 공급되고;
상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 저온 폴리실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정질 실리콘 박막 트랜지스터이다.
본 발명의 유익한 효과는 다음과 같다. 본 발명은 AMOLED 픽셀 구동 회로를 제공하고, 상기 AMOLED 픽셀 구동 회로는 6T1C 구조의 픽셀 구동 회로를 채용하고, 또한 특정 구동 타이밍과 매칭시킴으로써, 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드에 흐르는 전류를 안정시켜, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있는 동시에, N형 박막 트랜지스터와 P형 박막 트랜지스터의 매칭을 통하여, 박막 트랜지스터 및 스캔 제어 신호의 수를 감소시키고, 이로부터 픽셀 구동 회로의 구조를 간소화하여, 유효 발광 면적을 증가시킨다. 본 발명은 또한 AMOLED 픽셀 구동 방법을 제공하고, 상기 AMOLED 픽셀 구동 방법은 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드에 흐르는 전류를 안정시켜, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있다.
본 발명의 특징 및 기술 내용을 한층 더 이해할 수 있도록, 이하의 본 발명의 상세한 설명 및 도면을 참조하기 바라며, 다만 도면은 단지 참고 및 설명하기 위한 것일 뿐, 본 발명을 한정하기 위한 것이 결코 아니다.
도면 중에서,
도 1은 종래의 AMOLED 픽셀 구동 회로의 회로도이다.
도 2는 도 1에 도시된 AMOLED 픽셀 구동 회로의 타이밍도이다.
도 3은 본 발명의 AMOLED 픽셀 구동 회로의 회로도이다.
도 4는 본 발명의 AMOLED 픽셀 구동 회로의 타이밍도이다.
도 5는 본 발명의 AMOLED 픽셀 구동 방법의 단계 S001의 모식도이다.
도 6 및 도 7은 본 발명의 AMOLED 픽셀 구동 방법의 단계 S002의 모식도이다.
도 8은 본 발명의 AMOLED 픽셀 구동 방법의 단계 S003의 모식도이다.
도 9는 본 발명의 AMOLED 픽셀 구동 방법의 흐름도이다.
본 발명이 채용하는 기술적 수단 및 그 효과를 한층 더 설명하기 위해, 이하, 본 발명의 바람직한 실시예 및 그 도면을 결합하여 상세하게 설명한다.
도 3을 참조하면, 본 발명은 AMOLED 픽셀 구동 회로를 제공하고, 상기 AMOLED 픽셀 구동 회로는, 제1 박막 트랜지스터 T1, 제2 박막 트랜지스터 T2, 제3 박막 트랜지스터 T3, 제4 박막 트랜지스터 T4, 제5 박막 트랜지스터 T5, 제6 박막 트랜지스터 T6, 콘덴서 C1 및 유기 발광 다이오드 D를 포함하되;
상기 제1 박막 트랜지스터 T1의 게이트가 제2 스캔 제어 신호 S2에 액세스하고, 소스가 데이터 신호 Data에 전기적으로 접속되며, 드레인이 제1 노드 A에 전기적으로 접속되고;
상기 제2 박막 트랜지스터 T2의 게이트가 제3 스캔 제어 신호 S3에 액세스하고, 소스가 제1 노드 A에 전기적으로 접속되며, 드레인이 제2 노드 B에 전기적으로 접속되고;
상기 제3 박막 트랜지스터 T3의 게이트가 제1 스캔 제어 신호 S1에 액세스하고, 소스가 제2 노드 B에 전기적으로 접속되며, 드레인이 제3 노드 C에 전기적으로 접속되고;
상기 제4 박막 트랜지스터 T4의 게이트가 제3 스캔 제어 신호 S3에 액세스하고, 소스가 제3 노드 C에 전기적으로 접속되며, 드레인이 유기 발광 다이오드 D의 양극에 전기적으로 접속되고;
상기 제5 박막 트랜지스터 T5의 게이트가 제3 스캔 제어 신호 S3에 액세스하고, 소스가 기준 전압 Vref에 액세스하며, 드레인이 제2 노드 B에 전기적으로 접속되고;
상기 제6 박막 트랜지스터 T6의 게이트가 제1 노드 A에 전기적으로 접속되고, 드레인이 전원 고전압 OVDD에 액세스하며, 소스가 제3 노드 C에 전기적으로 접속되고;
상기 콘덴서 C1의 일단이 제2 노드 B에 전기적으로 접속되고, 타단이 제3 노드 C에 전기적으로 접속되며;
상기 유기 발광 다이오드 D의 음극이 전원 저전압 OVSS에 액세스한다.
여기서, 상기 제5 박막 트랜지스터 T5는 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 한쪽이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터 T1, T2, T3, T4, T6은 모두 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 제5 박막 트랜지스터 T5와 다른, 나머지 한쪽이다.
구체적으로는, 도 4에 도시한 바와 같이, 본 발명의 AMOLED 픽셀 구동 회로의 동작 프로세스는, 상기 제1 스캔 제어 신호 S1, 제2 스캔 제어 신호 S2 및 제3 스캔 제어 신호 S3을 서로 조합하여, 차례로 데이터 전압 기억 단계(1), 문턱 전압 보정 단계(2), 및 디스플레이 발광 단계(3)에 대응시키고, 또한 상기 유기 발광 다이오드 D가 데이터 전압 기억 단계(1) 및 문턱 전압 보정 단계(2)에서 발광하지 않도록 제어한다.
여기서, 도 5에 도시한 바와 같이, 상기 데이터 전압 기억 단계(1)에서는, 상기 제1 스캔 제어 신호 S1이 제1 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 제1 전위를 공급하며, 제3 스캔 제어 신호 S3이 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터 T1, 제3 박막 트랜지스터 T3 및 제5 박막 트랜지스터 T5가 온으로 되며, 상기 제2 박막 트랜지스터 T2 및 제4 박막 트랜지스터 T4가 오프로 되고, 데이터 신호 Data가 제1 노드 A에 기입되며, 기준 전압 Vref가 제2 노드 B 및 제3 노드 C에 기입되고, 제1 노드 A의 전압이 데이터 신호의 전압 Vdata와 동등하며, 제2 노드 B 및 제3 노드 C의 전압이 기준 전압 Vref와 동등하다.
나아가, 도 6 및 도 7에 도시한 바와 같이, 문턱 전압 보정 단계(2)에서는, 상기 제1 스캔 제어 신호 S1이 제2 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호 S3이 제2 전위를 공급하고, 상기 제5 박막 트랜지스터 T5가 온으로 되며, 상기 제2 박막 트랜지스터 T2, 제3 박막 트랜지스터 T3 및 제4 박막 트랜지스터 T4가 오프로 되고, 상기 제1 박막 트랜지스터 T1이 온으로 된 후에 오프로 된다.
구체적으로는, 도 6에 도시한 바와 같이, 상기 제2 스캔 제어 신호 S2가 제1 전위일 때, 제6 박막 트랜지스터 T6이 컷오프로 될 때까지, 제3 노드 C가 제6 박막 트랜지스터 T6에 의해 방전되어, 제3 노드 C의 전위를 Vdata-Vth로 변경하고, 콘덴서 C1의 전압차가 Vref-(Vdata-Vth)이다. 여기서, Vdata는 데이터 신호 Data의 전압이고, Vth는 제6 박막 트랜지스터 T6의 문턱 전압이며, 제1 노드 A의 전압은 데이터 신호의 전압 Vdata로 유지되고, 제2 노드 B의 전압은 기준 전압 Vref로 유지된다. 도 7에 도시한 바와 같이, 상기 제2 스캔 제어 신호 S2가 제2 전위일 때, 제1 노드 A의 전압이 제로로 되어, 콘덴서 C1의 전압차가 변화되지 않기 때문에, 제2 노드 B의 전압은 기준 전압 Vref로 유지되고, 제3 노드 C의 전압은 Vdata-Vth로 유지된다.
나아가, 도 8에 도시한 바와 같이, 디스플레이 발광 단계(3)에서는, 상기 제1 스캔 제어 신호 S1이 제2 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 제2 전위를 공급하며, 제3 스캔 제어 신호 S3이 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 T2 및 제4 박막 트랜지스터 T4가 온으로 되며, 상기 제1 박막 트랜지스터 T1, 제3 박막 트랜지스터 T3 및 제5 박막 트랜지스터 T5가 오프로 되어, 상기 유기 발광 다이오드 D가 발광하고, 유기 발광 다이오드 D에 흐르는 전류 Ioled가 Ioled=k(Vgs-Vth)2=k(Vref-Vdata+Vth-Vth)2=k(Vref-Vdata)2과 동등하다. 여기서, k는 박막 트랜지스터, 즉 제6 박막 트랜지스터 T6을 구동하는 구조 파라미터이고, Vgs는 제6 박막 트랜지스터 T6의 게이트 소스 전압차이며, 동일한 구조의 박막 트랜지스터는, K값이 상대적으로 안정되기 때문에, 이로부터, 유기 발광 다이오드 D의 발광 시, 상기 유기 발광 다이오드 D에 흐르는 전류가 제6 박막 트랜지스터 T6의 문턱 전압과는 무관계하고, 박막 트랜지스터를 구동하는 문턱 전압 드리프트에 의해, 유기 발광 다이오드에 흐르는 전류가 불안정하다는 과제를 해결하여, 유기 발광 다이오드의 발광 휘도를 균일하게 하고, 화면의 디스플레이 효과를 개선할 수 있다.
바람직하게는, 본 발명의 제1 실시예에서는, 상기 제5 박막 트랜지스터 T5는 P형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터 T1, T2, T3, T4, T6은 모두 N형 박막 트랜지스터이다. 상기 제1 전위는 고전위이고, 상기 제2 전위는 저전위이다.
바람직하게는, 본 발명의 제2 실시예에서는, 상기 제5 박막 트랜지스터 T5는 N형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터 T1, T2, T3, T4, T6은 모두 P형 박막 트랜지스터이다. 상기 제1 전위는 저전위이고, 상기 제2 전위는 고전위이다.
구체적으로는, 상기 제1 스캔 제어 신호 S1, 제2 스캔 제어 신호 S2 및 제3 스캔 제어 신호 S3은 모두 외부 타이밍 컨트롤러를 통하여 공급된다.
구체적으로는, 상기 제1 박막 트랜지스터 T1, 제2 박막 트랜지스터 T2, 제3 박막 트랜지스터 T3, 제4 박막 트랜지스터 T4, 제5 박막 트랜지스터 T5 및 제6 박막 트랜지스터 T6은 모두 저온 폴리실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정질 실리콘 박막 트랜지스터이다.
도 9에 도시한 바와 같이, 본 발명의 AMOLED 픽셀 구동 방법은, 상기 AMOLED 픽셀 구동 회로에 응용되고, 이하의 단계 S001 내지 S003을 포함한다.
단계 S001에서는, 도 5를 참조하면, 데이터 전압 기억 단계(1)에 진입하여,
상기 제1 스캔 제어 신호 S1이 제1 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 제1 전위를 공급하며, 제3 스캔 제어 신호 S3이 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터 T1, 제3 박막 트랜지스터 T3 및 제5 박막 트랜지스터 T5가 온으로 되며, 상기 제2 박막 트랜지스터 T2 및 제4 박막 트랜지스터 T4가 오프로 되고, 데이터 신호 Data가 제1 노드 A에 기입되며, 기준 전압 Vref가 제2 노드 B 및 제3 노드 C에 기입된다.
구체적으로는, 단계 S001에서는, 제1 노드 A의 전압이 데이터 신호의 전압 Vdata와 동등하고, 제2 노드 B 및 제3 노드 C의 전압이 기준 전압 Vref와 동등하다.
단계 S002에서는, 도 6 내지 도 7을 참조하면, 문턱 전압 보정 단계(2)에 진입하여,
상기 제1 스캔 제어 신호 S1이 제2 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 우선 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호 S3이 제2 전위를 공급하고, 상기 제5 박막 트랜지스터 T5가 온으로 되며, 상기 제2 박막 트랜지스터 T2, 제3 박막 트랜지스터 T3 및 제4 박막 트랜지스터 T4가 오프로 되고, 상기 제1 박막 트랜지스터 T1이 온으로 된 후에 오프로 된다.
구체적으로는, 단계 S002에서는, 상기 제2 스캔 제어 신호 S2가 제1 전위일 때, 제6 박막 트랜지스터 T6이 컷오프로 될 때까지, 제3 노드 C가 제6 박막 트랜지스터 T6에 의해 방전되어, 제3 노드 C의 전위를 Vdata-Vth로 변경하고, 콘덴서 C1의 전압차가 Vref-(Vdata-Vth)이다. 여기서, Vdata는 데이터 신호 Data의 전압이고, Vth는 제6 박막 트랜지스터 T6의 문턱 전압이며, 제1 노드 A의 전압은 데이터 신호의 전압 Vdata로 유지되고, 제2 노드 B의 전압은 기준 전압 Vref로 유지된다.
또한, 단계 S002에서는, 상기 제2 스캔 제어 신호 S2가 제2 전위일 때, 제1 노드 A의 전압이 제로로 되어, 콘덴서 C1의 전압차가 변화되지 않기 때문에, 제2 노드 B의 전압은 기준 전압 Vref로 유지되고, 제3 노드 C의 전압은 Vdata-Vth로 유지된다.
단계 S003에서는, 도 8을 참조하면, 디스플레이 발광 단계(3)에 진입하여,
상기 제1 스캔 제어 신호 S1이 제2 전위를 공급하고, 상기 제2 스캔 제어 신호 S2가 제2 전위를 공급하며, 제3 스캔 제어 신호 S3이 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 T2 및 제4 박막 트랜지스터 T4가 온으로 되며, 상기 제1 박막 트랜지스터 T1, 제3 박막 트랜지스터 T3 및 제5 박막 트랜지스터 T5가 오프로 되어, 유기 발광 다이오드 D가 발광한다.
구체적으로는, 상기 단계 S003에서는, 유기 발광 다이오드 D에 흐르는 전류 Ioled가 Ioled=k(Vgs-Vth)2=k(Vref-Vdata+Vth-Vth)2=k(Vref-Vdata)2과 동등하다. 여기서, k는 박막 트랜지스터, 즉 제6 박막 트랜지스터 T6을 구동하는 구조 파라미터이고, Vgs는 제6 박막 트랜지스터 T6의 게이트 소스 전압차이며, 동일한 구조의 박막 트랜지스터는, K값이 상대적으로 안정되기 때문에, 이로부터, 유기 발광 다이오드 D의 발광 시, 상기 유기 발광 다이오드 D에 흐르는 전류가 제6 박막 트랜지스터 T6의 문턱 전압과는 무관계하고, 박막 트랜지스터를 구동하는 문턱 전압 드리프트에 의해, 유기 발광 다이오드에 흐르는 전류가 불안정하다는 과제를 해결하여, 유기 발광 다이오드의 발광 휘도를 균일하게 하고, 화면의 디스플레이 효과를 개선할 수 있다.
이상과 같이, 본 발명은 AMOLED 픽셀 구동 회로를 제공하고, 상기 AMOLED 픽셀 구동 회로는, 6T1C 구조의 픽셀 구동 회로를 채용하고, 또한 특정 구동 타이밍과 매칭시킴으로써, 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드에 흐르는 전류를 안정시켜, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있는 동시에, N형 박막 트랜지스터와 P형 박막 트랜지스터의 매칭을 통하여, 박막 트랜지스터 및 스캔 제어 신호의 수를 감소시키고, 이로부터 픽셀 구동 회로의 구조를 간소화하여, 유효 발광 면적을 증가시킨다. 본 발명은 또한 AMOLED 픽셀 구동 방법을 제공하고, 상기 AMOLED 픽셀 구동 방법은 박막 트랜지스터를 구동하는 문턱 전압을 효과적으로 보정하여, 유기 발광 다이오드에 흐르는 전류를 안정시켜, 유기 발광 다이오드의 발광 휘도의 균일성을 확보하고, 화면의 디스플레이 효과를 개선할 수 있다.
이상과 같이, 당업자에게 있어서는, 본 발명의 기술적 방안 및 기술적 개념에 기초하여 다른 대응하는 다양한 변경이나 변형을 행할 수 있고, 이들 변경이나 변형은 모두 본 발명의 청구범위의 보호 범위에 속한다.

Claims (15)

  1. AMOLED 픽셀 구동 회로로서,
    제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터, 콘덴서 및 유기 발광 다이오드를 포함하되;
    상기 제1 박막 트랜지스터의 게이트가 제2 스캔 제어 신호에 액세스하고, 소스가 데이터 신호에 전기적으로 접속되며, 드레인이 제1 노드에 전기적으로 접속되고;
    상기 제2 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제1 노드에 전기적으로 접속되며, 드레인이 제2 노드에 전기적으로 접속되고;
    상기 제3 박막 트랜지스터의 게이트가 제1 스캔 제어 신호에 액세스하고, 소스가 제2 노드에 전기적으로 접속되며, 드레인이 제3 노드에 전기적으로 접속되고;
    상기 제4 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제3 노드에 전기적으로 접속되며, 드레인이 유기 발광 다이오드의 양극에 전기적으로 접속되고;
    상기 제5 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 기준 전압에 액세스하며, 드레인이 제2 노드에 전기적으로 접속되고;
    상기 제6 박막 트랜지스터의 게이트가 제1 노드에 전기적으로 접속되고, 드레인이 전원 고전압에 액세스하며, 소스가 제3 노드에 전기적으로 접속되고;
    상기 콘덴서의 일단이 제2 노드에 전기적으로 접속되고, 타단이 제3 노드에 전기적으로 접속되며;
    상기 유기 발광 다이오드의 음극이 전원 저전압에 액세스하고;
    상기 제5 박막 트랜지스터는 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 한쪽이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 제5 박막 트랜지스터와 다른, 나머지 한쪽이고,
    상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호를 서로 조합하여, 차례로 데이터 전압 기억 단계, 문턱 전압 보정 단계 및 디스플레이 발광 단계에 대응시키고, 또한 상기 유기 발광 다이오드가 데이터 전압 기억 단계 및 문턱 전압 보정 단계에서 발광하지 않도록 제어하는, AMOLED 픽셀 구동 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 데이터 전압 기억 단계에서는, 상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고;
    상기 문턱 전압 보정 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
    상기 디스플레이 발광 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 되는, AMOLED 픽셀 구동 회로.
  4. 제3항에 있어서,
    상기 제5 박막 트랜지스터는 P형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  5. 제4항에 있어서,
    상기 제1 전위는 고전위이고, 상기 제2 전위는 저전위인, AMOLED 픽셀 구동 회로.
  6. 제3항에 있어서,
    상기 제5 박막 트랜지스터는 N형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 P형 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  7. 제6항에 있어서,
    상기 제1 전위는 저전위이고, 상기 제2 전위는 고전위인, AMOLED 픽셀 구동 회로.
  8. 제1항에 있어서,
    상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호는 모두 외부 타이밍 컨트롤러를 통하여 공급되는, AMOLED 픽셀 구동 회로.
  9. 제1항에 있어서,
    상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 저온 폴리실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정질 실리콘 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  10. AMOLED 픽셀 구동 방법으로서,
    제1항에 기재된 AMOLED 픽셀 구동 회로에 응용되고,
    단계 S001로서, 데이터 전압 기억 단계에 진입하여;
    상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 데이터 신호가 제1 노드에 기입되며, 기준 전압이 제2 노드 및 제3 노드에 기입되는 단계 S001;
    단계 S002로서, 문턱 전압 보정 단계에 진입하여;
    상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 우선 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
    상기 제2 스캔 제어 신호가 제1 전위일 때, 제3 노드가 제6 박막 트랜지스터에 의해 방전되어, 제3 노드의 전위를 Vdata-Vth로 변경하되, Vdata는 데이터 신호의 전압이고, Vth는 제6 박막 트랜지스터의 문턱 전압이며;
    상기 제2 스캔 제어 신호가 제2 전위일 때, 제1 노드의 전압이 제로로 되어, 제2 노드의 전압이 기준 전압으로 유지되고, 제3 노드의 전압이 Vdata-Vth로 유지되는 단계S002;
    단계 S003로서, 디스플레이 발광 단계에 진입하여;
    상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 되어, 유기 발광 다이오드가 발광하는 단계 S003
    을 포함하는, AMOLED 픽셀 구동 방법.
  11. AMOLED 픽셀 구동 회로로서,
    제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터, 콘덴서 및 유기 발광 다이오드를 포함하되;
    상기 제1 박막 트랜지스터의 게이트가 제2 스캔 제어 신호에 액세스하고, 소스가 데이터 신호에 전기적으로 접속되며, 드레인이 제1 노드에 전기적으로 접속되고;
    상기 제2 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제1 노드에 전기적으로 접속되며, 드레인이 제2 노드에 전기적으로 접속되고;
    상기 제3 박막 트랜지스터의 게이트가 제1 스캔 제어 신호에 액세스하고, 소스가 제2 노드에 전기적으로 접속되며, 드레인이 제3 노드에 전기적으로 접속되고;
    상기 제4 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 제3 노드에 전기적으로 접속되며, 드레인이 유기 발광 다이오드의 양극에 전기적으로 접속되고;
    상기 제5 박막 트랜지스터의 게이트가 제3 스캔 제어 신호에 액세스하고, 소스가 기준 전압에 액세스하며, 드레인이 제2 노드에 전기적으로 접속되고;
    상기 제6 박막 트랜지스터의 게이트가 제1 노드에 전기적으로 접속되고, 드레인이 전원 고전압에 액세스하며, 소스가 제3 노드에 전기적으로 접속되고;
    상기 콘덴서의 일단이 제2 노드에 전기적으로 접속되고, 타단이 제3 노드에 전기적으로 접속되며;
    상기 유기 발광 다이오드의 음극이 전원 저전압에 액세스하고;
    상기 제5 박막 트랜지스터는 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 한쪽이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터 및 P형 박막 트랜지스터 중 제5 박막 트랜지스터와 다른, 나머지 한쪽이며;
    상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호를 서로 조합하여, 차례로 데이터 전압 기억 단계, 문턱 전압 보정 단계, 및 디스플레이 발광 단계에 대응시키고, 또한 상기 유기 발광 다이오드가 데이터 전압 기억 단계 및 문턱 전압 보정 단계에서 발광하지 않도록 제어하며;
    상기 데이터 전압 기억 단계에서는, 상기 제1 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위와 다른 제2 전위를 공급하고, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고;
    상기 문턱 전압 보정 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제1 전위를 공급한 후에 제2 전위를 공급하며, 제3 스캔 제어 신호가 제2 전위를 공급하고, 상기 제5 박막 트랜지스터가 온으로 되며, 상기 제2 박막 트랜지스터, 제3 박막 트랜지스터 및 제4 박막 트랜지스터가 오프로 되고, 상기 제1 박막 트랜지스터가 온으로 된 후에 오프로 되며;
    상기 디스플레이 발광 단계에서는, 상기 제1 스캔 제어 신호가 제2 전위를 공급하고, 상기 제2 스캔 제어 신호가 제2 전위를 공급하며, 제3 스캔 제어 신호가 제1 전위를 공급하고, 상기 제2 박막 트랜지스터 및 제4 박막 트랜지스터가 온으로 되며, 상기 제1 박막 트랜지스터, 제3 박막 트랜지스터 및 제5 박막 트랜지스터가 오프로 되고;
    상기 제1 스캔 제어 신호, 제2 스캔 제어 신호 및 제3 스캔 제어 신호는 모두 외부 타이밍 컨트롤러를 통하여 공급되고;
    상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 저온 폴리실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터, 또는 비결정질 실리콘 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  12. 제11항에 있어서,
    상기 제5 박막 트랜지스터는 P형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 N형 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  13. 제12항에 있어서,
    상기 제1 전위는 고전위이고, 상기 제2 전위는 저전위인, AMOLED 픽셀 구동 회로.
  14. 제11항에 있어서,
    상기 제5 박막 트랜지스터는 N형 박막 트랜지스터이고, 상기 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터 및 제6 박막 트랜지스터는 모두 P형 박막 트랜지스터인, AMOLED 픽셀 구동 회로.
  15. 제14항에 있어서,
    상기 제1 전위는 저전위이고, 상기 제2 전위는 고전위인, AMOLED 픽셀 구동 회로.
KR1020207016064A 2017-11-17 2017-12-04 Amoled 픽셀 구동 회로 및 그 구동 방법 KR102323292B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711147331.8A CN107657921B (zh) 2017-11-17 2017-11-17 Amoled像素驱动电路及其驱动方法
CN201711147331.8 2017-11-17
PCT/CN2017/114495 WO2019095451A1 (zh) 2017-11-17 2017-12-04 Amoled像素驱动电路及其驱动方法

Publications (2)

Publication Number Publication Date
KR20200075007A KR20200075007A (ko) 2020-06-25
KR102323292B1 true KR102323292B1 (ko) 2021-11-08

Family

ID=61120426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016064A KR102323292B1 (ko) 2017-11-17 2017-12-04 Amoled 픽셀 구동 회로 및 그 구동 방법

Country Status (5)

Country Link
EP (1) EP3712877A4 (ko)
JP (1) JP6899965B2 (ko)
KR (1) KR102323292B1 (ko)
CN (1) CN107657921B (ko)
WO (1) WO2019095451A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514242B1 (ko) * 2018-06-20 2023-03-28 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
CN110070830B (zh) * 2019-04-19 2021-08-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN115244609A (zh) * 2020-11-30 2022-10-25 京东方科技集团股份有限公司 像素电路、其驱动方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176287A (ja) 2006-12-20 2008-07-31 Canon Inc 発光表示デバイス
JP2013061390A (ja) * 2011-09-12 2013-04-04 Canon Inc 表示装置
WO2013076774A1 (ja) 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
US20160071458A1 (en) * 2013-07-08 2016-03-10 Boe Technology Croup Co., Ltd. Led pixel unit circuit, driving method thereof, and display panel
WO2016090945A1 (en) 2014-12-10 2016-06-16 Boe Technology Group Co., Ltd. Pixel circuit and driving method, array substrate, and display apparatus
US20170069263A1 (en) 2014-12-18 2017-03-09 Boe Technology Group Co., Ltd. A pixel driving circuit, a pixel driving method for the same, and a display apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371018B (en) * 2006-05-09 2012-08-21 Chimei Innolux Corp System for displaying image and driving display element method
KR101950819B1 (ko) * 2011-07-15 2019-04-26 엘지디스플레이 주식회사 발광표시장치
CN107301842A (zh) * 2017-08-17 2017-10-27 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法
CN103000134A (zh) * 2012-12-21 2013-03-27 北京京东方光电科技有限公司 像素电路及其驱动方法、显示装置
CN104575372B (zh) * 2013-10-25 2016-10-12 京东方科技集团股份有限公司 一种amoled像素驱动电路及其驱动方法、阵列基板
KR102059368B1 (ko) * 2013-12-18 2019-12-26 엘지디스플레이 주식회사 보상기능을 갖는 유기발광표시장치
CN104485074B (zh) * 2014-12-30 2017-05-31 合肥鑫晟光电科技有限公司 像素驱动电路、方法和显示装置
CN105304020B (zh) * 2015-11-23 2018-01-12 武汉天马微电子有限公司 有机发光二极管像素驱动电路、阵列基板及显示装置
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
CN106297662B (zh) * 2016-09-09 2018-06-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
CN106782322B (zh) * 2017-02-14 2018-05-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及amoled像素驱动方法
CN106710522A (zh) * 2017-02-24 2017-05-24 深圳市华星光电技术有限公司 Oled像素驱动电路及像素驱动方法
CN106847179A (zh) * 2017-04-12 2017-06-13 武汉华星光电技术有限公司 一种像素补偿电路及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176287A (ja) 2006-12-20 2008-07-31 Canon Inc 発光表示デバイス
JP2013061390A (ja) * 2011-09-12 2013-04-04 Canon Inc 表示装置
WO2013076774A1 (ja) 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
US20160071458A1 (en) * 2013-07-08 2016-03-10 Boe Technology Croup Co., Ltd. Led pixel unit circuit, driving method thereof, and display panel
WO2016090945A1 (en) 2014-12-10 2016-06-16 Boe Technology Group Co., Ltd. Pixel circuit and driving method, array substrate, and display apparatus
US20170069263A1 (en) 2014-12-18 2017-03-09 Boe Technology Group Co., Ltd. A pixel driving circuit, a pixel driving method for the same, and a display apparatus

Also Published As

Publication number Publication date
KR20200075007A (ko) 2020-06-25
WO2019095451A1 (zh) 2019-05-23
EP3712877A4 (en) 2021-08-18
JP2021501368A (ja) 2021-01-14
EP3712877A1 (en) 2020-09-23
CN107657921B (zh) 2019-09-24
JP6899965B2 (ja) 2021-07-07
CN107657921A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
KR102176454B1 (ko) Amoled 픽셀 구동 회로 및 구동 방법
US10354590B2 (en) Hybrid compensation circuit and method for OLED pixel
WO2018045667A1 (zh) Amoled像素驱动电路及驱动方法
WO2018133144A1 (zh) Amoled像素驱动***及amoled像素驱动方法
WO2019037300A1 (zh) Amoled像素驱动电路
US10262593B2 (en) Light emitting drive circuit and organic light emitting display
WO2017020360A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2017156826A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2018072298A1 (zh) Amoled像素驱动电路及驱动方法
WO2016145692A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2016119304A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2018149008A1 (zh) Amoled像素驱动电路及amoled像素驱动方法
WO2020143234A1 (zh) 像素驱动电路、像素驱动方法和显示装置
US11348516B2 (en) Amoled pixel driving circuit and driving method
WO2016161896A1 (zh) 像素驱动电路、显示装置和像素驱动方法
WO2018228202A1 (zh) 像素电路、像素驱动方法和显示装置
WO2019024395A1 (zh) 显示装置、像素驱动方法及像素驱动电路
WO2016119305A1 (zh) Amoled像素驱动电路及像素驱动方法
KR102627269B1 (ko) 구동특성 보상회로를 갖는 유기발광 표시장치
WO2020062352A1 (zh) Amoled像素驱动电路及驱动方法
WO2017156828A1 (zh) Amoled像素驱动电路及像素驱动方法
US10074309B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
US10497316B2 (en) Amoled pixel driving circuit and driving method thereof
US10685604B2 (en) Pixel driving circuit and display device
KR102323292B1 (ko) Amoled 픽셀 구동 회로 및 그 구동 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant