KR102314769B1 - 전력 반도체 소자 및 그 제조 방법 - Google Patents
전력 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102314769B1 KR102314769B1 KR1020200061693A KR20200061693A KR102314769B1 KR 102314769 B1 KR102314769 B1 KR 102314769B1 KR 1020200061693 A KR1020200061693 A KR 1020200061693A KR 20200061693 A KR20200061693 A KR 20200061693A KR 102314769 B1 KR102314769 B1 KR 102314769B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel
- conductivity type
- well
- drift
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000009825 accumulation Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 122
- 229910010271 silicon carbide Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- -1 region Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0869—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 일 관점에 의한 전력 반도체 소자는 실리콘 카바이드(SiC)의 반도체층과, 상기 반도체층의 적어도 일부 상의 게이트 절연층과, 상기 게이트 절연층 상의 게이트 전극층과, 적어도 상기 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 반도체층 내 상기 드리프트 영역의 적어도 일부에 접하도록 형성되고, 제 2 도전형을 갖는 웰 영역과, 상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되게 형성되고, 제 1 도전형을 갖는 소오스 영역과, 상기 소오스 영역 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역과, 상기 소오스 영역의 상기 적어도 일부분 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 전달을 스위칭하기 위한 전력 반도체 소자(power semiconductor device)에 관한 것이다.
전력 반도체 소자는 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 이러한 전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 전력 변환, 전력 컨버터, 인버터 등에 이용되고 있다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(MOSFET, Metal Oxide Semiconductor Field Effect Transistor) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다.
이에 따라, 기존 실리콘(Si) 대신 실리콘 카바이드(silicon carbide, SiC)를 이용한 전력 반도체 소자가 연구되고 있다. 실리콘 카바이드(SiC)는 실리콘에 비해 밴드갭이 높은 와이드갭 반도체 소재로서, 실리콘에 비해서 고온에서도 안정성을 유지할 수 있다. 나아가, 실리콘 카바이드는 절연 파계 전계가 실리콘에 비해서 매우 높아서 고전압에서도 안정적으로 동작을 할 수 있다. 따라서, 실리콘 카바이드는 실리콘에 비해 높은 항복전압을 가지면서도 열방출은 우수하여 고온에서 동작 가능한 특성을 나타낸다.
그러나, 실리콘 카바이드의 경우 상술한 장점에도 불구하고, 전력 반도체 소자를 제조함에 있어서 여러 가지 문제점을 가지고 있다. 대표적으로 실리콘 카바이드 내에서는 통상적인 도판트들의 확산계수가 실리콘에 비해 더 작아 깊은 확산 영역을 형성하기 위한 확산 시간 및 온도 조건의 최적화가 용이하지 않다.
또한, 실리콘 카바이드의 경우, 게이트 절연층 내 탄소 클러스터 형성으로 인한 음의 전하의 영향으로 실리콘 카바이드 표면의 밴드갭이 위로 상승하게 되어, 문턱전압이 높아지고 채널 저항이 높아지는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 문턱 전압을 낮추면서 동작 안정성을 높일 수 있는 전력 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 소자는 실리콘 카바이드(SiC)의 반도체층과, 상기 반도체층의 적어도 일부 상의 게이트 절연층과, 상기 게이트 절연층 상의 게이트 전극층과, 적어도 상기 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 반도체층 내 상기 드리프트 영역의 적어도 일부에 접하도록 형성되고, 제 2 도전형을 갖는 웰 영역과, 상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되게 형성되고, 제 1 도전형을 갖는 소오스 영역과, 상기 소오스 영역 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역과, 상기 소오스 영역의 상기 적어도 일부분 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 포함한다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역에 병렬적으로 연결될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역은 교대로 상기 소오스 영역과 접하도록 배치될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 드리프트 영역은 상기 게이트 전극 하부에 상기 웰 영역에 의해서 적어도 일부분이 둘러싸인 돌출 부분을 포함하고, 상기 적어도 하나의 제 1 채널 영역은 상기 소오스 영역 및 상기 돌출 부분 사이에 형성되고, 상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 상기 적어도 일부분 및 상기 돌출 부분 사이에 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 웰 영역은 상기 소오스 영역의 상기 적어도 일부분보다 상기 돌출 부분 방향으로 돌출되고, 상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분 상의 상기 반도체층에 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 하부 및 상기 웰 영역 사이로 더 신장되어 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 소오스 영역은 상기 돌출 부분을 중심으로 대칭적으로 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 제 1 채널 영역은 상기 웰 영역의 일부이고, 상기 적어도 하나의 제 2 채널 영역은 상기 드리프트 영역의 일부일 수 있다.
상기 전력 반도체 소자에 따르면, 상기 소오스 영역은 복수의 핑거들을 갖는 빗(comb) 형태로 형성되고, 상기 복수의 핑거들은 상기 드리프트 영역과 접하고, 상기 적어도 하나의 제 1 채널 영역은 상기 복수의 핑거들 사이의 상기 웰 영역에 형성될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 웰 영역 상의 상기 반도체층에 제 2 도전형을 갖는 웰 콘택 영역을 더 포함하고, 상기 웰 콘택 영역은 상기 웰 영역보다 고농도로 도핑될 수 있다.
상기 전력 반도체 소자에 따르면, 상기 드리프트 영역 하부의 상기 반도체층에 제 1 도전형을 갖는 드레인 영역을 더 포함하고, 상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 전력 반도체 소자의 제조 방법은, 실리콘 카바이드(SiC)의 반도체층에 제 1 도전형을 갖는 드리프트 영역을 형성하는 단계와, 상기 반도체층에 상기 드리프트 영역의 적어도 일부에 접하도록 제 2 도전형을 갖는 웰 영역을 형성하는 단계와, 상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되도록 제 1 도전형을 갖는 소오스 영역을 형성하는 단계와, 상기 소오스 영역 및 상기 드리프트 영역 사이의 상기 반도체층에, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역을 형성하는 단계와, 상기 소오스 영역의 상기 적어도 일부분 및 상기 드리프트 영역 사이의 상기 반도체층에, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 형성하는 단계와, 상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에 게이트 전극층을 형성하는 단계를 포함한다.
상기 전력 반도체 소자의 제조 방법에 따르면, 상기 웰 영역은 상기 드리프트 영역이 상기 게이트 전극 하부에 상기 웰 영역에 의해서 적어도 일부분이 둘러싸인 돌출 부분을 포함하도록 상기 반도체층에 형성되고, 상기 적어도 하나의 제 1 채널 영역은 상기 소오스 영역 및 상기 돌출 부분 사이에 형성되고, 상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 상기 적어도 일부분 및 상기 돌출 부분 사이에 형성될 수 있다.
상기 전력 반도체 소자의 제조 방법에 따르면, 상기 웰 영역은 상기 소오스 영역의 상기 적어도 일부분보다 상기 돌출 부분 방향으로 돌출되게 형성되고, 상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분 상의 상기 반도체층에 형성될 수 있다.
상기 전력 반도체 소자의 제조 방법에 따르면, 상기 웰 영역을 형성하는 단계는 상기 반도체층에 제 2 도전형의 불순물을 주입하여 수행하고, 상기 소오스 영역을 형성하는 단계는 상기 웰 영역 내에 복수의 핑거들을 갖는 빗 형태로 제 1 도전형의 불순물을 주입하여 수행하고, 상기 적어도 하나의 제 2 채널 영역은 상기 복수의 핑거들 사이의 상기 웰 영역에 형성될 수 있다.
상기 전력 반도체 소자의 제조 방법에 따르면, 상기 드리프트 영역은 제 1 도전형을 갖는 드레인 영역 상에 형성되고, 상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑될 수 있다.
상기 전력 반도체 소자의 제조 방법에 따르면, 상기 드레인 영역은 제 1 도전형의 기판으로 제공되고, 상기 드리프트 영역은 상기 기판 상에 에피택셜층으로 형성될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전력 반도체 소자 및 그 제조 방법에 의하면, 문턱 전압을 낮추면서도 소자의 신뢰성을 높일 수 있다.
물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 개략적인 사시도이다.
도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 4는 도 2의 IV-IV선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 5 내지 도 7은 본 발명의 다른 실시예들에 따른 전력 반도체 소자를 보여주는 단면도들이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 보여주는 사시도들이다.
도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자를 보여주는 평면도이다.
도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 4는 도 2의 IV-IV선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 5 내지 도 7은 본 발명의 다른 실시예들에 따른 전력 반도체 소자를 보여주는 단면도들이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 보여주는 사시도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 개략적인 사시도이고, 도 2는 도 1의 II-II선에서 절취한 전력 반도체 소자를 보여주는 평면도이고, 도 3은 도 2의 III-III선에서 절취한 전력 반도체 소자를 보여주는 단면도이고, 도 4는 도 2의 IV-IV선에서 절취한 전력 반도체 소자를 보여주는 단면도이다.
도 1 내지 도 4를 참조하면, 전력 반도체 소자(100)는 적어도 반도체층(105), 게이트 절연층(118) 및 게이트 전극층(120)을 포함할 수 있다. 예를 들어, 전력 반도체 소자(100)는 전력 모스펫(power MOSFET) 구조를 가질 수 있다.
반도체층(105)은 하나 또는 복수의 반도체 물질층을 지칭할 수 있으며, 예를 들어, 하나 또는 다층의 에피택셜층(epitaxial layer)을 지칭할 수도 있다. 나아가, 반도체층(105)은 반도체 기판 상의 하나 또는 다층의 에피택셜층을 지칭할 수도 있다.
예를 들어, 반도체층(105)은 실리콘 카바이드(silicon carbide, SiC)로 구성될 수 있다. 보다 구체적으로, 반도체층(105)은 적어도 하나의 실리콘 카바이드의 에피택셜층을 포함할 수 있다.
실리콘 카바이드(SiC)는 실리콘에 비해 밴드갭이 넓어, 실리콘에 비해서 고온에서도 안정성을 유지할 수 있다. 나아가, 실리콘 카바이드는 절연 파계 전계가 실리콘에 비해서 매우 높아서 고전압에서도 안정적으로 동작을 할 수 있다. 따라서, 실리콘 카바이드를 반도체층(105)으로 이용한 전력 반도체 소자(100)는 실리콘을 이용한 경우에 비해 높은 항복전압을 가지면서도 우수한 열방출 특성을 갖고, 고온에서도 안정적인 동작 특성을 나타낼 수 있다.
보다 구체적으로 보면, 반도체층(105)은 드리프트 영역(drift region, 107)을 포함할 수 있다. 드리프트 영역(107)은 제 1 도전형을 가질 수 있고, 반도체층(105)의 일부에 제 1 도전형의 불순물을 주입하여 형성될 수 있다. 예컨대, 드리프트 영역(107)은 제 1 도전형의 불순물을 실리콘 카바이드의 예피택셜층에 도핑하여 형성될 수 있다.
웰 영역(well region, 110)은 반도체층(105) 내 드리프트 영역(107)의 적어도 일부에 접하도록 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 웰 영역(110)은 드리프트 영역(107) 내에 제 2 도전형의 불순물을 도핑하여 형성될 수 있다.
웰 영역(110)은 드리프트 영역(107)의 적어도 일부분을 둘러싸도록 형성될 수 있다. 이에 따라, 드리프트 영역(107)은 웰 영역(110)에 의해서 적어도 일부분이 둘러싸인 돌출 부분(107a)을 포함할 수 있다. 전력 반도체 소자(100)의 동작 시, 돌출 부분(107a)은 전하의 수직 이동 경로를 한정할 수 있다.
도 1에는 웰 영역(110)이 두 영역으로 이격되고, 그 사이에 돌출 부분(107a)이 한정되는 것으로 도시되었으나, 그 외 다양하게 변형될 수 있다. 예를 들어, 돌출 부분(107a)은 웰 영역(110)에 의해서 그 측면이 한바퀴 둘러싸인 형상일 수도 있다.
소오스 영역(source region, 112)은 웰 영역(110) 내에 형성되고, 제 1 도전형을 가질 수 있다. 예를 들어, 소오스 영역(112)은 웰 영역(110)에 제 1 도전형의 불순물을 도핑하여 형성될 수 있다.
소오스 영역(112)은 그 적어도 일부분이 드리프트 영역(107)과 연결되게 형성되게 형성될 수 있다. 예를 들어, 소오스 영역(112)은 웰 영역(110)의 상부에서 드리프트 영역(107)의 돌출 부분(107a)에 적어도 일부분이 연결되게 형성될 수 있다.
소오스 영역(112)은 도 2에 도시된 바와 같이, 복수의 핑거들(112a)을 갖는 빗(comb) 형태로 형성될 수 있다. 이 경우, 소오스 영역(112)의 핑거들(112a)이 드리프트 영역(107)과 연결될 수 있다. 보다 구체적으로 보면, 핑거들(112a)의 단부가 드리프트 영역(107)의 돌출 부분(107a)과 직접 접촉될 수 있다.
일부 실시예에서, 소오스 영역(112)은 드리프트 영역(107)의 돌출 부분(107a) 을 중심으로 대칭적으로 형성될 수 있다. 예를 들어 소오스 영역(112)은 돌출 부분(107a)을 중심으로 대칭적으로 형성된 좌측 부분과 우측 부분을 포함할 수 있다. 이러한 소오스 영역(112)의 좌측 부분과 우측 부분은 서로 분리될 수도 있고, 서로 연결될 수도 있다.
부가적으로, 드레인 영역(102)은 드리프트 영역(107) 하부의 반도체층(105)에 형성될 수 있고, 제 1 도전형을 가질 수 있다. 예를 들어, 드레인 영역(102)은 드리프트 영역(107)보다 고농도로 도핑될 수 있다.
일부 실시예에서, 드레인 영역(102)은 제 1 도전형을 갖는 실리콘 카바이드의 기판으로 제공될 수도 있다. 이 경우, 드레인 영역(102)은 반도체층(105)의 일부로 이해되거나 또는 반도체층(105)과 별개의 기판으로 이해될 수도 있다.
선택적으로, 웰 콘택 영역(114)은 웰 영역(110) 상의 반도체층(105)에 형성될 수 있고, 제 2 도전형을 가질 수 있다. 예를 들어, 웰 영역(110)은 드리프트 영역(107)에 제 2 도전형의 불순물을 도핑하여 형성될 수 있고, 웰 영역(110)보다 고농도로 도핑될 수 있다. 웰 콘택 영역(114)은 웰 영역(110)과 소오스 전극(140) 사이에 오믹(ohmic) 접촉을 형성하여, 둘 사이의 접촉 저항을 낮게 할 수 있다.
게이트 절연층(118)은 반도체층(105)의 적어도 일부 상에 형성될 수 있고, 게이트 전극층(120)은 게이트 절연층(118) 상에 형성될 수 있다. 예를 들어, 게이트 절연층(118) 및/또는 게이트 전극층(120)은 적어도 드리프트 영역(107)의 돌출 부분(107a) 상에 형성될 수 있다. 이에 따라, 드리프트 영역(107)은 적어도 게이트 전극층(120) 하부의 반도체층(105)으로부터 드레인 영역(102) 방향으로 수직으로 연장될 수 있다.
예를 들어, 게이트 절연층(118)은 실리콘 산화물, 실리콘 카바이드의 산화물, 실리콘 질화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물 등의 절연물을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
예를 들어, 게이트 전극층(120)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
층간 절연층(130)은 게이트 전극층(120) 상에 형성될 수 있다.
소오스 전극층(140)은 층간 절연층(130) 상에 형성되고, 소오스 영역(112) 및 웰 콘택 영역(114)에 연결될 수 있다. 예를 들어, 소오스 영역(112) 및 웰 콘택 영역(114)이 드리트 영역(107)의 돌출 부분(107b)을 중심으로 좌측 부분과 우측 부분으로 구분되는 경우, 소오스 전극층(140)은 소오스 영역(112) 및 웰 콘택 영역(114)의 좌측 부분과 우측 부분에 공통으로 연결될 수 있다.
예를 들어, 소오스 전극층(140)은 적절한 도전물, 금속 등으로 형성될 수 있다.
적어도 하나의 제 1 채널 영역(110a)은 소오스 영역(112) 및 게이트 전극층(120) 하부의 드리프트 영역(107) 사이의 반도체층(105)에 형성될 수 있다. 제 1 채널 영역(110a)은 제 2 도전형을 가질 수 있고, 전력 반도체 소자(100)의 동작 시 그 내부에 반전 채널(inversion channel)이 형성될 수 있다.
예를 들어, 제 1 채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)의 돌출 부분(107a) 사이에 형성될 수 있다. 제 1 채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)과 반대되는 도핑 타입을 갖기 때문에, 제 1 채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)과 다이오드 정션 접합을 형성할 수 있다.
따라서, 제 1 채널 영역(110a)은 통상적인 상황에서는 전하의 이동을 허용하지 않지만, 게이트 전극층(120)에 동작 전압이 인가된 경우, 그 내부에 반전 채널이 형성되어 전하의 이동을 허용할 수 있게 된다.
일부 실시예에서, 제 1 채널 영역(110a)은 웰 영역(110)의 일부일 수 있다. 이 경우, 제 1 채널 영역(110a)은 웰 영역(110a)과 연속적으로 연결되게 형성될 수 있다. 다만, 제 1 채널 영역(110a)의 제 2 도전형의 불순물의 도핑 농도는 웰 영역(110)의 다른 부분과 같거나, 또는 문턱 전압 조절을 위하여 다를 수도 있다.
예를 들어, 소오스 영역(112)이 빗(comb) 형상을 갖는 경우, 제 1 채널 영역(110a)은 핑거들(112a) 사이의 웰 영역(110)에 형성될 수 있다. 보다 구체적으로 보면, 제 1 채널 영역(110a)은 소오스 영역(112)의 핑거들(112a)과 드리프트 영역(107)의 돌출 부분(107a) 사이에 한정될 수 있다.
제 1 채널 영역(110a)은 드리프트 영역(107)의 돌출 부분(107a)의 신장 방향 또는 게이트 전극층(120)의 신장 방향을 따라서 하나 또는 복수개 배치될 수 있다.
제 2 채널 영역(107b)은 소오스 영역(112)의 적어도 일부분 및 드리프트 영역(107) 사이의 반도체층(105)에 형성될 수 있다. 제 2 채널 영역(107b)은 제 1 도전형을 가질 수 있고, 전력 반도체 소자(100)의 동작 시 그 내부에 축적 채널(accumulation channel)이 형성될 수 있다.
예를 들어, 제 2 채널 영역(107b)은 소오스 영역(112) 및 드리프트 영역(107)의 돌출 부분(107a) 사이에 형성될 수 있다. 제 2 채널 영역(107b)은 소오스 영역(112) 및 드리프트 영역(107)과 동일한 도핑 타입을 가질 수 있다.
이 경우, 소오스 영역(112), 제 2 채널 영역(107b) 및 드리프트 영역(107)은 통상적으로(normally) 전기적으로 연결될 수 있는 구조이다. 하지만, 실리콘 카바이드의 반도체층(105) 구조에서, 탄소 클러스터가 게이트 절연층(118)에 형성되면서 발생된 음의 차지(negative charge)의 영향으로 제 2 채널 영역(107b)의 밴드가 위로 휘면서 포텐셜 장벽이 형성된다. 이에 따라, 게이트 전극층(120)에 동작 전압이 인가된 경우에, 제 2 채널 영역(107b)에 축적 채널이 형성될 수 있다.
따라서, 제 2 채널 영역(107b)에 축적 채널을 형성하기 위해 게이트 전극층(120)에 인가되어야 하는 문턱 전압은 제 1 채널 영역(110a)에 반전 채널을 형성하기 위해서 게이트 전극층(120)에 인가되어야 하는 문턱 전압보다 크게 낮을 수 있다.
일부 실시예에서, 제 2 채널 영역(107b)은 드리프트 영역(107)의 일부일 수 있다. 보다 구체적으로 보면, 제 2 채널 영역(107b)은 드리프트 영역(107)이 돌출 부분(107a)의 일부일 수 있다.
이 경우, 제 2 채널 영역(107b)은 드리프트 영역(107)과 연속적으로 연결되게 형성될 수 있다. 다만, 제 2 채널 영역(107b)의 제 1도전형의 불순물의 도핑 농도는 드리프트 영역(107)의 다른 부분과 같거나, 또는 문턱 전압 조절을 위하여 다를 수도 있다.
제 2 채널 영역(107b)은 은 드리프트 영역(107)의 돌출 부분(107a)의 신장 방향 또는 게이트 전극층(120)의 신장 방향을 따라서 하나 또는 복수개 배치될 수 있다.
이 실시예에서, 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)은 소오스 영역(112)에 병렬적으로 연결될 수 있다. 예를 들어, 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)은 교대로 소오스 영역(112)과 접하도록 배치될 수 있다. 보다 구체적으로 보면, 소오스 영역(112)의 핑거들(112a)과 접하게 제 2 채널 영역(107b)이 형성되고, 핑거들(112a)의 사이에서 제 1 채널 영역(110a)이 소오스 영역(112)의 나머지 부분과 접하게 형성될 수 있다.
이에 따라, 전체적으로 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)은 드레인 영역(102) 및 소오스 영역(112) 사이에 병렬적인 전하의 흐름을 허용할 수 있다.
소오스 영역(112)이 드리프트 영역(107)의 돌출 부분(107a)을 중심으로 좌측 부분과 우측 부분으로 구분되는 경우, 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)도 드리프트 영역(107)의 돌출 부분(107a)을 중심으로 대칭적으로 좌측 부분과 우측 부분으로 구분되어 형성될 수도 있다.
전술한 전력 반도체 소자(100)에 있어서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.
보다 구체적으로, 전력 반도체 소자(100)가 N형 모스펫인 경우, 드리프트 영역(107) 및 제 2 채널 영역(107b)은 N- 영역이고, 소오스 영역(112), 소오스 콘택 영역(112a) 및 드레인 영역(102)은 N+ 영역이고, 웰 영역(110) 및 제 1 채널 영역(110a)은 P- 영역이고, 웰 콘택 영역(114)은 P+ 영역일 수 있다.
전술한 전력 반도체 소자(100)에 따르면, 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)을 병렬적으로 배치함으로써, 최소한 축적 채널이 먼저 턴-온 되게 함으로써, 전력 반도체 소자(100)의 소자의 동작에 필요한 문턱 전압을 낮출 수 있다.
한편, 전력 반도체 소자(100)의 경우, 고전력 스위칭에 이용되기 때문에 높은 내압 특성이 요구된다. 고전압이 드레인 영역(102)에 인가되는 경우, 드레인 영역(102)에 인접한 반도체층(105)으로부터 공핍층(depletion region)이 확장되어, 채널의 전압 장벽이 낮아질 수 있다. 이러한 현상을 DIBL(drain induced barrier lowering)이라고 부른다.
이러한 DIBL은 제 1 채널 영역(110a) 또는 제 2 채널 영역(107b)의 비정상적인 턴-온을 유발할 수 있고, 나아가 드레인 영역(102)과 소오스 영역(112) 사이의 공핍층이 확장되어 맞닿게 되는 펀치쓰루(punch through) 현상을 초래할 수 있다. 일반적으로 반전 채널이 형성되는 제 1 채널 영역(110a)에 비해서, 축적 채널이 형성되는 제 2 채널 영역(107b)이 DIBL에 취약할 수 있다.
하지만, 전술한 전력 반도체 소자(100)는 제 1 채널 영역(110a) 및 제 2 채널 영역(107b)을 병렬적으로 배치함으로써, 적어도 반전 채널에 의해서 DIBL에 의한 비정상적인 전류 흐름 및 펀치 쓰루 현상을 억제할 수 있다.
따라서, 전술한 전력 반도체 소자(100)에 의하면, 동작에 필요한 문턱 전압을 낮추면서도 내압을 유지할 수 있어서 동작 신뢰성을 높일 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예들에 따른 전력 반도체 소자들(100a, 100b, 100c)여주는 단면도들이다. 전력 반도체 소자들(100a, 100b, 100c)은 도 1 내지 도 4의 전력 반도체 소자(100)에서 일부 구성을 변형한 것이고, 따라서 이들 실시예들에서 중복된 설명은 생략된다.
도 5를 참조하면, 전력 반도체 소자(100a)에서 웰 영역(110)은 소오스 영역(112)의 일부분보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출될 수 있다. 예를 들어, 웰 영역(110)은 소오스 영역(112)의 핑거들(112a)보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출될 수 있다.
제 2 채널 영역(107b1)은 웰 영역(110)의 돌출된 부분 상의 반도체층(105)에 형성될 수 있다. 예를 들어, 드리프트 영역(107)의 돌출 부분(107a)이 웰 영역(110)이 돌출되어 생긴 웰 영역(110)과 게이트 전극층(120) 사이의 홈 부분으로 더 신장될 수 있고, 제 2 채널 영역(107b1)은 이 돌출 부분(107a)에 형성될 수 있다. 이러한 구조는 제 2 채널 영역(107b1)이 게이트 전극층(120) 및 웰 영역(110) 사이에 한정되게 할 수 있다.
도 6을 참조하면, 전력 반도체 소자(100b)에서 웰 영역(110)은 소오스 영역(112)의 일부분보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출되고, 나아가 그 단부에 게이트 전극층(120) 방향으로 신장된 탭 부분(110b)을 포함할 수 있다. 예를 들어, 웰 영역(110)은 소오스 영역(112)의 핑거들(112a)보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출되고, 그 단부에 탭 부분(110b)을 포함할 수 있다.
제 2 채널 영역(107b2)은 웰 영역(110)의 돌출된 부분 상의 반도체층(105)에 형성될 수 있다. 예를 들어, 제 2 채널 영역(107b2)은 웰 영역(110)의 돌출된 부분과 탭 부분(110b) 위에 굴절 형상으로 형성될 수 있다. 이러한 구조는 제 2 채널 영역(107b2)이 게이트 전극층(120) 및 웰 영역(110) 사이에 보다 한정되게 할 수 있다.
도 7을 참조하면, 전력 반도체 소자(100c)에서 웰 영역(110)은 소오스 영역(112)의 일부분보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출되고, 나아가 그 단부에 게이트 전극층(120) 방향으로 신장된 탭 부분(110b)을 포함할 수 있다. 예를 들어, 웰 영역(110)은 소오스 영역(112)의 핑거들(112a)보다 드리프트 영역(107)의 돌출 부분(107a) 방향으로 돌출되고, 그 단부에 탭 부분(110b)을 포함할 수 있다. 나아가, 드리프트 영역(107)의 돌출 부분(107a)은 소오스 영역(112)의 하부 및 웰 영역(110) 사이로 더 신장될 수 있다.
제 2 채널 영역(107b3)은 소오스 영역(112)의 하부 및 웰 영역(110) 사이로 더 신장되어 형성될 수 있다. 예를 들어, 제 2 채널 영역(107b3)은 웰 영역(110)의 탭 부분(110b) 상으로부터 소오스 영역(112)의 하부로 굴절 형상으로 형성될 수 있다. 이러한 구조는 제 2 채널 영역(107b3)과 소오스 영역(112) 사이의 접촉 면적을 넓게 할 수 있다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 반도체 소자(100)의 제조 방법을 보여주는 개략적인 사시도들이다.
도 8을 참조하면, 실리콘 카바이드(SiC)의 반도체층(105)에 제 1 도전형을 갖는 드리프트 영역(107)을 형성할 수 있다. 예를 들어, 드리프트 영역(107)은 제 1 도전형을 갖는 드레인 영역(102) 상에 형성될 수 있다. 일부 실시예에서, 드레인 영역(102)은 제 1 도전형의 기판으로 제공되고, 드리프트 영역(107)은 이러한 기판 상에 하나 또는 그 이상의 에피택셜층으로 형성될 수 있다.
이어서, 반도체층(105)에 드리프트 영역(107)의 적어도 일부에 접하도록 제 2 도전형을 갖는 웰 영역(110)을 형성할 수 있다. 예를 들어, 웰 영역(110)을 형성하는 단계는 반도체층(105)에 제 2 도전형의 불순물을 주입하여 수행할 수 있다.
예를 들어, 웰 영역(110)은 드리프트 영역(107)이 웰 영역(11)에 의해서 적어도 일부분이 둘러싸인 돌출 부분(107a)을 포함하도록 상기 반도체층(105)에 형성될 수 있다. 보다 구체적으로 보면, 웰 영역(110)은 드리프트 영역(107)에 드리프트 영역(107)과 반대되는 불순물을 도핑하여 형성할 수 있다.
도 9를 참조하면, 웰 영역(110) 내에 제 1 도전형을 갖는 소오스 영역(112)을 형성할 수 있다. 예를 들어, 소오스 영역(112)은 그 적어도 일부분이 드리프트 영역(107)과 연결되도록 형성할 수 있다.
예를 들어, 소오스 영역(112)을 형성하는 단계는 웰 영역(110) 내에 복수의 핑거들(112a)을 갖는 빗 형태로 제 1 도전형의 불순물을 주입하여 수행할 수 있다.
소오스 영역(112) 형성과 더불어, 소오스 영역(112) 및 드리프트 영역(107) 사이의 반도체층(105)에, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역(110a)을 형성할 수 있다. 예를 들어 제 1 채널 영역(110a)은 소오스 영역(112) 및 드리프트 영역(107)의 돌출 부분(107a) 사이에 형성될 수 있다. 보다 구체적으로 보면, 제 1 채널 영역(110a)은 소오스 영역(112)의 핑거들(112a) 사이의 웰 영역(110)에 형성될 수 있다.
아울러, 소오스 영역(112)의 적어도 일부분 및 드리프트 영역(107) 사이의 반도체층(105)에, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역(107b)을 형성할 수 있다.
예를 들어, 제 2 채널 영역(107b)은 소오스 영역(112)의 적어도 일부분, 예컨대 핑거들(112a) 및 드리프트 영역(107)의 돌출 부분(107a) 사이에 형성될 수 있다.
웰 콘택 영역(114)은 웰 영역(110)의 일부에 제 2 도전형의 불순물을 웰 영역(110)보다 높은 농도로 주입하여 형성할 수 있다.
전술한 제조 방법에 있어서, 불순물 주입 또는 불순물 도핑은 반도체층(105)에 불순물을 이온 주입하거나 또는 에피택셜층의 형성 시 불순물이 혼입되게 수행할 수 있다. 다만, 선택적인 영역에서 불순물 주입은 마스크 패턴을 이용한 이온 주입 방법을 이용할 수 있다.
선택적으로, 이온 주입 후 불순물을 활성화시키거나 확산시키기 위한 열처리 단계가 이어질 수 있다.
도 10을 참조하면, 반도체층(105) 상에 게이트 절연층(118)을 형성할 수 있다. 예를 들어, 제 1 채널 영역(110a) 및 제 2 채널 영역(107b) 상에 게이트 절연층(118)을 형성할 수 있다.
이어서, 게이트 절연층(118) 상에 게이트 전극층(120)을 형성할 수 있다. 예를 들어, 게이트 절연층(118)은 반도체층(105)을 산화시켜 산화물로 형성하거나 또는 반도체층(105) 상에 산화물 또는 질화물과 같은 절연물을 증착하여 형성할 수 있다.
게이트 전극층(120)은 게이트 절연층(118) 상에 도전층을 형성한 후, 이를 패터닝하여 형성할 수 있다. 예를 들어, 게이트 전극층(120)은 폴리실리콘에 불순물을 도핑하여 형성하거나 또는 도전성 금속 또는 금속 실리사이드를 포함하도록 형성할 수 있다.
패터닝 공정은 포토 리소그래피(photo lithography) 및 식각(etching) 공정들을 이용하여 수행할 수 있다. 포토 리소그래피 공정은 사진 공정과 현상 공정을 이용하여 마스크층으로 포토레지스트(photo resist) 패턴을 형성하는 공정을 포함하고, 식각 공정은 이러한 포토레지스트 패턴을 이용하여 하부 구조물을 선택적으로 식각하는 공정을 포함할 수 있다.
도 11을 참조하면, 게이트 전극층(120) 상에 층간 절연층(130)을 형성할 수 있다.
이어서, 층간 절연층(130) 상에 소오스 전극층(140)을 형성할 수 있다. 소오스 전극층(140)은 소오스 영역(112) 및 웰 콘택 영역(114)에 연결될 수 있다.
예를 들어, 소오스 전극층(140)은 층간 절연층(130) 상에 도전층, 예컨대 금속층을 형성한 후, 이를 패터닝하여 형성할 수 있다.
전술한 제조 방법에 따르면, 실리콘 카바이드의 반도체층(105)을 이용하여 기존의 실리콘 기판에 사용되는 공정을 이용하여 전력 반도체 소자(100)를 경제적으로 제조할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 전력 반도체 소자
102: 드레인 영역
105: 반도체층
107: 드리프트 영역
110: 웰 영역
112: 소오스 영역
118: 게이트 절연층
120: 게이트 전극층
130: 층간 절연층
140: 소오스 전극층
102: 드레인 영역
105: 반도체층
107: 드리프트 영역
110: 웰 영역
112: 소오스 영역
118: 게이트 절연층
120: 게이트 전극층
130: 층간 절연층
140: 소오스 전극층
Claims (17)
- 실리콘 카바이드(SiC)의 반도체층;
상기 반도체층의 적어도 일부 상의 게이트 절연층;
상기 게이트 절연층 상의 게이트 전극층;
적어도 상기 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역;
상기 반도체층 내 상기 드리프트 영역의 적어도 일부에 접하도록 형성되고, 제 2 도전형을 갖는 웰 영역;
상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되게 형성되고, 제 1 도전형을 갖는 소오스 영역;
상기 소오스 영역 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역; 및
상기 소오스 영역의 상기 적어도 일부분 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 포함하고,
상기 드리프트 영역은 상기 게이트 전극층 하부에 상기 웰 영역에 의해서 적어도 일부분이 둘러싸인 돌출 부분을 포함하고,
상기 적어도 하나의 제 1 채널 영역은 상기 소오스 영역 및 상기 돌출 부분 사이에 형성되고,
상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 상기 적어도 일부분 및 상기 돌출 부분 사이에 형성되며,
상기 웰 영역은 상기 소오스 영역의 상기 적어도 일부분보다 상기 드리프트 영역의 상기 돌출 부분 방향으로 돌출되고,
상기 웰 영역의 단부에 상기 게이트 전극층 방향으로 신장된 탭 부분을 포함하며,
상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분 상의 상기 반도체층에 형성되며,
상기 적어도 하나의 제 2채널 영역은 상기 웰 영역의 돌출된 부분과 상기 탭 부분 위에 굴절 형상으로 형성되는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역에 병렬적으로 연결된,
전력 반도체 소자. - 제 2 항에 있어서,
상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역은 교대로 상기 소오스 영역과 접하도록 배치되는,
전력 반도체 소자. - 삭제
- 삭제
- 실리콘 카바이드(SiC)의 반도체층;
상기 반도체층의 적어도 일부 상의 게이트 절연층;
상기 게이트 절연층 상의 게이트 전극층;
적어도 상기 게이트 전극층 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역;
상기 반도체층 내 상기 드리프트 영역의 적어도 일부에 접하도록 형성되고, 제 2 도전형을 갖는 웰 영역;
상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되게 형성되고, 제 1 도전형을 갖는 소오스 영역;
상기 소오스 영역 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역; 및
상기 소오스 영역의 상기 적어도 일부분 및 상기 게이트 전극층 하부의 상기 드리프트 영역 사이의 상기 반도체층에 형성되고, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 포함하고,
상기 드리프트 영역은 상기 게이트 전극층 하부에 상기 웰 영역에 의해서 적어도 일부분이 둘러싸인 돌출 부분을 포함하고,
상기 적어도 하나의 제 1 채널 영역은 상기 소오스 영역 및 상기 돌출 부분 사이에 형성되고,
상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 상기 적어도 일부분 및 상기 돌출 부분 사이에 형성되며,
상기 웰 영역은 상기 소오스 영역의 상기 적어도 일부분보다 상기 드리프트 영역의 상기 돌출 부분 방향으로 돌출되고,
상기 웰 영역의 단부에 상기 게이트 전극층 방향으로 신장된 탭 부분을 포함하며,
상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분 상의 상기 반도체층에 형성되며,
상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분과 상기 탭 부분 위에 굴절 형상으로 형성되며,
상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 하부 및 상기 웰 영역 사이로 더 신장되며, 상기 웰 영역의 상기 탭 부분 상으로부터 상기 소오스 영역의 하부로 굴절 형상으로 형성되는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 소오스 영역은 상기 돌출 부분을 중심으로 대칭적으로 형성되는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 적어도 하나의 제 1 채널 영역은 상기 웰 영역의 일부이고,
상기 적어도 하나의 제 2 채널 영역은 상기 드리프트 영역의 일부인,
전력 반도체 소자. - 제 1 항에 있어서,
상기 소오스 영역은 복수의 핑거들을 갖는 빗(comb) 형태로 형성되고,
상기 복수의 핑거들은 상기 드리프트 영역과 접하고,
상기 적어도 하나의 제 1 채널 영역은 상기 복수의 핑거들 사이의 상기 웰 영역에 형성되는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 웰 영역 상의 상기 반도체층에 제 2 도전형을 갖는 웰 콘택 영역을 더 포함하고,
상기 웰 콘택 영역은 상기 웰 영역보다 고농도로 도핑되는,
전력 반도체 소자. - 제 1 항에 있어서,
상기 드리프트 영역 하부의 상기 반도체층에 제 1 도전형을 갖는 드레인 영역을 더 포함하고,
상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑된,
전력 반도체 소자. - 실리콘 카바이드(SiC)의 반도체층에 제 1 도전형을 갖는 드리프트 영역을 형성하는 단계;
상기 반도체층에 상기 드리프트 영역의 적어도 일부에 접하도록 제 2 도전형을 갖는 웰 영역을 형성하는 단계;
상기 웰 영역 내에 적어도 일부분이 상기 드리프트 영역과 연결되도록 제 1 도전형을 갖는 소오스 영역을 형성하는 단계;
상기 소오스 영역 및 상기 드리프트 영역 사이의 상기 반도체층에, 반전 채널이 형성되고, 제 2 도전형을 갖는 적어도 하나의 제 1 채널 영역을 형성하는 단계; 및
상기 소오스 영역의 상기 적어도 일부분 및 상기 드리프트 영역 사이의 상기 반도체층에, 축적 채널이 형성되고, 제 1 도전형을 갖는 적어도 하나의 제 2 채널 영역을 형성하는 단계;
상기 적어도 하나의 제 1 채널 영역 및 상기 적어도 하나의 제 2 채널 영역 상에 게이트 절연층을 형성하는 단계; 및
상기 게이트 절연층 상에 게이트 전극층을 형성하는 단계를 포함하고,
상기 드리프트 영역은 상기 게이트 전극층 하부에 상기 웰 영역에 의해서 적어도 일부분이 둘러싸인 돌출 부분을 포함하고,
상기 적어도 하나의 제 1 채널 영역은 상기 소오스 영역 및 상기 돌출 부분 사이에 형성되고,
상기 적어도 하나의 제 2 채널 영역은 상기 소오스 영역의 상기 적어도 일부분 및 상기 돌출 부분 사이에 형성되며,
상기 웰 영역은 상기 소오스 영역의 상기 적어도 일부분보다 상기 드리프트 영역의 상기 돌출 부분 방향으로 돌출되고,
상기 웰 영역의 단부에 상기 게이트 전극층 방향으로 신장된 탭 부분을 포함하며,
상기 적어도 하나의 제 2 채널 영역은 상기 웰 영역의 돌출된 부분 상의 상기 반도체층에 형성되며,
상기 적어도 하나의 제 2채널 영역은 상기 웰 영역의 돌출된 부분과 상기 탭 부분 위에 굴절 형상으로 형성되는,
전력 반도체 소자의 제조방법. - 삭제
- 삭제
- 제 12 항에 있어서,
상기 웰 영역을 형성하는 단계는 상기 반도체층에 제 2 도전형의 불순물을 주입하여 수행하고,
상기 소오스 영역을 형성하는 단계는 상기 웰 영역 내에 복수의 핑거들을 갖는 빗 형태로 제 1 도전형의 불순물을 주입하여 수행하고,
상기 적어도 하나의 제 2 채널 영역은 상기 복수의 핑거들 사이의 상기 웰 영역에 형성되는,
전력 반도체 소자의 제조방법. - 제 12 항에 있어서,
상기 드리프트 영역은 제 1 도전형을 갖는 드레인 영역 상에 형성되고,
상기 드레인 영역은 상기 드리프트 영역보다 고농도로 도핑된,
전력 반도체 소자의 제조방법. - 제 16 항에 있어서,
상기 드레인 영역은 제 1 도전형의 기판으로 제공되고,
상기 드리프트 영역은 상기 기판 상에 에피택셜층으로 형성되는,
전력 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200061693A KR102314769B1 (ko) | 2020-05-22 | 2020-05-22 | 전력 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200061693A KR102314769B1 (ko) | 2020-05-22 | 2020-05-22 | 전력 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102314769B1 true KR102314769B1 (ko) | 2021-10-20 |
Family
ID=78267994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200061693A KR102314769B1 (ko) | 2020-05-22 | 2020-05-22 | 전력 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102314769B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045901A (ko) * | 1999-11-09 | 2001-06-05 | 김덕중 | 낮은 온-저항을 갖는 수평형 디모스 트랜지스터 및 그제조방법 |
| KR20110049249A (ko) | 2009-11-04 | 2011-05-12 | 한국전기연구원 | 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터 |
| US20150249082A1 (en) * | 2012-09-04 | 2015-09-03 | Infineon Technologies Austria Ag | Field-Effect Semiconductor Device |
| KR101836256B1 (ko) * | 2016-06-24 | 2018-03-08 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20190071353A (ko) * | 2017-12-14 | 2019-06-24 | 현대자동차주식회사 | 반도체 소자 |
-
2020
- 2020-05-22 KR KR1020200061693A patent/KR102314769B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045901A (ko) * | 1999-11-09 | 2001-06-05 | 김덕중 | 낮은 온-저항을 갖는 수평형 디모스 트랜지스터 및 그제조방법 |
| KR20110049249A (ko) | 2009-11-04 | 2011-05-12 | 한국전기연구원 | 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터 |
| US20150249082A1 (en) * | 2012-09-04 | 2015-09-03 | Infineon Technologies Austria Ag | Field-Effect Semiconductor Device |
| KR101836256B1 (ko) * | 2016-06-24 | 2018-03-08 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20190071353A (ko) * | 2017-12-14 | 2019-06-24 | 현대자동차주식회사 | 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102387575B1 (ko) | 전력 반도체 소자 | |
| CN113707707A (zh) | 功率半导体器件及其制造方法 | |
| US20220069084A1 (en) | Power semiconductor device and method of fabricating the same | |
| KR102369053B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102314769B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102315055B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR20220030585A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102334327B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369052B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102379155B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102308153B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102314770B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102334328B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102309431B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102308154B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102379156B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102314771B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102310148B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369051B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369055B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369057B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369050B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369056B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369049B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102369054B1 (ko) | 전력 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |