KR102294322B1 - 시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처 - Google Patents
시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처 Download PDFInfo
- Publication number
- KR102294322B1 KR102294322B1 KR1020217010678A KR20217010678A KR102294322B1 KR 102294322 B1 KR102294322 B1 KR 102294322B1 KR 1020217010678 A KR1020217010678 A KR 1020217010678A KR 20217010678 A KR20217010678 A KR 20217010678A KR 102294322 B1 KR102294322 B1 KR 102294322B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- circuit
- sub
- site
- sites
- Prior art date
Links
- 238000005070 sampling Methods 0.000 title description 10
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000003384 imaging method Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 87
- 238000007667 floating Methods 0.000 claims description 87
- 239000003990 capacitor Substances 0.000 claims description 53
- 238000003860 storage Methods 0.000 claims description 48
- 238000012546 transfer Methods 0.000 claims description 27
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000003491 array Methods 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 23
- 238000013459 approach Methods 0.000 description 7
- 230000002596 correlated effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000005096 rolling process Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009416 shuttering Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000968 intestinal effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H04N5/35581—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
- H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H04N5/37452—
-
- H04N5/37457—
-
- H04N5/379—
-
- H04N9/04551—
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
픽셀 그룹으로 분할된 픽셀을 갖는 이미징 방법 및 디바이스가 개시된다. 픽셀 그룹 기반 글로벌 셔터, 및 픽셀 당 두 개의 샘플의 판독이 뒤따르는 픽셀 그룹별로 엇갈린 장 노출 및 단 노출이 제시된다. nxn 픽셀의 그룹으로 분할된 베이어 컬러 필터 어레이에 대한 예시적 방법 및 디바이스가 제공된다.
Description
관련된 출원에 대한 상호 참조
이 출원은 2018년 9월 12일 출원된 미국 가특허출원 제62/730,235호 및 2018년 9월 12일 출원된 유럽 특허출원 제18193941.4호의 우선권의 이익을 주장하며, 양자는 본원에서 그 전체로서 참조로 포함된다.
본 출원은 2018년 1월 16일 출원되고, 명칭이 "이미지 디모자이킹 시스템 및 방법"인 미국 가특허출원 제62/617,709호와 관련될 수 있으며, 이는 본원에서 그 전체로서 참조로 포함된다.
기술분야
본 개시는 상보성 금속 산화물 반도체(CMOS) 이미지 센서에 관한 것으로, 특히 이미지 픽셀의 시간적 디더링된 샘플링(temporal dithered sampling)을 위한 방법 및 장치에 관한 것이다.
CMOS 이미지 센서는 대부분의 소비자 및 전문가용 카메라 시스템에서 널리 사용된다. 도 1에 도시된 바와 같이, 적색, 녹색 및 청색(R, G, B) 컬러 채널을 이미징하는 데 일반적으로 베이어(Bayer) 모자이크 패턴이 사용되며, 캡처 후에 전체 해상도 R, G, B 이미지를 추정하기 위하여 디모자이킹(de-mosaicing) 프로세스가 사용된다. 특히 소비자 애플리케이션의 경우, 판독 중에 픽셀 당 최소 트랜지스터 수로 노출을 허용하고 낮은 전력 소비를 유지하기 때문에 롤링 셔터 판독(rolling shutter readout)이 일반적으로 사용된다. 이 접근법에서, 스캔 라인별로, 각 픽셀 전압이 센서 어레이 아래의 열(column) 버퍼로 동시에 전송되고, 이어서 이들 값이 다중화기를 사용하여 직렬로 판독된다. 열 버퍼로 전송한 후, 해당 행의 각 픽셀의 포토다이오드가 리셋되어 새로운 집적이 시작된다. 이 과정은 후속 행에 대해 반복되지만, 롤링 셔터 접근법에서는 특정 행에 대한 포토다이오드 리셋 신호가 (행 전송 및 판독 시간에 의해) 이전 행에 비해 약간 지연된다. 수직 방향을 따른 이러한 시간적 엇갈림은 빠르게 움직이고 있는 장면 객체에 대한 모션 아티팩트(motion artifact)를 가져올 수 있으며, 가장 일반적인 것은 수직 또는 수평 가장자리의 명백한 구부러짐이다.
고급 과학용 또는 전문가용 카메라의 경우, 글로벌 셔터링 기술이 또한 사용된다. 가장 일반적으로 사용되는 것은 도 2a에 나타난 5 트랜지스터(5T) 픽셀 구조로, 추가적인 리셋 트랜지스터(RsSN)가 포토다이오드(PD)에 연결된다. 이 아키텍처에서는 판독 중 집적(integration while read; IWR)이 허용되어, 샘플링된 신호가 플로팅 확산(floating diffusion; FD) 영역으로 전송되어 행을 판독할 때까지 저장된다. 5T 설계는 판독 전에 FD에 전하가 유지되는 동안 표유 용량성 결합으로 인하여 셔터 효율이 좋지 않다(셔터가 꺼져 있을 때 의도하지 않은 출력 신호가 생성됨).
도 2b는 중간 전하 저장을 위하여 추가적인 고정 저장 다이오드(SD)를 사용하여 글로벌 셔터 효율을 개선하는 7T 픽셀 아키텍처를 보여준다. 이 접근법으로, 동일한 프레임 내에서 장 노출과 단 노출의 순차적 캡처를 허용하는 이중 노출 IWR 메커니즘이 종래 기술에서 입증되었다. 장 노출에 대하여 상관 이중 샘플링(CDS)이 사용될 수 있으며, 이는 해당 노출로부터 리셋 노이즈와 고정 패턴(FP) 노이즈를 크게 줄일 수 있다. 이중 샘플링(DS)은 단 노출에 적용되어, FP 노이즈를 줄일 수 있지만 리셋 노이즈를 줄일 수는 없다. 그러나, SD 영역을 분리하려면 CMOS 센서 파운드리에서 일반적으로 볼 수 없는 추가 도핑 방법이 필요하므로, 이 방법을 대량 생산으로 확장하기 어렵다.
도 2c는 인트라-프레임(intra-frame) 멀티 셔터링을 위한 적층형 CMOS 접근법을 도시한다. 이러한 접근법에서, 상부 실리콘층(201)은 후면 조명 포토다이오드가 있는 4T 픽셀 어레이를 포함한다. 각 포토-사이트(photo-site)에서 마이크로 범프(202) 접점을 사용하여, 이 상부층은 DS/CDS 회로 및 다중 노출 선택 로직을 포함하는 하위 수준 어레이에 연결된다. 픽셀 피치는 10μm이며, 크기는 주로 각 단위 셀에서 하위 수준 회로(203)의 상대적 복잡도에 의해 결정된다. 이러한 적층형 설계는 설계가 두 개의 개별 층에 구현된다는 점을 고려할 때 개선된 포토다이오드 필 팩터(fill factor)를 달성하는 데 도움이 될 수 있다.
2017년 2월 16일에 출원되고, 2017년 2월 16일에 공개되고, 명칭이 "시간적 인터레이싱을 사용하여 표준 프레임 속도 비디오에서 높은 프레임 속도 콘텐츠를 인코딩하는 장치 및 방법"이며, 본원에 그 전체로서 참조로 포함되는 PCT 출원 WO 2017/146972 A1에 설명된 바와 같이, 높은 프레임 속도에서 사진을 캡처하는 것은 대역폭 및 노이즈 문제로 인해 방해를 받는다. 캡처된 사진의 수가 많을수록 파이프라인으로 전송되는 초당 데이터 양이 증가하여 대역폭에 영향을 미치고 프레임 속도가 높을수록 노출 시간이 짧아지고 사진과 연관된 노이즈가 증가한다. 그러나, 높은 프레임 속도의 비디오는 모션으로 인한 흔들림(judder) 및 과도한 블러링과 같은 모션 아티팩트를 줄일 수 있다. 위의 포함된 출원은 대역폭 및 디스플레이 기술의 연관 비용 없이 더 높은 인지 가능한 프레임 속도를 제공할 수 있는 방법 및 장치를 개시한다. 즉, 이러한 방법 및 장치는 프레임 데이터 전송 속도를 증가시킬 필요 없이 높은 프레임 속도 재구성을 달성하기 위한 메커니즘을 제공한다.
위의 포함된 출원에 개시된 방법 및 장치는 기판 상에 배치된 픽셀 이미지 센서 어레이를 포함하는 이미징 시스템을 나타내며, 상기 픽셀 이미지 센서 어레이는 복수의 픽셀을 포함한다. 이미징 시스템은 상기 복수의 픽셀의 노출을 트리거링하기 위하여 상기 픽셀 이미지 센서 어레이에 결합된 멀티-스테이지 타이머를 더 포함하고, 여기에서 픽셀은 N개의 서브셋으로 그룹화되고, 멀티-스테이지 타이머는 N개의 서브셋 각각에 대하여 상기 서브셋의 픽셀의 상이한 캡처 지속시간의 적어도 두 개의 노출의 노출 시퀀스를 트리거링하도록 구성되며, 여기에서 상이한 서브셋의 노출 시퀀스의 시작 시간은 미리 결정된 오프셋만큼 시간적으로 오프셋되고, 시퀀스는 동일한 전체 지속시간 T를 갖고 미리 결정된 시간 오프셋 Toffset은 상기 전체 지속시간 T보다 작다. 예로서, 상이한 캡처 지속시간의 두 개의 노출은 단 노출 및 장 노출일 수 있다. 도 3a 내지 도 3b는 이러한 개념을 설명하기 위한 다른 예를 도시하며 여기에서 베이어 모자이크가 도시되고 픽셀은 3x3 픽셀 그룹으로 분할되고 각 셀에서 픽셀 유형 0-8로 라벨링된다. 적색, 청색 및 녹색은 각 픽셀에서 문자 R, G, B로 표시된다. 이 예에서 캡처 프레임 속도는 30fps(초당 프레임)이다. 각 픽셀 유형에 대하여, 각각 프레임의 1/9 및 8/9의 지속 시간(즉 30fps의 프레임 속도를 기준으로 1/270 및 8/270초)의 단 노출과 장 노출이 있다. 도 3b에 도시된 바와 같이, 각 픽셀 유형의 단 노출과 장 노출은 이전 픽셀 유형에 대해 프레임의 1/9만큼 엇갈리게 된다. 즉, 동일한 예에 대하여, 수신 측에서는 픽셀을 3x3 = 9 픽셀의 셀로 그룹화하고 이전 픽셀 유형에 대해 프레임의 1/9의 지속시간만큼 후속 픽셀 유형의 단 노출과 장 노출을 엇갈리게 하여 30fps의 데이터 전송으로 270fps의 비디오 재구성이 가능하다.
전술한 바를 고려하여, 높은 필 팩터를 제공하고 롤링 셔터 접근법을 사용한 결과로서의 모션 아티팩트를 방지하는 고효율의 확장 가능한 CMOS 센서 설계가 필요하고 매우 요구된다. 본 개시에서 교시된 방법 및 장치는 그러한 요구를 다룬다. 나아가, 상세히 설명될 바와 같이, 개시된 방법 및 장치는 또한 도 3a 내지 도 3b에 도시된 바와 같이 위의 포함된 출원에 개시된 개념을 채택한다.
개시의 제1 양상에 따르면, N개의 픽셀 사이트의 그룹으로 분할된 복수의 픽셀 사이트를 포함하고, N은 1보다 큰 정수인 이미지 센서가 제공되며, N개의 픽셀 사이트의 픽셀 사이트는 N개의 연속된 숫자의 시퀀스를 사용하여 픽셀 유형으로 라벨링되고; N개의 픽셀 사이트의 픽셀 사이트는 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스를 거치도록 구성되어, 제1 노출에 대응하는 제1 픽셀 신호 및 제2 노출에 대응하는 제2 픽셀 신호를 생성하고; 이미지 센서는 제2 노출 이후에 제1 픽셀 신호 및 제2 픽셀 신호가 판독되도록 구성되고; 연속적인 픽셀 유형의 픽셀 사이트의 노출 시퀀스의 시작 시간은 설정된 오프셋 시간만큼 엇갈리고; 복수의 픽셀 사이트는 동일한 프레임 시간을 가지며, 픽셀 사이트의 프레임 시간은 제1 캡처 지속시간, 제2 캡처 지속시간, 판독 시간 및 블랭킹 시간의 합으로 정의된다.
개시의 제2 양상에 따르면, 픽셀 사이트 배열 및 저장 배열을 포함하는 전자 회로가 제공되며, 픽셀 사이트 배열은 N은 1보다 큰 정수인 N개의 픽셀 사이트 및 플로팅 확산 회로를 포함하고; N개의 픽셀 사이트의 픽셀 사이트는 포토다이오드, 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 플로팅 확산 회로로 전송되는 픽셀 사이트 전송 트랜지스터를 포함하고; N개의 픽셀 사이트의 픽셀 사이트는 N개의 연속된 숫자의 시퀀스를 사용하여 픽셀 유형으로 라벨링되고; 플로팅 확산 소자는: i) 노출로 인해 생성된 픽셀 신호로부터의 전하를 저장하는 플로팅 확산 소자; ii) 플로팅 확산 소자에 연결되고 플로팅 확산 커패시터를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및 iii) 소스 팔로워 구성으로 배열되고 플로팅 확산 소자를 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함하고; 플로팅 확산 소자는 N개의 픽셀 사이트 사이에서 공유되고; N개의 픽셀 사이트의 픽셀 사이트 전송 트랜지스터는 한 번에 N개의 픽셀 사이트의 하나의 픽셀 사이트를 플로팅 확산 소자와 연결하기 위하여 한 번에 하나씩 활성화되고; 픽셀 사이트 배열 및 저장 배열은 별도의 다이 또는 칩에서 구현되고; 별도의 다이 또는 칩은 마이크로 범프를 통해 서로 연결된다.
개시의 제3 양상에 따르면, 복수의 픽셀 사이트를 제공하는 것; 복수의 픽셀 사이트를 N은 1보다 큰 정수인 N개의 픽셀 사이트의 그룹으로 분할하는 것; N개의 픽셀 사이트의 픽셀 사이트를 픽셀 유형으로 라벨링하기 위하여 N개의 연속적인 정수의 시퀀스를 사용하는 것; 동일한 픽셀 유형의 픽셀 사이트를 제1 캡처 지속시간의 제1 노출에 노출하여 제1 픽셀 신호를 생성하는 것; 동일한 픽셀 유형의 픽셀 사이트를 제2 캡처 지속시간의 제2 노출에 노출하여 제2 픽셀 신호를 생성하는 것; 제1 픽셀 신호 및 제2 픽셀 신호를 판독하는 것; 및 연속적인 픽셀 유형의 픽셀 사이트의 제1 노출, 제2 노출, 판독 및 블랭킹 시간을 설정된 오프셋 시간만큼 엇갈리게 하는 것을 포함하는 이미징 방법이 제공된다.
개시의 제4 양상에 따르면, 픽셀 사이트 배열 및 저장 배열을 포함하는 전자 회로가 제공되고, 픽셀 사이트 배열은 N은 1보다 큰 정수인 N개의 픽셀 사이트 및 플로팅 확산 회로를 포함하고; N개의 픽셀 사이트의 픽셀 사이트는 포토다이오드, 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 플로팅 확산 회로로 전송되는 픽셀 사이트 전송 트랜지스터를 포함하고; N개의 픽셀 사이트의 픽셀 사이트는 N개의 연속된 숫자의 시퀀스를 사용하여 픽셀 유형으로 라벨링되고; 플로팅 확산 소자는: i) 노출로 인해 생성된 픽셀 신호로부터의 전하를 저장하는 플로팅 확산 소자; ii) 플로팅 확산 소자에 연결되고 플로팅 확산 커패시터를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및 iii) 소스 팔로워 구성으로 배열되고 플로팅 확산 소자를 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함하고; 플로팅 확산 소자는 N개의 픽셀 사이트 사이에서 공유된다.
개시의 제5 양상에 따르면, 픽셀 사이트 배열 및 저장 배열을 포함하는 전자 회로에 있어서, 픽셀 사이트 배열은 N은 1보다 큰 정수인 N개의 픽셀 사이트 및 플로팅 확산 회로를 포함하고; N개의 픽셀 사이트의 픽셀 사이트는 포토다이오드, 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 플로팅 확산 회로로 전송되는 픽셀 사이트 전송 트랜지스터를 포함하고; 플로팅 확산 소자는: i) 노출로 인해 생성된 픽셀 신호로부터의 전하를 저장하는 플로팅 확산 커패시터; ii) 플로팅 확산 커패시터에 연결되고 플로팅 확산 커패시터를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및 iii) 소스 팔로워 구성으로 배열되고 플로팅 확산 커패시터를 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함하고; 플로팅 확산 소자는 N개의 픽셀 사이트 사이에서 공유되고; 픽셀 사이트 배열 및 저장 배열은 별도의 다이 또는 칩에서 구현되고; 별도의 다이 또는 칩은 마이크로 범프를 통해 서로 연결되고; N개의 픽셀 사이트의 픽셀 사이트는 N이 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스를 거치도록 구성되어, 제1 노출에 대응하는 제1 픽셀 신호에 이어 제2 노출에 대응하는 제2 픽셀 신호를 생성하고; 전자 회로는 제2 노출 이후에 제1 픽셀 신호 및 제2 픽셀 신호가 판독되도록 구성되고; N개의 픽셀 사이트의 연속적인 픽셀 사이트의 노출 시퀀스의 시작 시간은 설정된 오프셋 시간만큼 엇갈리고; N개의 픽셀 사이트의 픽셀 사이트는 동일한 프레임 시간을 가지며, N개의 픽셀 사이트의 픽셀 사이트의 전체 프레임 시간은 제1 캡처 지속시간, 제2 캡처 지속시간 및 판독 시간의 합으로 정의되고; N개의 픽셀 사이트의 모든 픽셀 사이트의 제1 캡처 지속시간은 동일하고; N개의 픽셀 사이트의 모든 픽셀 사이트의 제2 캡처 지속시간은 동일하고; N개의 픽셀 사이트의 모든 픽셀 사이트의 판독 시간은 동일하며; 두 개의 샘플은 제1 샘플 및 제2 샘플을 포함하고: 제1 샘플은 플로팅 확산 리셋 트랜지스터를 활성화함으로써 플로팅 확산 커패시터가 리셋된 후 플로팅 확산 커패시터에 걸치는 전하에 대응하고; 제2 샘플은 N개의 픽셀 사이트의 대응하는 픽셀 사이트의 제1 노출로 인하여 생성된 전하에 대응한다.
도 1은 베이어 모자이크 구조 셀을 도시한다.
도 2a는 종래 기술의 5 트랜지스터(5T) 픽셀 구조를 도시한다.
도 2b는 종래 기술의 7 트랜지스터(7T) 픽셀 구조를 도시한다.
도 2c는 인트라-프레임 멀티 셔터링을 위한 종래 기술의 적층형 CMOS 접근법을 도시한다.
도 3a는 픽셀이 3x3 픽셀의 셀로 분할되는 종래 기술의 베이어 모자이크를 도시한다.
도 3b는 도 3a의 베이어 모자이크의 픽셀 유형의 종래 기술의 엇갈린 단 노출과 장 노출을 도시한다.
도 4a는 본 개시의 일 실시예에 따른 전자 회로를 도시한다.
도 4b는 본 개시의 다른 실시예에 따른 저장 배열을 도시한다.
도 5a 내지 도 5b는 본 개시의 교시에 따른 이미지 센서의 글로벌 타이밍 및 판독 시퀀스를 도시한다.
도 6은 도 4b에 도시된 저장 배열과 관련된 다양한 신호의 타이밍도를 나타낸다.
도 2a는 종래 기술의 5 트랜지스터(5T) 픽셀 구조를 도시한다.
도 2b는 종래 기술의 7 트랜지스터(7T) 픽셀 구조를 도시한다.
도 2c는 인트라-프레임 멀티 셔터링을 위한 종래 기술의 적층형 CMOS 접근법을 도시한다.
도 3a는 픽셀이 3x3 픽셀의 셀로 분할되는 종래 기술의 베이어 모자이크를 도시한다.
도 3b는 도 3a의 베이어 모자이크의 픽셀 유형의 종래 기술의 엇갈린 단 노출과 장 노출을 도시한다.
도 4a는 본 개시의 일 실시예에 따른 전자 회로를 도시한다.
도 4b는 본 개시의 다른 실시예에 따른 저장 배열을 도시한다.
도 5a 내지 도 5b는 본 개시의 교시에 따른 이미지 센서의 글로벌 타이밍 및 판독 시퀀스를 도시한다.
도 6은 도 4b에 도시된 저장 배열과 관련된 다양한 신호의 타이밍도를 나타낸다.
정의
본 개시 전체에 걸쳐, 용어 "플로팅 확산(floating diffusion)"은 이미지 센서의 픽셀의 포토다이오드에 의해 운반되는 전하 패킷을 센서 출력에서 감지될 수 있는 전압 변화로 변환하는 데 사용되는 전하 감지 회로를 지칭하는 데 사용된다. 용어 "픽셀 샘플"또는 "픽셀 신호"는 이러한 전압 변화에 기반한 신호를 설명하는 데 사용된다.
본 개시 전체에 걸쳐, 용어 "상관 이중 샘플링(correlated double sampling)"은 원하지 않는 오프셋을 제거할 수 있는 전압 또는 전류와 같은 전기적 값을 측정하는 방법을 설명하는 데 사용된다. 이는 센서 출력을 측정할 때 자주 사용된다. 센서의 출력은 알려진 조건에서 한 번, 알려지지 않은 조건에서 한 번으로 두 번 측정된다. 그런 다음, 측정되는 물리량에 대해 알려진 관계를 가진 값을 생성하기 위해, 알려진 조건에서 측정된 값이 알려지지 않은 조건으로부터 감산된다. 이미지 센서에서 사용되는 경우, 상관 이중 샘플링은 각 노출 시간의 끝에서 픽셀의 기준 전압(즉, 리셋 후 픽셀의 전압)이 픽셀의 신호 전압(즉, 노출 종료에서 픽셀의 전압)으로부터 제거되는 노이즈 감소 기술이다.
본 개시 전체에 걸쳐, 용어 "픽셀 사이트(pixel site)"는 포토다이오드와 트랜지스터를 포함하는 전자 회로를 설명하는 데 사용된다. 이러한 전자 회로는 빛에 노출될 때 전하를 생성하고 이러한 전하를 저장 또는 리셋 및/또는 이러한 전하를 저장 회로와 같은 다른 인접 회로에 전송할 수 있다.
본 개시 전체에 걸쳐, 용어 "셔터"는 장면의 영구적인 이미지를 캡처하기 위해 감광성 디지털 센서를 빛에 노출시킴으로써, 빛이 정해진 시간 동안 통과하도록 허용하는 디바이스를 설명하는 데 사용된다.
본 개시 전체에 걸쳐, 용어 "글로벌 셔터(global shutter)"는 이미지의 전체 영역을 동시에 노출하는 유형의 셔터(이미지 센서에서 사용됨)을 설명하는 데 사용된다. 이는 이미지의 한쪽에서 다른쪽으로, 일반적으로 한 줄씩 이미지를 순차적으로 노출하는 다른 유형의 셔터(이미지 센서에서 사용됨)에 대해 본 개시 전체에 걸쳐 사용될 용어 "롤링 셔터(rolling shutter)"와 대조된다.
설명
도 4a는 본 개시의 일 실시예에 따른 전자 회로(400A)를 도시한다. 앞서 언급한 바와 같이, 전자 회로(400A)는 이미지 픽셀이 NxM 픽셀의 그룹으로 분할되는 위의 포함된 출원에 개시된 개념을 채택한다. 더 자세히 후술하는 바와 같이, 복수의 전자 회로(400A)를 포함하는 이미지 센서는 픽셀 유형에 기반한 글로벌 셔터와 픽셀 당 두 개의 샘플의 픽셀 유형에 기반한 엇갈린 판독을 통합하도록 설계될 수 있다.
도 3a를 참조하면, 제한이 아닌 예로서, 도 1에 도시된 바와 같은 베이어(Bayer) 모자이크 픽셀이 고려되며, 여기에서 이러한 픽셀은 3x3 픽셀의 상이한 그룹으로 분리되며, 이러한 그룹 내의 픽셀은 픽셀 유형 0-8(0과 8도 포함)로 라벨링된다. 즉, 픽셀 유형은 9개(각 그룹 내의 픽셀 수)의 연속적인 정수(0 내지 8)의 시퀀스로 표현된다. 동작 중에, 픽셀의 각 유형에 속하는 각 픽셀은, 본 개시의 실시예에 따라 장 노출 및 단 노출을 겪을 수 있다. 도 5a-5b는 동작 중에 도 4a의 전자 회로(400A)와 연관된 예시적인 타이밍도(500A, 500B)를 도시한다. 타이밍도(500A, 500B)는 단 노출 및 장 노출과 관련된 타이밍과 각 픽셀 유형 0-8의 판독을 나타낸다. 수직 점선이 있는 블록은 장 노출 시간을 나타내고, 패턴이 없는 블록은 단 노출 시간을 나타내며, 줄무늬 패턴이 있는 블록은 판독 시간을 나타낸다. 도 5a에 도시된 바와 같이, 위와 동일한 예를 계속하여, 이들 각 픽셀 유형의 노출 및 판독은 이전 유형에 대해 프레임의 1/9과 동일한 설정된 오프셋 시간(9는 픽셀 유형 0-8로 라벨링된 각 그룹의 픽셀 수인 3x3과 동일)만큼 엇갈리게 된다. 예를 들어, 단 노출 및/또는 장 노출의 시작 및 종료와 픽셀 유형 2에 대한 판독은 픽셀 유형 1 이후 프레임의 1/9에서 발생할 것이다. 센서 픽셀의 판독은 픽셀 유형 0에서 시작하여, 픽셀 유형 1 등이 이어질 수 있다. 각 픽셀 유형은 전체 센서 픽셀의 1/9를 포함할 것이며, 판독 동안, 각 픽셀은 출력에서 생성되는 단 노출 및 장 노출 값을 가질 것이다. 센서에서 판독된 샘플이 두 배이므로, 판독 데이터 속도는 프레임 속도에 픽셀 수를 곱한 것의 두 배가 될 것이다. 예를 들어, 초당 30 프레임의 프레임 속도에서 동작되는 센서의 경우, 출력 데이터 속도는 30 * Npix * 2 = 60 * Npix가 되며, 여기에서 Npix는 센서의 픽셀 수와 같다. 소비자 센서에서 롤링 셔터의 일반적 사용과는 대조적으로, 글로벌 셔터링은 픽셀 유형 내의 모든 픽셀에 대해 사용될 수 있다는 점에 유의하여야 한다. 이는 다른 픽셀 유형의 픽셀에 대해 노출 시작 또는 종료를 트리거링하지 않고, 동일한 픽셀 유형 내의 픽셀이 동시에 노출될 수 있음을 의미한다. 도 5a 내지 도 5b를 참조하면, 당업자는 개시의 사상 및 범위를 벗어나지 않고 장 노출 및 단 노출이 임의의 순서로 실행될 수 있음을 이해할 것이다(예를 들어, 장 노출 먼저 다음에 단 노출, 또는 단 노출 먼저 이어서 장 노출).
위에서 언급한 예를 다시 참조하여, 당업자는 베이어 필터가 발명을 설명하기 위한 예로서 사용된다는 것을 이해할 것이다. 발명의 사상 및 범위를 벗어나지 않고, CYYM(시안, 노랑, 노랑, 마젠타), CYGM(시안, 노랑, 녹색, 마젠타), RGBW(적색, 녹색, 청색, 흰색) 또는 이와 유사한 것과 같은 베이어 필터가 아닌 컬러 필터가 사용될 수 있는 다른 실시예가 설계될 수 있거나, 그레이 스케일 또는 3칩 카메라 장비의 경우 필터는 전역적일 수 있다. 도 5a 내지 도 5b를 참조하면, 프레임 시간은 단 노출과 장 노출의 합에 판독 시간을 더하고, 원하는 프레임 속도를 달성하는 데 필요한 블랭킹(blanking) 시간을 더한 것과 같다. 본 개시의 실시예에 따르면, 모든 픽셀 유형에 대한 프레임 시간은 동일하다. 본 개시의 추가 실시예에 따르면, 연속적인 픽셀 유형 사이의 설정된 오프셋 시간은 각 프레임의 전체 지속 시간(프레임 시간)을 각 그룹의 픽셀 수(위에 언급된 예의 경우 9)로 나눈 것과 같거나 이보다 작을 수 있다. 본 개시에 따른 실시예는 또한 오프셋 시간이 프레임 시간을 각 그룹의 픽셀 수로 나눈 것보다 크도록 구상될 수 있으며, 이 경우 연속적인 픽셀 유형의 노출 및 판독을 엇갈리게 하면서(staggering) 더 많은 저장 요소가 신호 정보를 저장하는 데 사용될 수 있다. 본 개시의 추가 실시예에 따르면, 이미지 픽셀은 NxM 픽셀의 그룹으로 분할될 수 있으며, 여기에서 N 및 M은 1보다 큰 정수이다.
도 4a를 참조하면, 전자 회로(400A)는 픽셀 사이트 배열(410) 및 저장 배열(420)을 포함한다. 픽셀 사이트 배열(410)은 복수의 픽셀 사이트(415_0,…, 415_N)를 포함하고, 각 픽셀 사이트(415_i, i = 0, .., N)는 포토다이오드(PDi), 리셋 라인(RPDi) 으로부터 대응하는 포토다이오드 리셋 신호를 수신하도록 구성되는 리셋 트랜지스터(Ti) 및 전송 트랜지스터(TXi)를 포함한다. 그룹 내 픽셀 유형의 시간적 엇갈림으로 인하여, 이 설계는 공유 플로팅 확산 아키텍처를 활용할 수 있다. 즉, 복수의 픽셀 사이트의 전송 트랜지스터(TX1,…, TXN)는 플로팅 확산 소자(411)를 공유한다. 이와 같이, 3x3 픽셀 그룹의 동일한 예를 계속하여, 본 개시의 실시예에 따르면, 플로팅 확산 소자(411)는 한 번에 하나 이상의 픽셀(3x3 픽셀의 그룹 내)에 의해 주소가 지정되지 않을 수 있다. 플로팅 확산 소자(411)는 플로팅 확산 트랜지스터(TFD)에 연결된 연관된 플로팅 확산 커패시턴스(CFD)를 갖는다. 플로팅 확산 트랜지스터는 리셋 라인(RPD) 및 연결된 회로 소자에 대한 신호 분리 및 복제를 제공하는 소스 팔로워 트랜지스터(TSF)를 갖는다. 저장 배열(420)은 동작 중에 픽셀 사이트 배열(410)에 의해 생성되는 픽셀 신호를 저장하는 데 사용될 수 있다.
도 4b는 본 개시의 일 실시예에 따른 도 4a의 저장 배열(420)의 예시적인 구현을 도시한다. 도 4b에 도시된 저장 배열(420)은 제1 서브 회로(421) 및 제2 서브 회로(422)에 대한 상관 이중 샘플링(CDS)을 구현할 수 있다. 이는 다른 픽셀 신호를 동시에 판독하는 동안, 픽셀 사이트로부터 픽셀 신호 저장(두 개의 샘플)을 허용한다. 제3 서브 회로(423)는 다음 단락에서 자세히 설명하는 것과 같이 단 노출 신호의 저장을 위해 설계된다. 또한 도 4b에 도시된 바와 같이, 제1, 제2 및 제3 서브 회로(421, 422, 423)의 구성 요소는 각각 인덱스 A, B 및 S로 라벨링된다. 저장 배열(420)은 저장 배열(420)을 픽셀 사이트 배열(410)에 연결하는 데 사용될 수 있는 입력(460)을 더 포함한다.
각 픽셀에 대한 장 노출 및 단 노출의 지속 시간 및 판독 시퀀스를 설명하고 동작 동안 도 4a의 전자 회로(400A)의 다양한 요소의 기능을 더 상세히 설명하기 위하여 도 4a 내지 도 6의 조합이 참조된다. 유형 0의 픽셀의 경우, 리셋 라인(RPD0)에 짧은 리셋 신호를 강제함으로써 장 노출이 개시된다. 이는 이미지 센서 상의 모든 유형 0 픽셀에 적용된다. 즉, 리셋 트랜지스터 Ti(i = 1, 2,…, N)는 각 픽셀 유형에 걸쳐 전체적으로(즉, 동일한 유형의 모든 픽셀) 활성화된다(따라서 대응하는 포토다이오드를 리셋함). 장 노출 0이 완료되기 직전에, 공통 커패시터(CFD)가 리셋되어, 제1 서브 회로(421)에 대한 CDS를 초기화하는 데 사용될 수 있는 제1 픽셀 신호(장 노출 동안 픽셀 사이트 당 두 개의 샘플 중 첫 번째 샘플)를 생성한다. 즉, 도 6에서 볼 수 있듯이, 리셋 라인(RFD)이 활성화된 다음 비활성화되고, 신호 라인(SEL, SA, S1A, RA)이 모두 활성화된다(도 6 참조). 그 후, 장 노출로부터 생성된 제2 픽셀 신호(장 노출 동안 픽셀 사이트 당 두 개의 샘플 중 두 번째 샘플)는 플로팅 확산 소자(FD)로 전달되고 이어서 (C1A)로 전달된다. 이를 위하여, 도 6에서 볼 수 있듯이, 리셋 라인(RFD, RA)이 비활성화되고, 신호 라인(TX0, SEL, SA, S1A)이 모두 활성화된 다음 비활성화된다.
CMOS 센서에서 생성되는 노이즈의 상당 부분이 플로팅 확산 소자의 리셋에서 비롯되고 이것은 이 소자의 상대적으로 큰 커패시턴스 때문이라는 것이 당 업계에 알려져 있다. 플로팅 확산 커패시터(CFD)를 리셋함으로써, 리셋 전압에 노이즈를 더한 것과 동등한 전압인 제1 픽셀 샘플이 생성되고, 그 결과 커패시터(C2A)가 노이즈와 동등한 전압을 전송할 것이라는 것을 당업자는 이해할 것이다. 또한 장 노출로 인한 제2 픽셀 신호 전송의 결과로서, 신호와 플로팅 확산 노이즈를 더한 것과 동등한 전압이 커패시터(C1A)에 걸쳐 실제적으로 나타난다는 것을 당업자는 이해할 것이다. 도 4b를 참조하면, 판독 동안, 판독된 신호는 본질적으로 커패시턴스 (C1A)와 (C2A)에 걸친 전압 간의 차이이며, 이는 플로팅 확산 리셋 노이즈로 인한 전압은 상관 이중 샘플링에 의해 차감될 것이라는 것을 의미한다.
도 4a 내지 도 6을 더 참조하면, 장 노출이 플로팅 확산 요소로부터 전송된 후, 단 노출을 시작하기 위하여 짧은 리셋 신호가 (RPD0)로 전송된다. 단 노출의 종료에서, 포토다이오드(PD0)로부터의 픽셀 신호는 신호 라인(TX0, SEL, SS)을 활성화하고 두 신호 라인(SA, S1A)을 비활성화하여 커패시터(C1S)로 전송된다. 단 노출에 대응하는 픽셀 신호가 저장의 제3 서브 회로(423)로 전송되면, 유형 0 픽셀의 짧은 샘플과 긴 샘플은 해당 유형이 판독될 때까지 유지(및 분리)된다. 한편, 유형 1 픽셀의 경우(도 5b 참조), 장 노출이 완료되고 유형 0 픽셀에 대해 설명된 것과 유사한 방식으로 저장 배열(420)의 제2 서브 회로로 전달될 수 있다.
도 4a 내지 도 6을 계속 참조하면, 판독은 신호(RSA)를 활성화한 후에 수행되고, 이에 따라 서브 회로(421)를 열(column) 라인(450)에 연결하여 장 노출 픽셀 신호를 전송한다. 또한, 신호(SELC1S, S1SA)를 활성화한 다음 비활성화하여 단 노출 픽셀 신호가 판독되고 열 라인(450)으로 전송될 것이다. 유형 0 픽셀에 대한 판독이 완료된 후, 그룹 1에 대한 단 노출이 종료되고 해당 전압이 C1S로 전송될 수 있다. 이 과정은 유형 2 픽셀과 후속 픽셀 유형에 대해 계속된다. 당업자는 발명의 사상 및 범위를 벗어나지 않으면서, 서브 회로(421)에 대해 전술한 것과 유사한 방식으로 상관 이중 샘플링이 서브 회로(423)에 대해서도 구현될 수 있는 실시예가 또한 구상될 수 있음을 이해할 것이다.
도 4a를 계속 참조하고, 본 개시의 추가 실시예에 따르면, 전자 회로(400A)는 판독 전에 픽셀 신호를 저장하기 위하여, 도 2c와 관련하여 앞서 설명한 바와 같이, 적층형 CMOS 센서 기술을 채택함으로써 설계될 수 있다. 그러한 실시예에서, 픽셀 사이트 배열(410) 및 저장 배열(420)은 별도의 실리콘 층으로, 예를 들어, 도 4a에 나타낸 바와 같이 상부 실리콘 층 및 하부 실리콘 층으로 구현될 수 있다. 즉, 픽셀 사이트 배열(410) 및 저장 배열(420)은 별도의 다이 칩 상에 구현될 수 있다. 또한, 픽셀 사이트 배열(410) 및 저장 배열(420)은 예를 들어 마이크로 범프 접촉을 나타낼 수 있는 마이크로 접촉(430)을 통해 연결될 수 있다. 당업자는 공유된 플로팅 확산 영역(411)을 구현함으로써 개선된 포토다이오드 필 팩터가 달성될 수 있음을 이해할 것이다. 이 점을 더 명확하게 하기 위하여, 앞서 설명한 3x3 픽셀의 픽셀 그룹의 예를 계속하면, 픽셀 사이트 배열(410)은 21 개의 트랜지스터(2 x 9 + 3 = 21)를 포함하므로, 3x3 픽셀의 각 그룹은 실제적으로 픽셀 사이트 당 21/9 = 2.33 트랜지스터를 가지고, 더 작은 픽셀과 더 큰 포토다이오드 필 팩터를 가능하게 한다.
본 개시에 설명된 방법 및 시스템은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수 있다. 블록, 모듈 또는 구성요소로 설명된 특징은 함께 (예를 들어, 집적 로직 디바이스와 같은 로직 디바이스에서) 또는 별도로 (예를 들어, 별도의 연결된 로직 디바이스로) 구현될 수 있다. 본 개시의 방법의 소프트웨어 부분은, 실행될 때, 설명된 방법을 적어도 부분적으로 수행하는 명령을 포함하는 컴퓨터 판독 가능 매체를 포함할 수 있다. 컴퓨터 판독 가능 매체는, 예를 들어, 임의 접근 메모리(RAM) 및/또는 판독 전용 메모리(ROM)를 포함할 수 있다. 명령은 프로세서(예를 들어, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래머블 로직 어레이(FPGA), 그래픽 처리 장치(GPU) 또는 범용 GPU)에 의해 실행될 수 있다.
개시의 다수의 실시예가 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변형이 이루어질 수 있음을 이해할 것이다. 따라서, 다른 실시예는 다음 청구항의 범위 내에 있다.
위에서 설명된 예는 개시의 실시예를 만들고 사용하는 방법에 대한 완전한 개시 및 설명으로서 당업자에게 제공되며, 발명자/발명자들이 그 개시로 간주하는 범위를 제한하고자 의도하지 않는다.
당업자에게 명백한 본원에 개시된 방법 및 시스템을 수행하기 위한 전술한 모드의 변형은 다음의 청구항의 범위 내에 있는 것으로 의도된다. 명세서에 언급된 모든 특허 및 간행물은 개시가 속하는 분야의 당업자의 기술 수준을 나타낸다. 이 개시에 인용된 모든 참조 문헌은 각 참조 문헌이 그 전체로서 개별적으로 참조로 포함된 것과 같이 동일한 정도로 참조로 포함된다.
개시는 물론 변경될 수 있는 특정 방법 또는 시스템에 제한되지 않는다는 것이 이해되어야 한다. 본원에서 사용된 용어는 단지 특정 실시예를 설명하기 위한 것이며 제한하려는 의도가 아님이 또한 이해되어야 한다. 이 명세서 및 첨부된 청구범위에서 사용되는 바에 따르면, 단수 형태 "하나의(a, an)" 및 "그(the)"는 내용이 달리 명확하게 지시하지 않는 한, 복수의 지시물을 포함한다. 용어 "복수(plurality)"는 내용이 달리 명확하게 지시하지 않는 한 둘 또는 그 이상을 포함한다. 달리 정의되지 않는 한, 본원에서 사용되는 모든 기술적 및 과학적 용어는 개시가 속하는 분야의 당업자가 일반적으로 이해하는 것과 동일한 의미를 갖는다.
열거된 예시적 실시예
본 발명의 열거된 예시적 실시예(enumerated example embodiment; EEE)가 시간적 디더링된 샘플링을 위한 방법 및 디바이스와 관련하여 위에서 설명되었다. 따라서, 본 발명의 실시예는 아래에 열거된 하나 이상의 예와 관련될 수 있다.
(EEE1.) N개의 그룹으로 분할된 복수의 픽셀 사이트를 포함하는 이미지 센서에 있어서, N은 1보다 큰 정수이며,
N개의 그룹의 그룹의 하나 이상의 픽셀 사이트는 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스를 거치도록 구성되어, 제1 노출에 대응하는 제1 픽셀 신호 및 제2 노출에 대응하는 제2 픽셀 신호를 생성하고;
이미지 센서는 제2 노출 이후에 제1 픽셀 신호 및 제2 픽셀 신호이 판독되도록 구성되고;
N개의 그룹의 연속적인 그룹의 노출 시퀀스의 시작 시간은 설정된 오프셋 시간만큼 엇갈리고;
N개의 그룹의 그룹은 동일한 프레임 시간을 가지며, N개의 그룹의 그룹의 프레임 시간은 제1 캡처 지속시간, 제2 캡처 지속시간 및 판독 시간의 합으로 정의되는 이미지 센서.
(EEE2.) N개의 그룹의 그룹은 컬러 필터 모자이크를 MxM 픽셀의 그룹으로 분할함으로써 형성되며, N= M2이고 M은 1보다 큰 정수인, 열거된 예시적 실시예 1에 언급된 이미지 센서.
(EEE3.) 컬러 필터 모자이크는 a) 베이어(Bayer) 필터, b) CYYM 필터, c) CYGM 필터, 또는 d) RGBW 필터 중 하나인, 열거된 예시적 실시예 1 또는 2에 언급된 이미지 센서.
(EEE4.) 제1 캡처 지속시간과 제2 캡처 지속시간은 상이한, 임의의 앞선 열거된 예시적 실시예에 언급된 이미지 센서.
(EEE5.) 설정된 오프셋 시간은 N개의 그룹의 각 그룹의 프레임 시간을 N으로 나눈 것과 같거나 이보다 작은, 임의의 앞선 열거된 예시적 실시예에 언급된 이미지 센서.
(EEE6.) N개의 그룹의 모든 그룹의 제1 캡처 지속시간은 동일하고;
N개의 그룹의 모든 그룹의 제2 캡처 지속시간은 동일하고;
N개의 그룹의 모든 그룹의 판독 시간은 동일한,
열거된 예시적 실시예 5에 언급된 이미지 센서.
(EEE7.) 픽셀 사이트 배열 및 저장 배열을 포함하는 전자 회로에 있어서,
픽셀 사이트 배열은 N은 1보다 큰 정수인 N개의 픽셀 사이트 및 플로팅 확산 회로를 포함하고;
N개의 픽셀 사이트의 픽셀 사이트는 포토다이오드, 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 플로팅 확산 회로로 전송되는 픽셀 사이트 전송 트랜지스터를 포함하고;
플로팅 확산 소자는:
i) 노출로 인해 생성된 픽셀 신호의 전하를 저장하는 플로팅 확산 커패시터;
ii) 플로팅 확산 커패시터에 연결되고 플로팅 확산 커패시터를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및
iii) 소스 팔로워 구성으로 배열되고 플로팅 확산 커패시터를 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함하고;
플로팅 확산 소자는 N개의 픽셀 사이트 사이에서 공유되는 전자 회로.
(EEE8.) N개의 픽셀 사이트의 픽셀 사이트 전송 트랜지스터는 한 번에 N개의 픽셀 사이트의 하나의 픽셀 사이트를 플로팅 확산 소자와 연결하기 위하여 한 번에 하나씩 활성화되는, 열거된 예시적 실시예 7에 언급된 전자 회로.
(EEE9.) 픽셀 사이트 배열 및 저장 배열은 별도의 다이 또는 칩에서 구현되는, 열거된 예시적 실시예 7 또는 8에 언급된 전자 회로.
(EEE10.) 별도의 다이 또는 칩은 마이크로 범프를 통해 서로 연결되는, 열거된 예시적 실시예 9에 언급된 전자 회로.
(EEE11.) N개의 픽셀 사이트의 픽셀 사이트는, N이 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스를 거치도록 구성되어, 제1 노출에 대응하는 제1 픽셀 신호에 이어 제2 노출에 대응하는 제2 픽셀 신호를 생성하고;
전자 회로는 제2 노출 이후 제1 픽셀 신호 및 제2 픽셀 신호가 판독되도록 구성되고;
N개의 픽셀 사이트의 연속적인 픽셀 사이트의 노출 시퀀스의 시작 시간은 설정된 오프셋 시간만큼 엇갈리고;
N개의 픽셀 사이트의 픽셀 사이트는 동일한 프레임 시간을 가지며, N개의 픽셀 사이트의 픽셀 사이트의 전체 프레임 시간은 제1 캡처 지속시간, 제2 캡처 지속시간 및 판독 시간의 합으로 정의되는, 열거된 예시적 실시예 8, 9 또는 10에 언급된 전자 회로.
(EEE12.) N개의 픽셀 사이트의 모든 픽셀 사이트의 제1 캡처 지속시간은 동일하고;
N개의 픽셀 사이트의 모든 픽셀 사이트의 제2 캡처 지속시간은 동일하고;
N개의 픽셀 사이트의 모든 픽셀 사이트의 판독 시간은 동일한,
열거된 예시적 실시예 7 내지 11 중 어느 하나에 언급된 전자 회로.
(EEE13.) 저장 회로는 서로 연결된 제1, 제2 및 제3 서브 회로를 포함하고,
제1 서브 회로는 N개의 픽셀 사이트 중 제1 픽셀 사이트의 제1 픽셀 신호를 저장하도록 구성되고;
제3 서브 회로는 N개의 픽셀 사이트 중 제1 픽셀 사이트의 제2 픽셀 신호를 저장하도록 구성되고, 이어서 N개의 픽셀 사이트 중 제2 픽셀 사이트의 제2 픽셀 신호를 저장하도록 재구성되고;
제2 서브 회로는 제2 픽셀 사이트의 제1 픽셀 신호를 저장하도록 구성되고;
N개의 픽셀 사이트의 제1 및 제2 픽셀 사이트는 연속적인 픽셀 사이트인, 열거된 예시적 실시예 10에 언급된 전자 회로.
(EEE14.) 제1 픽셀 신호는 픽셀 사이트당 두 개의 샘플을 포함하는, 열거된 예시적 실시예 11에 언급된 전자 회로.
(EEE15.) 두 개의 샘플은 제1 샘플 및 제2 샘플을 포함하고,
제1 샘플은 플로팅 확산 리셋 트랜지스터를 활성화함으로써 플로팅 확산 커패시터가 리셋된 후 플로팅 확산 커패시터에 걸치는 전하에 대응하고;
제2 샘플은 N개의 픽셀 사이트의 대응하는 픽셀 사이트의 제1 노출로 인하여 생성된 전하에 대응하는, 열거된 예시적 실시예 12에 언급된 전자 회로.
(EEE16.) 제2 픽셀 신호는 N개의 픽셀 사이트 중 대응하는 픽셀 사이트의 제2 노출로 인하여 생성된 전하에 대응하는, 열거된 예시적 실시예 13 내지 15 중 어느 하나에 언급된 전자 회로.
(EEE17.) 제1 서브 회로는 제1 커패시터, 제2 커패시터, 및 제1 커패시터 및/또는 제2 커패시터에 연결되는 복수의 제1 서브 회로 트랜지스터를 포함하고;
제2 서브 회로는 제3 커패시터, 제4 커패시터, 및 제3 커패시터 및/또는 제4 커패시터에 연결되는 복수의 제2 서브 회로 트랜지스터를 포함하고;
제3 서브 회로는 제5 커패시터 및 제5 커패시터와 연결되는 복수의 제3 서브 회로 트랜지스터를 포함하고;
제1 픽셀 사이트의 제1 샘플에 대응하는 전하는 제1 서브 회로의 판독까지 제1 커패시터에 걸쳐 저장 및 유지되고;
제1 픽셀 사이트의 제2 샘플에 대응하는 전하는 제1 서브 회로의 판독까지 제2 커패시터에 걸쳐 저장 및 유지되고;
제2 픽셀 사이트의 제1 샘플에 대응하는 전하는 제2 서브 회로의 판독까지 제3 커패시터에 걸쳐 저장 및 유지되고;
제2 픽셀 사이트의 제2 샘플에 대응하는 전하는 제2 서브 회로의 판독까지 제4 커패시터에 걸쳐 저장 및 유지되고;
제1 픽셀 사이트의 제2 픽셀 신호에 대응하는 전하는 제1 서브 회로의 판독까지 제5 커패시터에 걸쳐 저장 및 유지되고;
제2 픽셀 사이트의 제2 픽셀 신호에 대응하는 전하는 제1 서브 회로의 판독 후에 제5 커패시터에 걸쳐 저장되고 제2 서브 회로의 판독까지 제5 커패시터에 걸쳐 유지되며;
제1, 제2 및 제3 서브 회로의 서브 회로는 제1 트렌지스터 세트와 제2 트렌지스터 세트를 포함하고,
서브 회로에서의 전하 저장 동안 제1 트렌지스터 세트가 활성화되고 제2 트렌지스터 세트가 비활성화되고;
서브 회로의 판독 동안 제1 트렌지스터 세트가 비활성화되고 제2 트렌지스터 세트가 활성화되는, 열거된 예시적 실시예 14에 언급된 전자 회로.
(EEE18.) 열거된 예시적 실시예 11 내지 17 중 어느 하나에 언급된 전자 회로를 복수 개 포함하며,
픽셀 사이트는 N개의 픽셀 그룹으로 분할되고, N은 1보다 큰 정수이며, N개의 픽셀 그룹의 각 픽셀 그룹은 복수의 전자 회로의 대응하는 픽셀 사이트를 포함하고;
픽셀 사이트 리셋 트랜지스터는 N개의 픽셀 그룹의 각 픽셀 그룹에 걸쳐 전역적으로 활성화되는 이미지 센서.
(EEE19.) 복수의 픽셀 사이트를 제공하는 것;
복수의 픽셀 사이트를 N은 1보다 큰 정수인 N개의 그룹으로 분할하는 것;
N개의 그룹의 그룹의 픽셀 사이트를 제1 캡처 지속시간의 제1 노출에 노출하여 제1 픽셀 신호를 생성하는 것;
N개의 그룹의 그룹의 픽셀 사이트를 제2 캡처 지속시간의 제2 노출에 노출하여 제2 픽셀 신호를 생성하는 것;
제1 픽셀 신호 및 제2 픽셀 신호를 판독하는 것; 및
연속적인 픽셀 사이트의 제1 노출, 제2 노출 및 판독을 설정된 오프셋 시간만큼 엇갈리게 하는 것을 포함하는 이미징 방법.
(EEE20.) N개의 그룹의 그룹은 컬러 필터 모자이크를 MxM 픽셀의 그룹으로 분할함으로써 형성되며, N= M2이고 M은 1보다 큰 정수인, 열거된 예시적 실시예 19에 언급된 방법.
(EEE21.) 컬러 필터 모자이크는 a) 베이어(Bayer) 필터, b) CYYM 필터, c) CYGM 필터, 또는 d) RGBW 필터 중 하나인, 열거된 예시적 실시예 19 또는 20에 언급된 이미징 방법.
(EEE22.) 제1 캡처 지속시간과 상기 제2 캡처 지속시간은 상이한, 열거된 예시적 실시예 19, 20 또는 21에 언급된 이미징 방법.
(EEE23.) 설정된 오프셋 시간은 N개의 그룹의 각 그룹의 프레임 시간을 N으로 나눈 것과 같거나 이보다 작은, 열거된 예시적 실시예 20, 21 또는 22에 언급된 이미징 방법.
(EEE24.) N개의 그룹의 모든 그룹의 제1 캡처 지속시간은 동일하고;
N개의 그룹의 모든 그룹의 제2 캡처 지속시간은 동일하고;
N개의 그룹의 모든 그룹의 판독 시간은 동일한,
열거된 예시적 실시예 21, 22 또는 23에 언급된 이미징 방법.
Claims (17)
- 복수의 전자 회로를 포함하는 이미지 센서로서,
각각의 전자 회로는 픽셀 사이트 배열(pixel site arrangement) 및 저장 배열(storage arrangement)을 포함하고, 상기 픽셀 사이트 배열은 NxM 픽셀 사이트의 그룹 및 플로팅 확산 회로를 포함하고 - N 및 M은 1보다 큰 정수임 - ;
상기 NxM 픽셀 사이트의 픽셀 사이트는 연속적인 픽셀 유형이고;
상기 NxM 픽셀 사이트의 각 픽셀 사이트는 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스를 거치도록 구성되어, 상기 제1 노출에 대응하는 제1 픽셀 신호 및 상기 제2 노출에 대응하는 제2 픽셀 신호를 생성하고;
상기 전자 회로는 상기 제1 노출 이후 상기 저장 배열의 서브 회로에 상기 제1 픽셀 신호를 저장하고, 상기 제2 노출 이후 상기 저장 배열의 서브 회로에 상기 제2 픽셀 신호를 저장하도록 구성되고;
상기 전자 회로는 상기 저장 배열의 서브 회로에 상기 제2 픽셀 신호를 저장한 이후 상기 제1 픽셀 신호를 저장하는 상기 저장 배열의 서브 회로 및 상기 제2 픽셀 신호를 저장하는 상기 저장 배열의 서브 회로의 판독을 위해 구성되고;
연속적인 픽셀 유형의 픽셀 사이트의 상기 노출 시퀀스의 시작 시간은 각 픽셀 사이트의 프레임 시간을 N*M으로 나눈 것과 같거나 미만인 설정된 오프셋 시간만큼 엇갈리고(staggered);
상기 NxM 픽셀 사이트는 동일한 프레임 시간을 가지며, 각 픽셀 사이트의 상기 프레임 시간은 상기 제1 캡처 지속시간, 상기 제2 캡처 지속시간, 판독 시간 및 블랭킹(blanking) 시간의 합으로 정의되고;
상기 NxM 픽셀 사이트의 각 픽셀 사이트는 포토다이오드, 상기 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 상기 플로팅 확산 회로로 전송되는 상기 픽셀 사이트 전송 트랜지스터를 포함하고;
상기 플로팅 확산 회로는:
i) 상기 NxM 픽셀 사이트로부터 상기 플로팅 확산 회로로 전송되는 픽셀 신호로부터의 전하를 저장하는 플로팅 확산 소자;
ii) 상기 플로팅 확산 소자에 연결되고 상기 플로팅 확산 소자를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및
iii) 상기 플로팅 확산 소자를 상기 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함하고;
상기 NxM 픽셀 사이트의 상기 픽셀 사이트 전송 트랜지스터는 한 번에 상기 NxM 픽셀 사이트의 하나의 픽셀 사이트를 상기 플로팅 확산 소자와 연결하기 위하여 한 번에 하나씩 활성화되도록 구성되고,
상기 이미지 센서는 상기 복수의 전자 회로의 상기 NxM 픽셀 사이트의 그룹 내에서 동일한 픽셀 유형의 픽셀 사이트에 대해 모두 동시에 상기 노출 시퀀스를 트리거링하도록 구성되는, 이미지 센서. - 제1항에 있어서,
상기 NxM 픽셀 사이트의 그룹은 컬러 필터 모자이크를 NxM 픽셀의 그룹으로 분할함으로써 형성되는이미지 센서. - 제2항에 있어서,
상기 컬러 필터 모자이크는 a) 베이어(Bayer) 필터, b) CYYM 필터, c) CYGM 필터, 또는 d) RGBW 필터 중 하나인 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 캡처 지속시간과 상기 제2 캡처 지속시간은 상이한 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
모든 상기 픽셀 사이트의 상기 제1 캡처 지속시간은 동일하고;
모든 상기 픽셀 사이트의 상기 제2 캡처 지속시간은 동일하고;
모든 상기 픽셀 사이트의 상기 판독 시간은 동일한 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 픽셀 사이트 배열 및 상기 저장 배열은 별도의 다이 또는 칩에서 구현되는 이미지 센서. - 제6항에 있어서,
상기 별도의 다이 또는 칩은 마이크로 범프(micro-bump)를 통해 서로 연결되는 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 저장 배열은 제1, 제2 및 제3 서브 회로를 포함하고,
상기 제1 서브 회로는 상기 NxM 픽셀 사이트 중 제1 픽셀 사이트의 상기 제1 픽셀 신호를 저장하도록 구성되고;
상기 제3 서브 회로는 상기 NxM 픽셀 사이트 중 상기 제1 픽셀 사이트의 상기 제2 픽셀 신호를 저장하도록 구성되고, 이어서 상기 NxM 픽셀 사이트 중 제2 픽셀 사이트의 상기 제2 픽셀 신호를 저장하도록 재구성되고;
상기 제2 서브 회로는 상기 NxM 픽셀 사이트 중 상기 제2 픽셀 사이트의 상기 제1 픽셀 신호를 저장하도록 구성되고;
상기 NxM 픽셀 사이트의 상기 제1 및 제2 픽셀 사이트는 연속적인 픽셀 유형인 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 픽셀 신호는 제1 샘플 및 제2 샘플을 포함하고,
상기 제1 샘플은 상기 플로팅 확산 리셋 트랜지스터를 활성화함으로써 상기 플로팅 확산 소자가 리셋된 후 상기 플로팅 확산 소자에 걸치는 전하에 대응하고;
상기 제2 샘플은 상기 NxM 픽셀 사이트의 대응하는 픽셀 사이트의 상기 제1 노출로 인하여 생성된 전하에 대응하는 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제2 픽셀 신호는 상기 NxM 픽셀 사이트 중 상기 대응하는 픽셀 사이트의 상기 제2 노출로 인하여 생성된 전하에 대응하는 이미지 센서. - 제8항에 있어서,
상기 제1 서브 회로는 제1 커패시터, 제2 커패시터, 및 상기 제1 커패시터 및/또는 상기 제2 커패시터와 연결되는 복수의 제1 서브 회로 트랜지스터를 포함하고;
상기 제2 서브 회로는 제3 커패시터, 제4 커패시터, 및 상기 제3 커패시터 및/또는 상기 제4 커패시터와 연결되는 복수의 제2 서브 회로 트랜지스터를 포함하고;
상기 제3 서브 회로는 제5 커패시터 및 상기 제5 커패시터와 연결되는 복수의 제3 서브 회로 트랜지스터를 포함하고;
상기 제1 픽셀 사이트의 제1 샘플에 대응하는 상기 전하는 상기 제1 서브 회로의 판독까지 상기 제1 커패시터에 걸쳐 저장 및 유지되고;
상기 제1 픽셀 사이트의 제2 샘플에 대응하는 상기 전하는 상기 제1 서브 회로의 상기 판독까지 상기 제2 커패시터에 걸쳐 저장 및 유지되고;
상기 제2 픽셀 사이트의 제1 샘플에 대응하는 상기 전하는 상기 제2 서브 회로의 판독까지 상기 제3 커패시터에 걸쳐 저장 및 유지되고;
상기 제2 픽셀 사이트의 제2 샘플에 대응하는 상기 전하는 상기 제2 서브 회로의 상기 판독까지 상기 제4 커패시터에 걸쳐 저장 및 유지되고;
상기 제1 픽셀 사이트의 상기 제2 픽셀 신호에 대응하는 상기 전하는 상기 제1 서브 회로의 상기 판독까지 상기 제5 커패시터에 걸쳐 저장 및 유지되고;
상기 제2 픽셀 사이트의 상기 제2 픽셀 신호에 대응하는 상기 전하는 상기 제1 서브 회로의 상기 판독 후에 상기 제5 커패시터에 걸쳐 저장되고 상기 제2 서브 회로의 상기 판독까지 상기 제5 커패시터에 걸쳐 유지되며;
상기 제1, 제2 및 제3 서브 회로의 서브 회로는 제1 트랜지스터 세트와 제2 트랜지스터 세트를 포함하고,
상기 서브 회로에서의 전하 저장 동안 상기 제1 트랜지스터 세트가 활성화되고 상기 제2 트랜지스터 세트가 비활성화되고;
상기 서브 회로의 판독 동안 상기 제1 트랜지스터 세트가 비활성화되고 상기 제2 트랜지스터 세트가 활성화되는 이미지 센서. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 복수의 전자 회로의 상기 픽셀 사이트 리셋 트랜지스터는 동일한 픽셀 유형의 픽셀 사이트에 걸쳐 전역적으로(globally) 활성화되는 이미지 센서. - 이미징 방법에 있어서,
복수의 전자 회로를 포함하는 이미지 센서를 제공하는 것 - 각각의 전자 회로는 NxM 픽셀 사이트의 그룹을 포함하는 픽셀 사이트 배열 및 저장 배열을 포함하고, N 및 M은 1보다 큰 정수이고, 상기 NxM 픽셀 사이트의 픽셀 사이트는 연속적인 픽셀 유형이고, 상기 NxM 픽셀 사이트의 각 픽셀 사이트는 포토다이오드, 상기 포토다이오드를 리셋하는 픽셀 사이트 리셋 트랜지스터 및 픽셀 사이트 전송 트랜지스터가 활성화될 때 픽셀 신호가 이를 통해 플로팅 확산 회로로 전송되는 상기 픽셀 사이트 전송 트랜지스터를 포함하고, 상기 플로팅 확산 회로는: i) 픽셀 사이트로부터 상기 플로팅 확산 회로로 전송되는 픽셀 신호의 전하를 저장하는 플로팅 확산 소자; ii) 상기 플로팅 확산 소자에 연결되고 상기 플로팅 확산 소자를 리셋하는 데 사용되는 플로팅 확산 리셋 트랜지스터; 및 iii) 상기 플로팅 확산 소자를 상기 저장 배열에 연결하는 플로팅 확산 전송 트랜지스터를 포함함 - ; 및
각각의 전자 회로에 대하여,
상기 NxM 픽셀 사이트의 각 픽셀 사이트를 제2 캡처 지속시간의 제2 노출이 뒤따르는 제1 캡처 지속시간의 제1 노출을 포함하는 노출 시퀀스에 노출하여, 상기 제1 노출에 대응하는 제1 픽셀 신호 및 상기 제2 노출에 대응하는 제2 픽셀 신호를 생성하는 것;
상기 제1 노출 이후 상기 저장 배열의 서브 회로에 상기 제1 픽셀 신호를 저장하고, 상기 제2 노출 이후 상기 저장 배열의 서브 회로에 상기 제2 픽셀 신호를 저장하는 것;
상기 저장 배열의 서브 회로에 상기 제2 픽셀 신호를 저장한 이후, 상기 제1 픽셀 신호를 저장하는 상기 저장 배열의 서브 회로 및 상기 제2 픽셀 신호를 저장하는 상기 저장 배열의 서브 회로를 판독하는 것; 및
연속적인 픽셀 유형의 픽셀 사이트의 상기 제1 노출, 상기 제2 노출, 상기 판독 및 블랭킹 시간을 설정된 오프셋 시간만큼 엇갈리게 하는 것을 포함하고,
각각의 전자 회로의 상기 NxM 픽셀 사이트의 상기 픽셀 사이트 전송 트랜지스터는 한 번에 상기 NxM 픽셀 사이트의 하나의 픽셀 사이트를 상기 플로팅 확산 소자와 연결하기 위하여 한 번에 하나씩 활성화되고,
상기 노출 시퀀스는 상기 복수의 전자 회로의 상기 NxM 픽셀 사이트의 그룹 내에서 동일한 픽셀 유형의 픽셀 사이트에 대해 모두 동시에 트리거되는 이미징 방법. - 제13항에 있어서,
상기 NxM 픽셀 사이트의 그룹은 컬러 필터 모자이크를 NxM 픽셀의 그룹으로 분할함으로써 형성되는 이미징 방법. - 삭제
- 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862730235P | 2018-09-12 | 2018-09-12 | |
| EP18193941 | 2018-09-12 | ||
| EP18193941.4 | 2018-09-12 | ||
| US62/730,235 | 2018-09-12 | ||
| PCT/US2019/050466 WO2020055907A1 (en) | 2018-09-12 | 2019-09-10 | Cmos sensor architecture for temporal dithered sampling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210052549A KR20210052549A (ko) | 2021-05-10 |
| KR102294322B1 true KR102294322B1 (ko) | 2021-08-26 |
Family
ID=67997717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217010678A KR102294322B1 (ko) | 2018-09-12 | 2019-09-10 | 시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11323643B2 (ko) |
| EP (1) | EP3756342B1 (ko) |
| JP (1) | JP7037701B2 (ko) |
| KR (1) | KR102294322B1 (ko) |
| CN (1) | CN112823510B (ko) |
| TW (1) | TWI722565B (ko) |
| WO (1) | WO2020055907A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3884673B1 (en) | 2018-11-19 | 2022-12-28 | Dolby Laboratories Licensing Corporation | Video encoder and encoding method |
| JP6824363B1 (ja) * | 2019-10-30 | 2021-02-03 | 浜松ホトニクス株式会社 | イメージセンサ、及びイメージセンサの制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130033616A1 (en) | 2011-08-04 | 2013-02-07 | Sony Corporation | Imaging device, image processing method and program |
| US20130057754A1 (en) | 2011-09-06 | 2013-03-07 | Yoshinao Shimada | Image pickup apparatus |
| US20180227529A1 (en) | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332786B2 (en) | 2003-11-26 | 2008-02-19 | Micron Technology, Inc. | Anti-blooming storage pixel |
| KR100657863B1 (ko) | 2005-02-07 | 2006-12-14 | 삼성전자주식회사 | 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 |
| KR100598015B1 (ko) | 2005-02-07 | 2006-07-06 | 삼성전자주식회사 | 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃 |
| US7804117B2 (en) | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
| KR100818724B1 (ko) | 2006-07-19 | 2008-04-01 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서와 이를 이용한 이미지 센싱 방법 |
| JP4952601B2 (ja) | 2008-02-04 | 2012-06-13 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| US7781716B2 (en) | 2008-03-17 | 2010-08-24 | Eastman Kodak Company | Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array |
| JP5471117B2 (ja) | 2009-07-24 | 2014-04-16 | ソニー株式会社 | 固体撮像装置とその製造方法並びにカメラ |
| US8405751B2 (en) | 2009-08-03 | 2013-03-26 | International Business Machines Corporation | Image sensor pixel structure employing a shared floating diffusion |
| WO2011143501A1 (en) | 2010-05-12 | 2011-11-17 | Pelican Imaging Corporation | Architectures for imager arrays and array cameras |
| US8847136B2 (en) | 2011-01-02 | 2014-09-30 | Pixim, Inc. | Conversion gain modulation using charge sharing pixel |
| US8953075B2 (en) | 2012-03-30 | 2015-02-10 | Pixim, Inc. | CMOS image sensors implementing full frame digital correlated double sampling with global shutter |
| IN2015MN00020A (ko) * | 2012-07-26 | 2015-10-16 | Olive Medical Corp | |
| US9160956B2 (en) | 2013-02-11 | 2015-10-13 | Tower Semiconductor Ltd. | Shared readout low noise global shutter image sensor |
| US9894304B1 (en) * | 2014-08-18 | 2018-02-13 | Rambus Inc. | Line-interleaved image sensors |
| US9774801B2 (en) | 2014-12-05 | 2017-09-26 | Qualcomm Incorporated | Solid state image sensor with enhanced charge capacity and dynamic range |
| JP6514076B2 (ja) | 2015-09-11 | 2019-05-15 | 株式会社東芝 | 固体撮像装置 |
| US10991281B2 (en) | 2016-02-22 | 2021-04-27 | Dolby Laboratories Licensing Corporation | Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing |
| WO2017146972A1 (en) * | 2016-02-22 | 2017-08-31 | Dolby Laboratories Licensing Corporation | Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing |
| US20170366766A1 (en) * | 2016-06-16 | 2017-12-21 | Semiconductor Components Industries, Llc | Image sensors having high dynamic range functionalities |
| EP3605606B1 (en) * | 2018-08-03 | 2022-06-15 | ams Sensors Belgium BVBA | Imaging system comprising an infrared light source and an image sensor |
-
2019
- 2019-09-10 KR KR1020217010678A patent/KR102294322B1/ko active IP Right Grant
- 2019-09-10 US US17/275,984 patent/US11323643B2/en active Active
- 2019-09-10 WO PCT/US2019/050466 patent/WO2020055907A1/en unknown
- 2019-09-10 EP EP19770252.5A patent/EP3756342B1/en active Active
- 2019-09-10 CN CN201980066775.XA patent/CN112823510B/zh active Active
- 2019-09-10 JP JP2021513895A patent/JP7037701B2/ja active Active
- 2019-09-12 TW TW108133014A patent/TWI722565B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130033616A1 (en) | 2011-08-04 | 2013-02-07 | Sony Corporation | Imaging device, image processing method and program |
| US20130057754A1 (en) | 2011-09-06 | 2013-03-07 | Yoshinao Shimada | Image pickup apparatus |
| US20180227529A1 (en) | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021528026A (ja) | 2021-10-14 |
| WO2020055907A1 (en) | 2020-03-19 |
| EP3756342B1 (en) | 2022-06-29 |
| TW202020848A (zh) | 2020-06-01 |
| KR20210052549A (ko) | 2021-05-10 |
| US11323643B2 (en) | 2022-05-03 |
| JP7037701B2 (ja) | 2022-03-16 |
| CN112823510B (zh) | 2022-02-18 |
| CN112823510A (zh) | 2021-05-18 |
| TWI722565B (zh) | 2021-03-21 |
| EP3756342A1 (en) | 2020-12-30 |
| US20220046195A1 (en) | 2022-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9438839B2 (en) | Solid state imaging apparatus and imaging system using the same | |
| US9661306B2 (en) | Solid-state imaging device and camera system | |
| US9438866B2 (en) | Image sensor with scaled filter array and in-pixel binning | |
| KR101696463B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치 | |
| US20160323494A1 (en) | Image sensor, imaging apparatus, electronic device, and imaging method | |
| TWI528814B (zh) | 固態成像裝置及其驅動方法及電子系統 | |
| JP2005223920A (ja) | 固体撮像素子及びその駆動方法 | |
| US8896736B2 (en) | Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group | |
| JP2009044593A (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
| US8610809B2 (en) | Solid-state imaging device and camera system that controls a unit of plural rows | |
| KR102294322B1 (ko) | 시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처 | |
| US8582006B2 (en) | Pixel arrangement for extended dynamic range imaging | |
| KR101246141B1 (ko) | 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법 | |
| US8759740B2 (en) | Signal processing system for solid-state imaging device and solid-state imaging device | |
| KR101248436B1 (ko) | 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법 | |
| US9317897B2 (en) | Solid-state imaging device, driving method for the same, and electronic apparatus | |
| JP6700850B2 (ja) | 撮像素子の駆動制御回路 | |
| JP2009100381A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| JP6053321B2 (ja) | 固体撮像装置 | |
| JP2008092478A (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
| JP2008092477A (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
| JP2004312496A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JP2010098624A (ja) | 固体撮像素子及びその駆動方法、並びに撮像装置 | |
| JP2019197980A (ja) | 撮像装置、電子機器および駆動方法 | |
| KR20160097937A (ko) | 이미지 센싱 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |