KR102284656B1 - 전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법 - Google Patents

Abstract

전하 펌프를 포함하는 전자 회로를 시뮬레이션 하는 방법, 그 방법을 실행하기 위한 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체, 및 그 저장 매체와 복수의 명령들을 수행하는 프로세서를 포함하는 컴퓨터 시스템이 개시된다. 본 방법은 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계를 포함할 수 있다. 상기 전하 펌프 매크로 모델은 모델링 언어로서 정의되는 기능 블록 및 적어도 하나의 수동 소자를 포함하는 수동 소자 블록을 포함할 수 있다.

Description

전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법{METHOD FOR SIMULATING ELECTRONIC CIRCUIT COMPRISING CHARGE PUMP}

본 발명의 기술적 사상은 전자 회로 시뮬레이션 방법에 관한 것으로서, 자세하게는 전하 펌프(charge pump)를 포함하는 전자 회로를 시뮬레이션 하는 방법, 그 방법을 실행하기 위한 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체, 및 그 저장 매체와 복수의 명령들을 수행하는 프로세서를 포함하는 컴퓨터 시스템에 관한 것이다.

전자 회로 시뮬레이션 툴(또는 전자 회로 시뮬레이터)들은 설계자에게 전자 회로의 동작을 시뮬레이션한 결과를 제공함으로써 최종 전자 회로의 설계를 확정하기 전에 설계상 임의의 오류들을 확인할 수 있게 하고 이에 따라 전자 회로의 설계를 수정할 수 있도록 할 수 있다. 이러한 반복적인 설계 과정은 전자 회로를 포함하는 최종 제품의 신뢰도를 향상시킬 수 있을 뿐만 아니라, 전자 회로의 설계에 소요되는 비용을 절감시킬 수 있다. SPICE(Simulation Program with Integrated Circuit Emphasis)는 가장 많이 사용되는 전자 회로 시뮬레이션 툴들 중에 하나로서, 많은 상용 버전들이 사용 가능하다.

보다 정확한 시뮬레이션 결과를 얻기 위하여, 전자 회로 시뮬레이션 툴은 보다 오랜 시간 동안 시뮬레이션을 수행할 수 있다. 특히, 크기가 큰, 즉 보다 많은 소자들을 포함하거나 소자들 간 연결 관계가 복잡한 전자 회로의 경우, 전자 회로 시뮬레이션 툴은 매우 오랜 시간 동안(예컨대, 수십 시간에서 수일) 시뮬레이션을 수행할 수 있다. 또한, 동일한 전자 회로에서 신호의 변화가 보다 빈번하게 발생하는 경우(즉, 보다 많은 이벤트가 발생하는 경우), 전자 회로 시뮬레이션 툴이 전자 회로를 시뮬레이션하는 시간은 길어질 수 있다. 전자 회로 시뮬레이션 툴이 시뮬레이션을 수행하는 시간이 길어질수록, 전자 회로의 최종 설계에 도달할 때까지 반복적인 설계 과정에 소요되는 시간도 길어지게 되며, 이에 따라 최종 제품의 완성에 소요되는 비용이 증가할 수 있다.

본 발명의 기술적 사상은 전자 회로 시뮬레이션 방법에 관한 것으로서, 전하 펌프를 포함하는 전자 회로를 고속으로 시뮬레이션하는 방법, 그 방법을 실행하기 위한 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체, 및 그 저장 매체와 복수의 명령들을 수행하는 프로세서를 포함하는 컴퓨터 시스템을 제공한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 기술적 사상의 일측면에 따라 N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법은 상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계 및 상기 전하 펌프 매크로 모델을 시뮬레이션하는 단계를 포함할 수 있다. 상기 전하 펌프 매크로 모델은 출력 단자, 모델링 언어로서 정의되는 기능 블록(behavioral block), 및 상기 출력 단자 및 기능 블록에 연결된 적어도 하나의 수동 소자를 포함하는 수동 소자 블록을 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 시뮬레이션하는 단계는 상기 모델링 언어에 기초하여 상기 기능 블록을 시뮬레이션하는 단계, 및 상기 기능 블록의 출력 및 상기 적어도 하나의 수동 소자의 값들에 기초하여 상기 출력 단자를 시뮬레이션하는 단계를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 모델링 언어는 VHDL-AMS, Verilog-AMS 또는 Verilog-A 중 하나일 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델은 인에이블 단자를 더 포함할 수 있고, 상기 기능 블록은 상기 N-단 전하 펌프의 입력 전압에 대응하는 제1 전압의 N배 크기인 제2 전압을 생성하도록 구성된 전압 체배기, 및 상기 인에이블 단자를 통해서 수신되는 제어 신호에 따라 상기 전압 체배기와 상기 수동 소자 블록을 연결하거나 차단하도록 구성된 스위칭부를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 스위칭부는 상기 제어 신호를 필터링하는 필터, 및 상기 필터링된 신호에 따라 상기 전압 체배기 및 상기 수동 소자 블록을 연결하거나 차단하는 스위치를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전자 회로는 상기 전하 펌프 매크로 모델을 제어하는 피드백 신호를 기준 전압 및 상기 출력 단자에서 출력되는 출력 전압에 기초하여 생성하는 레귤레이터를 포함할 수 있고, 상기 피드백 신호는 상기 전하 펌프 매크로 모델의 인에이블 단자에 인가될 수 있다.

본 발명의 예시적 실시예에 따라, 상기 수동 소자 블록은 상기 출력 단자에 일단이 연결되고, 다른 일단에 상기 기능 블록의 출력이 인가되는 등가 저항, 및 상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델을 생성하는 단계는 상기 N-단 전하 펌프로 입력되는 클락 신호의 주파수(f), 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 등가 저항의 저항치(Req)를 결정하는 단계를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 등가 저항의 저항치(Req)는, a가 0초과이고 1이하일 때 수식 Req = (a×N)/(2f×C)에 의해 결정될 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델을 생성하는 단계는 전하 펌프 매크로 모델의 출력 전압의 상승 또는 하강 시간이 상기 N-단 전하 펌프의 상승 또는 하강 시간에 부합(match)하는 정도에 기초하여 상기 조정 캐패시터의 캐패시턴스를 결정하는 단계를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델을 생성하는 단계는 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 조정 캐패시터의 정전용량(Cadj)를 결정하는 단계를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 조정 캐패시터의 정전용량(Cadj)는 수식 Cadj = (N×C)/3에 의해 결정될 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전자 회로를 시뮬레이션하는 방법은 상기 전하 펌프 매크로 모델을 시뮬레이션한 결과 데이터 및 상기 N-단 전하 펌프를 시뮬레이션 결과 데이터를 비교하는 단계 및 상기 비교 결과에 따라 상기 조정 캐패시터의 정전용량(Cadj)를 조정하는 단계를 더 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델을 생성하는 단계는 N-단 전하 펌프의 단의 개수(N), 상기 N-단 전하 펌프로 입력되는 클락 신호의 주파수(f) 및 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)를 사용자로부터 수신하는 단계를 더 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전자 회로는 적어도 하나의 N-단 전하 펌프를 포함하는 비휘발성 메모리 장치일 수 있다.

본 발명의 기술적 사상의 일측면에 따라, 컴퓨터로 읽을 수 있는 비일시적인 저장 매체는 N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법을 실행하기 위한 복수의 명령들을 저장할 수 있다.

본 발명의 기술적 사상의 일측면에 따라, 컴퓨터 시스템은 프로세서, 및 N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션 하는 방법을 실행하기 위한, 상기 프로세서가 수행하는 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체를 포함할 수 있다.

본 발명의 기술적 사상의 일측면에 따라, N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법은 상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계를 포함할 수 있다. 상기 전하 펌프 매크로 모델은 인에이블 단자 및 출력 단자, 상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터, 상기 출력 단자에 제1 단이 연결된 등가 저항, 상기 N-단 전하 펌프의 입력 전압에 대응하는 제1 전압의 N배 크기인 제2 전압을 생성하도록 구성된 전압 체배기, 및 상기 인에이블 단자를 통해서 수신되는 제어 신호에 따라 상기 전압 체배기 및 상기 등가 저항의 제2 단을 연결하거나 차단하도록 구성된 스위칭부를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전하 펌프 매크로 모델을 생성하는 단계는 모델링 언어로서 상기 전압 체배기 및 스위칭부의 동작을 정의하는 단계를 포함할 수 있다.

본 발명의 예시적 실시예에 따라, 상기 전자 회로를 시뮬레이션하는 방법은 상기 모델링 언어에 기초하여 상기 전압 체배기 및 스위칭부를 시뮬레이션하는 단계, 및 상기 스위칭부의 출력, 상기 등가 저항의 저항치(Req) 및 상기 조정 캐패시터의 정전용량(Cadj)에 기초하여 상기 출력 단자를 시뮬레이션하는 단계를 더 포함할 수 있다.

본 발명의 기술적 사상의 일측면에 따라, 전자회로를 시뮬레이션하기 위한 컴퓨터 시스템은 사용자로부터 데이터를 수신하는 입력 장치 및 상기 사용자에 시뮬레이션 결과 데이터를 제공하는 출력 장치를 포함하는 주변 장치, 상기 데이터에 기초하여 등가 저항 및 조정 캐패시터의 값들을 결정하는 단계, 및 모델링 언어를 사용하여 상기 등가 저항 및 상기 조정 캐패시터를 포함하는 전하 펌프 매크로 모델을 생성하는 단계를 포함하는 프로그램 루틴을 포함하는 정보를 저장하는 메모리, 및 상기 프로그램 루틴을 제어하기 위하여 상기 주변 장치 및 상기 메모리와 연결된 프로세서를 포함할 수 있다.

본 발명의 기술적 사상에 의하면, 전하 펌프 및 이를 포함하는 전자 회로를 시뮬레이션할 때, 시뮬레이션 결과 데이터의 정확도를 소정의 수준 이상으로 유지하면서 시뮬레이션하는데 소요되는 시간 및 필요한 저장 공간이 감소될 수 있다.

도 1은 본 발명의 예시적 실시예에 따라 원(original) 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로 모델을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 예시적 실시예에 따라 전하 펌프의 동작을 개략적으로 보여주는 도면이다.
도 3은 본 발명의 예시적 실시예에 따라 원 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로 모델을 개략적으로 도시하는 도면이다.
도 4는 본 발명의 예시적 실시예에 따라 모델링 언어를 사용하여 도 3의 전압 체배기를 정의한 예시를 나타낸다.
도 5는 본 발명의 예시적 실시예에 따라 원 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로 모델을 개략적으로 도시하는 도면이다.
도 6은 본 발명의 예시적 실시예에 따라 도 5의 전하 펌프 매크로 모델의 예시를 도시하는 블록도이다.
도 7은 본 발명의 예시적 실시예에 따라 도 6의 스위칭부의 예시를 도시하는 블록도이다.
도 8 및 9는 도 6의 스위칭부에 포함된 필터 및 스위치를 모델링 언어를 사용하여 정의한 예시들을 각각 도시한다.
도 10은 본 발명의 예시적 실시예에 따라 모델링 언어를 사용하여 도 6의 전하 펌프 모델을 정의한 예시를 나타낸다.
도 11은 본 발명의 예시적 실시예에 따라 전하 펌프를 포함하는 전자 회로의 예시를 개략적으로 도시하는 블록도이다.
도 12는 본 발명의 예시적 실시예에 따라 도 11의 전자 회로를 시뮬레이션하기 위한 시뮬레이션 모델을 개략적으로 도시하는 블록도이다.
도 13은 본 발명의 예시적 실시예에 따라, 도 11의 제1 클락 신호 및 도 12의 피드백 신호의 시뮬레이션 결과 데이터를 도시하는 그래프이다.
도 14는 본 발명의 예시적 실시예에 따라 전하 펌프를 포함하는 비휘발성 메모리 장치의 개략적인 블록도이다.
도 15은 본 발명의 예시적 실시예에 따라 전하 펌프 매크로 모델로서 전하 펌프 모델을 사용하여 풀-칩 시뮬레이션을 수행함으로써 감소된 시뮬레이션 시간을 도시한다.
도 16, 17 및 18는 독출, 프로그램 및 소거 동작에서 본 발명의 예시적 실시예에 따른 전하 펌프 모델을 사용하여 시뮬레이션한 결과 데이터를 도시하는 그래프들이다.
도 19은 본 발명의 예시적 실시예에 따른 전하 펌프를 구비한 전자 회로를 시뮬레이션하는 방법을 도시하는 순서도이다.
도 20a 및 20b는 본 발명의 예시적 실시예들에 따라 도 19의 전하 펌프 모델을 생성하는 단계를 도시하는 순서도이다.
도 21는 본 발명의 예시적 실시예에 따라 도 19의 전하 펌프 모델을 사용하여 전자 회로를 시뮬레이션하는 단계를 도시하는 순서도이다.
도 22은 본 발명의 예시적 실시예에 따른 전하 펌프를 구비한 전자 회로를 시뮬레이션하는 방법을 도시하는 순서도이다.
도 23는 본 발명의 예시적 실시예에 따른 컴퓨터로 읽을 수 있는 저장 매체를 도시하는 블록도이다.
도 24는 본 발명의 예시적 실시예에 따른 컴퓨터 시스템을 도시하는 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

전하 펌프(charge pump)(또는, 전하 펌프 회로)는 전원 전압 보다 수배 높은 직류(DC) 전압을 출력하는 전자 회로를 말한다. 인덕터(inductor)를 채용하는 DC-DC 컨버터와 달리, 전하 펌프는 캐패시터(capacitor) 및 스위치(또는 다이오드)로 구성될 수 있고, 이에 따라 전하 펌프는 실리콘 상에서 집적될 수 있다. 전하 펌프는 전원 전압 보다 높은 전압이 필요한 스마트 전력 IC들 및 비휘발성 메모리 장치들 등과 같은 어플리케이션에 포함될 수 있다. 예를 들면, 플래시 메모리 장치와 같은 비휘발성 메모리 장치에 있어서, 비휘발성 메모리 장치의 메모리 셀에 데이터를 기록(write), 소거(erase) 또는 독출(read)할 때 비휘발성 메모리 장치에 공급되는 전원 전압보다 높은 전압들이 각각 필요할 수 있고, 비휘발성 메모리 장치에 포함된 적어도 하나의 전하 펌프는 전원 전압보다 높은 전압을 생성할 수 있다.

도 1은 본 발명의 예시적 실시예에 따라 원(original) 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로(macro) 모델을 개략적으로 도시하는 도면이다. 도 1에 도시된 바와 같이, 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델로서 전하 펌프 모델(10)은 출력 단자(19)를 포함할 수 있고, 그것들을 통해서 전하 펌프 모델(10)의 외부 회로와 연결될 수 있다. 또한, 전하 펌프 모델(10)은 기능 블록(200) 및 수동 소자 블록(400)을 포함할 수 있다.

기능 블록(200)은 아날로그 또는 혼성 신호 시스템(analog or mixed-signal system)의 동작을 정의하는 모델링 언어로서 정의되는 블록일 수 있다. 예를 들면, 기능 블록(200)은 VHDL-AMS, Verilog-AMS 또는 Verilog-A를 포함하는 모델링 언어를 사용하여 정의될 수 있다. 모델링 언어에 의해 서술된 기능 블록(200)의 동작에 기초하여 기능 블록(200)으로 입력되는 신호 및 기능 블록(200)에서 생성되어 출력되는 신호 사이의 관계가 정의될 수 있다. 전자 회로 시뮬레이터는 모델링 언어로 정의된 기능 블록(200)에 기초하여, 예컨대 기능 블록(200)을 정의하는 모델링 언어를 컴파일 함으로써 기능 블록(200)과 인터페이스하는 신호들의 상태를 결정할 수 있다.

수동 소자 블록(400)은 적어도 하나의 수동 소자, 예컨대 저항 또는 캐패시터 등을 포함할 수 있으며, 기능 블록(200) 및 전하 펌프 모델(10)의 출력 단자(19) 사이에 배치될 수 있다. 수동 소자는 공급된 전력을 소비, 축척 또는 방출할 수 있는 소자로서, 증폭이나 정류와 같은 능동적 기능을 하지 않는 소자를 지칭할 수 있다. 반대로, 능동 소자는 공급된 전력을 이용하여 입력 신호와 출력 신호 사이에 일정한 관계를 가지도록 동작하는 소자로서, 연산 증폭기, 트랜지스터 또는 진공관 등을 포함할 수 있다. 전자 회로 시뮬레이터는 수동 소자의 고유한 특성 및 수동 소자의 값, 예컨대 저항치(resistance) 또는 정전용량(capacitance)에 기초하여 수동 소자와 인터페이스하는 신호들의 상태를 결정할 수 있다.

본 발명의 예시적 실시예에 따라 내부에 기능 블록(200) 및 수동 소자 블록(400)을 포함하는 전하 펌프 모델(10)에 기인하여, 이하에서 설명되는 바와 같이 전자 회로 시뮬레이터는 다수의 능동 소자들 및 수동 소자들을 포함하는 원 전하 펌프의 시뮬레이션 결과 데이터에 근사한 시뮬레이션 결과 데이터를 생성하면서도, 시뮬레이션 과정에서 전자 회로 시큘레이터가 수행하는 감소된 연산량에 의해서 시뮬레이션에 소요되는 시간을 감소시킬 수 있다.

도 2는 본 발명의 예시적 실시예에 따라 전하 펌프의 동작을 개략적으로 보여주는 도면이다. 전술한 바와 같이, 전하 펌프는 수신되는 입력 전압(VIN)(예컨대, 전원 전압(VDD))보다 수배 높은 출력 전압(VOUT)을 생성할 수 있고, 원하는 출력 전압(VOUT)을 생성하기 위하여 복수개의 단(stage)들로 구성될 수 있다. 예를 들면, 도 2의 상단에 도시된 바와 같이, 전하 펌프는 N개의 단들로서 구성될 수 있고, N-단 전하 펌프로 지칭될 수 있다. 이하에서, 전하 펌프는 N개의 단들을 포함하는 전하 펌프로서 설명되지만, 이는 예시일 뿐이며 본 발명의 기술적 사상은 이에 제한되지 않는다.

전하 펌프의 각 단은 스위치(S_1 또는 S_2 ...) 및 캐패시터(C_1 또는 C_2 ...)를 포함할 수 있다. 전하 펌프의 홀수 번째 단들에 포함된 스위치(S_1, S_3, ...)들은 동일한 시점에서 개폐되도록 제어될 수 있고, 마찬가지로 전하 펌프의 짝수 번째 단들에 포함된 스위치들(S_2, S_4, ...)은 동일한 시점에서 개폐되도록 제어될 수 있다. 캐패시터(C_1, C_2, ...)는 수신한 전하를 저장할 수 있고 저장된 전하를 전달할 수 있으며, 전하 펌프의 각 단들에 포함된 캐패시터들(C_1, C_2, ...)의 정전용량은 동일할 수 있다.

전하 펌프는 위상이 서로 다른 클락 신호들(φ1, φ2)을 사용할 수 있다. 도 2의 하단에 도시된 바와 같이, 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)는 f의 주파수를 가지고(즉, 1/f의 주기를 가지고), 각각 서로 다른 위상(예컨대, 180도 위상 차이)을 가질 수 있다. 도 2의 상단에 도시된 바와 같이, 제1 클락 신호(φ1)는 전하 펌프의 홀수 번째 단들에 포함된 캐패시터(C_1, C_3, ...)의 일단으로 인가될 수 있고, 제2 클락 신호(φ2)는 전하 펌프의 짝수 번째 단들에 포함된 캐패시터(C_2, C_4, ...)의 일단으로 인가될 수 있다.

제1 클락 신호(φ1)가 로우 상태(접지 상태)에 있는 동안(즉, 제2 클락 신호(φ2)가 하이 상태에 있는 동안), 홀수 번째 단들에 포함된 스위치들(S_1, S_3, ...)이 닫혀있을 수 있다. 이 때, 첫 번째 단에 포함된 캐패시터(C_1)는 입력 전압(VIN)으로 충전되고, 다른 홀수 번째 단들에 포함된 캐패시터(C_3, C_5, ...)는 이전 단에 포함된 캐패시터(C_2, C_4, ...)로부터 전하를 전달받을 수 있다.

후속하여, 제1 클락 신호(φ1)가 하이 상태(전원 전압)에 있는 동안(즉, 제2 클락 신호(φ2)가 로우 상태에 있는 동안), 짝수 번째 단들에 포함된 스위치들(S_2, S_4,...)닫혀있을 수 있다. 이 때, 홀수 번째 단들에 포함된 모든 캐패시터들(C_1, C_3, ...)은 다음 단에 포함된 캐패시터(C_2, C_4, ...)에 전하를 전달할 수 있다. 이에 따라, 각 클락 신호의 주기에서 입력 전압(VIN) 노드로부터 출력 전압(VOUT)노드로 전하가 전달될 수 있다. 첫 번째 단으로부터 N번째 단까지 전하의 이동 방향은 제1 및 제2 클락 신호(φ1, φ2)와 스위치들(S_1, S_2, ...)의 동작에 의해 결정될 수 있다. 입력 전압(VIN)이 전원 전압(VDD)이고, 제1 및 제2 클락 신호(φ1, φ2)의 로우 상태 및 하이 상태가 각각 접지 전위 및 전원 전압(VDD)에 대응하는 경우, 정상 상태(steady state)에서 전하 펌프의 출력 전압(VOUT)은 전원 전압(VDD)의 N배 크기인 전압에 근사할 수 있다(VOUT ≒ N×VDD).

도 2는 전하 펌프의 동작을 설명하기 위한 개념적인 도면이며, 다양한 전하 펌프의 구성들이 공지되어 있다. 예를 들면, 전하 펌프의 구성들에 따라, 도 2의 전하 펌프에서 스위치(S_1, S_2, ...)는 각각 다이오드를 사용하여 구현될 수도 있고, 적어도 하나의 트랜지스터를 사용하여 구현될 수도 있다. 또한, 전하 펌프의 효율을 높이기 위하여 단일 단에 제1 및 제2 클락 신호(φ1, φ2) 양자가 공급될 수도 있다.

전하 펌프의 동작을 시뮬레이션하기 위하여, 설계자는 전하 펌프의 구성과 일치하는 입력 데이터, 예컨대 도식적(schematic) 회로도 또는 네트리스트(netlist) 등을 작성할 수 있고, 전자 회로 시뮬레이터를 이용하여 전하 펌프를 시뮬레이션 할 수 있다. 전술한 바와 같이, 그 구성들에 따라 전하 펌프는 복수개의 능동 소자들 및/또는 수동 소자들을 포함할 수 있고, 이에 따라 전자 회로 시뮬레이터는 전하 펌프에 포함된 능동 소자들 및/또는 수동 소자들 각각에 미리 (라이브러리 등에) 정의된 특성을 참조하여 전하 펌프의 시뮬레이션을 수행할 수 있다. 이 경우, 전하 펌프에 포함된 능동 소자들 및/또는 수동 소자들의 개수가 많아질수록, 그리고 각 소자들의 연결관계가 복잡해질수록 전자 회로 시뮬레이터가 전하 펌프의 시뮬레이션을 수행하는데 걸리는 시간은 증가할 수 있다.

또한, 동일한 전자 회로에서 신호의 변화가 빈번할수록 전자 회로 시뮬레이터가 그 전자 회로의 시뮬레이션을 수행하는데 걸리는 시간이 증가하기 때문에, 전하 펌프에 인가되는 제1 및 제2 클락 신호(φ1, φ2)의 주기(1/f)가 짧을 수록(즉, 주파수(f)가 높을 수록), 시뮬레이션 시간은 길어질 수 있다. 즉, 전자 회로 시뮬레이터는 한 주기(1/f) 내에서 제1 및 제2 클락 신호(φ1, φ2)의 상승 및 하강 천이(transition) 마다 발생되는 이벤트들에 응답하여 시뮬레이션 결과 데이터를 도출하기 위한 연산들을 처리할 수 있다. 예를 들면, 임의의 전하 펌프에 인가되는 제1 및 제2 클락 신호(φ1, φ2)의 주파수(f)는 수 십 MHz일 수 있고, 이와 같은 높은 주파수의 제1 및 제2 클락 신호(φ1, φ2)는 시뮬레이션 시간을 길게 만드는 요인들 중 하나일 수 있다.

전하 펌프의 다양한 가능한 구성들에 제약 받지 않고서, 본 발명의 예시적 실시예에 따른 도 1의 전하 펌프 모델(10)은 전자 회로 시뮬레이터가 전하 펌프의 동작을 상대적으로 짧은 시간 내에 시뮬레이션할 수 있도록 할 수 있다. 도 1에 도시된 전하 펌프 모델(10)을 참조하면, 전하 펌프 모델(10)은 모델링 언어로 정의된 기능 블록(200) 및 적어도 하나의 수동 소자를 포함하는 수동 소자 블록(400)을 포함하기 때문에, 전자 회로 시뮬레이터는 많은 수의 능동 소자 및 수동 소자를 포함하는 실제 회로에 대응하는 전하 펌프에 비해서 상대적으로 짧은 시간에 전하 펌프 모델(10)을 시뮬레이션할 수 있다.

뿐만 아니라, 도 1에 도시된 바와 같이, 전하 펌프 모델(10)은 제1 및 제2 클락 신호(φ1, φ2)를 수신하지 않기 때문에, 제1 및 제2 클락 신호(φ1, φ2)의 주파수가 상승함에 따라 시뮬레이션 시간이 길어지는 것도 방지될 수 있다. 즉, 전하 펌프 모델(10)은제1 및 제2 클락 신호(φ1, φ2)와 같은 클락 신호를 사용하지 않으므로, 신호의 빈번한 변화로 인해 발생될 수 있는 시뮬레이션 시간의 증가가 방지될 수 있다. 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델로서 전하 펌프 모델(10)을 사용하여 전하 펌프를 시뮬레이션하는 것은 도 15 내지 도 18에서 후술하는 바와 같이 시뮬레이션 결과 데이터의 정확도를 소정의 수준으로 유지하면서 시뮬레이션 시간을 크게 감소시킬 수 있다. 특히, 전하 펌프를 포함하는 보다 큰 전자 회로, 예컨대 스마트 전력 IC들 또는 비휘발성 메모리 장치의 전체 회로를 시뮬레이션 하는 경우(풀-칩 시뮬레이션으로 지칭될 수 있다), 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델을 이용하여 전하 펌프를 시뮬레이션하는 것은 총 시뮬레이션 시간의 현저한 감소에 기여할 수 있다.

도 3은 본 발명의 예시적 실시예에 따라 원 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로 모델을 개략적으로 도시하는 도면이다. 도 1에 도시된 전하 펌프 모델(10)과 유사하게, 전하 펌프 매크로 모델로서 도 3의 전하 펌프 모델(10a)은 출력 단자(19)를 포함하고, 기능 블록(200a) 및 수동 소자 블록(400a)을 포함할 수 있다. 전하 펌프 모델(10a)은 출력 전압(VOUT)을 생성하여 출력 단자(19)를 통해서 출력할 수 있다.

도 3에 도시된 바와 같이, 기능 블록(200a)은 전압 체배기(220a)를 포함할 수 있고, 전압 체배기(220a)는 수동 소자 블록(400a)에 연결될 수 있다. 본 발명의 예시적 실시예에 따라, 전압 체배기(220a)는 제1 전압의 N배 크기인 제2 전압을 생성하도록 모델링 언어로 정의될 수 있다. 제1 전압은 원 전하 펌프의 입력 전압에 대응할 수 있고, 사용자로부터 제공될 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 전압 체배기(220a)는 원 전하 펌프의 입력 전압의 N배 크기인 전압을 생성하여 수동 소자 블록(400a)으로 전달할 수 있다. 도 4에서 예시로 제시되는 바와 같이, 모델링 언어로 정의되는 전압 체배기(220a)의 동작은 상대적으로 단순하기 때문에, 전자 회로 시뮬레이터가 기능 블록(200a)에 포함된 전압 체배기(220a)의 동작을 시뮬레이션하는데 소비하는 비용, 예컨대 시뮬레이션 실행 시간, 및 결과적인 파형들 등을 위해 필요한 저장 공간은 원 전하 펌프를 시뮬레이션하는 것과 비교하여 상대적으로 작을 수 있다.

한편, 도 3에 도시된 바와 같이, 수동 소자 블록(400a)은 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)를 포함할 수 있다. 등가 저항(R_EQ)의 양단은 기능 블록(200a)의 전압 체배기(220a) 및 전하 펌프 모델(10a)의 출력 단자(19)에 각각 연결될 수 있다. 조정 캐패시터(C_ADJ)의 양단은 접지 전위 및 전하 펌프 모델(10a)의 출력 단자(19)에 각각 연결될 수 있다. 전자 회로 시뮬레이터는 등가 저항(R_EQ)의 저항치(Req) 및 조정 캐패시터(C_ADJ)의 정전용량(Cadj)에 기초하여, 수동 소자 블록(400a)의 동작을 시뮬레이션할 수 있다.

본 발명의 예시적 실시예에 따라, 등가 저항(R_EQ)의 저항치(Req)는 원 전하 펌프로 수신되는 클락 신호(즉, 도 2에서 제1 및 제2 클락 신호(φ1, φ2))의 주파수(f), 원 전하 펌프의 각 단에 포함된 펌핑(pumping) 캐패시터(즉, 도 2에서 캐패시터(C_1, C_2, ...))의 정전용량(C), 및 원 N-단 전하 펌프에서의 수 'N'에 기초하여 결정될 수 있다. 주파수(f) 및 정전용량(C)는 원 전하 펌프로부터 도출되는 값들로서, 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델인 전하 펌프 모델(10a)의 수동 소자 블록(400a)에 포함된 등가 저항(R_EQ)의 저항치(Req)는 설계자로부터 제공될 수 있는 주파수(f) 및 정전용량(C)에 기초하여 결정될 수 있다. 예를 들면, 등가 저항(R_EQ)의 저항치(Req)는 다음의 [수학식 1]에 따라 결정될 수 있다.

[수학식 1]

Req = (a×N) / (2f×C)

[수학식 1]에서, a는 0보다 크고 1이하인 값을 가지는 상수로서, 실제 전하 펌프의 기생 성분들 및 누설 성분들을 반영할 수 있다. 예를 들면, 이상적인 전하 펌프는 정상 상태에서 입력 전압(VIN)의 N배 크기인 출력 전압(VOUT)을 생성할 수 있으나, 실제 전하 펌프는 기생 정전용량과 같은 기생 성분들 및 캐패시터의 기생 저항과 같은 누설 성분들로 인하여 입력 전압(VIN)의 N배 크기보다 작은 출력 전압(VOUT)을 생성할 수 있다. 따라서, 설계자는 기생 성분 및 누설 성분을 고려하여 실제 전하 펌프의 단의 개수(N)를 결정할 수 있다. 예를 들면, 설계자는 25%의 여유분(headroom)을 고려하여 전하 펌프의 단의 개수(N)를 결정할 수 있다. [수학식 1]에서 상수 a는 이러한 기생 성분 및 누설 성분을 반영한 값으로서, 이상적인 전하 펌프에 대응하도록 1보다 작거나 같은 값을 가질 수 있고, 예컨대 0.75일 수 있다.

본 발명의 예시적 실시예에 따라, 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 실제 전하 펌프의 각 단에 포함된 캐패시터(즉, 도 2에서 캐패시터(C_1, C_2, ...))의 정전용량 (C)에 기초하여 결정될 수 있다. 전술한 바와 같이, 정전용량(C)은 원 전하 펌프로부터 도출될 수 있따. 조정 캐패시터(C_ADJ)는 원 N-단 전하 펌프의 출력 단자에 포함되며 전하 펌프 매크로 모델 외부에 있을 수 있는 풀/플라이(pool/fly) 캐패시터에 부가될 수 있다. 조정 캐패시터(C_ADJ)는 전하 펌프 매크로 모델로부터 획득된 전압 프로파일의 상승 또는 하강 시간의 미세-보정(fine-tunning) 또는 조정(adjustment)을 담당할 수 있다. 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델로서 전하 펌프 모델(10a)의 수동 소자 블록(400a)에 포함된 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 설계자로부터 제공될 수 있는 정전용량(C)에 기초하여 결정될 수 있다. 예를 들면, 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 다음의 [수학식 2]에 따라 결정될 수 있다.

[수학식 2]

Cadj = (N×C)/3

한편, 본 발명의 예시적 실시예에 따라, 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 전자 회로 시뮬레이터가 전하 펌프(10a)를 시뮬레이션하여 생성한 결과 데이터를 반영하여 조정될 수 있다. 즉, 원 전하 펌프를 전자 회로 시뮬레이터의 입력 데이터로서 사용하여 원 전하 펌프를 시뮬레이션한 결과 데이터인 제1 결과 데이터 및 제1 결과 데이터를 생성한 시뮬레이션과 동일한 조건 하에서 전하 펌프 모델(10a)을 시뮬레이션한 결과 데이터인 제2 결과 데이터에 기초하여 조정 캐패시터(C_ADJ)의 정전용량(Cadj)이 조정될 수 있다. 예를 들면, 제1 데이터 및 제2 데이터의 차(또는 차의 평균값)가 소정의 값 미만이 되도록 조정 캐패시터(C_ADJ)의 정전용량(Cadj)이 조정될 수 있다.

전술한 바와 같이, 전하 펌프는 스마트 전력 IC나 비휘발성 메모리 등과 같이 특정 어플리케이션에 포함될 수 있고, 그 어플리케이션의 전체 회로를 시뮬레이션하는 과정에서(즉, 풀-칩 시뮬레이션 과정에서) 본 발명의 기술적 사상에 따른 전하 펌프 매크로 모델로서 전하 펌프 모델(10a)은 총 시뮬레이션 시간을 단축시킬 수 있다.

또한, 본 발명의 예시적 실시예에 따라 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 설계자에 의해 제공될 수 있다. 예를 들면, 조정 캐패시터(C_ADJ)의 정전용량(Cadj)은 실제 전하 펌프의 구성에 영향을 받을 수 있다. 조정 캐패시터(C_ADJ)의 값은, 스마트 전력 IC 또는 비휘발성 메모리 장치와 같은 제품들의 군(family) 또는 세대(generation)에 대해서 일정할 수 있으며, 제품들 또는 회로들의 새로운 세대를 위해서 미세-조절될 수 있다. 전자 회로 시뮬레이터는 설계자가 설계된 실제 전하 펌프의 구성에 기초하여 제공한 정전용량(Cadj)으로 조정 캐패시터(C_ADJ)의 값을 설정할 수 있다.

도 4는 본 발명의 예시적 실시예에 따라 모델링 언어를 사용하여 도 3의 전압 체배기(220a)를 정의한 예시를 나타낸다. 도 4에 도시된 예시는 Verilog-A를 사용하여 도 3의 전압 체배기(220a)를 예시적으로 정의하는 수도-코드(pseudo-code)이며, 본 발명의 기술적 사상에 따른 전압 체배기(220a)는 도 4에 도시된 예시에 제한되지 않는 점은 이해될 것이다. 예를 들면, 도 3의 전압 체배기(220a)는 모델링 언어에 의해 제공되는 대체 가능한 함수를 사용하여 정의될 수도 있다.

도 4에 도시된 바와 같이, 본 예시에서 도 3의 전압 체배기(220a)는 모듈 'vmult'로서 정의되고(라인 1), 모듈 'vmult'는 출력 포트 'out'을 가질 수 있다(라인 3). 모듈 'vmult'는 소스 전압(VSRC) N배하고(라인 15), N배로 체배된 전압을 출력 포트 'out'으로 출력할 수 있다(라인 17). 본 예시에서, 소스 전압(VSRC)은 원 전하 펌프의 입력 전압, 예컨대 전원 전압(VDD)에 대응할 수 있고, 출력 포트 'out'은 레벨 쉬프팅 부(220a)의 단자에 대응할 수 있다.

도 5는 본 발명의 예시적 실시예에 따라 원 전하 펌프를 시뮬레이션하기 위해 생성된 전하 펌프 매크로 모델을 개략적으로 도시하는 도면이다. 도 5에 도시된 바와 같이, 본 발명의 예시적 실시예에 따른 전하 펌프 매크로 모델로서 전하 펌프 모델(10b)은 인에이블 단자(12) 및 출력 단자(19)를 포함할 수 있고, 그것들을 통해서 전하 펌프 모델(10b)의 외부 회로와 연결될 수 있다. 또한, 전하 펌프 모델(10b)은 기능 블록(200b) 및 수동 소자 블록(400b)을 포함할 수 있다.

도 1의 기능 블록(200)과 유사하게, 도 5의 기능 블록(200b) 역시 아날로그 또는 혼성 신호 시스템의 동작을 정의하는 모델링 언어로서 정의되는 블록일 수 있다. 기능 블록(200b)은 전하 펌프 모델(10b)의 도 1의 기능 블록(200)과 달리 인에이블 단자(12)를 통해서 인에이블 신호(EN)를 수신할 수도 있다. 모델링 언어에 의해 서술된 기능 블록(200b)의 동작에 기초하여 인에이블 단자(12)를 통해서 기능 블록(200b)으로 입력되는 신호들 및 기능 블록(200b)에서 생성되어 출력되는 신호 사이의 관계가 정의될 수 있다. 전자 회로 시뮬레이터는 모델링 언어로 정의된 기능 블록(200b)에 기초하여 기능 블록(200b)과 인터페이스하는 신호들의 상태를 결정할 수 있다.

수동 소자 블록(400b)은 저항 또는 캐패시터 등과 같은 적어도 하나의 수동 소자를 포함할 수 있으며, 기능 블록(200b) 및 전하 펌프 모델(10b)의 출력 단자(19) 사이에 배치될 수 있다. 전자 회로 시뮬레이터는 수동 소자의 고유한 특성 및 수동 소자의 값에 기초하여 수동 소자와 인터페이스하는 신호들의 상태를 결정할 수 있다.

도 6은 본 발명의 예시적 실시예에 따라 도 5의 전하 펌프 매크로 모델의 예시를 도시하는 블록도이다. 전하 펌프 모델(10b)은 인에이블 단자(12) 및 출력 단자(19)를 포함하고, 기능 블록(200b) 및 수동 소자 블록(400b)을 포함할 수 있다. 전하 펌프 모델(10b)의 외부로부터 인에이블 신호(EN)가 인에이블 단자(12)에 인가될 수 있고, 전하 펌프 모델(10b)은 출력 전압(VOUT)을 생성하여 출력 단자(19)를 통해서 출력할 수 있다.

도 6에 도시된 바와 같이, 기능 블록(200b)은 전압 체배기(220b) 및 스위칭부(240b)를 포함할 수 있다. 전압 체배기(220b)는 스위칭부(240b)의 입력 단자에 최종 전하 펌프 목표 전압을 직접 공급하기 위하여 고정된 소스 전압(VSRC)의 N 배한 전압을 내부적으로 생성할 수 있고, 스위칭부(240b)는 전압 체배기(220b) 및 수동 소자 블록(400b)에 연결될 수 있다. 전압 체배기(220b)는 도 3에 도시된 전하 펌프(10a)의 전압 체배기(220a)와 유사하게 동작할 수 있다. 즉, 전압 체배기(220b)는 전압 체배기(220a)에서 정의되는 소스 전압(VSRC)의 N배 크기기인 전압을 생성하여 스위칭부(240b)로 전달할 수 있다. 본 발명의 예시적 실시예에 따라, 전압 체배기(220b)는 도 4에 도시된 바와 같이 모델링 언어를 사용하여 정의될 수 있다.

스위칭부(240b)는 전하 펌프 모델(10b)의 인에이블 단자(12)를 통해서 수신되는 인에이블 신호(EN)에 따라 전압 체배기(220b) 및 수동 소자 블록(400b)를 서로 연결하거나 차단 차단하도록 모델링 언어로서 정의될 수 있다. 예를 들면, 인에이블 신호(EN)가 하이 상태(또는, 근사적으로 전원 전압(VDD))인 경우, 스위칭부(240b)는 전압 체배기(220b)가 생성한 전압을 수동 소자 블록(400b)으로 전달할 수 있다. 또한, 인에이블 신호(EN)가 로우 상태(또는, 근사적으로 접지 전위)인 경우, 스위칭부(240b)는 전압 체배기(220b)가 생성한 전압이 수동 소자 블록(400b)으로 전달되는 것을 차단할 수 있다.

한편, 도 6에 도시된 바와 같이, 수동 소자 블록(400b)은 양단이 기능 블록(200b)의 스위칭부(240b) 및 전하 펌프 모델(10b)의 출력 단자(19)에 각각 연결된 등가 저항(R_EQ), 그리고 양단이 전하 펌프 모델(10b)의 출력 단자(19) 및 접지 전위에 연결된 조정 캐패시터(C_ADJ)를 포함할 수 있다. 도 3에 도시된 실시예와 유사하게, 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)의 값들이 결정될 수 있고, 전자 회로 시뮬레이터는 등가 저항(R_EQ)의 저항치(Req) 및 조정 캐패시터(C_ADJ)의 정전용량(Cadj)에 기초하여 수동 소자 블록(400b)의 동작을 시뮬레이션할 수 있다.

도 12를 참조하면, 인에이블 신호(EN)는 전하 펌프 모델(10b)이 출력하는 출력 전압(VOUT)의 상태에 기초하여 전하 펌프 모델(10b)의 동작을 제어하기 위한 신호일 수 있고, 전하 펌프 모델(10b)은 레귤레이터(30)와 결합하여 네거티브 피드백 루프를 형성할 수 있다. 실제 전하 펌프를 포함하는 스마트 전력 IC 또는 비휘발성 메모리 장치 등과 같은 어플리케이션은 전하 펌프가 출력하는 전압을 원하는 범위 내로 유지하기 위하여 네거티브 피드백 루프를 포함할 수 있다. 도 6에 도시된 실시예에서, 전하 펌프 모델(10b)의 인에이블 단자(12)는 이러한 네거티브 피드백에 사용되는 신호(즉, 인에이블 신호(EN))를 위한 입력 포트를 제공할 수 있다.

도 7은 본 발명의 예시적 실시예에 따라 도 6의 스위칭부(240b)의 예시를 도시하는 블록도이고, 도 8 및 9는 스위칭부(240b)에 포함된 필터(242) 및 스위치(244)를 정의한 예시들, 즉 예시적인 Verilog-A 코드들을 각각 도시한다. 도 6을 함께 참조하면, 스위칭부(240b)는 전압 체배기(220b) 및 수동 소자 블록(400b)의 등가 저항(R_EQ)와 연결될 수 있고, 인에이블 단자(12)와 연결될 수 있다. 도 7에 도시된 바와 같이, 스위칭부(240b)는 스위치(244) 및 필터(242)를 포함할 수 있다. 필터(242)는 인에이블 단자(12) 및 스위치(244)와 연결될 수 있다. 또한, 스위치(244)는 전압 체배기(220b), 수동 소자 블록(400b)의 등가 저항(R_EQ) 및 필터(242)와 연결될 수 있다.

필터(242)는 인에이블 단자(12)를 통해서 수신되는 인에이블 신호(EN)를 필터링 할 수 있고, 필터링된 신호를 스위치(244)에 전달할 수 있다. 전술한 바와 같이, 인에이블 신호(EN)는 도 12의 레귤레이터(30)와 같은 전하 펌프 모델(10b)의 외부 회로로부터 수신되는 신호로서, 아날로그 신호일 수 있다. 필터(242)는 스위치(244)가 인에이블 신호(EN)의 상태를 적절하게 인식할 수 있도록 인에이블 신호(EN)를 필터링할 수 있다.

도 8에 도시된 예시를 참조하면, 도 7의 필터(242)는 모듈 'filter'로 정의되고(라인 1), 모듈 'filter'는 'in' 및 'out'의 입력 포트 및 출력 포트를 가질 수 있다(라인 3, 4). 모듈 'filter'는 입력 포트 'in'의 전압이 0.5 V 초과인 경우 출력 포트 'out'에 1.0V의 전압을 인가하고(라인 12), 입력 포트 'in'의 전압이 0.5 V 미만인 경우 출력 포트 'out'에 0.0 V의 전압을 인가할 수 있다(라인 14). 그 결과, 입력 포트 'in'의 전압에 따라 2개의 서로 다른 전압들, 즉 1.0 V 또는 0.0 V가 모듈 'filter'의 출력 포트 'out'에 인가될 수 있다. 본 예시에서, 모듈 'filter'의 입력 포트 'in'은 인에이블 신호(EN)를 수신하는 필터(242)의 단자에 대응할 수 있고, 출력 포트 'out'은 인에이블 신호(EN)를 필터링한 신호를 출력하는 필터(242)의 단자에 대응할 수 있다.

도 7에서, 스위치(244)는 필터(242)로부터 수신되는 필터링된 신호에 기초하여 스위치(244)는 필터(242)로부터 수신되는 신호에 기초하여 전압 체배기(220b) 및 등가 저항(R_EQ)을 서로 연결하거나 차단할 수 있다. 즉, 전압 체배기(220b)가 출력하는 전압을 등가 저항(R_EQ)에 선택적으로 전달할 수 있다.

도 9에 도시된 예시를 참조하면, 도 7의 스위치(244)는 모듈 'switch'로 정의되고(라인 1), 모듈 'switch'는 입력 포트 'a' 및 'en'을 가질 수 있고, 출력 포트 'b'를 가질 수 있다(라인 3, 4). 모듈 'switch'는 입력 포트 'a' 및 출력 포트 'b' 사이 컨덕턴스(conductance)를 0.01 S(A/V) 또는 0.0 S(A/V)로 설정할 수 있다(라인 8, 9). 컨덕턴스는 저항치(resistance)의 역수에 대응하는 값으로서, 그 값이 0인 경우 개방(open)에 대응할 수 있다. 모듈 'switch'는 입력 포트 'en'의 전압이 1.0 V인 경우 입력 포트 'a' 및 출력 포트 'b' 사이 컨덕턴스를 0.01 S로 설정할 수 있고(라인 14), 입력 포트 'en' 전압이 1.0 V가 아닌 경우(도 8에 도시된 필터(242)의 예시에 따르면, 입력 포트 'en' 전압이 0.0 V인 경우) 입력 포트 'a' 및 출력 포트 'b' 사이 컨덕턴스를 0.0 S로 설정할 수 있다(라인 18). 본 예시에서, 모듈 'switch'의 입력 포트 'a'는 도 7의 전압 체배기(220b)와 연결되는 스위치(244)의 단자에 대응할 수 있고, 출력 포트 'b'는 도 7의 등가 저항(R_EQ)와 연결되는 스위치(244)의 단자에 대응할 수 있다.

한편, 비록 도 7에 도시된 실시예는 스위칭부(240b)가 2개의 별개인 블록들인 스위치(244) 및 필터(242)를 포함하고 있으나, 본 발명의 기술적 사상은 이에 제한되지 않고, 본 발명의 예시적 실시예에 따라 스위칭부(240b)가 홀로 스위치(244) 및 필터(242)에 대응하는 동작을 수행하도록 모델링 언어를 사용하여 정의될 수 있는 점은 이해될 것이다. 또한, 도 8 및 9에 도시된 예시들은 각각 Verilog-A를 사용하여 도 7의 필터(242) 및 스위치(244)를 각각 예시적으로 정의하는 수도-코드이며, 본 발명의 기술적 사상에 따른 필터(242) 및 스위치(244)는 도 8 및 9에 도시된 예시에 제한되지 않는 점은 이해될 것이다. 게다가, 도 7의 필터(242) 및 스위치(244)는 모델링 언어에서 제공되는 대체 가능한 함수들을 사용하여 정의될 수 있다. 예를 들면, 함수 'cross'는 도 8의 함수 'above'와 같은 기능을 구현하도록 사용될 수 있다.

도 10은 본 발명의 예시적 실시예에 따라 모델링 언어를 사용하여 도 6의 전하 펌프 모델(10b)을 정의한 예시를 나타낸다. 도 10에 도시된 예시에서 수동 소자 블록(400b)에 포함된 수동 소자들은 모델링 언어를 사용하여 전하 펌프 모델(10b)에 포함되었으나(라인 21, 22), 본 예시에서 수동 소자 블록(400b)의 등가 저항(R_EQ) 및 등가 캐패시터(C_ADJ)는 각각 고유한 값들을 가지고 다른 구성요소들과 연결되는 것에 불과하다. 즉, 본 발명의 기술적 사상에 따른 다른 실시예에 따라 수동 소자 블록(400b)은 도 10에 도시된 예시와 다른 방식으로, 예컨대 모델링 언어로 하나의 모듈로서 정의된 기능 블록(200b)과 결합하는 개별적인 수동 소자들(예컨대, 네트리스트에 포함된 수동 소자들)로서 전하 펌프 모델(10b)에 포함될 수 있다. 또한, 도 10에 도시된 예시는 Verilog-A를 사용하여 도 6의 전하 펌프 모델(10b)을 예시적으로 정의하는 수도-코드이며, 본 발명의 기술적 사상에 따른 전하 펌프 모델(10b)는 도 10에 제한되지 않는 점은 이해될 것이다.

도 10에 도시된 바와 같이, 본 예시에서 도 6의 전하 펌프 모델(10b)은 모듈 'CP'로서 정의되고(라인 4), 모듈 'CP'는 입력 포트 'en' 및 출력 포트 'vout'을 가질 수 있다(라인 6, 7). 전하 펌프 모델(10b)에 대응하는 실제 전하 펌프에 포함된 단의 개수(N)는 6이며, 수동 소자 블록(400b)에 포함된 등가 저항(R_EQ)의 저항치(Req)는 13.173 ㏀이고, 조정 캐패시터(C_ADJ)의 캐패시턴스(Cadj)는 90 ㎊이다. 모듈 'CP'는 도 4에서 정의된 모듈 'vmult'를 포함할 수 있고(라인 19), 도 8에서 정의된 모듈 'filter'를 포함할 수 있고(라인 18), 도 9에서 정의된 모듈 'switch'를 포함할 수 있다(라인 20). 본 예시에서, 모듈 'CP'의 입력 포트 'en'은 도 6의 인에이블 단자(12)에 대응할 수 있고, 출력 포트 'vout'은 출력 단자(19)에 대응할 수 있다. 도 4, 8, 9 및 10에 도시된 예시들은 하나의 파일에 병합될 수 있다. 즉, 도 6의 전하 펌프 모델(10b)은 하나의 Verilog-A 파일과 같은 단일 파일로 생성될 수 있다.

도 11은 본 발명의 예시적 실시예에 따라, 전하 펌프(20)를 포함하는 전자 회로(1)의 예시를 개략적으로 도시하는 블록도이다. 전술한 바와 같이, 전하 펌프(20)를 포함하는 어플리케이션(또는, 전자 회로(1))은 전하 펌프(20)가 출력하는 전압을 원하는 범위 내로 유지하기 위하여 네거티브 피드백 루프를 포함할 수 있다. 도 11에 도시된 바와 같이, 전자 회로(1)는 전하 펌프(20), 레귤레이터(30), 인버터(40) 및 부하 캐패시터(C_LOAD)를 포함할 수 있다. 레귤레이터(30)는 전하 펌프(20)가 출력하는 출력 전압(VOUT) 및 미리 정해진 기준 전압에 기초하여 제1 클락 신호(φ1)의 천이를 선택적으로 생성함으로써 전하 펌프(20)를 제어할 수 있고, 이에 따라 네거티브 피드백 루프가 형성될 수 있다.

도 11에 도시된 바와 같이, 전하 펌프(20)는 입력 전압(VIN)이 인가되는 입력 단자(21), 제1 클락 신호(φ1)가 인가되는 제1 클락 단자(23), 제2 클락 신호(φ2)가 인가되는 제2 클락 단자(25)를 포함할 수 있고, 출력 전압(VOUT)을 생성하는 출력 단자(29)를 포함할 수 있다. 도 11에 도시된 전하 펌프(20)는 도 2에서 도시된 바와 같이 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)를 사용하여 입력 전압(VIN)을 N배한 출력 전압(VOUT)을 생성할 수 있다. 부하 캐패시터(C_LOAD)는 전하 펌프(20)의 출력 단자(29)에 연결될 수 있고, 전하를 축적하거나 방전할 수 있다. 인버터(40)는 제1 클락 신호(φ1)를 반전시킴으로써 제2 클락 신호(φ2)를 생성할 수 있다.

도 11에 도시된 바와 같이, 레귤레이터(30)는 전하 펌프(20)로부터 출력 전압(VOUT)을 수신하는 입력 단자(31) 및 제1 클락 신호(φ1)를 출력하는 출력 단자(39)를 포함할 수 있다. 또한, 레귤레이터(30)는 전압 분할기(32), 비교기(34) 및 AND 게이트(36)를 포함할 수 있다. 전압 분할기(32)는 입력 단자(31)를 통해서 수신되는 출력 전압(VOUT)을 고정된 비율에 따라 분할하고, 분할된 전압을 비교기(34)에 제공할 수 있다. 예를 들면, 전압 분할기(32)는 직렬 연결된 복수개의 저항들을 포함할 수 있다. 비교기(34)는 출력 전압(VOUT)이 분할된 전압 및 기준 전압(VREF)을 수신할 수 있고, 양 전압을 비교한 결과에 따라 감지 신호(DET)를 생성할 수 있다. 전압 분할기(32) 및 비교기(34)에 의해서, 레귤레이터(30)는 출력 전압(VOUT)이 미리 정해진 목표 전압(즉, 출력 전압(VOUT)을 전압 분할기(32)에 전압 분할 비율에 따라 분할하여 기준 전압(VREF)와 비교)보다 높은지 낮은지를 나타내는 감지 신호(DET)를 생성할 수 있다. 예를 들면, 감지 신호(DET)는 출력 전압(VOUT)이 목표 전압보다 낮을 때 하이 상태(근사적으로 전원 전압(VDD))일 수 있고, 출력 전압(VOUT)이 목표 전압보다 높을 때 로우 상태(근사적으로 접지 전위)일 수 있다.

AND 게이트(36)는 비교기(34)가 생성한 감지 신호(DET) 및 글로벌 클락 신호(G_CLK)를 AND 연산하여 제1 클락 신호(φ1)를 생성할 수 있다. 글로벌 클락 신호(G_CKK)는 주파수(f)로서 연속적으로 진동하는 신호일 수 있다. 이에 따라, 도 11의 하단에 도시된 바와 같이, 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)는 감지 신호(DET)가 하이 상태에 있는 동안 글로벌 클락 신호(G_CLK)에 따라 진동할 수 있다. 도 2를 참조하면, 전하 펌프(20)에서 전하는 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)의 천이에 의해서 입력 전압(VIN) 노드로부터 출력 전압(VOUT) 노드로 이동하기 때문에, 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)가 진동하지 않는 구간, 즉 감지 신호(DET)가 로우 상태인 구간에서 부하 캐패시터(C_LOAD)는 전하를 방전할 수 있고, 이에 따라 출력 전압(VOUT)은 떨어질 수 있다. 그 결과, 전하 펌프(20)는 네거티브 피드백에 의해 제어될 수 있고, 출력 전압(VOUT)은 일정한 범위 내에 유지될 수 있다.

도 12는 본 발명의 예시적 실시예에 따라 도 11의 전자 회로(1)를 시뮬레이션하기 위한 시뮬레이션 모델(1')을 개략적으로 도시하는 블록도이다. 시뮬레이션 모델(1')은 전하 펌프 모델(10b), 레귤레이터(50) 및 부하 캐패시터(C_LOAD)를 포함할 수 있다. 전하 펌프 모델(10b)은 도 5의 실시예에 포함된 것과 유사하며, 인에이블 단자(12) 및 출력 단자(19)를 포함할 수 있다. 레귤레이터(50)는 도 11의 전자 회로(1)에 포함된 레귤레이터(30)와 같이 입력 단자(51) 및 출력 단자(59)를 포함할 수 있고, 전압 분할기(52), 비교기(54) 및 AND 게이트(56)를 포함할 수 있다.

본 발명의 예시적 실시예에 따라 시뮬레이션 모델(1')의 레귤레이터(50)는 전하 펌프 모델(10b)을 제어하는 피드백 신호(FB)를 생성할 수 있다. 도 11에 도시된 전자 회로(1)에 포함된 레귤레이터(30)와 비교할 때, 시뮬레이션 모델(1')의 레귤레이터(50)에 포함된 AND 게이트(56)는 글로벌 클락 신호(G_CLK) 대신 전원 전압(VDD)을 수신할 수 있다. 즉, 도 12의 하단에 도시된 바와 같이, AND 게이트(56)는 비교기(54)가 출력하는 감지 신호(DET)에 의존하는 피드백 신호(FB)를 생성할 수 있고, 피드백 신호(FB)는 레귤레이터(50)의 출력 단자(59)를 통해서 레귤레이터(50)의 외부로 출력될 수 있다. 레귤레이터(50)가 생성한 피드백 신호(FB)는 전하 펌프 모델(10b)의 인에이블 단자(12)에 인가될 수 있다.

도 11에 도시된 전자 회로(1) 및 도 12에 도시된 시뮬레이션 모델(1')을 비교할 때, 전자 회로(1)에서 글로벌 클락 신호(CLK)의 주파수와 동일한 주파수(f)로서 진동하는 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)가 시뮬레이션 모델(1')에서는 사라질 수 있다. 그 대신, 시뮬레이션 모델(1')에서 전하 펌프 모델(10b)은 감지 신호(DET)에 동기된 피드백 신호(FB)에 의해 제어될 수 있고, 이는 본 발명의 예시적 실시예에 따른 전하 펌프 모델(10b) 및 내부 신호가 단순하게 변경된 레귤레이터(50)에 기인할 수 있다.

도 12에 도시된 바와 같이, 피드백 신호(FB)는 제1 클락 신호(φ1) 및 제2 클락 신호(φ2)와 같이 높은 주파수(f)로 진동하는 신호가 아닌, 일정한 주기를 가지지 않고 천이되는 스트로브(strobe) 신호일 수 있다. 전술한 바와 같이, 신호의 변화, 즉 천이가 빈번할수록 시뮬레이션을 위한 연산량의 증가로 인해 전자 회로 시뮬레이터의 시뮬레이션 수행 시간은 길어질 수 있으므로, 본 발명의 예시적 실시예에 따른 시뮬레이션 모델(1')은 전자 회로 시뮬레이터의 시뮬레이션 시간 감소에 기여할 수 있다. 게다가, 레귤레이터(50) 내부에서 발생되는 이벤트들의 수는, 고주파인 글로벌 클락 신호(CLK)를 고정된 레벨인 전원 전압(VDD)로 교체함으로써 감소될 수 있다. 이는 결과적으로 전체 시뮬레이션 시간에 영향을 주는 레귤레이터(50) 내부에서 훨씬 더 적은 이벤트들을 유도할 수 있다.

도 13은 본 발명의 예시적 실시예에 따라, 도 11의 제1 클락 신호(φ1) 및 도 12의 피드백 신호(FB)의 시뮬레이션 결과 데이터를 도시하는 그래프이다. 도 13의 상단은 제1 클락 신호(φ1)을 나타내고, 도 13의 하단은 피드백 신호(FB)를 나타낸다. 도 13의 양 그래프는 동일한 동작 환경에서, 예컨대 동일한 테스트 벤치를 사용하여 도 11의 전자 회로(1) 및 도 12의 시뮬레이션 모델(1')를 각각 시뮬레이션하여 생성된 결과 데이터를 도시한다.

도 13은 제1 클락 신호(φ1)의 천이 횟수는 피드백 신호(FB)의 천이 횟수보다 현저하게 많다는 것을 실증한다. 즉, 제1 클락 신호(φ1)는 피드백 신호(FB)보다 빈번하게 하이 상태 및 로우 상태 사이를 천이하며, 특히 동작 초기에 피드백 신호(FB)는 하이 상태로 유지되는 반면 제1 클락 신호(φ1)는 연속적으로 진동한다. 도 13에 도시된 그래프들로부터, 전자 회로 시뮬레이터가 본 발명의 예시적 실시예에 따른 도 12의 시뮬레이션 모델(1')을 시뮬레이션하는데 소요된 시간이 감소되었음이 기대될 수 있다.

도 14는 본 발명의 예시적 실시예에 따라, 전하 펌프를 포함하는 비휘발성 메모리 장치(1000)의 개략적인 블록도이다. 도 14에 도시된 바와 같이, 비휘발성 메모리 장치(1000)는 크게 '코어 부분', '주변/베이스 부분' 및 '입출력(I/O) 부분'으로 구분될 수 있다. '코어 부분'은 데이터를 저장하는 복수의 메모리 셀을 포함하는 '셀 어레이', 셀 어레이에 포함된 메모리 셀에 엑세스 하기 위한 'X-디코더', 데이터가 임시로 저장되는 '페이지 버퍼'를 포함할 수 있다. '주변/베이스 부분'은 전원 전압(VDD)보다 높은 전압을 생성하는 복수개의 '전하 펌프들' 및 전하 펌프들을 제어하는 '레귤레이터'를 포함할 수 있다. '입출력(I/O) 부분'은 비휘발성 메모리 장치(1000) 외부로 송신되거나 외부로부터 수신되는 데이터를 위한 래치 등을 포함하는 '인터페이스'를 포함할 수 있다.

비휘발성 메모리 장치(1000), 예컨대 플래시 메모리 장치는 메모리 셀에 데이터를 기록하거나, 메모리 셀에 저장된 데이터를 독출 또는 소거할 때 비휘발성 메모리 장치의(1000) 전원 전압 보다 높은 전압을 사용할 수 있다. 이에 따라, 플래시 메모리 장치는 복수개의 전하 펌프들을 포함할 수 있으며, 각각의 전하 펌프는 플래시 메모리 장치가 필요로 하는 전압을 독립적으로 생성할 수 있다. 예를 들면, 도 14에 도시된 바와 같이, 비휘발성 메모리 장치(1000)에 포함된 전하 펌프들은 3개의 전압들(V1, V2, V3)을 생성할 수 있다. V_RD는 메모리 셀에 저장된 데이터를 독출할 때 사용되고, 근사적으로 5.5 V인 V2는 비휘발성 메모리 장치에 포함된 특정 블록에 사용되는 직류 전압이고, V3는 메모리 셀에 데이터를 기록하거나 메모리 셀에 저장된 데이터를 소거할 때 사용될 수 있다. 이와 같은 3개의 전압들(V1, V2, V3)은 서로 다른 크기를 가질 수 있고, 이에 따라 각각의 전압을 생성하는 전하 펌프들은 서로 그 구성을 달리할 수 있다. 예를 들면, 전하 펌프들은 동일한 입력 전압(예컨대, 비휘발성 메모리 장치(1000)에 공급되는 전원 전압)을 가질 수 있는 반면, 각각이 가지는 단의 개수는 서로 다를 수 있다.

비휘발성 메모리 장치(1000)를 설계하는 과정에서, 비휘발성 메모리 장치(1000)에 포함된 각 블록들은 개별적으로 설계될 수 있다. 각 블록들은 전자 회로 시뮬레이터를 사용한 시뮬레이션을 통해서 검증될 수 있고, 각 블록의 최종 설계가 도출될 수 있다. 개별적인 블록의 설계가 완성된 다음, 설계자는 2 이상의 블록들을 결합하여 검증을 위한 시뮬레이션을 수행할 수 있고, 시뮬레이션 결과에 따라 각 블록의 설계는 수정될 수 있다. 최종적으로, 설계자는 전자 회로 시뮬레이터를 사용하여 비휘발성 메모리 장치(1000)의 모든 블록들을 결합하여 시뮬레이션(풀-칩 시뮬레이션)을 수행할 수 있다.

이와 같이, 본 발명의 예시적 실시예에 따른 전하 펌프 모델 및 레귤레이터의 구성에 기인하여, 전하 펌프들을 포함하는 전자 회로를 시뮬레이션할 때, 특히 풀-칩 시뮬레이션할 때 소요되는 시간이 감소될 수 있다.

도 15은 본 발명의 예시적 실시예에 따라 전하 펌프 매크로 모델로서 전하 펌프 모델을 사용하여 풀-칩 시뮬레이션을 수행함으로써 감소된 시뮬레이션 시간을 도시한다. 도 15에 도시된 바와 같이, 원 전하 펌프를 사용하여 독출 동작에서 풀-칩 시뮬레이션시 24.55 시간이 소비되는 반면, 전하 펌프 모델을 사용하여 독출 동작에서 풀-칩 시뮬레이션시 10.13 시간이 소비된다. 프로그램 동작 및 소거 동작의 경우에서도 전하 펌프 모델을 사용하여 풀-칩 시뮬레이션을 수행하는 경우 소비되는 시간이 감소되는 것을 확인할 수 있다. 도 15에 도시된 결과로부터 전하 펌프 모델을 사용하여 풀-칩 시뮬레이션하는 경우 소비되는 시간이 근사적으로, 원 전하 펌프를 사용하여 풀-칩 시뮬레이션하는 경우의 절반으로 감소하는 것을 확인할 수 있다.

도 16, 17 및 18는 독출, 프로그램 및 소거 동작에서 본 발명의 예시적 실시예에 따른 전하 펌프 모델을 사용하여 시뮬레이션한 결과 데이터를 도시하는 그래프들이다. 도 16, 17 및 18에서, 동일한 테스트 벤치 하에서 원 전하 펌프를 시뮬레이션한 결과 데이터가 함께 도시되며, 양 결과 데이터가 겹치는 부분에서 어두운 색이 원 전하 펌프를 시뮬레이션한 결과 데이터를 나타내고, 밝은 색이 전하 펌프 모델을 시뮬레이션한 결과 데이터를 나타낸다. 또한, 도 16, 17 및 18 각각에서 최상단 그래프는 V3에 대응하고, 중단 그래프는 V1에 대응하며, 하단 그래프는 V2에 대응한다.

도 16, 17 및 18에 도시된 바와 같이, 전하 펌프 모델의 출력 전압은 원 전하 펌프의 출력 전압에 비해 상대적으로 작은 크기의 리플(ripple)을 가질 수 있고, 이는 전하 펌프 모델이 클락 신호 대신 스트로브 신호로서 제어되는 데 기인할 수 있다. 광범위한 실험 결과, 본 발명의 예시적 실시예에 따른 전하 펌프 모델의 출력 전압은 원 전하 펌프의 출력 전압에 대하여, 모든 시간 구간에서 90%이상의 정확도를 가지는 것으로 분석된다. 이에 따라, 본 발명의 예시적 실시예에 따른 전하 펌프 모델을 사용하여 시뮬레이션을 수행하는 것은 원 전하 펌프를 시뮬레이션하는 것과 비교하여 90%이상의 정확도를 유지하면서 절반이상 감소된 시뮬레이션 시간을 제공할 수 있다. 또한, 실험 결과에 따르면, 풀-칩 시뮬레이션에서 전하 펌프 모델을 사용하여 생성된 파형들을 저장하는데 사용되는 디스크 공간은 근사적으로, 원 전하 펌프를 동일한 시뮬레이션에서 사용할 때 소비되는 디스크 공간의 절반이다.

도 19은 본 발명의 예시적 실시예에 따른 전하 펌프를 구비한 전자 회로를 시뮬레이션하는 방법을 도시하는 순서도이다. 도 19에 도시된 시뮬레이션 방법은, 예컨대 프로세서를 포함하는 시스템에서 실행 가능한 소프트웨어로 구현된 전자 회로 시뮬레이터에의해 수행될 수 있다. 전자 회로 시뮬레이터는 원 전하 펌프에 대응하는 전하 펌프 매크로 모델로서 전하 펌프 모델을 생성할 수 있다(S00). 전자 회로 시뮬레이터가 생성한 전하 펌프 모델은 전술한 본 발명의 실시예들 중 하나에 따른 전하 펌프 모델일 수 있다. 전자 회로 시뮬레이터는 생성된 전하 펌프 모델을 사용하여 전하 펌프 모델 또는 전하 펌프 모델을 포함하는 전자 회로를 시뮬레이션할 수 있다(S10). 예를 들면, 전자 회로 시뮬레이터는 전하 펌프 모델 및 레귤레이터를 결합한 전자 회로를 시뮬레이션하거나, 전하 펌프 모델을 포함하는 어플리케이션, 예컨대 비휘발성 메모리 장치를 시뮬레이션할 수 있다. 그 다음에, 전자 회로 시뮬레이터는 시뮬레이션 결과 데이터를 사용자에게 디스플레이 할 수 있다(S90). 예를 들면, 전자 회로 시뮬레이터는 도 16 내지 18에 도시된 바와 같이, 그래프 형태로 시뮬레이션 결과 데이터를 사용자에게 제공할 수 있다.

도 20a 및 20b는 본 발명의 예시적 실시예들에 따라 도 19의 전하 펌프 모델을 생성하는 단계(S00)를 도시하는 순서도이다. 도 6을 참조하면, 본 발명의 예시적 실시예들에 따라 수동 소자 블록(400b)은 다양한 방식으로 전하 펌프 모델(10b)에 포함될 수 있다. 도 20a는 도 10에 도시된 예시와 같이 수동 소자 블록(400b)을 모델링 언어로서 정의하는 실시예를 도시한다. 전자 회로 시뮬레이터는 전하 펌프 모델을 생성하기 위하여, 사용자로부터 전하 펌프에 포함된 단의 개수(N), 제1 및 제2 클락 신호(φ1, φ2)의 주파수(f) 및 전하 펌프의 각 단에 포함된 캐패시터의 캐패시턴스(C)를 수신할 수 있다(S01).

도 6을 참조하면, 전자 회로 시뮬레이터는 사용자로부터 수신된 N, f 및 C에 기초하여 수동 소자 블록(400b)에 포함된 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)의 값들을 결정할 수 있다(S02). 예를 들면, 전자 회로 시뮬레이터는 [수학식 1]에 기초하여 등가 저항(R_EQ)의 저항치(Req)를 결정할 수 있고, [수학식 2]에 기초하여 조정 캐패시터(C_ADJ)의 정전용량(Cadj)를 결정할 수 있다. 그 다음에, 전자 회로 시뮬레이터는 모델링 언어를 사용하여 전하 펌프 모델을 생성할 수 있다(S03). 예를 들면, 전자 회로 시뮬레이터는 도 4, 8 및 9에 도시된 예시와 같이 기능 블록(200b)에 포함된 구성요소들을 정의할 수 있고, 도 10에 도시된 예시와 같이 각 구성요소들 및 수동 소자들의 연결을 정의할 수 있다.

한편, 도 20b는 수동 소자 블록(400b)을 기능 블록(200b)과 별도로 정의하는 실시예를 도시한다. 도 20a에 도시된 실시예와 같이, 전자 회로 시뮬레이터는 사용자로부터 N, f 및 C를 수신할 수 있다(S01'). 도 6을 참조하면, 전자 회로 시뮬레이터는 모델링 언어를 사용하여 기능 블록(200b)을 생성할 수 있다(S02'). 예컨대, 전자 회로 시뮬레이터는 사용자로부터 수신한 N에 기초하여 도 전압 체배기(220b)를 생성할 수 있고, 스위칭부(240b)를 생성할 수 있다. 전자 회로 시뮬레이터는 사용자로부터 수신한 N, f 및 C에 기초하여 수동 소자 블록(400b)에 포함된 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)의 값들을 결정할 수 있다(S02'). 그 다음에, 전자 회로 시뮬레이터는 기능 블록(200b), 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)를 연결함으로써 전하 펌프 모델을 생성할 수 있다(S04'). 예컨대, 전자 회로 시뮬레이터는 기능 블록(200b), 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)를 포함하는 전자 회로의 네트리스트를 생성할 수 있다.

도 21는 본 발명의 예시적 실시예에 따라 도 19의 전하 펌프 모델을 사용하여 전자 회로를 시뮬레이션하는 단계(S10)를 도시하는 순서도이다. 도 6을 참조하면, 전자 회로 시뮬레이터는 모델링 언어에 기초하여 기능 블록(200b)을 시뮬레이션할 수 있다(S11). 예를 들면, 전자 회로 시뮬레이터는 기능 블록(200b)을 정의하는 모델링 언어를 컴파일할 수 있다. 전자 회로 시뮬레이터는 기능 블록(200b)의 출력, 등가 저항(R_EQ) 및 조정 캐패시터(C_ADJ)에 기초하여 전하 펌프 모델(10b)의 출력 단자(19)를 시뮬레이션할 수 있다(S12). 만약 출력 단자(19)가 전하 펌프 모델(10b) 외부의 임의의 소자(예컨대, 도 12에서 부하 캐패시터(C_LOAD) 또는 레귤레이터(50)의 입력 단자(51))에 연결되는 경우, 전자 회로 시뮬레이터는 연결된 임의의 소자의 특성을 반영하여 전하 펌프 모델(10b)의 출력 단자(19)(또는 출력 단자(19)가 연결된 노드)를 시뮬레이션할 수 있다.

도 22은 본 발명의 예시적 실시예에 따른 전하 펌프를 구비한 전자 회로를 시뮬레이션하는 방법을 도시하는 순서도이다. 도 6을 참조하면, 전자 회로 시뮬레이터는 전하 펌프 모델(10b)을 시뮬레이션한 결과 데이터에 기초하여 조정 캐패시터(C_ADJ)의 캐패시턴스(Cadj)를 조정할 수 있다. 이에 따라, 전하 펌프 모델(10b)은 조정된 캐패시턴스(Cadj)를 조정 캐패시터(C_ADJ)를 포함할 수 있고, 전하 펌프 모델(10b)을 시뮬레이션한 결과 데이터의 상승/하강 시간 정확도가 이전보다 향상될 수 있다.

예를 들면 도 22에 도시된 바와 같이, 전자 회로 시뮬레이터는 전하 펌프 모델(10b)을 생성할 수 있다(S00'). 전자 회로 시뮬레이터는 생성된 전하 펌프 모델(10b)을 시뮬레이션할 수 있다(S10'). 전자 회로 시뮬레이터는 시뮬레이션 결과 데이터를 분석할 수 있다(S20'). 전자 회로 시뮬레이터는 원 전하 펌프를 시뮬레이션한 결과 데이터를 저장하고 있는 데이터 저장소(5500)를 엑세스할 수 있고, 원 전하 펌프를 시뮬레이션한 결과 데이터와 전하 펌프 모델(10b)을 시뮬레이션한 결과 데이터를 비교할 수 있다. 전자 회로 시뮬레이터는 전하 펌프 모델(10b)을 시뮬레이션한 결과 데이터가 미리 정해진 오차 범위를 초과하는지 판단할 수 있다(S30'). 만약 미리 정해진 오차 범위를 초과하는 경우 전자 회로 시뮬레이터는 조정 캐패시터(C_ADJ)의 값, 즉 캐패시턴스(Cadj)를 조정할 수 있다(S40').

전자 회로 시뮬레이터는 조정 캐패시터(C_ADJ)의 값이 조정된 전하 펌프 모델(10b)을 다시 시뮬레이션할 수 있다(S10'). 만약 전하 펌프 모델(10b)를 시뮬레이션한 결과 데이터가 오차 범위를 초과하지 않는 경우, 전자 회로 시뮬레이터는 전하 펌프 모델(10b)를 포함하는 전자 회로를 시뮬레이션할 수 있다(S50'). 그 다음에, 전자 회로 시뮬레이터는 시뮬레이션 결과 데이터를 사용자에게 디스플레이할 수 있다(S90').

도 23는 본 발명의 예시적 실시예에 따른 컴퓨터로 읽을 수 있는 저장 매체(2000)를 도시하는 블록도이다. 컴퓨터로 읽을 수 있는 저장 매체(2000)는 컴퓨터에 명령어들 및/또는 데이터를 제공하는데 사용되는 동안 컴퓨터에 의해 읽혀질 수 있는 임의의 저장 매체를 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(2000)는 디스크, 테이프, CD-ROM, DVD-ROM, CD-R, CD-RW, DVD-R, DVD-RW 등과 같은 자기 또는 광학 매체, RAM, ROM, 플래시 메모리 등과 같은 휘발성 또는 비휘발성 메모리, USB 인터페이스를 통해서 엑세스 가능한 비휘발성 메모리, 그리고 MEMS(microelectromechanical systems) 등을 포함할 수 있다. 컴퓨터로 읽을 수 있는 저장 매체(2000)는 컴퓨터에 삽입 가능하거나, 컴퓨터 내에 집적되거나, 네트워크 및/또는 무선 링크와 같은 통신 매개체를 통해서 컴퓨터와 결합될 수 있다.

도 23에 도시된 바와 같이, 컴퓨터로 읽을 수 있는 저장 매체(2000)는 시뮬레이터(2200), 시뮬레이션 결과 데이터(2600), 전하 펌프를 포함하는 전자 회로에 대한 회로 설명(2400) 및 데이터 구조들(2800)을 포함할 수 있다. 데이터 구조들(2800)은 시뮬레이션 동안 사용된 데이터 구조를 포함할 수 있다. 시뮬레이터(2200)는 전자 회로 시뮬레이터로서 이상에서 설명된 시뮬레이션 방법을 수행하는 명령어들을 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(2000)는 도 19 내지 22 중 하나 이상에서 도시된 순서도들의 일부나 전부를 구현하는 임의의 명령어들을 저장할 수 있다.

도 24는 본 발명의 예시적 실시예에 따른 컴퓨터 시스템(3000)을 도시하는 블록도이다. 도 24에 도시된 바와 같이, 컴퓨터 시스템(3000)은 프로세서(3200), 메모리(3400) 및 다양한 주변 장치들(3600)을 포함할 수 있다. 프로세서(3200)는 메모리(3400) 및 주변 장치들(3600)과 연결될 수 있다.

프로세서(3200)는 이상에서 설명된 방법을 수행하는 명령어들을 실행하도록 구성될 수 있다. 본 발명의 예시적 실시예에 따라, 프로세서(3200)는 임의의 명령어 세트(예컨대, IA-32(Intel Architecture-32), 64 비트 확장 IA-32, x86-64, PowerPC, Sparc, MIPS, ARM, IA-64 등)를 실행할 수 있다. 또한, 컴퓨터 시스템(3000)은 하나 이상의 프로세서를 포함할 수도 있다.

프로세서(3200)는 임의의 방식으로 메모리(3400) 및 주변 장치들(3600)과 연결될 수 있다. 예를 들면, 프로세서(3200)는 메모리(3400) 및/또는 주변 장치들(3600)과 다양한 상호연결들을 통해서 연결될 수 있다. 뿐만 아니라, 하나 이상의 브릿지 칩들이 프로세서(3200), 메모리(3400) 및 주변 장치들(3600) 사이에 다중 연결들을 생성하면서 이러한 구성부품들을 연결하는데 사용될 수 있다.

메모리(3400)는 임의의 유형의 메모리 시스템을 포함할 수 있다. 예를 들면, 메모리(3400)는 DRMA, DDR SDRAM, RDRAM 등을 포함할 수 있다. 메모리 컨트롤러가 메모리(3400)에 인터페이스하기 위하여 포함될 수 있으며, 그리고/또한 프로세서(3200)가 그 메모리 컨트롤러를 포함할 수 있다. 메모리(3400)는 이상에서 설명된 시뮬레이션 방법을 포함하는 프로그램 루틴, 예컨대 명령어들 및 프로세서(3200)에 의해 처리되는 데이터를 저장할 수 있다.

주변 장치들(3600)은 사용자로부터 데이터를 수신하기 위한 입력 장치 및 사용자에 시뮬레이션 결과 데이터를 제공하기 위한 출력 장치를 포함할 수 있다. 또한, 주변 장치들(3600)은 컴퓨터시스템(3000)에 포함되거나 결합될 수 있는 임의의 유형의 하드웨어 장치들, 예컨대 저장 장치 또는 입출력 장치(비디오 하드웨어, 오디오 하드웨어, 사용자 인터페이스 장치들, 네트워킹 하드웨어 등) 등을 포함할 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 발명의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

1. 컴퓨터 시스템에 의해 각 단계가 수행되는 N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법으로서,
   상기 방법은,
   상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계; 및
   상기 전하 펌프 매크로 모델을 시뮬레이션하는 단계를 포함하고,
   상기 전하 펌프 매크로 모델은,
   출력 단자;
   모델링 언어로서 정의되는 기능 블록(behavioral block);
   상기 출력 단자 및 기능 블록에 연결된 적어도 하나의 수동 소자를 포함하는 수동 소자 블록; 및
   인에이블 단자를 포함하고,
   상기 기능 블록은,
   상기 N-단 전하 펌프의 입력 전압에 대응하는 제1 전압의 N배 크기인 제2 전압을 생성하도록 구성된 전압 체배기; 및
   상기 인에이블 단자를 통해서 수신되는 제어 신호에 따라 상기 전압 체배기 및 상기 수동 소자 블록을 연결하거나 차단하도록 구성된 스위칭부를 포함하는 것을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 시뮬레이션하는 단계는,
   상기 모델링 언어에 기초하여 상기 기능 블록을 시뮬레이션하는 단계; 및
   상기 기능 블록의 출력 및 상기 적어도 하나의 수동 소자의 값들에 기초하여 상기 출력 단자를 시뮬레이션하는 단계를 포함하는 것을 특징으로 하는 방법.
3. 제1항에 있어서,
   상기 모델링 언어는 VHDL-AMS, Verilog-AMS 또는 Verilog-A 중 하나인 것을 특징으로 하는 방법.
4. 삭제
5. 제1항에 있어서,
   상기 스위칭부는 상기 제어 신호를 필터링하는 필터; 및
   상기 필터링된 신호에 따라 상기 전압 체배기 및 상기 수동 소자 블록을 연결하거나 차단하는 스위치를 포함하는 것을 특징으로 하는 방법.
6. 제1항에 있어서,
   상기 전자 회로는 상기 전하 펌프 매크로 모델을 제어하는 피드백 신호를 기준 전압 및 상기 출력 단자에서 출력되는 출력 전압에 기초하여 생성하는 레귤레이터를 포함하고,
   상기 피드백 신호는 상기 전하 펌프 매크로 모델의 인에이블 단자에 인가되는 것을 특징으로 하는 방법.
7. 제1항에 있어서, 상기 수동 소자 블록은,
   상기 출력 단자에 일단이 연결되고, 다른 일단에 상기 기능 블록의 출력이 인가되는 등가 저항; 및
   상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터를 포함하는 것을 특징으로 하는 방법.
8. 제7항에 있어서,
   상기 전하 펌프 매크로 모델을 생성하는 단계는,
   상기 N-단 전하 펌프로 입력되는 클락 신호의 주파수(f), 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 등가 저항의 저항치(Req)를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
9. 제7항에 있어서,
   상기 전하 펌프 매크로 모델을 생성하는 단계는 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 조정 캐패시터의 정전용량(Cadj)를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
10. 제9항에 있어서,
    상기 전하 펌프 매크로 모델을 시뮬레이션한 결과 데이터 및 상기 N-단 전하 펌프를 시뮬레이션 결과 데이터를 비교하는 단계; 및
    상기 비교 결과에 따라 상기 조정 캐패시터의 정전용량(Cadj)를 조정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
11. 제1항에 있어서,
    상기 전하 펌프 매크로 모델을 생성하는 단계는 N-단 전하 펌프의 단의 개수(N), 상기 N-단 전하 펌프로 입력되는 클락 신호의 주파수(f) 및 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)를 사용자로부터 수신하는 단계를 더 포함하는 방법.
12. 제1항에 있어서,
    상기 전자 회로는 적어도 하나의 N-단 전하 펌프를 포함하는 비휘발성 메모리 장치인 것을 특징으로 하는 방법.
13. N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법을 실행하기 위한 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체로서,
    상기 방법은,
    상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계; 및
    상기 전하 펌프 매크로 모델을 시뮬레이션하는 단계를 포함하고,
    상기 전하 펌프 매크로 모델은,
    출력 단자;
    모델링 언어로서 정의되는 기능 블록(behavioral block); 및
    상기 출력 단자 및 기능 블록에 연결된 적어도 하나의 수동 소자를 포함하ㄴ는 수동 소자 블록을 포함하고,
    상기 수동 소자 블록은,
    상기 출력 단자에 일단이 연결되고, 다른 일단에 상기 기능 블록의 출력이 인가되는 등가 저항; 및
    상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터를 포함하고,
    상기 전하 펌프 매크로 모델을 생성하는 단계는, 상기 N-단 전하 펌프로 입력되는 클락 신호의 주파수(f), 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 등가 저항의 저항치(Req)를 결정하는 단계를 포함하는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
14. 프로세서; 및
    N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션 하는 방법을 실행하기 위한, 상기 프로세서가 수행하는 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체를 포함하고,
    상기 방법은,
    상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계; 및
    상기 전하 펌프 매크로 모델을 시뮬레이션하는 단계를 포함하고,
    상기 전하 펌프 매크로 모델은,
    출력 단자;
    모델링 언어로서 정의되는 기능 블록(behavioral block); 및
    상기 출력 단자 및 기능 블록에 연결된 적어도 하나의 수동 소자를 포함하는 수동 소자 블록을 포함하고,
    상기 수동 소자 블록은,
    상기 출력 단자에 일단이 연결되고, 다른 일단에 상기 기능 블록의 출력이 인가되는 등가 저항; 및
    상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터를 포함하고,
    상기 전하 펌프 매크로 모델을 생성하는 단계는 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 조정 캐패시터의 정전용량(Cadj)를 결정하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
15. 컴퓨터 시스템에 의해 각 단계가 수행되는 N-단 전하 펌프(N-stage charge pump)를 구비한 전자 회로를 시뮬레이션하는 방법으로서,
    상기 방법은 상기 N-단 전하 펌프에 대응하는 전하 펌프 매크로 모델을 생성하는 단계를 포함하고,
    상기 전하 펌프 매크로 모델은,
    인에이블 단자 및 출력 단자;
    상기 출력 단자 및 접지 전압 사이에 연결된 조정 캐패시터;
    상기 출력 단자에 제1 단이 연결된 등가 저항;
    상기 N-단 전하 펌프의 입력 전압에 대응하는 제1 전압의 N배 크기인 제2 전압을 생성하도록 구성된 전압 체배기; 및
    상기 인에이블 단자를 통해서 수신되는 제어 신호에 따라 상기 전압 체배기 및 상기 등가 저항의 제2 단을 연결하거나 차단하도록 구성된 스위칭부를 포함하는 것을 특징으로 하는 방법.
16. 제15항에 있어서,
    상기 전하 펌프 매크로 모델을 생성하는 단계는 모델링 언어로서 상기 전압 체배기 및 스위칭부의 동작을 정의하는 단계를 포함하는 것을 특징으로 하는 방법.
17. 제16항에 있어서,
    상기 모델링 언어에 기초하여 상기 전압 체배기 및 스위칭부를 시뮬레이션하는 단계; 및
    상기 스위칭부의 출력, 상기 등가 저항의 저항치(Req) 및 상기 조정 캐패시터의 정전용량(Cadj)에 기초하여 상기 출력 단자를 시뮬레이션하는 단계를 더 포함하는 방법.
18. 제16항에 있어서,
    상기 모델링 언어는 VHDL-AMS, Verilog-AMS 또는 Verilog-A 중 하나인 것을 특징으로 하는 방법.
19. 제15항에 있어서,
    상기 전자 회로는 상기 전하 펌프 매크로 모델을 제어하는 피드백 신호를 기준 전압 및 상기 출력 단자에서 출력되는 출력 전압에 기초하여 생성하는 레귤레이터를 포함하고,
    상기 피드백 신호는 상기 전하 펌프 매크로 모델의 인에이블 단자에 인가되는 것을 특징으로 하는 방법.
20. 사용자로부터 데이터를 수신하는 입력 장치 및 상기 사용자에 시뮬레이션 결과 데이터를 제공하는 출력 장치를 포함하는 주변 장치;
    상기 데이터에 기초하여 등가 저항 및 조정 캐패시터의 값들을 결정하는 단계, 및 모델링 언어를 사용하여 상기 등가 저항 및 상기 조정 캐패시터를 포함하는 전하 펌프 매크로 모델을 생성하는 단계를 포함하는 프로그램 루틴을 포함하는 정보를 저장하는 메모리; 및
    상기 프로그램 루틴을 제어하기 위하여 상기 주변 장치 및 상기 메모리와 연결된 프로세서를 포함하고,
    상기 전하 펌프 매크로 모델을 생성하는 단계는,
    N-단 전하 펌프로 입력되는 클락 신호의 주파수(f), 상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 등가 저항의 저항치(Req)를 결정하는 단계; 및
    상기 N-단 전하 펌프의 단일 단에 포함된 캐패시터의 정전용량(C)에 기초하여 상기 조정 캐패시터의 정전용량(Cadj)를 결정하는 단계를 포함하는 것을 특징으로 하는 N-단 전하 펌프를 포함하는 전자 회로를 시뮬레이션하기 위한 컴퓨터 시스템.

Images