KR102274144B1 - Thin-film for electronic device and manufacturing method thereof - Google Patents

Thin-film for electronic device and manufacturing method thereof Download PDF

Info

Publication number
KR102274144B1
KR102274144B1 KR1020200006534A KR20200006534A KR102274144B1 KR 102274144 B1 KR102274144 B1 KR 102274144B1 KR 1020200006534 A KR1020200006534 A KR 1020200006534A KR 20200006534 A KR20200006534 A KR 20200006534A KR 102274144 B1 KR102274144 B1 KR 102274144B1
Authority
KR
South Korea
Prior art keywords
carbon nanotube
metal catalyst
thin film
electronic device
layer
Prior art date
Application number
KR1020200006534A
Other languages
Korean (ko)
Inventor
하준석
차안나
노호균
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020200006534A priority Critical patent/KR102274144B1/en
Priority to PCT/KR2021/000534 priority patent/WO2021145695A1/en
Application granted granted Critical
Publication of KR102274144B1 publication Critical patent/KR102274144B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Abstract

One embodiment of the present invention provides a thin film for an electronic device, which includes: a substrate; a buffer layer positioned on the substrate; a carbon nanotube-metal catalyst composite layer positioned on the buffer layer; and a metal oxide epitaxial layer positioned on the carbon nanotube-metal catalyst composite layer. According to the thin film for an electronic element of an embodiment, the penetration dislocation and strain which were conventionally internally generated due to the difference in lattice constant between the substrate and the metal oxide epitaxial structure are reduced, and it is almost unaffected by the difference in lattice constant, so as to be free from defects.

Description

전자 소자용 박막 및 그의 제조방법{Thin-film for electronic device and manufacturing method thereof}Thin-film for electronic device and manufacturing method thereof

본 발명은 전자 소자용 박막 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 ELOG(Epitaxial Lateral Overgrowth)를 이용하여 제조한 전자 소자용 고품질 박막에 관한 것이다.The present invention relates to a thin film for an electronic device and a method for manufacturing the same, and more particularly, to a high-quality thin film for an electronic device manufactured using ELOG (Epitaxial Lateral Overgrowth).

에피택시(Epitaxy) 기술이란, 단결정으로 이루어진 웨이퍼(기판) 상에 얇은 박막결정을 성장시키는 결정성장방법 중 하나로, 이에 의해 형성된 새로운 단결정층을 에피택셜층(epitaxial layer)이라 한다. Epitaxy technology is one of the crystal growth methods for growing a thin thin film crystal on a wafer (substrate) made of a single crystal, and a new single crystal layer formed thereby is called an epitaxial layer.

단결정 기판과 에피택셜층은 동일한 물질(homoepitaxy) 또는 상이한 물질(heteroepitaxy)일 수 있으나, 두 경우 모두 단결정 기판의 물질과 에피택셜층의 물질의 격자상수가 동일하거나 유사해야 한다. 만약 단결정 기판의 격자상수와 다른 격자상수를 갖는 물질을 에피택셜층으로 임계 두께(critical thickness) 이상으로 성장시키는 경우, 해당 에피택셜층에는 전위(dislocation)나 마이크로 트윈(micro-twin) 등과 같은 결함이 필연적으로 발생하게 된다.The single crystal substrate and the epitaxial layer may be of the same material (homoepitaxy) or different materials (heteroepitaxy), but in both cases, the lattice constant of the material of the single crystal substrate and the material of the epitaxial layer must be the same or similar. If a material having a lattice constant different from the lattice constant of a single crystal substrate is grown as an epitaxial layer to a critical thickness or more, the epitaxial layer has defects such as dislocations or micro-twins. This inevitably happens.

에피택셜층의 결함은 전자 소자 전체의 광학적 특성 및 전기적 특성을 저하시키게 되므로, 에피택셜층의 결함을 제거하거나, 결함의 밀도를 최소화하는 연구가 진행되었다. Defects in the epitaxial layer deteriorate the optical and electrical properties of the entire electronic device, and thus, research on removing defects in the epitaxial layer or minimizing the density of defects has been conducted.

이에 따라, 금속 또는 타 물질을 이용하여 결함의 일부 전이를 억제하고, 성장층의 측면 성장을 이용하여 양질의 에피택셜층을 형성하는 에피택셜 측면 성장(Epitaxial Lateral Over Growth, ELOG) 방법이 제시되고 있으나, 공정이 복잡하다는 문제가 있다.Accordingly, an epitaxial lateral over growth (ELOG) method for suppressing partial transition of defects by using a metal or other material and forming a high-quality epitaxial layer by using the lateral growth of the growth layer is proposed. However, there is a problem that the process is complicated.

또한, 기존의 Si 기반 전력반도체 소자는 성능 개선의 한계에 도달하여 WBG(Wide bandgap)와 UWB(Ultra-wide bandgap) 특성을 갖는 전력반도체 소재의 산업적 필요성이 점점 확대 되고 있다.In addition, as the existing Si-based power semiconductor device has reached the limit of performance improvement, the industrial need for a power semiconductor material having WBG (Wide bandgap) and UWB (Ultra-wide bandgap) characteristics is gradually expanding.

UWB Ga2O3(gallium oxide) 소재는 GaN 또는 SiC 대비 제조비용이 1/3~1/5배 저렴하여 가격 경쟁력을 갖추었으나, Ga2O3의 경우 종래기판과 격자상수 차이로 인해 발생하는 관통 전위 및 스트레인이 증가하여 박막의 결함을 갖게 되므로, 결함을 줄이면서도 종래에 비해 간단한 공정이 적용되는 박막을 연구할 필요성이 있다.UWB Ga 2 O 3 (gallium oxide) material has price competitiveness because its manufacturing cost is 1/3 to 1/5 times lower than that of GaN or SiC. However, in the case of Ga 2 O 3, Since the thin film has defects due to the increase in penetration dislocation and strain, there is a need to study a thin film to which a simple process is applied while reducing defects.

대한민국 등록특허공보 제 10-1125327호Republic of Korea Patent Publication No. 10-1125327

본 발명이 이루고자 하는 기술적 과제는 ELOG법으로 형성한 전자 소자용 고품질 박막 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide a high-quality thin film for an electronic device formed by the ELOG method and a method for manufacturing the same.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved by the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned can be clearly understood by those of ordinary skill in the art to which the present invention belongs from the description below. There will be.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 전자 소자용 박막을 제공한다.In order to achieve the above technical problem, an embodiment of the present invention provides a thin film for an electronic device.

본 발명의 실시예에 있어서, 전자 소자용 박막은, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 탄소나노튜브-금속촉매 복합체층; 및 상기 탄소나노튜브- 금속촉매 복합체층 상에 위치하는 금속산화물 에피택셜층; 을 포함한다.In an embodiment of the present invention, the thin film for an electronic device comprises: a substrate; a buffer layer positioned on the substrate; a carbon nanotube-metal catalyst composite layer positioned on the buffer layer; and a metal oxide epitaxial layer positioned on the carbon nanotube-metal catalyst composite layer. includes

본 발명의 실시예에 있어서, 상기 기판은 사파이어, 실리콘 또는 FTO를 포함할 수 있다.In an embodiment of the present invention, the substrate may include sapphire, silicon or FTO.

본 발명의 실시예에 있어서, 상기 버퍼층 물질은 상기 금속산화물 에피택셜층과 동일물질일 수 있다.In an embodiment of the present invention, the buffer layer material may be the same material as the metal oxide epitaxial layer.

본 발명의 실시예에 있어서, 상기 탄소나노튜브-금속촉매 복합체층의 금속촉매는 팔라듐, 티타늄, 니켈, 구리 또는 금을 포함할 수 있다.In an embodiment of the present invention, the metal catalyst of the carbon nanotube-metal catalyst composite layer may include palladium, titanium, nickel, copper or gold.

본 발명의 실시예에 있어서, 상기 금속촉매의 입자 크기는 50nm 이하일 수 있다.In an embodiment of the present invention, the particle size of the metal catalyst may be 50 nm or less.

본 발명의 실시예에 있어서, 상기 금속산화물 에피택셜층은 Ga2O3, ITO, MgO 또는 MoO3를 포함할 수 있다In an embodiment of the present invention, the metal oxide epitaxial layer may include Ga 2 O 3 , ITO, MgO or MoO 3 .

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 전자 소자용 박막의 제조방법을 제공한다.In order to achieve the above technical object, another embodiment of the present invention provides a method of manufacturing a thin film for an electronic device.

본 발명의 실시예에 있어서, 전자 소자용 박막의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계; 및 상기 탄소나노튜브- 금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계; 를 포함한다.In an embodiment of the present invention, a method of manufacturing a thin film for an electronic device includes: preparing a substrate; forming a buffer layer on the substrate; forming a carbon nanotube-metal catalyst composite layer on the buffer layer; and forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer. includes

본 발명의 실시예에 있어서, 상기 기판을 준비하는 단계에서, 상기 기판은 사파이어, 실리콘 또는 FTO를 포함할 수 있다.In an embodiment of the present invention, in the step of preparing the substrate, the substrate may include sapphire, silicon or FTO.

본 발명의 실시예에 있어서, 상기 기판 상에 버퍼층을 성장시키는 단계에서, 상기 버퍼층 물질은 상기 금속산화물 에피택셜층과 동일물질일 수 있다.In an embodiment of the present invention, in the step of growing the buffer layer on the substrate, the buffer layer material may be the same material as the metal oxide epitaxial layer.

본 발명의 실시예에 있어서, 상기 기판 상에 버퍼층을 성장시키는 단계는, 기상 에피택시(VPE) 방법으로 수행될 수 있다.In an embodiment of the present invention, the step of growing the buffer layer on the substrate may be performed by a vapor phase epitaxy (VPE) method.

본 발명의 실시예에 있어서, 상기 기판 상에 버퍼층을 성장시키는 단계에서, 상기 버퍼층의 성장 온도는 300℃ 내지 700℃일 수 있다.In an embodiment of the present invention, in the step of growing the buffer layer on the substrate, the growth temperature of the buffer layer may be 300 °C to 700 °C.

본 발명의 실시예에 있어서, 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 코팅하는 단계에서, 상기 탄소나노튜브-금속촉매 복합체층의 금속촉매는 팔라듐, 티타늄, 니켈, 구리 또는 금을 포함할 수 있다.In an embodiment of the present invention, in the step of coating the carbon nanotube-metal catalyst composite layer on the buffer layer, the metal catalyst of the carbon nanotube-metal catalyst composite layer includes palladium, titanium, nickel, copper or gold. can do.

본 발명의 실시예에 있어서, 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 코팅하는 단계는, 스프레이 방법으로 수행될 수 있다.In an embodiment of the present invention, the coating of the carbon nanotube-metal catalyst composite layer on the buffer layer may be performed by a spray method.

본 발명의 실시예에 있어서, 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 코팅하는 단계에서, 상기 형성된 탄소나노튜브-금속촉매 복합체층의 두께는 5nm 내지 100nm일 수 있다.In an embodiment of the present invention, in the step of coating the carbon nanotube-metal catalyst composite layer on the buffer layer, the thickness of the formed carbon nanotube-metal catalyst composite layer may be 5 nm to 100 nm.

본 발명의 실시예에 있어서, 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 코팅하는 단계에서, 상기 금속촉매 입자의 크기는 50nm 이하일 수 있다.In an embodiment of the present invention, in the step of coating the carbon nanotube-metal catalyst composite layer on the buffer layer, the size of the metal catalyst particles may be 50 nm or less.

본 발명의 실시예에 있어서, 상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 성장시키는 단계에서, 상기 금속산화물 에피택셜층은 Ga2O3, ITO, MgO 또는 MoO3를 포함할 수 있다.In an embodiment of the present invention, in the step of growing a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer, the metal oxide epitaxial layer includes Ga 2 O 3 , ITO, MgO or MoO 3 . can do.

본 발명의 실시예에 있어서, 상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 성장시키는 단계는, 기상 에피택시(VPE) 방법으로 수행될 수 있다.In an embodiment of the present invention, the step of growing a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer may be performed by a vapor phase epitaxy (VPE) method.

본 발명의 실시예에 있어서, 상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 성장시키는 단계에서, 상기 금속산화물 에피택셜층의 성장 온도는 300℃ 내지 700℃일 수 있다.In an embodiment of the present invention, in the step of growing the metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer, the growth temperature of the metal oxide epitaxial layer may be 300°C to 700°C.

본 발명의 실시예에 따른 전자 소자용 박막은, 기판과 에피택셜 구조체 사이의 격자상수 차이로 인해 종래 내부적으로 발생하였던 관통 전위와 스트레인이 감소되어, 격자상수 차이에 거의 영향을 받지 않아 결함에 자유로울 수 있다.In the thin film for an electronic device according to an embodiment of the present invention, the penetration dislocation and strain that were conventionally internally generated due to the difference in the lattice constant between the substrate and the epitaxial structure are reduced, so that it is hardly affected by the difference in the lattice constant, so that it is free from defects. can

또한, ELOG법이 스프레이법으로 수행되므로 대면적으로 적용이 가능하며 공정이 비교적 간단하여 생산비가 절감되고 대량생산에 유리할 수 있다.In addition, since the ELOG method is performed by a spray method, it can be applied to a large area, and the process is relatively simple, thereby reducing production costs and advantageous for mass production.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.It should be understood that the effects of the present invention are not limited to the above-described effects, and include all effects that can be inferred from the configuration of the invention described in the detailed description or claims of the present invention.

도1은 본 발명의 일 실시예에 따른, 전자 소자용 박막의 모식도이다.
도2는 본 발명의 일 실시예에 따른, 탄소나노튜브-팔라듐 복합체의 모식도이다.
도3은 본 발명의 일 실시예에 따른, 전자 소자용 박막의 제조방법의 순서도이다.
도4는 본 발명의 일 실시예에 따른, 전자 소자용 박막의 라만 신호 그래프이다.
도5는 본 발명의 일 실시예에 따른, 전자 소자용 박막의 XRD Omega rocking curves이다.
도6은 본 발명의 일 실시예에 따른, 비교예의 TEM 이미지이다.
도7은 본 발명의 일 실시예에 따른, 제조예의 TEM 이미지이다.1 is a schematic diagram of a thin film for an electronic device according to an embodiment of the present invention.
2 is a schematic diagram of a carbon nanotube-palladium composite according to an embodiment of the present invention.
3 is a flowchart of a method of manufacturing a thin film for an electronic device according to an embodiment of the present invention.
4 is a Raman signal graph of a thin film for an electronic device according to an embodiment of the present invention.
5 is an XRD Omega rocking curves of a thin film for an electronic device according to an embodiment of the present invention.
6 is a TEM image of a comparative example, according to an embodiment of the present invention.
7 is a TEM image of a preparation example, according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, the present invention will be described with reference to the accompanying drawings. However, the present invention may be embodied in several different forms, and thus is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.Throughout the specification, when a part is said to be “connected (connected, contacted, coupled)” with another part, it is not only “directly connected” but also “indirectly connected” with another member interposed therebetween. "Including cases where In addition, when a part "includes" a certain component, this means that other components may be further provided without excluding other components unless otherwise stated.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are used only to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In this specification, terms such as "comprises" or "have" are intended to designate that the features, numbers, steps, operations, components, parts, or combinations thereof described in the specification exist, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

본 발명의 일 실시예에 따른 전자 소자용 박막을 설명한다.A thin film for an electronic device according to an embodiment of the present invention will be described.

도1은 본 발명의 일 실시예에 따른, 전자 소자용 박막의 모식도이다.1 is a schematic diagram of a thin film for an electronic device according to an embodiment of the present invention.

도2는 본 발명의 일 실시예에 따른, 탄소나노튜브-팔라듐 복합체의 모식도이다.2 is a schematic diagram of a carbon nanotube-palladium composite according to an embodiment of the present invention.

도1 및 2를 참조하면, 본 발명의 일 실시예에 따른 전자 소자용 박막은, 기판(10); 상기 기판(10) 상에 위치하는 버퍼층(20); 상기 버퍼층(20) 상에 위치하는 탄소나노튜브-금속촉매 복합체층(30); 및 상기 탄소나노튜브-금속촉매 복합체층(30) 상에 위치하는 금속산화물 에피택셜층(40); 을 포함한다.1 and 2, the thin film for an electronic device according to an embodiment of the present invention, a substrate 10; a buffer layer 20 positioned on the substrate 10; a carbon nanotube-metal catalyst composite layer 30 positioned on the buffer layer 20; and a metal oxide epitaxial layer 40 positioned on the carbon nanotube-metal catalyst composite layer 30; includes

먼저, 사파이어(Al2O3), 실리콘(Si) 또는 FTO(fluorine doped tin oxide)를 포함할 수 있다. 예를 들어, 상기 기판(10)은 사파이어 c-plane일 수 있다.First, it may include sapphire (Al 2 O 3 ), silicon (Si), or fluorine doped tin oxide (FTO). For example, the substrate 10 may be a sapphire c-plane.

또한, 상기 기판(10)은 상기 버퍼층과 격자상수가 서로 다르다.In addition, the substrate 10 has a different lattice constant from the buffer layer.

다음으로, 상기 기판(10) 상에 버퍼층(20)이 위치할 수 있다.Next, the buffer layer 20 may be positioned on the substrate 10 .

상기 버퍼층(20) 물질은 상기 금속산화물 에피택셜층(40)과 동일한 물질일 수 있다. 예를 들어, 상기 버퍼층(20)은 및 금속산화물 에피택셜층(40)은 모두 Ga2O3 물질을 포함할 수 있다. 또는 상기 버퍼층(20)은 상기 금속산화물 에피택셜층(40)과 결정구조가 동일 또는 유사한 물질을 사용할 수 있다.The buffer layer 20 may be the same material as the metal oxide epitaxial layer 40 . For example, both the buffer layer 20 and the metal oxide epitaxial layer 40 may include a Ga 2 O 3 material. Alternatively, the buffer layer 20 may use a material having the same or similar crystal structure as that of the metal oxide epitaxial layer 40 .

상기 버퍼층(20)은 상기 기판(10)과 격자상수가 서로 다르며, 이에 의한 상기 버퍼층(20) 상에 관통전위 또는 스트레인에 의한 결함이 발생할 수 있다.The buffer layer 20 has a lattice constant different from that of the substrate 10 , which may cause defects due to penetration dislocation or strain on the buffer layer 20 .

또한, 상기 버퍼층(20)은 상기 금속산화물 에피택셜층(40)의 계면 에너지를 감소시켜서 높은 밀도의 핵생성이 가능하게 하고, 상기 금속산화물 에피택셜층(40)이 2차원 평면 성장을 하도록 유도하여 고품질의 박막을 형성하는데 도움을 줄 수 있다.In addition, the buffer layer 20 reduces the interfacial energy of the metal oxide epitaxial layer 40 to enable high-density nucleation, and induces the metal oxide epitaxial layer 40 to grow in a two-dimensional plane. This can help to form a high-quality thin film.

다음으로, 상기 버퍼층(20) 상에 탄소나노튜브-금속촉매 복합체층(30)이 위치할 수 있다.Next, the carbon nanotube-metal catalyst composite layer 30 may be positioned on the buffer layer 20 .

상기 탄소나노튜브(carbon nanotube, CNT)는 예를 들어, 단일벽탄소나노튜브(single-walled CNT, SWCNT)일 수 있다. 탄소나노튜브는 높은 전기 전도도 등의 전기적 성질과, 높은 기계적 강도 등의 기계적 성질, 그리고 열적 및 화학적 안정성을 갖는다. The carbon nanotube (CNT) may be, for example, a single-walled carbon nanotube (single-walled CNT, SWCNT). Carbon nanotubes have electrical properties such as high electrical conductivity, mechanical properties such as high mechanical strength, and thermal and chemical stability.

상기 탄소나노튜브-금속촉매 복합체층(30)의 금속촉매는 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 구리(Cu) 또는 금(Au)을 포함할 수 있다. 예를 들어, 탄소나노튜브-금속촉매 복합체층(30)은 단일벽탄소나노튜브-팔라듐 복합체층일 수 있다.The metal catalyst of the carbon nanotube-metal catalyst composite layer 30 may include palladium (Pd), titanium (Ti), nickel (Ni), copper (Cu), or gold (Au). For example, the carbon nanotube-metal catalyst composite layer 30 may be a single-walled carbon nanotube-palladium composite layer.

상기 금속촉매의 입자 크기는 50nm 이하일 수 있다. 예를 들어, 20nm 이하일 수 있다.The particle size of the metal catalyst may be 50 nm or less. For example, it may be 20 nm or less.

상기 탄소나노튜브-금속촉매 복합체층(30)은 탄소나노튜브 표면에 금속촉매가 석출되어 결합되어 있는 것일 수 있다. 예를 들어, 탄소나노튜브 표면에 팔라듐(Pd)이 결합된 것일 수 있다.The carbon nanotube-metal catalyst composite layer 30 may be one in which a metal catalyst is deposited and bonded to the surface of the carbon nanotube. For example, palladium (Pd) may be bonded to the surface of the carbon nanotube.

상기 탄소나노튜브-금속촉매 복합체층(30)은 기존의 마스크층의 역할을 수행할 수 있고, 결함이 상기 금속산화물 에피택셜층(40)으로 확산되는 것을 방지할 수 있다.The carbon nanotube-metal catalyst composite layer 30 may serve as a conventional mask layer, and may prevent defects from diffusing into the metal oxide epitaxial layer 40 .

즉, 상기 탄소나노튜브-금속촉매 복합체층(30)은 상기 기판(10)과 상기 금속산화물 에피택셜층(40) 간의 큰 격자상수 및 열팽창계수 차이로 인해서 발생되는 스트레인(strain)을 흡수 또는 완화 시켜 줄 수 있다.That is, the carbon nanotube-metal catalyst composite layer 30 absorbs or relieves strain generated due to a large difference in lattice constant and thermal expansion coefficient between the substrate 10 and the metal oxide epitaxial layer 40 . can do it

다음으로, 상기 탄소나노튜브-금속촉매 복합체층(30) 상에 금속산화물 에피택셜층(40)이 위치할 수 있다.Next, a metal oxide epitaxial layer 40 may be positioned on the carbon nanotube-metal catalyst composite layer 30 .

상기 금속산화물 에피택셜층(40)은 Ga2O3, ITO(Indium tin oxide), MgO 또는 MoO3를 포함할 수 있다.The metal oxide epitaxial layer 40 may include Ga 2 O 3 , indium tin oxide (ITO), MgO, or MoO 3 .

상기 금속산화물 에피택셜층(40)은 기판(10)과의 사이에 버퍼층(20) 및 탄소나노튜브-금속촉매 복합체층(30)의 존재로 인해, 기판(10)과 격자상수 차이에 의한 결함을 갖지 않을 수 있다. The metal oxide epitaxial layer 40 is defective due to a difference in lattice constant from the substrate 10 due to the presence of the buffer layer 20 and the carbon nanotube-metal catalyst composite layer 30 between the substrate 10 and the substrate 10 . may not have

본 발명의 다른 실시예에 따른 전자 소자용 박막의 제조방법을 설명한다.A method of manufacturing a thin film for an electronic device according to another embodiment of the present invention will be described.

도3은 본 발명의 일 실시예에 따른, 전자 소자용 박막의 제조방법의 순서도이다.3 is a flowchart of a method of manufacturing a thin film for an electronic device according to an embodiment of the present invention.

도3을 참조하면, 전자 소자용 박막의 제조 방법은. 기판을 준비하는 단계(S100); 상기 기판 상에 버퍼층을 형성하는 단계(S200); 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계(S300); 및 상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계(S400); 를 포함한다.Referring to Figure 3, the manufacturing method of the thin film for an electronic device. preparing a substrate (S100); forming a buffer layer on the substrate (S200); forming a carbon nanotube-metal catalyst composite layer on the buffer layer (S300); and forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer (S400); includes

먼저, 기판을 준비한다(S100).First, a substrate is prepared (S100).

상기 기판은 사파이어(Al2O3), 실리콘(Si) 또는 FTO(fluorine doped tin oxide)를 포함할 수 있다. 예를 들어, 상기 기판은 사파이어 c-plane일 수 있다. The substrate may include sapphire (Al 2 O 3 ), silicon (Si), or fluorine doped tin oxide (FTO). For example, the substrate may be a sapphire c-plane.

또한, 상기 기판은 상기 버퍼층과 격자상수가 서로 다르다.In addition, the substrate has a different lattice constant from the buffer layer.

다음으로, 상기 기판 상에 버퍼층을 형성한다(S200).Next, a buffer layer is formed on the substrate (S200).

상기 버퍼층 물질은 상기 금속산화물 에피택셜층 물질과 동일물질일 수 있다. 또는 상기 버퍼층은 상기 금속산화물 에피택셜층과 결정구조가 동일 또는 유사한 물질을 사용할 수 있다.The buffer layer material may be the same material as the metal oxide epitaxial layer material. Alternatively, the buffer layer may use a material having the same or similar crystal structure as that of the metal oxide epitaxial layer.

또한, 상기 버퍼층은 상기 금속산화물 에피택셜층과 동일한 방법으로 형성될 수 있다.In addition, the buffer layer may be formed in the same manner as the metal oxide epitaxial layer.

상기 버퍼층의 형성은 기상 에피택시(Vapor Phase Epitaxy, VPE)방법으로 수행될 수 있으며, 바람직하게는 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE)방법으로 수행될 수 있다. 또한, 필요에 따라서는 금속 유기 화학 기상 증착(metal organic chemical vapor deposition, MOCVD) 방법을 사용할 수도 있으며, 액상 에피택시(liquid phase epitaxy, LPE) 또는 분자빔 에피택시(molecular beam epitaxy, MBE)방법으로도 수행될 수 있다.Formation of the buffer layer may be performed by a vapor phase epitaxy (VPE) method, preferably by a hydride vapor phase epitaxy (HVPE) method. In addition, if necessary, a metal organic chemical vapor deposition (MOCVD) method may be used, and a liquid phase epitaxy (LPE) or molecular beam epitaxy (MBE) method may be used. can also be performed.

HVPE는 Ⅲ족 질화물 반도체 성장에 주로 쓰이는 MOCVD보다 성장률이 수배 이상 빠르고 성장된 박막의 불순물 농도가 매우 낮으며, 장비 운영에 있어 경제성도 높을 수 있다.HVPE has a growth rate several times faster than MOCVD, which is mainly used for group III nitride semiconductor growth, has a very low impurity concentration in the grown thin film, and can be economical in operation of equipment.

상기 버퍼층의 형성(성장) 온도는 300℃ 내지 700℃일 수 있다. 예를 들어, 450℃ 내지 520℃일 수 있다. 상기 온도가 300℃ 미만일 때에는 버퍼층의 성장이 원활히 일어나지 않고, 700℃를 초과하는 경우에는 부수적인(parasitic) 반응이 일어나 에피택셜 성장을 방해할 수 있다.The formation (growth) temperature of the buffer layer may be 300 °C to 700 °C. For example, it may be 450 °C to 520 °C. When the temperature is less than 300° C., growth of the buffer layer does not occur smoothly, and when it exceeds 700° C., a parasitic reaction may occur to interfere with epitaxial growth.

다음으로, 상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성한다(S300).Next, a carbon nanotube-metal catalyst composite layer is formed on the buffer layer (S300).

상기 탄소나노튜브-금속촉매 복합체층의 금속촉매는 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 구리(Cu) 또는 금(Au)을 포함할 수 있다.The metal catalyst of the carbon nanotube-metal catalyst composite layer may include palladium (Pd), titanium (Ti), nickel (Ni), copper (Cu), or gold (Au).

상기 탄소나노튜브-금속촉매 복합체층을 형성하는 단계는, 스프레이 방법으로 수행될 수 있다.The step of forming the carbon nanotube-metal catalyst composite layer may be performed by a spray method.

상기 스프레이 방법은 스프레이로 도포 후 건조 하여 코팅시키는 것으로, 복잡한 공정이나 장비를 필요로 하지 않아 경제적이다.The spraying method is economical because it does not require complicated processes or equipment to be coated by drying after application by spraying.

상기 형성된 탄소나노튜브-금속촉매 복합체층의 두께는 5nm 내지 100nm일 수 있다. 바람직하게는 10nm 내지 30nm일 수 있다. 상기 두께가 5nm 를 미만이면 불균일하게 뿌려지는 금속 촉매의 부족으로 관통전위 제어가 제대로 되지 않을 수 있고, 100nm를 초과하면 금속산화물의 성장 부분이 좁아져 에피택셜층의 성장속도가 더디게 될 수 있다.The thickness of the formed carbon nanotube-metal catalyst composite layer may be 5 nm to 100 nm. Preferably, it may be 10 nm to 30 nm. If the thickness is less than 5 nm, the penetration potential control may not be properly controlled due to the lack of a metal catalyst that is non-uniformly sprayed, and if it exceeds 100 nm, the growth portion of the metal oxide is narrowed and the growth rate of the epitaxial layer may be slow.

상기 금속촉매의 입자 크기는 50nm 이하일 수 있다. 예를 들어, 20nm 이하일 수 있다.The particle size of the metal catalyst may be 50 nm or less. For example, it may be 20 nm or less.

상기 탄소나노튜브-금속촉매 복합체층은 상기 기판과 상기 금속산화물 에피택셜층 간의 큰 격자상수 및 열팽창계수 차이로 인해서 발생되는 스트레인을 흡수 또는 완화 시켜 줘서, 박막의 결함을 줄일 수 있다.The carbon nanotube-metal catalyst composite layer absorbs or alleviates strain generated due to a large difference in lattice constant and thermal expansion coefficient between the substrate and the metal oxide epitaxial layer, thereby reducing defects in the thin film.

다음으로, 상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성한다(S400).Next, a metal oxide epitaxial layer is formed on the carbon nanotube-metal catalyst composite layer (S400).

상기 금속산화물 에피택셜층은 Ga2O3, ITO(Indium tin oxide), MgO 또는 MoO3를 포함할 수 있다.The metal oxide epitaxial layer may include Ga 2 O 3 , indium tin oxide (ITO), MgO, or MoO 3 .

상기 금속산화물 에피택셜층의 형성은 기상 에피택시(Vapor Phase Epitaxy, VPE)방법으로 수행될 수 있으며, 바람직하게는 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE)방법으로 수행될 수 있다. 또한, 필요에 따라서는 금속 유기 화학 기상 증착(metal organic chemical vapor deposition, MOCVD) 방법을 사용할 수도 있으며, 액상 에피택시(liquid phase epitaxy, LPE) 또는 분자빔 에피택시(molecular beam epitaxy, MBE)방법으로도 수행될 수 있다.Formation of the metal oxide epitaxial layer may be performed by a vapor phase epitaxy (VPE) method, preferably by a hydride vapor phase epitaxy (HVPE) method. In addition, if necessary, a metal organic chemical vapor deposition (MOCVD) method may be used, and a liquid phase epitaxy (LPE) or molecular beam epitaxy (MBE) method may be used. can also be performed.

상기 금속산화물 에피택셜층의 형성(성장) 온도는 300℃ 내지 700℃일 수 있다. 예를 들어, 450℃ 내지 520℃일 수 있다. 상기 온도가 300℃ 미만일 때에는 금속산화물 에피택시층의 성장이 원활히 일어나지 않고, 700℃를 초과하는 경우에는 부수적인(parasitic) 반응이 일어나 에피택셜 성장을 방해할 수 있다.The formation (growth) temperature of the metal oxide epitaxial layer may be 300°C to 700°C. For example, it may be 450 °C to 520 °C. When the temperature is less than 300° C., the growth of the metal oxide epitaxial layer does not occur smoothly, and when it exceeds 700° C., a parasitic reaction may occur to interfere with the epitaxial growth.

본 발명에서는 기판과 에피택셜층의 격자상수 차이로 인한 관통전위(threading dislocation) 등의 결정 결함을 줄이기 위한 방법으로 측면성장 ELOG(Epitaxial Lateral Overgrowth)법을 활용하였다. ELOG법은 에피택셜 박막이 기판의 마스크 및 패턴에 따라서 선택적으로 수직 또는 수평 성장하고, 수평성장 영역에서 관통전위는 bending 되거나 마스크에 의한 차단됨으로써 표면으로의 침투가 억제되는 효과를 가져온다. 본 발명에서는 기존의 마스크층을 대신하여 탄소나노튜브-금속촉매 복합체층으로 관통전위를 차단하여 에피택셜층의 성장 속도가 증가하였고 또한 에피텍셜 층의 품질이 개선 되었다.In the present invention, a lateral growth ELOG (Epitaxial Lateral Overgrowth) method was used as a method for reducing crystal defects such as threading dislocation due to a difference in lattice constant between the substrate and the epitaxial layer. In the ELOG method, the epitaxial thin film is selectively grown vertically or horizontally according to the mask and pattern of the substrate, and the penetration dislocation is bent or blocked by the mask in the horizontal growth region, thereby suppressing penetration into the surface. In the present invention, the growth rate of the epitaxial layer was increased by blocking the penetration dislocation with the carbon nanotube-metal catalyst composite layer instead of the conventional mask layer, and the quality of the epitaxial layer was improved.

제조예manufacturing example

1. 사파이어 c-plane 기판을 준비한다.1. Prepare the sapphire c-plane substrate.

2. 사파이어 c-plane 상에 Ga2. Ga on the sapphire c-plane 22 OO 33 버퍼층을 성장시킨다. A buffer layer is grown.

성장(형성)온도는 450℃ 내지 520℃에서 수행한다. 또한, 압력은 캐리어 가스인 N2의 경우 1000 sccm, 반응가스인 O2는 100 내지 200 sccm, HCl의 경우 20 내지 30 sccm으로 하여 30 분간 HVPE를 이용하여 기판 상에 Ga2O3 버퍼층을 성장시킨다.The growth (formation) temperature is performed at 450°C to 520°C. In addition, the pressure is 1000 sccm for N 2 as a carrier gas, 100 to 200 sccm for O 2 as a reaction gas, and 20 to 30 sccm for HCl. Ga 2 O 3 Buffer layer is grown on the substrate using HVPE for 30 minutes. make it

3. 탄소나노튜브-팔라듐 복합체를 제조한다.3. Prepare a carbon nanotube-palladium composite.

단일벽탄소나노튜브(SWCNT) 분산용액 0.5wt%(탄소나노튜브가 분산된 증류수 총중량 대비) 및 PdCl2/HCl 용액을 3:1 부피비(탄소나노튜브:팔라듐이온)로 혼합하여, 약 5분 동안 200rpm의 속도로 상온에서 교반하여 탄소나노튜브-팔라듐 복합체를 제조한다.0.5 wt% of a single-walled carbon nanotube (SWCNT) dispersion solution (relative to the total weight of distilled water in which the carbon nanotube is dispersed) and a PdCl 2 /HCl solution are mixed in a 3:1 volume ratio (carbon nanotube: palladium ion) for about 5 minutes A carbon nanotube-palladium composite is prepared by stirring at room temperature at a speed of 200 rpm.

4. Ga 2 O 3 버퍼층 상에 단일벽탄소나노튜브-팔라듐 복합체층을 코팅한다. 4. Coating a single-walled carbon nanotube-palladium composite layer on the Ga 2 O 3 buffer layer.

단일벽탄소나노튜브-팔라듐 복합체를 Ga2O3 버퍼층 상에 스프레이 공정법을 이용하여 도포한 후, 약 80℃의 오븐에서 약 1시간 정도 건조시킨다. 다음으로, 건조된 단일벽탄소나노튜브-팔라듐 박막을 DI워터에 세정하여 불순물을 제거시킨다.The single-walled carbon nanotube-palladium composite is applied on the Ga 2 O 3 buffer layer by a spray process, and then dried in an oven at about 80° C. for about 1 hour. Next, the dried single-walled carbon nanotube-palladium thin film is washed in DI water to remove impurities.

5. 단일벽탄소나노튜브-팔라듐 복합체층 상에 Ga5. Ga on the single-walled carbon nanotube-palladium composite layer 22 OO 33 에피택셜층을 성장시킨다. An epitaxial layer is grown.

성장온도는 450℃ 내지 520℃에서 수행한다. 또한, 압력은 캐리어 가스인 N2의 경우 1000 sccm, 반응가스인 O2는 100 내지 200 sccm, HCl의 경우 20 내지 30 sccm으로 하여 30 분간 HVPE를 이용하여 단일벽탄소나노튜브-팔라듐 복합체층 상에 Ga2O3 에피택셜층을 성장시킨다.The growth temperature is carried out at 450 °C to 520 °C. In addition, the pressure is 1000 sccm for N 2 as a carrier gas, 100 to 200 sccm for O 2 as a reaction gas, and 20 to 30 sccm for HCl, using HVPE for 30 minutes on the single-walled carbon nanotube-palladium composite layer. Ga 2 O 3 to grow an epitaxial layer.

비교예comparative example

1. 사파이어 c-plane 기판을 준비한다.1. Prepare the sapphire c-plane substrate.

2. 사파이어 c-plane 상에 Ga2. Ga on the sapphire c-plane 22 OO 33 에피택셜층을 성장시킨다. An epitaxial layer is grown.

성장온도는 450℃ 내지 520℃에서 수행한다. 또한, 압력은 캐리어 가스인 N2의 경우 1000 sccm, 반응가스인 O2는 100 내지 200 sccm, HCl의 경우 20 내지 30 sccm으로 하여 30 분간 HVPE를 이용하여 기판 상에 Ga2O3 에피택셜층을 성장시킨다.The growth temperature is carried out at 450 °C to 520 °C. In addition, the pressure is 1000 sccm for N 2 as a carrier gas, 100 to 200 sccm for O 2 as a reactive gas, and 20 to 30 sccm for HCl, using HVPE for 30 minutes to form a Ga 2 O 3 epitaxial layer on the substrate. to grow

실험예Experimental example

도4는 본 발명의 일 실시예에 따른, 전자 소자용 박막의 라만 신호 그래프이다.4 is a Raman signal graph of a thin film for an electronic device according to an embodiment of the present invention.

도4를 참조하면, 상기 제조예에서 단일벽탄소나노튜브-팔라듐 복합체를 Ga2O3 버퍼층 상에 스프레이 공정으로 코팅한 후에 Raman mapping을 이용하여 관찰하였다. 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브-팔라듐 박막층이 형성된 것을 확인할 수 있다.Referring to FIG. 4 , the single-walled carbon nanotube-palladium composite in the preparation example was coated on the Ga 2 O 3 buffer layer by a spray process and then observed using Raman mapping. It can be seen that a single-walled carbon nanotube-palladium thin film layer is formed on the Ga 2 O 3 buffer layer.

도5는 본 발명의 일 실시예에 따른, 제조예 및 비교예의Ga2O3 박막의 (a) 대칭(0006) 및 (b) 비대칭(1014) 반사에 대한 XRD omega rocking curves이다.5 is XRD omega rocking curves for (a) symmetric (0006) and (b) asymmetric (1014) reflections of Ga 2 O 3 thin films of Preparation Examples and Comparative Examples according to an embodiment of the present invention.

도5를 참조하면, 도5(a)는 (0006)면의rocking curve의 full width half maximum(FWHM)값은 박막 내의 screw 또는 mixed dislocation과 관련되어 있으며, (101(ㅡ)4)면의 rocking curve의 FWHM값은 박막 내의 관통 전위 및 스트레인과 연관되어 있다. 측정 결과, (0006)면의 FWHM값은 제조예에서 성장된 Ga2O3 박막의 경우 33arcsec, (101(ㅡ)4)면의 FWHM값은 391arcsec만큼 감소됨을 확인할 수 있다. 이는 상기 단일벽탄소나노튜브-팔라듐을 nano ELOG로 적용하였을 때 박막 내의 dislocation이 감소된 것을 간접적으로 알 수 있다.Referring to FIG. 5, in FIG. 5(a), the full width half maximum (FWHM) value of the rocking curve of the (0006) plane is related to the screw or mixed dislocation in the thin film, and the rocking of the (101(-)4) plane The FWHM value of the curve is related to the penetration dislocation and strain in the thin film. As a result of the measurement, it can be confirmed that the FWHM value of the (0006) plane is reduced by 33 arcsec in the case of the Ga 2 O 3 thin film grown in Preparation Example, and the FWHM value of the (101(-)4) plane is reduced by 391 arcsec. This indirectly shows that the dislocation in the thin film is reduced when the single-walled carbon nanotube-palladium is applied as nano ELOG.

도6은 본 발명의 일 실시예에 따른, 비교예의 TEM 이미지이다.6 is a TEM image of a comparative example, according to an embodiment of the present invention.

도6을 참조하면, 종래기판(Al2O3)과 Ga2O3 의 격자상수 차이에 의한 결함이 발생하는 것을 확인할 수 있다.Referring to FIG. 6 , it can be seen that defects occur due to a difference in lattice constants between the conventional substrate (Al 2 O 3 ) and Ga 2 O 3 .

도7은 본 발명의 일 실시예에 따른, 제조예의 TEM 이미지이다. 7 is a TEM image of a preparation example, according to an embodiment of the present invention.

도7을 참조하면, 종래기판(Al2O3)과 Ga2O3 의 격자상수 차이에 의한 결함이 발생하지만, 단일벽탄소나노튜브-팔라듐을에 의해 결함이 소멸 되어 박막 내의 compressive strain이 효과적으로 완화되어 박막의 품질이 향상됨을 확인할 수 있다.Referring to FIG. 7 , a defect occurs due to the difference in lattice constant between the conventional substrate (Al 2 O 3 ) and Ga 2 O 3 , but the defect is extinguished by the single-walled carbon nanotube-palladium, so that the compressive strain in the thin film is effectively reduced It can be seen that the quality of the thin film is improved.

본 발명의 실시예에 따른 전자 소자용 박막은, 기판과 금속산화물 에피택셜 구조체 사이의 격자상수 차이로 인해 종래 내부적으로 발생하였던 관통 전위와 스트레인이 감소되어, 격자상수 차이에 거의 영향을 받지 않아 결함에 자유로울 수 있다.In the thin film for an electronic device according to an embodiment of the present invention, the penetration dislocation and strain that were conventionally internally generated due to the difference in the lattice constant between the substrate and the metal oxide epitaxial structure are reduced, and thus, the thin film is hardly affected by the difference in the lattice constant. can be free in

또한, ELOG법이 스프레이법으로 수행되므로 대면적으로 적용이 가능하며 공정이 비교적 간단하여 생산비가 절감되고 대량생산에 유리할 수 있다.In addition, since the ELOG method is performed by a spray method, it can be applied to a large area, and the process is relatively simple, thereby reducing production costs and advantageous for mass production.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present invention is for illustration, and those of ordinary skill in the art to which the present invention pertains can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and likewise components described as distributed may be implemented in a combined form.

본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.

10: 기판
20: 버퍼층
30: 탄소나노튜브-금속촉매 복합체층
40: 금속산화물 에피택셜층10: substrate
20: buffer layer
30: carbon nanotube-metal catalyst composite layer
40: metal oxide epitaxial layer

Claims (18)

기판;
상기 기판 상에 위치하는 버퍼층;
상기 버퍼층 상에 위치하는 탄소나노튜브-금속촉매 복합체층; 및
상기 탄소나노튜브-금속촉매 복합체층 상에 위치하는 금속산화물 에피택셜층; 을 포함하고,
상기 탄소나노튜브-금속촉매 복합체층은 탄소나노튜브 표면에 금속촉매 입자가 결합된 것을 특징으로 하는 전자 소자용 박막.Board;
a buffer layer positioned on the substrate;
a carbon nanotube-metal catalyst composite layer positioned on the buffer layer; and
a metal oxide epitaxial layer positioned on the carbon nanotube-metal catalyst composite layer; including,
The carbon nanotube-metal catalyst composite layer is a thin film for an electronic device, characterized in that the metal catalyst particles are bonded to the surface of the carbon nanotube. 제1항에 있어서,
상기 기판은 사파이어, 실리콘 또는 FTO를 포함하는 것을 특징으로 하는 전자 소자용 박막.According to claim 1,
The substrate is a thin film for an electronic device, characterized in that it comprises sapphire, silicon or FTO. 제1항에 있어서,
상기 버퍼층의 소재는 상기 금속산화물 에피택셜층의 소재와 동일물질인 것을 특징으로 하는 전자 소자용 박막.According to claim 1,
The material of the buffer layer is a thin film for an electronic device, characterized in that the same material as the material of the metal oxide epitaxial layer. 제1항에 있어서,
상기 탄소나노튜브-금속촉매 복합체층의 금속촉매는 팔라듐, 티타늄, 니켈, 구리 또는 금을 포함하는 것을 특징으로 하는 전자 소자용 박막.According to claim 1,
The metal catalyst of the carbon nanotube-metal catalyst composite layer is a thin film for an electronic device, characterized in that it comprises palladium, titanium, nickel, copper or gold. 제1항에 있어서,
상기 금속촉매의 입자 크기는 50nm 이하인 것을 특징으로 하는 전자 소자용 박막.According to claim 1,
A thin film for an electronic device, characterized in that the particle size of the metal catalyst is 50 nm or less. 제1항에 있어서,
상기 금속산화물 에피택셜층은 Ga2O3, ITO, MgO 또는 MoO3를 포함하는 것을 특징으로 하는 전자 소자용 박막.According to claim 1,
The metal oxide epitaxial layer is Ga 2 O 3 , ITO, MgO or MoO 3 Thin film for an electronic device, characterized in that it comprises. 기판을 준비하는 단계;
상기 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계; 및
상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계; 를 포함하고,
상기 탄소나노튜브-금속촉매 복합체층은 탄소나노튜브 표면에 금속촉매 입자가 결합된 것을 특징으로 하는 전자 소자용 박막 제조 방법.preparing a substrate;
forming a buffer layer on the substrate;
forming a carbon nanotube-metal catalyst composite layer on the buffer layer; and
forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer; including,
The carbon nanotube-metal catalyst composite layer is a method for manufacturing a thin film for an electronic device, characterized in that the metal catalyst particles are bonded to the surface of the carbon nanotube. 제7항에 있어서,
상기 기판을 준비하는 단계에서,
상기 기판은 사파이어, 실리콘 또는 FTO를 포함하는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of preparing the substrate,
The substrate is a method for manufacturing a thin film for an electronic device, characterized in that it comprises sapphire, silicon or FTO. 제7항에 있어서,
상기 기판 상에 버퍼층을 형성하는 단계에서,
상기 버퍼층의 소재는 상기 금속산화물 에피택셜층의 소재와 동일물질인 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a buffer layer on the substrate,
The method for manufacturing a thin film for an electronic device, characterized in that the material of the buffer layer is the same as the material of the metal oxide epitaxial layer. 제7항에 있어서,
상기 기판 상에 버퍼층을 형성하는 단계는,
기상 에피택시(VPE) 방법으로 수행되는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
The step of forming a buffer layer on the substrate,
A method for manufacturing a thin film for an electronic device, characterized in that it is performed by a vapor phase epitaxy (VPE) method. 제7항에 있어서,
상기 기판 상에 버퍼층을 형성하는 단계에서,
상기 버퍼층의 형성 온도는 300℃ 내지 700℃인 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a buffer layer on the substrate,
The forming temperature of the buffer layer is a method for manufacturing a thin film for an electronic device, characterized in that 300 ℃ to 700 ℃. 제7항에 있어서,
상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계에서,
상기 탄소나노튜브-금속촉매 복합체층의 금속촉매는 팔라듐, 티타늄, 니켈, 구리 또는 금을 포함하는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a carbon nanotube-metal catalyst composite layer on the buffer layer,
The method for manufacturing a thin film for an electronic device, wherein the metal catalyst of the carbon nanotube-metal catalyst composite layer includes palladium, titanium, nickel, copper or gold. 제7항에 있어서,
상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계는,
스프레이 방법으로 수행되는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
The step of forming a carbon nanotube-metal catalyst composite layer on the buffer layer,
A method for manufacturing a thin film for an electronic device, characterized in that it is carried out by a spray method. 제7항에 있어서,
상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계에서,
상기 형성된 탄소나노튜브-금속촉매 복합체층의 두께는 5nm 내지 100nm인 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a carbon nanotube-metal catalyst composite layer on the buffer layer,
A method for manufacturing a thin film for an electronic device, characterized in that the thickness of the formed carbon nanotube-metal catalyst composite layer is 5 nm to 100 nm. 제7항에 있어서,
상기 버퍼층 상에 탄소나노튜브-금속촉매 복합체층을 형성하는 단계에서,
상기 금속촉매의 입자 크기는 50nm 이하인 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a carbon nanotube-metal catalyst composite layer on the buffer layer,
The method for manufacturing a thin film for an electronic device, characterized in that the particle size of the metal catalyst is 50 nm or less. 제7항에 있어서,
상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계에서,
상기 금속산화물 에피택셜층은 Ga2O3, ITO, MgO 또는 MoO3를 포함하는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer,
The metal oxide epitaxial layer is Ga 2 O 3 , ITO, MgO or MoO 3 Method for manufacturing a thin film for an electronic device, characterized in that it comprises. 제7항에 있어서,
상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계는,
기상 에피택시(VPE) 방법으로 수행되는 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
The step of forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer,
A method for manufacturing a thin film for an electronic device, characterized in that it is performed by a vapor phase epitaxy (VPE) method. 제7항에 있어서,
상기 탄소나노튜브-금속촉매 복합체층 상에 금속산화물 에피택셜층을 형성하는 단계에서,
상기 금속산화물 에피택셜층의 형성 온도는 300℃ 내지 700℃인 것을 특징으로 하는 전자 소자용 박막 제조 방법.8. The method of claim 7,
In the step of forming a metal oxide epitaxial layer on the carbon nanotube-metal catalyst composite layer,
The method for manufacturing a thin film for an electronic device, characterized in that the formation temperature of the metal oxide epitaxial layer is 300 ℃ to 700 ℃.
KR1020200006534A 2020-01-17 2020-01-17 Thin-film for electronic device and manufacturing method thereof KR102274144B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200006534A KR102274144B1 (en) 2020-01-17 2020-01-17 Thin-film for electronic device and manufacturing method thereof
PCT/KR2021/000534 WO2021145695A1 (en) 2020-01-17 2021-01-14 Thin film for electronic device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200006534A KR102274144B1 (en) 2020-01-17 2020-01-17 Thin-film for electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR102274144B1 true KR102274144B1 (en) 2021-07-07

Family

ID=76861801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200006534A KR102274144B1 (en) 2020-01-17 2020-01-17 Thin-film for electronic device and manufacturing method thereof

Country Status (2)

Country Link
KR (1) KR102274144B1 (en)
WO (1) WO2021145695A1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060092771A (en) * 2005-02-19 2006-08-23 삼성에스디아이 주식회사 Carbon nanotube structure and fabricating method thereof, and field emission device using the carbon nanotube structure and fabricating method thereof
KR100774359B1 (en) * 2006-10-23 2007-11-08 부산대학교 산학협력단 Manufacturing method of transparent fet epitaxial grown ga2o3 thin film on gan/al2o3 and the fet
KR20100024330A (en) * 2008-08-25 2010-03-05 서울대학교산학협력단 Hydrophobic composites and methods of making the same
KR20100117075A (en) * 2008-02-25 2010-11-02 스몰텍 에이비 Deposition and selective removal of conducting helplayer for nanostructure processing
KR20120023433A (en) * 2010-09-03 2012-03-13 삼성전자주식회사 Semiconductor compound structure and method of manufacturing the same using graphene or carbon nanotubes, and seciconductor device including the semiconductor compound
KR101125327B1 (en) 2011-01-25 2012-03-27 엘지이노텍 주식회사 Semiconductor device and method for growing semiconductor crystal
KR101210426B1 (en) * 2012-02-28 2012-12-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR20150051819A (en) * 2013-11-05 2015-05-13 삼성전자주식회사 Method for fabricating nitride semiconductor device
JP2015187072A (en) * 2014-03-26 2015-10-29 ツィンファ ユニバーシティ epitaxial structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060092771A (en) * 2005-02-19 2006-08-23 삼성에스디아이 주식회사 Carbon nanotube structure and fabricating method thereof, and field emission device using the carbon nanotube structure and fabricating method thereof
KR100774359B1 (en) * 2006-10-23 2007-11-08 부산대학교 산학협력단 Manufacturing method of transparent fet epitaxial grown ga2o3 thin film on gan/al2o3 and the fet
KR20100117075A (en) * 2008-02-25 2010-11-02 스몰텍 에이비 Deposition and selective removal of conducting helplayer for nanostructure processing
KR20100024330A (en) * 2008-08-25 2010-03-05 서울대학교산학협력단 Hydrophobic composites and methods of making the same
KR20120023433A (en) * 2010-09-03 2012-03-13 삼성전자주식회사 Semiconductor compound structure and method of manufacturing the same using graphene or carbon nanotubes, and seciconductor device including the semiconductor compound
KR101125327B1 (en) 2011-01-25 2012-03-27 엘지이노텍 주식회사 Semiconductor device and method for growing semiconductor crystal
KR101210426B1 (en) * 2012-02-28 2012-12-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR20150051819A (en) * 2013-11-05 2015-05-13 삼성전자주식회사 Method for fabricating nitride semiconductor device
JP2015187072A (en) * 2014-03-26 2015-10-29 ツィンファ ユニバーシティ epitaxial structure

Also Published As

Publication number Publication date
WO2021145695A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
CN109065438B (en) Preparation method of AlN thin film
US7491626B2 (en) Layer growth using metal film and/or islands
KR101355593B1 (en) Methods for producing improved epitaxial materials
CN101510504B (en) Transversal epitaxial growth method for nano area of semiconductor film
CN101515543B (en) Gallium nitride membrane structure grown on silicon substrate and growing method thereof
JPH01225114A (en) Manufacture of semiconductor thin-film
CN113235047B (en) Preparation method of AlN thin film
CN105489714A (en) Porous aluminum nitride composite substrate and application thereof in epitaxial growth of high-quality gallium nitride thin film
TWI550921B (en) Nitride semiconductor structure
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JPH11233391A (en) Crystalline substrate, semiconductor device using the same and manufacture of the semiconductor device
CN112490112A (en) Gallium oxide film and heteroepitaxial growth method and application thereof
CN100369197C (en) Method for preparing graphical substrate in situ by using SIN film
TW200423509A (en) Nitride semiconductor device and method for manufacturing same
JP2004269313A (en) Method for manufacturing gallium nitride crystal substrate
JP4535935B2 (en) Nitride semiconductor thin film and manufacturing method thereof
KR102274144B1 (en) Thin-film for electronic device and manufacturing method thereof
JP2008513327A (en) Realization method of indium nitride layer
JP2012182475A (en) Method for depositing group-iii nitride material on silicon substrate, and device therefor
Lee et al. Growth of semi-insulating GaN layer by controlling size of nucleation sites for SAW device applications
EP2478551A1 (en) Semi-polar, wurtzite-type, group iii nitride based semiconductor layers and semiconductor components based thereon
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
KR101125327B1 (en) Semiconductor device and method for growing semiconductor crystal
JP4236122B2 (en) Manufacturing method of semiconductor substrate
JP2008022032A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant