KR102256085B1 - 표시장치와 그 구동방법 - Google Patents

Abstract

본 발명에 따른 표시장치는 표시패널과, 게이트 쉬프트 클럭들이 인가되는 다수의 스테이지들을 포함하여 상기 표시패널의 게이트라인들에 게이트 출력신호를 공급하는 게이트 구동회로와, 상기 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 상기 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성하는 제1 제어부와, 상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 상기 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 개수를 조정하는 제2 제어부를 구비한다.

Description

표시장치와 그 구동방법{DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}

본 발명은 표시장치와 그 구동방법에 관한 것이다.

현재 다양한 평판 표시장치들(Flat Panel Display, FPD)이 개발 및 시판되고 있다. 이러한 표시장치의 게이트 구동회로는 일반적으로, 게이트 쉬프트 레지스터를 이용하여 표시패널의 게이트라인들을 구동하고 있다.

표시장치의 게이트 구동회로는 공정 수순, 및 제조 단가를 줄이기 위해 GIP(Gate driver In Panel) 방식의 TFT(Thin Film Transistor) 공정을 통해 표시패널의 비 표시영역에 직접 형성될 수 있다. GIP 방식으로 형성되는 게이트 구동회로는 IC(Intergrated Circuit)형 게이트 구동회로에 비해 표시장치의 베젤을 줄이는 데 유리하다.

게이트 구동회로의 게이트 쉬프트 레지스터는 도 1과 같이 종속적(cascade)으로 접속된 다수의 스테이지들(SG1~SG6, ...)을 포함하며 게이트 쉬프트 클럭(Gate CLK1~6)에 따라 순차적으로 게이트 출력신호(또는 스캔신호)(Vg1~Vg6,...)를 생성할 수 있다. 스테이지들(SG1~SG6, ...) 중 일부 스테이지(SG1~SG3)는 외부로부터 인가되는 게이트 스타트 신호(VST)에 응답하여 동시에 셋 될 수 있으며, 상기 일부 스테이지(SG1~SG3)를 제외한 나머지 스테이지들(SG4~SG6, ...)은 전단 스테이지들로부터의 캐리신호에 응답하여 셋 될 수 있다. 예컨대, n(n은 4이상의 양의 정수)번째 스테이지는 n-3번째 스테이지로부터 출력되는 게이트 출력신호를 캐리신호로 입력받아 셋 될 수 있다. 스테이지들(SG1~SG6, ...)은 후단 스테이지들로부터의 리셋신호에 응답하여 1차 리셋 될 수 있다. 예컨대, m(m은 양의 정수)번째 스테이지는 m+3번째 스테이지로부터 출력되는 게이트 출력신호를 리셋신호로 입력받아 1차 리셋 될 수 있다.

이러한, 게이트 쉬프트 레지스터는 동작의 안전성을 높이기 위해 매 프레임마다 모든 스테이지들을 동시에 2차 리셋시키는 추가 리셋 과정을 더 포함한다. 즉, 스캔신호의 출력이 완료되는 매 프레임의 종료 시점에 스테이지들(SG1~SG6, ...)은 외부로부터 인가되는 게이트 스타트 신호(VST)에 응답하여 동시에 2차 리셋되어 각 스테이지의 불필요한 잔류 전하를 방전한다.

한편, 게이트 쉬프트 레지스터의 동작에 필요한 게이트 스타트 신호(VST)와 게이트 쉬프트 클럭(Gate CLK1~6)은 레벨 쉬프터에서 생성된다. 레벨 쉬프터는 타이밍 콘트롤러로부터 입력되는 TTL(Transistor Transistor Logic) 레벨의 게이트 로직 신호(GSP)를 레벨 쉬프팅하여 픽셀 어레이 구동에 적합한 게이트 스타트 신호(VST)를 생성하고, 또한 타이밍 콘트롤러로부터 입력되는 TTL 레벨의 게이트 로직 클럭(GCLK)을 기초로 하여 픽셀 어레이 구동에 적합한 게이트 쉬프트 클럭(Gate CLK1~6)을 생성한다. 도 2와 같이 게이트 스타트 신호(VST)는 일부 스테이지들을 셋 시키는 데 이용되는 스타트용 신호(VTS_S)와, 모든 스테이지들을 동시에 2차 리셋시키는 데 이용되는 리셋용 신호(VTS_E)를 포함하는데, 스타트용 신호(VTS_S)는 게이트 로직 신호(GSP)의 스타트용 로직 펄스(GSP_S)에 동기되고, 리셋용 신호(VTS_E)는 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)에 동기된다. 통상 1 프레임 내에서 게이트 로직 클럭(GCLK)은 게이트 로직 신호(GSP)의 스타트용 로직 펄스(GSP_S)와 리셋용 로직 펄스(GSP_E) 사이에 위치하며, 표시패널의 수직 해상도에 대응되는 개수로 설정된다.

이와 같이 종래 기술에서는, 게이트 로직 신호(GSP) 및 게이트 로직 클럭(GCLK)가 미리 약속된 표시패널의 해상도 즉, 디폴트(default) 해상도에 따라 그 발생 타이밍 및 개수 등이 정해져서 고정된다. 즉, 도 2에서 게이트 로직 클럭(GCLK)은 1 프레임 동안 표시패널의 수직 해상도(예컨대, 1080) 만큼의 개수를 가지도록 설정되며, 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)는 게이트 로직 클럭(GCLK)의 마지막 펄스(예컨대 1080번째 펄스)로부터 소정 기간 지연된 후에 발생된다.

타이밍 콘트롤러는 게이트 로직 타이밍을 디폴트 해상도에 따라 고정시키기 때문에 표시패널의 해상도가 디폴트 해상도보다 작은 이형 해상도로 바뀌면 그에 대응할 수 없다. 도 3과 같이 게이트 로직 타이밍은, 표시패널이 원래의 사이즈(예컨대, 디폴트 해상도(1920*1080)에 대응됨)보다 작은 이형 사이즈(예컨대, 이형 해상도(1920*200)에 대응됨)로 변경되더라도, 그러한 해상도 변경에 상관없이 디폴트된 값으로 고정되어 있기 때문에, 패널의 신뢰성 문제를 야기하게 된다.

구체적으로 설명하면, 사용자는 다양한 목적을 위해 표시패널을 원래의 사이즈와 다른 이형 사이즈로 가공(예컨대, 절단)할 수 있다. 사용자에 의해 표시패널의 수직 해상도가 디폴트 해상도(1080)에서 이형 해상도(200)로 변경될 수 있는데, 그 경우 200번째 스테이지 이후의 스테이지들(201번째 스테이지로부터 1080번째 스테이지)은 제거되게 된다. 그에 따라 도 1과 같은 리셋 구조하에서, 198번째 내지 200번째 스테이지들은 1차 리셋을 위한 게이트 출력신호를 하단 스테이지들(201번째 내지 203번째 스테이지들)로부터 입력받지 못하게 됨으로써, 198번째 내지 200번째 스테이지들에 대한 1차 리셋은 불가능하게 되며, 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)의 발생 시점까지 계속해서 누설 전류의 영향을 받게 된다.

그런데, 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)는 전술했듯이 디폴트 해상도(1080)에 따른 고정 타이밍 즉, 게이트 로직 클럭(GCLK)의 1080번째 펄스로부터 소정 기간 지연된 이후에 발생되기 때문에 198번째 내지 200번째 스테이지들은 1 프레임 내에서 장시간(도 2의 Pa) 동안 누설 전류의 영향을 받게 된다. 198번째 내지 200번째 스테이지들의 게이트 출력신호는 누설전류의 영향으로 왜곡될 수 있다. 게이트 출력신호가 왜곡되면 그에 대응되는 해당 표시라인에서 영상 데이터의 충전 능력이 저하되므로 라인 딤이 보여질 수 있다.

따라서, 본 발명의 목적은 표시패널의 디폴트 해상도와 다른 이형 해상도가 감지될 때 게이트 로직 타이밍을 이형 해상도에 따라 조정함으로써 패널 신뢰성을 높일 수 있도록 한 표시장치와 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 표시장치는 표시패널과, 게이트 쉬프트 클럭들이 인가되는 다수의 스테이지들을 포함하여 상기 표시패널의 게이트라인들에 게이트 출력신호를 공급하는 게이트 구동회로와, 상기 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 상기 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성하는 제1 제어부와, 상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 상기 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 개수를 조정하는 제2 제어부를 구비한다.

이 표시장치는 상기 이형 해상도 정보를 미리 저장한 후 상기 제1 제어부에 공급하는 메모리를 더 구비한다.

이 표시장치는 입력 디지털 비디오 데이터를 분석하여 상기 이형 해상도 정보를 도출한 후 상기 제1 제어부에 공급하는 영상 분석부를 더 구비한다.

상기 제1 제어부는 상기 이형 해상도에 대한 정보가 입력될 때, 상기 이형 해상도에 맞는 마스킹 신호를 생성한 후, 상기 마스킹 신호와 상기 입력 데이터 인이에블 신호를 논리 연산하여 상기 변조 데이터 인에이블 신호를 생성한다.

상기 이형 해상도가 상기 디폴트 해상도보다 작을 때, 상기 제2 제어부는 상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 리셋용 로직 펄스의 출력 타이밍을 상기 디폴트 해상도에 대응되는 제1 타이밍보다 빠른 제2 타이밍으로 앞당김과 아울러, 게이트 로직 클럭의 개수를 상기 디폴트 해상도에 대응되는 제1 값보다 작은 제2 값으로 줄인다.

본 발명의 실시예에 따라 표시패널과, 게이트 쉬프트 클럭들이 인가되는 다수의 스테이지들을 포함하여 상기 표시패널의 게이트라인들에 게이트 출력신호를 공급하는 게이트 구동회로를 갖는 표시장치의 구동방법은, 상기 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 상기 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성하는 제1 단계와, 상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 상기 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 개수를 조정하는 제2 단계를 포함한다.

본 발명은 표시패널의 디폴트 해상도와 다른 이형 해상도가 감지될 때 게이트 로직 타이밍을 이형 해상도에 따라 조정함으로써 패널 신뢰성을 높일 수 있다.

도 1은 게이트 쉬프트 레지스터의 일 구성을 보여주는 도면.
도 2는 종래 디폴트 해상도에 따라 고정된 게이트 로직 타이밍과, 그에 따른 게이트 스타트 신호와 게이트 쉬프트 클럭을 보여주는 도면.
도 3은 패널 절단에 따라 표시패널의 해상도가 디폴트값보다 작은 값으로 변경되는 일 예를 보여주는 도면.
도 4는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도.
도 5 및 도 6은 게이트 로직 타이밍을 이형 해상도에 따라 조정하는 일 예들을 보여주는 도면.
도 7은 이형 해상도를 감지하는 일 방안과 그에 따른 타이밍 콘트롤러의 내부 구성을 보여주는 도면.
도 8은 타이밍 콘트롤러에서 이형 해상도에 맞게 데이터 인에이블신호를 변조하는 것을 보여주는 도면.
도 9는 이형 해상도를 감지하는 다른 방안과 그에 따른 타이밍 콘트롤러의 내부 구성을 보여주는 도면.
도 10은 디폴트 해상도에 대응되는 입력 데이터와 이형 해상도에 대응되는 영상 데이터를 보여주는 도면.
도 11은 게이트 로직 타이밍을 이형 해상도에 따라 조정하는 본 발명의 구동방법을 보여주는 도면.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서, 표시장치는 액정표시장치를 중심으로 설명되지만, 본 발명의 기술적 사상은 액정표시장치에 한정되지 않고 다른 표시장치에도 적용될 수 있음에 주의하여야 한다.

도 4는 본 발명의 실시예에 따른 표시장치를 개략적으로 보여준다. 도 5 및 도 6은 게이트 로직 타이밍을 이형 해상도에 따라 조정하는 일 예들을 보여준다.

도 4를 참조하면, 본 발명의 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 및 레벨 쉬프터(15)가 포함된 전원회로 등을 구비한다.

표시패널(10)은 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 포함한다.

본 발명의 표시장치는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 등 알려져 있는 모든 액정모드로 구현될 수 있다. 또한, 본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.

표시패널(10)은 액정셀(Clc)을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(10)에서 영상 데이터(RGB)는 매트릭스 형태로 화소들이 배치된 픽셀 어레이에 표시된다. 픽셀 어레이는 하부 기판에 형성된 TFT 어레이와, 상부 기판에 형성된 컬러필터 어레이를 포함한다. TFT 어레이에서, 데이터라인들과 게이트라인들의 교차부마다 TFT들(Thin Film Transistor)이 형성된다. TFT는 게이트라인으로부터의 게이트 출력신호에 응답하여 데이터라인으로부터의 데이터 전압을 액정셀(Clc)의 화소전극(1)에 공급한다. 액정셀들(Clc) 각각은 화소전극(1)에 충전된 데이터전압과 공통전극(2)에 인가되는 공통전압(Vcom) 간의 전위차에 의해 광 투과율을 제어함으로써 원하는 계조를 구현한다. 액정셀(Clc)에는 화소전극(1)에 충전된 데이터전압을 1 프레임 기간 동안 유지시키는 스토리지 커패시터(Cst)가 접속된다. 컬러필터 어레이는 컬러필터와 블랙 매트릭스를 포함한다. 표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

데이터 구동회로(12)는 소스 드라이브 IC로 구현될 수 있다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터전압을 발생하고, 그 데이터전압을 게이트 출력신호에 동기되도록 표시패널(10)의 데이터라인들에 공급한다. 데이터 구동회로(12)는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터라인들에 접속될 수 있다.

게이트 구동회로(13)는 GIP(Gate In Panel) 방식으로 표시패널(10)의 하부 기판 상에 직접 형성될 수 있다. 게이트 구동회로(13)는 표시패널(10)에서 영상이 표시되는 픽셀 영역 바깥의 비 표시영역(BZ)에 형성될 수 있다. 게이트 구동회로(13)는 게이트 구동회로(13)는 레벨 쉬프터(15)로부터 입력되는 게이트 제어신호들(VST,Gate CLKs)을 기초로 게이트 출력신호(스캔 신호)를 생성하여 라인 순차 방식으로 게이트라인들에 공급한다. 게이트 출력신호에 따라 데이터전압이 충전될 1 표시라인이 선택되게 된다.

게이트 구동회로의 게이트 쉬프트 레지스터는 도 1과 같이 종속적(cascade)으로 접속된 다수의 스테이지들(SG1~SG6, ...)을 포함하며 게이트 쉬프트 클럭(Gate CLK1~6)에 따라 순차적으로 게이트 출력신호(또는 스캔신호)(Vg1~Vg6,...)를 생성할 수 있다. 스테이지들(SG1~SG6, ...) 중 일부 스테이지(SG1~SG3)는 외부로부터 인가되는 게이트 스타트 신호(VST)에 응답하여 동시에 셋 될 수 있으며, 상기 일부 스테이지(SG1~SG3)를 제외한 나머지 스테이지들(SG4~SG6, ...)은 전단 스테이지들로부터의 캐리신호에 응답하여 셋 될 수 있다. 예컨대, n(n은 4이상의 양의 정수)번째 스테이지는 n-3번째 스테이지로부터 출력되는 게이트 출력신호를 캐리신호로 입력받아 셋 될 수 있다. 스테이지들(SG1~SG6, ...)은 후단 스테이지들로부터의 리셋신호에 응답하여 1차 리셋 될 수 있다. 예컨대, m(m은 양의 정수)번째 스테이지는 m+3번째 스테이지로부터 출력되는 게이트 출력신호를 리셋신호로 입력받아 1차 리셋 될 수 있다. 이러한, 게이트 쉬프트 레지스터는 동작의 안전성을 높이기 위해 매 프레임마다 모든 스테이지들을 동시에 2차 리셋시키는 추가 리셋 과정을 더 포함한다. 즉, 스테이지들(SG1~SG6, ...)은 외부로부터 인가되는 게이트 스타트 신호(VST)에 응답하여 동시에 2차 리셋되어 각 스테이지의 불필요한 잔류 전하를 방전한다.

레벨 쉬프터(15)는 게이트 쉬프트 레지스터의 동작에 필요한 게이트 스타트 신호(VST)와 게이트 쉬프트 클럭(Gate CLK1~6)을 생성한다. 레벨 쉬프터(15)는 타이밍 콘트롤러(11)로부터 입력되는 TTL(Transistor Transistor Logic) 레벨의 게이트 로직 신호(GSP)를 레벨 쉬프팅하여 픽셀 어레이 구동에 적합한 게이트 스타트 신호(VST)를 생성하고, 또한 타이밍 콘트롤러(11)로부터 입력되는 TTL 레벨의 게이트 로직 클럭(GCLK)을 기초로 하여 픽셀 어레이 구동에 적합한 게이트 쉬프트 클럭(Gate CLK1~6)을 생성한다. 도 5 및 도 6과 같이 게이트 스타트 신호(VST)는 일부 스테이지들을 셋 시키는 데 이용되는 스타트용 신호(VTS_S)와, 모든 스테이지들을 동시에 2차 리셋시키는 데 이용되는 리셋용 신호(VTS_E)를 포함하는데, 스타트용 신호(VTS_S)는 게이트 로직 신호(GSP)의 스타트용 로직 펄스(GSP_S)에 동기되고, 리셋용 신호(VTS_E)는 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)에 동기된다.

타이밍 콘트롤러(11)는 소정의 인터페이스 회로를 통해 외부의 호스트 시스템으로부터 디지털 비디오 데이터(RGB)를 입력받고, 그 디지털 비디오 데이터들(RGB)을 소정의 인터페이스 회로를 통해 데이터 구동회로(12)에 전송한다.

타이밍 콘트롤러(11)는 소정의 인터페이스 회로를 통해 외부의 호스트 시스템으로부터 표시패널(10)의 디폴트 해상도에 대응되는 타이밍신호 즉, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE) 등을 입력받는다. 타이밍 콘트롤러(11)는 상기 타이밍 신호를 기준으로 게이트 로직 신호(GSP)와 게이트 로직 클럭(GCLK)을 생성한다. 통상 1 프레임 내에서 게이트 로직 클럭(GCLK)은 게이트 로직 신호(GSP)의 스타트용 로직 펄스(GSP_S)와 리셋용 로직 펄스(GSP_E) 사이에 위치하며, 표시패널의 수직 해상도에 대응되는 개수로 설정된다.

표시패널(10)의 디폴트 해상도와 다른 이형 해상도에 대한 정보가 입력될 때, 타이밍 콘트롤러(11)는 불완전한 1차 리셋으로 인한 누설 전류를 최대한 억제하기 위해, 게이트 쉬프트 클럭들(Gate CLK1~6)의 생성에 기초가 되는 게이트 로직 클럭(GCLK)의 개수를 이형 해상도에 맞게 조정함과 아울러, 스테이지들을 동시에 2차 리셋시키기 위한 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)의 출력 타이밍을 조정할 수 있다. 즉, 본 발명의 타이밍 콘트롤러(11)는 게이트 로직 타이밍을 디폴트 해상도에 따라 고정시키는 것이 아니라, 표시패널(10)의 해상도가 디폴트 해상도보다 작은 이형 해상도로 바뀌면 그에 대응하여 게이트 로직 타이밍을 바꿀 수 있게 설계된다.

예를 들어, 도 3과 같이 표시패널이 원래의 사이즈(예컨대, 디폴트 해상도(1920*1080)에 대응됨)보다 작은 이형 사이즈(예컨대, 이형 해상도(1920*200)에 대응됨)로 변경될 때, 타이밍 콘트롤러(11)는 도 5 및 도 6과 같이 게이트 로직 클럭(GCLK)의 개수를 수직 이형 해상도(200)에 맞게 200개로 줄임과 아울러, 1 프레임 내에서 리셋용 로직 펄스(GSP_E)의 출력 타이밍을 디폴트 수직 해상도(1080)에 대응되는 제1 시점(t1)에서 이형 수직 해상도(200)에 대응되는 제2 시점(t2)으로 "Td"만큼 앞당길 수 있다. 이때, 게이트 스타트 신호(VST)의 리셋용 신호(VTS_E)도 게이트 로직 신호(GSP)의 리셋용 로직 펄스(GSP_E)에 동기 되어 제2 시점(t2)으로 앞당겨진다.

사용자는 다양한 목적을 위해 표시패널을 원래의 사이즈와 다른 이형 사이즈로 가공(예컨대, 절단)할 수 있는데, 이 경우 게이트 쉬프트 레지스터의 하단 스테이지들(이형 수직 해상도 '200'의 경우 198번째 내지 200번째 스테이지들)은 1차 리셋이 불가능하게 될 수 있다. 하지만, 본 발명과 같이 게이트 스타트 신호(VST)의 리셋용 신호(VTS_E)를 표시패널(10)의 이형 해상도에 맞춰 앞당기면, 상기 하단 스테이지들에서 누설 전류가 초래되는 기간은 최소화되고 그에 따라 종래와 같은 패널 신뢰성 문제는 생기지 않게 된다.

본 발명의 레벨 쉬프터(15)는 이형 해상도에 맞게 조정된 게이트 로직 타이밍을 기초로 게이트 제어신호들(VST,Gate CLK1~6)을 출력한다. 레벨 쉬프터(15)는 도 5와 같이 게이트 로직 클럭(GCLK)만을 기초로 게이트 쉬프트 클럭(Gate CLK1-6)을 생성할 수 있고, 도 6과 같이 게이트 로직 클럭(GCLK)과 함께 게이트 변조 클럭(MCLK)을 기초로 게이트 쉬프트 클럭(Gate CLK1-6)을 생성할 수 있다.

도 5에서, 각 게이트 쉬프트 클럭은, k+1번째 게이트 로직 클럭(GCLK)의 라이징 에지(rising edge)에 동기하여 라이징되고, k+3번째 게이트 로직 클럭(GCLK)의 폴링 에지(falling edge)에 동기하여 폴링될 수 있다. 도 6에서, 각 게이트 쉬프트 클럭은, k+1번째 게이트 로직 클럭(GCLK)의 라이징 에지(rising edge)에 동기하여 라이징되고, k+3번째 게이트 변조 클럭(MCLK)의 라이징 에지(rising edge)에 동기하여 1차 폴링되고 k+3번째 게이트 변조 클럭(MCLK)의 폴링 에지(falling edge)에 동기하여 2차 폴링될 수 있다. 표시패널(10)의 TFT에 인가되는 게이트 출력신호의 형태는 게이트 쉬프트 클럭에 따라 결정된다. 따라서, 도 6과 같은 형태로 게이트 쉬프트 클럭을 생성하면, 게이트 출력신호의 오프 특성이 개선되어 킥백 전압(kick back voltage)이 줄어드는 효과가 있다. 이에 대해서는 본원 출원인에 의해 기출원된 특허공개번호 제10-2014-0041023호, 특허공개번호 제10-2011-0101901호 등에 자세히 기술되어 있다.

도 7은 이형 해상도를 감지하는 일 방안과 그에 따른 타이밍 콘트롤러의 내부 구성을 보여준다. 그리고, 도 8은 타이밍 콘트롤러에서 이형 해상도에 맞게 데이터 인에이블신호를 변조하는 것을 보여준다.

도 7을 참조하면, 본 발명의 타이밍 콘트롤러(11)는 데이터 인에이블신호를 변조하는 제1 제어부(111), 변조 데이터 인에이블신호(MDE)에 맞게 게이트 로직 타이밍을 제어하는 제2 제어부(112), 및 변조 데이터 인에이블신호(MDE)에 맞게 디지털 비디오 데이터를 배열하는 제3 제어부(113)를 포함한다.

본 발명의 표시장치는 이형 해상도 정보(VRI)를 미리 저장한 후 제1 제어부(111)에 공급하는 메모리(20)를 더 구비할 수 있다. 제1 제어부(111)는 메모리(20)로부터 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보(VRI)가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호(DE)를 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호(MDE)를 생성할 수 있다.

이를 위해, 제1 제어부(111)는 이형 해상도에 대한 정보(VRI)가 입력될 때, 도 8과 같이 이형 수직 해상도(예를 들어, "200")에 맞는 마스킹 신호(MSK)를 생성한 후, 마스킹 신호(MSK)와 입력 데이터 인이에블 신호(DE)를 논리 연산하여 변조 데이터 인에이블 신호(MDE)를 생성할 수 있다.

제2 제어부(112)는 변조 데이터 인에이블신호(MDE)를 기반으로 하여, 게이트 쉬프트 레지스터의 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스(GSP_E)의 출력 타이밍을 조정(도 5 및 도 6과 같이 t1에서 t2로 조정)함과 아울러, 게이트 쉬프트 클럭들(Gate CLK1~6)의 생성에 기초가 되는 게이트 로직 클럭(GCLK)의 개수를 조정할 수 있다.

제3 제어부(113)는 입력 디지털 비디오 데이터(RGB)를 변조 데이터 인에이블신호(MDE)에 맞게 가공 및 배열하여 출력한다.

도 9는 이형 해상도를 감지하는 다른 방안과 그에 따른 타이밍 콘트롤러의 내부 구성을 보여준다. 그리고, 도 10은 디폴트 해상도에 대응되는 입력 데이터와 이형 해상도에 대응되는 영상 데이터를 보여준다.

도 9를 참조하면, 본 발명의 타이밍 콘트롤러(11)는 데이터 인에이블신호를 변조하는 제1 제어부(111), 변조 데이터 인에이블신호(MDE)에 맞게 게이트 로직 타이밍을 제어하는 제2 제어부(112), 및 변조 데이터 인에이블신호(MDE)에 맞게 디지털 비디오 데이터를 배열하는 제3 제어부(113)를 포함한다.

본 발명의 표시장치는 입력 디지털 비디오 데이터(RGB)를 분석하여 이형 해상도 정보(VRI)를 도출한 후 제1 제어부(111)에 공급하는 영상 분석부(30)를 더 구비할 수 있다. 도 10의 (A)와 같은 데이터패턴은 사용자에 의해 미리 설계되어 시스템을 통해 영상 분석부(30)에 공급될 수 있다. 도 10 (A)의 데이터패턴에서 영상 데이터는 화상 표시를 위한 데이터이고, 더미 데이터는 화상 표시와 관련없는 데이터를 지시한다. 영상 분석부(30)는 도 10의 (A)와 같은 데이터패턴이 일정 시간 이상 반복해서 입력되는 경우 영상 데이터에만 대응되는 해상도(1920*200)를 이형 해상도로 감지하고, 이형 해상도 정보(VRI)를 출력할 수 있다.

제1 제어부(111)는 영상 분석부(30)로부터 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보(VRI)가 입력될 때, 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호(DE)를 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호(MDE)를 생성할 수 있다.

이를 위해, 제1 제어부(111)는 이형 해상도에 대한 정보(VRI)가 입력될 때, 도 8과 같이 이형 수직 해상도(예를 들어, "200")에 맞는 마스킹 신호(MSK)를 생성한 후, 마스킹 신호(MSK)와 입력 데이터 인이에블 신호(DE)를 논리 연산하여 변조 데이터 인에이블 신호(MDE)를 생성할 수 있다.

제2 제어부(112)는 변조 데이터 인에이블신호(MDE)를 기반으로 하여, 게이트 쉬프트 레지스터의 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스(GSP_E)의 출력 타이밍을 조정(도 5 및 도 6과 같이 t1에서 t2로 조정)함과 아울러, 게이트 쉬프트 클럭들(Gate CLK1~6)의 생성에 기초가 되는 게이트 로직 클럭(GCLK)의 개수를 조정할 수 있다.

제3 제어부(113)는 입력 디지털 비디오 데이터(RGB)를 변조 데이터 인에이블신호(MDE)에 맞게 가공 및 배열하여 출력한다.

도 11은 게이트 로직 타이밍을 이형 해상도에 따라 조정하는 본 발명의 구동방법을 보여준다.

본 발명에 따른 표시장치의 구동방법은 표시패널의 디폴트 해상도와 다른 이형 해상도에 대한 정보가 입력될 때, 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성한다(S10,S20).

이어서, 본 발명에 따른 표시장치의 구동방법은 변조 데이터 인에이블신호를 기반으로 하여, 게이트 쉬프트 레지스터의 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 개수를 조정한다(S30).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
15 : 레벨 쉬프터 20 : 메모리
30 : 영상 분석부 111,112,113 : 제1 내지 제3 제어부

Claims (10)

1. 표시패널;
   게이트 쉬프트 클럭들이 인가되는 다수의 스테이지들을 포함하여 상기 표시패널의 게이트라인들에 게이트 출력신호를 공급하는 게이트 구동회로;
   상기 표시패널의 디폴트 해상도보다 작은 이형 해상도에 대한 정보가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 상기 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성하는 제1 제어부; 및
   상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 상기 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 펄스 개수를 조정하는 제2 제어부를 구비하고,
   상기 리셋용 로직 펄스의 출력 타이밍은 고정된 1 프레임 기간 내에서 조정되되, 상기 디폴트 해상도에 대응되는 제1 타이밍에서 그보다 앞선 제2 타이밍으로 당겨지고,
   상기 게이트 로직 클럭의 펄스 개수는 상기 고정된 1 프레임 기간 내에서 조정되되, 상기 디폴트 해상도에 대응되는 제1 값에서 그보다 작은 제2 값으로 줄어들며,
   상기 제2 값은 상기 이형 해상도의 수직 해상도 값과 동일한 표시장치.
   
2. 제 1 항에 있어서,
   상기 이형 해상도 정보를 미리 저장한 후 상기 제1 제어부에 공급하는 메모리를 더 구비하는 표시장치.
   
3. 제 1 항에 있어서,
   입력 디지털 비디오 데이터를 분석하여 상기 이형 해상도 정보를 도출한 후 상기 제1 제어부에 공급하는 영상 분석부를 더 구비하는 표시장치.
   
4. 제 1 항에 있어서,
   상기 제1 제어부는 상기 이형 해상도에 대한 정보가 입력될 때, 상기 이형 해상도에 맞는 마스킹 신호를 생성한 후, 상기 마스킹 신호와 상기 입력 데이터 인이에블 신호를 논리 연산하여 상기 변조 데이터 인에이블 신호를 생성하는 표시장치.
   
5. 삭제
6. 표시패널과, 게이트 쉬프트 클럭들이 인가되는 다수의 스테이지들을 포함하여 상기 표시패널의 게이트라인들에 게이트 출력신호를 공급하는 게이트 구동회로를 갖는 표시장치의 구동방법에 있어서,
   상기 표시패널의 디폴트 해상도보다 작은 이형 해상도에 대한 정보가 입력될 때, 상기 디폴트 해상도에 대응되는 입력 데이터 인이에블 신호를 상기 이형 해상도에 맞게 변조하여 변조 데이터 인에이블신호를 생성하는 제1 단계; 및
   상기 변조 데이터 인에이블신호를 기반으로 하여, 상기 스테이지들을 동시에 리셋시키기 위한 리셋용 로직 펄스의 출력 타이밍을 조정함과 아울러, 상기 게이트 쉬프트 클럭들의 생성에 기초가 되는 게이트 로직 클럭의 펄스 개수를 조정하는 제2 단계를 포함하고,
   상기 리셋용 로직 펄스의 출력 타이밍은 고정된 1 프레임 기간 내에서 조정되되, 상기 디폴트 해상도에 대응되는 제1 타이밍에서 그보다 앞선 제2 타이밍으로 당겨지고,
   상기 게이트 로직 클럭의 펄스 개수는 상기 고정된 1 프레임 기간 내에서 조정되되, 상기 디폴트 해상도에 대응되는 제1 값에서 그보다 작은 제2 값으로 줄어들며,
   상기 제2 값은 상기 이형 해상도의 수직 해상도 값과 동일한 표시장치의 구동방법.
   
7. 제 6 항에 있어서,
   상기 이형 해상도 정보를 메모리에 미리 저장하는 단계를 더 포함하는 표시장치의 구동방법.
   
8. 제 6 항에 있어서,
   입력 디지털 비디오 데이터를 분석하여 상기 이형 해상도 정보를 도출하는 단계를 더 포함하는 표시장치의 구동방법.
   
9. 제 6 항에 있어서,
   상기 제1 단계는,
   상기 이형 해상도에 대한 정보가 입력될 때, 상기 이형 해상도에 맞는 마스킹 신호를 생성하는 단계; 및
   상기 마스킹 신호와 상기 입력 데이터 인이에블 신호를 논리 연산하여 상기 변조 데이터 인에이블 신호를 생성하는 단계를 포함하는 표시장치의 구동방법.
   
10. 삭제

Images