KR102256017B1 - 2차원 반도체의 도핑방법 및 스위칭 소자 - Google Patents

2차원 반도체의 도핑방법 및 스위칭 소자 Download PDF

Info

Publication number
KR102256017B1
KR102256017B1 KR1020140010889A KR20140010889A KR102256017B1 KR 102256017 B1 KR102256017 B1 KR 102256017B1 KR 1020140010889 A KR1020140010889 A KR 1020140010889A KR 20140010889 A KR20140010889 A KR 20140010889A KR 102256017 B1 KR102256017 B1 KR 102256017B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
doped
doping
substrate
Prior art date
Application number
KR1020140010889A
Other languages
English (en)
Other versions
KR20150089841A (ko
Inventor
박진홍
박형열
심재우
이재호
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140010889A priority Critical patent/KR102256017B1/ko
Priority to US14/340,108 priority patent/US9570684B2/en
Publication of KR20150089841A publication Critical patent/KR20150089841A/ko
Application granted granted Critical
Publication of KR102256017B1 publication Critical patent/KR102256017B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Abstract

2차원 반도체의 도핑방법이 개시된다. 개시된 2차원 반도체의 도핑방법은 기판 상에 반도체층을 형성하는 단계와, 상기 반도체층에 이온을 주입하는 단계와, 상기 반도체층 상에 2차원 반도체 또는 유기물 반도체로 이루어진 도프층을 형성하는 단계와 상기 기판을 열처리하여 상기 반도체층의 상기 이온을 상기 도프층으로 확산시켜서 상기 도프층을 도핑하는 단계를 포함한다.

Description

2차원 반도체의 도핑방법 및 스위칭 소자{Method of doping 2-dimensional semiconductor and switching device}
2차원 반도체 및 유기 반도체의 도핑 방법과 이를 이용한 플렉서블 스위칭 소자에 관한 것이다.
최근 2차원 반도체와 유기 반도체는 플렉서블 전자소자에 사용되는 반도체로서 주목 받고 있다. 특히, 2차원 반도체와 유기 반도체를 사용하여 스위칭 소자를 제조하는 방법에 대한 연구가 많이 진행되고 있다. 그래핀과 같은 2차원 반도체는 공기와 반응하여 p형 성질을 가지기 쉽다. 반도체 집적회로에는 p형 반도체뿐만 아니라 n형 반도체가 필요하다.
그러나, 그래핀과 같은 2차원 반도체와 유기 반도체는 불순물을 도핑하기 위해 이온 주입 방법을 사용하기가 어렵다.
2차원 반도체와 유기 반도체에 대한 새로운 도핑방법이 필요하다.
실시예들에 따른 2차원 반도체의 도핑방법은 불순물이 포함된 반도체 또는 절연층을 열처리하여 상기 불순물을 외확산시켜서 상기 2차원 반도체를 도핑시키는 방법을 제공한다.
일 실시예에 따른 2차원 반도체의 도핑방법은:
기판 상에 반도체층을 형성하는 단계;
상기 반도체층에 이온을 주입하는 단계;
상기 반도체층 상에 2차원 반도체 또는 유기물 반도체로 이루어진 도프층을 형성하는 단계; 및
상기 기판을 가열하여 상기 반도체층의 상기 이온을 상기 도프층으로 확산시켜서 상기 도프층을 도핑하는 단계를 포함한다.
상기 반도체층은 게르마늄으로 이루어질 수 있다.
상기 반도체 형성 단계는 상기 게르마늄을 1㎛~3㎛ 두께로 형성하는 단계일 수 있다.
상기 2차원 반도체는 그래핀, MoS2, WS2, MoSe2, WSe2 중 선택된 적어도 하나로 이루어질 수 있다.
상기 도프층은 상기 2차원 반도체 1층 내지 30nm 두께로 이루어질 수 있다.
상기 유기물 반도체는 pentacene, anthracene, rubrene, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 중 적어도 하나로 이루어질 수 있다.
상기 도프층은 상기 유기물 반도체로 5nm 내지 30nm 두께로 이루어질 수 있다.
상기 열처리 단계는 질소 분위기의 퍼니스에서 대략 300~600℃ 로 열처리하는 단계일 수 있다.
다른 실시예에 따른 2차원 반도체의 도핑방법은:
기판 상에 절연층을 형성하는 단계;
상기 기판을 일차적으로 열처리하여 상기 절연층 내의 불순물을 상기 절연층 표면으로 이동시키는 단계;
상기 절연층 상에 2차원 반도체 또는 유기물 반도체로 이루어진 도프층을 형성하는 단계; 및
상기 기판을 2차적으로 열처리하여 상기 불순물을 상기 도프층으로 확산시켜서 상기 도프층을 도핑하는 단계를 포함한다.
상기 절연층은 PSG (phosphorus silica glass), BSG (boron silica glass), BPSG (boron phosphorus silica glass), ASG (arsenic silica glass)를 포함할 수 있다.
상기 절연층은 30nm ~ 300nm 두께로 형성될 수 있다.
상기 일차적 열처리 단계는 질소 분위기의 퍼니스에서 대략 700~900℃ 로 상기 기판을 가열하는 단계일 수 있다.
상기 이차적 열처리 단계는 질소 분위기의 퍼니스에서 대략 300~600℃ 로 상기 기판을 가열하는 단계일 수 있다.
또 다른 실시예에 따른 스위칭 소자는:
기판 상의 불순물로 도핑된 도프층;
상기 기판 상에서 상기 기판의 양단에 각각 전기적으로 연결된 소스 전극 및 드레인 전극;
상기 도프층 상에서 상기 소스 전극 및 상기 드레인 전극 사이의 게이트 절연층; 및
상기 게이트 절연층 상의 게이트 전극;을 구비하며,
상기 도프층은 2차원 반도체 또는 유기물 반도체로 이루어진다.
상기 게이트 절연층은 폴리머로 이루어질 수 있다.
상기 스위칭 소자는 상기 도프층의 극성과 동일한 극성의 트랜지스터일 수 있다.
상기 기판은 플라스틱으로 이루어질 수 있다.
상기 스위칭 소자는 플렉서블한 스위칭 소자일 수 있다.
일 실시예에 따른 도핑방법은 직접 이온을 주입하기 어려운 2차원 반도체 및 유기 반도체에 간접적으로 안정적으로 이온을 도핑할 수 있다. 도핑된 2차원 반도체 및 유기 반도체는 플렉서블 전자소자에 이용될 수 있다.
특히, 기판 상의 절연층에 포함된 불순물로 절연층 상의 반도체층을 도핑하는 실시예에 따르면, 기판 상에 절연층 및 도핑된 반도체층이 적층되어 있으므로, 상기 도핑된 반도체층 위에 직접 소자 제작이 가능하다.
도 1a 내지 도 1f는 일 실시예에 따른 2차원 반도체의 도핑방법을 순차적으로 설명하는 단면도다.
도 2a 내지 도 2c는 다른 실시예에 따른 2차원 반도체의 도핑방법을 순차적으로 설명하는 단면도다.
도 3은 또 다른 실시예에 따른 스위칭 소자의 구조를 개략적으로 도시한 단면도다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1a 내지 도 1f는 일 실시예에 따른 2차원 반도체의 도핑방법을 순차적으로 설명하는 단면도다.
도 1a을 참조하면, 기판(110)을 준비한다. 기판(110)으로는 반도체 공정에서 널리 사용되는 실리콘 기판을 사용할 수 있다. 본 실시예는 이에 한정되지 않는다. 예컨대, 기판(110)은 유리, 금속 등으로 형성될 수도 있다.
기판(110) 상에 외확산이 잘 되는 물질층을 형성한다. 예컨대, 반도체층(120)을 형성한다. 반도체층(120)은 기판(110) 상에 에피 성장을 이용하여 형성하거나, 열 증착법 (thermal evaporation), 전자빔 증착법 (e-beam evaporation) 등을 사용하여 형성할 수 있다.
반도체층(120)은 게르마늄으로 이루어질 수 있다. 게르마늄은 비교적 낮은 온도에서 내부에 포함된 불순물을 확산시킬 수 있다. 반도체층(120) 상에 게르마늄을 에피성장하는 경우, 기판(110)은 실리콘으로 형성한다. 반도체층(120)은 이온주입이 용이하도록 대략 1㎛~3㎛ 두께로 증착할 수 있다. 반도체층(120)의 두께가 1㎛ 보다 얇은 경우 반도체층(120)으로 이온주입(ion implantation)이 어려울 수 있다. 반도체층(120)의 두께가 3㎛ 보다 두껍게 형성하는 경우, 반도체층(120)의 재료비, 후술하는 반도체층(120)의 제거 비용이 증가할 수 있다.
도 1b를 참조하면, 반도체층(120)의 상면으로부터 불순물을 이온주입을 한다. 이온주입되는 불순물은 반도체층(120) 상에 형성되는 물질에 따라서 달라질 수 있다.
도 1c를 참조하면, 반도체층(120) 상으로 도프층(doped layer)(130)을 형성한다. 도프층(130)은 2차원 반도체층 또는 유기 반도체층으로 형성될 수 있다. 2차원 반도체층은 그래핀, MoS2, WS2, MoSe2, WSe2 등으로 형성될 수 있다. 2차원 반도체층으로 이루어진 도프층(130)은 전사 방법으로 형성될 수 있다.
2차원 반도체로 도프층(130)을 형성하는 경우, 도프층(130)의 두께는 2차원 반도체 1층 ~ 30nm 일 수 있다. 2차원 반도체 1층은 대략 0.6nm ~ 0.8nm 일 수 있다.
유기 반도체층은 pentacene, anthracene, rubrene을 포함하는 polycyclic aromatic hydrocarbon, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 등을 포함하는 유기 폴리머 반도체일 수 있다. 유기 반도체층으로 이루어진 도프층(130)은 화학적 기상 증착법(chemical vapor deposition: CVD), 열 증착법 (thermal evaporator), 스퍼터링(sputtering) 등을 사용하여 형성할 수 있다.
유기 반도체로 도프층(130)을 형성하는 경우, 도프층(130)의 두께는 5nm ~ 30nm 일 수 있다.
이어서, 기판(110)을 열처리하여 반도체층(120)에 주입된 불순물을 도프층(130)으로 외확산(outdiffusion) 시킨다. 열처리를 위해 질소 분위기의 퍼니스에 기판(110)을 배치하고, 대략 300℃~600℃에서 1시간 동안 반도체층(120)을 가열할 수 있다. 열처리를 하는 동안, 반도체층(120)에 주입된 불순물은 도프층(130)으로 확산하게 된다. 따라서, 도프층(130)은 주입된 불순물에 따라 p 도핑 또는 n 도핑된다. 도프층(130)으로 확산된 불순물은 대부분 도프층(130)의 저면에 흡착될 수 있다.
도 1d를 참조하면, 도프층(130) 상에 지지부재(140)를 형성한다. 지지부재(140)로서 PDMS (Polydimethylsiloxane)를 부착하거나, 또는 도프층(130) 상에 PMMA(Poly Methyl MethAcrylate)를 도포하여 코팅을 형성할 수 있다.
도 1e를 참조하면, 반도체층(120)을 제거하면, 도핑된 도프층(130)을 얻을 수 있다. 반도체층(120)은 수산화칼륨 (KOH), 과산화수소 (H2O2) 등과 같은 식각 용액을 이용하여 습식 식각방법을 수행하여 제거할 수 있다.
도 1f를 참조하면, 목표 기판(150) 상에 도프층(130)을 배치한 후, 지지부재(140)를 제거한다.
상술한 방법에 따르면, 직접 이온을 주입하기 어려운 2차원 반도체 및 유기 반도체에 간접적으로 안정적으로 이온을 도핑할 수 있다. 도핑된 2차원 반도체 및 유기 반도체는 플렉서블 전자소자에 이용될 수 있다.
도 2a 내지 도 2c는 다른 실시예에 따른 2차원 반도체의 도핑방법을 순차적으로 설명하는 단면도다.
도 2a를 참조하면, 기판(210)을 준비한다. 기판(210)으로는 반도체 공정에서 널리 사용되는 실리콘으로 이루어질 수 있다. 본 개시는 이에 한정되지 않는다. 예컨대, 기판(210)은 실리콘 이외의 다른 반도체 또는 글래스 등으로 형성할 수도 있다.
기판(210) 상에 외확산이 잘 되는 물질층을 형성한다. 예컨대, 기판(210) 상에 절연층(220)을 형성한다. 절연층(220)은 PSG (phosphorus silica glass), BSG (boron silica glass), BPSG (boron phosphorus silica glass), ASG (arsenic silica glass) 등으로 형성될 수 있다. 절연층(220)은 대략 30nm ~300nm 두께로 형성될 수 있다.
이어서, 절연층(220)을 열처리하여 불순물을 절연층(220)의 표면으로 이동시킨다. 불순물은 절연층(220)에 포함된 인, 붕소, 아스나이드일 수 있다.
열처리를 위해 질소 분위기의 퍼니스에 기판(210)을 배치한 상태에서 대략 700~900℃에서 1시간 절연층(220)을 가열한다. 열처리 공정에서 불순물은 절연층(220)의 표면으로 확산하여 이동한다.
도 2b를 참조하면, 절연층(220) 상으로 도프층(doped layer)(230)을 형성한다. 도프층(230)은 2차원 반도체층 또는 유기 반도체층으로 형성될 수 있다. 2차원 반도체층은 그래핀, MoS2, WS2, MoSe2, WSe2 등으로 형성될 수 있다. 2차원 반도체층으로 이루어진 도프층(230)은 전사 방법으로 형성될 수 있다.
2차원 반도체로 도프층(230)을 형성하는 경우, 도프층(230)의 두께는 2차원 반도체 1층 ~ 30nm 일 수 있다. 2차원 반도체 1층은 대략 0.6nm ~ 0.8nm 일 수 있다.
유기 반도체층은 pentacene, anthracene, rubrene을 포함하는 polycyclic aromatic hydrocarbon, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 등을 포함하는 유기 폴리머 반도체일 수 있다. 유기 반도체층으로 이루어진 도프층(230)은 화학적 기상 증착법(chemical vapor deposition: CVD), 열 증착법 (thermal evaporator), 스퍼터링(sputtering) 등을 사용하여 형성할 수 있다.
유기 반도체로 도프층(230)을 형성하는 경우, 도프층(230)의 두께는 5nm ~ 30nm 일 수 있다.
도 2c를 참조하면, 기판(210)을 퍼니스에서 가열하여 절연층(220) 내의 불순물을 도프층(230)으로 외확산시킨다.
열처리를 위해 기판(210)을 질소 분위기의 퍼니스에 배치하고, 대략 300~600℃에서 1시간 가열할 수 있다. 열처리를 하는 동안, 절연층(220)에 존재하는 불순물은 도프층(230)으로 확산하게 된다. 따라서, 불순물이 도핑된 도프층(232)은 주입된 불순물에 따라 p 도핑 또는 n 도핑된다. 도프층(232)으로 확산된 불순물은 도프층(232) 및 절연층(220)의 사이에 흡착될 수 있다.
도 2c의 결과물은 플렉서블 트랜지스터와 같은 플렉서블 스위칭 소자를 만드는 데 직접 사용될 수 있다.
상술한 방법에 따르면, 직접 이온을 주입하기 어려운 2차원 반도체 및 유기 반도체에 간접적으로 안정적으로 이온을 도핑할 수 있다. 도핑된 2차원 반도체 및 유기 반도체는 플렉서블 전자소자에 이용될 수 있다. 특히, 기판 상에 절연층 및 도핑된 반도체층이 적층되어 있으므로, 도프층 위에 직접 소자 제작이 가능하다.
도 3은 상술한 제조방법에 의해 제조된 도프층을 이용하는 스위칭 소자(300)의 구조를 개략적으로 도시한 단면도다.
도 3을 참조하면, 기판(310) 상에 도핑된 도프층(330)이 배치된다. 도프층(320)의 양단에는 각각 소스 전극(341) 및 드레인 전극(342)이 전기적으로 연결된다. 도프층(330) 상에서 소스 전극(341) 및 드레인 전극(342) 사이에 게이트 절연층(350)이 형성되며, 게이트 절연층(350) 상에 게이트 전극(360)이 형성된다.
기판(310)은 플렉서블한 기판(310)일 수 있다. 기판(310)은 유연한 물질인 폴리머로 이루어질 수 있다. 예컨대, 기판(310)은 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate: PET), 폴리카보네이트 (Polycarbonate), 폴리비닐알콜 (Polyvinylalcohol), 폴리아크릴레이트 (Polyacrylate), 폴리이미드 (Polyimide), 폴리노르보넨 (Polynorbornene) 및 폴리에테르설폰 (Polyethersulfone: PES) 등으로 이루어질 수 있다.
도프층(330)은 2차원 반도체층 또는 유기 반도체층으로 형성될 수 있다. 2차원 반도체층은 그래핀, MoS2, WS2, MoSe2, WSe2 등으로 형성될 수 있다. 2차원 반도체층으로 이루어진 도프층(330)은 전사 방법으로 형성될 수 있다.
도프층(330)은 주입된 불순물에 따라 p 도핑 또는 n 도핑될 수 있다. 도프층(330)은 불순물에 따라서 캐리어의 통로가 되며, 따라서, 채널로 작용할 수 있다. 도프층(330)이 p 도핑된 경우, 스위칭 소자(300)는 p형 트랜지스터가 된다. 도프층(330)이 n 도핑된 경우, 스위칭 소자(300)는 n형 트랜지스터가 된다. 도프층(330)은 전술한 도프층(130, 230)으로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
2차원 반도체로 도프층(330)을 형성하는 경우, 도프층(330)의 두께는 2차원 반도체 1층 ~ 30nm 일 수 있다. 2차원 반도체 1층은 대략 0.6nm ~ 0.8nm 일 수 있다.
유기 반도체층은 pentacene, anthracene, rubrene을 포함하는 polycyclic aromatic hydrocarbon, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 등을 포함하는 유기 폴리머 반도체일 수 있다. 유기 반도체층으로 이루어진 도프층(330)은 화학적 기상 증착법(chemical vapor deposition: CVD), 열 증착법 (thermal evaporator), 스퍼터링(sputtering) 등을 사용하여 형성할 수 있다.
유기 반도체로 도프층(330)을 형성하는 경우, 도프층(330)의 두께는 5nm ~ 30nm 일 수 있다.
소스 전극(341), 드레인 전극(342) 및 게이트 전극(360)은 금속 또는 폴리 실리콘으로 형성될 수 있다.
게이트 절연층(350)은 실리콘 옥사이드, 실리콘 나이트라이드 또는 Poly(methyl methacrylate (PMMA), poly(2-hydroxyethyl methacrylate (PHEMA)와 같은 폴리머로 형성될 수 있다.
실시예에 따른 스위칭 소자는 플렉서블하며 불순물로 도핑된 도프층을 채널로 사용하므로 플렉서블 스위칭 소자의 구현을 용이하게 한다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
110: 기판 120: 반도체층
130: 도프층 140: 지지부재
150: 목표 기판

Claims (27)

  1. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층에 이온을 주입하는 단계;
    상기 반도체층 상에 2차원 반도체 또는 유기물 반도체로 이루어진 도프층을 형성하는 단계; 및
    상기 기판을 열처리하여 상기 반도체층의 상기 이온을 상기 도프층으로 확산시켜서 상기 도프층을 도핑하는 단계를 구비하며,
    상기 반도체층은 게르마늄으로 이루어진 2차원 반도체의 도핑방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반도체 형성 단계는 상기 게르마늄을 1㎛~3㎛ 두께로 형성하는 단계인 도핑방법.
  4. 제 1 항에 있어서,
    상기 2차원 반도체는 그래핀, MoS2, WS2, MoSe2, WSe2 중 선택된 적어도 하나로 이루어진 도핑방법.
  5. 제 4 항에 있어서,
    상기 도프층은 상기 2차원 반도체 1층 내지 30nm 두께로 이루어진 도핑방법.
  6. 제 1 항에 있어서,
    상기 유기물 반도체는 pentacene, anthracene, rubrene, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 중 적어도 하나로 이루어진 도핑방법.
  7. 제 6 항에 있어서,
    상기 도프층은 상기 유기물 반도체로 5nm 내지 30nm 두께로 이루어진 도핑방법.
  8. 제 1 항에 있어서,
    상기 열처리 단계는 질소 분위기의 퍼니스에서 대략 300~600℃ 로 열처리하는 단계인 도핑방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 기판 상의, 제1항에 기재된 도핑 방법에 의하여 불순물로 도핑된 도프층;
    상기 기판 상에서 상기 기판의 양단에 각각 전기적으로 연결된 소스 전극 및 드레인 전극;
    상기 도프층 상에서 상기 소스 전극 및 상기 드레인 전극 사이의 게이트 절연층; 및
    상기 게이트 절연층 상의 게이트 전극;을 구비하며,
    상기 도프층은 2차원 반도체 또는 유기물 반도체로 이루어진 스위칭 소자.
  19. 제 18 항에 있어서,
    상기 도프층은 n형 또는 p형으로 도핑된 스위칭 소자.
  20. 제 18 항에 있어서,
    상기 2차원 반도체는 그래핀, MoS2, WS2, MoSe2, WSe2 중 선택된 적어도 하나로 이루어진 스위칭 소자.
  21. 제 20 항에 있어서,
    상기 도프층은 상기 2차원 반도체 1층 내지 30nm 두께로 이루어진 스위칭 소자.
  22. 제 18 항에 있어서,
    상기 유기물 반도체는 pentacene, anthracene, rubrene, polyacetylene, poly(2-hexylthiophene), poly(p-phenylene vinylene) 중 적어도 하나로 이루어진 스위칭 소자.
  23. 제 22 항에 있어서,
    상기 도프층은 상기 유기물 반도체로 5nm 내지 30nm 두께로 이루어진 스위칭 소자.
  24. 제 18 항에 있어서,
    상기 게이트 절연층은 폴리머로 이루어진 그래핀 스위칭 소자.
  25. 제 18 항에 있어서,
    상기 스위칭 소자는 상기 도프층의 극성과 동일한 극성의 트랜지스터인 스위칭 소자.
  26. 제 18 항에 있어서,
    상기 기판은 플라스틱으로 이루어진 스위칭 소자.
  27. 제 18 항에 있어서,
    상기 스위칭 소자는 플렉서블한 스위칭 소자.
KR1020140010889A 2014-01-28 2014-01-28 2차원 반도체의 도핑방법 및 스위칭 소자 KR102256017B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140010889A KR102256017B1 (ko) 2014-01-28 2014-01-28 2차원 반도체의 도핑방법 및 스위칭 소자
US14/340,108 US9570684B2 (en) 2014-01-28 2014-07-24 Method of doping 2-dimensional semiconductor and switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140010889A KR102256017B1 (ko) 2014-01-28 2014-01-28 2차원 반도체의 도핑방법 및 스위칭 소자

Publications (2)

Publication Number Publication Date
KR20150089841A KR20150089841A (ko) 2015-08-05
KR102256017B1 true KR102256017B1 (ko) 2021-05-24

Family

ID=53679867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140010889A KR102256017B1 (ko) 2014-01-28 2014-01-28 2차원 반도체의 도핑방법 및 스위칭 소자

Country Status (2)

Country Link
US (1) US9570684B2 (ko)
KR (1) KR102256017B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647210B2 (en) * 2015-03-23 2017-05-09 International Business Machines Corporation Tunable voltage margin access diodes
KR102335773B1 (ko) * 2015-04-30 2021-12-06 삼성전자주식회사 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법
CN110299405B (zh) 2016-07-04 2021-05-04 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
SE541515C2 (en) 2017-12-22 2019-10-22 Graphensic Ab Assembling of molecules on a 2D material and an electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201415A1 (en) 2002-02-28 2003-10-30 Eastman Kodak Company Organic element for electroluminescent devices
US20100048005A1 (en) 2008-03-19 2010-02-25 Seebauer Edmund G Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
WO2012093360A1 (en) 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
EP1620583A4 (en) * 2003-05-06 2009-04-22 Canon Kk SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR
TWI253502B (en) * 2003-08-26 2006-04-21 Ind Tech Res Inst A structure and manufacturing process of a nano device transistor for a biosensor
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
EP2174122A2 (en) * 2007-06-08 2010-04-14 Bharath R Takulapalli Nano structured field effect sensor and methods of forming and using same
KR20100110853A (ko) * 2007-12-31 2010-10-13 아토메이트 코포레이션 에지-접촉된 수직형 탄소 나노튜브 트랜지스터
US8193430B2 (en) * 2008-01-03 2012-06-05 The University Of Connecticut Methods for separating carbon nanotubes
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
KR101423037B1 (ko) 2009-07-14 2014-08-13 그래핀스퀘어 주식회사 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
US8507797B2 (en) * 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
KR101251020B1 (ko) 2010-03-09 2013-04-03 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
US9281385B2 (en) * 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR101920712B1 (ko) 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201415A1 (en) 2002-02-28 2003-10-30 Eastman Kodak Company Organic element for electroluminescent devices
US20100048005A1 (en) 2008-03-19 2010-02-25 Seebauer Edmund G Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
WO2012093360A1 (en) 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US20140197459A1 (en) 2011-01-04 2014-07-17 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device

Also Published As

Publication number Publication date
US20150214482A1 (en) 2015-07-30
US9570684B2 (en) 2017-02-14
KR20150089841A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
US9660036B2 (en) Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
KR102256017B1 (ko) 2차원 반도체의 도핑방법 및 스위칭 소자
US8822318B2 (en) Doping of semiconductor substrate through carbonless phosphorous-containing layer
US20070164392A1 (en) Semiconductor device
KR950007124A (ko) 마이크로-트렌치 기억 커패시터 제조방법
US9576914B2 (en) Inducing device variation for security applications
CN103579342A (zh) 半导体装置及其制造方法
US9202693B2 (en) Fabrication of ultra-shallow junctions
US8513668B2 (en) Thin film transistor device and manufacturing method thereof
CN110783402B (zh) 高压半导体装置及其制造方法
WO2011025577A1 (en) Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
JP5502204B2 (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
US10128126B2 (en) Method of doping 2-dimensional semiconductor
KR102311676B1 (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
US10529818B1 (en) Semiconductor device with reduced flicker noise
US20170294505A1 (en) Gate electrode structure and high voltage semiconductor device having the same
CN108231688B (zh) 半导体器件及制造其的方法
KR20130067666A (ko) 트랜지스터를 포함하는 반도체 장치의 제조 방법
JP2012064642A (ja) 半導体装置及びその製造方法
KR20160129608A (ko) 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법
US9324805B2 (en) Flexible graphene switching device
US9190282B2 (en) High-K dielectric layer based semiconductor structures and fabrication process thereof
US10804105B2 (en) Semiconductor device and manufacture thereof
US9443955B2 (en) Semiconductor device and method for fabricating the same
US7736915B2 (en) Method for neutralizing trapped charge in a charge accumulation layer of a semiconductor structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant