KR102254878B1 - 칩 안테나 모듈 집합체 - Google Patents

칩 안테나 모듈 집합체 Download PDF

Info

Publication number
KR102254878B1
KR102254878B1 KR1020190149272A KR20190149272A KR102254878B1 KR 102254878 B1 KR102254878 B1 KR 102254878B1 KR 1020190149272 A KR1020190149272 A KR 1020190149272A KR 20190149272 A KR20190149272 A KR 20190149272A KR 102254878 B1 KR102254878 B1 KR 102254878B1
Authority
KR
South Korea
Prior art keywords
chip antenna
pattern
dielectric layer
patch antenna
chip
Prior art date
Application number
KR1020190149272A
Other languages
English (en)
Inventor
박주형
허영식
안성용
한명우
한규범
임대기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190149272A priority Critical patent/KR102254878B1/ko
Priority to US16/822,867 priority patent/US11322857B2/en
Priority to CN202010497985.9A priority patent/CN112825383A/zh
Priority to KR1020210035908A priority patent/KR102510683B1/ko
Application granted granted Critical
Publication of KR102254878B1 publication Critical patent/KR102254878B1/ko
Priority to US17/715,425 priority patent/US11646504B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/30—Combinations of separate antenna units operating in different wavebands and connected to a common feeder system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/378—Combination of fed elements with parasitic elements
    • H01Q5/385—Two or more parasitic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Waveguide Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체는, 제1 유전층과 제1 솔더층과 제1 피드비아와 제1 패치 안테나 패턴을 각각 포함하고 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈과, 제2 유전층과 제2 솔더층과 제2 피드비아와 제2 패치 안테나 패턴을 각각 포함하고 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈과, 복수의 제1 칩 안테나 모듈과 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고 복수의 제1 칩 안테나 모듈과 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재를 포함하고, 복수의 제1 칩 안테나 모듈은 각각 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고, 복수의 제2 칩 안테나 모듈은 각각 제2 패치 안테나 패턴보다 상위에서 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함할 수 있다.

Description

칩 안테나 모듈 집합체{Chip antenna module array}
본 발명은 칩 안테나 모듈 집합체에 관한 것이다.
이동통신의 데이터 트래픽(Data Traffic)은 매년 비약적으로 증가하는 추세이다. 이러한 비약적인 데이터를 무선망에서 실시간으로 지원해 주고자 활발한 기술 개발이 진행 중에 있다. 예를 들어, IoT(Internet of Thing) 기반 데이터의 컨텐츠화, AR(Augmented Reality), VR(Virtual Reality), SNS와 결합한 라이브 VR/AR, 자율 주행, 싱크뷰 (Sync View, 초소형 카메라 이용해 사용자 시점 실시간 영상 전송) 등의 애플리케이션(Application)들은 대용량의 데이터를 주고 받을 수 있게 지원하는 통신(예: 5G 통신, mmWave 통신 등)을 필요로 한다.
따라서, 최근 5세대(5G) 통신을 포함하는 밀리미터웨이브(mmWave) 통신이 활발하게 연구되고 있으며, 이를 원활히 구현하는 칩 안테나 모듈의 상용화/표준화를 위한 연구도 활발히 진행되고 있다.
높은 주파수 대역(예: 24GHz, 28GHz, 36GHz, 39GHz, 60GHz 등)의 RF 신호는 전달되는 과정에서 쉽게 흡수되고 손실로 이어지므로, 통신의 품질은 급격하게 떨어질 수 있다. 따라서, 높은 주파수 대역의 통신을 위한 안테나는 기존 안테나 기술과는 다른 기술적 접근법이 필요하게 되며, 안테나 이득(Gain) 확보, 안테나와 RFIC의 일체화, EIRP(Effective Isotropic Radiated Power) 확보 등을 위한 별도의 전력 증폭기 등 특수한 기술 개발을 요구할 수 있다.
미국 등록특허공보 6,556,169
본 발명은 서로 다른 복수의 주파수 대역에 대한 송수신 수단을 제공하는 칩 안테나 모듈 집합체를 제공한다.
본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체는, 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈; 제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고, 상기 복수의 제1 칩 안테나 모듈은 각각 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고, 상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체는, 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈; 제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고, 상기 제2 피드비아는 상기 제2 패치 안테나 패턴에 접촉하도록 배치되고, 상기 제1 피드비아는 상기 제1 패치 안테나 패턴에 접촉하지 않도록 배치될 수 있다.
본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체는, 서로 다른 복수의 주파수 대역에 대한 송수신 수단을 제공하면서도 안테나 성능(예: 이득, 대역폭, 지향성(directivity), 송수신율 등)을 향상시키거나 쉽게 소형화될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 및 제2 칩 안테나 모듈을 나타낸 사시도이다.
도 1c는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체를 나타낸 사시도이다.
도 2a 내지 도 2h는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체를 나타낸 평면도이다.
도 3a는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈을 나타낸 측면도이다.
도 3b은 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제2 칩 안테나 모듈을 나타낸 측면도이다.
도 4a는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈의 외형을 나타낸 사시도이다.
도 4b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈에 제1-4 유전층 및 제1-5 유전층(151c)이 더 적층된 구조를 나타낸 사시도이다.
도 4c는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제2 칩 안테나 모듈의 외형을 나타낸 사시도이다.
도 5a 내지 도 5b는 도 4a 내지 도 4c가 도시하는 연결부재의 하측 구조를 예시한 측면도이다.
도 6a 및 도 6b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈을 포함하는 전자기기를 예시한 평면도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 및 도 1b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 및 제2 칩 안테나 모듈을 나타낸 사시도이다.
도 1a, 도 1b를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)는 제1 칩 안테나 모듈(101a) 및 제2 칩 안테나 모듈(102a)을 포함할 수 있으며, 제1 그라운드 플레인(201a)을 포함하는 연결부재를 포함할 수 있다.
상기 연결부재는 복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)이 서로 이격되어 번갈아 배열되는 상면을 가지고, 복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)에 각각 전기적으로 연결될 수 있다. 예를 들어, 상기 연결부재는 복수의 그라운드 플레인과 복수의 절연층이 교대로 적층된 적층구조를 가질 수 있으며, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)과 IC(Integrated Circuit) 사이를 전기적으로 연결시킬 수 있다.
제1 칩 안테나 모듈(101a)은 제1 유전층(150a-1), 제1 솔더층(138a), 제1 피드비아(121a-1, 121a-2), 제1 패치 안테나 패턴(111a) 및 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)을 포함할 수 있다.
제2 칩 안테나 모듈(102a)은 제2 유전층(150a-2), 제2 솔더층(139a), 제2 피드비아(122a-1, 122a-2), 제2 패치 안테나 패턴(112a) 및 제2 커플링 패턴(114a)을 포함할 수 있다.
제1 및 제2 유전층(150a-1, 150a-2)의 상면은 제1 및 제2 패치 안테나 패턴(111a, 112a)의 배치공간으로 사용될 수 있으며, 제1 및 제2 유전층(150a-1, 150a-2)의 하면은 제1 및 제2 솔더층(138a, 139a)의 배치공간으로 사용될 수 있다.
제1 및 제2 유전층(150a-1, 150a-2)은 제1 및 제2 패치 안테나 패턴(111a, 112a)의 하면을 통해 방사되는 RF(Radio Frequency) 신호의 통과 경로로 작용될 수 있다. 상기 RF 신호는 제1 및 제2 유전층(150a-1, 150a-2)내에서 제1 및 제2 유전층(150a-1, 150a-2)의 유전율에 대응되는 파장을 가질 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)과 제1 및 제2 솔더층(138a, 139a) 사이의 이격 거리는 상기 RF 신호의 파장에 기반하여 최적화될 수 있으며, 상기 파장이 짧을수록 더욱 쉽게 짧아질 수 있다. 따라서, 제1 및 제2 유전층(150a-1, 150a-2)의 상하방향(예: z방향) 두께는 제1 및 제2 유전층(150a-1, 150a-2)의 유전율이 높을수록 더욱 쉽게 얇아질 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)과 제1 및 제2 솔더층(138a, 139a) 각각의 수평방향(예: x방향 및/또는 y방향) 크기는 상기 RF 신호의 파장에 기반하여 최적화될 수 있으며, 상기 파장이 짧을수록 더욱 쉽게 작아질 수 있다. 따라서, 제1 및 제2 유전층(150a-1, 150a-2)의 수평방향(예: x방향 및/또는 y방향) 크기는 제1 및 제2 유전층(150a-1, 150a-2)의 유전율이 높을수록 더욱 쉽게 작아질 수 있다.
따라서, 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전반적인 크기는 제1 및 제2 유전층(150a-1, 150a-2)의 유전율이 높을수록 더욱 쉽게 작아질 수 있다.
일반적으로, 패치 안테나는 인쇄회로기판(PCB)과 같은 기판의 일부분으로 구현될 수 있으나, 패치 안테나의 소형화는 인쇄회로기판(PCB)의 일반적인 절연층의 상대적으로 낮은 유전율로 인해 한계에 부딪힐 수 있다.
제1 및 제2 칩 안테나 모듈(101a, 102a)은 인쇄회로기판(PCB)과 같은 기판에 대해 별도로 제조될 수 있으므로, 인쇄회로기판(PCB)의 일반적인 절연층보다 더 높은 유전율을 가지는 제1 및 제2 유전층(150a-1, 150a-2)을 보다 쉽게 사용할 수 있다.
예를 들어, 제1 및 제2 유전층(150a-1, 150a-2)은 인쇄회로기판(PCB)의 일반적인 절연층의 유전율보다 더 높은 유전율을 가지도록 구성된 세라믹(ceramic) 재료를 포함할 수 있다.
예를 들어, 제1 및 제2 유전층(150a-1, 150a-2)은 저온 동시 소성 세라믹(Low temperature co-fired ceramic, LTCC)과 같은 세라믹 계열의 물질이나 글래스(glass) 계열의 물질과 같이 상대적으로 높은 유전율을 가지는 물질로 구성될 수 있으며, 마그네슘(Mg), 실리콘(Si), 알루미늄(Al), 칼슘(Ca), 및 티타늄(Ti) 중 적어도 하나를 더 함유함으로써 더 높은 유전율이나 더 강한 내구성을 가지도록 구성될 수 있다. 예를 들어, 제1 및 제2 유전층(150a-1, 150a-2)은 Mg2Si04, MgAlO4, CaTiO3를 포함할 수 있다.
예를 들어, 제1 및 제2 유전층(150a-1, 150a-2)은 복수의 유전층이 적층된 구조를 가질 수 있다. 상기 복수의 유전층 사이 공간은 제1 피드 패턴(126a-1, 126a-2) 및/또는 제2 피드 패턴(127a-1, 127a-2)의 배치공간으로 사용될 수 있으며, 상기 복수의 유전층 사이 공간에서 제1 피드 패턴(126a-1, 126a-2) 및/또는 제2 피드 패턴(127a-1, 127a-2)이 배치되지 않은 공간은 접착물질(예: polymer)에 의해 채워질 수 있다.
제1 및 제2 솔더층(138a, 139a)은 제1 및 제2 칩 안테나 모듈(101a, 102a)의 연결부재에 대한 실장을 지원하도록 구성될 수 있다. 예를 들어, 제1 및 제2 솔더층(138a, 139a)은 제1 및 제2 유전층(150a-1, 150a-2)의 가장자리를 따라 배치됨에 따라 연결부재에 보다 쉽게 결합될 수 있다. 예를 들어, 제1 및 제2 솔더층(138a, 139a)은 용융점이 상대적으로 낮은 주석(sn) 기반의 솔더에 대한 결합에 유리하도록 구성될 수 있으며, 주석 도금층 및/또는 니켈 도금층을 포함함으로써 상기 솔더에 대한 결합이 용이하도록 구성될 수 있다.
또한, 제1 및 제2 솔더층(138a, 139a)은 제1 및 제2 칩 안테나 모듈(101a, 102a)의 연결부재에 대한 실장을 효율적으로 지원하도록 복수의 원통이 배열된 구조를 가질 수 있다.
제1 및 제2 피드비아(121a-1, 121a-2, 121a-1, 121a-2, 122a-1, 122a-2)는 제1 및 제2 유전층(150a-1, 150a-2)을 통한 제1 및 제2 급전경로를 제공할 수 있다.
예를 들어, 제1 및 제2 피드비아(121a-1, 121a-2, 121a-1, 121a-2, 122a-1, 122a-2)는 제1 및 제2 유전층(150a-1, 150a-2) 내에서 상하방향으로 연장된 구조를 가질 수 있으며, 제1 및 제2 유전층(150a-1, 150a-2)에서 레이저에 의해 형성된 관통홀에 도전성 재료(예: 구리, 니켈, 주석, 은, 금, 팔라듐 등)가 채워지는 과정을 통해 형성될 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)은 제1 및 제2 피드비아(121a-1, 121a-2, 122a-1, 122a-2)로부터 급전될 수 있으며, RF 신호를 송신 및/또는 수신하도록 구성될 수 있다.
예를 들어, 제1 및 제2 패치 안테나 패턴(111a, 112a)은 도전성 페이스트가 제1 및 제2 유전층(150a-1, 150a-2) 상에 도포 및/또는 충진된 상태에서 건조됨에 따라 형성될 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)에서 방사되는 RF 신호의 파장은 제1 및 제2 패치 안테나 패턴(111a, 112a)의 수평방향(예: x방향 및/또는 y방향) 크기에 대응될 수 있다. 이에 따라, 제1 및 제2 패치 안테나 패턴(111a, 112a)은 공진을 일으키면서 상하방향(예: z방향)으로 방사패턴을 형성하도록 구성될 수 있다.
제1 칩 안테나 모듈(101a)이 제1 공진주파수(예: 28GHz)를 가지도록 구성될 경우, 제1 패치 안테나 패턴(111a)은 상기 제1 공진주파수의 파장에 대응되는 크기를 가질 수 있으며, 제2 칩 안테나 모듈(102a)이 상기 제1 공진주파수와 다른 제2 공진주파수(예: 39GHz)를 가지도록 구성될 경우, 제2 패치 안테나 패턴(112a)은 상기 제2 공진주파수의 파장에 대응되는 크기를 가질 수 있다.
설계에 따라, 제1 칩 안테나 모듈(101a)이 제1 공진주파수를 가지도록 구성될 경우, 제1 유전층(150a-1)의 상면은 제1 공진주파수의 파장에 대응되는 크기를 가질 수 있으며, 제2 칩 안테나 모듈(102a)이 제2 공진주파수를 가지도록 구성될 경우, 제2 유전층(150a-2)의 상면은 제2 공진주파수의 파장에 대응되는 크기를 가질 수 있다.
예를 들어, 제2 공진주파수가 제1 공진주파수보다 더 높을 경우, 제2 패치 안테나 패턴(112a)의 크기는 제1 패치 안테나 패턴(111a)의 크기보다 작을 수 있으며, 제2 유전층(150a-2)의 상면의 크기는 제1 유전층(150a-1)의 상면의 크기보다 작을 수 있다.
복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)이 서로 이격되어 번갈아 배열될 경우, 복수의 제2 칩 안테나 모듈(102a)은 복수의 제1 칩 안테나 모듈(101a)의 전자기적 경계조건에 영향을 줄 수 있으며, 복수의 제1 칩 안테나 모듈(101a)은 복수의 제2 칩 안테나 모듈(102a)의 전자기적 경계조건에 영향을 줄 수 있다.
예를 들어, 복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)이 서로 이격되어 번갈아 배열될 경우, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a) 사이의 이격거리는 서로 유사할 수 있으며, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a) 각각의 공진주파수에 영향을 주는 요소로 작용할 수 있다. 여기서, 제1 공진주파수가 제2 공진주파수보다 더 낮을 경우, 상기 이격거리에 따른 공진주파수는 제1 공진주파수보다 높을 수 있고, 제2 공진주파수보다 낮을 수 있다. 이에 따라, 복수의 제1 칩 안테나 모듈(101a)의 안테나 특성(예: 이득, 대역폭)과 복수의 제2 칩 안테나 모듈(102a)의 안테나 특성은 서로 조화롭지 못할 위험이 있다.
따라서, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)는, 제1 칩 안테나 모듈(101a)의 제1 패치 안테나 패턴(111a)의 전자기적 커플링 구조와 제2 칩 안테나 모듈(102a)의 제2 패치 안테나 패턴(112a)의 전자기적 커플링 구조가 서로 다르도록 구성될 수 있다.
이에 따라, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 이격거리 요소가 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 안테나 특성에 주는 영향을 줄일 수 있으므로, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전반적인 안테나 성능은 향상될 수 있으며, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)은 더욱 압축적으로 배열될 수 있다.
즉, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 칩 안테나 모듈의 개수 대비 사이즈는 축소될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 사이즈 대비 안테나 성능은 향상될 수 있다.
제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 제1 패치 안테나 패턴(111a)에 상하방향(예: z방향)으로 오버랩되지 않도록 제1 패치 안테나 패턴(111a)으로부터 수평방향(예: x방향 및/또는 y방향)으로 이격되어 배치될 수 있다.
제2 커플링 패턴(114a)은 제2 패치 안테나 패턴(112a)보다 상위에서 제2 패치 안테나 패턴(112a)에 상하방향(예: z방향)으로 오버랩되도록 제2 패치 안테나 패턴(112a)으로부터 상하방향(예: z방향)으로 이격되어 배치될 수 있다.
이에 따라, 제1 패치 안테나 패턴(111a)의 전자기적 커플링 방향은 수평방향(예: x방향 및/또는 y방향)에 가깝고, 제2 패치 안테나 패턴(112a)의 전자기적 커플링 방향은 상하방향(예: z방향)에 가까울 수 있으므로, 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 방향은 서로 다를 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 방향은 제1 및 제2 칩 안테나 모듈(101a, 102a)의 방사패턴 특성에 영향을 줄 수 있다.
복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)은 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 방향 차이에 따른 요소가 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전자기적 경계조건 요소와 공진주파수의 차이에 따른 요소에 상쇄되도록 구성될 수 있다.
따라서, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전반적인 안테나 성능은 향상될 수 있으며, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)은 더욱 압축적으로 배열될 수 있다.
도 1a, 도 1b를 참조하면, 제2 커플링 패턴(114a)은 슬랏(s1)을 포함하고 고리 형태를 가질 수 있다. 이에 따라, 제2 커플링 패턴(114a)을 흐르는 표면전류는 슬랏(slot)의 주위를 회전하는 방향으로 흐를 수 있으므로, 제2 커플링 패턴(114a)의 RF 신호 파장에 대한 최적화에 따른 크기는 더욱 작아질 수 있다.
제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 슬랏을 포함하지 않는 다각형 형태를 가질 수 있다.
이에 따라, 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 특성 차이는 더욱 커질 수 있으므로, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 안테나 성능은 더욱 자유롭게 설계될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 전반적인 안테나 성능은 더욱 향상될 수 있다.
도 1a, 도 1b를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 제2 칩 안테나 모듈(102a)은 제2 패치 안테나 패턴(112a)과 제2 커플링 패턴(114a)의 사이에서 제2 패치 안테나 패턴(112a)에 상하방향(예: z방향)으로 오버랩되도록 제2 패치 안테나 패턴(112a)으로부터 이격되어 배치된 제4 커플링 패턴(113a)을 더 포함할 수 있다.
이에 따라, 제2 칩 안테나 모듈(102a)은 수평방향 크기 증가 없이 더욱 넓은 대역폭을 얻을 수 있다.
제4 커플링 패턴(113a)은 슬랏을 포함하지 않는 다각형 형태를 가질 수 있다.
이에 따라, 제4 커플링 패턴(113a)이 제공하는 임피던스와 제2 커플링 패턴(114a)이 제공하는 임피던스 간의 차이값은 제2 칩 안테나 모듈(102a)의 수평방향 크기 증가 없이도 더욱 커질 수 있으므로, 제2 패치 안테나 패턴(112a)은 더욱 다양한 임피던스를 제공받을 수 있으며, 더욱 넓은 대역폭을 가질 수 있다.
도 1a, 도 1b를 참조하면, 제2 칩 안테나 모듈(102a)은 대응되는 제2 유전층(150-2)에 상하방향으로 오버랩되면서 대응되는 제2 패치 안테나 패턴(112a)에 상하방향으로 오버랩되지 않는 공간이 절연물질 또는 공기로 채워지도록 구성될 수 있다.
이에 따라, 제2 패치 안테나 패턴(112a)의 전자기적 커플링 방향은 더욱 상하방향으로 집중될 수 있으므로, 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 특성 차이는 더욱 커질 수 있다. 따라서, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 안테나 성능은 더욱 자유롭게 설계될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 전반적인 안테나 성능은 더욱 향상될 수 있다.
도 1a, 도 1b를 참조하면, 제1 칩 안테나 모듈(101a)은, 제1 피드 패턴(126a-1, 126a-2), 제2 피드 패턴(127a-1, 127a-2), 피드 연결 구조체(128a-1) 및 우회 패턴(129a-1) 중 적어도 하나를 더 포함할 수 있다.
제1 피드 패턴(126a-1, 126a-2)은 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)보다 하위에서 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)의 적어도 일부분에 오버랩되도록 제1 피드비아(121a-1, 121a-2)의 상단에서부터 연장될 수 있다.
제1 피드 패턴(126a-1, 126a-2)이 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)에 상하방향(예: z방향)으로 오버랩되므로, 제1 피드 패턴(126a-1, 126a-2)과 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 제1 캐패시턴스(capacitance)를 형성할 수 있다. 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)이 제1 패치 안테나 패턴(111a)에 전자기적으로 커플링되므로, 상기 제1 캐패시턴스는 제1 패치 안테나 패턴(111a)으로 전달될 수 있다.
따라서, 제1 패치 안테나 패턴(111a)의 대역폭은 더욱 넓어질 수 있다.
예를 들어, 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 제1 방향으로 연장된 형태를 가지고, 제1 피드 패턴(126a-1, 126a-2)은 제1 피드비아(121a-1, 121a-2)의 상단에서부터 제1 방향과 다른 제2 방향으로 연장된 형태를 가질 수 있다. 예를 들어, 제1 방향과 제2 방향은 서로 수직을 이룰 수 있다.
이에 따라, 상기 제1 캐패시턴스는 제1 피드 패턴(126a-1, 126a-2)의 제2 방향 길이, 폭 및 이격거리 중 적어도 하나의 조절에 따라 쉽게 조절될 수 있으므로, 제1 패치 안테나 패턴(111a)의 대역폭은 보다 효율적으로 넓어질 수 있다
제2 피드 패턴(127a-1, 127a-2)은 제1 패치 안테나 패턴(111a)의 공진주파수에 영향을 줄 수 있는 인덕턴스를 제1 패치 안테나 패턴(111a)으로 제공할 수 있다. 상기 인덕턴스는 제2 피드 패턴(127a-1, 127a-2)의 길이 조절에 의해 조절될 수 있다.
예를 들어, 제2 피드 패턴(127a-1, 127a-2)은 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)보다 하위에서 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)의 적어도 일부분에 오버랩되도록 제1 피드비아(121a-1, 121a-2)의 하단에서부터 연장될 수 있다.
제2 피드 패턴(127a-1, 127a-2)은 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)에 상하방향(예: z방향)으로 오버랩될 경우, 제1 피드 패턴(126a-1, 126a-2)과 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 제2 캐패시턴스를 형성할 수 있다.
제2 피드 패턴(127a-1, 127a-2)과 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4) 사이의 상하방향(예: z방향) 이격 거리는 제1 피드 패턴(126a-1, 126a-2)과 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4) 사이의 상하방향(예: z방향) 이격 거리보다 길다. 따라서, 상기 제2 캐패시턴스는 상기 제1 캐패시턴스보다 작을 수 있다.
제1 칩 안테나 모듈(101a)이 제1 유전층(150a-1)의 유전율을 비교적 쉽게 높일 수 있으므로, 상기 제2 캐패시턴스는 인쇄회로기판(PCB)과 같은 기판의 일반적인 절연층에 기반한 캐패시턴스보다 더 클 수 있다.
따라서, 제1 칩 안테나 모듈(100a)은 상기 제1 캐패시턴스뿐만 아니라 상기 제2 캐패시턴스도 유용하게 사용할 수 있다.
제1 패치 안테나 패턴(111a)의 대역폭의 최저주파수는 상기 제1 캐패시턴스에 기반한 비교적 낮은 공진주파수에 기반하여 효율적으로 구현될 수 있으며, 상기 대역폭의 최고주파수는 상기 제2 캐패시턴스에 기반한 비교적 높은 공진주파수에 기반하여 효율적으로 구현될 수 있다.
제2 피드 패턴(127a-1, 127a-2)은 제1 피드비아(121a-1, 121a-2)의 하단에서부터 제2 방향으로 연장된 형태를 가질 수 있다. 즉, 제2 피드 패턴(127a-1, 127a-2)과 제1 피드비아(121a-1, 121a-2)과 제1 피드 패턴(126a-1, 126a-2)은 U형태를 이룰 수 있다. 이에 따라, 상기 제2 캐패시턴스는 제2 피드 패턴(127a-1, 127a-2)의 제2 방향 길이 조절에 따라 쉽게 조절될 수 있으므로, 제1 패치 안테나 패턴(111a)의 대역폭은 보다 효율적으로 넓어질 수 있다.
제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)은 제1 패치 안테나 패턴(111a)의 가장자리의 적어도 일부분을 따라 둘러싸도록 배열될 수 있다. 제1 커플링 패턴(130a-1, 130a-2, 130a-3, 130a-4)과 제1 패치 안테나 패턴(111a)은 서로 동위(same level)일 수 있다.
이에 따라, 제1 패치 안테나 패턴(111a)의 전자기적 커플링 방향은 더욱 수평방향으로 집중될 수 있으므로, 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 특성 차이는 더욱 커질 수 있다. 따라서, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 안테나 성능은 더욱 자유롭게 설계될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100a)의 전반적인 안테나 성능은 더욱 향상될 수 있다.
피드 연결 구조체(128a-1)는 제2 피드 패턴(127a-1, 127a-2)과 우회 패턴(129a-1)의 사이에 연결될 수 있다.
우회 패턴(129a-1)은 제2 피드 패턴(127a-1, 127a-2)의 동위 또는 하위에 배치되고 제2 피드 패턴(127a-1, 127a-2)에 전기적으로 연결되고 일 지점의 주위를 도는 형태를 가질 수 있다.
우회 패턴(129a-1)은 제2 피드 패턴(127a-1, 127a-2)의 임피던스 매칭에 사용되는 인덕턴스를 제공할 수 있으며, 일 지점의 주위를 도는 형태를 가짐에 따라 비교적 큰 인덕턴스를 제공할 수 있다.
도 1a, 도 1b를 참조하면, 제2 피드비아(122a-1, 122a-2)는 제2 패치 안테나 패턴(112a)에 접촉하도록 배치되고, 제1 피드비아(121a-1, 121a-2)는 제1 패치 안테나 패턴(111a)에 접촉하지 않도록 배치될 수 있다.
즉, 제1 패치 안테나 패턴(111a)은 간접급전 방식에 따라 급전될 수 있으며, 제2 패치 안테나 패턴(112a)은 직접급전 방식에 따라 급전될 수 있다.
이에 따라, 제1 패치 안테나 패턴(111a)의 전반적인 커플링 특성과 제2 패치 안테나 패턴(112a)의 전반적인 커플링 특성은 서로 다를 수 있다.
제1 및 제2 패치 안테나 패턴(111a, 112a)의 전반적인 커플링 특성은 제1 및 제2 칩 안테나 모듈(101a, 102a)의 방사패턴 특성에 영향을 줄 수 있다.
복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)은 제1 및 제2 패치 안테나 패턴(111a, 112a)의 전자기적 커플링 특성 차이에 따른 요소가 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전자기적 경계조건 요소와 공진주파수의 차이에 따른 요소에 상쇄되도록 구성될 수 있다.
따라서, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)의 전반적인 안테나 성능은 향상될 수 있으며, 복수의 제1 및 제2 칩 안테나 모듈(101a, 102a)은 더욱 압축적으로 배열될 수 있다.
도 1c는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체를 나타낸 사시도이다.
도 1c를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100b)는 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)과 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)이 x방향으로 교대로 배열된 구조를 가질 수 있다.
복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)은 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4), 제1 피드비아(121b-1, 121b-2, 121b-3, 121b-4) 및 제1 솔더층(138a-1, 138a-2, 138a-3, 138a-4)을 포함할 수 있으며, 제3 커플링 패턴(115b-1, 115b-2, 115b-3, 115b-4)을 더 포함할 수 있다.
제3 커플링 패턴(115b-1, 115b-2, 115b-3, 115b-4)은 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)보다 상위에서 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)에 상하방향(예: z방향)으로 오버랩되도록 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)으로부터 상하방향(예: z방향)으로 이격되어 배치될 수 있다.
이에 따라, 제3 커플링 패턴(115b-1, 115b-2, 115b-3, 115b-4)이 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)로 임피던스를 제공할 수 있으므로, 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 대역폭은 더욱 넓어질 수 있다.
또한, 제3 커플링 패턴(115b-1, 115b-2, 115b-3, 115b-4)은 슬랏(slot)을 포함하지 않는 다각형 형태를 가질 수 있다.
이에 따라, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)과 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)의 전자기적 커플링 특성 차이는 더욱 커질 수 있으므로, 복수의 제1 및 제2 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 102a-1, 102a-2, 102a-3, 102a-4)의 안테나 성능은 더욱 자유롭게 설계될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100b)의 전반적인 안테나 성능은 더욱 향상될 수 있다.
도 1c를 참조하면, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면은 다각형 형태를 가지고, 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)은 적어도 일부 변이 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면의 각 변에 대해 비스듬한 다각형 형태를 가질 수 있다.
예를 들어, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면과 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)이 각각 사각형일 경우, 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)은 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면보다 45도 더 회전한 형태를 가질 수 있다. 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면이 정사각형일 경우, 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)은 마름모일 수 있다.
제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 표면전류가 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 일변에서 타변으로 흐를 수 있으므로, 상기 표면전류에 따른 전계는 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 일변에서 타변을 향하는 방향으로 형성될 수 있으며, 상기 표면전류에 따른 자계는 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 일변에서 타변을 향하는 방향의 수직방향으로 형성될 수 있다.
제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 적어도 일부 변이 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 상면의 각 변에 대해 비스듬할 경우, 상기 표면전류에 따른 전계 및 자계는 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)의 일변에서 타변을 향하는 방향과 다른 방향으로 형성될 수 있다.
칩 안테나 모듈 집합체(100b)의 전반적인 사이즈 축소를 위해, 복수의 제1 및 제2 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 102a-1, 102a-2, 102a-3, 102a-4)은 복수의 제1 및 제2 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 102a-1, 102a-2, 102a-3, 102a-4)의 일변과 타변이 마주보도록 배치될 수 있다.
여기서, 제1 패치 안테나 패턴(111b-1, 111b-2, 111b-3, 111b-4)의 표면전류에 따른 전계 및 자계는 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)를 향하는 방향이 아닌 다른 방향으로 형성될 수 있다.
따라서, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)이 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)에 주는 전자기적 간섭은 줄어들 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100b)의 전반적인 이득은 향상될 수 있으며, 칩 안테나 모듈 집합체(100b)의 전반적인 사이즈는 축소될 수 있다.
도 1c를 참조하면, 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)의 상면은 다각형 형태를 가지고, 제 패치 안테나 패턴은 적어도 일부 변이 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)의 상면의 각 변에 대해 비스듬한 다각형 형태를 가질 수 있다.
이에 따라, 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)이 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)에 주는 전자기적 간섭은 줄어들 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100b)의 전반적인 이득은 향상될 수 있으며, 칩 안테나 모듈 집합체(100b)의 전반적인 사이즈는 축소될 수 있다.
도 2a 내지 도 2h는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체를 나타낸 평면도이다.
도 2a 및 도 2d를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100c, 100f)는 제3 커플링 패턴(115c-1, 115c-2, 115c-3, 115c-4) 및 제1 패치 안테나 패턴이 제1 칩 안테나 모듈(101c-1, 101c-2, 101c-3, 101c-4)에 비해 더 회전되지 않은 구조를 가질 수 있으며, 제2 커플링 패턴(114b-1, 114b-2, 114b-3, 114b-4) 및 제2 패치 안테나 패턴이 제2 칩 안테나 모듈(102b-1, 102b-2, 102b-3, 102b-4)에 비해 더 회전되지 않은 구조를 가질 수 있다.
도 2b 및 도 2e를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100d, 100g)는 제3 커플링 패턴(115c-1, 115c-2, 115c-3, 115c-4) 및 제1 패치 안테나 패턴이 제1 칩 안테나 모듈(101c-1, 101c-2, 101c-3, 101c-4)에 비해 더 회전되지 않은 구조를 가질 수 있으며, 제2 커플링 패턴(114a-1, 114a-2, 114a-3, 114a-4) 및 제2 패치 안테나 패턴이 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)에 비해 약 45도 더 회전된 구조를 가질 수 있다.
도 2c 및 도 2f를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100e, 100h)는 제3 커플링 패턴(115b-1, 115b-2, 115b-3, 115b-4) 및 제1 패치 안테나 패턴이 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4)에 비해 약 45도 더 회전된 구조를 가질 수 있으며, 제2 커플링 패턴(114a-1, 114a-2, 114a-3, 114a-4) 및 제2 패치 안테나 패턴이 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4)에 비해 약 45도 더 회전된 구조를 가질 수 있다.
도 2d, 도 2e 및 도 2f를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100f, 100g, 100h)는, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 101c-1, 101c-2, 101c-3, 101c-4)의 적어도 일부분과 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4, 102b-1, 102b-2, 102b-3, 102b-4)의 적어도 일부분은 제1 수평방향(예: x방향)으로 오버랩되고, 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4, 102b-1, 102b-2, 102b-3, 102b-4)은 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 101c-1, 101c-2, 101c-3, 101c-4)보다 제1 수평방향과 다른 제2 수평방향(예: y방향)으로 더 치우쳐져 배치될 수 있다.
이에 따라, 복수의 제1 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 101c-1, 101c-2, 101c-3, 101c-4)과 복수의 제2 칩 안테나 모듈(102a-1, 102a-2, 102a-3, 102a-4, 102b-1, 102b-2, 102b-3, 102b-4) 각각의 전계 및 자계가 서로에 주는 영향은 더욱 줄어들 수 있으므로, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100f, 100g, 100h)는 더욱 향상된 이득을 가질 수 있다.
도 2g를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100i)는 복수의 제1 및 제2 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 102a-1, 102a-2, 102a-3, 102a-4)에 평행하게 배열된 복수의 엔드파이어 안테나(ef1, ef2, ef3, ef4)를 포함할 수 있으며, 수평방향(예: x방향 및/또는 y방향)으로 RF 신호의 방사패턴을 형성할 수 있다.
복수의 엔드파이어 안테나(ef1, ef2, ef3, ef4)는 각각 복수의 엔드파이어 안테나 패턴(210a) 및 피드라인(220a)을 포함하고, 디렉터 패턴(215a)을 더 포함할 수 있다.
도 2h를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체(100j)는 복수의 제1 및 제2 칩 안테나 모듈(101b-1, 101b-2, 101b-3, 101b-4, 102a-1, 102a-2, 102a-3, 102a-4)에 평행하게 배열된 복수의 엔드파이어 안테나(ef5, ef6, ef7, ef8)를 포함할 수 있으므로, 수평방향으로 RF 신호의 방사패턴을 형성할 수 있다.
복수의 엔드파이어 안테나(ef5, ef6, ef7, ef8)는 각각 방사체(431)와 유전체(432)를 포함할 수 있다.
도 3a는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈을 나타낸 측면도이고, 도 3b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제2 칩 안테나 모듈을 나타낸 측면도이고, 도 4a는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈의 외형을 나타낸 사시도이고, 도 4b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제1 칩 안테나 모듈에 제1-4 유전층 및 제1-5 유전층(151c)이 더 적층된 구조를 나타낸 사시도이고, 도 4c는 본 발명의 일 실시 예에 따른 칩 안테나 모듈 집합체에 포함된 제2 칩 안테나 모듈의 외형을 나타낸 사시도이다.
도 3a 및 도 4a를 참조하면, 제1 칩 안테나 모듈(101a)은 제1 유전층(151a-1), 제1-2 유전층(152b-1) 및 제1-3 유전층(151b-1) 중 적어도 일부를 더 포함할 수 있으며, 전기연결구조체(160a)를 통해 연결부재(200)의 상면 상에 실장될 수 있다.
도 3b 및 도 4b를 참조하면, 제2 칩 안테나 모듈(102a)은 제2 유전층(151a-2), 제2-2 유전층(152b-2), 제2-3 유전층(151b-2), 제2-4 유전층(152c-2), 제2-5 유전층(151c-2) 중 적어도 일부를 더 포함할 수 있으며, 전기연결구조체(160a)를 통해 연결부재(200)의 상면 상에 실장될 수 있다.
예를 들어, 연결부재(200)는 제1, 제2, 제3 및 제4 그라운드 플레인(201a, 202a, 203a, 204a)이 복수의 절연층 사이에 교대로 적층된 구조를 가질 수 있으며, 연결부재 솔더층(180a) 또는 주변비아(185a)를 더 포함할 수 있다.
제1-2 유전층(152b-1)은 제1 유전층(151a-1)의 상면 상에 배치될 수 있으며, 제1-3 유전층(151b-1)은 제1-2 유전층(152b-1)의 상면 상에 배치될 수 있다.
제2-2 유전층(152b-2)은 제2 유전층(151a-2)의 상면 상에 배치될 수 있으며, 제2-3 유전층(151b-2)은 제2-2 유전층(152b-2)의 상면 상에 배치될 수 있으며, 제2-4 유전층(152c-2)은 제2-3 유전층(151b-2)의 상면 상에 배치될 수 있으며, 제2-5 유전층(151c-2)은 제2-4 유전층(152c-2)의 상면 상에 배치될 수 있다.
예를 들어, 제1-3, 제1-5, 제2-3 및 제2-5 유전층(151b-1, 151c-1, 151b-2, 151c-2)은 제1 및 제2 유전층(151a-1, 151a-2)의 재료와 동일한 재료를 포함할 수 있으며, 제1-2, 제1-4, 제2-2 및 제2-4 유전층(152b-1, 152c-1, 152b-2, 152c-2)은 서로 동일한 재료로 구성될 수 있다.
예를 들어, 제1-2, 제1-4, 제2-2 및 제2-4 유전층(152b-1, 152c-1, 152b-2, 152c-2)은 제1, 제1-3, 제1-5, 제2, 제2-3, 제2-5 유전층(151a-1, 151b-1, 151c-1, 151a-2, 151b-2, 151c-2)의 재료와 다른 재료를 포함할 수 있다. 예를 들어, 제1-2, 제1-4, 제2-2 및 제2-4 유전층(152b-1, 152c-1, 152b-2, 152c-2)은 제1, 제1-3, 제1-5, 제2, 제2-3, 제2-5 유전층(151a-1, 151b-1, 151c-1, 151a-2, 151b-2, 151c-2) 간의 결합력을 높이도록 접착성을 가지는 폴리머(polymer)를 포함할 수 있다. 예를 들어, 제1-2, 제1-4, 제2-2 및 제2-4 유전층(152b-1, 152c-1, 152b-2, 152c-2)은 제1, 제1-3, 제1-5, 제2, 제2-3, 제2-5 유전층(151a-1, 151b-1, 151c-1, 151a-2, 151b-2, 151c-2) 사이의 유전매질 경계면을 형성하도록 제1, 제1-3, 제1-5, 제2, 제2-3, 제2-5 유전층(151a-1, 151b-1, 151c-1, 151a-2, 151b-2, 151c-2)의 유전율보다 낮은 유전율을 가지는 세라믹(ceramic) 재료를 포함하거나, LCP(Liquid Crystal Polymer)나 폴리이미드와 같이 높은 유연성을 가지는 재료를 포함하거나, 강한 내구성, 높은 접착성을 가지도록 에폭시(epoxy) 수지나 테플론(Teflon) 같은 재료를 포함할 수도 있다.
상기 유전매질 경계면은 RF 신호의 전파방향을 굴절시켜서 칩 안테나 모듈(100b)의 방사패턴 형성방향을 더욱 상하방향(예: z방향)으로 집중시킬 수 있다.
제1-3 유전층(151b)의 상면은 제4 커플링 패턴(114a)의 배치공간으로 사용될 수 있으며, 제1-5 유전층(151c)의 상면은 제2 커플링 패턴(113a)의 배치공간으로 사용될 수 있다.
도 4b를 참조하면, 설계에 따라, 제1 칩 안테나 모듈(101a)은 제1-4 유전층(152c-1) 및 제1-5 유전층(151c-1) 중 적어도 하나를 더 포함할 수 있다.
한편, 제1 및 제2 유전층(151a-1, 151a-2)의 유전율은 서로 다를 수 있다.
예를 들어, 제1 칩 안테나 모듈(101a)의 제1 주파수 대역이 제2 칩 안테나 모듈(102a)의 제2 주파수 대역보다 낮고, 제1 유전층(151a-1)의 유전율이 제2 유전층(151a-2)의 유전율보다 더 높을 경우, 제1 칩 안테나 모듈(101a)의 사이즈와 제2 칩 안테나 모듈(102a)의 사이즈 간의 차이는 작아질 수 있다.
이에 따라, 복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)이 교대로 배열되는 구조의 배열 규칙성은 더욱 높아질 수 있으므로, 복수의 제1 칩 안테나 모듈(101a)과 복수의 제2 칩 안테나 모듈(102a)은 제1 및 제2 주파수 대역에 대한 안테나 성능을 확보하면서 전반적으로 더욱 압축적으로 배열될 수 있다.
도 5a 내지 도 5b는 도 4a 내지 도 4c가 도시하는 연결부재의 하측 구조를 예시한 측면도이다.
도 5a를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈이 실장되는 연결 부재(200)는, IC(310), 접착 부재(320), 전기연결구조체(330), 봉합재(340), 수동부품(350) 및 코어 부재(410) 중 적어도 하나의 배치공간을 제공할 수 있다.
IC(310)는 연결 부재(200)의 하측에 배치될 수 있으며, 본 발명의 일 실시 예에 따른 칩 안테나 모듈에서 원격 송신 및/또는 수신되는 RF 신호에 대해 주파수 변환, 증폭, 필터링, 위상제어 및 전원생성 중 적어도 일부를 수행할 수 있다. 상기 IC(310)는 연결 부재(200)의 배선에 전기적으로 연결되어 RF 신호를 전달하거나 전달받을 수 있으며, 연결 부재(200)의 그라운드 플레인에 전기적으로 연결되어 그라운드를 제공받을 수 있다.
접착 부재(320)는 IC(310)와 연결 부재(200)를 서로 접착시킬 수 있다.
전기연결구조체(330)는 IC(310)와 연결 부재(200)를 전기적으로 연결시킬 수 있다. 예를 들어, 전기연결구조체(330)는 솔더볼(solder ball), 핀(pin), 랜드(land), 패드(pad)과 같은 구조를 가질 수 있다. 전기연결구조체(330)는 연결 부재(200)의 배선과 그라운드 플레인보다 낮은 용융점을 가져서 상기 낮은 용융점을 이용한 소정의 공정을 통해 IC(310)와 연결 부재(200)를 전기적으로 연결시킬 수 있다.
봉합재(340)는 IC(310)의 적어도 일부를 봉합할 수 있으며, IC(310)의 방열성능과 충격 보호성능을 향상시킬 수 있다. 예를 들어, 봉합재(340)는 PIE(Photo Imageable Encapsulant), ABF (Ajinomoto Build-up Film), 에폭시몰딩컴파운드(epoxy molding compound, EMC) 등으로 구현될 수 있다.
수동부품(350)은 연결 부재(200)의 하면 상에 배치될 수 있으며, 전기연결구조체(330)를 통해 연결 부재(200)의 배선 및/또는 그라운드 플레인에 전기적으로 연결될 수 있다. 예를 들어, 수동부품(350)은 캐패시터(예: Multi Layer Ceramic Capacitor(MLCC))나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.
코어 부재(410)는 연결 부재(200)의 하측에 배치될 수 있으며, 외부로부터 IF(intermediate frequency) 신호 또는 기저대역(base band) 신호를 전달받아 IC(310)로 전달하거나 IC(310)로부터 IF 신호 또는 기저대역 신호를 전달받아 외부로 전달하도록 연결 부재(200)에 전기적으로 연결될 수 있다. 여기서, RF 신호의 주파수(예: 24GHz, 28GHz, 36GHz, 39GHz, 60GHz)는 IF 신호(예: 2GHz, 5GHz, 10GHz 등)의 주파수보다 크다.
예를 들어, 코어 부재(410)는 연결 부재(200)의 IC 그라운드 플레인에 포함될 수 있는 배선을 통해 IF 신호 또는 기저대역 신호를 IC(310)로 전달하거나 IC(310)로부터 전달받을 수 있다.
도 5b를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈이 실장되는 연결 부재(200)는, 차폐 부재(360), 커넥터(420) 및 엔드-파이어 칩 안테나(430) 중 적어도 일부를 포함할 수 있다.
차폐 부재(360)는 연결 부재(200)의 하측에 배치되어 연결 부재(200)와 함께 IC(310)를 가두도록 배치될 수 있다. 예를 들어, 차폐 부재(360)는 IC(310)와 수동부품(350)을 함께 커버(예: conformal shield)하거나 각각 커버(예: compartment shield)하도록 배치될 수 있다. 예를 들어, 차폐 부재(360)는 일면이 개방된 육면체의 형태를 가지고, 연결 부재(200)와의 결합을 통해 육면체의 수용공간을 가질 수 있다. 차폐 부재(360)는 구리와 같이 높은 전도도의 물질로 구현되어 짧은 스킨뎁스(skin depth)를 가질 수 있으며, 연결 부재(200)의 그라운드 플레인에 전기적으로 연결될 수 있다. 따라서, 차폐 부재(360)는 IC(310)와 수동부품(350)이 받을 수 있는 전자기적 노이즈를 줄일 수 있다.
커넥터(420)는 케이블(예: 동축케이블, 연성PCB)의 접속구조를 가질 수 있으며, 연결 부재(200)의 IC 그라운드 플레인에 전기적으로 연결될 수 있으며, 전술한 코어 부재(410)과 유사한 역할을 수행할 수 있다. 즉, 상기 커넥터(420)는 케이블로부터 IF 신호, 기저대역 신호 및/또는 전원을 제공받거나 IF 신호 및/또는 기저대역 신호를 케이블로 제공할 수 있다.
엔드-파이어 칩 안테나(430)는 본 발명의 일 실시 예에 따른 칩 안테나 모듈에 보조하여 RF 신호를 송신 또는 수신할 수 있다. 예를 들어, 엔드-파이어 칩 안테나(430)는 절연층보다 큰 유전율을 가지는 유전체 블록과, 상기 유전체 블록의 양면에 배치되는 복수의 전극을 포함할 수 있다. 상기 복수의 전극 중 하나는 연결 부재(200)의 배선에 전기적으로 연결될 수 있으며, 다른 하나는 연결 부재(200)의 그라운드 플레인에 전기적으로 연결될 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시 예에 따른 칩 안테나 모듈을 포함하는 전자기기를 예시한 평면도이다.
도 6a를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈(100g)이 실장된 연결 부재는 전자기기(700g)의 세트 기판(600g) 상에서 전자기기(700g)의 측면 경계에 인접하여 배치될 수 있다.
전자기기(700g)는 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있으나, 이에 한정되지 않는다.
상기 세트 기판(600g) 상에는 통신모듈(610g) 및 기저대역 회로(620g)가 더 배치될 수 있다. 상기 칩 안테나 모듈은 동축케이블(630g)을 통해 통신모듈(610g) 및/또는 기저대역 회로(620g)에 전기적으로 연결될 수 있다.
통신모듈(610g)은 디지털 신호처리를 수행하도록 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 중 적어도 일부를 포함할 수 있다.
기저대역 회로(620g)는 아날로그-디지털 변환, 아날로그 신호에 대한 증폭, 필터링 및 주파수 변환을 수행하여 베이스 신호를 생성할 수 있다. 상기 기저대역 회로(620g)로부터 입출력되는 베이스 신호는 케이블을 통해 칩 안테나 모듈로 전달될 수 있다.
예를 들어, 상기 베이스 신호는 전기연결구조체와 코어 비아와 배선을 통해 IC로 전달될 수 있다. 상기 IC는 상기 베이스 신호를 밀리미터웨이브(mmWave) 대역의 RF 신호로 변환할 수 있다.
도 6b를 참조하면, 본 발명의 일 실시 예에 따른 칩 안테나 모듈(100i)이 각각 실장된 복수의 연결부재는 전자기기(700i)의 세트 기판(600i) 상에서 다각형의 전자기기(700i)의 변의 중심에 각각 인접하여 배치될 수 있으며, 상기 세트 기판(600i) 상에는 통신모듈(610i) 및 기저대역 회로(620i)가 더 배치될 수 있다. 상기 칩 안테나 모듈은 동축케이블(630i)을 통해 통신모듈(610i) 및/또는 기저대역 회로(620i)에 전기적으로 연결될 수 있다.
한편, 도 6a를 참조하면, 유전층(1140g)은 본 발명의 일 실시 예에 따른 복수의 칩 안테나 모듈 사이 공간의 적어도 일부분에 채워질 수 있다.
본 명세서에 개진된 유전층 및 절연층은 FR4, LCP(Liquid Crystal Polymer), LTCC(Low Temperature Co-fired Ceramic), 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), 감광성 절연(Photo Imagable Dielectric: PID) 수지, 일반 동박 적층판(Copper Clad Laminate, CCL) 또는 글래스나 세라믹 (ceramic) 계열의 절연재 등으로 구현될 수 있다.
한편, 본 명세서에 개진된 패턴, 비아, 플레인은, 금속 재료(예: 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질)를 포함할 수 있으며, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.
한편, 본 명세서에 개진된 RF 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
100a: 칩 안테나 모듈 집합체
101a: 제1 칩 안테나 모듈
102a: 제2 칩 안테나 모듈
111a: 제1 패치 안테나 패턴(patch antenna pattern)
112a: 제2 패치 안테나 패턴
113a: 제4 커플링 패턴(coupling pattern)
114a: 제2 커플링 패턴
115b: 제3 커플링 패턴
121a-1, 121a-2: 제1 피드비아(feed via)
122b-1, 122b-2: 제2 피드비아
126a-1, 126a-2: 제1 피드 패턴(feed pattern)
127a-1, 127a-2: 제2 피드 패턴
130a-1, 130a-2, 130a-3, 130a-4: 제1 커플링 패턴
138a: 제1 솔더층(solder layer)
139a: 제2 솔더층
150a-1: 제1 유전층(dielectric layer)
150a-2, 151a: 제2 유전층
200: 연결 부재(connection member)
201a: 제1 그라운드 플레인(ground plane)
310: IC(Integrated Circuit)
ef1, ef2, ef3, ef4, ef5, ef6, ef7, ef8: 엔드파이어 안테나(endfire antenna)
S1: 슬랏(slot)

Claims (21)

  1. 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈;
    제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및
    상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고,
    상기 복수의 제1 칩 안테나 모듈은 각각 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제2 칩 안테나 모듈 각각은 대응되는 제2 유전층에 상하방향으로 오버랩되면서 대응되는 제2 패치 안테나 패턴에 상하방향으로 오버랩되지 않는 공간이 절연물질 또는 공기로 채워지도록 구성되는 칩 안테나 모듈 집합체.
  2. 제1항에 있어서,
    상기 제2 커플링 패턴은 슬랏(slot)을 포함하는 칩 안테나 모듈 집합체.
  3. 제2항에 있어서,
    상기 제1 커플링 패턴은 슬랏(slot)을 포함하지 않는 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  4. 제2항에 있어서,
    상기 복수의 제1 칩 안테나 모듈은 상기 제1 패치 안테나 패턴보다 상위에서 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제3 커플링 패턴을 각각 더 포함하고,
    상기 제3 커플링 패턴은 슬랏(slot)을 포함하지 않는 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  5. 제4항에 있어서,
    상기 복수의 제2 칩 안테나 모듈은 상기 제2 패치 안테나 패턴과 상기 제2 커플링 패턴의 사이에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제4 커플링 패턴을 각각 더 포함하고,
    상기 제4 커플링 패턴은 슬랏(slot)을 포함하지 않는 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 유전층의 상면의 크기는 상기 제1 유전층의 상면의 크기보다 작은 칩 안테나 모듈 집합체.
  8. 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈;
    제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및
    상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고,
    상기 복수의 제1 칩 안테나 모듈은 각각 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제1 칩 안테나 모듈은,
    상기 제1 커플링 패턴보다 하위에서 상기 제1 커플링 패턴의 적어도 일부분에 오버랩되도록 상기 제1 피드비아의 상단에서부터 연장되는 제1 피드 패턴; 및
    상기 제1 커플링 패턴보다 하위에서 상기 제1 커플링 패턴의 적어도 일부분에 오버랩되도록 상기 제1 피드비아의 하단에서부터 연장되는 제2 피드 패턴; 을 각각 더 포함하는 칩 안테나 모듈 집합체.
  9. 제1항에 있어서,
    상기 제1 커플링 패턴은 상기 제1 패치 안테나 패턴의 가장자리의 적어도 일부분을 따라 둘러싸도록 배열된 칩 안테나 모듈 집합체.
  10. 제9항에 있어서,
    상기 제1 커플링 패턴과 상기 제1 패치 안테나 패턴은 서로 동위(same level)인 칩 안테나 모듈 집합체.
  11. 제1항에 있어서,
    상기 제1 유전층의 상면은 다각형 형태를 가지고,
    상기 제1 패치 안테나 패턴은 적어도 일부 변이 상기 제1 유전층의 상면의 각 변에 대해 비스듬한 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  12. 제11항에 있어서,
    상기 제2 유전층의 상면은 다각형 형태를 가지고,
    상기 제2 패치 안테나 패턴은 적어도 일부 변이 상기 제2 유전층의 상면의 각 변에 대해 비스듬한 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  13. 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈;
    제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및
    상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고,
    상기 복수의 제1 칩 안테나 모듈은 각각 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함하고,
    상기 제1 유전층의 상면은 다각형 형태를 가지고,
    상기 제1 패치 안테나 패턴은 적어도 일부 변이 상기 제1 유전층의 상면의 각 변에 대해 비스듬한 다각형 형태를 가지고,
    상기 제2 유전층의 상면은 다각형 형태를 가지고,
    상기 제2 패치 안테나 패턴은 적어도 일부 변이 상기 제2 유전층의 상면의 각 변에 대해 비스듬한 다각형 형태를 가지고,
    상기 복수의 제1 칩 안테나 모듈의 적어도 일부분과 상기 복수의 제2 칩 안테나 모듈의 적어도 일부분은 제1 수평방향으로 오버랩되고,
    상기 복수의 제2 칩 안테나 모듈은 상기 복수의 제1 칩 안테나 모듈보다 상기 제1 수평방향과 다른 제2 수평방향으로 더 치우쳐져 배치되는 칩 안테나 모듈 집합체.
  14. 제1항에 있어서,
    상기 제1 유전층의 유전율과 상기 제2 유전층의 유전율은 서로 다른 칩 안테나 모듈 집합체.
  15. 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈;
    제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및
    상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고,
    상기 복수의 제1 칩 안테나 모듈은 각각 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함하고,
    상기 제2 피드비아는 상기 제2 패치 안테나 패턴에 접촉하도록 배치되고,
    상기 제1 피드비아는 상기 제1 패치 안테나 패턴에 접촉하지 않도록 배치되는 칩 안테나 모듈 집합체.
  16. 제1 유전층과, 상기 제1 유전층의 하면 상에 배치되는 제1 솔더층과, 상기 제1 유전층을 통한 제1 급전경로를 제공하는 제1 피드비아와, 상기 제1 유전층의 상면 상에 배치되고 상기 제1 피드비아로부터 급전되는 제1 패치 안테나 패턴을 각각 포함하고, 제1 공진주파수를 가지도록 구성된 복수의 제1 칩 안테나 모듈;
    제2 유전층과, 상기 제2 유전층의 하면 상에 배치되는 제2 솔더층과, 상기 제2 유전층을 통한 제2 급전경로를 제공하는 제2 피드비아와, 상기 제2 유전층의 상면 상에 배치되고 상기 제2 피드비아로부터 급전되는 제2 패치 안테나 패턴을 각각 포함하고, 상기 제1 공진주파수와 다른 제2 공진주파수를 가지도록 구성된 복수의 제2 칩 안테나 모듈; 및
    상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈이 서로 이격되어 번갈아 배열되는 상면을 가지고, 상기 복수의 제1 칩 안테나 모듈과 상기 복수의 제2 칩 안테나 모듈에 각각 전기적으로 연결되는 연결부재; 를 포함하고,
    상기 제2 피드비아는 상기 제2 패치 안테나 패턴에 접촉하도록 배치되고,
    상기 제1 피드비아는 상기 제1 패치 안테나 패턴에 접촉하지 않도록 배치되는 칩 안테나 모듈 집합체.
  17. 제16항에 있어서,
    상기 복수의 제2 칩 안테나 모듈은 각각 상기 제2 패치 안테나 패턴보다 상위에서 상기 제2 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제2 패치 안테나 패턴으로부터 이격되어 배치된 제2 커플링 패턴을 각각 더 포함하고,
    상기 복수의 제1 칩 안테나 모듈은 상기 제1 패치 안테나 패턴보다 상위에서 상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제3 커플링 패턴을 각각 더 포함하고,
    상기 제2 커플링 패턴은 슬랏(slot)을 포함하고 고리 형태를 가지고,
    상기 제3 커플링 패턴은 슬랏(slot)을 포함하지 않는 다각형 형태를 가지는 칩 안테나 모듈 집합체.
  18. 제17항에 있어서,
    상기 제2 유전층의 상면의 크기는 상기 제1 유전층의 상면의 크기보다 작은 칩 안테나 모듈 집합체.
  19. 제16항에 있어서, 상기 복수의 제1 칩 안테나 모듈은,
    상기 제1 패치 안테나 패턴에 상하방향으로 오버랩되지 않도록 상기 제1 패치 안테나 패턴으로부터 이격되어 배치된 제1 커플링 패턴;
    상기 제1 커플링 패턴보다 하위에서 상기 제1 커플링 패턴의 적어도 일부분에 오버랩되도록 상기 제1 피드비아의 상단에서부터 연장되는 제1 피드 패턴; 및
    상기 제1 커플링 패턴보다 하위에서 상기 제1 커플링 패턴의 적어도 일부분에 오버랩되도록 상기 제1 피드비아의 하단에서부터 연장되는 제2 피드 패턴; 을 각각 더 포함하는 칩 안테나 모듈 집합체.
  20. 제16항에 있어서,
    상기 복수의 제1 칩 안테나 모듈의 적어도 일부분과 상기 복수의 제2 칩 안테나 모듈의 적어도 일부분은 제1 수평방향으로 오버랩되고,
    상기 복수의 제2 칩 안테나 모듈은 상기 복수의 제1 칩 안테나 모듈보다 상기 제1 수평방향과 다른 제2 수평방향으로 더 치우쳐져 배치되는 칩 안테나 모듈 집합체.
  21. 제16항에 있어서,
    상기 제1 유전층의 유전율과 상기 제2 유전층의 유전율은 서로 다른 칩 안테나 모듈 집합체.
KR1020190149272A 2019-11-20 2019-11-20 칩 안테나 모듈 집합체 KR102254878B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190149272A KR102254878B1 (ko) 2019-11-20 2019-11-20 칩 안테나 모듈 집합체
US16/822,867 US11322857B2 (en) 2019-11-20 2020-03-18 Chip antenna module array
CN202010497985.9A CN112825383A (zh) 2019-11-20 2020-06-04 片式天线模块阵列
KR1020210035908A KR102510683B1 (ko) 2019-11-20 2021-03-19 칩 안테나 모듈 집합체
US17/715,425 US11646504B2 (en) 2019-11-20 2022-04-07 Chip antenna module array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190149272A KR102254878B1 (ko) 2019-11-20 2019-11-20 칩 안테나 모듈 집합체

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035908A Division KR102510683B1 (ko) 2019-11-20 2021-03-19 칩 안테나 모듈 집합체

Publications (1)

Publication Number Publication Date
KR102254878B1 true KR102254878B1 (ko) 2021-05-24

Family

ID=75907676

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190149272A KR102254878B1 (ko) 2019-11-20 2019-11-20 칩 안테나 모듈 집합체
KR1020210035908A KR102510683B1 (ko) 2019-11-20 2021-03-19 칩 안테나 모듈 집합체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210035908A KR102510683B1 (ko) 2019-11-20 2021-03-19 칩 안테나 모듈 집합체

Country Status (3)

Country Link
US (2) US11322857B2 (ko)
KR (2) KR102254878B1 (ko)
CN (1) CN112825383A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268382B1 (ko) * 2019-11-20 2021-06-23 삼성전기주식회사 칩 안테나 모듈
KR102283081B1 (ko) * 2020-01-30 2021-07-30 삼성전기주식회사 안테나 장치
KR20210123032A (ko) * 2020-04-02 2021-10-13 삼성전기주식회사 칩 안테나
US11843187B2 (en) * 2021-04-26 2023-12-12 Amazon Technologies, Inc. Antenna module grounding for phased array antennas
CN114188731B (zh) * 2022-02-15 2022-04-26 云谷（固安）科技有限公司 集成天线的显示屏、显示装置和电子设备
WO2024071012A1 (ja) * 2022-09-29 2024-04-04 日東電工株式会社 パッチアンテナ
WO2024071037A1 (ja) * 2022-09-29 2024-04-04 日東電工株式会社 パッチアンテナ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556169B1 (en) 1999-10-22 2003-04-29 Kyocera Corporation High frequency circuit integrated-type antenna component
US20190081414A1 (en) * 2017-09-14 2019-03-14 Mediatek Inc. Multi-band antenna array
KR20190123195A (ko) * 2018-04-23 2019-10-31 삼성전기주식회사 안테나 장치 및 안테나 모듈

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120104896A (ko) 2011-03-14 2012-09-24 삼성전자주식회사 초고주파 패키지 모듈
CA2942576C (en) 2014-03-13 2020-09-22 Etalim Inc. Electromechanical transducer apparatus for converting between mechanical energy and electrical energy
KR101921182B1 (ko) 2017-07-25 2018-11-22 엘지전자 주식회사 어레이 안테나 및 이동 단말기
US10854978B2 (en) * 2018-04-23 2020-12-01 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module
KR102137198B1 (ko) * 2019-03-18 2020-07-24 삼성전기주식회사 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나
KR102268382B1 (ko) * 2019-11-20 2021-06-23 삼성전기주식회사 칩 안테나 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556169B1 (en) 1999-10-22 2003-04-29 Kyocera Corporation High frequency circuit integrated-type antenna component
US20190081414A1 (en) * 2017-09-14 2019-03-14 Mediatek Inc. Multi-band antenna array
KR20190123195A (ko) * 2018-04-23 2019-10-31 삼성전기주식회사 안테나 장치 및 안테나 모듈

Also Published As

Publication number Publication date
US20210151899A1 (en) 2021-05-20
US20220231431A1 (en) 2022-07-21
CN112825383A (zh) 2021-05-21
US11646504B2 (en) 2023-05-09
KR20210061964A (ko) 2021-05-28
US11322857B2 (en) 2022-05-03
KR102510683B1 (ko) 2023-03-15

Similar Documents

Publication Publication Date Title
KR102382242B1 (ko) 안테나 모듈
KR102254878B1 (ko) 칩 안테나 모듈 집합체
KR102254880B1 (ko) 칩 안테나 모듈 집합체 및 칩 안테나 모듈
KR102461627B1 (ko) 칩 안테나 모듈 및 이를 포함하는 전자기기
KR102465880B1 (ko) 안테나 장치
KR102268382B1 (ko) 칩 안테나 모듈
KR102486785B1 (ko) 칩 안테나 모듈
KR102607538B1 (ko) 안테나 장치
KR102246620B1 (ko) 안테나 장치
KR102207150B1 (ko) 안테나 장치
KR102207151B1 (ko) 안테나 장치
KR102314700B1 (ko) 안테나 장치 및 안테나 모듈
KR102107023B1 (ko) 안테나 장치 및 안테나 모듈
KR20200142701A (ko) 안테나 장치
KR102160966B1 (ko) 안테나 장치
KR102529052B1 (ko) 안테나 장치
KR20200111125A (ko) 안테나 장치, 안테나 모듈 및 그에 배치되는 칩 패치 안테나
KR102069236B1 (ko) 안테나 모듈
KR20210061576A (ko) 안테나 장치
KR102307121B1 (ko) 안테나 장치
KR102166126B1 (ko) 칩 안테나 모듈 및 이를 포함하는 전자기기
KR20210015976A (ko) 안테나 장치
KR20210002058A (ko) 안테나 장치
KR20210010604A (ko) 안테나 장치
KR20200142478A (ko) 안테나 장치

Legal Events

Date Code Title Description
GRNT Written decision to grant