KR102225292B1 - Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same - Google Patents

Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same Download PDF

Info

Publication number
KR102225292B1
KR102225292B1 KR1020170146858A KR20170146858A KR102225292B1 KR 102225292 B1 KR102225292 B1 KR 102225292B1 KR 1020170146858 A KR1020170146858 A KR 1020170146858A KR 20170146858 A KR20170146858 A KR 20170146858A KR 102225292 B1 KR102225292 B1 KR 102225292B1
Authority
KR
South Korea
Prior art keywords
data
clock
channel
sync
sampling
Prior art date
Application number
KR1020170146858A
Other languages
Korean (ko)
Other versions
KR20180052534A (en
Inventor
박준배
임진업
Original Assignee
주식회사 아나패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아나패스 filed Critical 주식회사 아나패스
Publication of KR20180052534A publication Critical patent/KR20180052534A/en
Application granted granted Critical
Publication of KR102225292B1 publication Critical patent/KR102225292B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 실시예에 의한 다채널 통신 장치는 복수의 채널을 이용하여 송신측에서 수신측으로 데이터를 전송하는 통신 장치는: 싱크 신호와 데이터 신호를 전송하는 송신측과, 싱크 신호를 전송하는 싱크 채널과 데이터 신호를 전송하는 복수의 데이터 채널들을 포함하는 채널; 및 싱크 신호로부터 클록을 복원하고, 클록의 위상을 조정하여 복수의 채널별 샘플링 클록들을 형성하고, 샘플링 클록들로 데이터 신호를 샘플하는 수신측을 포함한다.In the multi-channel communication apparatus according to the present embodiment, a communication apparatus for transmitting data from a transmitting side to a receiving side using a plurality of channels includes: a transmitting side transmitting a sync signal and a data signal, and a sync channel transmitting a sync signal and data. A channel including a plurality of data channels for transmitting a signal; And a receiving side for restoring a clock from the sync signal, adjusting a phase of the clock to form a plurality of sampling clocks for each channel, and sampling the data signal with the sampling clocks.

Figure R1020170146858
Figure R1020170146858

Description

다채널 통신 방법 및 다채널 통신 장치{Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same}Multi-channel communication method and multi-channel communication device {Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same}

본 기술은 다채널 통신 방법 및 다채널 통신 장치에 관한 것이다.The present technology relates to a multi-channel communication method and a multi-channel communication apparatus.

종래의 다채널 통신 방법에 의하면, 수신측에는 채널별로 위상 고정 루프(Phase Locked Loop) 및/또는 클록 데이터 복원부(Clock Data Recovery)가 배치되어 송신측이 제공한 신호로부터 클록과 상기 클록에 동기된 데이터를 형성하였다.According to the conventional multi-channel communication method, a phase locked loop and/or a clock data recovery unit are disposed on the receiving side for each channel, so that the clock and the clock are synchronized from the signal provided by the transmitting side. Data was formed.

위상 고정 루프 및/또는 클록 데이터 복원부는 전력 소모량이 크고, 이를 형성하기 위하여 큰 면적이 필요하므로 데이터 전송 채널별로 위상 고정 루프 및/또는 클록 데이터 복원부를 형성하는 경우에는 자원의 소모가 크다.Since the phase locked loop and/or the clock data recovery unit consumes a large amount of power and requires a large area to form the phase locked loop and/or the clock data recovery unit, resource consumption is large when the phase locked loop and/or the clock data recovery unit are formed for each data transmission channel.

본 실시예는 이를 해결하기 위한 것으로, 다채널 통신 방법 및 이를 이용한 다채널 통신 장치에 있어서, 종래 기술에 비하여 형성하는데 필요한 다이 사이즈(die size)를 감소시킬 수 있고, 낮은 전력으로 구동할 수 있는 다채널 통신 방법 및 이를 이용한 다채널 통신 장치를 제공하기 위한 것이다.This embodiment is to solve this problem, in a multi-channel communication method and a multi-channel communication device using the same, it is possible to reduce the die size (die size) required to form compared to the prior art, and can be driven with low power. It is to provide a multi-channel communication method and a multi-channel communication device using the same.

본 실시예에 의한 다채널 통신 장치는 복수의 채널을 이용하여 송신측에서 수신측으로 데이터를 전송하는 통신 장치는: 싱크 신호와 데이터 신호를 전송하는 송신측과, 싱크 신호를 전송하는 싱크 채널과 데이터 신호를 전송하는 복수의 데이터 채널들을 포함하는 채널; 및 싱크 신호로부터 클록을 복원하고, 클록의 위상을 조정하여 복수의 채널별 샘플링 클록들을 형성하고, 샘플링 클록들로 데이터 신호를 샘플하는 수신측을 포함한다.In the multi-channel communication apparatus according to the present embodiment, a communication apparatus for transmitting data from a transmitting side to a receiving side using a plurality of channels includes: a transmitting side transmitting a sync signal and a data signal, and a sync channel transmitting a sync signal and data. A channel including a plurality of data channels for transmitting a signal; And a receiving side for restoring a clock from the sync signal, adjusting a phase of the clock to form a plurality of sampling clocks for each channel, and sampling the data signal with the sampling clocks.

본 실시예에 의한 다채널 통신 방법은: 송신측이 싱크 신호를 송신하는 단계와, 수신측이 싱크 신호를 수신하여 채널별 수신 샘플링 클록들을 형성하는 단계 및 수신 샘플링 클록으로 송신측이 제공한 데이터를 샘플하여 출력하는 단계를 포함한다.The multi-channel communication method according to the present embodiment includes: transmitting a sync signal by a transmitting side, forming receiving sampling clocks for each channel by receiving the sync signal by the receiving side, and data provided by the transmitting side using the receiving sampling clock. It includes the step of sample and output.

본 실시예에 의하면 데이터를 전송하는 채널들의 개수보다 적은 개수의 클록 데이터 복원부 또는 위상 고정 루프를 형성하고, 이로부터 나머지 채널들의 수신 샘플링 클록을 형성하므로 면적의 면에서 효과적이며(die size effective)하며, 보다 경제적으로 다채널 통신 장치를 구현할 수 있다는 장점이 제공된다.According to the present embodiment, since the number of clock data recovery units or phase locked loops are formed less than the number of channels transmitting data, and receive sampling clocks of the remaining channels are formed therefrom, it is effective in terms of area (die size effective). In addition, the advantage of implementing a multi-channel communication device more economically is provided.

도 1은 본 실시예에 의한 다채널 통신 장치의 개요를 나타낸 블록도이다.
도 2는 본 실시예에 의한 다채널 통신 방법의 개요를 나타낸 순서도이다.
도 3은 수신 샘플링 클록을 형성하는 방법을 개요적으로 도시한 도면이다.
도 4는 다른 실시예에 의한 다채널 통신 장치의 개요를 나타낸 블록도이다.1 is a block diagram showing an outline of a multi-channel communication device according to the present embodiment.
2 is a flow chart showing an outline of a multi-channel communication method according to the present embodiment.
3 is a diagram schematically illustrating a method of forming a reception sampling clock.
4 is a block diagram showing an outline of a multi-channel communication device according to another embodiment.

이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 다채널 통신 방법과 이를 이용한 다채널 통신 장치를 설명한다. 도 1은 본 실시예에 의한 다채널 통신 장치의 개요를 나타낸 블록도(block diagram)이고, 도 2는 본 실시예에 의한 다채널 통신 방법의 개요를 나타낸 순서도(flow chart)이다. 도 1 및 도 2를 참조하면, 본 실시예에 의한 다채널 통신 장치는 싱크 신호(synch signal, sync)와 데이터를 송신하는 송신측(10)과, 싱크 신호(sync)와 데이터를 제공받고, 싱크 신호(sync)로부터 채널별 수신 샘플링 클록을 형성하여 데이터를 샘플하여 출력하는 수신측(20) 및 싱크 신호(sync)와 데이터를 전송하는 복수의 채널들(Ch.s, Ch.a, ..., Ch.n)을 포함한다.Hereinafter, a multi-channel communication method and a multi-channel communication apparatus using the same according to the present embodiment will be described with reference to the accompanying drawings. 1 is a block diagram showing an outline of a multi-channel communication apparatus according to the present embodiment, and FIG. 2 is a flow chart showing an outline of a multi-channel communication method according to the present embodiment. 1 and 2, the multi-channel communication apparatus according to the present embodiment is provided with a sync signal (sync) and a transmitting side 10 for transmitting data, a sync signal (sync) and data, The receiving side 20 samples and outputs data by forming a reception sampling clock for each channel from a sync signal sync, and a plurality of channels (Ch.s, Ch.a,. .., Ch.n).

도 1로 예시된 실시예에서, 싱크 신호(sync)는 송신 샘플링 클록(t_clk) 으로 샘플된 데이터 신호일 수 있다. 싱크 신호(sync)는 싱크 채널(Ch.s)을 통하여 수신측(20)에 전송되고, 수신측(20)은 싱크 신호(sync)를 이용하여 클록을 복원할 수 있다. 도시되지 않은 실시예에서, 싱크 신호(sync)는 송신 샘플링 클록(t_clk)일 수 있다. 송신측(10)은 클록 신호를 수신측(20)에 송신하고, 수신측(20)은 위상 고정 루프(Phase Locked Loop, PLL)을 이용하여 클록을 복원할 수 있다.In the embodiment illustrated in FIG. 1, the sync signal sync may be a data signal sampled with a transmission sampling clock t_clk. The sync signal (sync) is transmitted to the receiving side 20 through the sync channel (Ch.s), and the receiving side 20 may restore the clock by using the sync signal (sync). In an embodiment not shown, the sync signal sync may be a transmission sampling clock t_clk. The transmitting side 10 transmits a clock signal to the receiving side 20, and the receiving side 20 may restore the clock by using a phase locked loop (PLL).

송신측(10)은 수신측(20)에 싱크 신호를 전송하는 싱크 신호 송신부(110)와, 송신 샘플링 클록을 제공하는 클록 제공부(120) 및 수신측(20)에 데이터를 전송하는 데이터 송신부(130)를 포함한다.The transmitting side 10 includes a sync signal transmitting unit 110 that transmits a sync signal to the receiving side 20, a clock providing unit 120 providing a transmission sampling clock, and a data transmitting unit transmitting data to the receiving side 20. Including 130.

클록 제공부(120)는 송신할 데이터를 샘플하는 송신 샘플링 클록(t_clk)을 형성하여 싱크 신호 송신부(110)와 데이터 송신부(130)에 제공한다. 일 실시예로, 클록 제공부(110)는 위상 고정 루프(phase locked loop)을 포함할 수 있다.The clock providing unit 120 forms a transmission sampling clock t_clk that samples data to be transmitted and provides it to the sync signal transmission unit 110 and the data transmission unit 130. In an embodiment, the clock providing unit 110 may include a phase locked loop.

데이터 송신부(130)는 내부 회로(미도시)로부터 전송할 데이터를 제공받고, 이를 송신 샘플링 클록(t_clk)으로 샘플링하는 샘플링부(132)와, 샘플링부(132)가 샘플링한 데이터를 제공받고 이를 데이터 전송 채널에 제공하는 송신 버퍼(TBa,..., TBn)를 포함한다. 일 예로, 송신 버퍼(TBa,..., TBn)는 데이터를 제공받고, 전압 및/또는 전류를 증폭하여 데이터 전송 채널을 통하여 수신측(20)에 제공한다.The data transmission unit 130 receives data to be transmitted from an internal circuit (not shown), a sampling unit 132 that samples the data with a transmission sampling clock (t_clk), and the data sampled by the sampling unit 132 and receives the data. It includes a transmission buffer (TBa,..., TBn) provided to the transmission channel. For example, the transmission buffers TBa,..., TBn receive data, amplify voltage and/or current, and provide it to the receiving side 20 through a data transmission channel.

샘플링부(132)는 클록 제공부(110)가 제공한 송신 샘플링 클록(t_clk)을 제공받고, 내부 회로에서 제공된 데이터를 송신 샘플링 클록(t_clk)으로 샘플한다. 도시된 실시예에 의하면, 샘플링부(132)는 직렬화부(미도시)를 포함할 수 있다. 직렬화부(미도시)는 내부 회로로부터 병렬 데이터를 제공받고, 이를 직렬화한다. 샘플링부(132)는 직렬화된 데이터를 송신 샘플링 클록(t_clk)로 샘플하여 송신 버퍼 송신 버퍼(TBa, ..., TBn)에 제공한다. The sampling unit 132 receives the transmission sampling clock t_clk provided by the clock providing unit 110 and samples data provided from the internal circuit with the transmission sampling clock t_clk. According to the illustrated embodiment, the sampling unit 132 may include a serialization unit (not shown). The serialization unit (not shown) receives parallel data from an internal circuit and serializes it. The sampling unit 132 samples the serialized data with a transmission sampling clock t_clk and provides it to the transmission buffer transmission buffers TBa, ..., TBn.

도시되지 않은 다른 실시예에서, 샘플링부(132)는 내부 회로로부터 직렬 데이터를 제공받고, 이를 송신 샘플링 클록(t_clk)로 샘플하여 송신 버퍼(TBa, ..., TBn)에 제공한다. 송신 버퍼(TBa, ..., TBn)는 제공된 데이터를 데이터 채널(Ch.a, ..., Ch.n)을 통하여 수신측(20)에 출력한다. In another embodiment not shown, the sampling unit 132 receives serial data from an internal circuit, samples it with a transmission sampling clock t_clk, and provides it to the transmission buffers TBa, ..., TBn. The transmission buffers TBa, ..., TBn output the provided data to the receiving side 20 through the data channels Ch.a, ..., Ch.n.

싱크 신호 송신부(110)는 싱크 채널(Ch.s)을 통하여 싱크 신호(sync)를 수신측(20)에 제공한다. 도시된 실시예에 의하면 싱크 신호 송신부(110)는 데이터를 송신 샘플링 클록(t_clk)으로 샘플링하는 샘플링부(122)와, 샘플링부(122)가 샘플한 데이터를 제공받고 이를 데이터 전송 채널에 제공하는 싱크 송신 버퍼(TBs)를 포함한다. The sync signal transmitter 110 provides a sync signal sync to the receiver 20 through a sync channel Ch.s. According to the illustrated embodiment, the sync signal transmission unit 110 receives the sampling unit 122 that samples data with a transmission sampling clock t_clk and the data sampled by the sampling unit 122 and provides it to the data transmission channel. Includes sync transmit buffers (TBs).

도시된 실시예에서, 샘플링부(122)는 직렬화부(미도시)를 포함할 수 있다. 직렬화부(미도시)는 내부 회로로부터 병렬 데이터를 제공받고, 이를 직렬화하고, 송신 샘플링 클록(t_clk)로 샘플하여 싱크 신호(sync)를 형성한다. 도시되지 않은 다른 실시예에서, 데이터 샘플링부(122)는 내부 회로로부터 직렬 데이터를 제공받고, 이를 송신 샘플링 클록(t_clk)로 샘플하여 송신 버퍼 송신 버퍼(TBa, ..., TBn)에 제공한다. 또 다른 실시예에 의하면 싱크 신호 송신부(110)은 클록 제공부(120)가 제공한 송신 샘플링 클록(t_clk)를 싱크 신호로 수신측(20)에 출력할 수 있다. 싱크 송신 버퍼(TBs)는 제공된 싱크 신호를 싱크 채널(Ch.s)을 통하여 수신측(20)에 출력한다(S100). 일 예로, 싱크 송신 버퍼(TBs)는 싱크 신호를 제공받고, 전압 및/또는 전류를 증폭하여 싱크 채널(Ch. s)을 통하여 수신측(20)에 제공한다.In the illustrated embodiment, the sampling unit 122 may include a serialization unit (not shown). A serializer (not shown) receives parallel data from an internal circuit, serializes it, and samples it with a transmission sampling clock t_clk to form a sync signal sync. In another embodiment not shown, the data sampling unit 122 receives serial data from an internal circuit, samples it with a transmission sampling clock t_clk, and provides it to the transmission buffer transmission buffers TBa, ..., TBn. . According to another embodiment, the sync signal transmission unit 110 may output the transmission sampling clock t_clk provided by the clock providing unit 120 to the reception side 20 as a sync signal. The sync transmission buffer TBs outputs the provided sync signal to the receiving side 20 through the sync channel Ch.s (S100). For example, the sync transmission buffer TBs receives the sync signal, amplifies the voltage and/or current, and provides it to the receiving side 20 through the sync channel Ch. s.

일 실시예에서, 송신측(10)과 수신측(20)이 최초로 구동된 경우, 또는 수신측(20)에서 클록 복원이 실패한 경우가 있을 수 있다. 싱크 신호 송신부(110)는 클록 복원부(210)가 클록을 복원할 수 있는 패턴을 싱크 신호(sync)로 전송할 수 있다. 일 예로, 클록을 복원할 수 있는 패턴은 송신측(10)과 수신측(20)에서 상호 미리 정해진 패턴(mutually predetermined)일 수 있으며, 송신 샘플링 클록(t_clk)로 샘플되어 수신측(20)으로 전송될 수 있다. 다른 예로, 클록을 복원할 수 있는 패턴은 송신 샘플링 클록(t_clk)일 수 있다.In one embodiment, there may be a case in which the transmitting side 10 and the receiving side 20 are driven for the first time, or a case in which clock restoration has failed in the receiving side 20. The sync signal transmission unit 110 may transmit a pattern through which the clock recovery unit 210 can restore a clock as a sync signal (sync). As an example, the pattern capable of restoring the clock may be a mutually predetermined pattern (mutually predetermined) at the transmitting side 10 and the receiving side 20, and is sampled with a transmission sampling clock t_clk to the receiving side 20. Can be transmitted. As another example, a pattern capable of restoring a clock may be a transmission sampling clock t_clk.

다른 실시예에서, 수신측(20)이 클록 복원에 성공한 경우, 싱크 신호 송신부(110)는 내부 회로로부터 제공된 데이터를 송신 샘플링 클록(t_clk)으로 샘플하여 싱크 채널(S)을 통하여 수신측(20)으로 전송할 수 있다.In another embodiment, when the receiving side 20 succeeds in recovering the clock, the sync signal transmitting unit 110 samples the data provided from the internal circuit with a transmission sampling clock t_clk, and then the receiving side 20 through the sync channel S. ).

복수의 채널들(Ch.s, Ch.a,..., Ch.n)은 싱크 버퍼(TBs)가 출력한 싱크 신호를 제공받고 수신측(20)의 싱크 수신 버퍼(RBs)에 제공하는 싱크 채널(Ch.s)과, 송신측(10)의 송신 버퍼(Tba, ..., Tbn)이 출력한 데이터를 제공받고, 수신측(20)의 수신 버퍼(Rba, ..., Rbn)에 제공하는 데이터 채널(Ch.a, ..., Ch.b)들을 포함한다. The plurality of channels (Ch.s, Ch.a,..., Ch.n) receive the sync signal output from the sync buffer TBs and provide it to the sync receive buffer RBs of the receiving side 20. A sync channel (Ch.s) and data output from the transmission buffers (Tba, ..., Tbn) of the transmission side 10 are provided, and the reception buffers (Rba, ..., Rbn) of the reception side 20 are provided. ) To provide data channels (Ch.a, ..., Ch.b).

수신측(20)은 싱크 채널(Ch.s)로부터 싱크 신호를 제공받아 클록을 복원하는 클록 복원부(210)와, 복원된 클록의 위상을 조절하여 샘플링 클록을 형성하는 샘플링 클록 형성부(220) 및 데이터 채널(Ch.a,..., Ch. n)을 통하여 데이터들을 제공받고 샘플링 클록으로 샘플하여 출력하는 데이터 수신부(230)을 포함한다. The receiving side 20 receives a sync signal from a sync channel (Ch.s) and restores a clock, and a sampling clock forming unit 220 that forms a sampling clock by adjusting a phase of the restored clock. ) And data channels (Ch.a,..., Ch.n), and a data receiving unit 230 that samples and outputs a sample with a sampling clock.

클록 복원부(210)는 싱크 채널(Ch.s)로부터 싱크 신호를 제공받는 싱크 수신 버퍼(RBs)와, 클록(CLK)을 복원하는 클록 복원 회로(212)를 포함한다. The clock recovery unit 210 includes a sync reception buffer RBs receiving a sync signal from the sync channel Ch.s, and a clock recovery circuit 212 recovering the clock CLK.

도 1로 예시된 실시예에서, 싱크 수신 버퍼(RBs)는 싱크 신호를 수신하고, 전압 및/또는 전류를 증폭하여 클록 복원 회로(212)에 제공한다. 클록 복원 회로(212)는 클록 데이터 복원 회로(CDR, clock data recovery circuit)를 포함하며, 클록 데이터 복원 회로는 싱크 신호를 이용하여 클록을 복원하고, 싱크 신호에 포함된 데이터를 복원된 클록으로 샘플하여 제공할 수 있다. 도시되지 않은 다른 실시예에서, 클록 복원부(210)는 위상 고정 루프(phase locked lood)를 포함하며, 위상 고정 루프는 싱크 신호를 이용하여 클록을 복원하고, 복원된 클록(CLK)을 제공할 수 있다.In the embodiment illustrated in FIG. 1, the sync reception buffer RBs receives a sync signal, amplifies a voltage and/or current, and provides the amplified voltage and/or current to the clock recovery circuit 212. The clock recovery circuit 212 includes a clock data recovery circuit (CDR), and the clock data recovery circuit restores a clock using a sync signal, and samples the data included in the sync signal with the restored clock. Can be provided. In another embodiment not shown, the clock recovery unit 210 includes a phase locked loop, and the phase locked loop restores a clock using a sync signal and provides a restored clock CLK. I can.

샘플링 클록 형성부(220)는 클록 복원부(210)가 복원한 클록(CLK)으로부터 위상을 조절하여 수신 샘플링 클록(RxCLKa, ..., RxCLKn)을 형성한다. The sampling clock forming unit 220 adjusts the phase from the clock CLK restored by the clock recovery unit 210 to form the reception sampling clocks RxCLKa, ..., RxCLKn.

송신측(10)의 송신 샘플링 클록(t_clk)과, 수신측(20)이 복원한 클록(CLK)은 비록 클록 제공부(120)가 형성한 클록 신호들 또는 그로부터 복원된 클록이나, 송신측(10)과 수신측(20)에 제공되는 전압 차이 등을 포함하는 전기적 환경 차이, 송신측(10)과 수신측(20)을 형성하는 공정상 차이, 온도 차이 및 전송되는 경로 차이에 의하여 위상 스큐(phase skew)가 발생한다. 수신 버퍼(Rba, ..., Rbn)가 출력한 데이터를 복원된 클록(CLK)으로 샘플하는 경우에는 위상 스큐 때문에 송신된 데이터와 샘플된 데이터가 서로 정합(match)되지 않을 수 있다. The transmission sampling clock t_clk of the transmission side 10 and the clock CLK restored by the reception side 20 are clock signals formed by the clock providing unit 120 or a clock restored therefrom, or the transmission side ( 10) The phase skew due to the difference in the electrical environment including the voltage difference provided to the receiving side 20 and the transmission side 20, the difference in the process of forming the transmitting side 10 and the receiving side 20, the temperature difference, and the difference in the transmitted path. (phase skew) occurs. When the data output from the reception buffers Rba, ..., Rbn is sampled with the restored clock CLK, the transmitted data and the sampled data may not match each other due to phase skew.

샘플링 클록 형성부(220)는 위상 조절을 수행하여 위상 스큐에 의한 영향을 제거할 수 있다. 도 3은 어느 한 데이터 채널에서의 위상 조정과정을 설명하기 위한 예시적 타이밍 도들이다. 도 3을 참조하면, 송신측(10)은 위상 조정이 수행될 데이터 채널을 통하여 수신측(20)으로 훈련 패턴(r_ts)을 송신하고, 싱크 채널을 통하여 싱크 신호를 송신한다. 훈련 패턴(r_ts)은 송신 샘플링 클록(t_clk)으로 샘플되어 전송된 것으로 송신측(10)과 수신측(20) 사이에 상호 미리 정해진(mutually predetermined) 시퀀스를 가진다. The sampling clock forming unit 220 may remove the influence of the phase skew by performing phase adjustment. 3 are exemplary timing diagrams for explaining a phase adjustment process in one data channel. Referring to FIG. 3, the transmitting side 10 transmits a training pattern r_ts to the receiving side 20 through a data channel on which phase adjustment is to be performed, and transmits a sync signal through a sync channel. The training pattern r_ts is sampled and transmitted with a transmission sampling clock t_clk, and has a mutually predetermined sequence between the transmitting side 10 and the receiving side 20.

클록 복원부(210)는 싱크 신호로부터 클록(CLK)을 복원하여 샘플링 클록 형성부(220)에 제공한다. 샘플링 클록 형성부(220)는 제공된 클록으로부터 φa 위상을 가지는 예비 클록(pre_clka)을 형성하여 데이터 샘플부(232)에 제공한다. 데이터 샘플부(232)는 제공된 예비 클록(pre_clka)으로 수신한 훈련 패턴(r_ts)을 샘플한다. The clock recovery unit 210 restores the clock CLK from the sync signal and provides it to the sampling clock forming unit 220. The sampling clock forming unit 220 forms a preliminary clock pre_clk a having a phase φ a from the provided clock and provides it to the data sample unit 232. The data sample unit 232 samples the received training pattern r_ts with the provided pre_clk a.

도 3에 도시된 바와 같이 데이터 샘플부(232)가 샘플링을 수행하는 예비 클록(pre_clka)의 상승 에지(rising edge)는 패턴(r_ts)의 비트 천이 구간내에 있으므로 패턴(r_ts)을 샘플한 결과가 송신된 훈련 패턴과 일치함을 보장할 수 없다. As shown in FIG. 3, the rising edge of the preliminary clock pre_clka where the data sample unit 232 performs sampling is within the bit transition period of the pattern r_ts, so the result of sampling the pattern r_ts is It cannot be guaranteed that it matches the transmitted training pattern.

샘플링 클록 형성부(220)는 클록(clk)의 위상을 조절하여 φb위상을 가지는 예비 클록(pre_clkb)를 형성하여 데이터 샘플부(232)에 제공한다. 데이터 샘플부(232)가 샘플링을 수행하는 예비 클록(pre_clkb)의 상승 에지는 패턴 패턴(r_ts)의 비트 천이 구간을 벗어나 위치하므로 샘플된 결과와 훈련 패턴(r_ts)이 일치한다. The sampling clock forming unit 220 adjusts the phase of the clock clk to form a preliminary clock pre_clk b having a φb phase and provides it to the data sample unit 232. Since the rising edge of the preliminary clock pre_clkb that the data sample unit 232 performs sampling is located outside the bit transition period of the pattern pattern r_ts, the sampled result and the training pattern r_ts coincide.

샘플링 클록 형성부(220)는 클록(clk)의 위상을 순차적으로 변화시키면서 예비 클록들을 형성하고, 형성된 예비 클록을 순차적으로 데이터 샘플부(232)에 제공한다. 데이터 샘플부(232)는 제공받은 예비클록을 이용하여 패턴(r_ts)을 샘플하고, 미리 정해진 훈련 패턴과의 일치 여부를 판단하여 수신 샘플링 클록을 형성한다(S200).The sampling clock forming unit 220 forms preliminary clocks while sequentially changing the phase of the clock clk, and sequentially provides the formed preliminary clocks to the data sample unit 232. The data sample unit 232 samples the pattern r_ts using the provided preliminary clock, determines whether it matches a predetermined training pattern, and forms a reception sampling clock (S200).

도 3을 참조하면, φk위상을 예비 클록(pre_clkk)은 상승 에지가 패턴(r_ts)의 비트 천이 구간을 벗어나 위치하므로 데이터 샘플부(232)는 유효하게 패턴(r_ts)을 샘플할 수 있다. 그러나, φk + 1위상을 가지는 예비 클록(pre_clkk + 1)은 상승 에지가 패턴(r_ts)의 비트 천이 구간 내에 위치하므로, 유효하게 패턴(r_ts)을 샘플할 수 없다. Referring to FIG. 3, the preliminary clock (pre_clk k ) for the φ k phase is located outside the bit transition period of the pattern (r_ts), so the data sample unit 232 can effectively sample the pattern (r_ts). . However, the preliminary clock (pre_clk k + 1 ) having φ k + 1 phase cannot effectively sample the pattern (r_ts) because the rising edge is located within the bit transition period of the pattern (r_ts).

일 실시예로, 샘플링 클록 형성부(220)은 유효하게 패턴을 샘플할 수 있는 제b 위상(φb)을 가지는 예비 클록(pre_clkb) 내지 제k 위상(φk)을 가지는 예비 클록(pre_clkk) 중 어느 하나를 수신 샘플링 클록(RxCLK)으로 선택하여 수신측이 제공한 데이터를 샘플한다.In one embodiment, the sampling clock formation unit 220 is pre-clock having effectively the b-phase to sample the pattern (φ b), a preliminary clock (pre_clk b)) to (k phase (φ k) having (pre_clk The data provided by the receiving side is sampled by selecting any one of k) as the receiving sampling clock (RxCLK).

다른 실시예로, 샘플링 클록 형성부(220)는 패턴을 유효하게 샘플할 수 있는 예비 클록의 위상 범위를 파악하고, 위상 범위의 가운데 위상을 가지는 예비 클록을 수신 샘플링 클록(r_clk)으로 선택할 수 있다. 일 예로, 패턴을 유효하게 샘플할 수 있는 예비 클록의 위상이 3개의 연속된 제1 위상(φ1), 제2 위상(φ2) 및 제3 위상(φ3) 이라면 송신측은 가운데 위치하는 제2 위상(φ2)을 가지는 예비 클록을 수신 샘플링 클록으로 선택할 수 있다. In another embodiment, the sampling clock forming unit 220 may determine a phase range of a preliminary clock that can effectively sample a pattern, and select a preliminary clock having a phase in the middle of the phase range as the reception sampling clock r_clk. . For example, if the phases of the preliminary clock that can effectively sample the pattern are three consecutive first phases (φ1), second phases (φ2), and third phases (φ3), the transmitting side is at the center of the second phase ( A preliminary clock with φ2) can be selected as the receive sampling clock.

다른 예로, 패턴을 유효하게 샘플할 수 있는 예비 클록의 위상이 4개의 연속된 제1 위상(φ1), 제2 위상(φ2), 제3 위상(φ3) 및 제4 위상(φ4)이라면 송신측은 가운데 위치하는 제2 위상(φ2) 및 제3 위상(φ3) 중 어느 하나를 선택하여 수신 샘플링 클록으로 선택할 수 있다. As another example, if the phase of the preliminary clock that can effectively sample the pattern is four consecutive first phase (φ1), second phase (φ2), third phase (φ3), and fourth phase (φ4), the transmitting side is Any one of the centered second phase φ2 and the third phase φ3 may be selected as a reception sampling clock.

일 실시예로, 위상 조정 단계는 각 데이터 채널별로 순차적으로 수행될 수 있다. 일 예로, 샘플링 클록 형성부(220)는 어느 한 채널의 데이터 샘플부와 위상 조정을 수행한 후, 다른 채널의 데이터 샘플부와 위상 조정을 수행할 수 있다. In an embodiment, the phase adjustment step may be sequentially performed for each data channel. For example, the sampling clock forming unit 220 may perform phase adjustment with the data sample unit of one channel and then perform phase adjustment with the data sample unit of another channel.

다른 실시예로, 위상 조정 단계는 복수의 데이터 채널에서 함께 수행될 수 있다. 일 예로, 샘플링 클록 형성부(220)는 복수의 데이터 샘플부들에 동일한 위상을 가지는 예비 클록을 제공한다. 샘플링 클록 형성부(220)는 각 채널별로 샘플된 결과와 훈련 패턴을 비교하여 채널별 샘플링 클록의 위상을 선택할 수 있다. In another embodiment, the phase adjustment step may be performed together in a plurality of data channels. For example, the sampling clock forming unit 220 provides a preliminary clock having the same phase to a plurality of data sample units. The sampling clock forming unit 220 may select a phase of the sampling clock for each channel by comparing the sampled result for each channel with the training pattern.

도 4는 수신측(20)의 다른 실시예를 개요적으로 도시한 블록도이다. 도 4를 참조하면, 클록 데이터 복원 회로(212)는 싱크 신호로부터 서로 다른 위상을 가지는 복수의 클록을 형성할 수 있으며, 이들을 각각의 데이터 샘플부(232a, ..., 232n)에 제공할 수 있다.4 is a block diagram schematically showing another embodiment of the receiving side 20. Referring to FIG. 4, the clock data recovery circuit 212 may form a plurality of clocks having different phases from a sync signal, and provide them to each of the data sample units 232a, ..., 232n. have.

데이터 샘플부(232a, ..., 232n)는 제공된 서로 다른 위상을 가지는 클록으로 훈련 패턴을 샘플한다. 데이터 샘플부(232a, ..., 232n) 및 클록 복원부(210)는 위에서 설명된 실시예와 유사하게 유효하게 훈련 패턴을 샘플할 수 있는 위상을 가지는 클록을 수신 샘플링 클록으로 선택하고, 데이터 샘플부(232a, ..., 232n)는 각 채널별로 선택된 수신 샘플링 클록을 제공할 수 있다.The data sample units 232a, ..., 232n samples the training pattern with clocks having different phases provided. Similar to the above-described embodiment, the data sample units 232a, ..., 232n and the clock recovery unit 210 select a clock having a phase capable of effectively sampling the training pattern as the reception sampling clock, and The sample units 232a, ..., 232n may provide a reception sampling clock selected for each channel.

위에서 설명된 과정을 통하여 형성된 샘플링 클록의 위상은 공정, 온도, 전압 등의 조건에 의하여 변화할 수 있으며, 채널별로 동일하거나, 상이할 수 있다. 다만, 주파수는 서로 동일할 수 있다.The phase of the sampling clock formed through the above-described process may change depending on conditions such as process, temperature, voltage, and the like, and may be the same or different for each channel. However, the frequencies may be the same.

송신측(10)이 디스플레이에서의 타이밍 콘트롤러이고, 수신측(20)이 디스플레이 드라이버인 경우에, 수신 샘플링 클록들을 형성하는 단계는 주기적으로 반복되는 블랭크 구간(blank period)에서 수행될 수 있다.When the transmitting side 10 is a timing controller in the display and the receiving side 20 is a display driver, the step of forming the reception sampling clocks may be performed in a blank period repeated periodically.

수신 버퍼(Rba, ..., Rbn)는 송신측(10)이 복수의 채널들(Ch.s, Ch.a, ..., Ch.n)로 전송한 신호의 전압 및/또는 전류를 증폭하여 샘플링부(232a, ..., 232n)에 제공한다. 샘플링부(232a, ..., 232n)는 제공된 데이터를 채널별 샘플링 클록으로 샘플하여 데이터를 복원할 수 있다(S300).Receiving buffers (Rba, ..., Rbn) store the voltage and/or current of the signal transmitted by the transmitting side 10 to a plurality of channels (Ch.s, Ch.a, ..., Ch.n). It is amplified and provided to the sampling units 232a, ..., 232n. The sampling units 232a, ..., 232n may sample the provided data with a sampling clock for each channel to restore data (S300).

종래 기술은 데이터를 전송하는 각 채널별로 송신 샘플링 클록을 형성하기 위한 위상 고정 루프와, 송신된 데이터로부터 클록을 복원하는 클록 데이터 복원 회로를 구비하였다. 따라서 채널 개수가 증가함에 따라 위상 고정 루프 및 클록 데이터 복원 회로를 형성하기 위한 다이 면적이 증가하였다. The prior art includes a phase locked loop for forming a transmission sampling clock for each channel transmitting data, and a clock data recovery circuit for recovering a clock from transmitted data. Accordingly, as the number of channels increases, the die area for forming the phase locked loop and the clock data recovery circuit increases.

그러나, 본 실시예에 의하면 하나의 클록 형성부가 형성하는 송신 샘플링 클록을 복수의 채널별로 공유하며, 하나의 클록 데이터 복원부가 클록을 복원하고, 각 채널별로 수신 샘플링 클록을 형성한다. 따라서, 채널 개수만큼 위상 고정 루프와 클록 데이터 복원 회로를 형성할 필요가 없어 다이 면적을 감소시킬 수 있다는 장점이 제공된다.However, according to the present embodiment, a transmission sampling clock formed by one clock forming unit is shared for each of a plurality of channels, and one clock data recovery unit restores the clock and forms a reception sampling clock for each channel. Accordingly, it is not necessary to form a phase locked loop and a clock data recovery circuit as much as the number of channels, thereby providing an advantage of reducing the die area.

본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Although it has been described with reference to the embodiments shown in the drawings in order to help understand the present invention, this is an embodiment for implementation and is only illustrative, and various modifications and equivalents from those of ordinary skill in the art. It will be appreciated that other embodiments are possible. Therefore, the true technical scope of the present invention should be determined by the appended claims.

10: 송신측 20: 수신측
TB1, TB2,TBn: 송신 버퍼 RB1,RB2, RB3: 수신 버퍼
Ch.1, Ch.2, Ch.3: 채널 CDR: 클록 데이터 복원부
PA: 위상 조절기 PCa, PCn: 샘플링부10: sending side 20: receiving side
TB1, TB2,TBn: transmit buffer RB1,RB2, RB3: receive buffer
Ch.1, Ch.2, Ch.3: channel CDR: clock data recovery unit
PA: phase adjuster PCa, PCn: sampling unit

Claims (19)

복수의 채널을 이용하여 송신측에서 수신측으로 데이터를 전송하는 통신 장치로, 상기 통신 장치는:
싱크 신호와 데이터 신호를 전송하는 송신측;
상기 싱크 신호를 전송하는 싱크 채널과 상기 데이터 신호를 전송하는 복수의 데이터 채널들을 포함하는 채널; 및
상기 싱크 신호로부터 클록을 복원하고, 상기 클록의 위상을 조정하여 상기 복수의 채널별 샘플링 클록들을 형성하고, 상기 샘플링 클록들로 상기 데이터 신호를 샘플하는 수신측을 포함하며,
상기 수신측은
상기 싱크 신호로부터 클록을 복원하는 클록 복원부와,
복원된 상기 클록으로부터 복수의 데이터 채널별 수신 샘플링 클록을 형성하는 샘플링 클록 형성부 및
상기 복수의 데이터 채널들로부터 각각 제공된 데이터를 샘플하는 상기 복수의 데이터 샘플부들을 포함하며,
상기 클록 형성부는 채널별 샘플링 클록들을 형성하여 복수의 데이터 샘플부에 각각 직접 제공하고,
상기 클록 복원부는 위상 고정 루프(PLL, Phase Locked Loop)를 포함하는 통신 장치.A communication device for transmitting data from a transmitting side to a receiving side using a plurality of channels, the communication device comprising:
A transmission side for transmitting a sync signal and a data signal;
A channel including a sync channel for transmitting the sync signal and a plurality of data channels for transmitting the data signal; And
And a receiving side configured to restore a clock from the sync signal, adjust a phase of the clock to form the sampling clocks for each channel, and sample the data signal with the sampling clocks,
The receiving side
A clock recovery unit for restoring a clock from the sync signal;
A sampling clock forming unit for forming a reception sampling clock for each of a plurality of data channels from the restored clock, and
And the plurality of data sample units that sample data provided from each of the plurality of data channels,
The clock forming unit forms sampling clocks for each channel and directly provides them to a plurality of data sample units, respectively,
The communication device of the clock recovery unit including a phase locked loop (PLL). 복수의 채널을 이용하여 송신측에서 수신측으로 데이터를 전송하는 통신 장치로, 상기 통신 장치는:
싱크 신호와 데이터 신호를 전송하는 송신측;
상기 싱크 신호를 전송하는 싱크 채널과 상기 데이터 신호를 전송하는 복수의 데이터 채널들을 포함하는 채널; 및
상기 싱크 신호로부터 클록을 복원하고, 상기 클록의 위상을 조정하여 상기 복수의 채널별 샘플링 클록들을 형성하고, 상기 샘플링 클록들로 상기 데이터 신호를 샘플하는 수신측을 포함하고,
상기 수신측은
상기 싱크 신호로부터 복원된 다른 위상을 가지는 복수의 클록들을 제공하는 클록 복원부 및
상기 복수의 데이터 채널들로부터 각각 제공된 데이터를 샘플하는 상기 복수의 데이터 샘플부들을 포함하며,
상기 클록 복원부는 채널별 샘플링 클록들을 형성하여 복수의 데이터 샘플부에 각각 직접 제공하고,
상기 클록 복원부는 위상 고정 루프(PLL, Phase Locked Loop)를 포함하는 통신 장치.A communication device for transmitting data from a transmitting side to a receiving side using a plurality of channels, the communication device comprising:
A transmission side for transmitting a sync signal and a data signal;
A channel including a sync channel for transmitting the sync signal and a plurality of data channels for transmitting the data signal; And
And a receiving side configured to recover a clock from the sync signal, adjust a phase of the clock to form the sampling clocks for each channel, and sample the data signal with the sampling clocks,
The receiving side
A clock recovery unit that provides a plurality of clocks having different phases restored from the sync signal, and
And the plurality of data sample units that sample data provided from each of the plurality of data channels,
The clock recovery unit forms sampling clocks for each channel and directly provides them to a plurality of data sample units, respectively,
The communication device of the clock recovery unit including a phase locked loop (PLL). 제1항 및 제2항 중 어느 한 항에 있어서,
상기 데이터 신호는 송신 샘플링 클록으로 샘플되고,
상기 싱크 신호는 상기 송신 샘플링 클록으로 샘플된 데이터 신호를 포함하는 통신 장치.The method according to any one of claims 1 and 2,
The data signal is sampled with a transmit sampling clock,
The sync signal includes a data signal sampled with the transmit sampling clock. 제1항 및 제2항 중 어느 한 항에 있어서,
상기 데이터 신호는 송신 샘플링 클록으로 샘플되고,
상기 싱크 신호는 상기 송신 샘플링 클록을 포함하는 통신 장치.The method according to any one of claims 1 and 2,
The data signal is sampled with a transmit sampling clock,
The communication device wherein the sync signal includes the transmit sampling clock. 제1항 및 제2항 중 어느 한 항에 있어서,
상기 송신측은,
송신 샘플링 클록을 형성하는 클록 형성부와,
상기 송신 샘플링 클록으로 샘플된 상기 데이터 신호를 상기 수신측에 제공하는 데이터 송신부를 포함하는 통신 장치.The method according to any one of claims 1 and 2,
The transmitting side,
A clock forming unit for forming a transmission sampling clock,
And a data transmission unit for providing the data signal sampled with the transmission sampling clock to the receiving side. 제5항에 있어서,
상기 송신측은,
상기 송신 샘플링 클록으로 샘플된 데이터인 싱크 신호를 상기 수신측에 제공하는 싱크 신호 송신부를 더 포함하는 통신 장치.The method of claim 5,
The transmitting side,
A communication device further comprising a sync signal transmitter for providing a sync signal, which is data sampled by the transmit sampling clock, to the receiving side. 제5항에 있어서,
상기 송신측은,
상기 송신 샘플링 클록인 싱크 신호를 상기 수신측에 제공하는 싱크 신호 송신부를 더 포함하는 통신 장치.The method of claim 5,
The transmitting side,
A communication device further comprising a sync signal transmitter for providing a sync signal, which is the transmission sampling clock, to the receiving side. 제6항에 있어서,
상기 싱크 신호 송신부는 상기 싱크 신호를 증폭하여 상기 싱크 채널에 제공하는 싱크 버퍼를 포함하며,
상기 데이터 송신부는 상기 데이터 신호를 증폭하여 상기 데이터 채널에 제공하는 데이터 송신 버퍼를 더 포함하는 통신 장치.The method of claim 6,
The sync signal transmitter includes a sync buffer for amplifying the sync signal and providing it to the sync channel,
The communication device further comprises a data transmission buffer for amplifying the data signal and providing the data to the data channel. 제7항에 있어서,
상기 싱크 신호 송신부는 상기 싱크 신호를 증폭하여 상기 싱크 채널에 제공하는 싱크 버퍼를 더 포함하며,
상기 데이터 송신부는 상기 데이터 신호를 증폭하여 상기 데이터 채널에 제공하는 데이터 송신 버퍼를 더 포함하는 통신 장치. The method of claim 7,
The sync signal transmitter further includes a sync buffer for amplifying the sync signal and providing it to the sync channel,
The communication device further comprises a data transmission buffer for amplifying the data signal and providing the data to the data channel. 제1항 및 제2항 중 어느 한 항에 있어서,
상기 클록 복원부는
위상 고정 루프(PLL) 및 클록 데이터 복원 회로(CDR circuit) 중 어느 하나를 포함하는 통신 장치.The method according to any one of claims 1 and 2,
The clock recovery unit
A communication device comprising any one of a phase locked loop (PLL) and a clock data recovery circuit (CDR circuit). 제1항에 있어서,
상기 샘플링 클록 형성부는,
상기 복원된 클록의 위상을 조정하여 상기 수신 샘플링 클록을 형성하는 통신 장치.The method of claim 1,
The sampling clock forming unit,
A communication device for forming the received sampling clock by adjusting the phase of the restored clock. 제2항에 있어서,
상기 클록 복원부는 상기 복수의 클록들 중 어느 하나를 선택하여 상기 샘플링 클록으로 상기 데이터 샘플부에 제공하는 통신 장치.



The method of claim 2,
The communication device for providing the clock recovery unit to the data sample unit by selecting one of the plurality of clocks as the sampling clock.



 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170146858A 2016-11-10 2017-11-06 Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same KR102225292B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160149456 2016-11-10
KR1020160149456 2016-11-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190130898A Division KR20190131459A (en) 2016-11-10 2019-10-21 Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same

Publications (2)

Publication Number Publication Date
KR20180052534A KR20180052534A (en) 2018-05-18
KR102225292B1 true KR102225292B1 (en) 2021-03-09

Family

ID=62453986

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170146858A KR102225292B1 (en) 2016-11-10 2017-11-06 Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same
KR1020190130898A KR20190131459A (en) 2016-11-10 2019-10-21 Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190130898A KR20190131459A (en) 2016-11-10 2019-10-21 Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same

Country Status (1)

Country Link
KR (2) KR102225292B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254067B1 (en) * 1995-02-06 2000-04-15 피셔 데이비드 에프. Multi-point to point communication system
KR101203457B1 (en) * 2012-04-26 2012-11-21 서울대학교산학협력단 Multi-channel serial link receiver with a central processing unit
KR101668234B1 (en) * 2014-07-02 2016-10-21 주식회사 아나패스 Bidirectional Communication Method and Bidirectional Communication Apparatus using thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254067B1 (en) * 1995-02-06 2000-04-15 피셔 데이비드 에프. Multi-point to point communication system
KR101203457B1 (en) * 2012-04-26 2012-11-21 서울대학교산학협력단 Multi-channel serial link receiver with a central processing unit
KR101668234B1 (en) * 2014-07-02 2016-10-21 주식회사 아나패스 Bidirectional Communication Method and Bidirectional Communication Apparatus using thereof

Also Published As

Publication number Publication date
KR20180052534A (en) 2018-05-18
KR20190131459A (en) 2019-11-26

Similar Documents

Publication Publication Date Title
US7526049B2 (en) Data sampling circuit and semiconductor integrated circuit
US10461918B2 (en) Data transmission system
US10025345B2 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
JP2008535085A (en) Method and apparatus for synchronizing data transferred over a multi-pin asynchronous serial interface
US10257795B2 (en) Signal conversion apparatus, signal restoration apparatus and information processing apparatus
US20210058226A1 (en) Sampling point identification for low frequency asynchronous data capture
US20200389244A1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
US12003275B2 (en) Clock synchronization apparatus, optical transmitter, optical receiver, and clock synchronization method
US20150256327A1 (en) Relay device, communication system and relay method
US10411874B2 (en) Asynchronous digital communication module
KR102225292B1 (en) Multi-Channel Communication Method and Multi-Channel Communication Apparatus using the Same
EP1526675A2 (en) Data transmission system and data transmission apparatus
EP1158415A2 (en) Parallel data interface
CN111404658B (en) Metastable state correction method
US20150063516A1 (en) Communication circuit and information processing device
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR102038831B1 (en) Transmitter, receiver and system including the same
US9467278B2 (en) Methods and apparatus for trimming of CDR clock buffer using phase shift of transmit data
JP6945198B2 (en) Clock recovery system
JPS60211558A (en) Data transfer system
CN115328849B (en) Chip combined structure for data transmission and reception
EP1381153A1 (en) Multiplexer input circuit with DLL phase detector
TW201412031A (en) Receiving circuit, clock recovery circuit, and communication system
JP2002368728A (en) Device and method for synchronizing received data sent in parallel through plurality of channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101003835; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20191121

Effective date: 20210125

GRNO Decision to grant (after opposition)
GRNT Written decision to grant