KR102223562B1 - Hybrid polysilicon heterojunction back contact cell - Google Patents

Hybrid polysilicon heterojunction back contact cell Download PDF

Info

Publication number
KR102223562B1
KR102223562B1 KR1020207010360A KR20207010360A KR102223562B1 KR 102223562 B1 KR102223562 B1 KR 102223562B1 KR 1020207010360 A KR1020207010360 A KR 1020207010360A KR 20207010360 A KR20207010360 A KR 20207010360A KR 102223562 B1 KR102223562 B1 KR 102223562B1
Authority
KR
South Korea
Prior art keywords
layer
solar cell
wide bandgap
doped
silicon substrate
Prior art date
Application number
KR1020207010360A
Other languages
Korean (ko)
Other versions
KR20200039850A (en
Inventor
피터 제이 쿠진스
데이비드 디 스미스
승 비 림
Original Assignee
선파워 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/333,904 external-priority patent/US8597970B2/en
Priority claimed from US13/333,908 external-priority patent/US8679889B2/en
Application filed by 선파워 코포레이션 filed Critical 선파워 코포레이션
Publication of KR20200039850A publication Critical patent/KR20200039850A/en
Application granted granted Critical
Publication of KR102223562B1 publication Critical patent/KR102223562B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형성되어, 제2 금속 격자선을 위한 접촉 개구들에 대한 필요성을 제거할 수 있다. 여러 이점들 중에서, 이 제조 방법은 고효율 태양 전지의 제조를 위한 감소된 열 공정, 감소된 에칭 단계, 증가된 효율, 및 단순화된 절차를 제공한다.A method of manufacturing a high-efficiency solar cell is disclosed. The method includes providing a thin dielectric layer and a doped polysilicon layer on the back side of the silicon substrate. Subsequently, both a high quality oxide layer and a wide bandgap doped semiconductor layer can be formed on the back and front surfaces of the silicon substrate. Subsequently, a metallization process of plating metal fingers on the doped polysilicon layer through the contact openings may be performed. The plated metal fingers may form a first metal grid line. The second metal grid line may be formed by directly plating a metal on the emitter region on the rear surface of the silicon substrate, thereby eliminating the need for contact openings for the second metal grid line. Among other advantages, this manufacturing method provides a reduced thermal process, a reduced etch step, increased efficiency, and a simplified procedure for the manufacture of high-efficiency solar cells.

Description

하이브리드 폴리실리콘 이종접합 배면 접점 전지{HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL}Hybrid polysilicon heterojunction back contact cell {HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL}

본 명세서에 기술된 발명 요지의 실시예는 일반적으로 태양 전지(solar cell) 제조에 관한 것이다. 더 구체적으로, 발명 요지의 실시예는 얇은 규소 태양 전지 및 제조 기술에 관한 것이다.Embodiments of the subject matter described herein generally relate to solar cell manufacturing. More specifically, embodiments of the subject matter relate to thin silicon solar cells and manufacturing techniques.

태양 전지는 태양 방사선을 전기 에너지로 변환시키기 위한 주지된 장치이다. 태양 전지는 반도체 처리 기술을 사용하여 반도체 웨이퍼 상에 제조될 수 있다. 태양 전지는 P-형 및 N-형 확산 영역들을 포함한다. 태양 전지에 부딪치는 태양 복사선은 확산 영역들로 이동하는 전자들 및 정공들을 생성함으로써, 확산 영역들 사이에 전압차를 생성한다. 배면 접점(backside contact) 태양 전지에서, 확산 영역들 및 이들에 결합된 금속 접촉 핑거(finger)들 둘 모두는 태양 전지의 배면 상에 있다. 접촉 핑거들은 외부 전기 회로가 태양 전지에 결합되게 하고 태양 전지에 의해 급전되게 한다.Solar cells are known devices for converting solar radiation into electrical energy. Solar cells can be fabricated on semiconductor wafers using semiconductor processing techniques. The solar cell includes P-type and N-type diffusion regions. Solar radiation striking the solar cell creates electrons and holes that move into the diffusion regions, thereby creating a voltage difference between the diffusion regions. In a backside contact solar cell, both the diffusion regions and metal contact fingers bonded to them are on the backside of the solar cell. The contact fingers allow external electrical circuits to be coupled to the solar cell and powered by the solar cell.

효율은, 태양 전지의 발전 능력에 직접 관련되기 때문에, 태양 전지의 중요한 특성이다. 따라서, 태양 전지의 제조 공정을 개선하고, 제조 비용을 절감하며, 효율을 높이기 위한 기술들이 일반적으로 바람직하다. 그러한 기술들은 열 공정들을 통해 규소 기판 상에 폴리실리콘 및 이종접합 층을 형성하는 것을 포함하는데, 여기서 본 발명은 태양 전지 효율의 증가를 고려한다. 이들 또는 다른 유사한 실시예가 본 발명의 배경 기술을 형성한다.Since efficiency is directly related to the power generation capability of a solar cell, it is an important characteristic of a solar cell. Therefore, techniques for improving the manufacturing process of the solar cell, reducing manufacturing cost, and increasing efficiency are generally desirable. Such techniques include forming a polysilicon and heterojunction layer on a silicon substrate via thermal processes, wherein the present invention contemplates an increase in solar cell efficiency. These or other similar embodiments form the background of the present invention.

유사한 도면 부호가 도면들 전체에 걸쳐 유사한 요소를 가리키는 첨부 도면과 관련하여 고려될 때, 상세한 설명 및 특허청구범위를 참조함으로써 발명 요지의 보다 완전한 이해가 얻어질 수 있다.
<도 1 내지 도 12>
도 1 내지 도 12는 본 발명의 일 실시예에 따라 제조되는 태양 전지의 단면도.
<도 13 내지 도 18>
도 13 내지 도 18은 본 발명의 다른 실시예에 따라 제조되는 태양 전지의 단면도.When like reference numerals are considered in connection with the accompanying drawings indicating like elements throughout the drawings, a more complete understanding of the subject matter may be obtained by referring to the detailed description and claims.
<Figures 1 to 12>
1 to 12 are cross-sectional views of a solar cell manufactured according to an embodiment of the present invention.
<Figs. 13 to 18>
13 to 18 are cross-sectional views of a solar cell manufactured according to another embodiment of the present invention.

하기 상세한 설명은 사실상 단지 예시적인 것이며, 발명 요지 또는 출원의 실시예 및 그러한 실시예의 사용을 제한하고자 의도되지 않는다. 본 명세서에 사용된 바와 같이, 단어 "예시적인"은 예, 사례 또는 일례로서 제공하는"을 의미한다. 본 명세서에 예시적으로 것으로 기술된 임의의 구현예는 다른 구현예들에 비해 바람직하거나 유리한 것으로 반드시 해석되는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 간략한 요약 또는 하기 상세한 설명에서 제시되는 임의의 표현된 또는 암시된 이론에 의해 제한되고자 하는 의도는 없다.The following detailed description is merely exemplary in nature and is not intended to limit the subject matter or embodiments of the application and the use of such embodiments. As used herein, the word “exemplary” means to serve as an example, instance, or example. Any embodiment described herein as illustrative is preferred or advantageous over other embodiments. In addition, there is no intention to be limited by any expressed or implied theory presented in the foregoing technical field, background, brief summary, or the following detailed description.

태양 전지를 제조하는 방법이 개시된다. 이 방법은 배면 상의 얇은 유전체 층, 및 얇은 유전체 층 위의 침착된 규소 층을 갖는 규소 기판을 제공하는 단계; 침착된 규소 층 위에 도핑 재료의 층을 형성하는 단계; 도핑 재료의 층 위에 산화물 층을 형성하는 단계; 상호교차형 패턴(interdigitated pattern)으로 산화물 층, 도핑 재료의 층, 및 침착된 규소 층을 부분적으로 제거하는 단계; 도핑 재료의 층으로부터의 도펀트를 침착된 규소 층으로 구동시키기 위해 온도를 상승시킴과 동시에 산화물 층을 성장시키는 단계; 침착된 규소 층을 도핑 재료의 층으로부터의 도펀트로 도핑시켜, 결정화되어진 도핑된 폴리실리콘 층을 형성하는 단계; 태양 전지의 배면 상에 와이드 밴드갭(wide band gap)의 도핑된 반도체 및 반사 방지 코팅을 침착시키는 단계; 및 태양 전지의 정면 상에 와이드 밴드갭의 도핑된 반도체 및 반사 방지 코팅을 침착시키는 단계를 포함한다.A method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back side and a deposited silicon layer over the thin dielectric layer; Forming a layer of a doping material over the deposited silicon layer; Forming an oxide layer over the layer of doped material; Partially removing the oxide layer, the layer of doped material, and the deposited silicon layer in an interdigitated pattern; Growing the oxide layer while raising the temperature to drive the dopant from the layer of doping material into the deposited silicon layer; Doping the deposited silicon layer with a dopant from the layer of doped material to form a crystallized doped polysilicon layer; Depositing a wide band gap doped semiconductor and antireflective coating on the back side of the solar cell; And depositing a wide bandgap doped semiconductor and antireflective coating on the front side of the solar cell.

태양 전지를 제조하는 다른 방법이 개시된다. 이 방법은 배면 상의 얇은 유전체 층, 및 얇은 유전체 층 위의 침착된 규소 층을 갖는 규소 기판을 제공하는 단계; 침착된 규소 층 위에 도핑 재료의 층을 형성하는 단계; 도핑 재료의 층 위에 산화물 층을 형성하는 단계; 상호교차형 패턴으로 산화물 층, 도핑 재료의 층, 및 침착된 규소 층을 부분적으로 제거하는 단계; 노출된 규소 기판을 에칭하여, 텍스처화된(texturized) 규소 영역을 형성하는 단계; 도핑 재료의 층으로부터의 도펀트를 침착된 규소 층으로 구동시키기 위해 온도를 상승시킴과 동시에 산화물 층을 성장시키는 단계; 침착된 규소 층을 도핑 재료의 층으로부터의 도펀트로 도핑시켜, 도핑된 폴리실리콘 층을 형성하는 단계; 태양 전지의 배면 상에 반사 방지 코팅 및 와이드 밴드갭의 도핑된 비정질 규소의 제1 후층(thick layer)을 덮는 단계; 태양 전지의 정면 상에 반사 방지 코팅 및 와이드 밴드갭의 도핑된 비정질 규소의 제2 박층(thin layer)을 덮는 단계를 포함하며, 박층은 후층의 두께의 10% 내지 30% 미만이다.Another method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back side and a deposited silicon layer over the thin dielectric layer; Forming a layer of a doping material over the deposited silicon layer; Forming an oxide layer over the layer of doped material; Partially removing the oxide layer, the layer of doped material, and the deposited silicon layer in an intersecting pattern; Etching the exposed silicon substrate to form a textured silicon region; Growing the oxide layer while raising the temperature to drive the dopant from the layer of doping material into the deposited silicon layer; Doping the deposited silicon layer with a dopant from the layer of doped material to form a doped polysilicon layer; Covering an anti-reflective coating and a first thick layer of doped amorphous silicon of the wide bandgap on the rear surface of the solar cell; Covering a second thin layer of doped amorphous silicon with an antireflection coating and a wide bandgap on the front side of the solar cell, the thin layer being 10% to less than 30% of the thickness of the thick layer.

태양 전지를 제조하는 또 다른 방법이 개시된다. 이 방법은 배면 상의 얇은 유전체 층, 및 얇은 유전체 층 위의 도핑된 규소 층을 갖는 규소 기판을 제공하는 단계; 도핑된 규소 층 위에 산화물 층을 형성하는 단계; 상호교차형 패턴으로 산화물 층 및 도핑된 규소 층을 부분적으로 제거하는 단계; 함산소(oxygenated) 환경에서 규소 기판을 가열함으로써 태양 전지의 배면 위에 산화규소 층을 성장시키는 단계 - 규소 층은 결정화되어 도핑된 폴리실리콘 층을 형성함 -; 태양 전지의 배면 상에 와이드 밴드갭의 도핑된 반도체를 침착시키는 단계; 및 태양 전지의 정면 상에 와이드 밴드갭의 도핑된 반도체 및 반사 방지 코팅을 침착시키는 단계를 포함한다.Another method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back side and a doped silicon layer over the thin dielectric layer; Forming an oxide layer over the doped silicon layer; Partially removing the oxide layer and the doped silicon layer in an intersecting pattern; Growing a silicon oxide layer on the back surface of the solar cell by heating the silicon substrate in an oxygenated environment, the silicon layer crystallizing to form a doped polysilicon layer; Depositing a wide bandgap doped semiconductor on the back side of the solar cell; And depositing a wide bandgap doped semiconductor and antireflective coating on the front side of the solar cell.

태양 전지를 제조하는 또 다른 방법이 개시된다. 이 방법은 배면 상의 얇은 유전체 층, 및 얇은 유전체 층 위의 도핑된 규소 층을 갖는 규소 기판을 제공하는 단계; 도핑된 규소 층 위에 산화물 층을 형성하는 단계; 상호교차형 패턴으로 산화물 층 및 도핑된 규소 층을 부분적으로 제거하는 단계; 노출된 규소 기판을 에칭하여 텍스처화된 규소 영역을 형성하는 단계; 함산소 환경에서 규소 기판을 가열함으로써 태양 전지의 배면 위에 산화규소 층을 성장시키는 단계 - 규소 층은 결정화되어 도핑된 폴리실리콘 층을 형성함 -; 태양 전지의 배면 상에 와이드 밴드갭의 도핑된 비정질 규소 및 반사 방지 코팅을 침착시키는 단계, 및 태양 전지의 정면 상에 와이드 밴드갭의 도핑된 비정질 규소 및 반사 방지 코팅을 침착시키는 단계를 포함한다.Another method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back side and a doped silicon layer over the thin dielectric layer; Forming an oxide layer over the doped silicon layer; Partially removing the oxide layer and the doped silicon layer in an intersecting pattern; Etching the exposed silicon substrate to form a textured silicon region; Growing a silicon oxide layer on the back surface of the solar cell by heating the silicon substrate in an oxygen-containing environment, the silicon layer crystallizing to form a doped polysilicon layer; Depositing a wide bandgap doped amorphous silicon and an antireflective coating on the back side of the solar cell, and depositing a wide bandgap doped amorphous silicon and an antireflection coating on the front side of the solar cell.

태양 전지를 제조하는 방법에 대한 또 다른 실시예가 개시된다. 이 방법은 배면 상의 얇은 유전체 층, 및 얇은 유전체 층 위의 도핑된 규소 층을 갖는 규소 기판을 제공하는 단계; 도핑된 규소 층 위에 산화물 층을 형성하는 단계; 상호교차형 패턴으로 산화물 층 및 도핑된 규소 층을 부분적으로 제거하는 단계; 노출된 규소 기판을 에칭하여, 텍스처화된 규소 영역을 형성하는 단계; 함산소 환경에서 규소 기판을 가열함으로써 태양 전지의 배면 위에 산화규소 층을 성장시키는 단계 - 규소 층은 결정화되어 도핑된 폴리실리콘 층을 형성함 -; 태양 전지의 정면 및 배면 위에 와이드 밴드갭의 도핑된 비정질 규소 및 반사 방지 코팅을 동시에 침착시키는 단계; 태양 전지의 정면 및 배면 위에 와이드 밴드갭의 도핑된 반도체 및 산화물 층을 부분적으로 제거하여 일련의 접촉 개구들을 형성하는 단계; 및 도핑된 폴리실리콘에 전기적으로 결합되는 제1 금속 격자 및 태양 전지의 배면 상의 이미터 영역에 전기적으로 결합되는 제2 금속 격자를 동시에 형성하는 단계를 포함한다.Another embodiment of a method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back side and a doped silicon layer over the thin dielectric layer; Forming an oxide layer over the doped silicon layer; Partially removing the oxide layer and the doped silicon layer in an intersecting pattern; Etching the exposed silicon substrate to form a textured silicon region; Growing a silicon oxide layer on the back surface of the solar cell by heating the silicon substrate in an oxygen-containing environment, the silicon layer crystallizing to form a doped polysilicon layer; Simultaneously depositing a wide bandgap doped amorphous silicon and an antireflective coating on the front and back surfaces of the solar cell; Forming a series of contact openings by partially removing the doped semiconductor and oxide layer of the wide bandgap over the front and rear surfaces of the solar cell; And simultaneously forming a first metal lattice electrically coupled to the doped polysilicon and a second metal lattice electrically coupled to the emitter region on a rear surface of the solar cell.

태양 전지를 제조하기 위한 개선된 기술은 규소 기판의 배면 상에 얇은 유전체 층 및 침착된 규소 층을 제공하는 것이다. 도핑된 폴리실리콘의 영역은 침착된 규소 층들 내로의 도펀트 구동에 의해 또는 도핑된 폴리실리콘 영역의 현장 형성(in-situ formation)에 의해 형성될 수 있다. 이어서, 산화물 층 및 와이드 밴드갭의 도핑된 반도체의 층이 태양 전지의 정면 및 배면 상에 형성될 수 있다. 하나의 변형예는 산화물의 형성 및 와이드 밴드갭 도핑된 반도체 형성에 앞서 전방 및 후방 표면들을 텍스처화하는 단계를 수반한다. 이어서, 도핑된 폴리실리콘 영역을 노출시키기 위해, 접촉 구멍들이 상부 층들을 통해 형성될 수 있다. 이어서, 도핑된 폴리실리콘 층 상으로의 접촉부들을 형성하기 위해 금속화 공정이 수행될 수 있다. 또한, 태양 전지의 배면 상의 도핑된 폴리실리콘의 영역들 사이에 위치되는 와이드 밴드갭의 반도체 층에 의해 형성된 규소 기판 상의 이미터 영역들에 금속을 직접 연결함으로써 제2 그룹의 접촉부들이 형성될 수 있다.An improved technique for manufacturing solar cells is to provide a thin dielectric layer and a deposited silicon layer on the back side of a silicon substrate. Regions of doped polysilicon may be formed by dopant driving into deposited silicon layers or by in-situ formation of doped polysilicon regions. Subsequently, an oxide layer and a layer of a wide bandgap doped semiconductor may be formed on the front and rear surfaces of the solar cell. One variation involves texturing the front and back surfaces prior to the formation of the oxide and the formation of the wide bandgap doped semiconductor. Subsequently, contact holes may be formed through the upper layers to expose the doped polysilicon region. Subsequently, a metallization process may be performed to form contacts on the doped polysilicon layer. In addition, the second group of contacts can be formed by directly connecting metal to emitter regions on the silicon substrate formed by the wide bandgap semiconductor layer positioned between regions of doped polysilicon on the rear surface of the solar cell. .

제조 공정들과 관련하여 수행되는 다양한 작업들이 도 1 내지 도 18에 도시되어 있다. 또한, 다양한 작업들 중 몇몇은 예시된 순서로 수행될 필요는 없으며, 본 명세서에 상세히 기술되지 않은 추가적인 기능을 갖는 더욱 포괄적인 절차, 공정 또는 제조 내에 통합될 수 있다.Various operations performed in connection with the manufacturing processes are shown in FIGS. 1 to 18. Further, some of the various tasks need not be performed in the order illustrated, and may be incorporated into a more comprehensive procedure, process, or manufacturing with additional functions not described in detail herein.

도 1 내지 도 3은 규소 기판(102), 얇은 유전체 층(106) 및 침착된 규소 층(104)을 포함하는 태양 전지(100)를 제조하기 위한 일 실시예를 도시한다. 일부 실시예들에서, 규소 기판(102)은 얇은 유전체 층(106)의 형성에 앞서, 세척, 폴리싱, 평탄화 및/또는 박화되거나 달리 처리될 수 있다. 얇은 유전체 층(106) 및 침착된 규소 층(104)이 열 공정을 통해 성장될 수 있다. 제1 산화물 층(110)이 뒤를 잇는 도핑 재료의 층(108)은, 통상의 침착 공정을 통해, 침착된 규소 층(104) 위에 침착될 수 있다. 도핑 재료의 층(108)은 도핑 재료 또는 도펀트(109)를 포함할 수 있지만, 인과 같은 n형(negative-type) 도핑 재료의 층 또는 붕소와 같은 p형(positive-type) 도핑 재료의 층으로 한정되지 않는다. 얇은 유전체 층(106) 및 침착된 규소 층(104)이 각각 열 공정에 의해 성장되는 것으로 또는 통상의 침착 공정을 통해 침착되는 것으로 기술되어 있지만, 본 명세서에 기술되거나 인용된 임의의 다른 형성, 침착, 또는 성장 공정 단계의 경우에서와 같이, 각각의 층 또는 물질은 임의의 적절한 공정을 사용하여 형성될 수 있다. 예를 들어, 형성이 기술되는 경우에, 화학 증착(CVD) 공정, 저압 CVD(LPCVD), 대기압 CVD(APCVD), 플라즈마-강화 CVD(PECVD), 열 성장, 스퍼터링뿐만 아니라 임의의 다른 원하는 기술이 사용될 수 있다. 이에 따라 그리고 유사하게, 도핑 재료(108)가 잉크젯 인쇄 또는 스크린 인쇄와 같은 침착 기술, 스퍼터, 또는 인쇄 공정에 의해 기판 상에 형성될 수 있다.1-3 show one embodiment for fabricating a solar cell 100 comprising a silicon substrate 102, a thin dielectric layer 106 and a deposited silicon layer 104. In some embodiments, the silicon substrate 102 may be cleaned, polished, planarized and/or thinned or otherwise processed prior to formation of the thin dielectric layer 106. The thin dielectric layer 106 and the deposited silicon layer 104 can be grown through a thermal process. A layer of doped material 108 followed by a first oxide layer 110 may be deposited over the deposited silicon layer 104 through a conventional deposition process. The layer of doping material 108 may include a doping material or dopant 109, but with a layer of a negative-type doping material such as phosphorus or a layer of a positive-type doping material such as boron. Not limited. While the thin dielectric layer 106 and the deposited silicon layer 104 are each described as being grown by a thermal process or deposited through a conventional deposition process, any other formation, deposition described or recited herein , Or as in the case of a growth process step, each layer or material may be formed using any suitable process. For example, where formation is described, a chemical vapor deposition (CVD) process, low pressure CVD (LPCVD), atmospheric pressure CVD (APCVD), plasma-enhanced CVD (PECVD), thermal growth, sputtering, as well as any other desired techniques are employed. Can be used. Accordingly and similarly, the doping material 108 may be formed on the substrate by a deposition technique such as inkjet printing or screen printing, sputtering, or a printing process.

도 4는 노출된 폴리실리콘 영역(124)을 형성하기 위해 재료 제거 공정을 수행한 후의 도 1 내지 도 3으로부터의 동일한 태양 전지(100)를 도시한다. 재료 제거 공정의 일부 예에는 마스크 및 에칭 공정, 레이저 융제(laser ablation) 공정, 및 다른 유사한 기술이 포함된다. 노출된 폴리실리콘 영역(124) 및 도핑 재료의 층(108)은 상호교차형 패턴을 비롯한 임의의 원하는 형상으로 형성될 수 있다. 마스킹 공정이 사용되는 경우, 이는 미리 정해진 상호교차형 패턴으로 마스크 잉크를 적용하기 위해 스크린 프린터 또는 잉크젯 프린터를 사용하여 수행될 수 있다. 따라서, 통상의 화학적 습식 에칭 기술이 사용되어 마스크 잉크를 제거하여서 노출된 폴리실리콘 영역(124)들 및 도핑 재료의 층(108)의 상호교차형 패턴을 초래할 수 있다. 적어도 일 실시예에서, 제1 산화물 층(110)의 일부 또는 전체가 제거될 수 있다. 이는 도 4 및 도 5에 도시된 바와 같이, 침착된 규소 층(104) 및 유전체 층(106)의 영역들이 제거되는 동일한 에칭 또는 융제 공정에서 수행될 수 있다.4 shows the same solar cell 100 from FIGS. 1-3 after performing a material removal process to form exposed polysilicon regions 124. Some examples of material removal processes include mask and etching processes, laser ablation processes, and other similar techniques. The exposed polysilicon regions 124 and the layer of doped material 108 can be formed into any desired shape, including an intersecting pattern. When a masking process is used, this can be done using a screen printer or an inkjet printer to apply the mask ink in a predetermined crossover pattern. Thus, conventional chemical wet etching techniques can be used to remove the mask ink resulting in a cross-sectional pattern of exposed polysilicon regions 124 and layer 108 of doping material. In at least one embodiment, some or all of the first oxide layer 110 may be removed. This can be done in the same etching or fusing process in which regions of the deposited silicon layer 104 and dielectric layer 106 are removed, as shown in FIGS. 4 and 5.

도 5를 참조하면, 태양 전지(100)는, 태양 방사선 수집의 증가를 위해, 노출된 폴리실리콘 영역(124)들을 에칭하여 태양 전지의 배면 상의 제1 텍스처화된 규소 영역(130) 및 태양 전지의 정면 상의 제2 텍스처화된 규소 영역(132)을 초래하는 제2 에칭 공정을 겪을 수 있다. 텍스처화된 표면은 유입 광을 산란시키기 위한 규칙적이거나 불규칙적인 형상화된 표면을 구비하여 태양 전지의 표면으로부터 다시 반사된 광량을 감소시키는 것일 수 있다.5, the solar cell 100, in order to increase solar radiation collection, by etching the exposed polysilicon regions 124, the first textured silicon region 130 and the solar cell on the rear surface of the solar cell. May undergo a second etching process resulting in a second textured silicon region 132 on the front side of the. The textured surface may be one that has a regular or irregularly shaped surface for scattering incoming light to reduce the amount of light reflected back from the surface of the solar cell.

도 6을 참조하면, 태양 전지(100)는 도핑 재료의 층(108)으로부터의 도핑 재료(109)를 침착된 규소 층(104)으로 구동하도록 가열(140)될 수 있다. 또한, 동일한 가열(140)은 도핑 재료의 층(108) 및 제1 텍스처화된 규소 영역(130) 위에 산화규소 또는 제2 산화물 층(112)을 형성할 수 있다. 이러한 공정 동안, 제3 산화물 층이 제2 텍스처화된 규소 영역(132) 위에 성장(114)될 수 있다. 산화물 층(112, 114)들 둘 모두는 고품질의 산화물을 포함할 수 있다. 고품질의 산화물은 개선된 패시베이션을 제공할 수 있는 섭씨 900도 초과의 온도에서의 열 산화에 의해 전형적으로 성장되는 저 인터페이스 상태 밀도(low interface state density) 산화물이다.Referring to FIG. 6, solar cell 100 may be heated 140 to drive doped material 109 from layer 108 of doped material into deposited silicon layer 104. Also, the same heating 140 may form a silicon oxide or a second oxide layer 112 over the layer 108 of doping material and the first textured silicon region 130. During this process, a third oxide layer may be grown 114 over the second textured silicon region 132. Both of the oxide layers 112 and 114 may comprise a high quality oxide. High quality oxides are low interface state density oxides that are typically grown by thermal oxidation at temperatures above 900 degrees Celsius that can provide improved passivation.

따라서, 도 7을 참조하면, 침착된 규소 층(104)은 도펀트 재료의 층(108)으로부터의 도핑 재료(109)로 도핑되어 도핑된 폴리실리콘 층(150)을 형성할 수 있다. 일 실시예에서, 도핑된 폴리실리콘 층을 형성하는 것은 도핑 재료의 층(108)으로부터의 도펀트(109)를 침착된 규소 층(104)으로 구동시키기 위해 온도를 상승시키는 동시에 산화물 층을 성장시킴으로써 수행될 수 있으며, 여기서 침착된 규소 층(104)을 도핑 재료의 층(108)으로부터의 도펀트(109)로 도핑시키는 것은 결정화되어진 도핑된 폴리실리콘 층 또는 도핑된 폴리실리콘 층(150)을 형성한다. 몇몇 실시예들 중 하나에서, 도핑된 폴리실리콘 층(150)은 p형 도핑 재료가 사용된다면 양으로 도핑된(positively doped) 폴리실리콘의 층을 포함할 수 있다. 예시된 실시예에서, 규소 기판(102)은 벌크 N-형 규소 기판을 포함한다. 일부 실시예들에서, 도핑된 폴리실리콘 층(150)은 n형 도핑 재료가 사용된다면 음으로 도핑된(negatively doped) 폴리실리콘의 층을 포함할 수 있다. 일 실시예에서, 규소 기판(102)은 벌크 P-형 규소 기판을 포함하여야 한다.Thus, referring to FIG. 7, the deposited silicon layer 104 can be doped with a doped material 109 from the layer 108 of a dopant material to form a doped polysilicon layer 150. In one embodiment, forming the doped polysilicon layer is performed by growing the oxide layer while increasing the temperature to drive the dopant 109 from the layer 108 of the doped material to the deposited silicon layer 104. Wherein doping the deposited silicon layer 104 with a dopant 109 from the layer 108 of doped material forms a doped polysilicon layer or doped polysilicon layer 150 that has been crystallized. In one of some embodiments, the doped polysilicon layer 150 may include a layer of positively doped polysilicon if a p-type doped material is used. In the illustrated embodiment, the silicon substrate 102 comprises a bulk N-type silicon substrate. In some embodiments, doped polysilicon layer 150 may include a layer of negatively doped polysilicon if an n-type doped material is used. In one embodiment, the silicon substrate 102 should comprise a bulk P-type silicon substrate.

도 8을 참조하면, 제1 와이드 밴드갭의 도핑된 반도체 층(160)이 태양 전지(100)의 배면 상에 침착될 수 있다. 일 실시예에서, 제1 와이드 밴드갭의 도핑된 반도체 층(160)은 적어도 10 ohm-cm의 비저항을 가지고서 부분적으로 전도성이다. 동일한 실시예에서, 이제 제1 텍스처화된 규소 영역(130)에 의해 그리고 제2 산화물 층(112)에 의해 덮이는 태양 전지의 배면의 영역들에서 이종접합으로서 작용하는 1.05 전자-볼트(eV) 초과의 밴드갭을 가질 수 있다. 와이드 밴드갭의 도핑된 반도체의 예들에는 탄화규소 및 알루미늄 갈륨 질화물이 포함된다. 전술된 특성 및 특징을 나타내는 임의의 다른 와이드 밴드갭의 도핑된 반도체 재료가 또한 사용될 수 있다. 제1 와이드 밴드갭의 도핑된 반도체 층(160)은 두꺼운 제1 와이드 밴드갭의 도핑된 비정질 규소 층으로 구성될 수 있다.Referring to FIG. 8, a doped semiconductor layer 160 of a first wide bandgap may be deposited on the rear surface of the solar cell 100. In one embodiment, the first wide bandgap doped semiconductor layer 160 is partially conductive with a resistivity of at least 10 ohm-cm. In the same embodiment, 1.05 electron-volts (eV) which now act as a heterojunction in the regions of the backside of the solar cell covered by the first textured silicon region 130 and by the second oxide layer 112. ) May have a band gap greater than. Examples of wide bandgap doped semiconductors include silicon carbide and aluminum gallium nitride. Any other wide bandgap doped semiconductor material exhibiting the properties and characteristics described above may also be used. The first wide bandgap doped semiconductor layer 160 may be formed of a thick first wide bandgap doped amorphous silicon layer.

도 9를 참조하면, 제2 와이드 밴드갭의 도핑된 반도체(162)는 태양 전지(100)의 정면 상의 제2 텍스처화된 규소 영역(132) 위에 침착될 수 있다. 일 실시예에서, 태양 전지(100)의 배면 및 정면 상의 와이드 밴드갭의 도핑된 반도체 층(160, 162)들 둘 모두는 와이드 밴드갭의 n형 도핑된 반도체를 포함할 수 있다. 다른 실시예에서, 제2 와이드 밴드갭의 도핑된 반도체(162)는 두꺼운 제1 와이드 밴드갭의 도핑된 반도체 층에 비해 상대적으로 얇을 수 있다. 따라서, 일부 실시예들에서, 얇은 제2 와이드 밴드갭의 도핑된 반도체 층은 두꺼운 제1 와이드 밴드갭의 도핑된 반도체 층의 두께의 10 내지 30%로 구성될 수 있다. 다른 실시예에서, 각각 태양 전지의 배면 및 정면 상의 와이드 밴드갭의 도핑된 반도체 층(160, 162)들 둘 모두는 와이드 밴드갭의 n형 도핑된 반도체 또는 와이드 밴드갭의 p형 도핑된 반도체를 포함할 수 있다. 후속적으로, 반사 방지 코팅(ARC)(170)이 동일한 공정에서 제2 와이드 밴드갭의 도핑된 반도체(162) 위에 침착될 수 있다. 다른 실시예에서, 반사 방지 코팅(170)은 동일한 공정에서 제1 와이드 밴드갭의 도핑된 반도체(160) 위에 침착될 수 있다. 일부 실시예에서, ARC(170)는 질화규소로 구성될 수 있다.Referring to FIG. 9, the second wide bandgap doped semiconductor 162 may be deposited over the second textured silicon region 132 on the front side of the solar cell 100. In one embodiment, both of the wide bandgap doped semiconductor layers 160 and 162 on the rear and front surfaces of the solar cell 100 may include a wide bandgap n-type doped semiconductor. In another embodiment, the doped semiconductor 162 of the second wide bandgap may be relatively thinner than the doped semiconductor layer of the thick first wide bandgap. Thus, in some embodiments, the thin second wide bandgap doped semiconductor layer may consist of 10 to 30% of the thickness of the thick first wide bandgap doped semiconductor layer. In another embodiment, both of the wide bandgap doped semiconductor layers 160 and 162 on the back and front surfaces of the solar cell, respectively, contain a wide bandgap n-type doped semiconductor or a wide bandgap p-type doped semiconductor. Can include. Subsequently, an anti-reflective coating (ARC) 170 may be deposited over the second wide bandgap doped semiconductor 162 in the same process. In another embodiment, the anti-reflective coating 170 may be deposited over the first wide bandgap doped semiconductor 160 in the same process. In some embodiments, the ARC 170 may be made of silicon nitride.

도 10은 일련의 접촉 개구(180)들을 형성하기 위한, 태양 전지(100)의 배면 상에서의 제1 와이드 밴드갭의 도핑된 반도체(160), 제2 산화물 층(112) 및 도핑 재료의 층(108)의 부분적인 제거를 도시한다. 일 실시예에서, 제거 기술은 융제 공정을 사용하여 달성될 수 있다. 하나의 그러한 융제 공정은 레이저 융제 공정이다. 다른 실시예에서, 제거 기술은 에칭 공정이 뒤를 잇는 마스크의 스크린 인쇄 또는 잉크젯 인쇄와 같은 임의의 통상의 에칭 공정들일 수 있다.10 shows a first wide bandgap doped semiconductor 160, a second oxide layer 112 and a layer of doped material on the back side of the solar cell 100 to form a series of contact openings 180 ( 108). In one embodiment, the removal technique can be achieved using a flux process. One such ablating process is a laser ablating process. In another embodiment, the removal technique may be any conventional etching processes, such as screen printing or inkjet printing of the mask followed by an etching process.

도 11을 참조하면, 제1 금속 격자 또는 격자선(190)이 태양 전지(100)의 배면 상에 형성될 수 있다. 제1 금속 격자선(190)은 접촉 개구(180)들 내에서 도핑된 폴리실리콘(150)에 전기적으로 결합될 수 있다. 일 실시예에서, 제1 금속 격자선(190)은 태양 전지에 의해 급전되도록 외부 전기 회로의 양극 전기 단자를 접속시키기 위해, 제1 와이드 밴드갭의 도핑된 반도체(160), 제2 산화물 층(112), 및 도핑 재료의 층(108)까지 접촉 개구(180)들을 통해 형성될 수 있다.Referring to FIG. 11, a first metal grid or grid line 190 may be formed on the rear surface of the solar cell 100. The first metal grid line 190 may be electrically coupled to the doped polysilicon 150 in the contact openings 180. In one embodiment, the first metal grid line 190 is a doped semiconductor 160 of a first wide bandgap, a second oxide layer ( 112 ), and a layer of doping material 108 through the contact openings 180.

도 12를 참조하면, 제2 금속 격자 또는 격자선(192)이 태양 전지(100)의 배면 상에 형성될 수 있으며, 제2 금속 격자선(192)은 제2 텍스처화된 규소 영역(132)에 전기적으로 결합된다. 일 실시예에서, 제2 금속 격자선(192)은 태양 전지에 의해 급전되도록 외부 전기 회로의 음극 전기 단자에 접속시키기 위해, 제1 와이드 밴드갭의 도핑된 반도체(160), 제2 산화물 층(112), 및 태양 전지의 배면의 영역들에서 이종접합으로서 작용하는 제1 텍스처화된 규소 영역(130)에 결합될 수 있다. 일부 실시예들에서, 도 11 및 도 12에서 참조되는 금속 격자선들의 형성은 전기도금 공정, 스크린 인쇄 공정, 잉크젯 공정, 알루미늄 금속 나노입자들로부터 형성된 금속 상의 도금, 또는 임의의 다른 금속화 또는 금속 형성 공정 단계를 통해 수행될 수 있다.Referring to FIG. 12, a second metal grid or grid line 192 may be formed on the rear surface of the solar cell 100, and the second metal grid line 192 is a second textured silicon region 132. Is electrically coupled to In one embodiment, the second metal grid line 192 is a doped semiconductor 160 of a first wide bandgap, a second oxide layer ( 112), and a first textured silicon region 130 that acts as a heterojunction in regions of the rear surface of the solar cell. In some embodiments, the formation of the metal grid lines referenced in FIGS. 11 and 12 is an electroplating process, a screen printing process, an inkjet process, plating on a metal formed from aluminum metal nanoparticles, or any other metallization or metal. It can be carried out through a forming process step.

도 13 내지 도 18은 태양 전지(200)를 제조하는 다른 실시예를 도시한다. 이하에서 달리 명시되지 않는다면, 도 13 내지 도 18에서 구성요소들을 지칭하는 데 사용되는 숫자 지시자들은 지수가 100만큼 증가한 것을 제외하고는, 전술된 도 1 내지 도 12의 구성요소들 또는 특징부들을 지칭하는 데 사용된 것과 유사하다.13 to 18 illustrate another embodiment of manufacturing the solar cell 200. Unless otherwise specified below, numerical indicators used to refer to elements in FIGS. 13 to 18 refer to the elements or features of FIGS. 1 to 12 described above, except that the index is increased by 100. It is similar to what was used to do.

도 13 및 도 14를 참조하면, 태양 전지(200)를 제조하기 위한 다른 실시예는 규소 기판(202) 위에 제1 산화물 층(210), 얇은 유전체 층(206), 도핑된 폴리실리콘 층(250)을 형성하는 단계를 포함할 수 있다. 규소 기판(202)은 위에서 유사하게 논의된 바와 같이, 얇은 유전체 층(206)의 형성에 앞서, 세척, 폴리싱, 평탄화, 및/또는 박화되거나 달리 처리될 수 있다. 제1 산화물 층(210), 유전체 층(206) 및 도핑된 폴리실리콘 층(250)은 열 공정을 통해 성장될 수 있다. 일 실시예에서, 함산소 환경에서 규소 기판(202)을 가열함으로써 태양 전지의 배면 위에 산화규소 층 또는 산화물 층(210)을 성장시키는데, 여기서 도핑된 규소 층이 결정화되어 도핑된 폴리실리콘 층(250)을 형성한다. 다른 실시예에서, 유전체 층(206) 위에 도핑된 폴리실리콘 층(250)을 성장시키는 단계는 붕소 도펀트와 같은 도핑 재료(209)로 구성될 수 있는 양으로 도핑된 폴리실리콘을 성장시키는 단계를 포함한다. 다른 실시예에서, 음으로 도핑된 폴리실리콘이 사용될 수 있다. 얇은 유전체 층(206) 및 도핑된 폴리실리콘 층(250)이 각각 열 공정에 의해 성장되는 것으로 또는 통상의 침착 공정을 통해 침착되는 것으로 기술되어 있지만, 본 명세서에 기술되거나 인용된 임의의 다른 형성, 침착 또는 성장 공정 단계의 경우에서와 같이, 각각의 층 또는 물질은 앞서 논의된 바와 같이 임의의 적절한 공정을 사용하여 형성될 수 있다.13 and 14, another embodiment for manufacturing the solar cell 200 is a first oxide layer 210, a thin dielectric layer 206, a doped polysilicon layer 250 over a silicon substrate 202. ) May include forming. The silicon substrate 202 may be cleaned, polished, planarized, and/or thinned or otherwise processed prior to formation of the thin dielectric layer 206, as discussed similarly above. The first oxide layer 210, the dielectric layer 206, and the doped polysilicon layer 250 may be grown through a thermal process. In one embodiment, a silicon oxide layer or oxide layer 210 is grown on the rear surface of the solar cell by heating the silicon substrate 202 in an oxygen-containing environment, wherein the doped silicon layer is crystallized and the doped polysilicon layer 250 ) To form. In another embodiment, growing the doped polysilicon layer 250 over the dielectric layer 206 includes growing the doped polysilicon in an amount that may be composed of a doped material 209 such as a boron dopant. do. In another embodiment, negatively doped polysilicon may be used. Although the thin dielectric layer 206 and the doped polysilicon layer 250 are each described as being grown by a thermal process or deposited through a conventional deposition process, any other formations described or recited herein, As in the case of the deposition or growth process step, each layer or material can be formed using any suitable process as discussed above.

태양 전지(200)는 통상의 마스킹 및 에칭 공정들을 사용하여 상호교차형 패턴으로 규소 기판(220)의 노출된 영역을 드러내기 위해, 제1 산화물 층(210), 도핑된 폴리실리콘 층(250) 및 유전체 층(206)을 부분적으로 제거함으로써 추가로 처리될 수 있다. 통상의 마스킹 및 에칭 공정들을 사용하는 경우에, 융제 공정이 사용될 수 있다. 융제 공정이 사용되는 경우에, 제1 산화물 층(210)은 도 14에 예시된 바와 같이, 도핑된 폴리실리콘 층(250) 위에 부분적으로 온전하게 남아 있을 수 있다. 다른 실시예에서, 에칭 공정과 결합된 스크린 인쇄 또는 잉크젯 인쇄 기술이 사용될 수 있다. 그러한 실시예에서, 제1 산화물 층(210)은 도핑된 폴리실리콘 층(250)으로부터 에칭 제거될 수 있다.The solar cell 200 includes a first oxide layer 210 and a doped polysilicon layer 250 in order to expose the exposed area of the silicon substrate 220 in an intersecting pattern using conventional masking and etching processes. And by partially removing the dielectric layer 206. In the case of using conventional masking and etching processes, a flux process may be used. When a flux process is used, the first oxide layer 210 may remain partially intact over the doped polysilicon layer 250, as illustrated in FIG. 14. In other embodiments, screen printing or inkjet printing techniques combined with an etching process may be used. In such an embodiment, the first oxide layer 210 may be etched away from the doped polysilicon layer 250.

도 15를 참조하면, 노출된 규소 기판(220) 및 태양 전지(200)의 정면 상의 노출된 영역이 동시에 에칭되어, 태양 방사선 수집을 증가시키기 위한 제1 텍스처화된 규소 표면(230) 및 제2 텍스처화된 규소 표면(232)을 형성할 수 있다.Referring to FIG. 15, the exposed silicon substrate 220 and the exposed area on the front surface of the solar cell 200 are etched at the same time, so that the first textured silicon surface 230 and the second are used to increase solar radiation collection. A textured silicon surface 232 may be formed.

도 16을 참조하면, 태양 전지(200)는 태양 전지(200)의 배면 상에 제2 산화물 층(212) 및 정면 상에 제3 산화물 층(214)을 형성하는 동안에, 섭씨 900도 초과의 온도로 가열(240)될 수 있다. 다른 실시예에서, 산화물 층(212, 214)들 둘 모두는 앞서 논의된 바와 같은 고품질의 산화물로 구성될 수 있다.Referring to FIG. 16, the solar cell 200 has a temperature of more than 900 degrees Celsius while forming the second oxide layer 212 on the rear surface of the solar cell 200 and the third oxide layer 214 on the front surface. It can be heated to 240. In another embodiment, both oxide layers 212 and 214 may be composed of a high quality oxide as discussed above.

도 17을 참조하면, 제1 와이드 밴드갭의 도핑된 반도체 층(260)은 태양 전지의 배면 및 정면 상에 동시에 침착될 수 있다. 제1 와이드 밴드갭의 도핑된 반도체 층(260)은 10 ohm-cm 초과의 비저항을 가지고서 부분적으로 전도성일 수 있다. 제1 와이드 밴드갭의 도핑된 반도체 층(260)은 또한 1.05 eV 초과의 밴드갭을 가질 수 있다. 부가적으로, 제1 와이드 밴드갭의 반도체 층은 태양 전지의 배면의 영역들에서 이종접합으로서 작용하여 제1 텍스처화된 규소 영역(230) 및 제2 산화물 층(212)을 덮을 수 있다.Referring to FIG. 17, the doped semiconductor layer 260 of the first wide bandgap may be simultaneously deposited on the rear and front surfaces of the solar cell. The doped semiconductor layer 260 of the first wide bandgap may be partially conductive with a resistivity of more than 10 ohm-cm. The first wide bandgap doped semiconductor layer 260 may also have a bandgap greater than 1.05 eV. Additionally, the semiconductor layer of the first wide bandgap may act as a heterojunction in regions of the rear surface of the solar cell to cover the first textured silicon region 230 and the second oxide layer 212.

제1 와이드 밴드갭의 도핑된 반도체 층(260)은 제2 와이드 밴드갭의 도핑된 반도체 층(262)보다 10% 내지 30% 더 두꺼울 수 있다. 다른 실시예들에서, 두께는 본 명세서에 기술된 기술들로부터 벗어남이 없이, 10% 미만 또는 30% 초과로 변동할 수 있다. 와이드 밴드갭의 도핑된 반도체 층(260, 262)들 둘 모두는 양으로 도핑된 반도체일 수 있지만, 상이한 기판 및 폴리실리콘 도핑된 극들을 갖는 다른 실시예들에서는, 음으로 도핑된 와이드 밴드갭의 반도체 층이 사용될 수 있다. 후속적으로, 반사 방지 코팅(ARC)(270)이 제2 와이드 밴드갭의 도핑된 반도체(262) 위에 침착될 수 있다. 일 실시예에서, 반사 방지 코팅(270)은 질화규소로 구성될 수 있다. 일부 실시예들에서, ARC는 제1 와이드 밴드갭의 도핑된 반도체 층(260) 위에 또한 침착될 수 있다.The doped semiconductor layer 260 of the first wide bandgap may be 10% to 30% thicker than the doped semiconductor layer 262 of the second wide bandgap. In other embodiments, the thickness may vary by less than 10% or more than 30%, without departing from the techniques described herein. Both of the wide bandgap doped semiconductor layers 260 and 262 may be positively doped semiconductors, but in other embodiments with different substrates and polysilicon doped poles, the negatively doped wide bandgap A semiconductor layer can be used. Subsequently, an anti-reflective coating (ARC) 270 may be deposited over the doped semiconductor 262 of the second wide bandgap. In one embodiment, the anti-reflective coating 270 may be made of silicon nitride. In some embodiments, the ARC may also be deposited over the doped semiconductor layer 260 of the first wide bandgap.

도 18을 참조하면, 제1 와이드 밴드갭의 도핑된 반도체 층(260) 및 제2 산화물 층(212)은, 도 10 내지 도 12를 참조하여 전술된 바와 같은 것과 유사한 형성 기술을 사용하여 이와 유사한 일련의 접촉 개구들을 형성하기 위해, 도핑된 폴리실리콘 층(250) 위에서 부분적으로 제거될 수 있다. 후속적으로, 제1 금속 격자선(290)이 태양 전지(200)의 배면 상에 형성될 수 있으며, 제1 금속 격자선(290)은 접촉 개구들 내에서 도핑된 폴리실리콘(250)에 전기적으로 결합될 수 있다. 제2 금속 격자선(292)이 태양 전지(200)의 배면 상에 형성될 수 있으며, 제2 금속 격자선(292)은 제1 텍스처화된 규소 영역 또는 N-형 이미터 영역(230)에 전기적으로 결합된다. 일 실시예에서, 제1 및 제2 금속 격자선들 둘 모두는 동시에 형성될 수 있다. 이어서, 태양 전지(200)를 포함하는 에너지 시스템의 다른 구성요소들에 의해 제1 및 제2 금속 격자선(290, 292)들에 추가 접촉이 이루어질 수 있다.Referring to FIG. 18, the doped semiconductor layer 260 and the second oxide layer 212 of the first wide bandgap are similar to those described above with reference to FIGS. It may be partially removed over the doped polysilicon layer 250 to form a series of contact openings. Subsequently, the first metal grid line 290 may be formed on the rear surface of the solar cell 200, and the first metal grid line 290 is electrically connected to the doped polysilicon 250 in the contact openings. Can be combined with The second metal grid line 292 may be formed on the rear surface of the solar cell 200, and the second metal grid line 292 is in the first textured silicon region or the N-type emitter region 230. Electrically coupled. In one embodiment, both the first and second metal grid lines may be formed at the same time. Subsequently, additional contact may be made to the first and second metal grid lines 290 and 292 by other components of the energy system including the solar cell 200.

전술한 상세한 설명에서 적어도 하나의 예시적인 실시예가 제시되었지만, 매우 많은 수의 변형예가 존재한다는 것을 이해하여야 한다. 또한, 본 명세서에 기술된 예시적인 실시예 또는 실시예들이 청구된 발명 요지의 범주, 적용가능성, 또는 구성을 어떠한 방식으로도 제한하도록 의도되지 않는다는 것을 이해하여야 한다. 오히려, 전술한 상세한 설명은 기술된 실시예 또는 실시예들을 구현하기 위한 편리한 지침을 당업자에게 제공할 것이다. 본 특허 출원의 출원 시점에 공지된 등가물 및 예측가능한 등가물을 포함하는 특허청구범위에 의해 한정되는 범주를 벗어나지 않고서 요소들의 기능 및 배열에 다양한 변경이 행해질 수 있다는 것을 이해하여야 한다.While at least one exemplary embodiment has been presented in the foregoing detailed description, it should be understood that there are a very large number of variations. Further, it is to be understood that the exemplary embodiments or embodiments described herein are not intended to limit in any way the scope, applicability, or configuration of the claimed subject matter. Rather, the foregoing detailed description will provide those skilled in the art with convenient guidance for implementing the described embodiment or embodiments. It should be understood that various changes may be made to the function and arrangement of elements without departing from the scope defined by the claims, including known equivalents and predictable equivalents at the time of filing of this patent application.

Claims (12)

규소 기판;
상기 규소 기판의 배면 상에 배치되는 산화물 층;
상기 규소 기판의 배면 상에 배치되고, 상기 산화물 층 상에 배치되는 제1 전도 형(conductivity type)의 와이드 밴드갭 도핑된 반도체의 층을 포함하는 제1 이미터 영역;
상기 규소 기판의 배면 상에 배치되는 유전체 층;
상기 규소 기판의 배면 상에 배치되고, 상기 유전체 층 상에 배치되는 제2 전도 형의 도핑된 폴리실리콘 층을 포함하는 제2 이미터 영역; 및
상기 제1 및 제2 이미터 영역 상에 각각 배치되고 전기적으로 연결되는 제1 및 제2 접점을 포함하는, 태양 전지.Silicon substrate;
An oxide layer disposed on the rear surface of the silicon substrate;
A first emitter region disposed on a rear surface of the silicon substrate and including a layer of a semiconductor doped with a wide bandgap of a first conductivity type disposed on the oxide layer;
A dielectric layer disposed on the rear surface of the silicon substrate;
A second emitter region disposed on a rear surface of the silicon substrate and including a doped polysilicon layer of a second conductivity type disposed on the dielectric layer; And
A solar cell comprising first and second contacts disposed on and electrically connected to each of the first and second emitter regions. 제1항에 있어서, 상기 와이드 밴드갭 도핑된 반도체의 층은 제2 이미터 영역의 일부분 위에 추가로 연장되는, 태양 전지.The solar cell of claim 1, wherein the layer of the wide bandgap doped semiconductor further extends over a portion of the second emitter region. 제2항에 있어서, 상기 도핑된 폴리실리콘 층과 상기 제2 이미터 영역의 일부분 위에 연장되는 와이드 밴드갭 도핑된 반도체의 일부분 사이에 배치되는 재료 층을 더 포함하고, 상기 재료 층은 제2 전도 형의 도펀트를 포함하는, 태양 전지.The method of claim 2, further comprising a material layer disposed between the doped polysilicon layer and a portion of the wide bandgap doped semiconductor extending over a portion of the second emitter region, wherein the material layer is a second conductive layer. A solar cell comprising a dopant of the type. 제3항에 있어서, 상기 제2 전도 형의 도펀트는 인(phosphorous) 도펀트인, 태양 전지. The solar cell according to claim 3, wherein the second conductivity type dopant is a phosphorous dopant. 제3항에 있어서, 상기 제2 전도 형의 도펀트는 붕소 도펀트인, 태양 전지.The solar cell of claim 3, wherein the second conductivity type dopant is a boron dopant. 제1항에 있어서, 상기 규소 기판은 N-형 벌크 규소인, 태양 전지.The solar cell of claim 1, wherein the silicon substrate is N-type bulk silicon. 제1항에 있어서, 상기 제1 이미터 영역의 와이드 밴드갭 도핑된 반도체 상에 반사 방지 코팅을 더 포함하는, 태양 전지.The solar cell of claim 1, further comprising an antireflection coating on the wide bandgap doped semiconductor in the first emitter region. 제7항에 있어서, 상기 반사 방지 코팅은 질화규소를 포함하는, 태양 전지.8. The solar cell of claim 7, wherein the antireflective coating comprises silicon nitride. 제1항에 있어서, 상기 규소 기판의 정면 상에 배치되는 와이드 밴드갭 도핑된 반도체의 제2 층을 더 포함하는, 태양 전지.The solar cell of claim 1, further comprising a second layer of a wide bandgap doped semiconductor disposed on a front surface of the silicon substrate. 제9항에 있어서, 상기 와이드 밴드갭 도핑된 반도체의 제2 층은 탄화규소 또는 알루미늄 갈륨 질화물을 포함하는, 태양 전지.10. The solar cell of claim 9, wherein the second layer of the wide bandgap doped semiconductor comprises silicon carbide or aluminum gallium nitride. 제9항에 있어서, 상기 와이드 밴드갭 도핑된 반도체의 제2 층 상에 배치되는 반사 방지 층을 더 포함하는, 태양 전지.10. The solar cell of claim 9, further comprising an antireflection layer disposed on the second layer of the wide bandgap doped semiconductor. 제1항에 있어서, 상기 와이드 밴드갭 도핑된 반도체는 탄화규소 또는 알루미늄 갈륨 질화물을 포함하는, 태양 전지.The solar cell of claim 1, wherein the wide bandgap doped semiconductor comprises silicon carbide or aluminum gallium nitride.
KR1020207010360A 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell KR102223562B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/333,908 2011-12-21
US13/333,904 US8597970B2 (en) 2011-12-21 2011-12-21 Hybrid polysilicon heterojunction back contact cell
US13/333,908 US8679889B2 (en) 2011-12-21 2011-12-21 Hybrid polysilicon heterojunction back contact cell
US13/333,904 2011-12-21
PCT/US2012/070709 WO2013096500A1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017298A Division KR102101408B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell

Publications (2)

Publication Number Publication Date
KR20200039850A KR20200039850A (en) 2020-04-16
KR102223562B1 true KR102223562B1 (en) 2021-03-04

Family

ID=48669465

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020147019770A KR101991791B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell
KR1020197017298A KR102101408B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell
KR1020207010360A KR102223562B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020147019770A KR101991791B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell
KR1020197017298A KR102101408B1 (en) 2011-12-21 2012-12-19 Hybrid polysilicon heterojunction back contact cell

Country Status (7)

Country Link
JP (4) JP6208682B2 (en)
KR (3) KR101991791B1 (en)
CN (2) CN104011881B (en)
AU (4) AU2012358982B2 (en)
DE (1) DE112012005381T5 (en)
TW (2) TWI559563B (en)
WO (1) WO2013096500A1 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054255B2 (en) 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
CN103594541B (en) * 2013-10-12 2017-01-04 南昌大学 Polycrystalline silicon/monocrystalline silicon heterojunction structure for solaode and preparation method thereof
US9196758B2 (en) * 2013-12-20 2015-11-24 Sunpower Corporation Solar cell emitter region fabrication with differentiated p-type and n-type region architectures
WO2015122242A1 (en) * 2014-02-13 2015-08-20 シャープ株式会社 Back-junction photoelectric conversion element and solar photovoltaic power generation system
US9837576B2 (en) * 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
US9520507B2 (en) * 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
US9997652B2 (en) * 2015-03-23 2018-06-12 Sunpower Corporation Deposition approaches for emitter layers of solar cells
US11355657B2 (en) * 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US9525083B2 (en) * 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
US20160284917A1 (en) * 2015-03-27 2016-09-29 Seung Bum Rim Passivation Layer for Solar Cells
FR3037721B1 (en) * 2015-06-19 2019-07-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives PROCESS FOR PRODUCING A PHOTOVOLTAIC CELL WITH HETEROJUNCTION AND PHOTOVOLTAIC CELL THUS OBTAINED
WO2017047375A1 (en) * 2015-09-14 2017-03-23 シャープ株式会社 Photoelectric conversion element, solar cell module provided with same, and photovoltaic power generation system
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
CN107611183B (en) * 2016-06-30 2020-06-19 比亚迪股份有限公司 Cell, cell matrix, solar cell and preparation method of cell
US11233162B2 (en) * 2017-03-31 2022-01-25 The Boeing Company Method of processing inconsistencies in solar cell devices and devices formed thereby
CN111108609A (en) 2017-09-22 2020-05-05 荷兰应用自然科学研究组织Tno Interdigitated back contact solar cell with p-type conductivity
CN109308470B (en) * 2018-09-28 2021-01-01 武汉华星光电技术有限公司 Fingerprint sensing device and manufacturing method thereof
CN111834470A (en) * 2019-03-26 2020-10-27 福建金石能源有限公司 Cross-mesh electrical contact back contact heterojunction battery and assembly manufacturing method
CN113284794B (en) * 2021-02-25 2023-03-24 宁夏隆基乐叶科技有限公司 Doping method of silicon substrate, solar cell and manufacturing method of solar cell
CN115548155A (en) 2021-06-30 2022-12-30 晶科绿能(上海)管理有限公司 Solar cell and photovoltaic module
CN114823973A (en) * 2022-04-20 2022-07-29 通威太阳能(眉山)有限公司 P-type back contact solar cell and preparation method thereof
CN114792743A (en) * 2022-05-05 2022-07-26 通威太阳能(眉山)有限公司 Solar cell, preparation method thereof and photovoltaic system
CN115312633B (en) * 2022-10-11 2023-02-17 金阳(泉州)新能源科技有限公司 Mask-layer-free combined passivation back contact battery and preparation method thereof
CN117810310A (en) * 2024-02-29 2024-04-02 浙江晶科能源有限公司 Solar cell preparation method, solar cell and photovoltaic module

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
US5057439A (en) * 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
US7119271B2 (en) * 2001-10-12 2006-10-10 The Boeing Company Wide-bandgap, lattice-mismatched window layer for a solar conversion device
JP4511146B2 (en) * 2003-09-26 2010-07-28 三洋電機株式会社 Photovoltaic element and manufacturing method thereof
EP1763086A1 (en) * 2005-09-09 2007-03-14 Interuniversitair Micro-Elektronica Centrum Photovoltaic cell with thick silicon oxide and silicon nitride passivation and fabrication method
US7375378B2 (en) * 2005-05-12 2008-05-20 General Electric Company Surface passivated photovoltaic devices
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
US20070169808A1 (en) * 2006-01-26 2007-07-26 Kherani Nazir P Solar cell
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
TW200947725A (en) * 2008-01-24 2009-11-16 Applied Materials Inc Improved HIT solar cell structure
WO2009096539A1 (en) 2008-01-30 2009-08-06 Kyocera Corporation Solar battery element and solar battery element manufacturing method
KR101155343B1 (en) 2008-02-25 2012-06-11 엘지전자 주식회사 Fabrication method of back contact solar cell
JP2011517120A (en) 2008-04-09 2011-05-26 アプライド マテリアルズ インコーポレイテッド Simplified back contact for polysilicon emitter solar cells
US7851698B2 (en) 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US8242354B2 (en) 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
CN101777603B (en) * 2009-01-08 2012-03-07 北京北方微电子基地设备工艺研究中心有限责任公司 Method for manufacturing back contact solar energy batteries
KR101142861B1 (en) * 2009-02-04 2012-05-08 엘지전자 주식회사 Solar cell and manufacturing method of the same
JP5461028B2 (en) 2009-02-26 2014-04-02 三洋電機株式会社 Solar cell
CN102349166A (en) 2009-03-10 2012-02-08 三洋电机株式会社 Process for producing solar battery, and solar battery
CN102369601B (en) * 2009-03-30 2015-04-29 三洋电机株式会社 Solar cell
DE102009024598A1 (en) * 2009-06-10 2011-01-05 Institut Für Solarenergieforschung Gmbh Solar cell with contact structure with low recombination losses as well as production process for such solar cells
US8525018B2 (en) 2009-09-07 2013-09-03 Lg Electronics Inc. Solar cell
KR101141219B1 (en) * 2010-05-11 2012-05-04 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101146736B1 (en) * 2009-09-14 2012-05-17 엘지전자 주식회사 Solar cell
US8465909B2 (en) * 2009-11-04 2013-06-18 Varian Semiconductor Equipment Associates, Inc. Self-aligned masking for solar cell manufacture
US20110132444A1 (en) 2010-01-08 2011-06-09 Meier Daniel L Solar cell including sputtered reflective layer and method of manufacture thereof
JP5627243B2 (en) 2010-01-28 2014-11-19 三洋電機株式会社 Solar cell and method for manufacturing solar cell
US8932724B2 (en) * 2010-06-07 2015-01-13 General Atomics Reflective coating, pigment, colored composition, and process of producing a reflective pigment
KR20120068226A (en) * 2010-12-17 2012-06-27 엘지전자 주식회사 Method for manufacturing solar cell
KR101292061B1 (en) * 2010-12-21 2013-08-01 엘지전자 주식회사 Thin film solar cell
KR101773837B1 (en) * 2011-01-21 2017-09-01 엘지전자 주식회사 Solar cell and the method of manufacturing the same
CN102185030B (en) 2011-04-13 2013-08-21 山东力诺太阳能电力股份有限公司 Preparation method of back contact HIT solar battery based on N-type silicon wafer
CN102437243B (en) * 2011-12-08 2013-11-20 常州天合光能有限公司 Heterojunction with intrinsic thin layer (HIT) solar cell structure with heterogeneous floating junction back passivation, and preparation process thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dong Rip Kim 외 4명. Hybrid Si Microwire and Planar Solar Cells: Passivation and Characterization, 2011. 11. 공개
Hybrid Heterojunction Solar Cell Based on Organic-Inorganic Silicon Nanowire Array Architecture. 2011. 공개

Also Published As

Publication number Publication date
JP6701295B2 (en) 2020-05-27
AU2015210421B9 (en) 2017-11-09
JP2019024107A (en) 2019-02-14
TWI685984B (en) 2020-02-21
CN104011881A (en) 2014-08-27
CN106252457A (en) 2016-12-21
JP6208682B2 (en) 2017-10-04
CN104011881B (en) 2016-05-04
CN106252457B (en) 2018-10-12
JP6411604B2 (en) 2018-10-24
JP2017228796A (en) 2017-12-28
AU2017221854A1 (en) 2017-09-21
TWI559563B (en) 2016-11-21
AU2015210421A1 (en) 2015-09-03
KR20140106701A (en) 2014-09-03
DE112012005381T5 (en) 2014-09-04
AU2012358982A1 (en) 2014-07-03
TW201344931A (en) 2013-11-01
KR20190073594A (en) 2019-06-26
KR102101408B1 (en) 2020-04-17
WO2013096500A1 (en) 2013-06-27
TW201707224A (en) 2017-02-16
KR20200039850A (en) 2020-04-16
KR101991791B1 (en) 2019-06-21
JP2020129689A (en) 2020-08-27
AU2020200717A1 (en) 2020-02-20
JP7120514B2 (en) 2022-08-17
AU2015210421B2 (en) 2017-06-01
JP2015505167A (en) 2015-02-16
AU2012358982B2 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US11637213B2 (en) Hybrid polysilicon heterojunction back contact cell
KR102223562B1 (en) Hybrid polysilicon heterojunction back contact cell
US10957809B2 (en) Solar cell having an emitter region with wide bandgap semiconductor material
US8679889B2 (en) Hybrid polysilicon heterojunction back contact cell

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant