KR102217128B1 - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR102217128B1
KR102217128B1 KR1020140079218A KR20140079218A KR102217128B1 KR 102217128 B1 KR102217128 B1 KR 102217128B1 KR 1020140079218 A KR1020140079218 A KR 1020140079218A KR 20140079218 A KR20140079218 A KR 20140079218A KR 102217128 B1 KR102217128 B1 KR 102217128B1
Authority
KR
South Korea
Prior art keywords
area
layer
region
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020140079218A
Other languages
Korean (ko)
Other versions
KR20160001209A (en
Inventor
채종현
김경완
김창연
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140079218A priority Critical patent/KR102217128B1/en
Priority to US14/752,413 priority patent/US9461212B2/en
Publication of KR20160001209A publication Critical patent/KR20160001209A/en
Priority to US15/271,026 priority patent/US9793441B2/en
Priority to US15/377,731 priority patent/US9831401B2/en
Priority to US15/823,325 priority patent/US10217912B2/en
Priority to US16/266,717 priority patent/US10516083B2/en
Application granted granted Critical
Publication of KR102217128B1 publication Critical patent/KR102217128B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Abstract

발광 다이오드 및 그 제조 방법이 개시된다. 상기 발광 다이오드는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층이 부분적으로 노출된 영역, 마스킹 영역과 오프닝 영역을 포함하는 결함 차단층, 상기 제2 도전형 반도체층에 오믹 컨택하고, 상기 결함 차단층을 적어도 부분적으로 덮되, 상기 제2 도전형 반도체층 표면의 90% 이상을 덮는 반사 전극층, 및 상기 제1 도전형 반도체층과 오믹 컨택하는 제1 금속층을 포함하고, 상기 결함 차단층은 제1 영역과, 상기 제1 영역을 둘러싸는 제2 영역을 포함하며, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율과, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 서로 다르다. 이에 따라, 누설 전류 및 정전기 방전에 의한 파손 확률이 감소된 발광 다이오드가 제공된다.A light emitting diode and a method of manufacturing the same are disclosed. The light emitting diode may include a first conductivity type semiconductor layer, an active layer, a second conductivity type semiconductor layer, a region in which the first conductivity type semiconductor layer is partially exposed, a defect blocking layer including a masking region and an opening region, and the second A first conductive type semiconductor layer in ohmic contact and at least partially covering the defect blocking layer, a reflective electrode layer covering at least 90% of the surface of the second conductive type semiconductor layer, and in ohmic contact with the first conductive type semiconductor layer A metal layer, wherein the defect blocking layer includes a first region and a second region surrounding the first region, an area ratio of an area of an opening region of the first region/an area of a masking region, and the second region The area ratio of the area of the opening area/area of the masking area is different from each other. Accordingly, a light emitting diode having a reduced probability of breakage due to leakage current and electrostatic discharge is provided.

Description

발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}Light emitting diode and its manufacturing method TECHNICAL FIELD [LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}

본 발명의 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 전위와 같은 결함에 의한 전류 누설을 최소화할 수 있는 구조를 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a structure capable of minimizing current leakage due to defects such as electric potential, and a method of manufacturing the same.

발광 다이오드는 일반적으로, 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자를 지칭한다. 발광 다이오드는 다양한 반도체 소재를 이용하여 제조할 수 있으나, 최근, 전기적, 광학적으로 우수한 특성을 갖는 질화물 반도체를 이용한 발광 다이오드가 개발 및 제조되고 있다.Light-emitting diodes generally refer to inorganic semiconductor devices that emit light generated by recombination of electrons and holes. Light-emitting diodes may be manufactured using various semiconductor materials, but recently, light-emitting diodes using nitride semiconductors having excellent electrical and optical properties have been developed and manufactured.

발광 다이오드는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광 다이오드, 수직형 발광 다이오드 또는 플립칩(flip-chip)형 발광 다이오드 등으로 분류될 수 있다. 최근 고출력 발광 다이오드에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적 플립칩형 발광 다이오드의 수요가 증가하고 있다.Light-emitting diodes may be classified into horizontal light-emitting diodes, vertical light-emitting diodes, or flip-chip light-emitting diodes, depending on a position where an electrode is disposed or a method in which the electrode is connected to an external lead. As the demand for high-power light-emitting diodes has recently increased, the demand for large-area flip-chip light-emitting diodes having excellent heat dissipation efficiency is increasing.

일반적인 플립칩형 발광 다이오드는 반도체층의 하부에 전극이 배치되고, 상부로 광을 방출시키는 구조적 특성을 갖는다. 종래의 플립칩형 발광 다이오드는, 그 전극들로서 상부로 광을 효율적으로 방출시키기 위하여 반사 기능을 갖는 금속을 이용한다. 예를 들어, P형 반도체층의 아래에 형성된 반사 금속이 컨택 금속 및 반사 금속의 역할을 동시에 수행한다.A typical flip chip type light emitting diode has a structural characteristic in which an electrode is disposed under a semiconductor layer and light is emitted upward. Conventional flip-chip light emitting diodes use a metal having a reflective function to efficiently emit light upward as their electrodes. For example, a reflective metal formed under the P-type semiconductor layer simultaneously functions as a contact metal and a reflective metal.

이와 같은 종래의 플립칩형 발광 다이오드에서, 반사 효율을 향상시키기 위하여 반사 금속을 p형 반도체층을 거의 대부분 덮도록 형성한다. 그런데, 반사 금속이 p형 반도체층과 직접적으로 접촉되는 경우, p형 반도체층에 존재하는 전위와 반사 금속이 직접적으로 접촉될 수 있다. 이때, 반사 금속과 직접적으로 접촉하는 전위를 따라 누설 전류가 발생할 수 있으며, 또한, 외부 정전기에 취약한 부분으로 작용하여 정전기 방전에 의한 소자의 파손을 야기할 수도 있다. In such a conventional flip-chip type light emitting diode, in order to improve reflection efficiency, a reflective metal is formed to almost cover the p-type semiconductor layer. However, when the reflective metal is in direct contact with the p-type semiconductor layer, the potential existing in the p-type semiconductor layer and the reflective metal may directly contact each other. In this case, a leakage current may be generated according to a potential in direct contact with the reflective metal, and may also act as a part vulnerable to external static electricity, causing damage to the device due to electrostatic discharge.

뿐만 아니라, 종래의 플립칩형 발광 다이오드에 있어서, p형 반도체층과 반사 금속이 직접적으로 접촉하여 전류 분산 효율이 떨어져, 특정 영역에 전류가 밀집되는 현상이 발생한다. 상기 발광 다이오드 동작시 반도체층에 전류가 밀집된 영역이 형성되는 경우, 상기 전류가 밀집된 영역은 특히 정전기에 취약하여 정전기 방전을 유발할 확률을 증가시킨다.In addition, in the conventional flip-chip light emitting diode, the p-type semiconductor layer and the reflective metal directly contact each other, resulting in a decrease in current dispersion efficiency, resulting in a phenomenon in which current is concentrated in a specific region. When a region in which the current is concentrated is formed in the semiconductor layer during the operation of the light emitting diode, the region where the current is concentrated is particularly vulnerable to static electricity, thereby increasing the probability of causing electrostatic discharge.

이와 같은 종래의 문제점을 해결하기 위하여, P형 반도체층과 반사 금속 사이에 전류 차단층을 개재하는 기술이 개시된바 있다. 그러나, 전류 차단층을 추가적으로 도입하면 순방향 전압이 증가하는 문제가 있고, 또한, 전류의 경로를 고려하지 않고 전류 차단층을 배치하여 누설전류나 정전기 방전을 효과적으로 방지하지 못하는 문제가 있었다.In order to solve such a conventional problem, a technique of interposing a current blocking layer between a P-type semiconductor layer and a reflective metal has been disclosed. However, when the current blocking layer is additionally introduced, there is a problem that the forward voltage increases, and there is a problem in that leakage current or electrostatic discharge cannot be effectively prevented by disposing the current blocking layer without considering the path of the current.

본 발명이 해결하고자 하는 과제는, 반도체 내의 전위에 의한 발광 다이오드의 신뢰성이 저하되는 것을 방지할 수 있는 구조를 갖는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.An object to be solved by the present invention is to provide a light emitting diode having a structure capable of preventing the reliability of the light emitting diode from deteriorating due to a potential in a semiconductor, and a method of manufacturing the same.

본 발명의 일 측면에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 활성층; 상기 활성층 상에 위치하는 제2 도전형 반도체층; 상기 활성층 및 상기 제2 도전형 반도체층이 부분적으로 제거되어 상기 제1 도전형 반도체층이 부분적으로 노출된 영역; 적어도 상기 제2 도전형 반도체층의 상면을 부분적으로 덮는 마스킹 영역과 상기 제2 도전형 반도체층의 상면을 부분적으로 노출시키는 오프닝 영역을 포함하는 결함 차단층; 상기 제2 도전형 반도체층 상에 위치하여 오믹 컨택하고, 상기 결함 차단층을 적어도 부분적으로 덮되, 상기 제2 도전형 반도체층 표면의 90% 이상을 덮는 반사 전극층; 및 상기 제1 도전형 반도체층이 노출된 영역을 통해 상기 제1 도전형 반도체층과 오믹 컨택하는 제1 금속층을 포함하고, 상기 결함 차단층은 제1 영역과, 상기 제1 영역을 둘러싸는 제2 영역을 포함하며, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율과, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 서로 다르다.A light emitting diode according to an aspect of the present invention includes: a first conductivity type semiconductor layer; An active layer on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer on the active layer; A region in which the first conductivity type semiconductor layer is partially exposed by partially removing the active layer and the second conductivity type semiconductor layer; A defect blocking layer including at least a masking region partially covering an upper surface of the second conductivity type semiconductor layer and an opening region partially exposing the upper surface of the second conductivity type semiconductor layer; A reflective electrode layer positioned on the second conductivity type semiconductor layer to make ohmic contact, at least partially covering the defect blocking layer, and covering at least 90% of a surface of the second conductivity type semiconductor layer; And a first metal layer in ohmic contact with the first conductivity type semiconductor layer through a region in which the first conductivity type semiconductor layer is exposed, wherein the defect blocking layer includes a first region and a first metal layer surrounding the first region. It includes two areas, and the area ratio of the opening area/masking area of the first area and the area ratio of the opening area/masking area of the second area are different from each other.

상기 발광 다이오드에 따르면, 전류 누설 및 정전기 방전이 발생할 확률이 감소된다.According to the light emitting diode, the probability of occurrence of current leakage and electrostatic discharge is reduced.

상기 제2 영역은 상기 제1 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접할 수 있고, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 클 수 있다.The second region may be closer to a portion where the first metal layer is in ohmic contact with the first conductivity type semiconductor layer than the first region, and the area ratio of the opening region of the first region/the area ratio of the masking region is the It may be larger than the area ratio of the opening area of the second area/the area of the masking area.

상기 결함 차단층은, 상기 제2 영역을 둘러싸는 제3 영역을 더 포함할 수 있고, 상기 제3 영역은 상기 제2 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접할 수 있으며, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제3 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 클 수 있다.The defect blocking layer may further include a third region surrounding the second region, and the third region is a portion in which the first metal layer makes ohmic contact with the first conductivity type semiconductor layer rather than the second region May be adjacent to, and a ratio of the area of the opening area of the second area/the area of the masking area to the area ratio of the area of the opening area of the third area/area of the masking area may be greater.

상기 결함 차단층은 상기 제2 영역을 둘러싸는 복수의 영역들을 더 포함할 수 있고, 상기 제1 영역, 제2 영역 및 복수의 영역들은 상기 제1 영역을 중심으로 동심 다각형 형태로 배치될 수 있으며, 상기 제1 영역으로부터 결함 차단층의 최외각에 배치된 영역을 향하는 방향을 따라, 오프닝 영역의 면적/마스킹 영역의 면적 비율이 점진적으로 감소할 수 있다.The defect blocking layer may further include a plurality of regions surrounding the second region, the first region, the second region, and the plurality of regions may be disposed in a concentric polygonal shape around the first region, , A ratio of the area of the opening area/the area of the masking area may gradually decrease along a direction from the first area toward an area disposed at the outermost side of the defect blocking layer.

상기 결함 차단층의 마스킹 영역과 오프닝 영역은 양각 또는 음각 형태로 형성될 수 있다.The masking area and the opening area of the defect blocking layer may be formed in an embossed or engraved shape.

몇몇 실시예들에 있어서, 상기 오프닝 영역은 서로 이격된 복수의 오픈부들을 포함할 수 있다.In some embodiments, the opening area may include a plurality of open portions spaced apart from each other.

또한, 상기 복수의 개구부들은 상기 반사 전극층으로 덮일 수 있으며, 상기 반사 전극층은 상기 복수의 개구부들을 채워 상기 복수의 개구부들을 통해 상기 제2 도전형 반도체층과 오믹 컨택할 수 있다.In addition, the plurality of openings may be covered with the reflective electrode layer, and the reflective electrode layer may fill the plurality of openings to make ohmic contact with the second conductivity type semiconductor layer through the plurality of openings.

나아가, 상기 결함 차단층은 상기 반사 전극층으로 완전히 덮일 수 있다.Furthermore, the defect blocking layer may be completely covered with the reflective electrode layer.

또한, 상기 마스킹 영역의 일 부분은 상기 반사 전극층으로 덮일 수 있고, 상기 마스킹 영역의 나머지 부분은 상기 제2 도전형 반도체층을 적어도 부분적으로 더 덮을 수 있다.In addition, a portion of the masking region may be covered with the reflective electrode layer, and the remaining portion of the masking region may further at least partially cover the second conductivity type semiconductor layer.

다른 실시예들에서, 상기 마스킹 영역은 서로 이격된 복수의 마스크부를 포함할 수 있다.In other embodiments, the masking area may include a plurality of mask portions spaced apart from each other.

나아가, 상기 복수의 마스크부는 상기 반사 전극층에 덮일 수 있으며, 상기 반사 전극층은 상기 오프닝 영역을 채워 상기 제2 도전형 반도체층과 오믹 컨택할 수 있다.Further, the plurality of mask portions may be covered with the reflective electrode layer, and the reflective electrode layer may fill the opening area to make ohmic contact with the second conductivity type semiconductor layer.

상기 결함 차단층의 마스킹 영역과 오프닝 영역은 규칙적인 패턴을 가질 수 있고, 상기 규칙적인 패턴은 원형 패턴 또는 육각형 패턴을 포함할 수 있다.The masking area and the opening area of the defect blocking layer may have a regular pattern, and the regular pattern may include a circular pattern or a hexagonal pattern.

상기 결함 차단층을 절연층을 포함할 수 있다.The defect blocking layer may include an insulating layer.

상기 결함 차단층은 분포 브래그 반사기를 포함할 수 있다.The defect blocking layer may include a distributed Bragg reflector.

상기 발광 다이오드는, 상기 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사를 더 포함할 수 있고, 상기 제1 도전형 반도체층이 부분적으로 노출된 영역은 상기 복수의 메사의 주변 영역에 대응할 수 있다.The light emitting diode may further include a plurality of mesas including the active layer and the second conductivity-type semiconductor layer, and a region in which the first conductivity-type semiconductor layer is partially exposed corresponds to a peripheral region of the plurality of mesas. I can.

또한, 상기 발광 다이오드는, 상기 복수의 메사의 측면, 및 상기 복수의 메사 상면의 일부분을 덮는 하부 절연층을 더 포함할 수 있고, 상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 제1 개구부, 및 상기 반사 전극층을 부분적으로 노출시키는 제2 개구부를 포함할 수 있다.In addition, the light emitting diode may further include a lower insulating layer covering side surfaces of the plurality of mesas and a portion of an upper surface of the plurality of mesas, and the lower insulating layer is a first conductive type semiconductor layer exposing the first conductive type semiconductor layer. A first opening and a second opening partially exposing the reflective electrode layer may be included.

나아가, 상기 발광 다이오드는, 상기 제1 금속층의 일부분, 및 상기 복수의 메사의 측면과 상기 제2 개구부를 부분적으로 덮는 상부 절연층을 더 포함할 수 있고, 상기 상부 절연층은 상기 제1 금속층을 노출시키는 제3 개구부, 및 상기 반사 전극층을 부분적으로 노출시키는 제4 개구부를 포함할 수 있다.Further, the light emitting diode may further include a portion of the first metal layer, and an upper insulating layer partially covering side surfaces of the plurality of mesas and the second opening, and the upper insulating layer includes the first metal layer. A third opening to expose and a fourth opening to partially expose the reflective electrode layer may be included.

또한, 상기 발광 다이오드는, 상기 제3 개구부를 통해 상기 제1 금속층과 오믹 컨택하는 제1 패드; 및 상기 제4 개구부를 통해 상기 반사 금속층과 오믹 컨택하는 제2 패드를 더 포함할 수 있다.In addition, the light emitting diode may include: a first pad in ohmic contact with the first metal layer through the third opening; And a second pad making ohmic contact with the reflective metal layer through the fourth opening.

본 발명의 또 다른 측면에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고; 상기 제2 도전형 반도체층 및 활성층을 부분적으로 제거하여, 상기 제1 도전형 반도체층이 부분적으로 노출된 영역을 형성하고; 적어도 상기 제2 도전형 반도체층의 상면을 부분적으로 덮는 마스킹 영역과, 부분적으로 노출시키는 오프닝 영역을 포함하는 결함 차단층을 형성하고; 상기 제2 도전형 반도체층 상에, 상기 결함 차단층을 적어도 부분적으로 덮으며 상기 제2 도전형 반도체층과 오믹 컨택하되, 상기 제2 도전형 반도체층 표면의 90% 이상을 덮는 반사 전극층을 형성하고; 및 상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층과 오믹 컨택하는 제1 금속층을 형성하는 것을 포함하고, 상기 결함 차단층은 제1 영역과, 상기 제1 영역을 둘러싸는 제2 영역을 포함하며, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율과, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 서로 다르다.A method of manufacturing a light emitting diode according to another aspect of the present invention includes forming a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on a substrate; Partially removing the second conductivity type semiconductor layer and the active layer to form a region where the first conductivity type semiconductor layer is partially exposed; Forming a defect blocking layer including at least a masking region partially covering an upper surface of the second conductivity type semiconductor layer and an opening region partially exposed; A reflective electrode layer is formed on the second conductive type semiconductor layer, at least partially covering the defect blocking layer and making ohmic contact with the second conductive type semiconductor layer, but covering at least 90% of the surface of the second conductive type semiconductor layer and; And forming a first metal layer on the first conductivity type semiconductor layer in ohmic contact with the first conductivity type semiconductor layer, wherein the defect blocking layer includes a first area and a second area surrounding the first area. A region is included, and the area ratio of the opening region of the first region/the area ratio of the masking region and the area ratio of the opening region of the second region/the area ratio of the masking region are different from each other.

상기 제2 영역은 상기 제1 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접할 수 있고, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 클 수 있다.The second region may be closer to a portion where the first metal layer is in ohmic contact with the first conductivity type semiconductor layer than the first region, and the area ratio of the opening region of the first region/the area ratio of the masking region is the It may be larger than the area ratio of the opening area of the second area/the area of the masking area.

상기 결함 차단층은, 상기 제2 영역을 둘러싸는 제3 영역을 더 포함할 수 있고, 상기 제3 영역은 상기 제2 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접할 수 있으며, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제3 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 클 수 있다.The defect blocking layer may further include a third region surrounding the second region, and the third region is a portion in which the first metal layer makes ohmic contact with the first conductivity type semiconductor layer rather than the second region May be adjacent to, and a ratio of the area of the opening area of the second area/the area of the masking area to the area ratio of the area of the opening area of the third area/area of the masking area may be greater.

상기 결함 차단층은 상기 제2 영역을 둘러싸는 복수의 영역들을 더 포함할 수 있고, 상기 제1 영역, 제2 영역 및 복수의 영역들은 상기 제1 영역을 중심으로 동심 다각형 형태로 배치될 수 있으며, 상기 제1 영역으로부터 결함 차단층의 최외각에 배치된 영역을 향하는 방향을 따라, 오프닝 영역의 면적/마스킹 영역의 면적 비율이 점진적으로 감소할 수 있다.The defect blocking layer may further include a plurality of regions surrounding the second region, the first region, the second region, and the plurality of regions may be disposed in a concentric polygonal shape around the first region, , A ratio of the area of the opening area/the area of the masking area may gradually decrease along a direction from the first area toward an area disposed at the outermost side of the defect blocking layer.

상기 결함 차단층을 형성하는 것은, 적어도 상기 제2 도전형 반도체층의 상면을 부분적으로 덮는 절연층을 형성하고; 상기 절연층을 패터닝하여 음각 또는 양각 형태의 오프닝 영역과 마스킹 영역을 형성하는 것을 포함할 수 있다.The forming of the defect blocking layer includes: forming an insulating layer partially covering at least an upper surface of the second conductivity type semiconductor layer; The insulating layer may be patterned to form an engraved or embossed opening region and a masking region.

또한, 상기 절연층을 형성하는 것은, 굴절률이 서로 다른 유전체층들을 적층하는 것을 포함할 수 있다.In addition, forming the insulating layer may include stacking dielectric layers having different refractive indices.

상기 결함 차단층은 서로 이격된 복수의 오픈부들을 포함할 수 있고, 상기 반사 전극층을 형성 시 상기 복수의 오픈부들이 상기 반사 전극층으로 채워질 수 있다.The defect blocking layer may include a plurality of open portions spaced apart from each other, and when the reflective electrode layer is formed, the plurality of open portions may be filled with the reflective electrode layer.

상기 결함 차단층은 서로 이격된 복수의 마스크부들을 포함할 수 있고, 상기 반사 전극층을 형성 시 상기 복수의 마스크부들이 상기 반사 전극층으로 덮일 수 있다.The defect blocking layer may include a plurality of mask portions spaced apart from each other, and when the reflective electrode layer is formed, the plurality of mask portions may be covered with the reflective electrode layer.

본 발명에 따르면, 반사 전극층과 제2 도전형 반도체층 사이에 결함 차단층이 위치하여, 반사 전극층과 제2 도전형 반도체층의 결함이 직접적으로 접촉하는 것을 방지한다. 이에 따라, 반사 전극층과 제2 도전형 반도체층의 계면에서 누설 전류 및 정전기 방전에 의한 발광 다이오드의 파손이 발생할 확률을 효과적으로 감소시킬 수 있다. 따라서, 발광 다이오드의 신뢰성 및 내구성이 향상될 수 있다.According to the present invention, a defect blocking layer is positioned between the reflective electrode layer and the second conductive type semiconductor layer to prevent direct contact between the reflective electrode layer and the second conductive type semiconductor layer. Accordingly, it is possible to effectively reduce the probability of occurrence of damage to the light emitting diode due to leakage current and electrostatic discharge at the interface between the reflective electrode layer and the second conductivity type semiconductor layer. Accordingly, the reliability and durability of the light emitting diode can be improved.

또한, 결함 차단층을 적어도 두 개의 영역으로 분할 정의하고, 각각의 영역에 대해 오프닝 영역과 마스킹 영역의 면적 비율을 다르게 함으로써, 특정 영역에 전류가 집중되는 것을 방지하여 전류 분산 효율을 높일 수 있다. 이에 따라, 전류가 집중되어 발생하는 누설 전류 및 정전기 방전에 의한 발광 다이오드의 파손이 발생할 확률을 감소시킬 수 있다.In addition, by dividing and defining the defect blocking layer into at least two regions and making the area ratio of the opening region and the masking region different for each region, current is prevented from being concentrated in a specific region, thereby increasing the current dispersion efficiency. Accordingly, it is possible to reduce the probability of damage to the light emitting diode due to leakage current and electrostatic discharge caused by concentration of current.

도 1 내지 도 7은 본 발명이 실시예들에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.1 to 7 are plan views and cross-sectional views illustrating a light emitting diode according to embodiments of the present invention and a method of manufacturing the same.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples in order to sufficiently convey the idea of the present invention to those skilled in the art to which the present invention pertains. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In addition, in the drawings, the width, length, and thickness of the component may be exaggerated for convenience. In addition, when one component is described as "above" or "on" another component, not only when each part is "directly above" or "directly" of another component, as well as each component and other components This includes cases where there is another component in between. The same reference numbers throughout the specification denote the same elements.

도 1 내지 도 7은 본 발명이 실시예들에 따른 발광 다이오드 및 그 제조 방법을 설명하기 위한 평면도들 및 단면도들이다. 각각의 도면들에 있어서, (b)에 도시된 단면도들은 (a)의 A-A선을 따라 절취된 단면을 도시하며, P1과 P2점 역시 (b)의 단면도에 도시된다.1 to 7 are plan views and cross-sectional views illustrating a light emitting diode according to embodiments of the present invention and a method of manufacturing the same. In each of the drawings, the cross-sectional views shown in (b) show a cross-section taken along line AA of (a), and points P 1 and P 2 are also shown in the cross-sectional view of (b).

기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)를 형성하고, 제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거하여 제1 도전형 반도체층(121)이 노출된 영역(121a)을 형성한다.A light emitting structure 120 including a first conductivity type semiconductor layer 121, an active layer 123, and a second conductivity type semiconductor layer 125 is formed on the substrate 110, and the second conductivity type semiconductor layer 125 ) And the active layer 123 are partially removed to form a region 121a in which the first conductivity type semiconductor layer 121 is exposed.

기판(110)은 반도체층들(121, 123, 125)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다. 또한, 기판(110)은 발광 다이오드의 제조 후, 제1 도전형 반도체층(121)으로부터 분리되어 제거될 수도 있다.The substrate 110 is not limited as long as it is a substrate capable of growing the semiconductor layers 121, 123, 125, and may be, for example, a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, an aluminum nitride substrate, and the like. . In this embodiment, the substrate 110 may be a patterned sapphire substrate (PSS). Further, the substrate 110 may be separated from and removed from the first conductivity type semiconductor layer 121 after the light emitting diode is manufactured.

제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)은 순차적으로 성장됨으로써 형성될 수 있다. 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 질화물 반도체를 포함할 수 있으며, MOCVD, HVPE, MBE 등 통상의 기술자에게 공지된 질화물 반도체층 성장 방법을 이용하여 형성할 수 있다.The first conductivity type semiconductor layer 121, the active layer 123, and the second conductivity type semiconductor layer 125 may be formed by sequentially growing. The first conductivity type semiconductor layer 121, the active layer 123, and the second conductivity type semiconductor layer 125 may include a nitride semiconductor, and a nitride semiconductor layer growth method known to those skilled in the art, such as MOCVD, HVPE, MBE, etc. It can be formed using

제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다.The first conductivity type semiconductor layer 121, the active layer 123, and the second conductivity type semiconductor layer 125 may include a III-V series compound semiconductor, for example, (Al, Ga, In)N and The same nitride-based semiconductor may be included. The first conductivity type semiconductor layer 121 may include an n-type impurity (eg, Si), and the second conductivity type semiconductor layer 125 may include a p-type impurity (eg, Mg). have. It could also be the opposite. The active layer 123 may include a multiple quantum well structure (MQW).

제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거하여 제1 도전형 반도체층(121)이 노출된 영역(121a)을 형성하는 것은, 사진 및 식각 공정을 이용하여 제2 도전형 반도체층(125)과 활성층(123)을 제거하는 것을 포함할 수 있다. 사진 및 식각 공정은 마스크 패턴과 건식 식각을 이용할 수 있다. 나아가, 상기 제1 도전형 반도체층(121)이 노출된 영역(121a)을 형성하는 것은, 제1 도전형 반도체층(121)의 일부를 제거하는 것을 더 포함할 수 있다. 이에 따라, 도시된 바와 같이, 상기 영역(121a)의 상면은 제거되지 않은 부분의 제1 도전형 반도체층(121)의 상면보다 낮게 위치할 수 있다.The second conductivity type semiconductor layer 125 and the active layer 123 are partially removed to form the region 121a where the first conductivity type semiconductor layer 121 is exposed. It may include removing the type semiconductor layer 125 and the active layer 123. The photo and etching process may use a mask pattern and dry etching. Further, forming the region 121a in which the first conductivity type semiconductor layer 121 is exposed may further include removing a part of the first conductivity type semiconductor layer 121. Accordingly, as shown, the upper surface of the region 121a may be positioned lower than the upper surface of the first conductivity-type semiconductor layer 121 in the unremoved portion.

예를 들어, 도 1에 도시된 바와 같이, 상기 발광 다이오드는 복수의 메사(M)를 포함할 수 있다. 각각의 메사(M)는 제2 도전형 반도체층(125) 및 활성층(123)을 포함할 수 있고, 나아가, 제1 도전형 반도체층(121)의 일부를 더 포함할 수 있다. 복수의 메사(M)가 배치된 형태는 제한되지 않으며, 메사(M)가 형성되지 않은 영역의 표면에는 제1 도전형 반도체층(121)이 노출된 영역(121a)이 형성될 수 있다.For example, as shown in FIG. 1, the light emitting diode may include a plurality of mesas (M). Each mesa M may include the second conductivity type semiconductor layer 125 and the active layer 123, and further, may further include a part of the first conductivity type semiconductor layer 121. The shape in which the plurality of mesas M are disposed is not limited, and a region 121a in which the first conductivity type semiconductor layer 121 is exposed may be formed on a surface of a region in which the mesas M are not formed.

한편, 본 발명은 이에 한정되지 않으며, 상기 제1 도전형 반도체층(121)이 노출된 영역(121a)은 다양한 형태로 형성될 수 있다. 예컨대, 상기 노출된 영역(121a)은 제2 도전형 반도체층(125) 및 활성층(123)이 부분적으로 제거된 홀 형태로 형성될 수도 있다.Meanwhile, the present invention is not limited thereto, and the area 121a to which the first conductivity type semiconductor layer 121 is exposed may be formed in various shapes. For example, the exposed region 121a may be formed in a hole shape in which the second conductivity type semiconductor layer 125 and the active layer 123 are partially removed.

이어서, 도 2a를 참조하면, 적어도 제2 도전형 반도체층(125)의 상면을 부분적으로 덮는 마스킹 영역(131)과, 제2 도전형 반도체층(125)의 상면을 부분적으로 노출시키는 오프닝 영역(133)을 포함하는 결함 차단층(130)을 형성한다.Next, referring to FIG. 2A, at least a masking region 131 partially covering an upper surface of the second conductivity type semiconductor layer 125 and an opening region partially exposing the upper surface of the second conductivity type semiconductor layer 125 ( A defect blocking layer 130 including 133 is formed.

결함 차단층(130)은 제2 도전형 반도체층(125)의 상면을 적어도 부분적으로 덮도록 형성될 수 있고, 예를 들어, 복수의 메사들(M)의 상면을 거의 전체적으로 덮도록 형성될 수 있다. 즉, 도시된 바와 같이, 결함 차단층(130)은 메사들(M)의 상면의 영역에 대응하도록 형성될 수 있다.The defect blocking layer 130 may be formed to at least partially cover the upper surface of the second conductivity type semiconductor layer 125, for example, may be formed to almost entirely cover the upper surface of the plurality of mesas (M). have. That is, as shown, the defect blocking layer 130 may be formed to correspond to an area of the upper surface of the mesas M.

결함 차단층(130)의 오프닝 영역(133)과 마스킹 영역(131)을 포함하여, 제2 도전형 반도체층(125)의 상면을 부분적으로 노출시킨다. 도 2a의 (a)와 같이, 오프닝 영역(133)은 서로 이격된 복수의 오픈부들을 포함할 수 있다. 이때, 복수의 오픈부들은 메사들(M) 상에 위치할 수 있고, 상기 복수의 오픈부들을 통해 제2 도전형 반도체층(125)의 상면이 노출될 수 있다. 또한, 복수의 오픈부들은 마스킹 영역(131)에 둘러싸인 형태일 수 있고, 마스킹 영역(131)은 메사들(M)의 상면 영역 내에 배치될 수 있다. 또한, 결함 차단층(130)의 오프닝 영역(133)과 마스킹 영역(131)은 분포 밀도가 다르게 배치될 수 있다.The upper surface of the second conductivity type semiconductor layer 125 is partially exposed, including the opening region 133 and the masking region 131 of the defect blocking layer 130. As shown in (a) of FIG. 2A, the opening area 133 may include a plurality of open portions spaced apart from each other. In this case, a plurality of open portions may be located on the mesas M, and an upper surface of the second conductivity type semiconductor layer 125 may be exposed through the plurality of open portions. In addition, the plurality of open portions may be surrounded by the masking area 131, and the masking area 131 may be disposed in the upper surface area of the mesas M. In addition, the opening region 133 and the masking region 131 of the defect blocking layer 130 may have different distribution densities.

구체적으로, 결함 차단층(130)은 적어도 2개 이상의 영역으로 분할 정의될 수 있다. 이때, 각각의 영역들에 대해서 오프닝 영역(133)의 면적과 마스킹 영역(131)의 면적 비율을 서로 다르게 할 수 있다. 상기 적어도 2개 이상의 영역은 결함 차단층(130)의 중심부로부터 테두리 부분을 향하는 방향으로 동심 다각형(concentric polygon) 형태로 분할 정의될 수 있다. 예를 들어, 메사(M)의 평면 형태가 직사각형인 경우, 상기 적어도 2개 이상의 영역은 동심 사각형(concentric rectangle) 형태일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Specifically, the defect blocking layer 130 may be divided into at least two or more regions. In this case, the ratio of the area of the opening area 133 and the area of the masking area 131 may be different for each of the areas. The at least two or more regions may be divided and defined in a concentric polygon shape in a direction from a center portion of the defect blocking layer 130 toward an edge portion. For example, when the mesa M has a rectangular planar shape, the at least two or more regions may have a concentric rectangle shape. However, the present invention is not limited thereto.

도면을 참조하면, 결함 차단층(130)은 제1 영역(130R1)과 제2 영역(130R2)을 포함할 수 있다. 상기 제2 영역(130R2)은 결함 차단층(130)의 테두리 부분을 따라 위치하고, 제1 영역(130R1)은 결함 차단층(130)의 중심 부분에 위치하여 제2 영역(130R2)에 둘러싸일 수 있다.Referring to the drawings, the defect blocking layer 130 may include a first region 130R1 and a second region 130R2. The second region 130R2 is located along the edge of the defect blocking layer 130, and the first region 130R1 is located at the center of the defect blocking layer 130 and surrounded by the second region 130R2. have.

제1 영역(130R1)에 있어서, 오프닝 영역(133)의 면적은 마스킹 영역(131)의 면적보다 클 수 있다. 한편, 제2 영역(130R2)에 있어서는, 오프닝 영역(133)의 면적은 마스킹 영역(131)의 면적보다 작을 수 있다. 예컨대, 도시된 바와 같이, 제2 영역(130R2)의 오프닝 영역(133)의 오픈부들 간의 이격 거리는 제1 영역(130R1) 내의 오프닝 영역(133)의 오픈부들 간의 이격 거리보다 크게 형성됨으로써, 제1 영역(130R1) 내의 오프닝 영역(133)의 면적 비율을 제2 영역(130R2) 내의 오프닝 영역(133)의 면적 비율보다 크게 할 수 있다.In the first area 130R1, an area of the opening area 133 may be larger than an area of the masking area 131. Meanwhile, in the second area 130R2, the area of the opening area 133 may be smaller than the area of the masking area 131. For example, as shown, the separation distance between the open portions of the opening area 133 of the second area 130R2 is larger than the separation distance between the open portions of the opening area 133 in the first area 130R1, The area ratio of the opening area 133 in the area 130R1 may be larger than the area ratio of the opening area 133 in the second area 130R2.

다만, 본 발명이 이에 한정되는 것은 아니며, 결함 차단층(130)은 제2 영역(130R2)을 둘러싸는 하나 이상의 영역을 더 포함할 수도 있다. 이때, 제2 영역(130R2)을 둘러싸는 또 다른 영역에 대해서는, 제2 영역(130R2)의 경우보다 오프닝 영역(133)의 면적을 마스킹 영역(131)의 면적보다 더 작게 형성할 수 있다. 즉, 결함 차단층(130)의 중심부로부터 테두리 부분으로 갈수록 오프닝 영역(133)의 면적/마스킹 영역(131)의 비율 값을 점진적으로 작게 형성할 수 있다.However, the present invention is not limited thereto, and the defect blocking layer 130 may further include one or more regions surrounding the second region 130R2. In this case, for another area surrounding the second area 130R2, the area of the opening area 133 may be formed to be smaller than the area of the masking area 131 than in the case of the second area 130R2. In other words, the ratio value of the area/masking area 131 of the opening area 133 may be gradually decreased from the center of the defect blocking layer 130 to the edge.

결함 차단층(130)의 오프닝 영역(133)과 마스킹 영역(131)의 분포 밀도를 영역에 따라 다르게 배치함에 따라, 후술하는 공정에서 제2 도전형 반도체층(125)과 반사 전극층(140)이 접촉하는 면적이 영역에 따라 다르게 결정된다. 이와 관련하여서는, 후술하여 상세하게 설명한다.As the distribution densities of the opening region 133 and the masking region 131 of the defect blocking layer 130 are arranged differently according to regions, the second conductivity type semiconductor layer 125 and the reflective electrode layer 140 are formed in a process described later. The contact area is determined differently depending on the area. In this regard, it will be described in detail later.

또한, 결함 차단층(130)의 마스킹 영역(131)과 오프닝 영역(133)은 양각 또는 음각 형태를 갖도록 형성될 수 있으며, 다양한 형태를 갖도록 형성될 수 있다. 예를 들어, 본 발명에 따른 결함 차단층(130)은, 도 2b에 도시된 바와 같이 다양한 형태로 형성될 수 있다. 도 2b의 (a) 내지 (c)는 결함 차단층(130)의 다양한 형태를 도시하나, 본 발명이 이에 한정되는 것은 아니다.In addition, the masking region 131 and the opening region 133 of the defect blocking layer 130 may be formed to have an embossed or engraved shape, and may be formed to have various shapes. For example, the defect blocking layer 130 according to the present invention may be formed in various shapes as shown in FIG. 2B. 2B (a) to (c) illustrate various forms of the defect blocking layer 130, but the present invention is not limited thereto.

도 2b의 (a)를 참조하면, 결함 차단층(130)의 오프닝 영역(133)은 서로 이격된 복수의 오픈부들을 포함할 수 있고, 또한 마스킹 영역(131)은 제2 도전형 반도체층(135)의 상면뿐만 아니라, 제2 도전형 반도체층(125), 활성층(123)의 측면까지 더 덮을 수 있다. 즉, 마스킹 영역(131)은 각각의 메사(M)의 상면 영역에 한정되지 않고, 메사(M)의 측면까지 확장될 수 있으며, 나아가, 제1 도전형 반도체층(121)이 노출된 영역(121a)의 일부까지 추가적으로 더 덮을 수 있다. 따라서 이 경우, 제2 도전형 반도체층(125)은 결함 차단층(130)의 오프닝 영역(133)을 통해서만 노출된다. 결함 차단층(130)이 메사(M)의 측면까지 확장됨으로써, 활성층(123)이 외부로부터 더욱 효과적으로 보호될 수 있고, 발광 다이오드 작동시 쇼트가 발생할 확률을 더욱 감소시킬 수 있다.Referring to (a) of FIG. 2B, the opening region 133 of the defect blocking layer 130 may include a plurality of open portions spaced apart from each other, and the masking region 131 is a second conductivity type semiconductor layer ( Not only the top surface of the 135 ), but also the side surfaces of the second conductivity type semiconductor layer 125 and the active layer 123 may be further covered. That is, the masking region 131 is not limited to the upper surface region of each mesa M, and may extend to the side of the mesa M, and further, the region to which the first conductivity type semiconductor layer 121 is exposed ( 121a) can be additionally covered. Accordingly, in this case, the second conductivity type semiconductor layer 125 is exposed only through the opening region 133 of the defect blocking layer 130. As the defect blocking layer 130 extends to the side of the mesa M, the active layer 123 can be more effectively protected from the outside, and the probability of occurrence of a short when the light emitting diode is operated can be further reduced.

도 2b의 (b)를 참조하면, 결함 차단층(130)의 마스킹 영역(131)은 서로 이격된 복수의 마스크부들을 포함할 수 있다. 즉, 도시된 바와 같이, 상기 복수의 마스크부들은 제2 도전형 반도체층(135)의 상면(또는 메사(M)들의 상면) 상에 배치될 수 있다. 이에 따라, 제2 도전형 반도체층(125)은 결함 차단층(130)의 오프닝 영역(133)을 통해 노출된다. Referring to FIG. 2B (b), the masking area 131 of the defect blocking layer 130 may include a plurality of mask portions spaced apart from each other. That is, as shown, the plurality of mask portions may be disposed on an upper surface of the second conductivity type semiconductor layer 135 (or an upper surface of the mesas M). Accordingly, the second conductivity type semiconductor layer 125 is exposed through the opening region 133 of the defect blocking layer 130.

또한, 도 2b의 (c)를 참조하면, 결함 차단층(130)의 패턴은 원형이 아닌 다각형 패턴을 포함할 수 있다. 도 2a 및 도 2b의 (a) 및 (b)의 오픈부들 또는 마스크부들의 형상은 원형으로 도시되어 있다. 그러나, 본 발명은 이에 한정되지 않으며, 상기 오픈부들 또는 마스크부들의 형상은 다각형 형상일 수 있고, 예를 들어 (c)와 같이 마스크부의 형상은 육각형 형상일 수 있다.Further, referring to (c) of FIG. 2B, the pattern of the defect blocking layer 130 may include a polygonal pattern other than a circular shape. The shapes of the open portions or mask portions of FIGS. 2A and 2B (a) and (b) are shown in a circular shape. However, the present invention is not limited thereto, and the shape of the open portions or the mask portions may have a polygonal shape. For example, as shown in (c), the shape of the mask portion may have a hexagonal shape.

결함 차단층(130)의 형태는 전류 분산 효율 및 제1 도전형 반도체층(121)이 노출된 영역(121a) 등을 고려하여 다양하게 변형될 수 있다. 또한, 도 2b의 (a) 내지 (c)를 참조하여 설명한 실시예에서도, 결함 차단층(130)은 적어도 두 개 이상의 영역으로 분할 정의될 수 있고, 각각의 영역에서 마스킹 영역(131)의 면적과 오프닝 영역(133)의 면적 비율은 서로 다를 수 있다.The shape of the defect blocking layer 130 may be variously modified in consideration of current dispersing efficiency and the region 121a where the first conductivity type semiconductor layer 121 is exposed. In addition, in the embodiment described with reference to (a) to (c) of FIG. 2B, the defect blocking layer 130 may be divided into at least two or more regions, and the area of the masking region 131 in each region The area ratios of the and the opening area 133 may be different from each other.

다시 도 2a를 참조하면, 결함 차단층(130)은 절연층을 포함할 수 있고, 특히 상기 절연층은 광투과성을 가질 수 있다. 또한, 결함 차단층(130)은 굴절률이 서로 다른 유전체 물질이 적층되어 형성될 수 있고, 예컨대, 분포 브래그 반사기를 포함할 수 있다. 결함 차단층(130)이 분포 브래그 반사기를 포함함으로써, 결함 차단의 역할을 수행함과 동시에 광 추출 효율을 향상시킬 수 있다. 절연층을 포함하는 결함 차단층(130)은 증착 및 패터닝 공정을 통해 형성될 수 있고, 이와 달리, 증착 및 리프트 오프 공정으로 형성될 수도 있으나, 이에 한정되지 않는다.Referring back to FIG. 2A, the defect blocking layer 130 may include an insulating layer, and in particular, the insulating layer may have light transmittance. Further, the defect blocking layer 130 may be formed by stacking dielectric materials having different refractive indices, and may include, for example, a distributed Bragg reflector. Since the defect blocking layer 130 includes a distributed Bragg reflector, it is possible to improve light extraction efficiency while performing a role of blocking defects. The defect blocking layer 130 including the insulating layer may be formed through deposition and patterning processes, and may be formed through deposition and lift-off processes, but is not limited thereto.

도 3을 참조하면, 제2 도전형 반도체층(125) 상에 위치하여 오믹 컨택하고, 결함 차단층(130)을 적어도 부분적으로 덮는 반사 전극층(140)을 형성한다. 이때, 반사 전극층(140)은 제2 도전형 반도체층(125)의 상면을 90% 이상 덮을 수 있다. 이에 따라, 활성층(123)에서 방출되는 광의 대부분을 반사시킬 수 있다. 반사 전극층(140)은 도금 또는 증착 등의 방법을 이용하여 형성될 수 있고, 패터닝 또는 리프트 오프 공정을 통해 원하는 위치에 배치시킬 수 있다.Referring to FIG. 3, the reflective electrode layer 140 is formed on the second conductivity type semiconductor layer 125 to make ohmic contact and at least partially cover the defect blocking layer 130. In this case, the reflective electrode layer 140 may cover 90% or more of the upper surface of the second conductivity type semiconductor layer 125. Accordingly, most of the light emitted from the active layer 123 can be reflected. The reflective electrode layer 140 may be formed using a method such as plating or deposition, and may be disposed at a desired position through a patterning or lift-off process.

반사 전극층(140)은 반사층 및 상기 반사층을 덮는 커버층을 포함할 수 있다. The reflective electrode layer 140 may include a reflective layer and a cover layer covering the reflective layer.

상술한 바와 같이, 반사 전극층(140)은 제2 도전형 반도체층(125)과 오믹 컨택되는 것과 더불어, 광을 반사시키는 기능을 할 수 있다. 따라서, 상기 반사층은 높은 반사도를 가지면서 제2 도전형 반도체층(125)과 오믹 접촉을 형성할 수 있는 금속을 포함할 수 있다. 예를 들어, 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층은 단일층 또는 다중층을 포함할 수 있다.As described above, the reflective electrode layer 140 may perform ohmic contact with the second conductivity type semiconductor layer 125 and may reflect light. Accordingly, the reflective layer may include a metal capable of forming ohmic contact with the second conductivity type semiconductor layer 125 while having high reflectivity. For example, the reflective layer may include at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Ag, and Au. In addition, the reflective layer may include a single layer or multiple layers.

상기 커버층은 상기 반사층과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 상기 반사층에 확산하여 상기 반사층이 손상되는 것을 방지할 수 있다. 따라서, 상기 커버층은 상기 반사층의 하면 및 측면을 덮도록 형성될 수 있다. 상기 커버층은 상기 반사층과 함께 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있어서, 상기 반사층과 함께 일종의 전극 역할을 할 수 있다. 상기 커버층은, 예를 들어, Au, Ni, Ti, Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다. The cover layer may prevent mutual diffusion between the reflective layer and other materials, and may prevent the reflective layer from being damaged by diffusion of other external materials to the reflective layer. Accordingly, the cover layer may be formed to cover the lower surface and the side surface of the reflective layer. The cover layer may be electrically connected to the second conductivity type semiconductor layer 125 together with the reflective layer, and thus may serve as a kind of electrode together with the reflective layer. The cover layer may include, for example, at least one of Au, Ni, Ti, and Cr, and may include a single layer or multiple layers.

한편, 반사 전극층(140)은 결함 차단층(130)을 덮을 수 있고, 이때, 반사 전극층(140)은 결함 차단층(130)의 오프닝 영역(133)을 통해 제2 도전형 반도체층(125)과 접촉하여 오믹 컨택을 형성할 수 있다. Meanwhile, the reflective electrode layer 140 may cover the defect blocking layer 130, and in this case, the reflective electrode layer 140 is the second conductivity type semiconductor layer 125 through the opening region 133 of the defect blocking layer 130. In contact with, an ohmic contact may be formed.

반사 전극층(140)이 제2 도전형 반도체층(125)과 접촉하는 영역 및 배치는 결함 차단층(130)의 형태에 따라 결정된다. 예를 들어, 도 3과 같이 결함 차단층(130)에 메사들(M)의 상면 상에 제한적으로 형성된 경우, 결함 차단층(130)은 반사 전극층(140)에 완전히 덮인다. 또한, 반사 전극층(140)은 결함 차단층(130)의 오프닝 영역(133) 및 결함 차단층(130)이 형성되지 않은 영역의 제2 도전형 반도체층(125)의 상면을 통해 제2 도전형 반도체층(125)과 오믹 컨택을 형성한다. 유사하게, 결함 차단층(130)이 도 2b의 (b) 및 (c)와 같이 형성된 경우, 결함 차단층(130)은 반사 전극층(140)에 완전히 덮이도록 형성될 수 있다.The region and arrangement of the reflective electrode layer 140 in contact with the second conductivity type semiconductor layer 125 are determined according to the shape of the defect blocking layer 130. For example, when the defect blocking layer 130 is limitedly formed on the upper surface of the mesas M as shown in FIG. 3, the defect blocking layer 130 is completely covered with the reflective electrode layer 140. In addition, the reflective electrode layer 140 is a second conductivity type through the top surface of the second conductivity type semiconductor layer 125 in the opening region 133 of the defect blocking layer 130 and the region in which the defect blocking layer 130 is not formed. An ohmic contact is formed with the semiconductor layer 125. Similarly, when the defect blocking layer 130 is formed as shown in FIGS. 2B (b) and (c), the defect blocking layer 130 may be formed to completely cover the reflective electrode layer 140.

한편, 결함 차단층(130)의 도 2b의 (a)와 같이 형성된 경우, 결함 차단층(130)은 반사 전극층(140)에 의해 완전히 덮이지 않는다. 따라서, 이 경우, 반사 전극층(140)은 결함 차단층(130)의 복수의 오픈부들을 통해서만 제2 도전형 반도체층(125)과 접촉된다.On the other hand, when the defect blocking layer 130 is formed as shown in FIG. 2B (a), the defect blocking layer 130 is not completely covered by the reflective electrode layer 140. Accordingly, in this case, the reflective electrode layer 140 is in contact with the second conductivity type semiconductor layer 125 only through the plurality of open portions of the defect blocking layer 130.

반사 전극층(140)은 결함 차단층(130)의 오프닝 영역(133)을 통해서는 제2 도전형 반도체층(125)과 접촉하여 오믹 컨택을 형성하고, 마스킹 영역(131)에 의해서 제2 도전형 반도체층(125)과 접촉하는 것이 차단된다. 반사 전극층(140)이 제2 도전형 반도체층(125)과 접촉하여 오믹 컨택을 형성하는 경우에, 제2 도전형 반도체층(125)의 전위와 같은 결합 부분이 반사 전극층(140)과 직접적으로 접촉하면 상기 결함을 따라 누설 전류가 발생할 수 있다. 또한, 결함과 반사 전극층(140)이 접촉하는 부분은 외부의 정전기에 취약하여, 발광 다이오드의 정전기 방전을 유발할 수 있다.The reflective electrode layer 140 contacts the second conductivity-type semiconductor layer 125 through the opening region 133 of the defect blocking layer 130 to form an ohmic contact, and forms an ohmic contact by the masking region 131. Contact with the semiconductor layer 125 is blocked. When the reflective electrode layer 140 contacts the second conductivity-type semiconductor layer 125 to form an ohmic contact, a coupling portion such as a potential of the second conductivity-type semiconductor layer 125 is directly connected to the reflective electrode layer 140. Upon contact, a leakage current may occur along the defect. In addition, a portion where the defect and the reflective electrode layer 140 are in contact is vulnerable to external static electricity, and may cause electrostatic discharge of the light emitting diode.

그런데, 본 발명에 따르면, 결함 차단층(130)의 마스킹 영역(131)이 반사 전극층(140)과 제2 도전형 반도체층(125) 사이에 부분적으로 형성되어, 제2 도전형 반도체층(125)과 반사 전극층(140)이 직접적으로 접촉하는 영역의 비율을 감소시킨다. 이에 따라, 제2 도전형 반도체층(125)의 결합 영역과 반사 전극층(140)이 직접적으로 접촉되는 확률이 감소되어, 누설 전류 또는 정전기 방전에 의한 파손이 발생될 확률이 감소된다. 따라서, 발광 다이오드의 신뢰성 및 내구성이 향상될 수 있다.By the way, according to the present invention, the masking region 131 of the defect blocking layer 130 is partially formed between the reflective electrode layer 140 and the second conductivity type semiconductor layer 125, so that the second conductivity type semiconductor layer 125 ) And the reflective electrode layer 140 directly contact each other. Accordingly, the probability of direct contact between the bonding region of the second conductivity type semiconductor layer 125 and the reflective electrode layer 140 is reduced, thereby reducing the probability of occurrence of damage due to leakage current or electrostatic discharge. Accordingly, the reliability and durability of the light emitting diode can be improved.

또한, 결함 차단층(130)이 광 투과성의 절연층을 포함하거나, 분포 브래그 반사기를 포함하여, 광을 반사시켜 발광 다이오드의 광 추출 효율을 향상시킬 수 있다. 더욱이, 결함 차단층(130)은 반사 전극층(140) 및 제2 도전형 반도체층(125)과 전혀 다른 물질로 형성되므로, 결함 차단층(130)의 마스킹 영역(131)은 광을 산란시키는 역할을 할 수도 있어, 광 추출 효율이 더욱 향상될 수 있다. 따라서, 본 발명의 발광 다이오드의 광도를 향상시킬 수 있다.In addition, the defect blocking layer 130 may include a light-transmitting insulating layer or a distributed Bragg reflector to reflect light to improve light extraction efficiency of the light emitting diode. Moreover, since the defect blocking layer 130 is formed of a material completely different from the reflective electrode layer 140 and the second conductivity type semiconductor layer 125, the masking region 131 of the defect blocking layer 130 serves to scatter light. Also, the light extraction efficiency can be further improved. Accordingly, the luminous intensity of the light emitting diode of the present invention can be improved.

이어서, 도 4를 참조하면, 반도체층들(121, 123, 125)을 및 반사 전극층(140)을 부분적으로 덮는 하부 절연층(161)을 형성할 수 있다. 하부 절연층(161)은 반도체층들(121, 123, 125)의 측면을 덮을 수 있고, 제1 도전형 반도체층(121)을 노출시키는 제1 개구부(121b) 및 반사 전극층(140)을 부분적으로 노출시키는 제2 개구부(140a)를 포함할 수 있다.Next, referring to FIG. 4, a lower insulating layer 161 partially covering the semiconductor layers 121, 123, and 125 and the reflective electrode layer 140 may be formed. The lower insulating layer 161 may cover side surfaces of the semiconductor layers 121, 123, 125, and partially expose the first opening 121b and the reflective electrode layer 140 exposing the first conductivity type semiconductor layer 121. It may include a second opening (140a) exposed to.

제1 개구부(121b)들은 메사들(M)의 상대적으로 긴 측면들을 따라 형성될 수 있으며, 제2 개구부(140a)는 각각의 메사들(M)의 반사 전극층(140)이 각각 노출되도록 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The first openings 121b may be formed along relatively long sides of the mesas M, and the second openings 140a may be formed so that the reflective electrode layers 140 of each of the mesas M are exposed. I can. However, the present invention is not limited thereto.

하부 절연층(161)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 하부 절연층(161)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 하부 절연층(161)은 전자선 증착 또는 PECVD와 같은 증착 방법을 이용하여 형성될 수 있고, 패터닝 또는 리프트 오프 공정을 통해 원하는 위치에 배치될 수 있다.The lower insulating layer 161 may include an insulating material, for example, SiO 2 or SiN x . Further, the lower insulating layer 161 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked. The lower insulating layer 161 may be formed using a deposition method such as electron beam deposition or PECVD, and may be disposed at a desired position through a patterning or lift-off process.

도 5를 참조하면, 제1 금속층(150)은 반도체층들(121, 123, 125) 상에 위치할 수 있고, 하부 절연층(161)을 부분적으로 덮을 수 있다. 특히, 제1 금속층(150)은 하부 절연층(161)의 제1 개구부(121b)를 채워 제1 도전형 반도체층(121)과 접촉하여 오믹 컨택을 형성할 수 있다. 반면, 제1 금속층(150)은 제2 개구부(140a) 내에는 형성되지 않으며, 이에 따라 반사 전극층(140)과는 절연된다. 제1 금속층(150)은 반사 전극층(140)과 메사들(M)의 측면으로부터 절연될 수 있고, 하부 절연층(161)이 제1 금속층(150)과 반사 전극층(140) 사이에 위치함으로써 서로 절연될 수 있다.Referring to FIG. 5, the first metal layer 150 may be positioned on the semiconductor layers 121, 123, and 125, and may partially cover the lower insulating layer 161. In particular, the first metal layer 150 may fill the first opening 121b of the lower insulating layer 161 to contact the first conductivity type semiconductor layer 121 to form an ohmic contact. On the other hand, the first metal layer 150 is not formed in the second opening 140a and is thus insulated from the reflective electrode layer 140. The first metal layer 150 may be insulated from the side surfaces of the reflective electrode layer 140 and the mesas M, and the lower insulating layer 161 is positioned between the first metal layer 150 and the reflective electrode layer 140, Can be insulated.

제1 금속층(150)은 메사들(M)의 장축 측면을 따라 형성된 제1 개구부(121b)를 통해 제1 도전형 반도체층(121)과 오믹 컨택한다. 본 발명에 따른 발광 다이오드 동작시, 제1 도전형 반도체층(121)은 제1 금속층(150)을 통해서 전류가 도통되고, 제2 도전형 반도체층(125)은 메사(M) 상의 반사 전극층(140)을 통해서 전류가 도통된다. 따라서, 제1 금속층(150)이 제1 도전형 반도체층(121)과 접촉하는 영역에서 상대적으로 가깝게 위치하는 메사(M)의 테두리 부분에 전류가 집중될 수 있다. 상기 메사(M)의 테두리 부분에 전류가 집중되면, 발광 역시 메사(M)의 테두리 부분에 집중되어 발광 균일성이 저하된다. 또한, 전류가 밀집된 영역은 상대적으로 누설 전류 및 정전기 방전에 의한 파손을 유발할 확률을 증가시킨다.The first metal layer 150 makes ohmic contact with the first conductivity type semiconductor layer 121 through the first openings 121b formed along the long-axis side surfaces of the mesas M. During the operation of the light emitting diode according to the present invention, the first conductivity type semiconductor layer 121 conducts current through the first metal layer 150, and the second conductivity type semiconductor layer 125 is a reflective electrode layer on the mesa (M). 140) through which the current is conducted. Accordingly, the current may be concentrated in the edge portion of the mesa M located relatively close to the region in which the first metal layer 150 contacts the first conductivity type semiconductor layer 121. When the current is concentrated on the edge of the mesa M, light emission is also concentrated on the edge of the mesa M, thereby reducing the uniformity of light emission. In addition, the area where the current is concentrated increases the probability of causing damage due to leakage current and electrostatic discharge.

그러나 본 발명에 따르면, 결함 차단층(130)의 오프닝 영역(133)과 마스킹 영역(131)은 분포 밀도가 다르게 배치하여, 전류가 밀집되는 것을 방지할 수 있다. 즉, 상대적으로 전류가 밀집되는 부분에는 결함 차단층(130)의 오프닝 영역(133)의 면적을 마스킹 영역(131)의 면적보다 상대적으로 작게 하고, 반대의 경우에는 오프닝 영역(133)의 면적을 마스킹 영역(131)의 면적보다 상대적으로 크게 하여 전류 분산 효율을 증가시킬 수 있다.However, according to the present invention, the opening region 133 and the masking region 131 of the defect blocking layer 130 are disposed differently in distribution densities, so that current concentration can be prevented. That is, the area of the opening area 133 of the defect blocking layer 130 is relatively smaller than the area of the masking area 131 in the portion where the current is relatively concentrated, and in the opposite case, the area of the opening area 133 is reduced. The current dispersion efficiency can be increased by making it relatively larger than the area of the masking area 131.

예를 들어, 결함 차단층(130)이 도 2a 또는 도 2b에 도시된 바와 같이 제1 영역(130R1)과 제2 영역(130R2)을 포함하는 경우, 제1 영역(130R1)에서 오프닝 영역(133)의 면적은 마스킹 영역(131)의 면적보다 작을 수 있다. 반면, 제2 영역(130R2)에서는 오프닝 영역(133)의 면적을 마스킹 영역(131)의 면적보다 클 수 있다. 제2 영역(130R2)은 메사(M)의 테두리 부분에 위치하므로, 상대적으로 제1 금속층(150)이 제1 도전형 반도체층(121)과 접촉하는 영역과 근접한다. 따라서, 제2 영역(130R2)에는 오프닝 영역(133)의 면적이 마스킹 영역(131)의 면적보다 작도록 결함 차단층(130)을 형성함으로써, 이 부분에 전류가 밀집되는 것을 방지할 수 있다. 반대로, 상대적으로 제1 금속층(150)이 제1 도전형 반도체층(121)과 접촉하는 영역과 먼 제1 영역(130R1)에는 오프닝 영역(133)의 면적이 마스킹 영역(131)의 면적보다 크도록 결함 차단층(130)을 형성함으로써, 전류가 더 용이하게 통하도록 한다. 이에 따라, 메사(M) 전체에 대해 전류를 균일하게 분산시킬 수 있다.For example, when the defect blocking layer 130 includes the first region 130R1 and the second region 130R2 as shown in FIG. 2A or 2B, the opening region 133 in the first region 130R1 The area of) may be smaller than the area of the masking area 131. On the other hand, in the second area 130R2, the area of the opening area 133 may be larger than the area of the masking area 131. Since the second region 130R2 is located at the edge of the mesa M, the first metal layer 150 is relatively close to a region in which the first metal layer 150 contacts the first conductivity type semiconductor layer 121. Accordingly, by forming the defect blocking layer 130 in the second region 130R2 so that the area of the opening region 133 is smaller than the area of the masking region 131, it is possible to prevent the current from being concentrated in this region. Conversely, in the first region 130R1 relatively far from the region in which the first metal layer 150 contacts the first conductivity type semiconductor layer 121, the area of the opening region 133 is larger than the area of the masking region 131. By forming the defect blocking layer 130 so that the current flows more easily. Accordingly, the current can be uniformly distributed over the entire mesa (M).

다만, 상술한 바와 같이, 본 발명이 이에 한정되는 것은 아니며, 결함 차단층(130)은 제2 영역(130R2)을 둘러싸는 하나 이상의 영역을 더 포함할 수 있다. 이때, 제2 영역(130R2)을 둘러싸는 또 다른 영역에 대해서는, 제2 영역(130R2)의 경우보다 오프닝 영역(133)의 면적을 마스킹 영역(131)의 면적보다 더 작게 형성할 수 있다. 즉, 결함 차단층(130)의 중심부로부터 테두리 부분으로 갈수록 오프닝 영역(133)의 면적/마스킹 영역(131)의 비율 값을 점진적으로 작게 형성할 수 있다. 이에 따라, 제1 금속층(150)이 제1 도전형 반도체층(121)과 접촉하는 영역에서 멀어질수록, 전류 밀도가 감소하는 것을 효과적으로 방지할 수 있다.However, as described above, the present invention is not limited thereto, and the defect blocking layer 130 may further include one or more regions surrounding the second region 130R2. In this case, for another area surrounding the second area 130R2, the area of the opening area 133 may be formed to be smaller than the area of the masking area 131 than in the case of the second area 130R2. In other words, the ratio value of the area/masking area 131 of the opening area 133 may be gradually decreased from the center of the defect blocking layer 130 to the edge. Accordingly, as the first metal layer 150 moves away from the area in contact with the first conductivity type semiconductor layer 121, a decrease in current density can be effectively prevented.

제1 금속층(150)은 도금 또는 증착 등의 방법을 이용하여 형성될 수 있으며, 제1 도전형 반도체층(121)과 오믹 컨택을 형성함과 동시에, 광 반사성의 특성을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 금속층(150)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 또한, 제1 금속층(150)은 단일층 또는 다중층으로 형성될 수 있다.The first metal layer 150 may be formed using a method such as plating or deposition, and may include a material having a light reflective property while forming an ohmic contact with the first conductive semiconductor layer 121. have. For example, the first metal layer 150 may include at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Ag, and Au. In addition, the first metal layer 150 may be formed as a single layer or multiple layers.

제1 금속층(150)이 일부 영역을 제외하고 반도체층들(121, 123, 125)을 전반적으로 덮도록 형성됨으로써, 전류 분산 효율이 더욱 향상될 수 있다. 또한, 반사 전극층(140)에 의해 덮이지 않는 부분을 제1 금속층(150)이 커버할 수 있으므로, 광을 더욱 효과적으로 반사시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다.Since the first metal layer 150 is formed to cover the semiconductor layers 121, 123, and 125 as a whole except for some areas, the current dispersion efficiency may be further improved. In addition, since the first metal layer 150 may cover a portion not covered by the reflective electrode layer 140, light can be more effectively reflected to improve the luminous efficiency of the light emitting diode.

도 6을 참조하면, 제1 금속층(150)의 일부 및 반사 전극층(140)의 일부를 덮는 상부 절연층(163)을 형성할 수 있다. 상부 절연층(163)은 제1 금속층(150)을 부분적으로 노출시키는 제3 개구부(150a) 및 반사 전극층(140)을 노출시키는 제2 개구부(140a)를 포함할 수 있다.Referring to FIG. 6, an upper insulating layer 163 covering a part of the first metal layer 150 and a part of the reflective electrode layer 140 may be formed. The upper insulating layer 163 may include a third opening 150a partially exposing the first metal layer 150 and a second opening 140a exposing the reflective electrode layer 140.

상부 절연층(163)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 상부 절연층(163)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 상부 절연층(163)은 전자선 증착 또는 PECVD와 같은 증착 방법을 이용하여 형성될 수 있고, 패터닝 또는 리프트 오프 공정을 통해 원하는 위치에 배치될 수 있다.The upper insulating layer 163 may include an insulating material, for example, SiO 2 or SiN x . Furthermore, the upper insulating layer 163 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked. The upper insulating layer 163 may be formed using an electron beam deposition or a deposition method such as PECVD, and may be disposed at a desired position through a patterning or lift-off process.

제3 개구부(150a)는 제2 개구부(140a)와 이격되어 서로 반대하는 위치에 형성될 수 있으며, 예를 들어, 도시된 바와 같이, 일 측에 제3 개구부(150a)가 배치되고, 반대 측에 제2 개구부(140a)가 위치할 수 있다. 제3 개구부(150a)와 제2 개구부(140a)는 각각 제1 금속층(150)과 반사 전극층(140)에 전기적으로 연결되는 전극 패드가 형성되는 위치 아래에 배치될 수 있다.The third opening 150a may be spaced apart from the second opening 140a and formed in opposite positions. For example, as shown, the third opening 150a is disposed on one side, and the opposite side The second opening 140a may be located in the. The third opening 150a and the second opening 140a may be disposed below a position where an electrode pad electrically connected to the first metal layer 150 and the reflective electrode layer 140 is formed, respectively.

상부 절연층(163)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 상부 절연층(153)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.The upper insulating layer 163 may include an insulating material, for example, SiO 2 or SiN x . Furthermore, the upper insulating layer 153 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.

이어서, 도 7을 참조하면, 제1 패드(171) 및 제2 패드(173)를 형성할 수 있고, 이에 따라, 본 발명의 발광 다이오드가 제공될 수 있다.Subsequently, referring to FIG. 7, the first pad 171 and the second pad 173 may be formed, and accordingly, the light emitting diode of the present invention may be provided.

제1 패드(171) 및 제2 패드(173)는 각각 제3 개구부(150a)와 제2 개구부(140a)를 채워 제1 금속층(150) 및 반사 전극층(140)에 전기적으로 연결될 수 있다. 따라서 제1 및 제2 패드(171, 173)는 발광 다이오드에 외부로부터 전원을 공급하는 전극 역할을 할 수 있다. The first pad 171 and the second pad 173 may be electrically connected to the first metal layer 150 and the reflective electrode layer 140 by filling the third opening 150a and the second opening 140a, respectively. Accordingly, the first and second pads 171 and 173 may serve as electrodes supplying power to the light emitting diode from the outside.

제1 패드(171)와 제2 패드(173)는 서로 이격되며, 예를 들어, Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 제1 패드(171) 및 제2 패드(173)는 증착 또는 도금 방식으로 형성될 수 있으며, 동시에 또는 별개로 형성될 수 있다.The first pad 171 and the second pad 173 are spaced apart from each other, and may include, for example, an adhesive layer such as Ti, Cr, and Ni, and a high-conductivity metal layer such as Al, Cu, Ag, or Au. The first pad 171 and the second pad 173 may be formed by a vapor deposition or plating method, and may be formed simultaneously or separately.

또한, 상기 발광 다이오드에 있어서, 기판(110)은 생략될 수 있다. 기판(110)은 통상의 기술자에게 공지된 기술을 이용하여 제1 도전형 반도체층(121)으로부터 분리되어 제거될 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해 발광 구조체로부터 분리되거나 제거될 수 있고, 예를 들어, 레이저 리프트 오프, 화학적 리프트 오프, 스트레스 리프트 오프, 또는 연마 등의 방법으로 분리되거나 제거될 수 있다.In addition, in the light emitting diode, the substrate 110 may be omitted. The substrate 110 may be separated and removed from the first conductivity type semiconductor layer 121 using a technique known to a person skilled in the art. The substrate 110 may be separated or removed from the light emitting structure through a physical and/or chemical method, and may be separated or removed by a method such as laser lift-off, chemical lift-off, stress lift-off, or polishing. have.

기판(110)이 분리되는 시점은 제한되지 않으며, 반도체층들(121, 123, 125)의 성장이 완료된 후, 어느 시점에서든 제거될 수 있다.The time point at which the substrate 110 is separated is not limited, and may be removed at any time after the growth of the semiconductor layers 121, 123, and 125 is completed.

덧붙여, 상기 발광 다이오드는 방열 패드를 더 포함할 수 있다. 방열 패드는 상부 절연층(163) 상에 위치하여, 발광 다이오드 발광 시 발생하는 열을 방출시킬 수 있다. 예를 들어, 방열 패드는 제1 및 제2 패드(171, 173) 사이에 위치할 수 있으며, 전기적으로 절연될 수 있다. 방열 패드는 열 전도성이 높은 물질을 포함할 수 있으며, 예를 들어, Cu를 포함할 수 있다.In addition, the light emitting diode may further include a heat dissipation pad. The heat dissipation pad is located on the upper insulating layer 163 and may emit heat generated when the light emitting diode emits light. For example, the heat dissipation pad may be positioned between the first and second pads 171 and 173 and may be electrically insulated. The heat dissipation pad may include a material having high thermal conductivity, and may include, for example, Cu.

상기 발광 다이오드는 방열 패드를 포함함으로써 발광시 발생하는 열을 효과적으로 방출시킬 수 있으며, 고출력의 대면적 플립칩 발광 다이오드의 수명 및 신뢰성을 향상시킬 수 있다. 또한, 발광 시 발생하는 열에 의한 발광 다이오드의 열화를 방지할 수 있다. Since the light emitting diode includes a heat dissipation pad, it is possible to effectively dissipate heat generated during light emission, and improve the lifespan and reliability of a high-output large area flip chip light emitting diode. In addition, it is possible to prevent deterioration of the light-emitting diode due to heat generated during light emission.

상술한 실시예들에서, 발광 다이오드는 복수의 메사들(M)을 포함하는 형태로 설명되었으나, 본 발명은 이에 한정되지 않으며, 다양한 구조의 플립칩형 발광 다이오드에 적용될 수 있다. 이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
In the above-described embodiments, the light emitting diode has been described as including a plurality of mesas M, but the present invention is not limited thereto and may be applied to a flip chip type light emitting diode having various structures. In the above, various embodiments of the present invention have been described, but the present invention is not limited to the various embodiments and features described above, and various embodiments within the scope of the technical spirit of the claims of the present invention have been described. Transformation and change are possible.

Claims (27)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 활성층;
상기 활성층 상에 위치하는 제2 도전형 반도체층;
상기 활성층 및 상기 제2 도전형 반도체층이 부분적으로 제거되어 상기 제1 도전형 반도체층이 부분적으로 노출된 영역;
적어도 상기 제2 도전형 반도체층의 상면을 부분적으로 덮는 마스킹 영역과 상기 제2 도전형 반도체층의 상면을 부분적으로 노출시키는 오프닝 영역을 포함하는 결함 차단층;
상기 제2 도전형 반도체층 상에 위치하여 오믹 컨택하고, 상기 결함 차단층을 적어도 부분적으로 덮되, 상기 제2 도전형 반도체층 표면의 90% 이상을 덮는 반사 전극층; 및
상기 제1 도전형 반도체층이 노출된 영역을 통해 상기 제1 도전형 반도체층과 오믹 컨택하는 제1 금속층을 포함하고,
상기 결함 차단층은 제1 영역과, 상기 제1 영역을 둘러싸는 제2 영역을 포함하며, 상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율과, 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 서로 다른 발광 다이오드.A first conductivity type semiconductor layer;
An active layer on the first conductivity type semiconductor layer;
A second conductivity type semiconductor layer on the active layer;
A region in which the first conductivity type semiconductor layer is partially exposed by partially removing the active layer and the second conductivity type semiconductor layer;
A defect blocking layer including at least a masking region partially covering an upper surface of the second conductivity type semiconductor layer and an opening region partially exposing the upper surface of the second conductivity type semiconductor layer;
A reflective electrode layer positioned on the second conductivity type semiconductor layer to make ohmic contact, at least partially covering the defect blocking layer, and covering at least 90% of a surface of the second conductivity type semiconductor layer; And
A first metal layer in ohmic contact with the first conductivity type semiconductor layer through a region where the first conductivity type semiconductor layer is exposed,
The defect blocking layer includes a first area and a second area surrounding the first area, an area ratio of an area of an opening area of the first area/an area of a masking area, and an area of an opening area of the second area /The area ratio of the masking area is different from each other. 청구항 1에 있어서,
상기 제2 영역은 상기 제1 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접하고,
상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 큰 발광 다이오드.The method according to claim 1,
The second region is closer to a portion of the first metal layer in ohmic contact with the first conductivity type semiconductor layer than the first region,
A light emitting diode having an area ratio of the opening area of the first area/area area of the masking area greater than the area ratio of the area of the opening area of the second area/area area of the masking area. 청구항 2에 있어서,
상기 결함 차단층은, 상기 제2 영역을 둘러싸는 제3 영역을 더 포함하고, 상기 제3 영역은 상기 제2 영역보다 상기 제1 금속층이 상기 제1 도전형 반도체층에 오믹 컨택하는 부분에 인접하며,
상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제3 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 큰 발광 다이오드.The method according to claim 2,
The defect blocking layer further includes a third region surrounding the second region, and the third region is adjacent to a portion in which the first metal layer makes ohmic contact with the first conductivity type semiconductor layer than the second region. And
A light emitting diode having an area ratio of the opening area of the second area/area area of the masking area greater than the area ratio of the opening area of the third area/area area of the masking area. 청구항 1에 있어서,
상기 결함 차단층은 상기 제2 영역을 둘러싸는 복수의 영역들을 더 포함하고,
상기 제1 영역, 제2 영역 및 복수의 영역들은 상기 제1 영역을 중심으로 동심 다각형 형태로 배치되며,
상기 제1 영역으로부터 상기 결함 차단층의 최외각에 배치된 영역을 향하는 방향을 따라, 오프닝 영역의 면적/마스킹 영역의 면적 비율이 점진적으로 감소하는 발광 다이오드.The method according to claim 1,
The defect blocking layer further includes a plurality of regions surrounding the second region,
The first region, the second region, and the plurality of regions are arranged in a concentric polygon shape around the first region,
A light emitting diode in which an area ratio of an opening area/area masking area gradually decreases along a direction from the first area toward an area disposed at the outermost side of the defect blocking layer. 청구항 1에 있어서,
상기 결함 차단층의 마스킹 영역과 오프닝 영역은 양각 또는 음각 형태로 형성된 발광 다이오드.The method according to claim 1,
A light emitting diode in which a masking area and an opening area of the defect blocking layer are formed in a positive or negative shape. 청구항 5에 있어서,
상기 오프닝 영역은 서로 이격된 복수의 오픈부들을 포함하는 발광 다이오드.The method of claim 5,
The opening area includes a plurality of open portions spaced apart from each other. 청구항 6에 있어서,
상기 복수의 오픈부들은 상기 반사 전극층에 덮이며, 상기 반사 전극층은 상기 복수의 오픈부들을 채워 상기 복수의 오픈부들을 통해 상기 제2 도전형 반도체층과 오믹 컨택하는 발광 다이오드.The method of claim 6,
The plurality of open portions are covered by the reflective electrode layer, and the reflective electrode layer fills the plurality of open portions to make ohmic contact with the second conductivity type semiconductor layer through the plurality of open portions. 청구항 7에 있어서,
상기 결함 차단층은 상기 반사 전극층으로 완전히 덮이는 발광 다이오드.The method of claim 7,
The defect blocking layer is a light emitting diode completely covered with the reflective electrode layer. 청구항 7에 있어서,
상기 마스킹 영역의 일 부분은 상기 반사 전극층으로 덮이고,
상기 마스킹 영역의 나머지 부분은 상기 제2 도전형 반도체층을 적어도 부분적으로 더 덮는 발광 다이오드.The method of claim 7,
A portion of the masking region is covered with the reflective electrode layer,
The light emitting diode at least partially further covers the second conductivity type semiconductor layer with the rest of the masking area. 청구항 5에 있어서,
상기 마스킹 영역은 서로 이격된 복수의 마스크부를 포함하는 발광 다이오드.The method of claim 5,
The light emitting diode including a plurality of mask portions spaced apart from each other in the masking area. 청구항 10에 있어서,
상기 복수의 마스크부는 상기 반사 전극층으로 덮이며, 상기 반사 전극층은 상기 오프닝 영역을 채워 상기 제2 도전형 반도체층과 오믹 컨택하는 발광 다이오드.The method of claim 10,
The plurality of mask portions are covered with the reflective electrode layer, and the reflective electrode layer fills the opening area to make ohmic contact with the second conductivity type semiconductor layer. 청구항 5에 있어서,
상기 결함 차단층의 마스킹 영역과 오프닝 영역은 원형 패턴 또는 육각형 패턴을 포함하는 발광 다이오드.The method of claim 5,
A light emitting diode including a circular pattern or a hexagonal pattern in the masking area and the opening area of the defect blocking layer. 청구항 1에 있어서,
상기 결함 차단층은 절연층을 포함하는 발광 다이오드.The method according to claim 1,
The defect blocking layer is a light emitting diode including an insulating layer. 청구항 13에 있어서,
상기 결함 차단층은 분포 브래그 반사기를 포함하는 발광 다이오드.The method of claim 13,
The defect blocking layer is a light emitting diode comprising a distributed Bragg reflector. 청구항 1에 있어서,
상기 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사를 더 포함하고,
상기 제1 도전형 반도체층이 부분적으로 노출된 영역은 상기 복수의 메사의 주변 영역에 대응하는 발광 다이오드.The method according to claim 1,
Further comprising a plurality of mesas including the active layer and the second conductivity type semiconductor layer,
A light emitting diode in which a region in which the first conductivity type semiconductor layer is partially exposed corresponds to a peripheral region of the plurality of mesas. 청구항 15에 있어서,
상기 결함 차단층은 상기 메사들 각각 상에 위치하고,
상기 제1 도전형 반도체층이 부분적으로 노출된 영역은 상기 복수의 메사의 적어도 일 측면을 따라 배치되며,
상기 제1 영역과 제2 영역은 동심 사각형 형태로 배치되며,
상기 제1 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율은 상기 제2 영역의 오프닝 영역의 면적/마스킹 영역의 면적 비율보다 큰 발광 다이오드.The method of claim 15,
The defect blocking layer is located on each of the mesas,
The region where the first conductivity-type semiconductor layer is partially exposed is disposed along at least one side of the plurality of mesas,
The first area and the second area are arranged in a concentric square shape,
A light emitting diode having an area ratio of the opening area of the first area/area area of the masking area larger than the area ratio of the area of the opening area of the second area/area area of the masking area. 청구항 15에 있어서,
상기 복수의 메사의 측면, 및 상기 복수의 메사 상면의 일부분을 덮는 하부 절연층을 더 포함하고,
상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 제1 개구부, 및 상기 반사 전극층을 부분적으로 노출시키는 제2 개구부를 포함하는 발광 다이오드.The method of claim 15,
Further comprising a lower insulating layer covering a portion of the side surfaces of the plurality of mesas and the upper surfaces of the plurality of mesas,
The lower insulating layer includes a first opening exposing the first conductivity type semiconductor layer and a second opening partially exposing the reflective electrode layer. 청구항 17에 있어서,
상기 제1 금속층의 일부분, 및 상기 복수의 메사의 측면과 상기 제2 개구부를 부분적으로 덮는 상부 절연층을 더 포함하고,
상기 상부 절연층은 상기 제1 금속층을 노출시키는 제3 개구부, 및 상기 반사 전극층을 부분적으로 노출시키는 제4 개구부를 포함하는 발광 다이오드.The method of claim 17,
Further comprising a portion of the first metal layer, and an upper insulating layer partially covering side surfaces of the plurality of mesas and the second opening,
The upper insulating layer includes a third opening exposing the first metal layer, and a fourth opening partially exposing the reflective electrode layer. 청구항 18에 있어서,
상기 제3 개구부를 통해 상기 제1 금속층과 오믹 컨택하는 제1 패드; 및
상기 제4 개구부를 통해 상기 반사 전극층과 오믹 컨택하는 제2 패드를 더 포함하는 발광 다이오드.The method of claim 18,
A first pad making ohmic contact with the first metal layer through the third opening; And
A light emitting diode further comprising a second pad making ohmic contact with the reflective electrode layer through the fourth opening. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140079218A 2012-07-02 2014-06-26 Light emitting diode and method of fabricating the same KR102217128B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140079218A KR102217128B1 (en) 2014-06-26 2014-06-26 Light emitting diode and method of fabricating the same
US14/752,413 US9461212B2 (en) 2012-07-02 2015-06-26 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/271,026 US9793441B2 (en) 2012-07-02 2016-09-20 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/377,731 US9831401B2 (en) 2012-07-02 2016-12-13 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/823,325 US10217912B2 (en) 2012-07-02 2017-11-27 Light emitting diode module for surface mount technology and method of manufacturing the same
US16/266,717 US10516083B2 (en) 2012-07-02 2019-02-04 Light emitting diode module for surface mount technology and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079218A KR102217128B1 (en) 2014-06-26 2014-06-26 Light emitting diode and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20160001209A KR20160001209A (en) 2016-01-06
KR102217128B1 true KR102217128B1 (en) 2021-02-18

Family

ID=55165125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079218A KR102217128B1 (en) 2012-07-02 2014-06-26 Light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102217128B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550007B1 (en) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 Light emitting diode having plurality of light emitting cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054420A (en) 2004-08-11 2006-02-23 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting element and its manufacturing method, and light emitting device formed in flip chip structure equipped therewith
US20080246047A1 (en) 2007-04-03 2008-10-09 Advanced Optoelectronic Technology Inc. Semiconductor light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5651288B2 (en) * 2008-03-25 2015-01-07 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
KR20120131983A (en) * 2011-05-27 2012-12-05 삼성전자주식회사 Semiconductor light emitting device having current blocking layer
KR101740531B1 (en) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 Light Emitting Diode Module for Surface Mount Technology and Method of manufacturing the same
KR102013364B1 (en) * 2012-12-06 2019-10-21 서울바이오시스 주식회사 Light emitting diode and application thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054420A (en) 2004-08-11 2006-02-23 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting element and its manufacturing method, and light emitting device formed in flip chip structure equipped therewith
US20080246047A1 (en) 2007-04-03 2008-10-09 Advanced Optoelectronic Technology Inc. Semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20160001209A (en) 2016-01-06

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
KR102323686B1 (en) Light emitting device and method of fabricating the same
KR102357289B1 (en) Light emitting device
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR101017394B1 (en) Light emitting device and method of fabricating the same
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
KR102450150B1 (en) Semiconductor light emitting device
KR20120107874A (en) Light emitting diode package and method for the same
KR20150139194A (en) Light emitting diode and method of fabricating the same
KR20160016361A (en) Light emitting diode and method of fabricating the same
TWI755245B (en) Light-emitting device
TWI437737B (en) Light emitting diode structure and method for manufacturing the same
KR20130117474A (en) Light emitting diode including substrate having patterns on the back side and fabrication method for the same
US20220231196A1 (en) Semiconductor light-emitting device
CN110797443A (en) Light emitting element
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
CN111052409B (en) Light emitting diode device and method of manufacturing the same
CN110120450B (en) Light emitting element
US20140138729A1 (en) High efficiency light emitting diode
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR102217128B1 (en) Light emitting diode and method of fabricating the same
KR20120090493A (en) Light emitting diode assembly and method of manufacturing the same
KR101115538B1 (en) Luminous device and the method therefor
TWI804437B (en) Light-emitting device
TWI781867B (en) Light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right