KR102210467B1 - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR102210467B1
KR102210467B1 KR1020130081629A KR20130081629A KR102210467B1 KR 102210467 B1 KR102210467 B1 KR 102210467B1 KR 1020130081629 A KR1020130081629 A KR 1020130081629A KR 20130081629 A KR20130081629 A KR 20130081629A KR 102210467 B1 KR102210467 B1 KR 102210467B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
layer
photoresist patterns
forming
Prior art date
Application number
KR1020130081629A
Other languages
English (en)
Other versions
KR20150007548A (ko
Inventor
김경미
양주형
김재호
최정식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130081629A priority Critical patent/KR102210467B1/ko
Priority to US14/299,252 priority patent/US9324563B2/en
Publication of KR20150007548A publication Critical patent/KR20150007548A/ko
Application granted granted Critical
Publication of KR102210467B1 publication Critical patent/KR102210467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 패턴 형성 방법을 제공한다. 이 방법에서는 네거티브 타입의 포토레지스트막에 대하여 연속적으로 두번 이상의 노광 공정을 진행하여, 노광 공정의 한계 치수보다 작은 크기의 패턴 형성이 가능하다.

Description

패턴 형성 방법{Method of forming pattern}
본 발명은 반도체 제조 방법에 관한 것으로 더욱 상세하게는 패턴 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 더욱 미세한 패터닝이 요구되고 있다. 노광 공정에서 구현이 가능한 포토레지스트 패턴의 폭은 하기의 레일레이 식(Rayleigh's equation)에 의해 결정된다.
R = k1·λ/NA
여기서 R은 분해능(Resolution)이며, k1은 공정 상수, λ는 광원의 파장, 그리고 NA(Numerical Aperture)는 렌즈의 유효구경이다. 따라서 분해능을 낮출려면, k1 값을 작게 하거나, 광원의 파장을 작게 하거나, 렌즈의 유효 구경을 크게 해야 한다. 광원의 파장을 현재 사용되는 KrF(248nm)나 ArF(193nm)보다 작게 하게 위하여, 13.4nm의 파장의 EUV(Extreme ultraviolet)을 광원으로 사용하는 노광 공정이 요구되고 있다. 그러나 EUV를 광원으로 사용하는 노광 공정은 진공 상태와 반사형 포토마스크 등 기존의 노광 공정과 전혀 다른 환경을 필요로 하고, EUV를 광원으로 사용하는 노광 장비가 매우 고가여서 현 시점에서 공정에 적용하기에는 많은 어려움이 있다.
이와 같이 광원의 파장을 줄이기에는 거의 한계에 다다랐다. 이를 해결하기 위한 대안으로서 렌즈의 유효구경 NA를 증가시키는 방안이 연구되었다. NA는 n·sinθ에 비례하고, n은 렌즈와 포토레지스트 사이의 매질의 굴절률이므로, 매질의 굴절률이 높으면 분해능을 높일 수 있다. 이러한 원리를 이용하여 기존의 노광원을 사용하면서 공기보다 큰 굴절률을 갖는 매질 속에서 노광 공정을 진행하여 분해능을 높이는 이머젼 리소그라피(Immersion lithography) 공정이 제안되었다. 상기 매질로는 예를 들면 공기의 굴절률인 1보다 높은 굴절률 1.44를 가지는 물(water)이 사용된다.
본 발명이 해결하고자 하는 과제는 노광공정의 한계를 극복하여 미세한 패턴을 형성할 수 있는 패턴 형성 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 패턴 형성 방법은, 기판 상에 식각 대상막을 형성하는 단계; 상기 식각 대상막에 포토레지스트막을 형성하는 단계; 제 1 노광 공정을 진행하여 상기 포토레지스트막의 일부를 변환시켜 서로 이격된 제 1 포토레지스트 패턴들을 형성하는 단계; 제 2 노광 공정을 진행하여 상기 포토레지스트막의 다른 일부를 변환시켜 서로 이격된 제 2 포토레지스트 패턴들을 형성하는 단계; 및 상기 제 1 및 제 2 포토레지스트 패턴들로 변환되지 않고 남은 상기 포토레지스트막을 제거하여 상기 식각 대상막의 상부를 노출시키는 단계를 포함하되, 이웃하는 두 개의 제 1 포토레지스트 패턴들 사이에 하나의 제 2 포토레지스트 패턴이 형성된다.
상기 방법은, 남은 상기 포토레지스트막을 제거한 후에, 상기 제 1 및 제 2 포토레지스트 패턴들 사이를 채우는 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 더 포함할 수 있다.
일 예에 있어서, 상기 제 1 및 제 2 포토레지스트 패턴들은 원기둥 형태로 형성될 수 있다.
상기 마스크 패턴은 금속을 함유하는 유기막으로 형성될 수 있다.
상기 방법은, 상기 제 1 및 제 2 포토레지스트 패턴들을 식각 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 더 포함할 수 있다.
다른 예에 있어서, 상기 제 1 및 제 2 포토레지스트 패턴들은 라인 형태로 형성될 수 있다.
상기 포토레지스트막은 네거티브 타입일 수 있다.
상기 제 1 및 제 2 노광 공정들은 이머젼 리소그라피 공정으로 진행될 수 있다.
상기 제 1 포토레지스트 패턴들 간의 간격은 상기 제 2 포토레지스트 패턴들 간의 간격과 동일할 수 있다.
상기 방법은, 상기 제 2 노광 공정을 진행한 후에, 제 3 노광 공정을 진행하여 상기 포토레지스트막의 또 다른 일부를 변환시켜 서로 이격된 제 3 포토레지스트 패턴들을 형성하는 단계를 더 포함할 수 있다. 이때, 이웃하는 제 1 포토레지스트 패턴과 제 2 포토레지스트 패턴 사이에 하나의 제 3 포토레지스트 패턴이 배치되도록 형성될 수 있다.
상기 제 1 내지 제 3 포토레지스트 패턴들은 라인 형태를 가질 수 있다.
상기 제 1 내지 제 3 포토레지스트 패턴들 간의 간격은 서로 동일할 수 있다.
본 발명의 일 예에 따른 패턴 형성 방법은, 기판 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 대하여 복수회의 노광 공정들을 진행하여 상기 포토레지스트막의 부분들을 변환시켜 서로 다른 위치의 포토레지스트 패턴들을 형성하는 단계; 및 상기 포토레지스트 패턴들로 변환되지 않은 상기 포토레지스트막을 제거하는 단계를 포함한다.
상기 노광 공정들은 서로 다른 형태의 포토마스크를 이용하여 진행될 수 있다. 또는, 상기 노광 공정들은 동일한 포토마스크를 이용하되 상기 포토마스크의 정렬 위치를 다르게 변경하여 진행될 수 있다.
본 발명의 일 예에 따른 패턴 형성 방법에서는 네거티브 타입의 포토레지스트막에 대하여 연속적으로 두번 이상의 노광 공정을 진행하여, 노광 공정의 한계 치수보다 작은 크기의 패턴 형성이 가능하다. 또한 더블 패터닝 기술(Double patterning technology)에 비하여 공정이 간단하며 웨이퍼의 이송 과정이 줄어들어 공정 정확도를 향상시킬 수 있다.
도 1a 내지 도 8a는 본 발명의 실시예 1에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다.
도 1b 내지 도 8b는 각각 도 1a 내지 도 8a를 A-A'선으로 자른 단면도들이다.
도 2c 및 3c는 각각 도 2b 및 3b의 노광 공정에 사용되는 포토마스크의 평면도이다.
도 9a 내지 도 11a는 본 발명의 실시예 2에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다.
도 9b 내지 도 11b는 각각 도 9a 내지 11a를 B-B'선으로 자른 단면도들이다.
도 12a는 실시예 2의 변형예에 따른 패턴 형성 방법을 나타내는 상부도이다.
도 12b는 도 12a를 B-B'선으로 자른 단면도이다.
도 13a 및 도 14a는 본 발명의 실시예 3에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다.
도 13b 및 도 14b는 각각 도 13a 및 도 14a를 C-C'선으로 자른 단면도들이다.
도 15는 본 발명의 실시예 4에 따른 패턴 형성 방법을 나타내는 상부도이다.
도 16은 본 발명의 응용예 1에 따른 반도체 장치의 평면도이다.
도 17은 도 16을 D-D'선으로 자른 단면도이다.
도 18은 본 발명의 응용예 2에 따른 반도체 장치의 평면도이다.
도 19는 도 18을 E-E'선으로 자른 단면도이다.
도 20은 본 발명의 응용예 3에 따른 반도체 장치의 평면도이다.
도 21은 도 20을 F-F'선으로 자른 단면도이다.
도 22는 본 발명의 응용예 4에 따른 핀펫 장치의 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 1a 내지 도 8a는 본 발명의 실시예 1에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다. 도 1b 내지 도 8b는 각각 도 1a 내지 도 8a를 A-A'선으로 자른 단면도들이다. 도 2c 및 3c는 각각 도 2b 및 3b의 노광 공정에 사용되는 포토마스크의 평면도이다.
도 1a 및 1b를 참조하면, 기판(1) 상에 식각 대상막(3)을 형성한다. 상기 식각 대상막(3)은 1층 이상의 막으로 구성될 수 있다. 상기 식각 대상막(3)은 절연막 또는 도전막이거나, 또는 상기 절연막이나 도전막을 식각하기 위한 마스크막일 수 있다. 이때, 상기 마스크막으로 탄화수소막이 사용될 수 있다. 상기 식각 대상막(3) 상에 포토레지스트막(5)을 형성한다. 상기 포토레지스트막(5)은 네거티브 타입일 수 있다. 이로써 상기 포토레지스트막(5)은 빛을 받은 부분이 현상액으로 제거되지 않고 남는다. 상기 포토레지스트막(5)을 형성하는 과정은 코팅 및 베이킹 과정을 포함할 수 있다.
도 2a 내지 2c를 참조하면, 제 1 노광 공정을 진행하여 상기 포토레지스트막(5)의 일부를 변환시켜 서로 이격된 제 1 포토레지스트 패턴들(5a)을 형성한다. 상기 제 1 포토레지스트 패턴들(5a)은 원기둥 형태를 가질 수 있다. 제 1 방향(X)으로 이웃하는 상기 제 1 포토레지스트 패턴들(5a)은 제 1 거리(D1) 만큼 서로 이격될 수 있다. 상기 제 1 노광 공정은 제 1 포토마스크(M1)을 이용하여 진행될 수 있다. 상기 제 1 포토마스크(M1)는 차광부 바탕에 서로 이격된 투광부들(O1)로 구성될 수 있다. 상기 투광부(O1)를 통해 투과된 빛(L)을 받은 상기 포토레지스트막(5)의 부분들이, 현상액으로 제거되지 않는 상기 제 1 포토레지스트 패턴들(5a)로 변환된다.
도 3a 내지 3c를 참조하면, 제 2 노광 공정을 진행하여, 상기 제 1 포토레지스트 패턴들(5a)로 변환되지 않은(상기 제 1 노광 공정 때 빛을 받지 않은 부분의) 상기 포토레지스트막(5)의 다른 일부를 변환시켜 서로 이격된 제 2 포토레지스트 패턴들(5b)을 형성한다. 상기 제 2 포토레지스트 패턴들(5b)은 제 1 포토레지스트 패턴들(5a)을 상기 제 1 방향(X)으로 소정 거리 이동한 것과 동일하다. 따라서, 상기 제 1 방향(X)으로 이웃하는 상기 제 2 포토레지스트 패턴들(5b)은 제 1 거리(D1) 만큼 서로 이격될 수 있다. 이웃하는 두개의 제 1 포토레지스트 패턴들(5a) 사이에 하나의 제 2 포토레지스트 패턴(5b)이 형성되도록 배치될 수 있다. 즉, 이웃하는 제 1 포토레지스트 패턴(5a)과 제 2 포토레지스트 패턴(5b)은 제 2 거리(D2) 만큼 이격될 수 있다. 상기 제 2 거리(D2)는 상기 제 1 거리(D1) 보다 작다. 상기 제 2 노광 공정은 제 2 포토마스크(M2)을 이용하여 진행될 수 있다. 상기 제 2 포토마스크(M2)는 차광부 바탕에 서로 이격된 투광부들(O2)로 구성될 수 있다. 상기 제 2 포토마스크(M2)는 상기 제 1 포토마스크(M1)와 다른 것일 수 있다. 또는 상기 제 2 포토마스크(M2)는 상기 제 1 포토마스크(M1)와 동일할 수 있으며 이때의 상기 제 2 노광 공정은, 상기 제 1 포토마스크(M1)의 정렬위치를 상기 제 1 방향(X)으로 소정거리 이동시켜 진행될 수 있다.
상기 제 1 및 제 2 노광 공정들은 ArF이나 KrF 광원을 사용하여 진행될 수도 있으며, 또는 보다 더 높은 해상도를 위해 물속에서 진행되는 이머젼 리소그라피 공정으로 진행될 수도 있다. 본 발명의 패턴 형성 방법을 이용하면 고가의 EUV 장비를 사용하지 않아도 40nm 이하의 크기의 패턴 형성이 가능하다. 또한 더블 패터닝 기술(Double patterning technology)에 비하여 공정이 간단하며 웨이퍼의 이송 과정이 줄어들어 공정 정확도를 향상시킬 수 있다.
도 4a 및 4b를 참조하면, 현상액을 이용하여 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b)로 바뀌지 않고 남은 상기 포토레지스트막(5)을 제거하여 상기 식각 대상막(3)의 상부면을 노출시킨다.
도 5a 및 5b를 참조하면, 상기 기판(1) 상에 마스크막(11)을 형성하여 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b) 사이의 공간을 채운다. 상기 마스크막(11)은 상기 식각 대상막(3) 및 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b)과 동시에 식각 선택비를 가질 수 있는 물질로 형성될 수 있다. 바람직하게는 상기 마스크막(11)은 실리콘 및/또는 금속을 함유하는 유기막으로 형성될 수 있다. 상기 마스크막(11)은 예를 들면 코팅 과정을 통해 형성될 수 있다.
도 6a 및 6b를 참조하면, 상기 마스크막(11)에 대하여 평탄화 식각 공정을 진행하여 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b)의 상부면을 노출시키는 동시에 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b) 사이의 공간을 채우는 마스크 패턴(11a)을 형성한다. 상기 평탄화 식각 공정은 CMP(Chemical mechanical polishing)나 전면 에치백 공정일 수 있다.
도 7a 및 7b를 참조하면, 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b)을 선택적으로 제거한다. 이를 위해, 염기성 수용액인 TMAH(Tetramethyl ammounium hydroxide)를 이용하거나 또는 애싱 공정을 진행할 수 있다. 이로써 상기 제 1 및 제 2 포토레지스트 패턴들(5a, 5b)이 있던 자리에 홀들(13)을 포함하는 상기 마스크 패턴(11a)을 형성할 수 있다.
도 8a 및 8b를 참조하면, 상기 마스크 패턴(11a)을 식각 마스크로 이용하여 상기 식각 대상막(3)을 패터닝하여 원하는 패턴(3a)을 형성할 수 있다. 이때 상기 원하는 패턴(3a)은 복수개의 홀들을 포함하는 층간절연막일 수 있다.
<실시예 2>
도 9a 내지 도 11a는 본 발명의 실시예 2에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다. 도 9b 내지 도 11b는 각각 도 9a 내지 11a를 B-B'선으로 자른 단면도들이다. 도 12a는 실시예 2의 변형예에 따른 패턴 형성 방법을 나타내는 상부도이다. 도 12b는 도 12a를 B-B'선으로 자른 단면도이다.
도 9a 및 9b를 참조하면, 도 1a 및 1b와 같이 기판(1) 상에 식각 대상막(3)과 포토레지스트막(5)이 차례로 형성된 상태에서 제 1 노광 공정을 진행하여 서로 이격된 제 1 포토레지스트 패턴들(5c)을 형성한다. 상기 제 1 포토레지스트 패턴(5c)은 제 2 방향(Y)으로 연장되는 라인 형태로 형성될 수 있다. 이웃하는 상기 제 1 포토레지스트 패턴들(5c)은 제 1 거리(D1)만큼 이격될 수 있다. 상기 제 1 노광 공정은 라인 형태의 투광부를 포함하는 제 3 포토마스크(M3)를 이용하여 진행될 수 있다.
도 10a 및 10b를 참조하면, 제 2 노광 공정을 진행하여 상기 제 1 포토레지스트 패턴들(5c)로 변환되지 않은 상기 포토레지스트막(5)을 일부 변환시켜 서로 이격된 제 2 포토레지스트 패턴들(5d)을 형성한다. 상기 제 2 포토레지스트 패턴들(5d)도 상기 제 2 방향(Y)으로 연장되는 라인 형태를 가질 수 있다. 상기 제 2 포토레지스트 패턴들(5d)은 제 1 포토레지스트 패턴들(5c)을 상기 제 1 방향(X)으로 소정 거리 이동한 것과 동일하다. 따라서, 상기 제 1 방향(X)으로 이웃하는 상기 제 2 포토레지스트 패턴들(5d)은 제 1 거리(D1) 만큼 서로 이격될 수 있다. 이웃하는 두 개의 제 1 포토레지스트 패턴들(5c) 사이에 하나의 제 2 포토레지스트 패턴(5d)이 형성되도록 배치될 수 있다. 즉, 이웃하는 제 1 포토레지스트 패턴(5c)과 제 2 포토레지스트 패턴(5d)은 제 2 거리(D2) 만큼 이격될 수 있다. 상기 제 2 거리(D2)는 상기 제 1 거리(D1) 보다 작다. 상기 제 2 노광 공정은 라인 형태의 투광부를 포함하는 제 4 포토마스크(M4)을 이용하여 진행될 수 있다. 상기 제 4 포토마스크(M4)는 상기 제 3 포토마스크(M3)와 다르거나 또는 동일한 것이되 정렬 위치를 이동시킨 것일 수 있다.
도 11a 및 11b를 참조하면, 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d)로 변환되지 않고 남은 상기 포토레지스트막(5)을 제거하여 상기 식각 대상막(3)의 상부면을 노출시킨다. 도 5a 내지 도 7a 및 도 5b 내지 도 7b를 참조하여 설명한 바와 같이, 마스크막을 형성하고 평탄화 식각하여 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d) 사이를 채우는 마스크 패턴을 형성한다. 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d)을 선택적으로 제거한 후에 상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상막(3)을 식각하여 원하는 패턴(3b)을 형성할 수 있다.
또는 도 12a 및 12b를 참조하여, 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d)로 변환되지 않고 남은 상기 포토레지스트막(5)을 제거하여 상기 식각 대상막(3)의 상부면을 노출시킨다. 금속을 함유하는 유기막으로 형성되는 마스크 패턴을 추가로 형성하지 않고, 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d)을 식각 마스크로 이용하여 상기 식각 대상막(3)을 식각하여 원하는 패턴(3c)을 형성한다. 이때 최종적으로 형성된 패턴(3c)은 도 11b의 패턴(3b)과 반대일 수 있다.
그외의 제조 방법은 실시예 1에서 설명한 바와 동일/유사할 수 있다.
<실시예 3>
도 13a 및 도 14a는 본 발명의 실시예 3에 따른 패턴 형성 방법을 순차적으로 나타내는 상부도들이다. 도 13b 및 14b는 각각 도 13a 및 도 14a를 C-C'선으로 자른 단면도들이다.
도 13a 및 도 13b를 참조하면, 기판(1) 상에 식각 대상막(3)과 포토레지스트막(5)을 차례로 형성한다. 제 1 노광 공정을 진행하여 제 2 방향(Y)으로 길쭉한 서로 이격된 제 1 포토레지스트 패턴들(5c)을 형성한다. 제 2 노광 공정을 진행하여 제 2 방향(Y)으로 길쭉한 서로 이격된 제 2 포토레지스트 패턴들(5d)을 형성한다. 상기 제 2 노광 공정은 제 5 포토마스크(M5)를 이용하여 진행되며 이는 상기 제 1 노광 공정에 사용된 것과 다르거나 또는 동일할 경우 정렬 위치를 이동시켜 진행될 수 있다. 이웃하는 두 개의 제 1 포토레지스트 패턴들(5c) 사이에 하나의 제 2 포토레지스트 패턴(5d)이 형성된다. 그러나 상기 제 2 포토레지스트 패턴(5d)은 이웃하는 두 개의 제 1 포토레지스트 패턴들(5c) 사이의 중앙에 형성되지 않고 이들 중 어느 한쪽에 가깝게 형성된다. 이로써, 하나의 제 2 포토레지스트 패턴(5d)과 이의 일 측에 인접한 제 1 포토레지스트 패턴(5c) 간의 거리(D3)는 상기 하나의 제 2 포토레지스트 패턴(5d)과 이의 타 측에 인접한 제 1 포토레지스트 패턴(5c) 간의 거리(D4) 보다 넓을 수 있다.
도 14a 및 14b를 참조하면, 제 3 노광 공정을 진행하여 상기 제 1 및 제 2 포토레지스트 패턴들(5c, 5d)로 변환되지 않고 남은 상기 포토레지스트막(5)의 일부를 변환시켜 서로 이격된 제 3 포토레지스트 패턴들(5e)을 형성한다. 상기 제 3 포토레지스트 패턴(5e)은 제 2 방향(Y)으로 길쭉한 라인 형태를 가질 수 있다. 하나의 제 2 포토레지스트 패턴(5d)과 이의 일 측에 인접한 제 1 포토레지스트 패턴(5c) 사이에 하나의 제 3 포토레지스트 패턴(5e)이 배치될 수 있다. 상기 제 3 노광 공정은 라인 형태의 투광부를 포함하는 제 6 포토마스크(M6)를 이용하여 진행될 수 있다. 상기 제 6 포토마스크(M6)은 상기 제 5 포토마스크(M5)과 다를 수 있고, 만약 같다면 정렬 위치가 다를 수 있다.
후속으로 도 11a 및 11b를 참조하여 설명한 바와 같이, 상기 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)로 변환되지 않고 남은 상기 포토레지스트막(5)을 제거한다. 그리고 이들 사이를 채우는 마스크 패턴을 형성하고 상기 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)을 선택적으로 제거한다. 그리고 상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상막(3)을 식각할 수 있다.
또는 도 12a 및 12b를 참조하여 설명한 바와 같이, 상기 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)로 변환되지 않고 남은 상기 포토레지스트막(5)을 제거한다. 상기 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)을 식각 마스크로 이용하여 상기 식각 대상막(3)을 식각한다.
그 외의 공정은 실시예 2에서 설명한 바와 동일/유사할 수 있다.
상기 노광 공정은 3회 이상 진행될 수 있으며 이로써 상기 포토레지스트 패턴들(5c, 5d, 5e) 간의 간격을 보다 좁힐 수 있다.
<실시예 4>
도 15는 본 발명의 실시예 4에 따른 패턴 형성 방법을 나타내는 상부도이다.
도 15를 참조하면, 도 14a와 같이, 하나의 포토레지스트막(5)에 대하여 제 1 내지 제 3 노광 공정들을 순차적으로 진행하여 제 2 방향(Y)으로 연장되는 라인 형태의 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)을 형성한 후에, 상기 제 2 방향(Y)과 교차하는 제 1 방향(X)으로 길쭉한 라인 형태의 투광부를 가지는 포토마스크를 이용하여 추가적인 노광 공정들을 진행하여 제 4 내지 제 6 포토레지스트 패턴들(5f, 5g, 5h)을 형성한다. 제 1 방향(X)으로 길쭉한 라인 형태의 투광부에 의해 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)의 일부도 노광이 될 수 있으나, 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e)의은 이전에 이미 노광되었기에 더이상 성질의 변화되지 않는다. 따라서 제 1 내지 제 3 포토레지스트 패턴들(5c, 5d, 5e) 사이의 노광되지 않았던 부분들이 상기 추가적인 노광 공정들에 의해 제 4 내지 제 6 포토레지스트 패턴들(5f, 5g, 5h)로 바뀔 수 있다. 이로써 상기 제 1 내지 제 6 포토레지스트 패턴들(5c, 5d, 5e, 5f, 5g, 5h)은 크로스 패턴을 구성할 수 있으며, 이들로 변환되지 않고 남은 포토레지스트막(5)은 서로 고립된 섬 형태를 가질 수 있다. 후속으로, 상기 포토레지스트막(5)을 선택적으로 제거하고, 상기 제 1 내지 제 6 포토레지스트 패턴들(5c, 5d, 5e, 5f, 5g, 5h)을 식각 마스크로 이용하여 상기 식각 대상막(3)을 식각할 수 있다.
그 외의 공정은 실시예 3을 참조하여 설명한 바와 동일/유사할 수 있다.
<응용예 1>
본 발명의 패턴 형성 방법은 DRAM 장치의 제조 과정에 적용될 수 있다.
도 16은 본 발명의 응용예 1에 따른 반도체 장치의 평면도이다. 도 17은 도 16을 D-D'선으로 자른 단면도이다.
도 16 및 17을 참조하면, 이 DRAM 장치는, 기판(201)에는 활성 영역(AR)을 정의하는 소자분리막(203)이 배치된다. 상기 기판(201) 내에는 상기 활성 영역(AR)과 상기 소자분리막(203)을 가로질러 복수개의 워드라인들(WL)이 배치된다. 상기 워드라인들(WL)은 그루브(206) 내에 배치된다. 상기 워드라인들(WL)의 상부면은 상기 기판(201)의 상부면 보다 낮게 배치될 수 있다. 상기 워드라인들(WL)과 상기 기판(201) 사이에는 게이트 절연막(207)이 개재된다. 상기 워드라인(WL)의 일 측의 상기 기판(201)에는 제 1 불순물 주입 영역(211)이 배치되고, 상기 워드라인(WL)의 타 측의 상기 기판(201)에는 제 2 불순물 주입 영역(213)이 배치된다.
상기 워드라인들(WL)의 상에는 제 1 캐핑막 패턴(214)이 배치될 수 있다. 이웃하는 캐핑막 패턴들(214) 사이에서, 상기 제 1 불순물 주입 영역(211)과 접하는 스토리지 노드 패드들(225a)이 배치된다. 또한, 이웃하는 캐핑막 패턴들(214) 사이에서, 이웃하는 상기 스토리지 노드 패드들(225a) 사이에 상기 소자분리막(203)과 접하는 분리막 패턴(221a)이 배치된다.
상기 기판(201) 상에는 제 1 절연막(227)이 배치될 수 있다. 상기 제 1 절연막(227) 상에는 비트라인(BL)이 배치된다. 상기 비트라인(BL)은 상기 제 2 불순물 주입 영역(213)과 접하는 비트라인 노드 콘택(DC)에 의해 상기 제 2 불순물 주입 영역(213)과 전기적으로 연결된다. 상기 비트라인 노드 콘택(DC)은 상기 제 1 절연막(227), 상기 제 1 캐핑막 패턴(214)의 일부 및 상기 기판(201)의 일부가 식각되어 형성되는 비트라인 노드홀(237) 안에 배치된다.
상기 비트라인 노드홀(237)의 측벽은 절연 스페이서(239)로 덮인다. 상기 제 1 절연막(227) 상에는 제 2 절연막(250)이 배치될 수 있다.스토리지 노드 콘택(BC)은 상기 제 2 절연막(250)과 상기 제 1 절연막(227)을 관통하여 상기 스토리지 노드 패드들(225a)과 접한다. 상기 제 2 절연막(250) 상에는 상기 스토리지 노드 콘택(BC)와 접한다. 상기 스토리지 노드 콘택(BC)은 하부전극(260)과 접한다. 상기 하부전극(260)의 상부면과 측면들은 유전막(258)으로 콘포말하게 덮인다. 상기 유전막(258)은 고유전율을 가지는 금속산화물을 포함할 수 있다. 상기 유전막(258)은 상부전극막(256)으로 콘포말하게 덮일 수 있다. 상기 하부전극(260), 상기 유전막(258) 및 상기 상부전극막(256)은 상기 캐패시터(CP)를 구성할 수 있다. 상기 상부전극막(256)은 플레이트 전극막(262)으로 덮일 수 있다.
본 발명의 패턴 형성 방법에 있어서, 실시예 1과 실시예 4를 참조하여 설명한 홀 패턴 형성 방법은 스토리지 노드 콘택(BC) 형성을 위한 홀 형성, 비트라인 노드홀(237) 형성 그리고 하부전극(260) 형성을 위한 홀 형성 과정에 적용될 수 있다.
본 발명의 패턴 형성 방법에 있어서, 실시예 2 및 3을 참조하여 설명한 라인 패턴 형성 방법은 워드라인들(WL)을 형성하기 위한 그루브(206) 형성 그리고 비트라인들(BL)을 형성하는 과정에 적용될 수 있다.
<응용예 2>
본 발명의 패턴 형성 방법은 수직형 반도체 메모리 장치의 제조 과정에 적용될 수 있다.
도 18은 본 발명의 응용예 2에 따른 반도체 장치의 평면도이다. 도 19는 도 18을 E-E'선으로 자른 단면도이다.
도 18 및 19를 참조하면, 이 수직형 반도체 메모리 장치는, 기판(101) 내에 배치되는 공통 소오스 라인(CSL), 상기 기판(101) 상에 배치되는 하부 선택 라인(LSL), 워드라인들(WL0~WL3), 상부 선택 라인들(USL1, USL2) 및 비트라인들(BL)을 포함할 수 있다. 활성 패턴(AP)은 상기 기판(101)으로부터 수직하게 연장되어 비트 라인(BL0-BL2)에 접속할 수 있다. 활성 패턴(AP)은 상부 선택 라인(USL0-USL2), 하부 선택 라인(LSL) 및 워드라인들(WL0-WL3)을 관통하도록 형성될 수 있다.
한편, 상기 라인들(USL, LSL, WL)과 활성 패턴(AP) 사이에는 게이트 절연막(111)이 배치될 수 있다. 본 실시예에 따르면, 게이트 절연막(111)은 터널절연막, 전하 트랩막, 블로킹 절연막 중 적어도 하나를 포함할 수 있다. 하부 선택 라인(LSL)과 활성 패턴(AP) 사이 또는 상부 선택 라인들(USL0-USL2)과 활성 패턴(AP) 사이에는, 전하 트랩막이 없을 수도 있다. 상기 게이트 절연막(111)과 상기 라인들(USL, LSL, WL) 사이에는 고유전막(122)이 개재될 수 있다. 상기 활성 패턴(AP) 상단에는 공통 드레인 영역(D)이 배치된다. 또는 상기 고유전막(122)은 블로킹 막을 포함할 수도 있다.
상기 활성 패턴(AP)은 제 1 활성막(113)과 제 2 활성막(115)을 포함한다. 상기 활성막들(113, 115)은 불순물이 도핑되지 않은 폴리실리콘막 또는 반도체막으로 형성될 수 있다. 상기 제 1 활성막(113)은 스페이서 형태를 가질 수 있다. 상기 제 2 활성막(115)은 상기 제 1 활성막(113)과 상기 기판(101)과 동시에 접한다. 상기 활성 패턴(AP)은 컵 형태를 가질 수 있다. 상기 활성 패턴(AP)의 내부는 제 1 매립 절연 패턴(117)으로 채워진다.
상기 상부 선택 라인들(USL)과 상기 하부 선택 라인들(LSL)은 각각 두층에 걸쳐 배치될 수 있다.
상기 기판(101) 상에 버퍼 산화막(103)이 배치될 수 있다. 상기 상부 선택 라인(USL)의 상부면에, 상기 상부 선택 라인(USL)과 상기 워드라인(WL3) 사이, 상기 워드라인들(WL0~WL3) 사이, 그리고 상기 워드라인(WL0)과 상기 하부 선택 라인(LSL) 사이에는 게이트 층간 절연막(7)이 개재된다. 상기 상부 선택 라인들(USL0-USL2) 사이에는 제 2 매립 절연 패턴(120)이 개재되어 이들을 분리할 수 있다. 상기 제 2 매립 절연 패턴(120)은 연장되어 상기 워드라인들(WL0-WL3) 사이 그리고 상기 하부 선택 라인들(LSL) 사이에 개재될 수 있다.
상기 라인들(USL, LSL, WL) 중에 적어도 상기 상부 선택 라인들(USL) 사이에 상기 매립 절연 패턴(120)과 이격되는 희생막 패턴(105p)이 개재된다. 상기 희생막 패턴(105p)은 상기 게이트 층간 절연막(107)의 식각률과 다른 식각률을 가지는 막으로 이루어질 수 있다. 상기 상부 선택 라인들(USL) 사이에는 상기 희생막 패턴(105p)과 접하는 더미 활성 패턴(DAP)이 배치될 수 있다. 상기 더미 활성 패턴(DAP)은 상기 활성 패턴(AP)와 같은 형태를 가지나 실질적인 활성층으로써 기능을 하지는 않는다. 상기 더미 활성 패턴(DAP)는 인접 구조물들의 스트레스를 완하시키는 역할을 할 수 있다.
본 발명의 패턴 형성 방법에 있어서, 실시예 1과 4를 참조하여 설명한 홀 패턴 형성 방법은 활성 패턴(AP)과 더미 활성 패턴(DAP)이 배치되는 홀을 형성하는 과정에 적용될 수 있다.
본 발명의 패턴 형성 방법에 있어서, 실시예 2와 3을 참조하여 설명한 라인 패턴 형성 방법은 비트라인들(BL)을 형성하는 과정에 적용될 수 있다.
<응용예 3>
본 발명의 패턴 형성 방법은 평면형 낸드(NAND) 메모리 장치의 제조 과정에 적용될 수 있다.
도 20은 본 발명의 응용예 3에 따른 반도체 장치의 평면도이다. 도 21은 도 20을 F-F'선으로 자른 단면도이다.
도 20 및 21을 참조하면, 기판(310)을 가로지르는 복수개의 라인 형태의 소자분리막들(313)에 의해 활성 영역들(AR)이 정의된다. 상기 기판(310) 상에 상기 활성 영역들(AR)을 가로지르며 서로 이격된 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 및 이들 사이에 개재되는 워드라인들(WL)이 배치된다. 상기 라인들(SSL, WL, GSL) 사이의 상기 활성 영역(AR)에는 불순물 주입 영역들(315, 317)이 배치될 수 있다. 상기 워드라인들(WL) 각각은 차례로 적층된 터널 절연막(301), 부유 게이트(303), 블로킹 절연막(305), 제어게이트(307, 309)를 포함할 수 있다. 상기 제어게이트(307, 309)는 폴리실리콘막(307) 및 금속 함유막(309)을 포함할 수 있다. 상기 접지 선택 라인(GSL)과 상기 스트링 선택 라인(SSL)에서 상기 금속 함유막(309)이 상기 블로킹 절연막(305)을 관통하여 상기 부유 게이트(303)과 접할 수 있다.
상기 스트링 선택 라인(SSL)의 일 측의 불순물 영역(317)은 비트라인 콘택(BLC)과 접한다. 상기 비트라인 콘택(BLC)은 상기 라인들(SSL, WL, GSL) 상을 가로지르는 비트라인들(BL)과 접한다.
본 발명의 패턴 형성 방법에 있어서, 실시예 2와 3을 참조하여 설명한 라인 패턴 형성 방법은 상기 라인들(SSL, GSL, WL, BL)을 형성하는 과정에 적용될 수 있다.
<응용예 4>
본 발명의 패턴 형성 방법은 핀펫(Fin-FET) 장치의 제조 과정에 적용될 수 있다.
도 22는 본 발명의 응용예 4에 따른 핀펫 장치의 사시도이다.
도 22를 참조하면, 기판(401)로부터 복수개의 라인 형태들의 활성 핀들(403)이 돌출된다. 상기 활성 핀들(403)의 양 옆에는 상기 활성 핀들(403)의 상부면보다 낮은 소자분리막(405)이 배치된다. 게이트 전극(407)은 상기 활성 핀들(403)을 가로지른다. 상기 게이트 전극(407)과 상기 활성 핀들(403) 사이에 게이트 절연막(409)이 개재된다. 상기 게이트 전극(407)의 양측의 상기 활성 핀들(403) 상에는 소오스/드레인 영역들(411)이 배치된다.
본 발명의 패턴 형성 방법에 있어서, 실시예 2와 3을 참조하여 설명한 라인 패턴 형성 방법은 상기 활성 핀들(403)을 형성하는 과정에 적용될 수 있다.
1: 기판
3: 식각 대상막
5: 포토레지스트막
5a~5g: 포토레지스트 패턴들
M1~M6: 포토마스크
O1, O2: 투광부
L: 빛

Claims (10)

  1. 기판 상에 식각 대상막을 형성하는 단계;
    상기 식각 대상막에 포토레지스트막을 형성하는 단계;
    제 1 노광 공정을 진행하여 상기 포토레지스트막의 일부를 변환시켜 서로 이격된 제 1 포토레지스트 패턴들을 형성하는 단계;
    제 2 노광 공정을 진행하여 상기 포토레지스트막의 다른 일부를 변환시켜 서로 이격된 제 2 포토레지스트 패턴들을 형성하는 단계;
    상기 제 1 및 제 2 포토레지스트 패턴들로 변환되지 않고 남은 상기 포토레지스트막을 제거하여 상기 식각 대상막의 상부를 노출시키는 단계;
    상기 제 1 및 제 2 포토레지스트 패턴들 사이를 채우는 마스크 패턴을 형성하는 단계;
    상기 제 1 및 제 2 포토레지스트 패턴들을 제거하는 단계; 및
    상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 포함하되,
    이웃하는 두 개의 제 1 포토레지스트 패턴들 사이에 하나의 제 2 포토레지스트 패턴이 형성되고,
    상기 마스크 패턴들은 상기 제 1 및 제 2 포토레지스트 패턴들과 식각 선택비를 가지는 물질로 형성되는 패턴 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 포토레지스트 패턴들은 원기둥 형태로 형성되는 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 마스크 패턴은 금속을 함유하는 유기막으로 형성되는 패턴 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 포토레지스트 패턴들은 라인 형태로 형성되는 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 포토레지스트막은 네거티브 타입인 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 노광 공정들은 이머젼 리소그라피 공정으로 진행되는 패턴 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 1 포토레지스트 패턴들 간의 간격은 상기 제 2 포토레지스트 패턴들 간의 간격과 동일한 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 제 2 노광 공정을 진행한 후에, 그리고 마스크 패턴을 형성하는 단계 전에,
    제 3 노광 공정을 진행하여 상기 포토레지스트막의 또 다른 일부를 변환시켜 서로 이격된 제 3 포토레지스트 패턴들을 형성하는 단계를 더 포함하되,
    이웃하는 제 1 포토레지스트 패턴과 제 2 포토레지스트 패턴 사이에 하나의 제 3 포토레지스트 패턴이 배치되도록 형성되는 패턴 형성 방법.

KR1020130081629A 2013-07-11 2013-07-11 패턴 형성 방법 KR102210467B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130081629A KR102210467B1 (ko) 2013-07-11 2013-07-11 패턴 형성 방법
US14/299,252 US9324563B2 (en) 2013-07-11 2014-06-09 Methods of forming patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130081629A KR102210467B1 (ko) 2013-07-11 2013-07-11 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20150007548A KR20150007548A (ko) 2015-01-21
KR102210467B1 true KR102210467B1 (ko) 2021-02-02

Family

ID=52277414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130081629A KR102210467B1 (ko) 2013-07-11 2013-07-11 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9324563B2 (ko)
KR (1) KR102210467B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130089986A1 (en) * 2011-10-11 2013-04-11 Jeong-Ju Park Method of forming patterns of semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554405B (en) * 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
TW476103B (en) * 2001-02-26 2002-02-11 Nanya Technology Corp Multiple exposure method
US7767385B2 (en) * 2006-03-09 2010-08-03 International Business Machines Corporation Method for lithography for optimizing process conditions
JP2009010079A (ja) * 2007-06-27 2009-01-15 Canon Inc 露光装置
KR100907898B1 (ko) 2007-07-24 2009-07-14 주식회사 동부하이텍 반도체 소자 제조 방법
JP2010040849A (ja) 2008-08-06 2010-02-18 Tokyo Ohka Kogyo Co Ltd レジストパターン形成方法
JP4826846B2 (ja) 2009-02-12 2011-11-30 信越化学工業株式会社 パターン形成方法
KR20100109111A (ko) 2009-03-31 2010-10-08 삼성전자주식회사 네거티브형 포토레지스트 조성물, 이를 이용한 패턴의 형성방법 및 반도체 장치의 제조방법
KR101296889B1 (ko) 2009-07-23 2013-08-14 다우 코닝 코포레이션 리버스 패터닝 방법 및 재료
KR20110091213A (ko) 2010-02-05 2011-08-11 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20110101405A (ko) 2010-03-08 2011-09-16 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20110114046A (ko) 2010-04-12 2011-10-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130089986A1 (en) * 2011-10-11 2013-04-11 Jeong-Ju Park Method of forming patterns of semiconductor device

Also Published As

Publication number Publication date
KR20150007548A (ko) 2015-01-21
US9324563B2 (en) 2016-04-26
US20150017807A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
US11521857B2 (en) Cut first self-aligned litho-etch patterning
US7352018B2 (en) Non-volatile memory cells and methods for fabricating non-volatile memory cells
US9564368B2 (en) Semiconductor device and method of fabricating the same
US8158333B2 (en) Manufacturing method of semiconductor device
US9431336B2 (en) Semiconductor devices and methods of manufacturing the same
KR101732936B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8759224B2 (en) Method of forming a pattern structure for a semiconductor device
KR101603800B1 (ko) 집적 회로, 집적 회로를 포함하는 전기 장치 및 집적 회로를 형성하는 방법
US20160307846A1 (en) Semiconductor device and method of manufacturing the same
US20160204034A1 (en) Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark
TW200939301A (en) Method for manufacturing a semiconductor device
US10734284B2 (en) Method of self-aligned double patterning
US20140080299A1 (en) Processes for NAND Flash Memory Fabrication
TW201839818A (zh) 積體電路裝置的製造方法
US20160104646A1 (en) Method for forming semiconductor device
US20160247815A1 (en) Semiconductor device and manufacturing method of semiconductor device
US6372575B1 (en) Method for fabricating capacitor of dram using self-aligned contact etching technology
KR20110037067A (ko) 반도체 소자 및 그 형성방법
KR101095076B1 (ko) 반도체 장치의 제조 방법
KR102210467B1 (ko) 패턴 형성 방법
TW201947326A (zh) 包含有在ｒａｍ位置的主動區而具有沉積所決定之間距的半導體裝置
US10317798B2 (en) Method of forming pattern of semiconductor device
US9293358B2 (en) Double patterning method of forming semiconductor active areas and isolation regions
US20070099127A1 (en) Compact integrated capacitor
US7381652B2 (en) Method of manufacturing flash memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant