KR102192601B1 - Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices - Google Patents

Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices Download PDF

Info

Publication number
KR102192601B1
KR102192601B1 KR1020207020743A KR20207020743A KR102192601B1 KR 102192601 B1 KR102192601 B1 KR 102192601B1 KR 1020207020743 A KR1020207020743 A KR 1020207020743A KR 20207020743 A KR20207020743 A KR 20207020743A KR 102192601 B1 KR102192601 B1 KR 102192601B1
Authority
KR
South Korea
Prior art keywords
type region
growing
cvd
layer
light emitting
Prior art date
Application number
KR1020207020743A
Other languages
Korean (ko)
Other versions
KR20200090940A (en
Inventor
아이작 윌데슨
파리자트 뎁
에릭 찰스 넬슨
준코 고바야시
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Priority claimed from PCT/US2017/033466 external-priority patent/WO2017201363A1/en
Publication of KR20200090940A publication Critical patent/KR20200090940A/en
Application granted granted Critical
Publication of KR102192601B1 publication Critical patent/KR102192601B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

발광 디바이스들에 대한 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들이 본원에 설명된다. 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계, 및 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함한다. 터널 접합은 p-형 영역과 직접 접촉하는 p++ 층을 포함하며, p++ 층은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 성장된다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장 기판 위에 p-형 영역을 성장시키는 단계, 및 p-형 영역 위에 추가 층들을 성장시키는 단계를 포함한다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 p-형 영역 위에 발광 영역 및 n-형 영역을 성장시키는 단계를 포함한다.Methods for using remote plasma chemical vapor deposition (RP-CVD) and sputter deposition to grow layers for light emitting devices are described herein. The method includes growing a light emitting device structure on a growth substrate, and growing a tunnel junction on the light emitting device structure using at least one of RP-CVD and sputtering deposition. The tunnel junction includes a p++ layer in direct contact with the p-type region, and the p++ layer is grown by using at least one of RP-CVD and sputtering deposition. Another method for growing a device includes growing a p-type region over a growth substrate using at least one of RP-CVD and sputtering deposition, and growing additional layers over the p-type region. Another method for growing a device includes growing a light emitting region and an n-type region over the p-type region using at least one of RP-CVD and sputtering deposition.

Figure 112020074205105-pat00008
Figure 112020074205105-pat00008

Description

발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들 {METHODS FOR USING REMOTE PLASMA CHEMICAL VAPOR DEPOSITION (RP-CVD) AND SPUTTERING DEPOSITION TO GROW LAYERS IN LIGHT EMITTING DEVICES}METHODS FOR USING REMOTE PLASMA CHEMICAL VAPOR DEPOSITION (RP-CVD) AND SPUTTERING DEPOSITION TO GROW LAYERS IN LIGHT EMITTING DEVICES}

관련 출원들에 대한 상호 참조Cross-reference to related applications

본 출원은 2016년 5월 20일에 출원된 미국 임시 출원 제62/339,412호 및 2016년 7월 14일에 출원된 유럽 임시 출원 제16 179 434.2호의 이득을 주장하며, 그것의 내용은 완전히 제시된 것처럼 본원에 참조로 이로써 포함된다.This application claims the benefit of U.S. Provisional Application No. 62/339,412 filed May 20, 2016 and European Provisional Application No. 16 179 434.2 filed July 14, 2016, the contents of which are as if fully presented. It is incorporated herein by reference.

발명의 분야Field of invention

본 출원은 발광 디바이스들에 관한 것이다.The present application relates to light emitting devices.

발광 다이오드들(light emitting diodes)(LEDs), 공진 공동 발광 다이오드들(resonant cavity light emitting diodes)(RCLEDs), 수직 공동 표면 방출 레이저(vertical-cavity surface-emitting laser)(VCSELs), 및 에지 방출 레이저들을 포함하는 반도체 발광 디바이스들은 가장 효율적인 광원들 중에서 현재 이용가능하다. 가시 스펙트럼에 걸쳐 동작이 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심있는 재료 시스템들은 또한 III-질화물 재료들로 언급되는, 그룹 III-V 반도체들, 특히 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다.Light emitting diodes (LEDs), resonant cavity light emitting diodes (RCLEDs), vertical-cavity surface-emitting lasers (VCSELs), and edge emitting lasers Semiconductor light-emitting devices, including those, are currently available among the most efficient light sources. Material systems of current interest in the manufacture of high-brightness light-emitting devices capable of operating across the visible spectrum are group III-V semiconductors, in particular binary, 3, gallium, aluminum, indium, and nitrogen, also referred to as III-nitride materials. Circle, and quaternary alloys.

전형적으로, III-질화물 발광 디바이스들은 금속 유기 화학 기상 퇴적(metal-organic chemical vapor deposition)(MOCVD), 분자 빔 에피택시(molecular beam epitaxy)(MBE), 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, III-질화물, 또는 다른 적절한 기판 상에 상이한 조성물들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 예를 들어, 종종 기판 위에 형성되는 Si로 도핑되는 하나 이상의 n-형 층, n-형 층 또는 층들 위에 형성되는 활성 영역 내의 하나 이상의 발광 층, 및 예를 들어, 활성 영역 위에 형성되는 Mg로 도핑되는 하나 이상의 p-형 층을 포함한다. 전기 컨택트는 n- 및 p-형 영역들 상에 형성된다.Typically, III-nitride light emitting devices are sapphire, silicon, or by metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or other epitaxial techniques. It is prepared by epitaxially growing a stack of semiconductor layers of different compositions and dopant concentrations on a carbide, III-nitride, or other suitable substrate. The stack can be, for example, one or more n-type layers doped with Si, often formed over a substrate, one or more light-emitting layers in the active region formed over the n-type layer or layers, and, for example, Mg formed over the active region. At least one p-type layer doped with. Electrical contacts are formed on the n- and p-type regions.

상업적 III-질화물 LED에서, 반도체 구조체는 전형적으로 MOCVD에 의해 성장된다. MOCVD 동안 사용되는 질소원은 전형적으로 암모니아이다. 암모니아가 해리될 때, 수소가 생성된다. 수소는 마그네슘과 복합체를 형성하며, 마그네슘은 p-형 재료들의 성장 동안 p-형 도펀트로서 사용된다. 수소 복합체는 마그네슘의 p-형 특성을 비활성화시켜, p-형 재료의 도펀트 농도를 효과적으로 감소시키며, 디바이스의 효율을 감소시킨다. p-형 재료의 성장 후에, 구조체는 수소를 막아냄으로써 수소-마그네슘 복합체를 파괴하기 위해 어닐링된다.In commercial III-nitride LEDs, semiconductor structures are typically grown by MOCVD. The nitrogen source used during MOCVD is typically ammonia. When ammonia dissociates, hydrogen is produced. Hydrogen forms a complex with magnesium, and magnesium is used as a p-type dopant during the growth of p-type materials. The hydrogen complex deactivates the p-type property of magnesium, effectively reducing the dopant concentration of the p-type material and reducing the efficiency of the device. After the growth of the p-type material, the structure is annealed to destroy the hydrogen-magnesium complex by blocking the hydrogen.

발광 디바이스들에 대한 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들이 본원에 설명된다. 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계, 및 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함한다. 발광 디바이스 구조체는 n-형 영역, 발광 영역 및 p-형 영역을 포함한다. 터널 접합은 p-형 영역과 직접 접촉하는 p++ 층 및 p++ 층과 직접 접촉하는 n++ 층을 포함하며, p++ 층은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 성장된다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장 기판 위에 p-형 영역을 성장시키는 단계, p-형 영역 위에 발광 영역을 성장시키는 단계, 및 발광 영역 위에 n-형 영역을 성장시키는 단계를 포함하며, p-형 영역, 발광 영역 및 n-형 영역은 III-질화물 재료들로부터 제조된다. 디바이스를 성장시키기 위한 다른 방법은 성장 기판 위에 p-형 영역을 성장시키는 단계, p-형 영역 위에 발광 영역을 성장시키는 단계, 및 발광 영역 위에 n-형 영역을 성장시키는 단계를 포함하며, 발광 영역 및 n-형 영역 중 적어도 하나는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장된다.Methods for using remote plasma chemical vapor deposition (RP-CVD) and sputter deposition to grow layers for light emitting devices are described herein. The method includes growing a light emitting device structure on a growth substrate, and growing a tunnel junction on the light emitting device structure using at least one of RP-CVD and sputtering deposition. The light emitting device structure includes an n-type region, a light emitting region, and a p-type region. The tunnel junction includes a p++ layer in direct contact with the p-type region and an n++ layer in direct contact with the p++ layer, wherein the p++ layer is grown by using at least one of RP-CVD and sputtering deposition. Other methods for growing a device include growing a p-type region over a growth substrate using at least one of RP-CVD and sputtering deposition, growing a light-emitting region over the p-type region, and n- Growing a type region, wherein the p-type region, the light emitting region and the n-type region are made from III-nitride materials. Another method for growing a device comprises growing a p-type region over a growth substrate, growing a light emitting region over the p-type region, and growing an n-type region over the light emitting region, And at least one of the n-type region is grown using at least one of RP-CVD and sputtering deposition.

더 상세한 이해는 첨부 도면들과 함께 예로서 주어지는, 이하의 설명으로부터 갖게 될 수 있다.
도 1은 암모니아를 질소원으로서 사용하여 디바이스에 대한 층들을 성장시키기 위한 예시도이다.
도 2는 암모니아 환경 내의 디바이스를 성장시키기 위한 예시도이다.
도 3은 디바이스 내의 어닐링된 p-형 층을 도시하는 예시도이다.
도 4는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 디바이스를 성장시키기 위한 예시도이다.
도 5은 특정 구현들에 따른 예시적 발광 다이오드(LED)이다.
도 6은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 도 5의 LED를 성장시키기 위한 예시적 흐름도이다.
도 7은 특정 구현들에 따른 예시적 터널 접합 LED이다.
도 8은 특정 구현들에 따라 도 7의 터널 접합 LED를 제조하기 위한 예시적 방법이다.
도 9는 특정 구현들에 따른 다른 예시적 터널 접합 LED이다.
도 10은 특정 구현들에 따라 도 9의 터널 접합 LED를 제조하기 위한 예시적 방법이다.A more detailed understanding may come from the following description, which is given by way of example in conjunction with the accompanying drawings.
1 is an exemplary diagram for growing layers for a device using ammonia as a nitrogen source.
2 is an exemplary diagram for growing a device in an ammonia environment.
3 is an exemplary diagram showing an annealed p-type layer in a device.
4 is an exemplary diagram for growing a device using at least one of RP-CVD and sputtering deposition.
5 is an exemplary light emitting diode (LED) in accordance with certain implementations.
6 is an exemplary flow diagram for growing the LED of FIG. 5 using at least one of RP-CVD and sputtering deposition.
7 is an exemplary tunnel junction LED in accordance with certain implementations.
8 is an exemplary method for manufacturing the tunnel junction LED of FIG. 7 in accordance with certain implementations.
9 is another exemplary tunnel junction LED in accordance with certain implementations.
10 is an exemplary method for manufacturing the tunnel junction LED of FIG. 9 in accordance with certain implementations.

발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(remote plasma chemical vapor deposition)(RP-CVD) 및 스퍼터링 퇴적 중 적어도 하나를 사용하기 위한 방법에 대한 도면들 및 설명들은 명료성의 목적을 위해, 전형적 디바이스 처리에서 발견되는 많은 다른 요소들을 제거하면서, 분명한 이해와 관련 있는 요소들을 예시하기 위해 간략화되었다는 점이 이해되어야 한다. 본 기술분야의 통상의 기술자들은 다른 요소들 및/또는 단계들이 본 발명을 구현할 시에 바람직하고 그리고/또는 요구되는 것을 인식할 수 있다. 그러나, 그러한 요소들 및 단계들이 본 기술분야에 널리 공지되어 있기 때문에, 및 그들이 본 발명의 더 좋은 이해를 용이하게 하지 않기 때문에, 그러한 요소들 및 단계들의 논의는 본원에 제공되지 않는다.The drawings and descriptions of a method for using at least one of remote plasma chemical vapor deposition (RP-CVD) and sputtering deposition to grow layers in light emitting devices are for the purpose of clarity, It should be understood that, while removing many of the other elements found in typical device processing, they have been simplified to illustrate elements relevant to a clear understanding. Those skilled in the art may recognize that other elements and/or steps are desirable and/or required in implementing the present invention. However, since such elements and steps are well known in the art, and because they do not facilitate a better understanding of the invention, a discussion of such elements and steps is not provided herein.

종래의 III-질화물 발광 다이오드들(LEDs)에서, n-형 영역은 우선 기판 상에 성장된 후에, 활성 영역(또는 발광 영역) 및 p-형 영역이 계속된다. 본원에 사용되는 바와 같이, 용어 영역은 식별된 영역의 적어도 하나의 층을 언급하며, n-형 영역은 하나 이상의 n-형 층을 포함할 수 있다. 디바이스 n-측 아래에 성장되는 III-질화물 LED의 내부 필드는 순방향 바이어스를 증가시킴에 따라 증가한다. 그 결과, 디바이스 바이어스(전류)가 증가됨에 따라, 내부 전계는 증가하여, 전자-정공 오버랩을 감소시키고 그것에 의해 방사 효율을 감소시킨다. 디바이스(예를 들어, LED)를 역방향 순서로 성장시키는 것은, p-형 영역이 우선 기판 상에 성장된 상태에서, 내부 필드를 반전시킨다. 디바이스 p-측 아래에 성장되는 III-질화물 LED에서, 내부 필드는 내장 편광 필드와 반대이다. 그 결과, 순방향 바이어스(전류)가 증가함에 따라, 그러한 디바이스의 방사 효율은 증가할 수 있다.In conventional III-nitride light emitting diodes (LEDs), an n-type region is first grown on a substrate, then an active region (or a light emitting region) and a p-type region are continued. As used herein, the term region refers to at least one layer of the identified region, and the n-type region may include one or more n-type layers. The internal field of the III-nitride LED grown below the device n-side increases with increasing forward bias. As a result, as the device bias (current) increases, the internal electric field increases, thereby reducing electron-hole overlap and thereby reducing the radiation efficiency. Growing the device (eg LED) in reverse order reverses the internal field, with the p-type region first grown on the substrate. In a III-nitride LED grown below the device p-side, the inner field is opposite to the built-in polarization field. As a result, as the forward bias (current) increases, the radiating efficiency of such a device can increase.

그러나, 디바이스 디자인 p-측 아래에 성장되는 III-질화물 LED는 p-형 층 활성화를 위한 무수소 분위기에서 어닐의 요건에 의해 제한된다. 이것은 도 1 내지 도 3을 참조하여 예시된다. 도 1은 암모니아(NH3)를 질소원으로서 사용하여 성장되는 디바이스(100)를 예시하며, 그것은 p-형 영역(pGaN 층으로 도시됨)으로 N 및 H 포함을 야기한다. 도 2는 마그네슘(Mg) 도펀트를 활성화하기 위해 무수소 분위기 어닐링 공정을 사용하여 제거될 필요가 있는 디바이스(100)의 pGaN 층 내의 수소의 존재를 예시한다. 도 3은 수소가 pGaN 층으로부터 확산한 어닐링된 디바이스를 예시한다. Mg는 이제 어셉터-형 도펀트로서 전기적으로 활성이고 기능적이다. 질소원 기반 성장 공정은 예를 들어, 금속 유기 화학 기상 퇴적(MOCVD)일 수 있다. 전형적 MOCVD에서, 암모니아는 질소원으로서 사용되어, 성장 온도에서 질소의 수소 라디칼들 및 활성 형태들로 분해된다. 사용되는 캐리어 가스가 질소이지만, 암모니아 분해로부터의 수소는 성장 동안 Mg와 복합체를 형성할 것이다.However, the III-nitride LEDs grown below the device design p-side are limited by the requirement of annealing in anhydrous atmosphere for p-type layer activation. This is illustrated with reference to FIGS. 1 to 3. 1 illustrates a device 100 grown using ammonia (NH 3 ) as a nitrogen source, which results in N and H inclusion into the p-type region (shown as the pGaN layer). 2 illustrates the presence of hydrogen in the pGaN layer of device 100 that needs to be removed using an anhydrous atmosphere annealing process to activate the magnesium (Mg) dopant. 3 illustrates an annealed device in which hydrogen diffuses from a pGaN layer. Mg is now electrically active and functional as an acceptor-type dopant. The nitrogen source-based growth process may be, for example, metal organic chemical vapor deposition (MOCVD). In typical MOCVD, ammonia is used as a nitrogen source and decomposes into hydrogen radicals and active forms of nitrogen at the growth temperature. Although the carrier gas used is nitrogen, hydrogen from ammonia decomposition will form complexes with Mg during growth.

디바이스들 p-측 아래에 성장되는 III-질화물 LED에서, p-형 영역은 우선 기판 상에 성장된 후에 활성 영역 및 그 다음에 n-형 영역이 계속된다. 따라서, p-형 영역이 매립된다. 수소는 n-형 III-질화물 재료들을 통해 확산할 수 없고, 수소는 긴 거리에 걸쳐 측방으로 용이하게 확산하지 않는 점은 실험적으로 증명되었다. 어닐이 효과적인 것으로 하기 위해, p-형 층들은 임의의 다른 층에 의해 커버될 수 없다. 효과적인 어닐 없이, 디바이스는 p-형 층 없이, 또는 극히 낮은 정공 농도를 가진 p-형 층을 가지고 남아 있어, 그것을 쓸모없게 한다.In a III-nitride LED grown below the devices p-side, the p-type region is first grown on the substrate, followed by the active region and then the n-type region. Thus, the p-type region is buried. It has been experimentally demonstrated that hydrogen cannot diffuse through n-type III-nitride materials, and that hydrogen does not readily diffuse laterally over long distances. In order for the annealing to be effective, the p-type layers cannot be covered by any other layer. Without effective annealing, the device remains without a p-type layer, or with a p-type layer with extremely low hole concentration, making it useless.

상기 문제는 또한 터널 접합을 포함하는 III-질화물 디바이스들에 존재한다. 터널 접합은 전자들이 역방향 바이어스에서 p-형 층의 가전자 대역으로부터 n-형 층의 전도 대역으로 터널링되는 것을 허용하는 구조체이다. 전자가 터널링될 때, 정공은 p-형 층 뒤에 남아 있어, 캐리어들은 양 층들에서 발생된다. 따라서, 다이오드와 같은 전자 디바이스에서, 작은 누설 전류만이 역방향 바이어스에서 흐르는 경우, 큰 전류는 역방향 바이어스에서 터널 접합에 걸쳐 운반될 수 있다. 터널 접합은 전형적으로 매우 높은 도핑을 사용하는 다른 재료 시스템들(예를 들어, (Al)GaAs 재료 시스템 내의 p++/n++ 접합)에서 달성되었던, p/n 터널 접합에서 전도 대역 및 가전자 대역의 특정 정렬을 필요로 한다. III-질화물 재료들은 상이한 합금 조성물들 사이의 헤테로인터페이스들에서 전계를 생성하는 고유 편광을 갖는다. 이러한 편광 필드는 터널링을 위한 요구된 대역 정렬을 달성하기 위해 이용될 수 있다.This problem also exists with III-nitride devices including tunnel junctions. The tunnel junction is a structure that allows electrons to tunnel from the valence band of the p-type layer to the conduction band of the n-type layer in reverse bias. When electrons are tunneled, holes remain behind the p-type layer, so carriers are generated in both layers. Thus, in an electronic device such as a diode, if only a small leakage current flows in the reverse bias, a large current can be carried across the tunnel junction in the reverse bias. Tunnel junctions are typically achieved in other material systems using very high doping (e.g., p++/n++ junctions in (Al)GaAs material systems), the specificity of conduction and valence bands in p/n tunnel junctions. It needs alignment. III-nitride materials have an inherent polarization that creates an electric field at heterointerfaces between different alloy compositions. This polarization field can be used to achieve the required band alignment for tunneling.

이전에 언급된 바와 같이, 터널 접합은 다른 방법으로 정류되고 있는 전류가 역방향 바이어스 p-n 접합을 통과하는 것을 허용한다. 이것은 n-형 층들을 이용할 가능성을 생성하며, 이 층들은 p-형 층의 정공들로부터 터널 접합을 통해 n-형 층 내의 전자들로 변환함으로써 LED의 양 단자 및 음 단자 둘 다에 대한 컨택트로서의 p-형 층들보다, 훨씬 더 좋은 시트 저항 및 따라서 전류 확산을 갖는다. 또한, 그것은 2개 이상의 LED가 서로 겹쳐서 성장되고 터널 접합을 통해 직렬로 연결되는 것을 허용한다. 이것은 단일 LED의 풋프린트 내에 다수의 LED를 생성하여, 단위 면적 당 발생되는 광학 플럭스를 극적으로 증가시킨다.As previously mentioned, tunnel junctions allow current being rectified in different ways through the reverse biased p-n junction. This creates the possibility of using n-type layers, which convert from holes in the p-type layer to electrons in the n-type layer through tunnel junctions, as a contact to both the positive and negative terminals of the LED. It has a much better sheet resistance and thus current spreading than p-type layers. In addition, it allows two or more LEDs to be grown on top of each other and connected in series through a tunnel junction. This creates multiple LEDs within the footprint of a single LED, dramatically increasing the optical flux generated per unit area.

단위 면적 당 높은 플럭스를 가능하게 하는 것에 더하여, 터널 접합들은 효율 저하를 극복하기 위해 사용될 수 있다. 터널 접합에 의해 연결되는 LED들을 더 낮은 구동 전류로 구동함으로써, 각각의 LED는 그것의 피크 효율에서 동작할 수 있다. 통상, 이것은 광 출력의 강하를 야기할 것이지만, 주어진 칩 면적에서 직렬로 연결되는 2개 이상의 LED를 가짐으로써, 광 출력은 효율이 극적으로 개선되면서 유지될 수 있다. 따라서, 모든 시장들은 터널 접합 LED, 높은 효율을 필요로 하는 것들 및 단위 면적 당 높은 플럭스를 필요로 하는 것들에 의해 대처될 수 있다.In addition to enabling high flux per unit area, tunnel junctions can be used to overcome the drop in efficiency. By driving the LEDs connected by the tunnel junction with a lower drive current, each LED can operate at its peak efficiency. Typically, this will cause a drop in the light output, but by having two or more LEDs connected in series in a given chip area, the light output can be maintained with dramatic improvements in efficiency. Thus, all markets can be addressed by tunnel junction LEDs, those requiring high efficiency and those requiring high flux per unit area.

III-질화물 LED들에서 터널 접합을 생성할 시의 중요한 제한 요인은 pGaN 층의 활성화이다. 터널 접합 LED의 경우에, pGaN 층은 전체 디바이스 구조체가 성장됨에 따라, 매립되거나, 다른 층에 의해 커버될 것이다. 디자인에 의해, 터널 접합이 중간에 있는 상태에서, pGaN 층의 상단 상에 n-형 층이 있을 것이다. pGaN 층이 MOCVD에 의해 성장될 때, 반응기 내의 수소는 GaN 층에서 Mg(p-형 도펀트)와 화학 복합체를 형성하며, 그것은 Mg를 전기적으로 비활성이게 한다. Mg가 p-형 도펀트로서 기능하게 하기 위해, 성장 후 활성화 어닐은 무수소 환경(ambient)에 요구되며, 수소는 결정으로부터 확산한다. 그러나, 위에 설명된 바와 같이, 수소는 n-형 GaN 층들을 통해 확산할 수 없다. 따라서, 터널 접합 LED가 성장되고 pGaN 층이 n-형 GaN 층에 의해 커버될 때, 활성화 어닐은 수소가 결정을 나갈 수 없기 때문에 진행될 수 없다. 이것은 p-형 층 없이, 또는 극히 낮은 활성화를 가지고 디바이스를 남겨서, 그것을 쓸모없게 한다. 이것은 분자 빔 에피택시(MBE)를 사용하여 p-형 층들을 성장시킴으로써 이전에 극복되었고, 분자 빔 에피택시는 느리고 비싸며, 전형적으로 상업적 III-질화물 LED 제조에 사용되지 않는다.An important limiting factor in creating tunnel junctions in III-nitride LEDs is the activation of the pGaN layer. In the case of a tunnel junction LED, the pGaN layer will be buried or covered by another layer as the entire device structure grows. By design, there will be an n-type layer on top of the pGaN layer with the tunnel junction in the middle. When the pGaN layer is grown by MOCVD, the hydrogen in the reactor forms a chemical complex with Mg (p-type dopant) in the GaN layer, which makes Mg electrically inert. In order for Mg to function as a p-type dopant, an activation anneal after growth is required in an anhydrous atmosphere, and hydrogen diffuses from the crystal. However, as explained above, hydrogen cannot diffuse through the n-type GaN layers. Thus, when the tunnel junction LED is grown and the pGaN layer is covered by the n-type GaN layer, the activation anneal cannot proceed because hydrogen cannot exit the crystal. This leaves the device without a p-type layer, or with extremely low activation, making it useless. This has previously been overcome by growing p-type layers using molecular beam epitaxy (MBE), and molecular beam epitaxy is slow and expensive, and is typically not used in commercial III-nitride LED manufacturing.

따라서, 터널 접합을 가진 디바이스와 같은, 매립된 p-형 층을 가진 디바이스들, 또는 p-형 층들이 n-형 층들 전에 성장되는 디바이스는 종래에 암모니아를 질소원으로서 가진 MOCVD에 의해 성장될 수 없다.Therefore, devices with buried p-type layers, such as devices with tunnel junctions, or devices in which p-type layers are grown before n-type layers cannot be grown by MOCVD with ammonia as nitrogen source in the prior art. .

발광 디바이스들에 대한 층들을 성장시키기 위해 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하기 위한 방법들이 본원에 설명된다. 일반적으로, RP-CVD 및 스퍼터링 퇴적은 성장 공정 동안 수소 또는 암모니아를 사용하지 않는다. 즉, 층들은 수소-함유 질소 전구체 없이 성장된다. 특히, RP-CVD 및 스퍼터링 퇴적은 pGaN 층(들) 및/또는 터널 접합 재료들을 성장시키기 위해 사용될 수 있으며, 그것은 수소가 pGaN 층(들)에 진입하는 것을 방지하고 일부 구현들에서 재료의 성장 후 활성화에 대한 요구를 제거할 수 있다.Methods for using at least one of RP-CVD and sputtering deposition to grow layers for light emitting devices are described herein. In general, RP-CVD and sputter deposition do not use hydrogen or ammonia during the growth process. That is, the layers are grown without a hydrogen-containing nitrogen precursor. In particular, RP-CVD and sputtering deposition can be used to grow pGaN layer(s) and/or tunnel junction materials, which prevents hydrogen from entering the pGaN layer(s) and in some implementations after growth of the material. You can eliminate the need for activation.

일반적으로, RP-CVD 및 스퍼터링 퇴적은 질소 플라즈마를 질소원으로서 사용함으로써, 또는 일부 스퍼터링 퇴적 사례들에서 GaN 소스 타켓을 사용함으로써 III-질화물들을 성장시키기 위해 무수소 환경의 사용을 허용하고, pGaN 층(들)은 이 때 후속 활성화 단계를 필요로 하지 않을 것이다. 터널 접합의 성장 및 후속 nGaN 층(들)의 초기 부분은 또한 pGaN 층(들)이 노출되는 반응기로의 수소의 임의의 도입이 수소가 pGaN 층(들)으로 확산하고 한번 더 Mg와 복합체를 이루는 것을 야기함에 따라, RP-CVD 및/또는 스퍼터링 퇴적에 의해 구현될 수 있다. 유사하게, p-형 측 아래의 디바이스에 대해, pGaN 층(들)은 MOCVD에 의해 초기에 성장되며, 그 다음 RP-CVD 또는 스퍼터링 퇴적 시스템들에서 원위치 어닐링된 후에, 활성 영역 전에 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되는 pGaN 층 및 비의도적으로 도핑된 후퇴 층이 계속될 수 있다. 활성화 어닐은 예를 들어, RP-CVD 반응기의 원격 플라즈마원을 사용하여 발생되는 활성 질소의 초과 압력으로 수행될 수 있다. 활성 영역은 pGaN으로의 수소 확산이 중요하지 않으면 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되거나 MOCVD에 의해 성장될 수 있다.In general, RP-CVD and sputtering deposition allow the use of anhydrous environment to grow III-nitrides by using a nitrogen plasma as a nitrogen source, or by using a GaN source target in some sputter deposition cases, and a pGaN layer ( S) will not require a subsequent activation step at this time. The growth of the tunnel junction and the initial portion of the subsequent nGaN layer(s) also indicate that any introduction of hydrogen into the reactor to which the pGaN layer(s) is exposed causes the hydrogen to diffuse into the pGaN layer(s) and once more complex with Mg. As it causes, it can be implemented by RP-CVD and/or sputtering deposition. Similarly, for devices below the p-type side, the pGaN layer(s) is initially grown by MOCVD, then annealed in situ in RP-CVD or sputter deposition systems, followed by RP-CVD and prior to the active region. /Or the pGaN layer grown by sputtering deposition and the unintentionally doped receding layer may continue. Activation annealing can be performed, for example, with excess pressure of active nitrogen generated using a remote plasma source of an RP-CVD reactor. The active region can be grown by RP-CVD and/or sputtering deposition or by MOCVD if hydrogen diffusion into pGaN is not critical.

도 4는 디바이스(400)에 대한 III-질화물들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하는 예시도이다. 질소 가스원(N2)은 결정으로부터 질소의 탈착을 방지하기 위해 N 원자의 초과 압력을 제공하는데 사용되지만 어떠한 수반하는 수소도 갖지 않는다. 도시된 바와 같이, pGaN 층에 어떠한 수소 원자들도 없다.FIG. 4 is an illustration of using RP-CVD and/or sputter deposition to grow III-nitrides for device 400. A nitrogen gas source (N 2 ) is used to provide an excess pressure of N atoms to prevent the desorption of nitrogen from the crystals, but does not have any accompanying hydrogen. As shown, there are no hydrogen atoms in the pGaN layer.

도 5는 디바이스(500)의 예시적 반도체 구조체(505)이며, p-형 영역(510)은 도 6의 흐름도(600)에 예시된 바와 같이 발광 영역(515) 및 n-형 영역(520) 전에 성장된다. 그러한 반도체 구조체는 임의의 적절한 디바이스로 포함될 수 있고 구현들은 예시되는 디바이스에 제한되지 않는다. 예시되는 수직 디바이스에 대한 대안들로서의 적절한 디바이스들의 예들은 성장 기판이 제거되는 플립 칩 디바이스; 및 성장 기판이 남아 있고 금속 컨택트가 제1 성장된 도핑 층 상에 배치되며, 그것이 예를 들어, 건식 에칭에 의해 노출되는 측방 다이를 포함한다.5 is an exemplary semiconductor structure 505 of device 500, with p-type region 510 being a light emitting region 515 and n-type region 520 as illustrated in flow chart 600 of FIG. Before it is grown. Such a semiconductor structure can be included with any suitable device and implementations are not limited to the illustrated device. Examples of suitable devices as alternatives to the illustrated vertical device include a flip chip device from which the growth substrate is removed; And a lateral die in which the growth substrate remains and the metal contact is disposed on the first grown doped layer, which is exposed by, for example, dry etching.

디바이스(500)는 성장 기판(도시되지 않음) 상에 성장되는 반도체 구조체(505)를 포함한다. 반도체 구조체(505)는 p-형 영역(510)을 우선 성장시킴으로써 형성된 후에(605), 적어도 하나의 발광 층을 포함하는 활성 또는 발광 영역(515)이 계속된 다음(610), n-형 영역(520)이 계속된다(615). 금속 p 컨택트(525)는 p-형 영역(510) 상에 배치되고 금속 n-컨택트(530)는 n-형 영역(520) 상에 배치된다. N-형 영역(520)은 예를 들어, 광을 효율적으로 방출하기 위해 발광 영역(515)에 바람직한 특정 광학, 재료, 또는 전기적 성질들을 위해 디자인되는 n- 또는 심지어 p-형 층들을 포함하는 상이한 조성물들 및 도펀트 농도의 다수의 층을 포함할 수 있다. 발광 영역(515)은 예를 들어, 단일의 두껍거나 얇은 발광 층, 또는 장벽 층들에 의해 분리되는 다수의 얇거나 두꺼운 발광 층을 포함하는 다수의 양자 우물 발광 영역을 포함할 수 있다. P-형 영역(510)은 예를 들어, 준비 층들 예컨대 버퍼 층들 또는 핵형성 층들, 및/또는 p-형, n-형, 또는 의도적으로 도핑되지 않을 수 있는, 성장 기판의 제거를 용이하게 하도록 디자인되는 층들, 및 p-형, 의도적으로 도핑되지 않은, 또는 n-형인 층들을 포함하는, 상이한 조성물, 두께, 및 도펀트 농도의 다수의 층을 포함할 수 있다.Device 500 includes a semiconductor structure 505 grown on a growth substrate (not shown). The semiconductor structure 505 is formed by first growing the p-type region 510 (605), followed by the active or light emitting region 515 including at least one light emitting layer (610), and then the n-type region (520) continues (615). The metal p contact 525 is disposed on the p-type region 510 and the metal n-contact 530 is disposed on the n-type region 520. The N-type region 520 is different, including, for example, n- or even p-type layers designed for specific optical, material, or electrical properties desirable for the luminescent region 515 to emit light efficiently. It may include multiple layers of compositions and dopant concentration. The emissive region 515 may include, for example, a single thick or thin emissive layer, or a plurality of quantum well emissive regions including a plurality of thin or thick emissive layers separated by barrier layers. P-type region 510 to facilitate removal of the growth substrate, which may be, for example, preparation layers such as buffer layers or nucleation layers, and/or p-type, n-type, or intentionally undoped. It may include multiple layers of different compositions, thicknesses, and dopant concentrations, including the designed layers and layers that are p-type, intentionally undoped, or n-type.

상기 명시된 바와 같이, 도 6은 디바이스(500)에 대한 반도체 구조체(505)를 형성하는 방법을 예시한다. 일 구현에서, p-형 영역(510)은 RP-CVD 및/또는 스퍼터링 퇴적을 사용함으로써 성장 기판 상에 우선 성장된다(605). 그 다음, 발광 영역(515)은 p-형 영역(510) 위에 성장된다(610). 일 구현에서, 발광 영역(515)은 적어도 성장의 제1 부분(예를 들어, 적어도 처음 수 나노미터와 같음) 동안 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되어, 초기에 성장된 p-형 영역(505)은 수소에 노출되지 않는다. N-형 영역(520)은 반도체 구조체(505)를 형성하기 위해 p-형 영역(510) 및 발광 영역(515) 위에 성장된다(615).As specified above, FIG. 6 illustrates a method of forming a semiconductor structure 505 for device 500. In one implementation, the p-type region 510 is first grown 605 on the growth substrate by using RP-CVD and/or sputtering deposition. Then, the light emitting region 515 is grown 610 over the p-type region 510. In one implementation, the light-emitting region 515 is grown by RP-CVD and/or sputter deposition at least during the first portion of the growth (e.g., at least equal to the first few nanometers), so that the initially grown p-type Region 505 is not exposed to hydrogen. The N-type region 520 is grown 615 over the p-type region 510 and the light emitting region 515 to form the semiconductor structure 505.

일부 구현들에서, 성장 기판은 비-III-질화물 기판 예컨대 실리콘 탄화물(SiC) 또는 사파이어 및 초기 III-질화물 구조체를 포함한다. 초기 III-질화물 구조체는 예를 들어, III-질화물 핵형성 및/또는 버퍼 층 및 반도체 구조체(515)가 성장될 수 있는 얇은 GaN 필름을 포함할 수 있다. 초기 III-질화물 구조체는 예를 들어, MOCVD에 의해 비-III-질화물 기판 상에 성장될 수 있다. 일부 실시예들에서, 성장 기판은 예를 들어, MOCVD, 수소화물 기상 에피택시(hydride vapour phase epitaxy)(HVPE), 액상 에피택시(liquid phase epitaxy)(LPE), 암모노서멀, 또는 임의의 다른 적절한 기술에 의해 형성되는, 사전 형성된 GaN 템플릿이다.In some implementations, the growth substrate comprises a non-III-nitride substrate such as silicon carbide (SiC) or sapphire and an initial III-nitride structure. The initial III-nitride structure may comprise, for example, a thin GaN film on which the III-nitride nucleation and/or buffer layer and semiconductor structure 515 may be grown. Initial III-nitride structures can be grown on non-III-nitride substrates, for example by MOCVD. In some embodiments, the growth substrate is, for example, MOCVD, hydride vapor phase epitaxy (HVPE), liquid phase epitaxy (LPE), ammonothermal, or any other It is a pre-formed GaN template, formed by an appropriate technique.

도 5 및 도 6을 집합적으로 참조하면, p-형 영역(510)은 예를 들어, MOCVD에 의해 성장된 후에 RP-CVD 및/또는 스퍼터링 퇴적 챔버에서 수행되는 활성화 어닐이 계속될 수 있다. 일 구현에서, 활성화 어닐 후에, 후속 성장은 수소의 재도입을 방지하기 위해 p-형 영역(510)을 캡핑하도록 n-형 영역에서 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행된다. 발광 영역(515) 및 n-형 영역(520)은 예를 들어, RP-CVD, 스퍼터링 퇴적 또는 MOCVD에 의해 성장될 수 있다.Referring collectively to FIGS. 5 and 6, the p-type region 510 may be grown, for example, by MOCVD, followed by activation annealing performed in the RP-CVD and/or sputter deposition chamber. In one implementation, after activation annealing, subsequent growth is performed by RP-CVD and/or sputter deposition in the n-type region to cap the p-type region 510 to prevent reintroduction of hydrogen. The light emitting region 515 and the n-type region 520 may be grown, for example, by RP-CVD, sputtering deposition or MOCVD.

일 구현에서, 어닐링된 p-형 영역(예를 들어, 처음 2 나노미터(nm) 내지 100 nm의 재료) 상의 초기 성장은 p-형 영역(510)을 캡핑하고 수소의 재도입을 방지하기 위해 n-형 영역에서 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행된다. p-형 영역(510)이 캡핑된 후에, 성장은 MOCVD 또는 다른 성장 기술들로 전환될 수 있다.In one implementation, initial growth on the annealed p-type region (e.g., the first 2 nanometers (nm) to 100 nm of material) to cap the p-type region 510 and prevent reintroduction of hydrogen. It is carried out by RP-CVD and/or sputter deposition in the n-type region. After the p-type region 510 is capped, the growth can be switched to MOCVD or other growth techniques.

일 구현에서, p-형 영역(510), 발광 영역(515) 및 n-형 영역(520)은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.In one implementation, the p-type region 510, the light emitting region 515 and the n-type region 520 may be grown by RP-CVD and/or sputtering deposition.

일반적으로, 무수소 p-형 영역이 RP-CVD 또는 스퍼터링 퇴적, 또는 MOCVD 후에 어닐링에 의해 형성되면, 무수소 p-형 영역은 수소의 도입 또는 재도입을 방지하기 위해 MOCVD에 의한 성장 전에 n-형 영역에서 캡핑될 수 있다.In general, if the anhydrous p-type region is formed by RP-CVD or sputtering deposition, or annealing after MOCVD, the anhydrous p-type region is n- before growth by MOCVD to prevent introduction or reintroduction of hydrogen. It can be capped in the mold area.

상기 성장 기술들은 예시적이고 p-형 영역(510), 발광 영역(515) 및 n-형 영역(520)을 위한 위에 설명된 성장 기술들의 조합들은 설명 및 청구항들의 범위 내에 있다. 성장 후에, 반도체 구조체는 임의의 적절한 디바이스로 처리될 수 있다.The growth techniques are exemplary and combinations of the growth techniques described above for the p-type region 510, the light emitting region 515 and the n-type region 520 are within the scope of the description and claims. After growth, the semiconductor structure can be processed with any suitable device.

도 7은 특정 구현들에 따른 예시적 터널 접합 LED(700)이다. 일반적으로, 터널 접합은 p-형 영역과 p-형 영역으로 전류를 주입하는 금속 컨택트 사이에 배치된다. 컨택트는 n-형 영역 상에 형성될 수 있으며, 그것은 p-형 영역과 비교하여 훨씬 더 좋은 시트 저항 및 따라서 전류 확산을 가질 수 있다. 터널 접합 LED(700)에서, n-형 영역은 p-형 영역으로부터의 정공들을 터널 접합을 통해 n-형 컨택트 층 내의 전자들로 변환함으로써, 터널 접합 LED(700)의 양 단자 및 음 단자 둘 다에 대한 컨택트 층들으로서 사용된다.7 is an exemplary tunnel junction LED 700 according to certain implementations. Typically, a tunnel junction is placed between a p-type region and a metal contact that injects current into the p-type region. The contact can be formed on the n-type region, which can have a much better sheet resistance and thus current spread compared to the p-type region. In the tunnel junction LED 700, the n-type region converts holes from the p-type region into electrons in the n-type contact layer through the tunnel junction, thereby forming both positive and negative terminals of the tunnel junction LED 700. It is used as contact layers for everything.

터널 접합 LED(700)는 성장 기판(705) 상에 성장되는 n-형 영역(710), 그 다음 발광 영역(715) 및 p-형 영역(720)을 포함하는 LED 구조체(702)를 갖는다. N-형 영역(710)은 상이한 조성물들, 도펀트 농도(의도적으로 도핑되지 않은 및/또는 p-형을 포함함) 및 두께들의 다수의 층을 포함할 수 있다. 발광 영역(715)은 예를 들어, 장벽 층들에 의해 분리되는 다수의 두꺼운 또는 양자 우물 발광 층을 포함할 수 있다. P-형 영역(720)은 상이한 조성물들, 도펀트 농도(의도적으로 도핑되지 않은 및/또는 n-형을 포함함) 및 두께들의 다수의 층을 포함할 수 있다. 터널 접합(725)은 p-형 영역(720) 위에 형성된다.The tunnel junction LED 700 has an LED structure 702 comprising an n-type region 710 that is grown on a growth substrate 705, then a light emitting region 715 and a p-type region 720. The N-type region 710 may comprise multiple layers of different compositions, dopant concentrations (including intentionally undoped and/or p-type) and thicknesses. The light-emitting region 715 may include, for example, a plurality of thick or quantum well light-emitting layers separated by barrier layers. P-type region 720 may comprise multiple layers of different compositions, dopant concentrations (including intentionally undoped and/or n-type) and thicknesses. The tunnel junction 725 is formed over the p-type region 720.

일 구현에서, 터널 접합(725)은 또한 p++ 층으로 언급되고, p-형 영역(720)과 직접 접촉하는 높게 도핑된 p-형 층, 및 또한 n++ 층으로 언급되고, p++ 층과 직접 접촉하는 높게 도핑된 n-형 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 p++ 층 및 n++ 층과 상이한 조성물의 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 InGaN 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 AlN 층을 포함한다. 터널 접합(725)은 아래에 설명되는 바와 같이 n-형 컨택트 층(730)과 직접 접촉한다.In one implementation, the tunnel junction 725 is also referred to as a p++ layer, a highly doped p-type layer in direct contact with the p-type region 720, and also referred to as an n++ layer, and directly in contact with the p++ layer. It includes a highly doped n-type layer. In one implementation, the tunnel junction 725 includes a layer of a composition different from the p++ layer and the n++ layer and a p++ layer sandwiched between the p++ and n++ layers. In one implementation, tunnel junction 725 includes an InGaN layer sandwiched between a p++ layer and an n++ layer. In one implementation, tunnel junction 725 includes an AlN layer sandwiched between a p++ layer and an n++ layer. Tunnel junction 725 is in direct contact with n-type contact layer 730 as described below.

p++ 층은 예를 들어, 약 1018 cm-3 내지 약 5×1020 cm-3의 농도까지 Mg 또는 Zn과 같은 어셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일부 실시예들에서, p++ 층은 약 2×1020 cm-3 내지 약 4×1020 cm-3의 농도로 도핑된다. n++ 층은 예를 들어, 약 1018 cm-3 내지 약 5×1020 cm-3의 농도까지 Si 또는 Ge와 같은 어셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일 구현에서, n++ 층은 약 7×1019 cm-3 내지 약 9×1019 cm-3의 농도로 도핑된다. 터널 접합(725)은 통상 매우 얇다. 예를 들어, 터널 접합(725)은 범위가 약 2 nm에서 약 100 nm에 이르는 전체 두께를 가질 수 있고, p++ 층 및 n++ 층 각각은 범위가 약 1 nm에서 약 50 nm에 이르는 두께를 가질 수 있다. 일 구현에서, p++ 층 및 n++ 층 각각은 범위가 약 25 nm에서 약 35 nm에 이르는 두께를 가질 수 있다. p++ 층 및 n++ 층은 반드시 동일한 두께인 것은 아닐 수 있다. 일 구현에서, p++ 층은 15 nm의 Mg-도핑된 InGaN이고 n++ 층은 30 nm의 Si-도핑된 GaN이다. p++ 층 및 n++ 층은 경사진 도펀트 농도를 가질 수 있다. 예를 들어, 기본 p-형 영역(720)에 인접한 p++ 층의 일부는 p++ 층에서 기본 p-형 영역(720)의 도펀트 농도로부터 원하는 도펀트 농도로 경사지는 도펀트 농도를 가질 수 있다. 유사하게, n++ 층은 p++ 층에 인접한 최대치로부터 터널 접합(725) 위에 형성되는 n-형 층(730)에 인접한 최소치로 경사지는 도펀트 농도를 가질 수 있다. 터널 접합(725)은 전도 전류가 역방향 바이어스 모드에 있을 때 터널 접합(725)이 낮은 일련의 전압 강하를 디스플레이하도록 충분히 얇게 제조되고 충분히 도핑된다. 일 구현에서, 터널 접합(725)에 걸친 전압 강하는 약 0.1V 내지 약 1V이다.The p++ layer can be, for example, InGaN or GaN, doped with an acceptor such as Mg or Zn to a concentration of about 1018 cm -3 to about 5 x 1020 cm -3 . In some embodiments, the p++ layer is doped at a concentration of about 2×1020 cm -3 to about 4×1020 cm -3 . The n++ layer can be, for example, InGaN or GaN, doped with an acceptor such as Si or Ge to a concentration of about 1018 cm -3 to about 5 x 1020 cm -3 . In one implementation, the n++ layer is doped at a concentration of about 7×1019 cm -3 to about 9×1019 cm -3 . Tunnel junction 725 is typically very thin. For example, tunnel junction 725 may have a total thickness ranging from about 2 nm to about 100 nm, and each of the p++ layer and n++ layer may have a thickness ranging from about 1 nm to about 50 nm. have. In one implementation, each of the p++ layer and the n++ layer can have a thickness ranging from about 25 nm to about 35 nm. The p++ layer and the n++ layer may not necessarily be of the same thickness. In one implementation, the p++ layer is 15 nm of Mg-doped InGaN and the n++ layer is 30 nm of Si-doped GaN. The p++ layer and the n++ layer may have a sloped dopant concentration. For example, a part of the p++ layer adjacent to the basic p-type region 720 may have a dopant concentration inclined from the dopant concentration of the basic p-type region 720 in the p++ layer to a desired dopant concentration. Similarly, the n++ layer may have a dopant concentration that slopes from a maximum adjacent to the p++ layer to a minimum adjacent to the n-type layer 730 formed over the tunnel junction 725. The tunnel junction 725 is made thin enough and sufficiently doped so that the tunnel junction 725 displays a low series of voltage drops when the conduction current is in reverse bias mode. In one implementation, the voltage drop across tunnel junction 725 is between about 0.1V and about 1V.

InGaN 또는 AlN 또는 p++ 층과 n++ 층 사이의 다른 적절한 층을 포함하는 구현들은 터널링을 위한 대역들을 정렬하는 것을 돕기 위해 III-질화물들에서 편광 필드를 강화할 수 있다. 이러한 편광 효과는 n++ 및 p++ 층들에서 도핑 요건을 감소시키고 요구되는 터널링 거리를 감소시킬 수 있다(더 높은 전류 흐름을 잠재적으로 허용함). p++ 층과 n++ 층 사이의 층의 조성물은 p++ 층 및 n++ 층의 조성물과 상이할 수 있고, 그리고/또는 III-질화물 재료 시스템 내의 다른 재료들 사이에 존재하는 편극 전하로 인해 대역 재정렬을 야기하기 위해 선택될 수 있다. 적절한 터널 접합들의 예들은 미국 특허 제8,039,352 B2호에 설명되며, 이 미국 특허는 본원에 참조로 포함된다.Implementations including an InGaN or AlN or other suitable layer between the p++ layer and the n++ layer can enhance the polarization field in the III-nitrides to help align the bands for tunneling. This polarization effect can reduce the doping requirement and reduce the tunneling distance required in the n++ and p++ layers (potentially allowing higher current flow). The composition of the layer between the p++ layer and the n++ layer may be different from the composition of the p++ layer and the n++ layer, and/or to cause band realignment due to polarization charges present between other materials in the III-nitride material system. Can be chosen. Examples of suitable tunnel junctions are described in US Pat. No. 8,039,352 B2, which US patent is incorporated herein by reference.

n-형 컨택트 층(730)은 n++ 층과 직접 접촉하는, 터널 접합(725) 위에 형성된다. 제1 금속 컨택트(735) 및 제2 금속 컨택트(740)는 n-형 컨택트 층(730) 및 n-형 영역(710) 상에 각각 형성된다. 메사(mesa)는 도 7에 예시된 바와 같이, 플립 칩 디바이스를 형성하기 위해 에칭될 수 있거나, 임의의 다른 적절한 디바이스 구조체가 사용될 수 있다. 제1 금속 컨택트(735) 및 제2 금속 컨택트(740)는 알루미늄 또는 임의의 적절한 컨택트 금속 또는 금속들과 같은, 동일한 또는 상이한 재료일 수 있다.An n-type contact layer 730 is formed over the tunnel junction 725, in direct contact with the n++ layer. The first metal contact 735 and the second metal contact 740 are formed on the n-type contact layer 730 and the n-type region 710, respectively. The mesa may be etched to form a flip chip device, as illustrated in FIG. 7, or any other suitable device structure may be used. The first metal contact 735 and the second metal contact 740 can be the same or different material, such as aluminum or any suitable contact metal or metals.

일 구현에서, 터널 접합(725)의 p++ 층은 개별 p-형 영역(720)이 요구되지 않도록 발광 층(715)과 직접 접촉할 수 있다.In one implementation, the p++ layer of the tunnel junction 725 may be in direct contact with the emissive layer 715 so that a separate p-type region 720 is not required.

성장 기판(705)은 종종 사파이어이지만 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판(705)의 표면은 성장 전에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(700)로부터 광 추출을 개선할 수 있다. 성장 표면과 반대인 성장 기판(705)의 표면(즉, 다수의 광이 플립 칩 구성에서 추출되는 표면)은 성장 전 또는 후에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(700)로부터 광 추출을 개선할 수 있다. 일 구현에서, 기판(705)은 박형화되거나 전적으로 제거될 수 있다. 일 구현에서, 박형화에 의해 노출되는 기판(705)의 표면은 광 추출을 개선하기 위해 패턴화되거나, 텍스처화되거나, 거칠게 된다.The growth substrate 705 is often sapphire, but may be any suitable substrate, such as, for example, SiC, Si, GaN, or a composite substrate. The surface of the growth substrate 705 on which the III-nitride semiconductor structure is grown may be patterned, roughened, or textured prior to growth, which may improve light extraction from the tunnel junction LED 700. The surface of the growth substrate 705 opposite to the growth surface (i.e., the surface from which a number of lights are extracted from the flip chip configuration) can be patterned, roughened, or textured before or after growth, which is a tunnel junction LED ( 700) can improve light extraction. In one implementation, the substrate 705 may be thinned or completely removed. In one implementation, the surface of the substrate 705 exposed by the thinning is patterned, textured, or roughened to improve light extraction.

제1 및 제2 금속 컨택트들(735 및 740)은 종종 반사 금속 및 반사 금속의 전자 이동을 방지하거나 감소시킬 수 있는 가드 금속과 같은 다수의 전도성 층을 포함한다. 반사 금속은 종종 은이지만, 임의의 적절한 재료 또는 재료들이 사용될 수 있다. 제1 및 제2 금속 컨택트들(735 및 740)은 실리콘 또는 임의의 다른 적절한 재료의 산화물과 같은 유전체로 충전될 수 있는 갭만큼 서로 전기적으로 절연된다. n-형 영역(715)의 부분들을 노출하는 다수의 비아가 형성될 수 있다. 제1 및 제2 금속 컨택트들(735 및 740)은 도 7에 예시된 배열에 제한되지 않는다. 제1 및 제2 금속 컨택트들(735 및 740)은 본 기술분야에 공지되어 있는 바와 같이, 유전체/금속 스택을 가진 본드 패드들을 형성하기 위해 재분배될 수 있다.The first and second metal contacts 735 and 740 often include a plurality of conductive layers, such as a reflective metal and a guard metal capable of preventing or reducing electron transfer of the reflective metal. The reflective metal is often silver, but any suitable material or materials can be used. The first and second metal contacts 735 and 740 are electrically insulated from each other by a gap that may be filled with a dielectric such as silicon or an oxide of any other suitable material. A number of vias may be formed exposing portions of the n-type region 715. The first and second metal contacts 735 and 740 are not limited to the arrangement illustrated in FIG. 7. The first and second metal contacts 735 and 740 can be redistributed to form bond pads with a dielectric/metal stack, as is known in the art.

터널 접합 LED(700)에 전기적 연결들을 형성하기 위해, 하나 이상의 인터커넥트는 제1 및 제2 금속 컨택트들(735 및 740) 상에 형성되거나 이 컨택트들에 전기적으로 연결된다. 인터커넥트들은 예를 들어, 땜납, 스터드 범프들(stud bumps), 금 층들, 또는 임의의 다른 적절한 구조체일 수 있다.In order to make electrical connections to the tunnel junction LED 700, one or more interconnects are formed on or electrically connected to the first and second metal contacts 735 and 740. The interconnects may be, for example, solder, stud bumps, gold layers, or any other suitable structure.

도 8은 특정 구현들에 따른 도 7의 터널 접합 LED(700)를 제조하기 위한 예시적 방법(800)이다. LED 구조체(702)의 N-형 영역(710), 발광 영역(715) 및 p-형 영역(720)은 MOCVD에 의해 성장 기판(705) 상에 성장된다(805). 그 다음, LED 구조체(702)는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되며, 활성화 어닐은 활성 질소의 초과 압력으로 원위치에서 수행된다(810). 일 구현에서, 활성화 어닐은 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되기 전에 원위치 외에서 수행된다. 터널 접합(725)은 RP-CVD 및/또는 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 LED 구조체(702)의 상단에 성장된다(815). n-형 컨택트 영역(730)의 전부 또는 일부는 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다(820). 그 다음, 구조체는 나머지 구조체를 성장시키기 위해 MOCVD 챔버로 다시 이동될 수 있으며, 나머지 구조체는 n-형 컨택트 영역(730)의 일부를 포함할 수 있다(825). 공정은 원하는 만큼 터널 접합들에 의해 분리되는 같은 수의 LED들을 형성하기 위해 반복될 수 있다(830).8 is an exemplary method 800 for manufacturing the tunnel junction LED 700 of FIG. 7 in accordance with certain implementations. The N-type region 710, the light emitting region 715, and the p-type region 720 of the LED structure 702 are grown on the growth substrate 705 by MOCVD (805). The LED structure 702 is then moved to a RP-CVD and/or sputtering deposition chamber, and the activation anneal is performed in situ 810 with excess pressure of active nitrogen. In one implementation, the activation anneal is performed off-site before being transferred to the RP-CVD and/or sputtering deposition chamber. The tunnel junction 725 is grown 815 on top of the LED structure 702 by using at least one of RP-CVD and/or sputtering deposition. All or part of the n-type contact region 730 is grown 820 by RP-CVD and/or sputter deposition. The structure may then be moved back to the MOCVD chamber to grow the remaining structure, and the remaining structure may include a portion of the n-type contact region 730 (825). The process may be repeated 830 to form the same number of LEDs separated by tunnel junctions as desired.

일 구현에서, 터널 접합(725)은 주위 수소 없이 성장되지 않아야 한다. 예를 들어, p++ 층 및 n++ 층의 제1 부분은 주위 수소 없이 성장된 후에 MOCVD에 의한 나머지 n++ 층의 성장이 계속될 수 있다. 일반적으로, 위에 설명에 설명된 바와 같이, p++ 층이 캡핑되면, 성장은 수소로 발생할 수 있다.In one implementation, tunnel junction 725 should not be grown without ambient hydrogen. For example, the p++ layer and the first portion of the n++ layer can be grown without ambient hydrogen, then the growth of the remaining n++ layers by MOCVD can continue. In general, as described in the description above, once the p++ layer is capped, growth can occur with hydrogen.

일 구현에서, n-형 영역(710), 발광 영역(715), 및 p-형 영역(720)의 제1 부분은 MOCVD에 의해 성장된다. MOCVD에 의해 성장되는 p-형 영역(720)의 제1 부분은 예를 들어, 적어도 1 nm 두께 및 400 nm 이하의 두께, 적어도 5 nm 두께 및 150 nm 이하의 두께 및 적어도 10 nm 두께 및 20 nm 이하의 두께일 수 있다. 그 다음, 구조체는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되고 활성화 어닐은 원위치에서 수행된다. 그 다음, p-형 영역(720)의 제2 부분은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다. 제2 부분은 예를 들어, 일부 실시예들에서 적어도 5 nm 두께 및 400 nm 이하의 두께, 및 적어도 10 nm 두께 및 100 nm 이하의 두께일 수 있다. 성장 공정의 나머지는 위에 설명된 것과 같다.In one implementation, the n-type region 710, the light emitting region 715, and the first portion of the p-type region 720 are grown by MOCVD. The first portion of the p-type region 720 grown by MOCVD is, for example, at least 1 nm thick and 400 nm or less, at least 5 nm and 150 nm or less, and at least 10 nm and 20 nm. It may be the following thickness. The structure is then transferred to the RP-CVD and/or sputtering deposition chamber and the activation annealing is performed in situ. Then, a second portion of the p-type region 720 is grown by RP-CVD and/or sputtering deposition. The second portion may be, for example, at least 5 nm thick and less than 400 nm thick, and at least 10 nm thick and less than 100 nm in some embodiments. The rest of the growth process is as described above.

일 구현에서, n-형 영역(710), 발광 영역(715), p-형 영역(720), 터널 접합(725), 및 n-형 컨택트 영역(730)을 포함하는 모든 III-질화물 층들은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.In one implementation, all III-nitride layers including n-type region 710, light emitting region 715, p-type region 720, tunnel junction 725, and n-type contact region 730 are It can be grown by RP-CVD and/or sputtering deposition.

일 구현에서, 터널 접합 LED(900)는 도 4, 도 5 및 도 6에 대해 위에 설명된 바와 같이 성장 기판들 상에 성장된다.In one implementation, tunnel junction LED 900 is grown on growth substrates as described above with respect to FIGS. 4, 5 and 6.

도 9는 특정 구현들에 따른 다른 예시적 터널 접합 LED(900)이다. 특히, 터널 접합 LED(900)는 겹쳐서 성장되고 터널 접합을 통해 직렬로 연결되는 다수의 LED를 포함한다. 일반적으로, 다수의 LED는 단일 LED의 풋프린트 내에 생성되며, 그것은 단위 면적 당 발생되는 광학 플럭스를 극적으로 증가시킬 수 있다. 게다가, 터널 접합에 의해 연결되는 LED들을 더 낮은 구동 전류로 구동함으로써, 각각의 LED는 그것의 피크 효율에서 동작할 수 있다. 단일 LED에서, 이것은 광 출력의 강하를 야기할 것이지만, 주어진 칩 면적에서 직렬로 연결되는 2개 이상의 LED를 가짐으로써, 광 출력은 효율이 극적으로 개선되면서 유지될 수 있다. 따라서, 터널 접합 LED(900)는 높은 효율을 필요로 하는 응용들 및/또는 단위 면적 당 높은 플럭스를 필요로 하는 응용들에 사용될 수 있다.9 is another exemplary tunnel junction LED 900 according to certain implementations. In particular, the tunnel junction LED 900 includes a plurality of LEDs that are grown overly and connected in series through the tunnel junction. In general, multiple LEDs are created within the footprint of a single LED, which can dramatically increase the optical flux generated per unit area. In addition, by driving the LEDs connected by the tunnel junction with a lower drive current, each LED can operate at its peak efficiency. In a single LED, this will cause a drop in the light output, but by having two or more LEDs connected in series in a given chip area, the light output can be maintained with a dramatic improvement in efficiency. Accordingly, the tunnel junction LED 900 can be used in applications requiring high efficiency and/or applications requiring high flux per unit area.

터널 접합 LED(900)는 성장 기판(905) 상에 성장되는 n-형 영역(910), 그 후에 발광 영역(915) 및 p-형 영역(920)을 포함하는 제1 LED 구조체(902)를 포함한다. 터널 접합(925)은 p-형 영역(920) 위에 형성된다. 제2 LED 구조체(927)는 터널 접합(925) 위에 형성되는 제2 n-형 영역(930), 제2 발광 영역(935), 및 제2 p-형 영역(940)을 포함한다. 터널 접합(925)은 p++ 층이 제1 LED 구조체(902)의 p-형 영역(36)과 직접 접촉하고 n++ 층이 제2 LED 구조체(927)의 n-형 영역(930)과 직접 접촉하도록 배향된다. 제1 금속 컨택트(945) 및 제2 금속 컨택트(950)는 제1 LED 구조체(902)의 n-형 영역(910), 및 제2 LED 구조체(927)의 p-형 영역(940) 상에 각각 형성된다. 메사는 플립 칩 디바이스를 형성하기 위해 에칭될 수 있거나 임의의 다른 적절한 디바이스 구조체가 사용될 수 있다. 일 구현에서, 부가 터널 접합 및 n-형 층은 n-형 층 상에 제2 금속 컨택트(950)를 형성하기 위해 제2 LED 구조체(927)의 p-형 영역(940) 위에 형성될 수 있다. 터널 접합 LED(900)에 대해 설명되는 영역들 및 층들은 적절하게, 터널 접합 LED(700)에 대해 위에 설명된 것들과 동일한 재료들, 성질들, 특징들 및/또는 특성들을 가질 수 있다.The tunnel junction LED 900 includes a first LED structure 902 including an n-type region 910 grown on a growth substrate 905, and then a light emitting region 915 and a p-type region 920. Include. Tunnel junction 925 is formed over p-type region 920. The second LED structure 927 includes a second n-type region 930, a second light-emitting region 935, and a second p-type region 940 formed over the tunnel junction 925. The tunnel junction 925 is such that the p++ layer directly contacts the p-type region 36 of the first LED structure 902 and the n++ layer directly contacts the n-type region 930 of the second LED structure 927. Oriented. The first metal contact 945 and the second metal contact 950 are on the n-type region 910 of the first LED structure 902 and the p-type region 940 of the second LED structure 927. Each is formed. The mesa may be etched to form a flip chip device or any other suitable device structure may be used. In one implementation, an additional tunnel junction and n-type layer may be formed over the p-type region 940 of the second LED structure 927 to form a second metal contact 950 on the n-type layer. . The regions and layers described for tunnel junction LED 900 may suitably have the same materials, properties, features and/or properties as those described above for tunnel junction LED 700.

2개의 발광 또는 활성 영역이 도 9에 예시되지만, 임의의 수의 발광 영역들은 각각의 발광 영역에 인접한 p-형 영역이 터널 접합에 의해 다음 활성 영역에 인접한 n-형 영역으로부터 분리되면 2개의 금속 컨택트 사이에 포함될 수 있다. 터널 접합 LED(900)가 2개의 컨택트만을 가지므로, 양 발광 영역들(915 및 935)은 동시에 광을 방출하고 개별적으로 그리고 별도로 활성될 수 없다. 일 구현에서, 스택 내의 개별 LED들은 부가 컨택트들을 형성함으로써 별도로 활성화될 수 있다. 일 구현에서, 디바이스는 디바이스가 예를 들어, 110 볼트, 220 볼트 등과 같은 전형적 라인 전압에서 동작할 수 있도록 충분한 터널 접합들을 가질 수 있다.Although two light-emitting or active regions are illustrated in FIG. 9, an arbitrary number of light-emitting regions are two metals when the p-type region adjacent to each light-emitting region is separated from the n-type region adjacent to the next active region by tunnel junction. It can be included between contacts. Since the tunnel junction LED 900 only has two contacts, both light emitting regions 915 and 935 emit light at the same time and cannot be activated individually and separately. In one implementation, individual LEDs in the stack can be activated separately by forming additional contacts. In one implementation, the device may have sufficient tunnel junctions such that the device can operate at a typical line voltage such as 110 volts, 220 volts, etc.

일 구현에서, 발광 영역들(915 및 935)은 동일한 조성물로 제조될 수 있어, 그들은 동일한 컬러 광을 방출하거나, 상이한 조성물들로 제조될 수 있어, 그들은 상이한 컬러들(즉, 상이한 피크 파장들)의 광을 방출한다. 예를 들어, 2개의 컨택트를 가진 3개의 발광 영역 디바이스는 제1 발광 영역이 적색 광을 방출하고, 제2 발광 영역이 청색 광을 방출하고, 제3 발광 영역이 녹색 광을 방출하도록 제조될 수 있다. 활성화될 때, 디바이스는 백색 광을 생성할 수 있다. 발광 영역들은 동일한 면적으로부터 광을 방출하는 것으로 나타나도록 스태킹되므로, 그러한 디바이스들은 스태킹된 것보다는 오히려 인접한 발광 영역들로부터 적색, 청색, 및 녹색 광을 조합하는 디바이스에 존재하는 컬러 혼합을 가진 문제들을 회피할 수 있다.In one implementation, the luminescent regions 915 and 935 may be made of the same composition, such that they emit the same color light, or may be made of different compositions, so that they have different colors (i.e., different peak wavelengths). Emits light of For example, a three light emitting area device with two contacts can be manufactured such that a first light emitting area emits red light, a second light emitting area emits blue light, and a third light emitting area emits green light. have. When activated, the device can produce white light. Since the emitting regions are stacked to appear to emit light from the same area, such devices avoid problems with color mixing present in devices combining red, blue, and green light from adjacent emitting regions rather than stacked. can do.

상이한 파장들의 광을 방출하는 발광 영역들을 가진 디바이스에서, 최단 파장의 광을 발생시키는 발광 영역은 LED에서 광이 추출되는 표면, 일반적으로 사파이어, SiC, 또는 GaN 성장 기판에 가장 가깝게 위치될 수 있다. 출력 표면에 가까운 최단 파장 발광 영역의 배치는 다른 발광 영역들의 양자 우물들 내의 흡수로 인해 손실을 최소화할 수 있고, 컨택트들에 의해 형성되는 히트 싱크에 더 가까운 더 긴 파장 발광 영역들을 위치시킴으로써 보다 민감한 더 긴 파장 양자 우물들 상에서 열 충격을 감소시킬 수 있다. 양자 우물 층들은 또한 양자 우물 층들 내의 광의 흡수가 낮도록 충분히 얇게 제조될 수 있다. 디바이스로부터 방출되는 혼합된 광의 컬러는 각각의 컬러의 광을 방출하는 발광 영역들의 수를 선택함으로써 제어될 수 있다. 예를 들어, 인간 눈은 녹색 광자들에 매우 민감하고 적색 광자들 및 청색 광자들에 민감하지 않다. 밸런싱된 백색 광을 생성하기 위해, 스태킹된 발광 영역 디바이스는 단일 녹색 발광 영역 및 다수의 청색 및 적색 발광 영역을 가질 수 있다.In a device with light emitting regions that emit light of different wavelengths, the light emitting region that generates light of the shortest wavelength may be located closest to the surface from which the light is extracted from the LED, generally sapphire, SiC, or GaN growth substrate. Arrangement of the shortest wavelength light emitting region close to the output surface can minimize losses due to absorption in quantum wells of other light emitting regions, and more sensitive by placing longer wavelength light emitting regions closer to the heat sink formed by the contacts. Thermal shock can be reduced on longer wavelength quantum wells. Quantum well layers can also be made thin enough so that the absorption of light in the quantum well layers is low. The color of the mixed light emitted from the device can be controlled by selecting the number of light emitting regions that emit light of each color. For example, the human eye is very sensitive to green photons and not to red and blue photons. To generate balanced white light, a stacked light emitting area device can have a single green light emitting area and multiple blue and red light emitting areas.

성장 기판(905)은 종종 사파이어이지만 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판(905)의 표면은 성장 전에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(900)로부터 광 추출을 개선할 수 있다. 성장 표면과 반대인 성장 기판(905)의 표면(즉, 다수의 광이 플립 칩 구성에서 추출되는 표면)은 성장 전 또는 후에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(900)로부터 광 추출을 개선할 수 있다. 일 구현에서, 기판(905)은 박형화되거나 전적으로 제거될 수 있다. 일 구현에서, 박형화에 의해 노출되는 기판(905)의 표면은 광 추출을 개선하기 위해 패턴화되거나, 텍스처화되거나, 거칠게 된다.Growth substrate 905 is often sapphire, but may be any suitable substrate such as, for example, SiC, Si, GaN, or a composite substrate. The surface of the growth substrate 905 on which the III-nitride semiconductor structure is grown may be patterned, roughened, or textured prior to growth, which may improve light extraction from the tunnel junction LED 900. The surface of the growth substrate 905 opposite to the growth surface (i.e., the surface from which a large number of lights are extracted from the flip chip configuration) may be patterned, roughened, or textured before or after growth, which is a tunnel junction LED ( 900) can improve light extraction. In one implementation, the substrate 905 may be thinned or completely removed. In one implementation, the surface of the substrate 905 exposed by the thinning is patterned, textured, or roughened to improve light extraction.

제1 및 제2 금속 컨택트들(945 및 950)은 종종 반사 금속 및 반사 금속의 전자 이동을 방지하거나 감소시킬 수 있는 가드 금속과 같은 다수의 전도성 층을 포함한다. 반사 금속은 종종 은이지만, 임의의 적절한 재료 또는 재료들이 사용될 수 있다. 제1 및 제2 금속 컨택트들(945 및 950)은 실리콘 또는 임의의 다른 적절한 재료의 산화물과 같은 유전체로 충전될 수 있는 갭만큼 서로 전기적으로 절연된다. n-형 영역(910)의 부분들을 노출하는 다수의 비아가 형성될 수 있다. 제1 및 제2 금속 컨택트들(945 및 950)은 도 9에 예시된 배열에 제한되지 않는다. 제1 및 제2 금속 컨택트들(945 및 950)은 본 기술분야에 공지되어 있는 바와 같이, 유전체/금속 스택을 가진 본드 패드들을 형성하기 위해 재분배될 수 있다.The first and second metal contacts 945 and 950 often include a reflective metal and a plurality of conductive layers, such as a guard metal, which can prevent or reduce electron transfer of the reflective metal. The reflective metal is often silver, but any suitable material or materials can be used. The first and second metal contacts 945 and 950 are electrically insulated from each other by a gap that may be filled with a dielectric such as silicon or an oxide of any other suitable material. A number of vias may be formed exposing portions of the n-type region 910. The first and second metal contacts 945 and 950 are not limited to the arrangement illustrated in FIG. 9. The first and second metal contacts 945 and 950 can be redistributed to form bond pads with a dielectric/metal stack, as is known in the art.

터널 접합 LED(900)에 전기적 연결들을 형성하기 위해, 하나 이상의 인터커넥트는 제1 및 제2 금속 컨택트들(945 및 950) 상에 형성되거나 이 컨택트들에 전기적으로 연결된다. 인터커넥트들은 예를 들어, 땜납, 스터드 범프들, 금 층들, 또는 임의의 다른 적절한 구조체일 수 있다.To make electrical connections to the tunnel junction LED 900, one or more interconnects are formed on or electrically connected to the first and second metal contacts 945 and 950. The interconnects may be, for example, solder, stud bumps, gold layers, or any other suitable structure.

도 10은 특정 구현들에 따라 도 9의 터널 접합 LED(900)를 제조하기 위한 예시적 방법이다. 제1 LED 구조체(902)의 N-형 영역(910), 발광 영역(915) 및 p-형 영역(920)은 MOCVD에 의해 성장 기판(905) 상에 성장된다(1005). 그 다음, LED 구조체(902)는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되며, 활성화 어닐은 활성 질소의 초과 압력으로 원위치에서 수행된다(1010). 터널 접합(925)은 적어도 RP-CVD 및/또는 스퍼터링 퇴적을 사용함으로써 제1 LED 구조체(902)의 상단에 성장된다(1015). 제2 LED 구조체(923)의 n-형 컨택트 영역(930)의 전부 또는 일부는 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다(1020). 그 다음, 구조체는 나머지 구조체를 성장시키기 위해 MOCVD 챔버로 다시 이동될 수 있으며, 나머지 구조체는 제2 LED 구조체(923)의 n-형 영역(930), 발광 영역(935), 및 p-형 영역(940)의 일부를 포함할 수 있다(1025). 공정은 원하는 만큼 터널 접합들에 의해 분리되는 같은 수의 LED들을 형성하기 위해 반복될 수 있다(1030).10 is an exemplary method for manufacturing the tunnel junction LED 900 of FIG. 9 in accordance with certain implementations. The N-type region 910, the light emitting region 915, and the p-type region 920 of the first LED structure 902 are grown on the growth substrate 905 by MOCVD (1005). The LED structure 902 is then moved to a RP-CVD and/or sputtering deposition chamber, and the activation annealing is performed in situ with excess pressure of active nitrogen (1010). The tunnel junction 925 is grown 1015 on top of the first LED structure 902 by using at least RP-CVD and/or sputtering deposition. All or part of the n-type contact region 930 of the second LED structure 923 is grown 1020 by RP-CVD and/or sputter deposition. Then, the structure can be moved back to the MOCVD chamber to grow the remaining structure, the remaining structure is the n-type region 930, the light emitting region 935, and the p-type region of the second LED structure 923 It may include a part of 940 (1025). The process may be repeated 1030 to form the same number of LEDs separated by tunnel junctions as desired.

일 구현에서, 터널 접합(925)은 주위 수소 없이 성장되지 않아야 한다. 예를 들어, p++ 층 및 n++ 층의 제1 부분은 주위 수소 없이 성장된 후에 MOCVD에 의한 나머지 n++ 층의 성장이 계속될 수 있다. 일반적으로, 위에 설명된 바와 같이, p++ 층이 캡핑되면, 성장은 수소로 발생할 수 있다.In one implementation, tunnel junction 925 should not be grown without ambient hydrogen. For example, the p++ layer and the first portion of the n++ layer can be grown without ambient hydrogen, then the growth of the remaining n++ layers by MOCVD can continue. In general, as described above, once the p++ layer is capped, growth can occur with hydrogen.

일 구현에서, n-형 영역(910), 발광 영역(915), 및 p-형 영역(920)의 제1 부분은 MOCVD에 의해 성장된다. MOCVD에 의해 성장되는 p-형 영역(920)의 제1 부분은 예를 들어, 적어도 1 nm 두께 및 400 nm 이하의 두께, 적어도 5 nm 두께 및 150 nm 이하의 두께 및 적어도 10 nm 두께 및 20 nm 이하의 두께일 수 있다. 그 다음, 구조체는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되고 활성화 어닐은 원위치에서 수행된다. 그 다음, p-형 영역(920)의 제2 부분은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다. 제2 부분은 예를 들어, 일부 실시예들에서 적어도 5 nm 두께 및 400 nm 이하의 두께 및 적어도 10 nm 두께 및 100 nm 이하의 두께일 수 있다. 성장 공정의 나머지는 위에 설명된 것과 같다.In one implementation, the n-type region 910, the light emitting region 915, and the first portion of the p-type region 920 are grown by MOCVD. The first portion of the p-type region 920 grown by MOCVD is, for example, at least 1 nm thick and 400 nm or less, at least 5 nm and 150 nm or less and at least 10 nm and 20 nm. It may be the following thickness. The structure is then transferred to the RP-CVD and/or sputtering deposition chamber and the activation annealing is performed in situ. Then, a second portion of the p-type region 920 is grown by RP-CVD and/or sputtering deposition. The second portion may be, for example, at least 5 nm thick and 400 nm or less and at least 10 nm thick and 100 nm or less in some embodiments. The rest of the growth process is as described above.

일 구현에서, n-형 영역(910), 발광 영역(915), p-형 영역(920), 터널 접합(925), n-형 영역(930), 발광 영역(935) 및 p-형 영역(940)을 포함하는 모든 III-질화물 층들은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.In one implementation, n-type region 910, light emitting region 915, p-type region 920, tunnel junction 925, n-type region 930, light emitting region 935 and p-type region All III-nitride layers, including 940, can be grown by RP-CVD and/or sputter deposition.

일 구현에서, 터널 접합 LED(900)는 도 4, 도 5 및 도 6에 대해 위에 설명된 바와 같이 성장 기판들 상에 성장된다.In one implementation, tunnel junction LED 900 is grown on growth substrates as described above with respect to FIGS. 4, 5 and 6.

본원에 설명되는 디바이스들 중 어느 것은 파장 변환 구조체와 조합될 수 있다. 파장 변환 구조체는 하나 이상의 파장 변환 재료를 포함할 수 있다. 파장 변환 구조체는 LED에 직접 연결되거나, LED에 아주 근접하여 배치되지만 LED에 직접 연결되지 않거나, LED로부터 이격될 수 있다. 파장 변환 구조체는 임의의 적절한 구조체일 수 있다. 파장 변환 구조체는 LED로부터 개별적으로 형성되거나, LED와 원위치에 형성될 수 있다. LED로부터 개별적으로 형성되는 파장 변환 구조체들의 예들은 소결 또는 임의의 다른 적절한 공정에 의해 형성될 수 있는 세라믹 파장 변환 구조체들, 롤링되거나, 캐스팅되거나, 다른 방법으로 시트로 형성되며, 그 다음 개별 파장 변환 구조체들로 싱귤레이트(singulate)되는 실리콘 또는 글래스와 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들, 및 LED 위에 적층되거나 다른 방법으로 배치될 수 있는, 가요성 시트로 형성되는 실리콘과 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들을 포함한다.Any of the devices described herein can be combined with a wavelength converting structure. The wavelength converting structure can include one or more wavelength converting materials. The wavelength converting structure may be connected directly to the LED, placed in close proximity to the LED but not directly connected to the LED, or may be spaced apart from the LED. The wavelength converting structure can be any suitable structure. The wavelength conversion structure may be formed separately from the LED, or may be formed in situ with the LED. Examples of wavelength converting structures that are individually formed from an LED are ceramic wavelength converting structures that can be formed by sintering or any other suitable process, rolled, cast, or otherwise formed into a sheet, and then individual wavelength converted. Wavelength converting materials such as powder phosphors disposed in a transparent material such as silicon or glass that are singulated into structures, and silicon formed from a flexible sheet that may be stacked or otherwise disposed over the LED And wavelength converting materials such as powder phosphors disposed on the same transparent material.

원위치에서 형성되는 파장 변환 구조체들의 예들은 실리콘과 같은 투명 재료와 혼합되고 분배되거나, 스크린 인쇄되거나, 스텐실되거나, 몰딩되거나, 다른 방법으로 LED 위에 배치되는 분말 인광체들과 같은 파장 변환 재료들; 및 전기영동, 기상, 또는 임의의 다른 적절한 타입의 퇴적에 의해 LED 상에 코팅되는 파장 변환 재료들을 포함한다.Examples of wavelength converting structures formed in situ include wavelength converting materials such as powder phosphors mixed and dispensed with a transparent material such as silicon, screen printed, stenciled, molded, or otherwise disposed over an LED; And wavelength converting materials coated on the LED by electrophoresis, vapor phase, or any other suitable type of deposition.

다수의 형태의 파장 변환 구조체는 단일 디바이스에 사용될 수 있다. 예를 들어, 세라믹 파장 변환 부재는 동일한 또는 상이한 파장 변환 재료들이 세라믹 및 몰딩된 부재들에 있는 상태에서, 몰딩된 파장 변환 부재와 조합될 수 있다.Multiple types of wavelength converting structures can be used in a single device. For example, the ceramic wavelength converting member may be combined with the molded wavelength converting member, with the same or different wavelength converting materials present in the ceramic and molded members.

파장 변환 구조체는 예를 들어, 종래의 인광체들, 유기 인광체들, 양자점들, 유기 반도체들, II-VI 또는 III-V 반도체들, II-VI 또는 III-V 반도체 양자점들 또는 나노 결정들, 염료들, 폴리머들, 또는 빛을 발하는 다른 재료들을 포함할 수 있다.The wavelength conversion structure is, for example, conventional phosphors, organic phosphors, quantum dots, organic semiconductors, II-VI or III-V semiconductors, II-VI or III-V semiconductor quantum dots or nanocrystals, dye Materials, polymers, or other materials that emit light.

파장 변환 재료는 LED에 의해 방출되는 광을 흡수하고 하나 이상의 상이한 파장의 광을 방출한다. LED에 의해 방출되는 비변환된 광은 종종 구조체로부터 추출되는 최종 스펙트럼의 일부이지만, 그것은 필요하지 않다. 공통 조합들의 예들은 황색 방출 파장 변환 재료와 조합되는 청색 방출 LED, 녹색 및 적색 방출 파장 변환 재료들와 조합되는 청색 방출 LED, 청색 및 황색 방출 파장 변환 재료들과 조합되는 UV 방출 LED, 및 청색, 녹색, 및 적색 방출 파장 변환 재료들과 조합되는 UV 방출 LED를 포함한다. 광의 다른 컬러들을 방출하는 파장 변환 재료들은 구조체로부터 추출되는 광의 스펙트럼을 조정하기 위해 추가될 수 있다.The wavelength converting material absorbs the light emitted by the LED and emits one or more different wavelengths of light. The unconverted light emitted by the LED is often part of the final spectrum extracted from the structure, but it is not required. Examples of common combinations include a blue emitting LED in combination with a yellow emission wavelength converting material, a blue emitting LED in combination with green and red emission wavelength converting materials, a UV emitting LED in combination with blue and yellow emission wavelength converting materials, and blue, green. , And a UV emitting LED in combination with red emitting wavelength converting materials. Wavelength converting materials that emit different colors of light can be added to adjust the spectrum of light extracted from the structure.

일부 실시예들에서, 본원에 설명되는 방법들은 MOCVD 챔버와 RP-CVD 및/또는 스퍼터링 퇴적 챔버 사이에서 웨이퍼들을 이동시키는 클러스터 도구에 의해 수행될 수 있다. 그러한 도구는 스케일가능 제조 공정을 허용한다. 일부 실시예들에서, RP-CVD, 스퍼터링 퇴적 및 MOCVD 도구들은 클러스터 도구들보다는 오히려 독립형이다. 일부 실시예들에서, 단일 반응기는 동일한 물리 챔버에서 RP-CVD 및/또는 스퍼터링 퇴적 및 MOCVD 성장 모드들을 함께 포함할 수 있다. 매우 소량의 수소 및/또는 암모니아는 p-형 층에서 p-형 도펀트을 비활성화시키는 것 없이, 또는 p-형 영역의 전기적 작용에 영향을 주는 것 없이 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행되는 성장 단계들 동안 사용될 수 있는 것이 가능하다. 예를 들어, 일부 실시예들에서, 수소는 p-형 GaN의 비활성화를 야기하지 않는 것을 가정하면 버블러들의 일부에 대한 캐리어 가스로서 사용될 수 있다.In some embodiments, the methods described herein may be performed by a cluster tool that moves wafers between the MOCVD chamber and the RP-CVD and/or sputter deposition chamber. Such tools allow for a scalable manufacturing process. In some embodiments, the RP-CVD, sputter deposition, and MOCVD tools are standalone rather than cluster tools. In some embodiments, a single reactor may include RP-CVD and/or sputter deposition and MOCVD growth modes together in the same physical chamber. Very small amounts of hydrogen and/or ammonia are grown by RP-CVD and/or sputtering deposition without deactivating the p-type dopant in the p-type layer or affecting the electrical behavior of the p-type region. It is possible that it can be used during the steps. For example, in some embodiments, hydrogen may be used as a carrier gas for some of the bubblers assuming that it does not cause deactivation of the p-type GaN.

본원에 설명되는 실시예들은 임의의 적절한 발광 디바이스로 포함될 수 있다. 발명의 실시예들은 예를 들어, 도 5, 도 7 및 도 9의 수직 디바이스들과 같은, 예시된 특정 구조체들에 제한되지 않는다.The embodiments described herein can be included with any suitable light emitting device. Embodiments of the invention are not limited to the specific structures illustrated, such as, for example, the vertical devices of FIGS. 5, 7 and 9.

위에 설명된 예들 및 실시예들에서, 반도체 발광 디바이스는 청색 또는 UV 광을 방출하는 III-질화물 LED이지만, 레이저 다이오드들과 같은, LED들 외의 반도체 발광 디바이스들은 발명의 범위 내에 있다. 게다가, 본원에 설명되는 원리들은 다른 III-V 재료들, III-인화물, III-비화물, II-VI 재료들, ZnO, 또는 Si-계 재료들과 같은 다른 재료 시스템들로부터 제조되는 반도체 발광 디바이스들에 적용가능할 수 있다.In the examples and embodiments described above, the semiconductor light emitting device is a III-nitride LED that emits blue or UV light, but semiconductor light emitting devices other than LEDs, such as laser diodes, are within the scope of the invention. In addition, the principles described herein are semiconductor light emitting devices fabricated from other material systems such as other III-V materials, III-phosphide, III-arsenide, II-VI materials, ZnO, or Si-based materials. May be applicable to fields.

발광 디바이스들에서 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 본원에 설명되는 비제한 방법들은 청구항들의 사상 및 범위를 유지하면서 다양한 응용들 및 사용들을 위해 수정될 수 있다. 본원에 설명되고, 그리고/또는 도면들에 도시되는 구현들 및 변형들은 예로서만 제시되고 범위 및 사상에 관해 제한되지 않는다. 본원에서의 설명들은 발광 디바이스들 내의 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 방법의 모든 구현들에 적용가능할 수 있지만 그것은 특정 구현에 대해 설명될 수 있다.The non-limiting methods described herein for using RP-CVD and/or sputtering deposition to grow layers in light emitting devices can be modified for various applications and uses while maintaining the spirit and scope of the claims. Implementations and variations described herein and/or shown in the drawings are presented by way of example only and are not limited in terms of scope and spirit. The descriptions herein may be applicable to all implementations of a method for using RP-CVD and/or sputtering deposition to grow layers in light emitting devices, but it may be described for a particular implementation.

본원에 설명되는 바와 같이, 본원에 설명되는 방법들은 임의의 특정 기능(들)을 수행하는 임의의 특정 요소(들)에 제한되지 않고 제시되는 방법들의 일부 단계들은 도시된 순서로 반드시 발생할 필요는 없다. 예를 들어, 일부 경우들에서, 2개 이상의 방법 단계는 상이한 순서로 또는 동시에 발생할 수 있다. 게다가, 설명된 방법들의 일부 단계들은 (임의적인 것으로 분명히 진술되지 않더라도) 임의적일 수 있고, 따라서 생략될 수 있다. 본원에 개시되는 방법들의 이러한 및 다른 변형들은 본원에 설명되는 발광 디바이스들 내의 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 방법의 설명을 특히 고려하여 용이하게 분명할 것이고, 발명의 전체 범위 내에 있는 것으로 간주된다.As described herein, the methods described herein are not limited to any particular element(s) that perform any particular function(s) and some steps of the presented methods need not necessarily occur in the order shown. . For example, in some cases, two or more method steps may occur in a different order or simultaneously. In addition, some steps of the described methods may be arbitrary (even if not explicitly stated to be arbitrary) and thus may be omitted. These and other variations of the methods disclosed herein will be readily apparent with particular consideration to the description of the method for using RP-CVD and/or sputtering deposition to grow layers in the light emitting devices described herein, and Is considered to be within the full scope of.

일부 구현들의 일부 특징들은 다른 구현들에서 생략되거나 구현될 수 있다. 본원에 설명되는 디바이스 요소들 및 방법 요소들은 교환가능하고 본원에 설명되는 예들 또는 구현들 중 어느 것에 사용되거나 어느 것으로부터 생략될 수 있다.Some features of some implementations may be omitted or implemented in other implementations. The device elements and method elements described herein are interchangeable and may be used in or omitted from any of the examples or implementations described herein.

특징들 및 요소들이 특정 조합들로 위에 설명되지만, 각각의 특징 또는 요소는 다른 특징들 및 요소들을 갖지 않고 단독으로 사용되거나 다른 특징들 및 요소들을 갖거나 갖지 않고 다양한 조합들로 사용될 수 있다.While features and elements are described above in specific combinations, each feature or element may be used alone without other features and elements, or may be used in various combinations with or without other features and elements.

Claims (15)

디바이스를 성장시키기 위한 방법으로서,
적어도 p-형 영역의 비작동(inoperability)을 야기하지 않는, 적어도 감소된 수소 환경에서 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 성장 기판 위에 상기 p-형 영역을 성장시키는 단계; 및
비-RP-CVD 및 비-스퍼터링 퇴적 공정을 사용하여 상기 p-형 영역 위에 n-형 영역을 성장시키는 단계 - 상기 p-형 영역 및 상기 n-형 영역은 III-질화물 재료를 포함함 -
를 포함하는 방법.As a method for growing a device,
Growing the p-type region on a growth substrate by at least one of RP-CVD and sputtering deposition in at least a reduced hydrogen environment, which does not cause at least inoperability of the p-type region; And
Growing an n-type region over the p-type region using a non-RP-CVD and non-sputtering deposition process, the p-type region and the n-type region comprising a III-nitride material
How to include. 제1항에 있어서, 상기 성장 기판은 비-III-질화물 재료 및 비-III-질화물 재료 상에 배치되는 GaN 필름을 포함하고, 상기 방법은 금속 유기 화학 기상 퇴적(MOCVD)에 의해 상기 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.The method of claim 1, wherein the growth substrate comprises a non-III-nitride material and a GaN film disposed on a non-III-nitride material, and the method comprises depositing the GaN film by metal organic chemical vapor deposition (MOCVD). The method further comprising the step of growing. 제1항에 있어서, 상기 성장 기판은 비-III-질화물 재료을 포함하고, 상기 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.The method of claim 1, wherein the growth substrate comprises a non-III-nitride material, and the method further comprises growing a GaN film by at least one of RP-CVD and sputtering deposition. 제1항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 n-형 영역의 일부를 성장시키는 단계를 포함하는 방법.The method of claim 1, wherein growing the n-type region over the p-type region comprises growing a portion of the n-type region by at least one of RP-CVD and sputtering deposition. 제1항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 MOCVD에 의해 상기 n-형 영역을 성장시키는 단계를 포함하는 방법.2. The method of claim 1, wherein growing the n-type region over the p-type region comprises growing the n-type region by MOCVD. 디바이스를 성장시키기 위한 방법으로서,
RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 성장 기판 위에 무수소(hydrogen-free) p-형 영역을 성장시키는 단계; 및
비-RP-CVD 및 비-스퍼터링 퇴적 공정을 사용하여, 상기 p-형 영역 위에 n-형 영역을 성장시키는 단계 - 상기 p-형 영역 및 상기 n-형 영역은 III-질화물 재료를 포함함 -
를 포함하는 방법.As a method for growing a device,
Growing a hydrogen-free p-type region on the growth substrate by at least one of RP-CVD and sputtering deposition; And
Using a non-RP-CVD and non-sputtering deposition process, growing an n-type region over the p-type region, wherein the p-type region and the n-type region comprise a III-nitride material.
How to include. 제6항에 있어서, 상기 성장 기판은 비-III-질화물 재료 및 비-III-질화물 재료 상에 배치되는 GaN 필름을 포함하고, 상기 방법은 금속 유기 화학 기상 퇴적(MOCVD)에 의해 상기 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.The method of claim 6, wherein the growth substrate comprises a non-III-nitride material and a GaN film disposed on a non-III-nitride material, and the method comprises depositing the GaN film by metal organic chemical vapor deposition (MOCVD). The method further comprising the step of growing. 제6항에 있어서, 상기 성장 기판은 비-III-질화물 재료을 포함하고, 상기 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.7. The method of claim 6, wherein the growth substrate comprises a non-III-nitride material, and the method further comprises growing a GaN film by at least one of RP-CVD and sputtering deposition. 제6항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 n-형 영역의 일부를 성장시키는 단계를 포함하는 방법.7. The method of claim 6, wherein growing the n-type region over the p-type region comprises growing a portion of the n-type region by at least one of RP-CVD and sputtering deposition. 제6항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 MOCVD에 의해 상기 n-형 영역을 성장시키는 단계를 포함하는 방법.7. The method of claim 6, wherein growing the n-type region over the p-type region comprises growing the n-type region by MOCVD. 디바이스를 성장시키기 위한 방법으로서,
적어도 p-형 영역의 비작동(inoperability)을 야기하지 않는, 하나 이상의 질소-함유 가스 및 수소-함유 가스를 포함하는 가스 환경에서, RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 성장 기판 위에 상기 p-형 영역을 성장시키는 단계; 및
비-RP-CVD 및 비-스퍼터링 퇴적 공정을 사용하여, 상기 p-형 영역 위에 n-형 영역을 성장시키는 단계 - 상기 p-형 영역 및 상기 n-형 영역은 III-질화물 재료를 포함함 -
를 포함하는 방법.As a method for growing a device,
The p- Growing a mold region; And
Using a non-RP-CVD and non-sputtering deposition process, growing an n-type region over the p-type region, wherein the p-type region and the n-type region comprise a III-nitride material.
How to include. 제11항에 있어서, 상기 성장 기판은 비-III-질화물 재료 및 비-III-질화물 재료 상에 배치되는 GaN 필름을 포함하고, 상기 방법은 금속 유기 화학 기상 퇴적(MOCVD)에 의해 상기 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.The method of claim 11, wherein the growth substrate comprises a non-III-nitride material and a GaN film disposed on a non-III-nitride material, and the method comprises depositing the GaN film by metal organic chemical vapor deposition (MOCVD). The method further comprising the step of growing. 제11항에 있어서, 상기 성장 기판은 비-III-질화물 재료을 포함하고, 상기 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 GaN 필름을 성장시키는 단계를 추가로 포함하는 방법.12. The method of claim 11, wherein the growth substrate comprises a non-III-nitride material, and the method further comprises growing a GaN film by at least one of RP-CVD and sputtering deposition. 제11항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 n-형 영역의 일부를 성장시키는 단계를 포함하는 방법.12. The method of claim 11, wherein growing the n-type region over the p-type region comprises growing a portion of the n-type region by at least one of RP-CVD and sputtering deposition. 제11항에 있어서, 상기 p-형 영역 위에 상기 n-형 영역을 성장시키는 단계는 MOCVD에 의해 상기 n-형 영역을 성장시키는 단계를 포함하는 방법.

12. The method of claim 11, wherein growing the n-type region over the p-type region comprises growing the n-type region by MOCVD.
KR1020207020743A 2016-05-20 2017-05-19 Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices KR102192601B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662339412P 2016-05-20 2016-05-20
US62/339,412 2016-05-20
EP16179434.2 2016-07-14
EP16179434 2016-07-14
PCT/US2017/033466 WO2017201363A1 (en) 2016-05-20 2017-05-19 Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037109A Division KR102136770B1 (en) 2016-05-20 2017-05-19 Methods for using remote plasma chemical vapor deposition (RP-CVD) and sputtering deposition to grow layers in light emitting devices

Publications (2)

Publication Number Publication Date
KR20200090940A KR20200090940A (en) 2020-07-29
KR102192601B1 true KR102192601B1 (en) 2020-12-17

Family

ID=71893743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020743A KR102192601B1 (en) 2016-05-20 2017-05-19 Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices

Country Status (2)

Country Link
JP (1) JP6936358B2 (en)
KR (1) KR102192601B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380536B1 (en) * 2000-09-14 2003-04-23 주식회사 옵토웰 III-Nitride compound semiconductor light emitting device having a tunnel junction structure
KR101284932B1 (en) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 Gallium nitride crystal, homoepitaxial gallium nitride-based devices and method for producing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures

Also Published As

Publication number Publication date
KR20200090940A (en) 2020-07-29
JP6936358B2 (en) 2021-09-15
JP2020184630A (en) 2020-11-12

Similar Documents

Publication Publication Date Title
KR102136770B1 (en) Methods for using remote plasma chemical vapor deposition (RP-CVD) and sputtering deposition to grow layers in light emitting devices
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
US11069836B2 (en) Methods for growing light emitting devices under ultra-violet illumination
KR102190859B1 (en) Method of forming a p-type layer for a light emitting device
KR102192601B1 (en) Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
EP3533088B1 (en) Methods for growing light emitting devices under ultra-violet illumination

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right