KR102192543B1 - 신호 전달회로 및 그의 동작방법 - Google Patents

신호 전달회로 및 그의 동작방법 Download PDF

Info

Publication number
KR102192543B1
KR102192543B1 KR1020140040561A KR20140040561A KR102192543B1 KR 102192543 B1 KR102192543 B1 KR 102192543B1 KR 1020140040561 A KR1020140040561 A KR 1020140040561A KR 20140040561 A KR20140040561 A KR 20140040561A KR 102192543 B1 KR102192543 B1 KR 102192543B1
Authority
KR
South Korea
Prior art keywords
signal
node
voltage level
input
level
Prior art date
Application number
KR1020140040561A
Other languages
English (en)
Other versions
KR20150116099A (ko
Inventor
김육희
김용주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140040561A priority Critical patent/KR102192543B1/ko
Priority to US14/505,115 priority patent/US9424894B2/en
Priority to CN201410809487.8A priority patent/CN104980145B/zh
Publication of KR20150116099A publication Critical patent/KR20150116099A/ko
Application granted granted Critical
Publication of KR102192543B1 publication Critical patent/KR102192543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Landscapes

  • Logic Circuits (AREA)

Abstract

제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 생성하기 위한 신호입력부; 제어신호에 응답하여 전달노드의 구동 경로를 제어하여 상기 입력신호에 따라 상기 전달노드를 선택적으로 상기 제2전압레벨로 풀다운 구동하거나, 또는 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 전달제어부;및 상기 제어신호에 응답하여 상기 전달노드의 레벨에 따라 출력노드를 구동하거나, 또는 이전 전압레벨을 출력하는 출력제어부를 포함하는 신호 전달회로가 제공되며, 풀 스윙(full swing) 레벨로 인가되는 신호를 스몰 스윙(small swing) 레벨로 변환하여 길게 배선된 신호 전송라인을 통해 전달되고, 전달된 신호를 다시 풀 스윙레벨로 변환하여 출력하기 때문에 신호 전달 동작에 따른 전류 소모를 줄일 수 있다.

Description

신호 전달회로 및 그의 동작방법{SIGNAL TRANSFER CIRCUIT AND OPERATING METHOD THEREOF}
본 특허문헌은 다수의 신호 전송라인으로 신호를 전송하기 위한 신호 전달회로에 관한 것이다.
일반적으로, 기술이 발달하면서 반도체 메모리 장치의 동작속도는 더 빨라지도록 요구받고 있으며, 소비하는 전력은 더 작아지도록 요구받고 있다. 최근에는 반도체 메모리 장치의 데이터 입출력속도를 높이기 위해 기준이 되는 클럭 신호에 동기시켜 데이터를 출력하고, 나아가서는 클럭신호의 상승 에지와 하강 에지 모두에 동기시켜 데이터를 출력시키고 있다. 한편, 시스템의 성능 향상을 위해 반도체 메모리 장치는 한번에 16개, 32개, 64개의 데이터를 한번에 출력하거나 입력받도록 요구받고 있다. 한번에 다수의 데이터를 출력하기 위해서는 각 출력 데이터마다 대응하는 데이터 전송라인과 데이터 출력버퍼 등 관련회로가 필수적으로 반도체 메모리 장치에 구비되어야 한다.
한편, 데이터를 전달 시에 데이터 전송라인으로 전원전압(VDD)에서 접지전압(VSS) 사이에 풀 스윙(full swing)하는 신호를 전달한다. 이는 메모리 장치 내부에 데이터 전송라인의 개수가 많기 때문에 데이터 전송라인의 전달 동작 시 소모되는 전류가 증가하게 된다. 따라서, 메모리의 면적 증가에 따른 데이터 전송라인의 개수가 증가하고, 데이터 전송라인은 메모리 장치 내부의 주변영역 전반에 걸쳐 길게 배치되기 때문에 라인 로딩(line loading) 성분이 커지게 된다. 또한, 데이터 전송라인의 데이터가 풀 스윙으로 전달되면서 라인 로딩이 더욱 커지게 된다. 이러한 데이터 전송라인의 큰 로딩 성분은 데이터의 고속 전달 동작을 저해하며, 데이터 전송라인을 통해 데이터 전달 시 소모되는 전류가 증가하게 되는 문제점을 가져온다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 신호의 전압레벨을 낮은 레벨로 변환하여 전달함으로써 다수의 신호 전송라인의 동작 전류를 줄이기 위한 신호 전달회로를 제공한다.
본 발명의 실시예에 따른 신호 전달회로는, 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 생성하기 위한 신호입력부; 제어신호에 응답하여 전달노드의 구동 경로를 제어하여 상기 입력신호에 따라 상기 전달노드를 선택적으로 상기 제2전압레벨로 풀다운 구동하거나, 또는 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 전달제어부;및 상기 제어신호에 응답하여 상기 전달노드의 레벨에 따라 출력노드를 구동하거나, 또는 이전 전압레벨을 출력하는 출력제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 신호 전달회로의 동작방법은, 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 생성하는 단계; 상기 제어신호가 비활성화된 경우 전달노드의 풀다운 구동 경로를 차단한 상태에서 상기 전달노드를 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 단계; 제어신호가 활성화된 경우 상기 전달노드의 풀업 구동 경로를 차단한 상태에서 상기 입력신호에 응답하여 상기 전달노드를 상기 제2전압레벨로 풀다운 구동하거나, 또는 풀다운 구동 경로를 차단하는 단계; 상기 제어신호의 활성화구간에서 상기 전달노드의 레벨을 반전 구동하여 출력노드의 레벨을 결정하는 단계;및 상기 제어신호의 비활성화구간에서 상기 전달노드의 레벨과 상관없이 상기 결정하는 단계에서 결정된 상기 출력노드의 레벨을 유지하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 신호 전달회로의 동작방법은, 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 입력노드로 전달받는 단계; 제어신호의 활성화구간에서 상기 입력노드가 상기 제1전압레벨로 샘플링될 때 출력노드를 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 제1단계; 상기 제어신호의 활성화구간에서 상기 입력노드가 상기 제2전압레벨로 샘플링될 때 상기 출력노드를 상기 제2전압레벨로 풀다운 구동하는 제2단계; 상기 제1단계 이후 상기 제어신호가 비활성화되는 구간에서 상기 출력노드를 제3전압레벨로 유지시키는 단계;및 상기 제2단계 이후 상기 제어신호가 비활성화되는 구간에서 상기 출력노드를 상기 제2전압레벨로 유지시키는 단계를 포함할 수 있다.
제안된 실시예에 따른 신호 전달회로는 풀 스윙(full swing) 레벨로 인가되는 신호를 스몰 스윙(small swing) 레벨로 변환하여 길게 배선된 신호 전송라인을 통해 전달되고, 전달된 신호를 다시 풀 스윙레벨로 변환하여 출력하기 때문에 신호 전달 동작에 따른 전류 소모를 줄일 수 있다.
또한, 내부에서 생성된 제어신호를 이용하여 스몰 스윙레벨의 신호를 풀 스윙레벨로 변환하기 위한 추가적인 회로가 필요하지 않기 때문에 신호 전달회로의 면적을 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 신호 전달회로를 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 신호 전달회로의 상세 회로도.
도 3은 본 발명의 실시예에 따른 신호 전달회로의 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 신호 전달회로를 설명하기 위한 도면이다.
도 1을 참조하면, 신호 전달회로(1000)는 신호입력부(100)와, 전달제어부(300) 및 출력제어부(500)를 포함할 수 있다. 신호 전달회로(1000)의 신호입력부(100)는 입력구동부(110) 및 입력전달부(130)로 구성될 수 있다. 신호입력부(100)는 제1전압레벨(V1) 및 제2전압레벨(V2)에 대응하는 입력신호(IN_2)를 생성할 수 있다. 전달제어부(300)는 제어신호(CTRL_SIG)에 응답하여 전달노드의 구동 경로를 제어하여 입력신호(IN_2)에 따라 전달노드를 선택적으로 제2전압레벨(V2)로 풀다운 구동시키거나, 또는 제1전압레벨(V1)보다 높은 제3전압레벨(V3)로 풀업 구동할 수 있다. 구체적으로, 제어신호(CTRL_SIG)가 활성화된 경우 전달노드의 풀업 구동 경로를 차단한 상태에서 입력신호(IN_2)에 응답하여 전달노드를 제2전압레벨(V2)로 풀다운 구동시키거나 풀다운 구동 경로를 차단할 수 있다. 여기서, 입력신호(IN_2)는 입력구동부(110)에서 출력된 전송신호(IN_1)가 입력전달부(130)를 통해 전달된 신호일 수 있다. 전송신호(IN_1)는 제1전압레벨(V1)에서 제2전압레벨(V2)사이인 스몰 스윙(small swing)하는 신호로써 길게 배선된 라인을 지나 전달제어부(300)로 전달되는 신호일 수 있다.
또한, 제1전압레벨(V1)보다 높은 제3전압레벨(V3)로 풀업 구동할 수 있다. 구체적으로, 또한, 제어신호(CTRL_SIG)가 비활성화된 경우 전달노드의 풀다운 구동 경로를 차단한 상태에서 전달노드를 강제로 제1전압레벨(V1)보다 높은 제3전압레벨(V3)로 풀업 구동할 수 있다. 출력제어부(500)는 제어신호(CTRL_SIG)에 응답하여 전달노드의 레벨에 따라 출력노드를 구동하거나, 이전 전압레벨을 출력할 수 있다. 여기서, 제1전압레벨(V1)은 전원전압(VDD)보다 일정레벨 낮은 전압레벨일 수 있다. 제2전압레벨(V2)은 접지전압(VSS) 레벨일 수 있다. 제3전압레벨(V3)은 전원전압(VDD) 레벨일 수 있다. 제어신호(CTRL_SIG)는 내부에서 생성될 수 있다. 예컨대, 제어신호(CTRL_SIG)는 MRS(Mode Register Set)에 의해 커맨드 설정을 하게 되면 클록 신호에 동기화된 리드 커맨드가 반도체 메모리(미도시)로 인가될 수 있다. 제어신호(CTRL_SIG)는 리드 커맨드가 인가된 이후 카스 레이턴시(Cas Latency;CL) 및 버스트 길이(Burst Length;BL) 정보를 받아 일정 시간 지연된 이후 생성되는 신호일 수 있다.
일반적인 신호 전달회로에서 풀 스윙(full swing)하는 신호를 다수의 신호 전송라인에 전달하게 되면 전달 동작시 소모되는 전류가 크다는 문제가 발생한다. 본 발명의 실시예에 따른 신호 전달회로(1000)는 풀 스윙하는 초기 입력신호(IN_ORG)를 인가받아 스몰 스윙(small swing) 레벨인 전송신호(IN_1)로 변환하고, 전송신호(IN_1)는 제어신호(CTRL_SIG)에 응답하여 선택적으로 입력신호(IN_2)로 전달될 수 있다. 그에 따라, 다수의 신호 전송라인에서 스몰 스윙레벨로 변환된 신호가 전달되기 때문에 신호 전달시에 발생할 수 있는 동작전류의 소모를 줄일 수 있다. 그리고, 실시예에 따른 신호 전달회로(1000)는 내부적으로 생성된 제어신호(CTRL_SIG)를 이용하여 스몰 스윙 레벨인 입력신호(IN_2)를 풀 스윙 레벨로 변환하여 출력하기 때문에 추가적으로 변환회로가 불필요하게 된다.
다음으로는 도 2를 참조하여 구체적으로 신호 전달회로의 구성 및 동작을 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 신호 전달회로의 상세 회로도이다.
도 2를 참조하면, 신호 전달회로(1000)는 신호입력부(100)와, 전달제어부(300) 및 출력제어부(500)를 포함할 수 있다. 신호입력부(100)는 입력구동부(110) 및 입력전달부(130)를 포함할 수 있다. 또한, 전달제어부(300)는 풀다운 구동부(310)와, 레벨 초기화부(330) 및 풀업 구동부(350)를 포함할 수 있다. 출력제어부(500)는 출력구동부(510) 및 신호출력부(530)로 구성될 수 있다. 신호출력부(530)는 출력전달부(531) 및 출력래치부(533)로 구성될 수 있다.
구체적으로, 신호입력부(100)는 제1전압레벨 및 제2전압레벨에 대응하는 입력신호(IN_2)를 생성할 수 있다. 제1전압레벨은 전원전압(VDD)보다 일정레벨 낮은 전압레벨이며, 제2전압레벨은 접지전압(VSS)레벨일 수 있다. 제3전압레벨은 전원전압(VDD) 레벨일 수 있다.
신호입력부(100)의 구성요소 중 입력구동부(110)는 초기 입력신호(IN_ORG)에 응답하여 제1입력노드(N1)를 구동할 수 있다. 입력구동부(110)는 제1NMOS 트랜지스터(MN1) 및 제2NMOS 트랜지스터(MN2)를 포함할 수 있다. 제1NMOS 트랜지스터(MN1)는 전원전압(VDD)을 인가받는 공급전원단 및 제1입력노드(N1) 사이에 소스-드레인 경로가 형성되고, 초기 입력신호(IN_ORG)를 게이트로 입력받을 수 있다. 또한, 제2NMOS 트랜지스터(MN2)는 제1입력노드(N1) 및 접지전압(VSS)을 인가받는 접지전원단 사이에 소스-드레인 경로가 형성되고, 반전된 초기 입력신호(IN_ORG)를 게이트로 입력받을 수 있다. 입력구동부(110)의 동작을 설명하면, 초기 입력신호(IN_ORG)가 인가되면 제1NMOS 트랜지스터(MN1)가 턴-온되며, 제2NMOS 트랜지스터(MN2)는 턴-오프된다. 따라서, 공급전원단과 제1입력노드(N1) 사이에 전류가 형성될 수 있다. 이에 따라 제1입력노드(N1)는 제1NMOS 트랜지스터(MN1)에 흐르는 전류에 대응되는 전압레벨을 가질 수 있다. 이 전압레벨은 전원전압(VDD)에서 문턱전압(VTH)만큼 감소된 전압레벨(VDD-VTH)로 제1전압레벨일 수 있다.
또한, 접지전압(VSS) 레벨인 초기 입력신호(IN_ORG)가 인가되면, 제2NMOS 트랜지스터(MN2)가 턴-온되고, 제1NMOS 트랜지스터(MN1)는 턴-오프된다. 따라서, 제1입력노드(N1)와 접지전원단 사이에 전류가 형성될 수 있다. 이에 따라, 제1입력노드(N1)는 제2NMOS 트랜지스터(MN2)에 흐르는 전류에 대응되는 전압레벨을 가질 수 있다. 이 전압레벨은 접지전압(VSS) 레벨로 제2전압레벨일 수 있다. 다시 말해, 입력구동부(110)는 전원전압(VDD)에서 접지전압(VSS) 사이에 스윙하는 초기 입력신호(IN_ORG)에 응답하여 제1전압레벨(VDD-VTH)에서 제2전압레벨(VSS) 사이에 스윙하는 전송신호(IN_1)를 생성할 수 있다.
또한, 입력전달부(130)는 제어신호(CTRL_SIG)에 응답하여 제1입력노드(N1)의 레벨에 대응하는 신호를 제2입력노드(N2)로 전달할 수 있다. 입력전달부(130)는 NMOS 트랜지스터 및 PMOS 트랜지스터를 포함하는 패스게이트(pass gate)일 수 있다. 패스 게이트는 제어신호(CTRL_SIG)가 '하이'레벨이 되면 신호를 전달하고, '로우'레벨이 되면 신호 전달을 차단할 수 있다. 참고로, 입력전달부(130)는 패스게이트가 아닌 제어신호(CTRL_SIG)의 논리 레벨에 따라 제1입력노드(N1)에 인가되는 신호를 제2입력노드(N2)에 전달하는 회로로 구성될 수 있다. 입력구동부(110)와 입력전달부(130) 사이에는 로우 패스 필터(Low Pass Filter;LPF) 동작을 수행하는 저항(R) 및 캐패시터(C)가 연결된 구조를 가질 수 있다. 로우 패스 필터 동작을 통해서 제1입력노드(N1)는 로우 주파수(Low frequency) 성분인 DC 성분만 통과하고 하이 주파수(High frequency) 성분인 AC 성분은 없어지게 된다. 제1입력노드(N1)의 신호는 저항(R) 및 캐패시터(C)를 지나고, 길게 배선된 라인을 지나면서 라인 로딩의 영향으로 스윙(swing) 형태를 갖는 전송신호(IN_1)가 될 수 있다. 이 전송신호(IN_1)는 입력전달부(130)로 인가되고 제어신호(CTRL_SIG)에 응답하여 선택적으로 제2입력노드(N2)로 전달될 수 있다.
다음으로 전달제어부(300)의 구성요소 중 풀다운 구동부(310)는 제2입력노드(N2)의 레벨이 제1전압레벨(VDD-VTH)인 경우에 전달노드(N3)를 제2전압레벨(VSS)로 풀다운 구동할 수 있다. 또한, 풀다운 구동부(310)는 제2입력노드(N2)의 레벨이 제2전압레벨(VSS)인 경우에 전달노드(N3)의 풀다운 구동이 차단될 수 있다. 풀다운 구동부(310)는 공급전원단과 전달노드(N3) 사이에 소스-드레인 경로가 형성되고, 제2입력노드(N2)의 신호를 게이트로 입력받는 제3NMOS 트랜지스터(MN3)를 포함할 수 있다. 전달제어부(300)는 풀다운 구동부(310)의 앞 단에 레벨 초기화부(330)를 구비할 수 있다. 레벨 초기화부(330)는 제어신호(CTRL_SIG)가 비활성화된 경우 제2입력노드(N2)를 제2전압레벨(VSS)로 초기화할 수 있다. 레벨 초기화부(330)에 의해 제2전압레벨(VSS)로 초기화된 제2입력노드(N2)의 레벨에 따라 강제로 전달노드(N3)의 풀다운 구동 경로를 차단할 수 있다. 레벨 초기화부(330)는 제2입력노드(N2)와 접지전원단 사이에 소스-드레인 경로가 형성되고, 반전된 제어 신호(CTRL_SIGB)를 게이트로 입력받는 제4NMOS 트랜지스터(MN4)를 포함할 수 있다. 풀업 구동부(350)는 제어신호(CTRL_SIG)에 응답하여 전달노드(N3)를 제3전압레벨(VDD)로 풀업 구동할 수 있다. 풀업 구동부(350)는 공급전원단과 전달노드(N3) 사이에 소스-드레인 경로가 형성되고, 제어신호(CTRL_SIG)를 게이트로 입력받는 제1PMOS 트랜지스터(MP1)를 포함할 수 있다. 전달제어부(300)의 동작을 살펴보면, 제1입력노드(N1)의 제1전압레벨(VDD-VTH) 또는 제2전압레벨(VSS) 신호가 제2입력노드(N2)로 전달되면, 제2입력노드(N2)의 레벨에 따라서 풀다운 구동부(310)가 구동될 수 있다. 제2입력노드(N2)가 제1전압레벨(VDD-VTH)이라면 제3NMOS 트랜지스터(MN3)가 턴-온되며, 접지전원단과 전달노드(N3) 사이에 전류가 형성될 수 있다. 하지만, 제2입력노드(N2)가 제2전압레벨(VSS)이라면 제3NMOS 트랜지스터(MN3)가 턴-오프되고, 비활성화된 제어신호(CTRL_SIG)에 따라 풀업 구동부(350) 및 레벨 초기화부(330)는 구동되지 않는다. 전달노드(N3)에는 전류 경로가 형성되지 않는 플로팅(floating)된 상태가 된다. 즉, 전달노드(N3)는 제어신호(CTRL_SIG)가 활성화되고 전달노드(N3)의 풀다운 구동이 차단되는 경우에 현재 상태의 전압레벨을 그대로 유지할 수 있다.
또한, 제어신호(CTRL_SIG)가 '로우'레벨로 비활성화된 경우에 풀업 구동부(350) 및 레벨 초기화부(330)가 구동될 수 있다. 그에 따라, 레벨 초기화부(330)에 의해 제2입력노드(N2)가 제2전압레벨(VSS)이 되어 풀다운 구동부의 구동이 차단될 수 있다. 동시에 풀업 구동부(350)는 '로우'레벨을 갖는 제어신호(CTRL_SIG)에 응답하여 전달노드(N3)가 풀업 구동될 수 있다. 따라서, 제1PMOS 트랜지스터(MP1)가 턴-온되며, 공급전원단과 전달노드(N3) 사이에 전류가 형성될 수 있다.
신호 전달회로(1000)의 구성 요소 중 출력제어부(500)는 제어신호(CTRL_SIG)가 활성화된 구간에서만 전달노드(N3)의 레벨에 응답하여 출력노드(N4)를 구동할 수 있다. 출력제어부(500)는 제어신호(CTRL_SIG)의 활성화구간에서 전달노드(N3)의 레벨을 반전 구동하여 출력노드(N4)의 레벨을 결정할 수 있다. 또한, 출력제어부(500)는 제어신호(CTRL_SIG)의 비활성화구간에서 전달노드(N3)의 레벨과 상관없이 결정된 출력노드(N4)의 레벨을 유지할 수 있다.
출력구동부(510)는 전달노드(N3)의 레벨에 응답하여 출력노드(N4)를 반전 구동할 수 있다. 출력구동부(510)는 제2PMOS 트랜지스터(MP2) 및 제5NMOS 트랜지스터(MN5)를 포함할 수 있다. 제2PMOS 트랜지스터(MP2)는 공급전원단과 출력노드(N4) 사이에 소스-드레인 경로가 형성되고, 전달노드(N3)의 신호를 게이트로 입력받을 수 있다. 또한, 제5NMOS 트랜지스터(MN5)는 출력노드(N4)와 접지전원단 사이에 소스-드레인 경로가 형성되고, 전달노드(N3)의 신호를 게이트로 입력받을 수 있다. 전달노드(N3)가 '하이'레벨인 경우에 제5NMOS 트랜지스터(MN5)가 턴-온되며, 전달노드(N3)가 '로우'레벨인 경우에 제2PMOS 트랜지스터(MP2)가 턴-온 될 수 있다.
신호출력부(530)는 제어신호(CTRL_SIG)에 응답하여 제어신호(CTRL_SIG)가 활성화된 경우 출력노드(N4)의 레벨에 대응하는 신호를 출력할 수 있다. 또한, 신호출력부(530)는 제어신호(CTRL_SIG)가 비활성화된 경우 전달노드(N3)의 레벨과 상관없이 이전에 출력노드(N4)의 레벨에 대응하는 신호를 유지하여 출력할 수 있다. 여기서, 이전에 출력노드(N4)의 레벨에 대응하는 신호는 제어신호(CTRL_SIG)가 활성화된 경우에 결정된 신호를 의미할 수 있다.
신호출력부(530)의 출력전달부(531)는 제어신호(CTRL_SIG)에 응답하여 출력노드(N4)에 대응하는 신호의 출력 여부를 결정할 수 있다. 출력래치부(533)는 출력전달부(531)에서 전달된 신호를 래칭할 수 있다. 출력래치부(533)는 제어신호(CTRL_SIG)가 활성화된 경우 출력전달부(531)에서 전달된 신호를 래칭하여 출력신호(OUT)로 출력할 수 있다. 또한, 출력래치부(533)는 제어신호(CTRL_SIG)가 비활성화된 경우 이전에 래칭된 신호를 출력신호(OUT)로 출력할 수 있다. 참고로, 이전에 래칭된 신호는 제어신호(CTRL_SIG)가 활성화된 경우에 결정된 신호를 의미할 수 있다.
다음으로 신호 전달회로(1000)의 전반적인 동작을 설명하고자 한다.
<초기 입력신호(IN_ORG)가 '하이' 레벨인 경우>
'하이'레벨인 초기 입력신호(IN_ORG)가 입력구동부(110)로 인가되면, 제1NMOS 트랜지스터(MN1)는 턴-온되며, 제1입력노드(N1)는 제1전압레벨(VDD-VTH)을 가지게 된다. 여기서, 제어신호(CTRL_SIG)가 활성화된 경우에 입력전달부(130)는 제1입력노드(N1)의 레벨에 대응하는 전송신호(IN_1)를 제2입력노드(N2)로 전달될 수 있다. 이때, 제2입력노드(N2)의 제1전압레벨(VDD-VTH)에 대응하는 신호(IN_2)는 제3NMOS 트랜지스터(MN3)로 인가되어 제3NMOS 트랜지스터(MN3)가 구동될 수 있다. 따라서, 전달노드(N3)는 풀다운 구동되어 제2전압레벨(VSS)로 구동될 수 있다. 전달노드(N3)의 제2전압레벨(VSS)에 대응하는 신호(NET)는 출력구동부(510)로 인가되어 제2PMOS 트랜지스터(MP2)가 구동될 수 있다. 출력노드(N4)는 풀업 구동되어 제3전압레벨(VDD)로 구동될 수 있다. 출력노드(N4)의 신호는 출력전달부(531)로 인가되고 반전되어 제2전압레벨(VSS)로 출력될 수 있다. 출력전달부(531)에서 출력된 신호는 출력래치부(533)로 인가되어 래칭되며, 래칭된 신호는 다시 반전되어 제3전압레벨(VDD)인 출력신호(OUT)로 출력될 수 있다.
이때, 제어신호(CTRL_SIG)가 비활성화되면, 입력전달부(130)는 차단되며, 제4NMOS 트랜지스터(MN4)가 턴-온되어 제2입력노드(N2)는 풀다운 구동되어 제2전압레벨(VSS)이 된다. 제어신호(CTRL_SIG)가 비활성화됨에 따라 제1PMOS 트랜지스터(MP1)는 턴-온되어 전달노드(N3)는 제3전압레벨(VDD)로 풀업 구동될 수 있다. 전달노드(N3)의 제3전압레벨(VDD)에 대응하는 신호(NET)는 출력구동부(510)로 인가되어 제5NMOS 트랜지스터(MN5)가 턴-온되고 출력노드(N4)는 제2전압레벨(VSS)로 풀다운 구동될 수 있다. 하지만, 출력전달부(531)는 비활성화된 제어신호(CTRL_SIG)에 응답하여 구동되지 않게 된다. 따라서, 이전에 출력래치부(533)에서 래칭된 신호인 제3전압레벨(VDD)의 신호가 출력신호(OUT)로 출력될 수 있다.
<초기 입력신호(IN_ORG)가 '로우' 레벨인 경우>
'로우'레벨을 갖는 초기 입력신호(IN_ORG)가 입력구동부(110)로 인가되면, 제1NMOS 트랜지스터(MN1)는 턴-오프되고, 반전된 초기 입력신호(IN_ORG)에 응답하여 제2NMOS 트랜지스터(MN2)는 턴-온될 수 있다. 제2NMOS 트랜지스터(MN2)에 의해 제1입력노드(N1)는 풀다운 구동되어 제2전압레벨(VSS)을 가지게 된다. 제어신호(CTRL_SIG)가 활성화된 경우에 제어신호(CTRL_SIG)에 응답하여 입력전달부(130)는 제1입력노드(N1)의 레벨에 대응하는 전송신호(IN_1)는 제2입력노드(N2)로 전달될 수 있다. 이때, 제2입력노드(N2)의 제2전압레벨(VSS)에 대응하는 신호(IN_2)는 제3NMOS 트랜지스터(MN3)로 인가되고, 제3NMOS 트랜지스터(MN3)는 턴-오프될 수 있다. 또한, 제어신호(CTRL_SIG)에 응답하여 제1PMOS 트랜지스터(MP1)도 턴-오프될 수 있다. 따라서, 제1PMOS 트랜지스터(MP1)와 제3NMOS 트랜지스터(MN3)는 모두 턴-오프되어 전달노드(N3)는 플로팅 상태가 될 수 있다. 이에 따라, 전달노드(N3)에 추가적으로 전류가 형성되지 않기 때문에 이전 상태인 제3전압레벨(VDD)에 대응하는 신호(NET)가 제2PMOS트랜지스터(MP2)와 제5MOS 트랜지스터(MN5)로 인가될 수 있다. 제2PMOS 트랜지스터(MP2)는 턴-오프되고, 제5NMOS 트랜지스터(MN5)는 턴-온되어 출력노드(N4)는 제2전압레벨(VSS)로 풀다운 구동될 수 있다. 제2전압레벨(VSS)인 출력노드(N4)의 신호는 출력전달부(531)로 인가되고 반전되어 제3전압레벨(VDD)을 갖는 신호가 출력될 수 있다. 출력전달부(531)에서 출력된 신호는 출력래치부(533)로 인가되어 래칭되며, 래칭된 신호는 다시 반전되어 제2전압레벨(VSS)인 출력신호(OUT)로 출력될 수 있다.
이때, 제어신호(CTRL_SIG)가 비활성화되면, 입력전달부(130)는 차단되며, 레벨 초기화부(330)의 제4NMOS 트랜지스터(MN4)가 턴-온되어 제2입력노드(N2)는 제2전압레벨(VSS)이 된다. 제어신호(CTRL_SIG)가 비활성화됨에 따라 제1PMOS 트랜지스터(MP1)는 턴-온되어 전달노드(N3)는 제3전압레벨(VDD)로 풀업 구동될 수 있다. 전달노드(N3)의 제3전압레벨(VDD)에 대응하는 신호(NET)는 출력구동부(510)의 제5NMOS 트랜지스터(MN5)로 인가될 수 있다. 제5NMOS 트랜지스터(MN5)가 턴-온되어 출력노드(N4)는 제2전압레벨(VSS)로 풀다운 구동될 수 있다. 하지만, 출력전달부(531)는 비활성화된 제어신호(CTRL_SIG)에 응답하여 구동되지 않게 된다. 따라서, 이전에 출력래치부(533)에서 래칭된 신호인 제2전압레벨(VSS)의 신호가 출력신호(OUT)로 출력될 수 있다.
본 발명에 따른 실시예인 신호 전달회로는 풀 스윙레벨로 인가된 초기 입력신호(IN_ORG)를 스몰 스윙레벨로 변환하여 길게 배선된 신호 전송라인을 통해 전달되기 대문에 신호 전달동작에 따른 전류 소모를 줄일 수 있다. 또한, 제어신호(CTRL_SIG)를 이용하여 스몰 스윙레벨을 갖는 입력신호(IN_2)를 전달하는 데에 풀다운 구동부(310)를 완전히 턴-오프시킬 수 있다. 따라서, 스몰 스윙레벨의 신호가 트랜지스터의 게이트에 인가됨으로써 완전히 턴-오프되지 못하여 발생 될 수 있는 문제점을 해결할 수 있다. 또한, 내부적으로 생성된 제어신호(CTRL_SIG)로 전달노드(N3)의 레벨을 제3전압레벨(VDD)로 강제 구동시킬 수 있다. 그에 따라, 제어신호(CTRL_SIG)를 이용하여 전달된 스몰 스윙레벨의 신호를 풀 스윙레벨로 다시 변환하여 출력하기 때문에 풀 스윙으로 변환하기 위한 변환회로가 별도로 구현될 필요가 없어 신호 전달회로의 면적이 증가하지 않는다.
도 3은 본 발명의 실시예에 따른 신호 전달회로의 타이밍도이다.
도 3을 참조하면, 도 2의 신호 전달회로의 각 노드 별 전압레벨에 대응하는 신호를 확인할 수 있다. 제1입력노드에 대응하는 전송신호(IN_1)는 제1전압레벨(V1) 및 제2전압레벨(V2)에 대응하는 신호로써 입력라인이 길게 배선되어 제1전압레벨(V1) 및 제2전압레벨(V3) 사이에서 스윙하는 신호가 될 수 있다. 제어신호(CTRL_SIG)는 반도체 메모리 내부에서 클럭 신호에 동기되어 생성되는 신호로써 제3전압레벨(V3)과 제2전압레벨(V2) 사이의 신호일 수 있다. 제2입력노드의 신호(IN_2)는 제1입력노드의 전송신호(IN_1)가 전달된 신호이기 때문에 제1전압레벨(V1) 및 제2전압레벨(V2) 사이의 신호일 수 있다. 전달노드의 신호(NET)는 제2전압레벨(V2) 및 제3전압레벨(V3) 사이의 신호일 수 있다. 또한, 출력노드의 신호(OUT)는 제2전압레벨(V2) 및 제3전압레벨(V3) 사이의 신호일 수 있다. 전술하였듯이, 제1전압레벨(V1)은 전원전압(VDD)에서 문턱전압(VTH)만큼 감소된 전압레벨일 수 있다. 제2전압레벨은 접지전압(VSS)레벨이고, 제3전압레벨은 전원전압(VDD)레벨일 수 있다.
다음으로 신호 전달회로의 일부 동작 구간인 'A','B','C','D'구간에 대해 설명하고자 한다.
'A'구간은 제1입력노드의 전송신호(IN_1)가 '하이'레벨이고, 제어신호(CTRL_SIG)가 '하이'레벨인 구간이다. 전달노드의 풀업 구동 경로를 차단한 상태에서 제1입력노드의 전송신호(IN_1)에 응답하여 전달노드가 제2전압레벨(V2)로 풀다운 구동되어 전달노드의 신호(NET)가 '로우'레벨이 된다. '로우' 레벨인 전달노드의 신호(NET)에 응답하여 출력노드가 제3전압레벨(V3)로 풀업 구동되어 출력노드의 신호(OUT)가 '하이'레벨을 갖는다.
'B'구간은 제어신호(CTRL_SIG)가 '로우'레벨인 구간이다. 전달노드의 풀다운 구동 경로가 차단한 상태에서 전달노드가 제3전압레벨(V3)로 풀업 구동되어 전달노드의 신호(NET)가 '하이'레벨이 된다. '하이' 레벨인 전달노드의 신호(NET)에 응답하여 출력노드가 제2전압레벨(V2)로 풀다운 구동되어 출력노드의 신호(OUT)가 '로우'레벨을 가져야 하지만, 제어신호(CTRL_SIG)가 '로우'레벨임에 따라서 이전에 출력된 '하이'레벨이 유지된다. 따라서, 출력노드의 신호(OUT)가 '하이'레벨을 갖는다.
'C'구간은 제1입력노드의 전송신호(IN_1)가 '로우'레벨이고, 제어신호(CTRL_SIG)가 '하이'레벨인 구간이다. 제1입력노드의 전송신호(IN_1)가 전달된 제2입력노드의 신호(IN_2)가 '로우'레벨이다. 전달노드의 풀업 구동 경로를 차단한 상태에서 제2입력노드의 신호(IN_2)가 '로우'레벨임에 따라 전달노드의 풀다운 구동이 차단된다. 따라서, 전달노드의 신호(NET)는 이전에 출력된 '하이'레벨이 유지된다. '하이'레벨인 전달노드의 신호(NET)에 응답하여 출력노드가 제2전압레벨(V2)로 풀다운 구동되어 출력노드의 신호(OUT)가 '로우'레벨을 갖는다.
마지막으로 'D'구간은 제어신호(CTRL_SIG)가 '로우'레벨인 구간이다. 전달노드의 풀다운 구동 경로가 차단한 상태에서 전달노드가 제3전압레벨(V3)로 풀업 구동되어 전달노드의 신호(NET)가 '하이'레벨이 된다. '하이'레벨인 전달노드의 신호(NET)에 응답하여 출력노드가 풀다운 구동되어야 하지만, 제어신호(CTRL_SIG)가 '로우'레벨임에 따라서 이전에 출력된 '로우'레벨이 유지된다. 따라서, 출력노드의 신호(OUT)가 '로우'레벨을 갖는다.
다시 말해, 'A' 구간은 제어신호(CTRL_SIG)가 활성화구간으로 제1입력노드의 전송신호(IN_1)가 제1전압레벨(V1)로 샘플링(sampling)될 때, 출력노드를 제3전압레벨(V3)로 풀업 구동한다. 'B' 구간은 제어신호(CTRL_SIG)가 비활성화구간으로 출력노드를 제3전압레벨(V3)로 유지한다. 'C' 구간은 제어신호(CTRL_SIG)가 활성화구간으로 제1입력노드의 전송신호(IN_1)가 제2전압레벨(V2)로 샘플링될 때, 출력노드를 제2전압레벨(V2)로 풀다운 구동한다. 'D' 구간은 제어신호(CTRL_SIG)가 비활성화구간으로 출력노드를 제2전압레벨(V2)로 유지한다.
따라서, 도 3의 'A','C'구간에서 제어신호(CTRL_SIG)가 활성화되는 구간에서는 제1입력노드의 전송신호(IN_1)에 따라 출력노드의 신호가 샘플링(sampling)되는 구간이다. 또한, 'B','D'구간에서 제어신호(CTRL_SIG)가 비활성화되는 구간에서는 전달노드의 전압레벨과 상관없이 이전에 결정된 전압레벨을 그대로 유지하는 구간이다.
본 발명에 따른 실시예인 신호 전달회로는 풀 스윙 레벨로 인가된 신호를 스몰 스윙 레벨로 변환하여 전달함으로써 신호 전달 동작에 따른 전류 소모를 줄일 수 있다. 또한, 내부적으로 생성된 제어신호를 이용하여 스몰 스윙 레벨의 신호를 다시 풀 스윙 레벨로 변환하여 출력할 수 있기 때문에 레벨 변환을 위한 추가적인 회로가 필요하지 않아 신호 전달회로의 면적을 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100:신호입력부 110:입력구동부
130:입력전달부 300:전달제어부
500:출력제어부 1000:신호 전달회로

Claims (20)

  1. 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 생성하기 위한 신호입력부;
    제어신호에 응답하여 전달노드의 구동 경로를 제어하여 상기 입력신호에 따라 상기 전달노드를 선택적으로 상기 제2전압레벨로 풀다운 구동하거나, 또는 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 전달제어부;및
    상기 제어신호에 응답하여 상기 전달노드의 레벨에 따라 출력노드를 구동하거나, 또는 이전 전압레벨을 출력하는 출력제어부를 포함하고,
    상기 신호입력부는,
    초기 입력신호를 인가받아 제1입력노드를 구동하기 위한 입력구동부;및
    상기 제어신호에 응답하여 상기 제1입력노드의 레벨에 대응하는 신호를 제2 입력노드로 전달하기 위한 입력전달부를 포함하는
    신호 전달회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전달제어부는,
    상기 제어신호가 비활성화된 경우 상기 전달노드의 풀다운 구동 경로를 차단한 상태에서 상기 전달노드를 강제로 상기 제3전압레벨로 풀업 구동하며, 상기 제어신호가 활성화된 경우 상기 전달노드의 풀업 구동 경로를 차단한 상태에서 상기 입력신호에 응답하여 상기 전달노드를 상기 제2전압레벨로 풀다운 구동시키거나, 또는 상기 풀다운 구동 경로를 차단하는 것을 특징으로 하는 신호 전달회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1전압레벨은 전원전압보다 일정레벨 낮은 전압레벨이고, 상기 제2전압레벨은 접지전압 레벨이며, 상기 제3전압레벨은 전원전압 레벨인 것을 특징으로 하는
    신호 전달회로.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전달제어부는,
    상기 제2입력노드의 레벨이 상기 제1전압레벨인 경우에 상기 전달노드를 상기 제2전압레벨로 풀다운 구동하고, 상기 제2입력노드의 레벨이 상기 제2전압레벨인 경우에 상기 전달노드의 풀다운 구동이 차단되는 풀다운 구동부;
    상기 제어신호가 비활성화된 경우 상기 제2입력노드를 상기 제2전압레벨로 초기화하기 위한 레벨 초기화부;및
    상기 제어신호가 비활성화된 경우 상기 전달노드를 상기 제3전압레벨로 풀업 구동하는 풀업 구동부를 포함하는
    신호 전달회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 전달노드는,
    상기 제어신호가 활성화되고 상기 전달노드의 풀다운 구동이 차단되는 경우에 현재 상태의 전압레벨을 유지하는 것을 특징으로 하는 신호 전달회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 출력제어부는,
    상기 전달노드의 레벨에 응답하여 상기 출력노드를 반전 구동하기 위한 출력구동부;및
    상기 제어신호에 응답하여 상기 제어신호가 활성화된 경우 상기 출력노드의 레벨에 대응하는 신호를 출력하고, 상기 제어신호가 비활성화된 경우 상기 전달노드의 레벨과 상관없이 상기 출력노드의 레벨에 대응하는 신호를 유지하여 출력하기 위한 신호출력부를 포함하는
    신호 전달회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 신호출력부는,
    상기 제어신호에 응답하여 상기 출력노드에 대응하는 신호의 출력 여부를 결정하기 위한 출력전달부;및
    상기 출력전달부에서 전달된 신호를 래칭하기 위한 출력래치부를 포함하며,
    상기 제어신호가 활성화된 경우 상기 출력전달부에서 전달된 신호를 래칭하여 출력신호로 출력하며, 상기 제어신호가 비활성화된 경우 상기 래칭된 신호를 상기 출력신호로 출력하는 것을 특징으로 하는 신호 전달회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 입력구동부는,
    공급전원단 및 상기 제1입력노드 사이에 소스-드레인 경로가 형성되고, 상기 초기 입력신호를 게이트로 입력받는 제1NMOS 트랜지스터;및
    상기 제1입력노드와 접지전원단 사이에 소스-드레인 경로가 형성되고, 반전된 상기 초기 입력신호를 게이트로 입력받는 제2NMOS 트랜지스터를 포함하며,
    상기 제1 및 제2NMOS 트랜지스터를 통해 상기 제1입력노드로 전달된 신호를 상기 입력전달부로 전달하는 신호 전달회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 풀업 구동부는,
    공급전원단과 상기 전달노드 사이에 소스-드레인 경로가 형성되고, 상기 제어신호를 게이트로 입력받는 제1PMOS 트랜지스터를 포함하는
    신호 전달회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 풀다운 구동부는,
    접지전원단과 상기 전달노드 사이에 소스-드레인 경로가 형성되고, 상기 제2입력노드의 신호를 게이트로 입력받는 제3NMOS 트랜지스터를 포함하는
    신호 전달회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 레벨 초기화부는,
    상기 제2입력노드와 접지전원단 사이에 소스-드레인 경로가 형성되고, 반전된 상기 제어신호를 게이트로 입력받는 제4NMOS 트랜지스터를 포함하는
    신호 전달회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 출력구동부는,
    공급전원단과 상기 출력노드 사이에 소스-드레인 경로가 형성되고, 상기 전달노드의 신호를 게이트로 입력받는 제2PMOS 트랜지스터를 포함하며,
    접지전원단과 상기 출력노드 사이에 소스-드레인 경로가 형성되고, 상기 전달노드의 신호를 게이트로 입력받는 제5NMOS 트랜지스터를 포함하는
    신호 전달회로.
  14. 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 생성하는 단계;
    제어신호가 비활성화된 경우 전달노드의 풀다운 구동 경로를 차단한 상태에서 상기 전달노드를 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 단계;
    상기 제어신호가 활성화된 경우 상기 전달노드의 풀업 구동 경로를 차단한 상태에서 상기 입력신호에 응답하여 상기 전달노드를 상기 제2전압레벨로 풀다운 구동하거나, 또는 풀다운 구동 경로를 차단하는 단계;
    상기 제어신호의 활성화구간에서 상기 전달노드의 레벨을 반전 구동하여 출력노드의 레벨을 결정하는 단계;및
    상기 제어신호의 비활성화구간에서 상기 전달노드의 레벨과 상관없이 상기 결정하는 단계에서 결정된 상기 출력노드의 레벨을 유지하는 단계를 포함하고,
    상기 입력 신호를 생성하는 단계는,
    초기 입력신호를 인가받아 제1 입력노드를 구동하는 단계; 및
    상기 제어신호에 응답하여 상기 제1 입력노드의 레벨에 대응하는 신호를 제2 입력노드로 전달하는 단계를 포함하는
    신호 전달회로의 동작방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1전압레벨은 전원전압보다 일정레벨 낮은 전압레벨이고, 상기 제2전압레벨은 접지전압 레벨이며, 상기 제3전압레벨은 전원전압 레벨인 것을 특징으로 하는 신호 전달회로의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 전달노드를 상기 제2전압레벨로 풀 다운 구동하거나, 또는 풀다운 구동 경로를 차단하는 단계는,
    상기 입력신호가 상기 제1전압레벨인 경우에 상기 입력신호에 응답하여 상기 전달노드를 상기 제2전압레벨로 풀 다운 구동시키고, 상기 입력신호가 상기 제2전압레벨인 경우에 상기 전달노드의 풀다운 구동 경로를 차단시키는 것을 특징으로 하는 신호 전달회로의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 전달노드를 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 단계는,
    상기 제2 입력노드의 레벨을 상기 제2전압레벨로 초기화하는 단계;및
    초기화된 상기 제2 입력노드의 레벨에 따라 강제로 상기 전달노드의 풀다운 구동 경로를 차단하는 단계를 포함하는 신호 전달회로의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 출력노드의 레벨을 래치하는 단계를 더 포함하며,
    상기 제어신호의 활성화구간에서 결정된 상기 출력노드의 레벨을 래치하여 출력신호로 출력하고, 상기 제어신호의 비활성화구간에서 상기 래치된 상기 출력신호를 출력하는 것을 특징으로 하는 신호 전달회로의 동작방법.
  19. 제1전압레벨 및 제2전압레벨에 대응하는 입력신호를 입력노드로 전달받는 단계;
    제어신호의 활성화구간에서 상기 입력노드가 상기 제1전압레벨로 샘플링될 때 출력노드를 상기 제1전압레벨보다 높은 제3전압레벨로 풀업 구동하는 제1단계;
    상기 제어신호의 활성화구간에서 상기 입력노드가 상기 제2전압레벨로 샘플링될 때 상기 출력노드를 상기 제2전압레벨로 풀다운 구동하는 제2단계;
    상기 제1단계 이후 상기 제어신호가 비활성화되는 구간에서 상기 출력노드를 제3전압레벨로 유지시키는 단계;및
    상기 제2단계 이후 상기 제어신호가 비활성화되는 구간에서 상기 출력노드를 상기 제2전압레벨로 유지시키는 단계를 포함하고,
    상기 입력신호를 상기 입력노드로 전달받는 단계는,
    초기 입력신호를 인가받아 제1 입력노드를 구동하는 단계; 및
    상기 제어신호에 응답하여 상기 제1 입력노드의 레벨에 대응하는 신호를 상기 입력노드로 전달하는 단계를 포함하는
    신호 전달회로의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제1단계의 동작구간에서 상기 출력노드의 풀다운 구동 경로를 차단하는 단계;및
    상기 제2단계의 동작구간에서 상기 출력노드의 풀업 구동 경로를 차단하는 단계
    를 포함하는 신호 전달회로의 동작방법.
KR1020140040561A 2014-04-04 2014-04-04 신호 전달회로 및 그의 동작방법 KR102192543B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140040561A KR102192543B1 (ko) 2014-04-04 2014-04-04 신호 전달회로 및 그의 동작방법
US14/505,115 US9424894B2 (en) 2014-04-04 2014-10-02 Signal transfer circuit and operating method thereof
CN201410809487.8A CN104980145B (zh) 2014-04-04 2014-12-23 信号传送电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140040561A KR102192543B1 (ko) 2014-04-04 2014-04-04 신호 전달회로 및 그의 동작방법

Publications (2)

Publication Number Publication Date
KR20150116099A KR20150116099A (ko) 2015-10-15
KR102192543B1 true KR102192543B1 (ko) 2020-12-18

Family

ID=54210648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140040561A KR102192543B1 (ko) 2014-04-04 2014-04-04 신호 전달회로 및 그의 동작방법

Country Status (3)

Country Link
US (1) US9424894B2 (ko)
KR (1) KR102192543B1 (ko)
CN (1) CN104980145B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606573B1 (ko) * 2014-12-31 2016-03-25 주식회사 티쓰리아이 디스플레이 기기의 비활성영역에 대한 장식 인쇄방법
US9698782B1 (en) * 2016-04-13 2017-07-04 Qualcomm Incorporated Systems and methods to provide charge sharing at a transmit buffer circuit
CN108021386B (zh) * 2017-11-30 2021-01-26 英业达科技有限公司 具有节点锁存功能的服务器及其节点锁存方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1665530B1 (en) * 2003-09-03 2007-11-21 Nxp B.V. A static latch
KR100596421B1 (ko) * 2003-12-22 2006-07-07 주식회사 하이닉스반도체 반도체 메모리 소자
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置
KR20060120776A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 전력소비를 줄일 수 있는 반도체 디바이스의 전압 변환드라이버
CN101304251B (zh) * 2008-05-30 2010-06-02 西安电子科技大学 用于片上长线互连的差分接口电路
KR101206499B1 (ko) 2010-11-22 2012-11-29 에스케이하이닉스 주식회사 집적 회로
WO2013177759A1 (en) * 2012-05-30 2013-12-05 Qualcomm Incorporated. Reduced dynamic power d flip-flop

Also Published As

Publication number Publication date
CN104980145B (zh) 2019-08-09
CN104980145A (zh) 2015-10-14
US20150288350A1 (en) 2015-10-08
US9424894B2 (en) 2016-08-23
KR20150116099A (ko) 2015-10-15

Similar Documents

Publication Publication Date Title
US8018245B2 (en) Semiconductor device
KR101839884B1 (ko) 반도체 장치
JP2007213773A (ja) 半導体記憶装置のデータ出力回路及び方法
KR20100116253A (ko) 입출력 회로 및 이를 포함하는 집적회로 장치
US7982493B1 (en) Semiconductor integrated circuit for controlling output driving force
KR102409872B1 (ko) 송신 회로 및 반도체 장치
KR102192543B1 (ko) 신호 전달회로 및 그의 동작방법
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US10236883B1 (en) All-digital low voltage swing circuit for intra-chip interconnection
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
US6473468B1 (en) Data transmission device
US7868661B2 (en) Line driving circuit of semiconductor device
TWI455484B (zh) 電位轉換電路
JP2005218095A (ja) デジタル回路
KR20160133073A (ko) 초기화 동작을 수행하는 반도체장치 및 반도체시스템
US10348276B2 (en) Loop delay optimization for multi-voltage self-synchronous systems
CN112118000A (zh) 接收器、接收电路、半导体装置和半导体***
KR100574498B1 (ko) 반도체 장치의 초기화 회로
KR20090006577A (ko) 반도체메모리소자의 입력 버퍼
US7221182B2 (en) Open drain type output buffer
JP2005253091A (ja) 増幅回路
US20120105139A1 (en) Integrated circuit
KR100890044B1 (ko) 워드라인 구동회로
KR101103259B1 (ko) 반도체 메모리 장치의 센스앰프를 제어하는 회로 및 방법
KR20230114092A (ko) 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right