KR102192428B1

KR102192428B1 - 고효율 발광 다이오드

Info

Publication number: KR102192428B1
Application number: KR1020200071738A
Authority: KR
Inventors: 허진우
Original assignee: 서울바이오시스 주식회사
Priority date: 2020-06-12
Filing date: 2020-06-12
Publication date: 2020-12-17

Abstract

일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 활성층; 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층은, 상기 제2 도전형 반도체의 표면에 형성된 마이크로 스케일의 제1 돌출부들; 및 상기 마이크로 스케일의 돌출부들 상에 형성된 나노 스케일의 제2 돌출부들을 포함하되, 상기 제1 돌출부들은 바닥면으로부터의 높이가 1um 이상이고, 상기 제2 돌출부들은 바닥면으로부터의 높이가 1um 미만이며, 바닥면에 대해 일측 방향으로 기울어진 형상을 갖는다.

Description

고효율 발광 다이오드{HIGH EFFICIENCY LIGHT EMITTING DIODE}

본 발명은 고효율 발광 다이오드에 관한 것으로, 더욱 상세하게는, 광 추출 효율을 증가시켜 발광 효율을 개선한 발광 다이오드에 관한 것이다.

Ⅲ-Ⅴ계 발광 다이오드는 무기물 재료의 밴드갭 특성을 이용하여 광을 방출할 수 있다. 예를 들어, Ⅲ-N계 발광 다이오드는 Al, Ga, In 등 3족 원소의 종류, 및 이들의 조성비를 조절하여 자외선, 청색광 또는 녹색광을 방출할 수 있으며, Ⅲ-As, Ⅲ-P계 발광 다이오드는 3족 원소의 종류 및 3족 원소들의 조성비를 조절하여 녹색광, 적색광, 또는 적외선을 방출할 수 있다.

그런데 발광 다이오드의 재료는 일반적으로 2.4 이상의 높은 굴절률을 가지며, 따라서, 외부환경과 발광 다이오드의 굴절률 차이에 의해 내부 전반사가 쉽게 발생된다. 일반적으로, 발광 다이오드의 기판에서 약 20%의 손실이 발생하고, 반도체층들 내에서 웨이브 가이드 모드에 의해 약 70%의 손실이 발생한느 것으로 알려져 있다. 이에 따라, 활성층에서 생성된 광의 약 10% 미만이 외부로 방출될 수 있다. 특히, Ⅲ-As, Ⅲ-P계 물질층은 굴절률이 상당히 높기 때문에, 적색계 발광 다이오드는 청색계 발광 다이오드에 비해 발광 효율이 더 낮다.

따라서, 발광 다이오드의 광 효율을 향상시키기 위한 새로운 구조가 요구된다.

본 발명이 해결하고자 하는 과제는 발광 다이오드에서 생성된 광이 외부로 방출되지 못하고 발광 다이오드 내부에서 손실되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.

본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 활성층; 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층은, 상기 제2 도전형 반도체의 표면에 형성된 마이크로 스케일의 제1 돌출부들; 및 상기 마이크로 스케일의 돌출부들 상에 형성된 나노 스케일의 제2 돌출부들을 포함하되, 상기 제1 돌출부들은 바닥면으로부터의 높이가 1um 이상이고, 상기 제2 돌출부들은 바닥면으로부터의 높이가 1um 미만이다.

상기 제2 돌출부들은 상기 제2 돌출부들의 바닥면에 대해 일측 방향으로 기울어진 형상을 가질 수 있다.

상기 제1 돌출부들은 원뿔대 또는 각뿔대 형상을 가질 수 있다.

상기 제1 돌출부들의 바닥면의 폭은 10um 이하일 수 있으며, 상기 제1 돌출부들의 높이는 1um 내지 2um 범위 내일 수 있다.

상기 제2 돌출부들의 바닥면의 폭은 300nm 내지 1600nm 범위 내일 수 있으며, 상기 제2 돌출부들의 높이는 200nm 내지 900nm 범위 내일 수 있다.

상기 제1 돌출부들 사이의 상기 제2 도전형 반도체층 표면에도 제2 돌출부들이 형성될 수 있다.

마이크로 스케일의 제1 돌출부들과 나노 스케일의 제2 돌출부들을 조합함으로써 프레넬 반사에 의한 광 손실을 줄임과 아울러 내부 전반사에 의한 광 손실을 줄일 수 있어 발광 다이오드의 발광 효율을 개선할 수 있다.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제1 및 제2 돌출부들을 설명하기 위해 도 2의 일부를 확대 도시한 단면도이다.
도 4a, 도 4b, 및 도 4c는 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 5a, 도 5b, 및 도 5c는 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 6은 다양한 비교예들에 따른 발광 다이오드의 광 출력을 나타내는 시뮬레이션 그래프이다.
도 7은 나노 스케일의 돌출부들의 유무에 따른 광 투과도을 설명하기 위한 시뮬레이션 그래프이다.
도 8은 본 발명의 일 실시예에 따라 제1 돌출부 및 제2 돌출부를 포함하는 발광 다이오드의 광 출력을 설명하기 위한 시뮬레이션 그래프이다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이며, 도 3은 본 발명의 일 실시예에 따른 제1 및 제2 돌출부들을 설명하기 위해 도 2의 일부를 확대 도시한 단면도이다.

도 1 및 도 2를 참조하면, 발광 다이오드(10)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함한다. 발광 다이오드(10)는 또한 도시하지는 않았지만, 지지 기판 및 전극들을 더 포함할 수 있다.

지지 기판은 반드시 요구되는 것은 아니다. 지지 기판은 제1 도전형 반도체층(21) 측에 또는 제2 도전형 반도체층(25) 측에 배치되어, 반도체층들을 지지할 수 있다.

전극들은 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)에 전기적으로 연결되어 발광 다이오드(10)를 구동하기 위한 전력을 공급한다.

제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 화합물 반도체층(25)은 III-Ⅴ 계열의 화합물 반도체, 예컨대 (Al, Ga, In)(N, P, As) 반도체로 형성될 수 있다. 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 제1 도전형 반도체층(21) 및/또는 제2 도전형 반도체층(25)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다.

한편, 상기 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 활성층(25)은 원소의 조성비에 따라 청색, 녹색, 또는 적색광을 생성할 수 있다.

제1 도전형과 제2 도전형은 서로 반대 도전형이다. 일 실시예에 있어서, 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있다. 다른 실시예에 있어서, 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있다.

제2 도전형 반도체층(25)은 표면에 마이크로 스케일의 제1 돌출부들(25a) 및 나노 스케일의 제2 돌출부들(25b)을 포함한다. 제1 돌출부들(25a)은 활성층(23)에서 생성되는 광의 파장보다 큰 크기를 갖는다.

도 3을 참조하면, 제1 돌출부들(25a)의 바닥면의 폭(W1) 및 높이(H1)는 활성층(23)에서 생성된 광의 파장보다 크다. 바닥면의 폭(W1)은 예를 들어 1um 이상일 수 있다. 제1 돌출부들(25a)은 경사진 표면을 형성하여 산란을 유도함으로써 내부 전반사가 발생하는 것을 완화한다. 폭(W1)은 예를 들어, 10um 이하일 수 있으며, 더 구체적으로는 5um 이하, 나아가, 4um 이하일 수 있다. 제1 돌출부들(25a)은 원뿔대 또는 삼각뿔대, 사각뿔대, 오각뿔대, 육각뿔대와 같은 각뿔대일 수 있다. 예를 들어, 제1 돌출부들(25a)의 측면 경사각은 약 70도 이하, 나아가, 약 60도 이하일 수 있다. 한편, 제1 돌출부들(25a)의 높이(H1)는 0.6um 내지 2um 범위 내, 나아가, 1um 내지 2um 범위 내일 수 있다.

제2 돌출부들(25b)의 바닥면의 폭(W2)은 예를 들어, 약 300nm 내지 1600nm 범위 내일 수 있다. 한편, 제2 돌출부들(25b)의 높이(H2)는 바닥면의 폭(W2)보다 작을 수 있으며, 예를 들어, 200nm 내지 900nm 범위 내일 수 있다. 제2 돌출부들(25b)은 표면에서 발생되는 프레넬 반사를 감소시켜 광 손실을 방지할 수 있다. 제2 돌출부들(25b)은 제1 돌출부들(25a)의 상면 표면에 위치할 수 있으며, 나아가, 제1 돌출부들(25a) 사이의 제2 도전형 반도체층(25) 표면에도 위치할 수 있다.

나아가, 제2 돌출부들(25b)은 콘 형상 또는 기울어진 콘이나 쐐기 형상을 가질 수 있다. 여기서, 콘 형상은 제2 돌출부들(25b)이 거울면 대칭 구조 또는 회전 대칭 구조를 갖는 것을 의미한다. 따라서, 제2 돌출부들(25a)의 경사각 α1은 α2와 같은 값을 나타낸다. 이에 반해, 기울어진 콘 또는 기울어진 쐐기 형상은 도 3에 도시한 바와 같이, 단면도에서 최소 경사각(α1) 및 최대 경사각(α2)을 가지며, 최소 경사각(α1)이 최대 경사각(α2)보다 작은 값을 갖는다.

도 4a, 도 4b, 및 도 4c는 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.

도 4a를 참조하면, 제2 도전형 반도체층(25) 상에 마이크로 스케일의 마스크 패턴(27)이 형성된다. 마스크 패턴(27)은 예를 들어 포토레지스트를 이용하여 형성될 수 있다. 마스크 패턴(27)을 형성하기 전에, 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25)이 성장 기판 상에 성장될 수 있다.

도 4b를 참조하면, 마스크 패턴(27)을 식각 마스크로 사용하여 제2 도전형 반도체층(25)을 식각하여 돌출부들(25a)을 형성한다. 돌출부들(25a)은 마스크 패턴(27)에 대응하여 형성될 수 있으며, 도시한 바와 같이, 뿔대 형상으로 형성될 수 있다. 마스크 패턴(27)의 형상에 따라, 원뿔대 또는 각뿔대 형상의 돌출부들(25a)이 형성될 수 있다. 제2 도전형 반도체층(25)은 건식 식각 기술을 이용하여 식각될 수 있으며, 마스크 패턴(27)은 식각이 종료된 후 제거될 수 있다.

도 4c를 참조하면, 노출된 돌출부들(25a) 및 제2 도전형 반도체층(25)의 표면을 식각하여 제2 돌출부들(25b)을 형성한다. 제2 돌출부들(25b)은 예를 들어 습식 식각 기술을 이용하여 형성될 수 있으며, 콘 형상 또는 기울어진 콘 또는 쐐기 형상을 갖도록 형성될 수 있다.

본 실시예에 따르면, 제2 돌출부들(25b)이 제1 돌출부들(25a)의 상면뿐만 아니라 제1 돌출부들(25a) 사이의 영역에도 형성될 수 있다.

도 5a, 도 5b, 및 도 5c는 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.

도 5a를 참조하면, 우선, 제2 도전형 반도체층(25)의 표면을 식각하여 나노 스케일의 제2 돌출부들(25b)을 형성한다. 제2 돌출부들(25b)은 습식 식각 기술을 이용하여 형성할 수 있다. 제2 돌출부들(25b)은 콘 형상 또는 기울어진 콘 또는 쐐기 형상을 갖도록 형성될 수 있다. 제2 돌출부들(25b)을 형성하기 전에, 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25)이 성장 기판 상에 성장될 수 있다.

도 5b를 참조하면, 제2 돌출부들(25b)이 형성된 제2 도전형 반도체층(25)의 표면 상에 마이크로 스케일의 마스크 패턴(127)이 형성된다. 마스크 패턴(27)은 예를 들어 포토레지스트를 이용하여 형성될 수 있다.

도 5c를 참조하면, 마스크 패턴(127)을 식각 마스크로 사용하여 제2 도전형 반도체층(25)을 식각하여 돌출부들(25a)을 형성한다. 돌출부들(25a)은 마스크 패턴(27)에 대응하여 형성될 수 있으며, 도시한 바와 같이, 뿔대 형상으로 형성될 수 있다. 마스크 패턴(27)의 형상에 따라, 원뿔대 또는 각뿔대 형상의 돌출부들(25a)이 형성될 수 있다. 제2 도전형 반도체층(25)은 건식 식각 기술을 이용하여 식각될 수 있으며, 마스크 패턴(27)은 식각이 종료된 후 제거될 수 있다.

이에 따라, 도시한 바와 같이, 제1 돌출부들(25a) 및 제1 돌출부들(25a)의 상면 상에 제2 돌출부들(25b)이 형성된 제2 도전형 반도체층(25)이 제공될 수 있다.

도 6은 다양한 비교예들에 따른 발광 다이오드의 광 출력을 나타내는 시뮬레이션 그래프이다.

비교예들은 모두 유사한 구조를 가지며, 다만, 비교예 1은 제2 도전형 반도체층의 표면에 어떠한 돌출부들도 갖지 않으며, 비교예 2는 제2 도전형 반도체층의 표면에 기울어진 콘 형상의 제2 돌출부들을 갖고, 비교예 3은 제2 도전형 반도체층의 표면에 콘 형상의 제2 돌출부들을 갖는다. 한편, 비교예들은 모두 마이크로 스케일의 제1 돌출부들을 포함하지 않는다. 여기서, 비교예 2는 바닥면의 폭이 540nm이고 높이가 310nm 이며, 최소 경사각 α1이 30도이며, 비교예 3은 바닥면의 폭이 358nm이고 높이가 310nm 이다. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 625nm 파장의 광을 방출하도록 구성된다.

도 6을 참조하면, 제2 돌출부들을 형성한 비교예 2 및 비교예 3이 제2 돌출부들을 형성하지 않은 비교예 1에 비해 높은 광 출력을 나타내는 것을 알 수 있다. 또한, 기울어진 콘 형상의 제2 돌출부들을 채택한 비교예 2가 정상의 콘 형상을 채택한 비교예 3보다 약간 높은 광 출력을 나타내었다.

도 6에 따르면, 제2 돌출부들을 채택함으로써 광 출력을 향상시킬 수 있으며, 이는 프레넬 반사를 감소시켜 광 효율을 증가시킨 것이라 판단된다.

도 7은 나노 스케일의 돌출부들의 유무에 따른 광 투과도를 설명하기 위한 시뮬레이션 그래프이다. 러프닝을 통한 콘 형상의 제2 돌출부들의 형성 유무에 따른 광 투과도를 시뮬레이션하였으며, 제2 돌출부들은 높이 310nm, 바닥면 폭 540nm를 갖도록 하여 시뮬레이션하였다.

도 7을 참조하면, 제2 돌출부들을 형성한 제2 도전형 반도체층을 포함하는 에피층의 광 투과도는 가시광의 모든 파장 범위에서 제2 돌출부들을 형성하지 않은 에피층에 비해 높은 투과도를 나타내었다.

제2 돌출부들을 형성하지 않은 에피층은 파장에 따라 투과도가 크게 변하는 양상을 나타내었으며, 이를 피팅한 그래프를 실선으로 함께 나타내었다. 625nm의 파장에 대해 제2 돌출부들을 형성한 제2 도전형 반도체층은 86%의 광 투과도를 나타내었으며, 이에 반해, 제2 돌출부들을 형성하지 않은 제2 도전형 반도체층은 피팅값으로 약 55%의 광 투과도를 나타내었다.

도 8은 본 발명의 일 실시예에 따라 제1 돌출부 및 제2 돌출부를 포함하는 발광 다이오드의 광 출력을 설명하기 위한 시뮬레이션 그래프이다.

여기서, 비교예 1 및 비교예 2는 앞서 도 6을 참조하여 설명한 비교예 1 및 비교예 2와 동일하며, 실시예 1은 비교예 2와 대비하여 제1 돌출부들 및 제2 돌출부들을 모두 갖도록 형성된 것에 차이가 있다. 또한, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 625nm 파장의 광을 방출하도록 구성된다.

실시예 1에서 제1 돌출부들은 4um 폭의 바닥면 및 1um의 높이를 갖고, 제2 돌출부들은 540nm 폭의 바닥면 및 310nm의 높이를 가지며, 최소 경사각(α1)이 30도이다.

도 8을 참조하면, 실시예 1은 비교예 2에 비해 상대적으로 더 높은 광 출력을 나타낸다. 특히, 상면 방향의 광 출력에 있어서, 실시예 1이 비교예 1 및 2에 비해 상당히 높은 광 출력을 나타내었으며, 이에 따라, 전체 광 출력이 상대적으로높았다. 예를 들어, 비교예 2는 비교예 1에 비해 약 143%의 광 출력을 나타내는 반면, 실시예 1은 비교예 1에 비해 약 227%의 광 출력을 나타내어 광 출력이 상당히 증가하는 것을 보여준다.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.

Claims

제1 도전형 반도체층;
활성층; 및
제2 도전형 반도체층을 포함하고,
상기 제2 도전형 반도체층은,
상기 제2 도전형 반도체의 표면에 형성된 마이크로 스케일의 제1 돌출부들; 및
상기 마이크로 스케일의 돌출부들 상에 형성된 나노 스케일의 제2 돌출부들을 포함하되,
상기 제1 돌출부들은 바닥면으로부터의 높이가 1um 이상이고,
상기 제2 돌출부들은 바닥면으로부터의 높이가 1um 미만이며,
상기 제2 돌출부들은 모두 상기 제2 돌출부들의 바닥면에 대해 일측 방향으로 기울어진 형상을 갖는 발광 다이오드.
청구항 1에 있어서,
상기 제2 돌출부들은 기울어진 콘 형상 또는 기울어진 쐐기 형상을 갖되,
상기 제2 돌출부들은 단면도에서 최대 경사각 및 최소 경사각을 갖고,
상기 최소 경사각은 30도인 발광 다이오드
청구항 1에 있어서,
상기 제1 돌출부들은 원뿔대 또는 각뿔대 형상을 갖는 발광 다이오드.
청구항 1에 있어서,
상기 제1 돌출부들의 바닥면의 폭은 10um 이하이며,
상기 제1 돌출부들의 높이는 1um 내지 2um 범위 내인 발광 다이오드.
청구항 4에 있어서,
상기 제2 돌출부들의 바닥면의 폭은 300nm 내지 1600nm 범위 내이며,
상기 제2 돌출부들의 높이는 200nm 내지 900nm 범위 내인 발광 다이오드.
청구항 1에 있어서,
상기 제1 돌출부들 사이의 상기 제2 도전형 반도체층 표면에도 제2 돌출부들이 형성된 발광 다이오드.