KR102189928B1

KR102189928B1 - MIP(Memory Inside Pixel) 디스플레이를 포함하는 시스템의 데이터 전송 방법

Info

Publication number: KR102189928B1
Application number: KR1020190080303A
Authority: KR
Inventors: 김도경
Original assignee: 주식회사 사피엔반도체
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2020-12-11

Abstract

본 발명은 MIP 디스플레이를 포함하는 시스템에서의 데이터 처리 방법에 관한 것으로, 특히 시스템에서 디스플레이 드라이버 IC로부터 출력된 인터럽트에 응답하여 데이터를 전송하는 호스트와 이를 포함하는 시스템에 관한 것이다. 특히, 호스트와 통신 가능한 디스플레이 드라이버 IC 및 MIP(Memory Inside Pixel) 패널을 포함하는 표시장치의 동작 방법은, 인터럽트 신호를 호스트로 전송하는 단계, 인터럽트 신호에 응답하여 호스트가 전송하는, 복수의 수평 데이터를 포함하는 데이터 프레임을 수신하는 단계, 디스플레이 드라이버 IC에 의해, 적어도 하나의 수평 데이터를 레지스터에 라이트(write)하는 단계 및 MIP 패널에 의해, 레지스터로부터 수평 데이터를 수신하면, 수평 데이터를 한 행에 포함된 픽셀의 메모리에 라이트(write) 하고, 수평 데이터에 대응하는 영상을 디스플레이하는 단계를 포함한다.

Description

MIP(Memory Inside Pixel) 디스플레이를 포함하는 시스템의 데이터 전송 방법{Data transfer method in a system including a MIP display}

본 발명은 MIP 디스플레이를 포함하는 시스템에서의 데이터 처리 방법에 관한 것으로, 특히 시스템에서 디스플레이 드라이버 IC로부터 출력된 인터럽트에 응답하여 데이터를 전송하는 호스트와 이를 포함하는 시스템에 관한 것이다.

MIPI DSI(Mobile Industry Processor Interface, Display Serial Interface)는 휴대용 전자 장치를 위한 최근의 디스플레이 표준이다.

MIPI는 두 개의 디스플레이 표준들, 즉 비디오 모드(video mode)와 커맨드 모드(command mode)를 지원한다. 비디오 모드에서, 프레임 데이터는 실시간으로 호스트로부터 디스플레이 드라이버 IC로 전송된다. 상기 비디오 모드에서, 디스플레이 드라이버 IC로 전송될 영상이 정지 영상인 경우에도, 호스트는 동일한 상기 정지 영상을 계속 상기 디스플레이 드라이버 IC로 전송하여 호스트에 부담이 가중된다. 따라서, 상기 호스트의 전력 소모는 증가한다.

커맨드 모드에서 프레임 데이터의 전송 시작은 TE(tearing effect) 신호에 의해 제어된다. 디스플레이에 정지 영상(still image)을 디스플레이하고자 할 때, 디스플레이 드라이버 IC는 상기 디스플레이 드라이버 IC에 내장된 프레임 버퍼에 저장된 상기 정지 영상을 주기적으로 리드하고, 리드된 정지 영상을 상기 디스플레이로 전송한다. 이와 같은 동작을 패널 셀프 리프레쉬(panel self refresh)라고 한다. 다만, 커맨드 모드는 추가적인 프레임 메모리가 있어야 하므로 IC 개발의 사이즈 및 가격에 영향이 있다는 단점이 있다.

한편, 종래의 디스플레이는 상술한 바와 같이, 정지된 이미지의 출력을 유지하기 위해 지속적으로 화면 Refresh 해줘야 하는 반면, MIP(Memory Inside Pixel)　디스플레이는 각 픽셀 안에 메모리를 가지고 있어서 한번 이미지를 표시한 후 화면 Refresh 없이 표시된 이미지를 유지할 수 있다.

MIP 환경에서 비디오 모드 구동 시, 호스트는 계속하여 디스플레이 드라이버 IC로 데이터를 전송하기 때문에 호스트에 부담이 가중되고, 호스트의 전력 소모는 증가한다는 단점이 있다. 또한, MIP 환경에서 커맨드 모드로 구동 시, 전송량을 예측할 수 없으므로 구현하기 위해 추가적인 메모리가 필요하다는 단점이 있을 수 있다.

본 발명은 상술한 필요성에 따른 것으로, MIP 디스플레이를 포함하는 시스템에 적합한 새로운 데이터 전송 시스템을 제공하는 것을 목적으로 한다.

구체적으로, 별도의 투자 없이 기존의 데이터 전송 시스템에서 소프트웨어만의 변경으로 호스트의 부담을 최소화하기 위해, DDIC로부터 interrupt 신호를 수신한 호스트가 일정한 시간 간격의 부분 데이터로 구성된 프레임 형식으로 데이터를 전송하는 시스템을 제공하는 것을 목적으로 한다.

그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.

본 발명의 일 실시 예에 따른 호스트와 통신 가능한 디스플레이 드라이버 IC 및 MIP(Memory Inside Pixel) 패널을 포함하는 표시장치의 동작 방법은, 인터럽트 신호를 상기 호스트로 전송하는 단계; 상기 인터럽트 신호에 응답하여 상기 호스트가 전송하는, 복수의 수평 데이터를 포함하는 데이터 프레임을 수신하는 단계; 상기 디스플레이 드라이버 IC에 의해, 상기 적어도 하나의 수평 데이터를 레지스터에 라이트(write)하는 단계; 및 상기 MIP 패널에 의해, 상기 레지스터로부터 상기 수평 데이터를 수신하면, 상기 수평 데이터를 한 행에 포함된 픽셀의 메모리에 라이트(write) 하고, 상기 수평 데이터에 대응하는 영상을 디스플레이하는 단계;를 포함할 수 있다.

또한, 상기 수신하는 단계는, 상기 호스트로부터 상기 데이터 프레임은 상기 복수의 수평 데이터가 기설정된 시간 간격이 설정된 데이터 프레임을 수신하는 것일 수 있다.

또한, 상기 MIP 패널에 의해 디스플레이하는 단계는, 상기 디스플레이 드라이버 IC에 의해, 상기 데이터 프레임에 대응하는 수평 동기 신호를 생성하는 단계;를 더 포함하고, 상기 동기 신호의 제1 동작에 응답하여 상기 쉬프트 레지스터 상의 데이터를 상기 MIP(Memory Inside Pixel)의 메모리에 라이트(write)하고, 상기 수평 동기 신호의 제2 동작에 응답하여 상기 MIP의 메모리 상의 데이터를 상기 패널에 디스플레이할 수 있다.

또한, 상기 인터럽트는 상기 표시장치로 전송될 상기 데이터 프레임의 전송 타이밍을 제어하는 제어 신호일 수 있다.

또한, 상기 호스트는 MIPI 비디오 모드로 상기 데이터 프레임을 상기 표시장치로 전송하고, 상기 데이터 프레임은 상기 MIPI 비디오 모드에서의 상기 복수의 수평 데이터를 포함하는 하나의 프레임이고, 상기 하나의 프레임에 포함된 상기 복수의 수평 데이터는 상기 MIP 패널의 하나의 행에 대응되는 것일 수 있다.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 기설정된 시간 간격이 설정된 데이터 프레임을 전송함으로써 DDIC 측면에서 추가 하드웨어 없이, 1 라인 쉬프트 레지스터만으로 데이터 전송을 수행할 수 있다는 효과가 있다.

또한, 커맨드 모드에서와 같이 하나의 데이터 프레임을 전송하면서도, DDIC는 기설정된 시간 간격에 내에서 수신한 데이터를 쉬프트함에 따라, 기존의 비디오 모드 개발 환경에서도 유사하게 데이터를 전송할 수 있으므로 시스템파워 소모를 줄일 수 있다.

즉, 개발업체에서는 소프트웨어 변경만으로 기존 연구, 개발, 생산환경에 적용 가능하므로 투자비용이 절감될 수 있으며, 새롭게 적용하는 인터페이스 시스템으로 호스트 측면에서 부담이 적다.

또한, 본 발명의 일 실시예에 따르면, 기존의 커맨드 모드 개발 환경에서 MIP 환경에서 적용 하는 것 경우에 발생할 수 있는 사양의 제약을 극복할 수 있다.

물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.

도 1a 및 도 1b는 종래의 디스플레이 시스템에서의 비디오 모드 및 커맨드 모드를 통한 데이터 전송 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 향상된 동기(advanced synchronous) 데이터 전송 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템의 상세한 블록도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명하기 위한 간략한 블록도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 데이터 표시 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 데이터 처리 시스템이 구동하는 방법을 설명하는 타이밍도이다.

이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.

본 개시의 다양한 실시예에서 사용될 수 있는 "포함한다." 또는 "포함할 수 있다." 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 개시의 다양한 실시예에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.

본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제1 사용자 기기와 제2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 개시의 다양한 실시예의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.

본 개시의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.

본 개시의 다양한 실시예에서 사용한 용어는 단지 특정일 실시예를 설명하기 위해 사용된 것으로, 본 개시의 다양한 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 다양한 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하에서, 첨부된 도면을 이용하여 본 발명의 다양한 실시 예들에 대하여 구체적으로 설명한다. 본 명세서에서의 표시장치는 디스플레이 드라이버 IC와 디스플레이를 통칭하는 것일 수 있다.

도 1a 및 도 1b는 종래의 디스플레이 시스템에서의 비디오 모드 및 커맨드 모드를 통한 데이터 전송 방법을 설명하기 위한 도면이다.

도 1a를 참조하면, 비디오 모드에서는 호스트는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)가 모두 활성화될 때마다 프레임 데이터를 표시장치로 전송한다. 즉, 비디오 모드에서 호스트는 매 프레임(1 frame, 2 frame 내지 60 frame)마다 디스플레이 드라이버 IC와 독립적으로 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 및 데이터를 전송해야 한다. 이에 따라, 데이터 전송에 있어서, 호스트가 DE 신호의 주파수에 대응하는 수의 프레임을 쉴새 없이 전송하여야 하는 단점이 있다.

도 1b를 참조하면, 커맨드 모드에서 호스트는 인터럽트(int) 신호를 수신함에 응답하여, 해당 프레임에 포함된 데이터를 표시장치로 비동기(asynchronous) 방식으로 전송한다.

즉, 비디오 모드에서와는 달리, 하나의 프레임에 데이터를 응축하여 전송한다는 점에서 전력 소모는 감소할 수 있으나, 응축된 데이터를 수신한 표시장치에 저장할 메모리가 필요하다는 단점이 있다. 특히나, MIP 패널을 이용한 디지털 구동 시에는 전송량을 예측할 수 없어서 추가적인 메모리가 더 필요할 수 있다.

한편, MIP 패널을 포함하는 표시장치에서는 디지털 구동 방식을 이용한다는 점에서 하나의 라인 버퍼만으로 tearing effect 없이 동작할 수 있다. 이에 대하여는 도 2부터 도 6을 통해 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 향상된 동기(advanced synchronous) 데이터 전송 방법을 설명하기 위한 도면이다.

본 발명의 데이터 전송 방법은 호스트가 표시장치로부터 인터럽트(INT) 신호를 수신하면, 데이터 신호를 전송할 수 있다. 도 2를 참조하면, 데이터 신호는 기설정된 시간 간격(t)을 가진 주기 신호일 수 있다. 즉, 1H 기준 데이터가 기설정된 시간 간격에 대응하여 호스트로부터 표시장치로 전송됨을 의미한다. 이때, 1H 기준 데이터는 MIP 패널 표시장치를 기준으로 1 행의 수평(Horizon) 라인에 대응하는 픽셀에 표시되는 데이터일 수 있다.

이때, 인터럽트(INT)는 표시장치로 전송될 비디오 스트임(DPAC)의 전송 타이밍을 제어할 수 있는 제어 신호의 기능을 수행할 수 있다. 예컨대, 데이터 처리 시스템이 MIPI를 지원할 때, 인터럽트(INT)는 테어링 효과(tearing effect(TE))를 방지할 수 있는 TE 신호일 수 있다.

본 발명에 따른 데이터 전송 방법에 따르면, 호스트가 인터럽트(INT) 신호를 수신하면, 1 프레임의 데이터를 1H 데이터로 분할하여 표시장치로 전송하고, 표시장치 내의 1 라인 쉬프트 레지스터에 저장할 수 있다. 이후, 1 라인 쉬프트 레지스터에 저장된 데이터를 정해진 시점에 표시장치의 MIP 패널에 라이트(write)하면 테어링 효과(Tearing Effect) 없이 표시장치가 동작할 수 있다.

도 2와 같은 본 발명의 데이터 전송 방법은 호스트가 인터럽트(INT) 신호에 대응하여 1 프레임의 데이터를 전송한다는 점에서 비디오 모드와 상이하다. 즉, 본 발명의 데이터 전송 방법은 전송하는 프레임 수를 획기적으로 줄여서 비디오 모드에 비하여 전력 소모를 줄일 수 있다는 효과가 있다.

또한, 본 발명의 데이터 전송 방법은 데이터를 1H 기준 데이터씩 기 설정된 시간 간격으로 나누어 전송한다는 점에서 커맨드 모드와 상이다. 즉, 본 발명의 데이터 전송 방법은 1H에 해당하는 데이터씩 1 라인 쉬프트 레지스터 또는 라인 버퍼에 저장할 수 있어서, 커맨드 모드에서와 같이 추가적인 메모리를 요구하지 않는다는 장점이 있다.

도 3은 본 발명의 일 실시예에 따른 데이터 처리 시스템의 상세한 블록도를 도시한다.

도 3을 참조하면, 데이터 처리 시스템(100)은 호스트(200), 외부 메모리 (262), 카메라(272), 디스플레이 드라이버 IC(또는 DDI(display driver IC); 300), 및 디스플레이(또는 패널(panel); 400)를 포함한다. 이때, 디스플레이(400)는 MIP(Memory Inside Pixel) 디스플레이 또는 MIP 패널일 수 있다. 본 명세서에서는 디스플레이 드라이버 IC(300) 및 디스플레이(400)를 합쳐서 표시장치로 통칭한다.

데이터 처리 시스템(100)은 비디오 스트림(예컨대, 정지 영상 데이터 또는 동영상 데이터)을 처리하고, 처리된 비디오 스트림(또는 디스플레이 데이터 (DDATA))을 디스플레이(400)에서 디스플레이할 수 있는 시스템을 의미한다.

데이터 처리 시스템(100)은 스마트폰, 태블릿(tablet) PC, 디지털 카메라, 캠코더, PDA(personal digital assistant), PMP(portable multimedia player), 모바일 인터넷 장치(mobile internet device(MID)) 또는 웨어러블 컴퓨터(wearable computer)로 구현될 수 있다.

호스트(200)는 비디오 스트림 인터페이스(video stream interface)를 지원할 수 있다. 여기서, 비디오 스트림 인터페이스를 지원한다 함은 호스트(200)가 하드웨어적으로 비디오 스트림 인터페이스를 지원하는 경우, 또는 호스트(200)를 구동하는 펌웨어(또는 소프트웨어)에 의해 호스트(200)가 하드웨어적으로 비디오 스트림 인터페이스를 지원하는 할 수 있도록 설정되는 경우를 모두 의미한다.

예컨대, 호스트(200)가 MIPI(Mobile Industry Processor Interface) 비디오 모드(video mode) 만을 지원할 때, 호스트(100)는 비디오 스트림 인터페이스를 지원할 수 있다.

다른 예로서, 호스트(200)가 MIPI 비디오 모드(video mode)와 MIPI 명령 모드(command mode) 모두를 지원할 수 있을 때, 호스트(200)가 펌웨어(또는 소프트웨어)에 의해 MIPI 비디오 모드(video mode) 만 지원하도록 설정되면, 호스트(100)는 비디오 스트림 인터페이스를 지원할 수 있다.

그러나, MIPI 명령 모드만은 지원하는 호스트(200)는 비디오 스트림 인터페이스를 지원할 수 없다.

호스트(200)는 외부 메모리(262), 카메라(272), 및/또는 디스플레이 드라이버 IC(300)를 제어할 수 있다.

호스트(200)는 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(application processor(AP)) 또는 모바일(mobile) AP로 구현될 수 있다.

호스트(200)는 버스(201), CPU(central processing unit; 210), 이미지 종류 검출기(220), 이미지 처리 회로(230), 인터럽트 검출기(240), 송신 인터페이스(250A), 메모리 컨트롤러(260), 및 카메라 인터페이스(270)를 포함한다.

CPU(210)는 버스(201)를 통해 각 구성 요소(220, 230, 240, 250, 260, 및/또는 270)를 제어할 수 있다.

CPU(210)는, 호스트(200)가 비디오 스트림 인터페이스를 지원할 수 있도록, 호스트(200)를 설정할 수 있는 펌웨어(또는 소프트웨어)를 실행(execute)할 수 있다. 상기 펌웨어는 외부 메모리(262)로부터 호스트(200)로 로드(load)될 수 있다. 예컨대, CPU(210)는 하나 또는 그 이상의 코어들(cores)을 포함할 수 있다.

이미지 종류 검출기(220)는 디스플레이 드라이버 IC(300)로 전송될 이미지 데이터가 정지 영상(still image) 데이터인지 동영상(moving image) 데이터인지를 판단하고, 판단의 결과에 따라 상기 이미지 데이터(또는 '비디오 데이터'라고도 함)의 전송을 제어할 수 있다. 즉, 이미지 종류 검출기(220)는 이미지 데이터를 이미지 처리 회로(230)로 전송할지를 결정할 수 있다.

예컨대, 이미지 데이터 소스(262 또는 272)로부터 출력된 이미지 데이터가 정지 영상 데이터일 때, 이미지 종류 검출기(220)는 상기 이미지 데이터를 1Hz로 이미지 처리 회로(230)로 전송할 수 있다.

다른 예로서, 이미지 데이터 소스(262 또는 272)로부터 출력된 해당 이미지 데이터가 동영상 데이터일 때, 이미지 종류 검출기(220)는 상기 해당 이미지 데이터를 60Hz로 이미지 처리 회로(230)로 전송할 수 있다.

따라서, 이미지 종류 검출기(220)는 디스플레이 드라이버 IC(300)로 전송될 필요가 있는 이미지 데이터(또는 디스플레이(400)에서 업-데이트가 필요한 이미지 데이터)만을 이미지 처리 회로(230)로 보낼 수 있으므로, 이미지 종류 검출기 (220)는 불필요한 이미지 데이터의 전송을 방지할 수 있는 효과가 있다.

도 3에서는 이미지 종류 검출기(220)가 버스(201)와 이미지 처리 회로 (230) 사이에 배치된 실시 예가 도시되어 있으나, 실시 예에 따라 이미지 처리 회로(230)는 버스와 이미지 종류 검출기(220) 사이에 배치될 수도 있다.

이미지 처리 회로(230)는 이미지 종류 검출기(220)로부터 출력된 이미지 데이터를 송신 인터페이스(250)가 처리할 수 있는 포맷(format)으로 변환할 수 있다.

인터럽트 검출기(240)는 디스플레이 드라이버 IC(300)로부터 출력된 인터럽트(INT)를 검출하고, 검출 신호를 생성할 수 있다. 상기 검출 신호는 인터럽트 (INT)와 동일하거나 서로 다를 수 있으나, 상기 검출 신호는 인터럽트(INT)에 관련된 신호이므로, 본 명세서에서는 검출 신호와 인터럽트를 동일하게 'INT'로 표시하고 인터럽트로 통칭한다.

예컨대, 송신 인터페이스(250)는 비디오 스트림 인터페이스를 지원할 수 있는 인터페이스의 기능을 수행할 수 있다. 송신 인터페이스(250)는 이미지 처리 회로(230)로부터 출력된 이미지 데이터를 비디오 스트림(DPAC)으로 변환하고, 인터럽트(INT)에 기초하여 비디오 스트림(DPAC)의 전송 타이밍을 조절할 수 있다.

이때, 비디오 스트림(DPAC)은 동기 신호들과 데이터를 포함할 수 있다. 상기 동기 신호들은 디스플레이 드라이버 IC(300)에서 복원될 수직 동기 신호, 수평 동기 신호, 및 데이터 인에이블 신호에 관련된 신호들을 의미할 수 있다.

따라서, 인터럽트(INT)는 디스플레이 드라이버 IC(300)로 전송될 비디오 스트임(DPAC)의 전송 타이밍을 제어할 수 있는 제어 신호의 기능을 수행할 수 있다.

예컨대, 데이터 처리 시스템(100)이 MIPI를 지원할 때, 인터럽트(INT)는 티어링 효과(tearing effect(TE))를 방지할 수 있는 TE 신호일 수 있다.

다른 예로서, 데이터 처리 시스템(100)이 eDP(embedded DisplayPort)를 지원할 때, 인터럽트(INT)는 디스플레이 드라이버 IC(300)로부터 출력되고 비디오 스트림(DPAC)의 전송 타이밍을 제어할 수 있는 제어 신호를 의미할 수 있다.

송신 인터페이스(250)는 MIPI, eDP 또는 고속 직렬 인터페이스(high-speed serial interface)를 지원할 수 있다.

메모리 컨트롤러(260)는 호스트(200)와 외부 메모리(262) 사이에서 주고받는 이미지 데이터를 인터페이스할 수 있다. 예컨대, 메모리 컨트롤러(260)의 제어에 따라, 호스트(200)로부터 출력된 이미지 데이터는 외부 메모리(262)에 저장될 수 있고, 외부 메모리(262)로부터 출력된 이미지 데이터는 버스(201)로 전송될 수 있다.

외부 메모리(262)는 DRAM(dynamic random access memory), SSD(solid state drive), MMC(multimedia card), eMMC(embedded MMC), USB 플래시 드라이브, 또는 UFS(universal flash storage)일 수 있다.

도 3에 도시된 외부 메모리(262)는 서로 다른 종류의 메모리들의 집합을 의미할 수 있다. 따라서, 외부 메모리(262)는 DRAM과 eMMC를 집합적으로 의미할 수 있다. 예컨대, 운영 체제는 상기 eMMC로부터 상기 DRAM으로 로드되어 실행될 수 있다. 외부 메모리(262)가 메모리들의 집합을 의미할 때, 메모리 컨트롤러(260)도 서로 다른 종류의 메모리들을 제어할 수 있는 메모리 컨트롤러들의 집합을 의미할 수 있다.

카메라 인터페이스(270)는 카메라(272)로부터 출력된 이미지 데이터를 버스(201)로 전송할 수 있다. 예컨대, 카메라(272)는 CMOS 이미지 센서로 구현될 수 있다.

호스트(200)는 다른 장치와 무선 통신할 수 있는 하나 또는 그 이상의 무선 인터페이스들을 더 포함할 수 있다. 따라서, 호스트(200)는 상기 무선 인터페이스(들)를 통해 무선, 예컨대, Wi-Fi, 무선 인터넷, 또는 LTE(Long Term Evolution)를 통해 이미지 데이터를 수신할 수 있다.

또한, 데이터 처리 시스템(100)은 카메라 2.0을 지원할 수도 있다.

상술한 바와 같이, 비디오 스트림 인터페이스를 지원할 수 있도록 설정된 호스트(200)는, 디스플레이 드라이버 IC(300)로 비디오 스트림(DPAC)을 전송할 필요가 있을 때마다, 디스플레이 드라이버 IC(300)로부터 출력된 인터럽트(INT)에 따라 비디오 스트림(DPAC)을 상기 비디오 스트림 인터페이스를 통해 디스플레이 드라이버 IC(300)로 전송할 수 있다.

호스트(200)와 디스플레이 드라이버 IC(300)는 비디오 스트림(DPAC)을 전송하는 제1전송 라인(또는 레인(lane))과 클락(CLKm)을 전송하는 제2전송 라인(또는 레인)을 통해 서로 접속될 수 있다. 예컨대, 비디오 스트림(DPAC)은 클락 (CLKm)에 동기되어 전송될 수 있다. 비디오 스트림(DPAC)과 클락(CLKm) 각각은 차동 신호들을 의미할 수 있다.

디스플레이 드라이버 IC(300)는 수신 인터페이스(310), 데이터 컨트롤러 (320), 프레임 버퍼(330), 타이밍 컨트롤러(340), 오실레이터(350), 및 디스플레이 인터페이스(360)를 포함한다.

수신 인터페이스(310)는 호스트(200)로부터 출력된 비디오 스트림(DPAC)과 클락(CLKm)을 수신할 수 있다. 본 발명의 일 실시예에 따르면, 수신 인터페이스(310)는 클락(CLKm)을 이용하여 데이터(DATA)를 복원할 수 있고, 클락(CLKm)은 데이터 컨트롤러(320)로 바이패스할 수 있다. 즉, 데이터(DATA) 및 클락(CLKm)은 데이터 컨트롤러(320)로 전송된다. 본 발명에서, 수직 동기 신호(Vsync)와 수평 동기 신호 (Hsync)는 데이터(DATA)를 처리하는데 사용되지 않을 수 있다.

한편, 본 발명의 또 다른 실시예에 따르면, 수신 인터페이스(310)는 클락(CLKm)을 이용하여 비디오 스트림(DPAC)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 및 데이터(DATA)를 복원하고, 클락(CLKm)은 데이터 컨트롤러(320)로 바이패스할 수 있으나 이는 일 예에 불과하다. 이때, 데이터 인에이블 신호(DE)는 유효(valid) 데이터를 지시하는 지시 신호로서, 데이터 인에이블 신호(DE)가 활성화될 때 데이터는 유효하고 비활성화될 때 데이터는 무효(invalid)하다.

한편, 데이터 컨트롤러(320)는 클락(CLK)을 이용하여 데이터 인에이블 신호(DE')를 생성하고, 데이터 인에이블 신호(DE')와 데이터(DATA)를 타이밍 컨트롤러(340)로 전송한다. 데이터 인에이블 신호(DE')는 데이터(DATA)의 유효 구간을 지시하는 지시 신호의 기능을 수행할 수 있다.

오실레이터(350)는 내부 클락(fosc)을 생성한다. 타이밍 컨트롤러(340)는, 내부 클락(fosc)에 기초하여 생성된 제어 신호들(예를 들면, CLK, iVsync, 및 iHsync)를 생성할 수 있다.

타이밍 컨트롤러(340)는 인터럽트 생성기(341), 제어 신호 생성기(343), 및 이미지 처리 모듈(345)을 포함한다.

인터럽트 생성기(341)는 내부 클락(fosc)에 기초하여 주기적으로 인터럽트 (INT)를 생성한다. 예컨대, 인터럽트(INT)의 주파수는 60Hz일 수 있다. 이미지 처리 시스템(100)이 MIPI를 지원할 때, 인터럽트 생성기(341)는 인터럽트(INT)로서 TE 신호를 생성하는 TE 신호 생성기의 기능을 수행할 수 있다.

제어 신호 생성기(343)는 내부 클락(fosc)에 기초하여 클락(CLK)을 생성할 수 있다. 클락(CLK)은 내부 클락(fosc)을 이용하여 생성될 수 있고, 클락(CLK)의 주파수와 내부 클락(fosc)의 주파수는 서로 동일하거나 서로 다를 수 있다.

본 발명의 또 다른 실시예에 의하면, 제어 신호 생성기(343)는, 내부 클락(fosc)에 기초하여, 내부 수직 동기 신호(iVsync)와 내부 수평 동기 신호(iHsync)를 더 생성할 수 있다. 내부 수직 동기 신호(iVsync)는 디스플레이 데이터(DDATA)의 디스플레이에 관련된 수직 동기 신호이고, 내부 수평 동기 신호(iHsync)는 디스플레이 데이터(DDATA)의 디스플레이에 관련된 수평 동기 신호일 수 있다.

이미지 처리 모듈(345)은 클락(CLK), 데이터 인에이블 신호(DE'), 및 데이터(DATA)를 수신하고, 클락(CLK)과 데이터 인에이블 신호(DE')를 이용하여 리드 데이터(DATA)를 처리하고, 처리의 결과로서 데이터 인에이블 신호(DDE)와 디스플레이 데이터(DDATA)를 생성할 수 있다.

데이터 인에이블 신호(DDE)는 디스플레이 데이터(DDATA)의 유효 구간을 지시하는 지시 신호의 기능을 수행할 수 있다.

예컨대, 이미지 처리 모듈(345)은 이미지 향상(image enhancement) 기능 및/또는 이미지 편집(image editing) 기능을 수행할 수 있다. 예컨대, 이미지 처리 모듈(345)은 데이터(DATA)의 밝기(brightness), 컨트라스트(contrast), 포화 (saturation), 또는 샤프니스(sharpness) 등을 조절하고, 조절의 결과에 상응하는 디스플레이 데이터(DDATA)를 생성할 수 있다.

라인 버퍼(360) 또는 쉬프트 레지스터(shift register)는 데이터 인에이블 신호(DDE), 및 디스플레이 데이터(DDATA)를 수신하고, 이에 대응하는 신호를 디스플레이(400)로 전송할 수 있다.

예컨대, 라인 버퍼(360)는 디스플레이 데이터(DDATA)에 상응하는 아날로그 신호들을 라이트(write)할 수 있고, 라이트된 신호를 스캔하여 디스플레이(400)에 배치된 데이터 라인들로 전송할 수 있다.

구체적으로, 라인 버퍼(360)는 클락(CLK)과 주기적으로 활성화되는 데이터 인에이블 신호(DDE)에 응답하여 데이터(DDATA)를 라이트할 수 있다. 더욱 구체적으로, 라인 버퍼(360)는 데이터 인에이블 신호(DDE)가 활성화 또는 온 되면 데이터(DDATA)를 라이트할 수 있다.

본 발명의 일 예에 따르면, 라인 버퍼(360)는 내부 수직 동기 신호(iVsync), 내부 수평 동기 신호(iHsync)에 응답하여 스캔 동작을 수행할 수 있다. 스캔 동작은 라인 버퍼(360)가 데이터(DATA)를 리드하고, 리드된 데이터(DATA)를 디스플레이(400)로 전송하는 동작을 의미한다.

라인 버퍼(360)는 데이터(DDATA)를 라이트할 수 있다.. 구체적으로, 라인 버퍼(360)는 데이터 인에이블 신호(DDE)가 활성화될 때마다, 데이터(DATA)를 라이트할 수 있다.

본 발명의 디스플레이(400)는 MIP(Memory Inside Pixel) 패널일 수 있다. 즉, 디스플레이(400)에 포함된 픽셀들은 각각 내부에 메모리를 포함할 수 있다.

이때, 라인 버퍼(360)는 내부 수평 동기 신호(iHsync)에 응답하여, 저장된 데이터(DATA)를 스캔하고 디스플레이(400)로 전송할 수 있다. 구체적으로, 라인 버퍼(360)는 내부 수평 동기 신호(iHsync)가 비활성화될 때마다, 라이트된 데이터를 리드 및 스캔하여 디스플레이(400)로 전송하고, 디스플레이(400)는 데이터를 픽셀 내의 메모리에 라이트할 수 있다.

디스플레이(400)는 내부 수평 동기 신호(iHsync)에 응답하여 픽셀 내 메모리에 저장된 데이터(DATA)를 리드하고 디스플레이할 수 있다. 구체적으로, 디스플레이(400)는 내부 수평 동기 신호(iHsync)가 활성화될 때마다, 라이트된 데이터를 디스플레이할 수 있다.

디스플레이(400)는 1 내지 2^m그레이 스케일들을 표시할 수 있는 m 비트 디지털 영상신호를 사용하여 영상을 표시할 수 있다. 디스플레이(400)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 화소(PX)는 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.

화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.

화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 화소회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다.

화소(PX)는 프레임 단위로 동작할 수 있다. 하나의 프레임(Frame)은 복수의 서브프레임들로 구성될 수 있다. 각 서브프레임은 데이터 기입 기간 및 발광 기간을 포함할 수 있다. 데이터 기입 기간에 소정 비트의 디지털 데이터가 화소(PX)에 포함된 메모리에 저장될 수 있다. 발광 기간에 저장된 소정 비트의 디지털 데이터가 클럭 신호에 동기되어 판독되고, 디지털 데이터는 PWM 신호로 변환되어 화소(PX)는 계조를 표현할 수 있다. 서브프레임의 발광 기간은 디지털 데이터의 각 비트에 할당된 시간의 합일 수 있다.

다만, 본 발명의 디스플레이(400)는 이에 한정하지 않으며 TFT-LCD(thin-film-transistor liquid-crystal display), LED(light-emitting diode) 디스플레이, OLED(organic light-emitting diode) 디스플레이, AMOLED(active-matrix organic light-emitting diode) 디스플레이 또는 플랙시블(flexible) 디스플레이 등 다양하게 구현될 수 있다.

도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명하기 위한 간략한 블록도를 도시한다.

도 4를 참조하면, 본 발명의 데이터 처리 시스템(100)은 호스트(200), 디스플레이 드라이버 IC(300) 및 디스플레이(또는 MIP 패널, 400)를 포함할 수 있다. 이때, 디스플레이 드라이버 IC(300) 및 디스플레이(또는 MIP 패널, 400)는 합쳐서 표시장치로 통칭할 수 있다.

호스트(200)는 디스플레이 드라이버 IC(300)로부터 인터럽트(INT) 신호를 수신하면, 데이터(DATA)를 송신할 수 있다. 디스플레이 드라이버 IC(300)는 수신 인터페이스(310)를 통해 호스트(200)로부터 출력된 비디오 스트림(DPAC)에서 데이터(DATA)를 복원할 수 있다.

데이터 컨트롤러(320)는 데이터(DATA)의 유효 구간을 지시하는 데이터 인에이블 신호(DE')를 생성하고, 이미지 처리 모듈(345)은 데이터 인에이블 신호(DDE)와 디스플레이 데이터(DDATA)을 생성할 수 있다.

상술한 바와 같이 생성된 디스플레이 데이터(DDATA)는 1H 기준 데이터마다 라인 버퍼(360)에 저장될 수 있다. 1H 기준 데이터는 MIP 디스플레이(400)의 한 행의 픽셀에 디스플레이되기 위한 데이터일 수 있다. 예를 들어, 첫 번째로 수신한 1H 기준 데이터가 제1 H 데이터이고, 두 번째로 수신한 1H 기준 데이터가 제2 H 데이터라고 하면, 라인 버퍼(360)에 제1 H 데이터가 라이트된 후 기설정된 시간 간격 후에 제2 H 데이터가 라이트되기 전에, 라인 버퍼(360)는 디스플레이(400)로 제1 H 데이터를 전송할 수 있다.

디스플레이(400)는 MIP 패널로 구현된 것일 수 있으며, 라인 버퍼(360)로부터 제1 데이터를 수신하면 제1 행에 라이트 및 디스플레이할 수 있고, 제2 데이터를 수신하면 제2 행에 라이트 및 디스플레이할 수 있다.

한편, 도 3 및 도 4에서는 디스플레이 드라이버 IC(300)와 MIP(Memory Inside Pixel) 디스플레이(400)가 별도의 구성으로 구현된 것을 도시하고 있으나, 이는 일예에 불과하며 디스플레이 드라이버 IC(300)와 디스플레이(400)가 하나의 구성으로 구현될 수 있다.

즉, 본 발명의 일 실시예에 따른 표시장치는 발광소자 어레이 및 백플레인 구동회로 기판을 포함할 수 있다. 발광소자 어레이는 구동회로 기판과 결합될 수 있다.

발광소자 어레이는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 반도체 웨이퍼(SW) 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이가 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판에 이송할 필요없이 발광소자 어레이를 구동회로 기판과 결합함으로써 표시장치가 제조될 수 있다.

백플레인 구동회로 기판에는 발광소자 어레이 상의 발광다이오드 각각에 대응하는 화소회로가 배열될 수 있다. 발광소자 어레이 상의 발광다이오드와 백플레인 구동회로 기판상의 화소회로는 전기적으로 연결되어 화소(PX)를 구성할 수 있다.

상술한 실시예에 따르면, 디스플레이 드라이버 IC(300)와 MIP(Memory Inside Pixel) 디스플레이(400)가 결합되어, 디스플레이 드라이버 IC 자체가 백플레인(Backplane) IC를 포함하여 MIP를 구성할 수 있다.

도 5는 본 발명의 일 실시예에 따른 데이터 표시 방법을 설명하기 위한 도면이다.

도 5를 참조하면, 디스플레이(400)는 복수의 픽셀(PX)을 포함할 수 있다. 이때, 디스플레이(400)는 MIP(Memory Inside Pixel) 패널일 수 있다. 종래의 LCD　는 정지된 이미지의 출력을 유지하기 위해 지속적으로 화면 Refresh 해줘야 하는 반면, MIP(Memory Inside Pixel)　디스플레이는 각 픽셀 안에 s-ram과 같은 메모리를 가지고 있어 한번 이미지를 표시한 후 화면 Refresh 없이 표시된 이미지를 유지할 수 있다.

라인 버퍼(360)에는 1H 기준 데이터가 저장될 수 있는 크기의 메모리일 수 있다. 라인 버퍼(360)가 제1 H 데이터를 수신하면, 라인 버퍼(360)는 제1 H 데이터를 라이트할 수 있다. 이후, 동기 신호에 응답하여, 라인 버퍼(360)는 제1 H 데이터를 디스플레이(400)의 제1 행(501)으로 전달할 수 있다.

이후, 라인 버퍼(360)가 제2 H 데이터를 수신하면, 라인 버퍼(360)는 제2 H 데이터를 라이트할 수 있다. 이후, 동기 신호에 응답하여, 라인 버퍼(360)는 제2 H 데이터를 디스플레이(400)의 제2 행(502)으로 전달할 수 있다.

본 발명은 상술한 바와 같이 1행 기준으로 데이터를 순차적으로 처리함에 따라, 추가적인 메모리 없이 1 라인 버퍼만으로도 데이터의 전송을 수행할 수 있다.

도 6은 본 발명의 일 실시예에 따른 데이터 처리 시스템이 구동하는 방법을 설명하는 타이밍도이다.

도 6을 참조하면, 본 발명의 일 실시예에 따른 표시장치의 디스플레이 드라이버 IC(300)는 호스트(200)로부터 데이터를 수신하면, 라인 버퍼(360)에 데이터를 라이트(write)할 수 있다.

본 발명의 표시장치는 수평 동기 신호(iHsync)를 기초로, 라인 버퍼(360)에 저장된 1H 기준 데이터를 MIP 메모리에 라이트 및 디스플레이(400)에 디스플레이할 수 있다. 구체적으로 수평 동기 신호(iHsync)가 오프(off)되면, MIP 메모리에 1H 기준 데이터를 라이트할 수 있고, 수평 동기 신호(iHsync)가 온(on)되면 해당하는 행에 포함된 픽셀에 디스플레이할 수 있다.

본 발명에 따르면, 1H 데이터 간의 제1 시간 간격(t1)를 2 시간 간격(t2)보다 길게 설정하여 전송함으로써, 디스플레이(400) 또는 MIP 디스플레이에 라이트 및 디스플레이하는 것을 정상적으로 수행할 수 있다. 예를 들어, 제1 시간 간격(t1)은 제2 시간 간격(t2)보다 길다면, 제1 H 데이터(1H)가 표시장치로 수신된 이후 제2 H 데이터(2H)가 수신되기 전까지, MIP 메모리는 제1 H 데이터(1H)를 라이트할 수 있고, MIP 디스플레이에 제1 H 데이터(1H)를 디스플레이할 수 있다. 이후 제2 H 데이터(2H)가 수신되는 경우에도 마찬가지로 제3 H 데이터(3H)가 수신되기 전에 MIP 디스플레이에 제2 H 데이터(2H)를 정상적으로 디스플레이할 수 있다.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

100: 데이터 처리 시스템
200: 호스트
210: CPU
220: 이미지 종류 검출기
230: 이미지 처리 회로
240: 인터럽트 검출기
250A: 송신 인터페이스
260: 메모리 컨트롤러
270: 카메라 인터페이스
300: 디스플레이 드라이버 IC
310: 수신 인터페이스
320: 데이터 컨트롤러
330: 프레임 버퍼
340: 타이밍 컨트롤러
350: 오실레이터
360: 디스플레이 인터페이스
400: 디스플레이

Claims

호스트와 통신 가능한 디스플레이 드라이버 IC 및 MIP(Memory Inside Pixel) 패널을 포함하는 표시장치의 동작 방법에 있어서,
인터럽트 신호를 상기 호스트로 전송하는 단계;
상기 인터럽트 신호에 응답하여 상기 호스트가 전송하는, 복수의 수평 데이터를 포함하는 데이터 프레임을 수신하는 단계;
상기 디스플레이 드라이버 IC에 의해, 상기 수평 데이터 중 적어도 하나를 쉬프트 레지스터 또는 라인 버퍼에 라이트(write)하는 단계; 및
상기 MIP 패널에 의해, 상기 쉬프트 레지스터 또는 라인 버퍼로부터 상기 수평 데이터를 수신하면, 상기 수평 데이터를 한 행에 포함된 픽셀의 메모리에 라이트(write) 하고, 상기 수평 데이터에 대응하는 영상을 디스플레이하는 단계;를 포함하고,
상기 수신하는 단계는, 상기 호스트로부터 상기 데이터 프레임은 상기 복수의 수평 데이터가 기설정된 시간 간격이 설정된 데이터 프레임을 수신하는 것으로서, 하나의 데이터 프레임이 기설정된 상기 시간 간격을 갖는 복수의 수평 데이터로 분할된, 표시장치의 동작 방법.
제1항에 있어서,
상기 쉬프트 레지스터 또는 라인 버퍼는 하나의 수평 데이터씩 라이트하는 표시장치의 동작 방법.
제1항에 있어서,
상기 MIP 패널에 의해 디스플레이하는 단계는,
상기 디스플레이 드라이버 IC에 의해, 상기 데이터 프레임에 대응하는 수평 동기 신호를 생성하는 단계;를 더 포함하고,
상기 동기 신호의 제1 동작에 응답하여 상기 쉬프트 레지스터 또는 라인 버퍼 상의 데이터를 상기 MIP(Memory Inside Pixel)의 메모리에 라이트(write)하고, 상기 수평 동기 신호의 제2 동작에 응답하여 상기 MIP의 메모리 상의 데이터를 상기 패널에 디스플레이하는 표시장치의 동작 방법.
제1항에 있어서,
상기 인터럽트 신호는 상기 표시장치로 전송될 상기 데이터 프레임의 전송 타이밍을 제어하는 제어 신호인 표시장치의 동작 방법.
제1항에 있어서,
상기 호스트는 MIPI 비디오 모드로 상기 데이터 프레임을 상기 표시장치로 전송하고,
상기 데이터 프레임은 상기 MIPI 비디오 모드에서의 상기 복수의 수평 데이터를 포함하는 하나의 프레임이고,
상기 하나의 프레임에 포함된 상기 복수의 수평 데이터는 상기 MIP 패널의 하나의 행에 대응되는 것인 표시장치의 동작 방법.