KR102182870B1 - 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 - Google Patents
선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 Download PDFInfo
- Publication number
- KR102182870B1 KR102182870B1 KR1020140041968A KR20140041968A KR102182870B1 KR 102182870 B1 KR102182870 B1 KR 102182870B1 KR 1020140041968 A KR1020140041968 A KR 1020140041968A KR 20140041968 A KR20140041968 A KR 20140041968A KR 102182870 B1 KR102182870 B1 KR 102182870B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog signal
- signal
- linear
- floating diffusion
- image sensor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
Abstract
선형-로그형 이미지 센서는 픽셀 어레이, 신호 생성부 및 제어부를 포함한다. 픽셀 어레이는 입사광에 응답하여 광전 변환 소자가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 스토리지 노드에서 플로팅 확산 노드로 누설되는 누설 광전하에 상응하는 누설 신호를 생성한 후, 플로팅 확산 노드를 리셋하고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 스토리지 노드의 축적 광전하를 플로팅 확산 노드로 전달함으로써 축적 광전하의 일부에 상응하는 제 1 아날로그 신호와 축적 광전하의 전부에 상응하는 제 2 아날로그 신호를 순차적으로 생성하는 적어도 하나 이상의 단위 픽셀을 포함한다. 신호 생성부는 누설 신호, 제 1 아날로그 신호 및 제 2 아날로그 신호에 기초하여 최종 아날로그 신호를 생성하는 적어도 하나 이상의 신호 생성 블록을 포함한다. 제어부는 픽셀 어레이와 신호 생성부를 제어한다.
Description
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 고정 패턴 노이즈(Fixed Pattern Noise; FPN)를 감소시킬 수 있는 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기에 관한 것이다.
이미지 센서는 광학 영상(photo image)을 전기적 신호로 변환하는 반도체 소자로서 디지털 카메라, 휴대폰 등과 같은 전자 기기에 광범위하게 사용되고 있다. 이미지 센서는 입사광에 선형적으로 비례하는 전기적 신호를 출력하는 선형 이미지 센서(linear image sensor), 입사광에 대수적 즉, 로그적으로(logarithmically) 비례하는 전기적 신호를 출력하는 로그형 이미지 센서(logarithmic image sensor), 약한 입사광에 대해서는 입사광에 선형적으로 비례하는 전기적 신호를 출력하고 강한 입사광에 대해서는 입사광에 대수적 즉, 로그적으로 비례하는 전기적 신호를 출력하는 선형-로그형 이미지 센서 등을 포함한다. 그러나, 이미지 센서에 포함되는 복수의 단위 픽셀들 사이에는 특성 차이가 있으므로, 동일한 입사광에 대해 각각의 단위 픽셀에서 생성된 아날로그 신호에는 편차가 존재한다. 이러한 편차는 고정 패턴 노이즈로 나타나게 되는데, 이미지 센서의 성능을 향상시키기 위해서는 고정 패턴 노이즈를 감소시켜야 한다.
본 발명의 일 목적은 고정 패턴 노이즈를 효과적으로 감소시킬 수 있는 선형-로그형 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 상기 선형-로그형 이미지 센서를 포함하는 전자 기기를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 선형-로그형 이미지 센서는 입사광에 응답하여 광전 변환 소자가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 상기 스토리지 노드에서 플로팅 확산 노드로 누설되는 누설 광전하에 상응하는 누설 신호를 생성한 후, 상기 플로팅 확산 노드를 리셋(reset)하고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 상기 스토리지 노드의 축적 광전하를 상기 플로팅 확산 노드로 전달함으로써 상기 축적 광전하의 일부에 상응하는 제 1 아날로그 신호와 상기 축적 광전하의 전부에 상응하는 제 2 아날로그 신호를 순차적으로 생성하는 적어도 하나 이상의 단위 픽셀을 구비한 픽셀 어레이, 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호에 기초하여 최종 아날로그 신호를 생성하는 적어도 하나 이상의 신호 생성 블록을 구비한 신호 생성부, 및 상기 픽셀 어레이와 상기 신호 생성부를 제어하는 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 선형-로그형 이미지 센서는 상기 최종 아날로그 신호를 디지털 신호로 변환하는 적어도 하나 이상의 아날로그-디지털 변환 블록을 구비한 아날로그-디지털 변환부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제 1 전달 제어 신호는 제 1 전압 레벨로 활성화되고, 상기 제 2 전달 제어 신호는 상기 제 1 전압 레벨보다 높은 제 2 전압 레벨로 활성화될 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은 상기 제 2 아날로그 신호인 제 1 최종 아날로그 신호, 상기 제 2 아날로그 신호와 상기 누설 신호가 더해진 제 2 최종 아날로그 신호, 및 상기 제 1 아날로그 신호와 기 설정된 오프셋 신호가 더해진 제 3 최종 아날로그 신호 중에서 어느 하나를 상기 최종 아날로그 신호로 선택할 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은, 상기 제 2 최종 아날로그 신호가 기 설정된 제 1 기준치보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 제 2 최종 아날로그 신호가 상기 제 1 기준치보다 크고 기 설정된 제 2 기준치보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 제 2 최종 아날로그 신호가 상기 제 2 기준치보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택할 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은, 상기 입사광의 조도가 기 설정된 제 1 조도보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 입사광의 조도가 상기 제 1 조도보다 크고 기 설정된 제 2 조도보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 입사광의 조도가 상기 제 2 조도보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택할 수 있다.
일 실시예에 의하면, 상기 단위 픽셀은 상기 광전 변환 소자, 상기 스토리지 노드에 상응하는 소스 전극, 상기 플로팅 확산 노드에 상응하는 드레인 전극 및 상기 제 1 전달 제어 신호와 상기 제 2 전달 제어 신호가 인가되는 게이트 전극을 구비한 전달 트랜지스터, 상기 플로팅 확산 노드에 연결되는 소스 전극, 전원 전압에 연결되는 드레인 전극 및 리셋 제어 신호가 인가되는 게이트 전극을 구비한 리셋 트랜지스터, 상기 전원 전압에 연결되는 드레인 전극 및 상기 플로팅 확산 노드에 연결되는 게이트 전극을 구비한 센싱 트랜지스터, 및 상기 센싱 트랜지스터의 소스 전극에 연결되는 드레인 전극, 로우 선택 신호가 인가되는 게이트 전극 및 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 출력하는 소스 전극을 구비한 로우 선택 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 픽셀은 상기 광전 변환 소자, 상기 스토리지 노드에 상응하는 소스 전극, 상기 플로팅 확산 노드에 상응하는 드레인 전극 및 상기 제 1 전달 제어 신호와 상기 제 2 전달 제어 신호가 인가되는 게이트 전극을 포함하는 전달 트랜지스터, 상기 플로팅 확산 노드에 연결되는 소스 전극, 전원 전압에 연결되는 드레인 전극 및 리셋 제어 신호가 인가되는 게이트 전극을 포함하는 리셋 트랜지스터, 상기 전원 전압에 연결되는 드레인 전극 및 상기 플로팅 확산 노드에 연결되는 게이트 전극을 포함하는 센싱 트랜지스터, 및 상기 센싱 트랜지스터의 소스 전극에 연결되는 드레인 전극, 로우 선택 신호가 인가되는 게이트 전극 및 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 출력하는 소스 전극을 포함하는 로우 선택 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 광전 변환 소자는 포토다이오드(photodiode)를 포함할 수 있다.
일 실시예에 의하면, 상기 누설 광전하가 상기 플로팅 확산 노드로 누설되는 동안에 상기 리셋 트랜지스터는 턴오프되고, 상기 플로팅 확산 노드가 리셋되는 동안에 상기 리셋 트랜지스터는 턴온되며, 상기 축적 광전하가 상기 플로팅 확산 노드로 전달되는 동안에 상기 리셋 트랜지스터는 턴오프될 수 있다.
일 실시예에 의하면, 상기 전달 트랜지스터는, 상기 제 1 전압 레벨로 활성화된 상기 제 1 전달 제어 신호에 응답하여 약하게 턴온되어 상기 축적 광전하의 상기 일부를 상기 플로팅 확산 노드로 전달하고, 상기 제 2 전압 레벨로 활성화된 상기 제 2 전달 제어 신호에 응답하여 강하게 턴온되어 상기 축적 광전하의 나머지를 상기 플로팅 확산 노드로 전달할 수 있다.
일 실시예에 의하면, 상기 로우 선택 트랜지스터가 턴온되면, 상기 플로팅 확산 노드에 저장된 상기 누설 광전하에 상응하는 상기 누설 신호, 상기 플로팅 확산 노드에 저장된 상기 축적 광전하의 상기 일부에 상응하는 상기 제 1 아날로그 신호, 및 상기 플로팅 확산 노드에 저장된 상기 축적 광전하의 상기 전부에 상응하는 상기 제 2 아날로그 신호가 순차적으로 출력될 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 입력받고, 상기 제 2 아날로그 신호인 제 1 최종 아날로그 신호, 상기 제 2 아날로그 신호와 상기 누설 신호가 더해진 제 2 최종 아날로그 신호, 및 상기 제 1 아날로그 신호와 기 설정된 오프셋 신호가 더해진 제 3 최종 아날로그 신호를 출력하는 신호 조합 회로, 및 상기 제 1 최종 아날로그 신호, 상기 제 2 최종 아날로그 신호 및 상기 제 3 최종 아날로그 신호 중에서 어느 하나를 상기 최종 아날로그 신호로 선택하는 신호 선택 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 신호 조합 회로는 적어도 하나 이상의 래치(latch) 및 적어도 하나 이상의 가산기(adder)를 포함할 수 있다.
일 실시예에 의하면, 상기 신호 선택 회로는 적어도 하나 이상의 비교기(comparator) 및 적어도 하나 이상의 멀티플렉서(multiplexer)를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전자 기기는 선형-로그형 이미지 센서, 저장 장치 및 상기 선형-로그형 이미지 센서와 상기 저장 장치를 제어하는 프로세서를 포함할 수 있다. 이 때, 상기 선형-로그형 이미지 센서는 입사광에 응답하여 광전 변환 소자가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 상기 스토리지 노드에서 플로팅 확산 노드로 누설되는 누설 광전하에 상응하는 누설 신호를 생성한 후, 상기 플로팅 확산 노드를 리셋(reset)하고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 상기 스토리지 노드의 축적 광전하를 상기 플로팅 확산 노드로 전달함으로써 상기 축적 광전하의 일부에 상응하는 제 1 아날로그 신호와 상기 축적 광전하의 전부에 상응하는 제 2 아날로그 신호를 순차적으로 생성하는 적어도 하나 이상의 단위 픽셀을 포함하는 픽셀 어레이, 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호에 기초하여 최종 아날로그 신호를 생성하는 적어도 하나 이상의 신호 생성 블록을 포함하는 신호 생성부, 및 상기 픽셀 어레이와 상기 신호 생성부를 제어하는 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 선형-로그형 이미지 센서는 상기 최종 아날로그 신호를 디지털 신호로 변환하는 적어도 하나 이상의 아날로그-디지털 변환 블록을 구비한 아날로그-디지털 변환부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제 1 전달 제어 신호는 제 1 전압 레벨로 활성화되고, 상기 제 2 전달 제어 신호는 상기 제 1 전압 레벨보다 높은 제 2 전압 레벨로 활성화될 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은 상기 제 2 아날로그 신호인 제 1 최종 아날로그 신호, 상기 제 2 아날로그 신호와 상기 누설 신호가 더해진 제 2 최종 아날로그 신호, 및 상기 제 1 아날로그 신호와 기 설정된 오프셋 신호가 더해진 제 3 최종 아날로그 신호 중에서 어느 하나를 상기 최종 아날로그 신호로 선택할 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은, 상기 제 2 최종 아날로그 신호가 기 설정된 제 1 기준치보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 제 2 최종 아날로그 신호가 상기 제 1 기준치보다 크고 기 설정된 제 2 기준치보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 제 2 최종 아날로그 신호가 상기 제 2 기준치보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택할 수 있다.
일 실시예에 의하면, 상기 신호 생성 블록은, 상기 입사광의 조도가 기 설정된 제 1 조도보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 입사광의 조도가 상기 제 1 조도보다 크고 기 설정된 제 2 조도보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 입사광의 조도가 상기 제 2 조도보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택할 수 있다.
본 발명의 실시예들에 따른 선형-로그형 이미지 센서는 선형-로그형 이미지 센서의 신호 생성 영역들을 선형 영역(예를 들어, 낮은 조도에 해당하는 영역), 확장된 선형 영역(예를 들어, 중간 조도에 해당하는 영역) 및 로그형 영역(예를 들어, 높은 조도에 해당하는 영역)으로 구분하고, 상기 신호 생성 영역들마다 서로 다른 최종 아날로그 신호를 이용(예를 들어, 상기 선형 영역에서 제 1 최종 아날로그 신호를 이용하고, 상기 확장된 선형 영역에서 제 2 최종 아날로그 신호를 이용하며, 상기 로그형 영역에서 제 3 최종 아날로그 신호를 이용)함으로써, 단위 픽셀들 각각의 전달 트랜지스터의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있다.
본 발명의 실시예들에 따른 전자 기기는 상기 선형-로그형 이미지 센서를 포함함으로써, 사용자에게 고품질의 이미지를 제공할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 선형-로그형 이미지 센서를 나타내는 블록도이다.
도 2는 도 1의 선형-로그형 이미지 센서에 포함된 픽셀 어레이 내부의 단위 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 선형-로그형 이미지 센서에 포함된 신호 생성부 내부의 신호 생성 블록의 일 예를 나타내는 블록도이다.
도 4a 내지 도 4c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 낮은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이다.
도 5a 내지 도 5c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 높은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이다.
도 6은 도 1의 선형-로그형 이미지 센서에서 단위 픽셀에 구비된 전달 트랜지스터의 문턱 전압의 차이에 따른 고정 패턴 노이즈를 설명하기 위한 그래프이다.
도 7은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 순서도이다.
도 8은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 파형도이다.
도 9는 도 1의 선형-로그형 이미지 센서에 의해 생성된 최종 아날로그 신호를 나타내는 그래프이다.
도 10은 도 1의 선형-로그형 이미지 센서가 최종 아날로그 신호를 결정하는 과정을 나타내는 순서도이다.
도 11은 도 1의 선형-로그형 이미지 센서의 신호 생성 영역들을 나타내는 도면이다.
도 12는 도 1의 선형-로그형 이미지 센서가 선형 영역에서 생성하는 제 1 최종 아날로그 신호를 나타내는 그래프이다.
도 13a 내지 도 13c는 도 1의 선형-로그형 이미지 센서에서 제 1 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 14는 도 1의 선형-로그형 이미지 센서가 확장된 선형 영역에서 생성하는 제 2 최종 아날로그 신호를 나타내는 그래프이다.
도 15a 내지 도 15c는 도 1의 선형-로그형 이미지 센서에서 제 2 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 16은 도 1의 선형-로그형 이미지 센서가 로그형 영역에서 생성하는 제 3 최종 아날로그 신호를 나타내는 그래프이다.
도 17a 내지 도 17c는 도 1의 선형-로그형 이미지 센서에서 제 3 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 18은 도 1의 선형-로그형 이미지 센서를 포함하는 전자 기기를 나타내는 블록도이다.
도 19는 도 18의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 20은 도 18의 전자 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 2는 도 1의 선형-로그형 이미지 센서에 포함된 픽셀 어레이 내부의 단위 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 선형-로그형 이미지 센서에 포함된 신호 생성부 내부의 신호 생성 블록의 일 예를 나타내는 블록도이다.
도 4a 내지 도 4c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 낮은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이다.
도 5a 내지 도 5c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 높은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이다.
도 6은 도 1의 선형-로그형 이미지 센서에서 단위 픽셀에 구비된 전달 트랜지스터의 문턱 전압의 차이에 따른 고정 패턴 노이즈를 설명하기 위한 그래프이다.
도 7은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 순서도이다.
도 8은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 파형도이다.
도 9는 도 1의 선형-로그형 이미지 센서에 의해 생성된 최종 아날로그 신호를 나타내는 그래프이다.
도 10은 도 1의 선형-로그형 이미지 센서가 최종 아날로그 신호를 결정하는 과정을 나타내는 순서도이다.
도 11은 도 1의 선형-로그형 이미지 센서의 신호 생성 영역들을 나타내는 도면이다.
도 12는 도 1의 선형-로그형 이미지 센서가 선형 영역에서 생성하는 제 1 최종 아날로그 신호를 나타내는 그래프이다.
도 13a 내지 도 13c는 도 1의 선형-로그형 이미지 센서에서 제 1 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 14는 도 1의 선형-로그형 이미지 센서가 확장된 선형 영역에서 생성하는 제 2 최종 아날로그 신호를 나타내는 그래프이다.
도 15a 내지 도 15c는 도 1의 선형-로그형 이미지 센서에서 제 2 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 16은 도 1의 선형-로그형 이미지 센서가 로그형 영역에서 생성하는 제 3 최종 아날로그 신호를 나타내는 그래프이다.
도 17a 내지 도 17c는 도 1의 선형-로그형 이미지 센서에서 제 3 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 18은 도 1의 선형-로그형 이미지 센서를 포함하는 전자 기기를 나타내는 블록도이다.
도 19는 도 18의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 20은 도 18의 전자 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복된 설명을 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 선형-로그형 이미지 센서를 나타내는 블록도이고, 도 2는 도 1의 선형-로그형 이미지 센서에 포함된 픽셀 어레이 내부의 단위 픽셀의 일 예를 나타내는 회로도이며, 도 3은 도 1의 선형-로그형 이미지 센서에 포함된 신호 생성부 내부의 신호 생성 블록의 일 예를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면, 선형-로그형 이미지 센서(100)는 픽셀 어레이(120), 신호 생성부(140) 및 제어부(160)를 포함할 수 있다. 또한, 실시예에 따라, 선형-로그형 이미지 센서(100)는 아날로그-디지털 변환부(180)를 더 포함할 수도 있다.
픽셀 어레이(120)는 로우(row)들 및 컬럼(column)들로 배열된 복수의 단위 픽셀(101)을 포함할 수 있다. 이 때, 각 단위 픽셀(101)은 입사광을 감지하여 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)를 생성할 수 있다. 구체적으로, 각 단위 픽셀(101)은 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(storage node)(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(floating diffusion node)(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS)를 생성할 수 있다. 이후, 각 단위 픽셀(101)은 플로팅 확산 노드(FD)를 리셋한 다음, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들(TX1, TX2)에 응답하여 스토리지 노드(SN)의 축적 광전하를 플로팅 확산 노드(FD)로 전달함으로써 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)를 순차적으로 생성할 수 있다. 이 때, 제 1 전달 제어 신호(TX1)는 제 1 전압 레벨로 활성화되고, 제 2 전달 제어 신호(TX2)는 제 1 전압 레벨보다 높은 제 2 전압 레벨로 활성화될 수 있다. 따라서, 제 1 전압 레벨로 활성화된 제 1 전달 제어 신호(TX1)에 응답하여 플로팅 확산 노드(FD)로 전달된 축적 광전하의 일부가 제 1 아날로그 신호(AS1)로 출력될 수 있고, 제 2 전압 레벨로 활성화된 제 2 전달 제어 신호(TX2)에 응답하여 플로팅 확산 노드(FD)로 전달된 축적 광전하의 전부가 제 2 아날로그 신호(AS2)로 출력될 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 각 단위 픽셀(101)은 광전 변환 소자(PD), 전달 트랜지스터(TR1), 리셋 트랜지스터(TR2), 센싱 트랜지스터(TR3) 및 로우 선택 트랜지스터(TR4)를 포함할 수 있다. 이 때, 광전 변환 소자(PD)는 포토다이오드를 포함할 수 있으나, 광전 변환 소자(PD)의 종류가 그에 한정되는 것은 아니다. 광전 변환 소자(PD)는 입사광에 응답하여 광전하를 생성할 수 있고, 스토리지 노드(SN)와 접지 전압(GND) 사이에 연결될 수 있다. 전달 트랜지스터(TR1)는 스토리지 노드(SN)에 상응하는 소스 전극, 플로팅 확산 노드(FD)에 상응하는 드레인 전극 및 제 1 전달 제어 신호(TX1)와 제 2 전달 제어 신호(TX2)가 인가되는 게이트 전극을 포함할 수 있다. 전달 트랜지스터(TR1)가 턴오프되면 소토리지 노드(SN)와 플로팅 확산 노드(FD)가 차단되기 때문에, 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하가 스토리지 노드(SN)에 축적될 수 있다. 다만, 전달 트랜지스터(TR1)가 턴오프되어 스토리지 노드(SN)와 플로팅 확산 노드(FD)가 차단된 상태에서도, 일부 광전하(즉, 누설 광전하)가 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설될 수 있다. 종래의 선형-로그형 이미지 센서는 상기 누설 광전하를 이용하지 않았기 때문에, 선형-로그형 이미지 센서의 선형 영역과 로그형 영역 사이의 전이(transition) 영역을 이용할 수 없었다. 반면에, 선형-로그형 이미지 센서(100)는 상기 누설 광전하를 이용함으로써 선형-로그형 이미지 센서의 선형 영역과 로그형 영역 사이의 전이 영역까지 이용할 수 있다.
전달 트랜지스터(TR1)의 동작을 살펴보면, 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하가 스토리지 노드(SN)에 축적되는 동안 전달 트랜지스터(TR1)는 턴오프될 수 있다. 상술한 바와 같이, 전달 트랜지스터(TR1)가 턴오프된 상태에서 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하가 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 누설 신호(LS)로 출력된 이후에 플로팅 확산 노드(FD)는 리셋될 수 있다. 이후, 제 1 전압 레벨로 활성화된 제 1 전달 제어 신호(TX1)에 응답하여 전달 트랜지스터(TR1)이 약하게 턴온되면, 스토리지 노드(SN)에 저장된 축적 광전하의 일부가 플로팅 확산 노드(FD)로 전달될 수 있다. 이에, 플로팅 확산 노드(FD)로 전달된 축적 광전하의 일부는 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 제 1 아날로그 신호(AS1)로 출력될 수 있다. 다음, 제 2 전압 레벨로 활성화된 제 2 전달 제어 신호(TX2)에 응답하여 전달 트랜지스터(TR1)이 강하게 턴온되면, 스토리지 노드(SN)에 저장된 축적 광전하의 나머지가 플로팅 확산 노드(FD)로 전달될 수 있다. 이에, 상기 나머지가 플로팅 확산 노드(FD)로 이전에 전달된 축적 광전하의 일부와 더해지기 때문에, 플로팅 확산 노드(FD)로 전달된 축적 광전하의 전부가 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 제 2 아날로그 신호(AS2)로 출력될 수 있다.
리셋 트랜지스터(TR2)는 플로팅 확산 노드(FD)에 연결되는 소스 전극, 전원 전압(VDD)에 연결되는 드레인 전극 및 리셋 제어 신호(RX)가 인가되는 게이트 전극을 포함할 수 있다. 전달 트랜지스터(TR1)가 턴오프되어 스토리지 노드(SN)와 플로팅 확산 노드(FD)가 차단된 상태에서, 누설 광전하가 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 동안에 리셋 트랜지스터(TR2)는 턴오프될 수 있다. 즉, 리셋 트랜지스터(TR2)가 차단됨에 따라 전원 전압(VDD)과 플로팅 확산 노드(FD)가 차단되기 때문에, 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하가 전원 전압(VDD)에 의해 리셋되지 않을 수 있다. 이에, 누설 광전하는 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 누설 신호(LS)로 출력될 수 있다. 한편, 누설 광전하에 상응하는 누설 신호(LS)가 출력된 이후, 리셋 트랜지스터(TR2)가 턴온됨으로써 플로팅 확산 노드(FD)는 리셋될 수 있다. 또한, 플로팅 확산 노드(FD)가 리셋된 이후에는 스토리지 노드(SN)의 축적 광전하가 플로팅 확산 노드(FD)로 전달되어야 하기 때문에, 리셋 트랜지스터(TR2)가 턴오프됨으로써 전원 전압(VDD)과 플로팅 확산 노드(FD)가 차단될 수 있다. 이에, 플로팅 확산 노드(FD)로 전달된 축적 광전하의 일부가 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 제 1 아날로그 신호(AS1)로 출력된 후, 플로팅 확산 노드(FD)로 전달된 축적 광전하의 전부가 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 제 2 아날로그 신호(AS2)로 출력될 수 있다.
센싱 트랜지스터(TR3)는 로우 선택 트랜지스터(TR4)의 드레인 전극에 연결되는 소스 전극, 전원 전압(VDD)에 연결되는 드레인 전극 및 플로팅 확산 노드(FD)에 연결되는 게이트 전극을 포함할 수 있다. 로우 선택 트랜지스터(TR4)는 센싱 트랜지스터(TR3)의 소스 전극에 연결되는 드레인 전극, 로우 선택 신호(SEL)가 인가되는 게이트 전극 및 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)를 출력하는 소스 전극을 포함할 수 있다. 상술한 바와 같이, 각 단위 픽셀(101)는 플로팅 확산 노드(FD)에 저장된 누설 광전하, 축적 광전하의 일부 및 축적 광전하의 전부를 센싱 트랜지스터(TR3)와 로우 선택 트랜지스터(TR4)를 거쳐 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)로 순차적으로 출력시킬 수 있다. 즉, 로우 선택 신호(SEL)가 활성화되어 로우 선택 트랜지스터(TR4)가 턴온되면, 플로팅 확산 노드(FD)에 저장된 누설 광전하에 상응하는 누설 신호, 플로팅 확산 노드(FD)에 저장된 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1) 및 플로팅 확산 노드(FD)에 저장된 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)가 순차적으로 출력될 수 있다. 다만, 상기에서는 각 단위 픽셀(101)이 1개의 광전 변환 소자(PD)와 4개의 트랜지스터들(TR1, TR2, TR3, TR4)을 갖는 구조로 설명되어 있으나, 각 단위 픽셀(101)의 구조는 그에 한정되지 않는다. 예를 들어, 각 단위 픽셀(101)은 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)를 상술한 방식으로 출력할 수 있는 모든 구조를 가질 수 있다.
신호 생성부(140)는 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)에 기초하여 최종 아날로그 신호(FAS)를 생성하는 복수의 신호 생성 블록(145)들을 포함할 수 있다. 각 신호 생성 블록(145)은 픽셀 어레이(100)의 컬럼들 각각에 연결될 수 있다. 구체적으로, 각 신호 생성 블록(145)은 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)인 제 1 최종 아날로그 신호(FAS-1), 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)와 누설 광전하에 상응하는 누설 신호(LS)가 더해진 제 2 최종 아날로그 신호(FAS-2), 및 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 기 설정된 오프셋 신호(OS)가 더해진 제 3 최종 아날로그 신호(FAS-3) 중에서 어느 하나를 최종 아날로그 신호(FAS)로 선택할 수 있다. 이를 위해, 도 3에 도시된 바와 같이, 각 신호 생성 블록(145)는 신호 조합 회로(141) 및 신호 선택 회로(143)를 포함할 수 있다. 이 때, 신호 조합 회로(141)는 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)를 입력받고, 제 2 아날로그 신호(AS2)인 제 1 최종 아날로그 신호(FAS-1), 제 2 아날로그 신호(AS2)와 누설 신호(LS)가 더해진 제 2 최종 아날로그 신호(FAS-2), 및 제 1 아날로그 신호(AS1)와 기 설정된 오프셋 신호(OS)가 더해진 제 3 최종 아날로그 신호(FAS-3)를 출력할 수 있다. 예를 들어, 신호 조합 회로(141)는 래치와 가산기를 포함할 수 있다. 신호 선택 회로(143)는 신호 조합 회로(141)로부터 제 1 최종 아날로그 신호(FAS-1), 제 2 최종 아날로그 신호(FAS-2) 및 제 3 최종 아날로그 신호(FAS-3)을 입력받고, 제 1 최종 아날로그 신호(FAS-1), 제 2 최종 아날로그 신호(FAS-2) 및 제 3 최종 아날로그 신호(FAS-3) 중에서 어느 하나를 최종 아날로그 신호(FAS)로 선택할 수 있다. 예를 들어, 신호 선택 회로(143)는 비교기 및 멀티플렉서를 포함할 수 있다.
일 실시예에서, 각 신호 생성 블록(145)은, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 1 기준치보다 작은 경우에 제 1 최종 아날로그 신호(FAS-1)를 최종 아날로그 신호(FAS)로 선택하고, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 1 기준치보다 크고 기 설정된 제 2 기준치보다 작은 경우에 제 2 최종 아날로그 신호(FAS-2)를 최종 아날로그 신호(FAS)로 선택하며, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 2 기준치보다 큰 경우에 제 3 최종 아날로그 신호(FAS-3)를 최종 아날로그 신호(FAS)로 선택할 수 있다. 즉, 각 신호 생성 블록(145)은 제 2 아날로그 신호(AS2)와 누설 신호(LS)가 더해진 제 2 최종 아날로그 신호(FAS-2)를 기 설정된 제 1 및 제 2 기준치들과 비교함으로써 최종 아날로그 신호(FAS)를 선택할 수 있다. 이 때, 기 설정된 제 1 및 제 2 기준치들은 선형-로그형 이미지 센서(100)에 요구되는 조건에 따라 다양하게 결정될 수 있다. 다른 실시예에서, 각 신호 생성 블록(145)은, 입사광의 조도가 기 설정된 제 1 조도보다 작은 경우에 제 1 최종 아날로그 신호(FAS-1)를 최종 아날로그 신호(FAS)로 선택하고, 입사광의 조도가 기 설정된 제 1 조도보다 크고 기 설정된 제 2 조도보다 작은 경우에 제 2 최종 아날로그 신호(FAS-2)를 최종 아날로그 신호(FAS)로 선택하며, 입사광의 조도가 기 설정된 제 2 조도보다 큰 경우에 제 3 최종 아날로그 신호(FAS-3)를 최종 아날로그 신호(FAS)로 선택할 수 있다. 즉, 각 신호 생성 블록(145)은 입사광의 조도를 기 설정된 제 1 및 제 2 조도들과 비교함으로써 최종 아날로그 신호(FAS)를 선택할 수 있다. 이 때, 기 설정된 제 1 및 제 2 조도들은 선형-로그형 이미지 센서(100)에 요구되는 조건에 따라 다양하게 결정될 수 있다.
제어부(160)는 픽셀 어레이(120) 및 신호 생성부(140)를 제어할 수 있다. 구체적으로, 제어부(160)는 로우 선택 신호(SEL), 리셋 제어 신호(RX), 제 1 전달 제어 신호(TX1) 및 제 2 전달 제어 신호(TX2)를 픽셀 어레이(120)에 제공함으로써, 픽셀 어레이(120)의 동작을 로우 단위로 제어할 수 있다. 이에, 각 단위 픽셀(101)은 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 발생하는 누설 광전하에 상응하는 누설 신호(LS)를 생성할 수 있고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)를 순차적으로 생성할 수 있다. 상술한 바와 같이, 제어부(160)는 제 1 전달 제어 신호(TX1)를 제1 전압 레벨로 활성화시킬 수 있고, 제 2 전달 제어 신호(TX2)를 제 1 전압 레벨보다 높은 제 2 전압 레벨로 활성화시킬 수 있다. 또한, 제어부(160)는 제 1 제어 신호(CON1)를 신호 생성부(140)에 제공함으로써, 신호 생성부(140) 내부의 복수의 신호 생성 블록(145)들의 동작들을 제어할 수 있다. 또한, 선형-로그형 이미지 센서(100)가 아날로그-디지털 변환부(180)를 더 포함하는 경우, 제어부(160)는 제 2 제어 신호(CON2)를 아날로그-디지털 변환부(180)에 제공함으로써, 아날로그-디지털 변환부(180) 내부의 복수의 아날로그-디지털 변환 블록(185)들의 동작들을 제어할 수 있다.
아날로그-디지털 변환부(180)는 신호 생성부(140)로부터 제공되는 최종 아날로그 신호(FAS)를 디지털 신호(DS)로 변환하는 복수의 아날로그-디지털 변환 블록(185)들을 포함할 수 있다. 일 실시예에서, 각 아날로그-디지털 변환 블록(185)은 최종 아날로그 신호(FAS)에 대해 단일 기울기(single-slope) 아날로그-디지털 변환 동작을 수행하여 디지털 신호(DS)를 생성할 수 있다. 다른 실시예에서, 각 아날로그-디지털 변환 블록(185)는 최종 아날로그 신호(FAS)에 대해 시그마-델타(sigma-delta) 아날로그-디지털 변환 동작을 수행하여 디지털 신호(DS)를 생성할 수 있다. 다만, 이것은 예시적인 것에 불과한 것으로서, 각 아날로그-디지털 변환 블록(185)은 최종 아날로그 신호(FAS)에 대해 다양한 종류의 아날로그-디지털 변환 동작을 수행함으로써 디지털 신호(DS)를 생성할 수도 있다. 이와 같이, 선형-로그형 이미지 센서(100)는 선형-로그형 이미지 센서(100)의 신호 생성 영역들을 선형 영역(예를 들어, 낮은 조도에 해당하는 영역), 확장된 선형 영역(예를 들어, 중간 조도에 해당하는 영역) 및 로그형 영역(예를 들어, 높은 조도에 해당하는 영역)으로 구분하고, 상기 신호 생성 영역들마다 서로 다른 최종 아날로그 신호를 이용(예를 들어, 상기 선형 영역에서 제 1 최종 아날로그 신호(FAS-1)를 이용하고, 상기 확장된 선형 영역에서 제 2 최종 아날로그 신호(FAS-2)를 이용하며, 상기 로그형 영역에서 제 3 최종 아날로그 신호(FAS-3)를 이용)함으로써, 단위 픽셀(101)들 각각의 전달 트랜지스터(TR1)의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있다. 그 결과, 선형-로그형 이미지 센서(100)를 포함하는 전자 기기는 사용자에게 고품질의 이미지를 제공할 수 있다.
도 4a 내지 도 4c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 낮은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이고, 도 5a 내지 도 5c는 도 1의 선형-로그형 이미지 센서에서 상대적으로 높은 문턱 전압을 가진 전달 트랜지스터를 구비한 단위 픽셀의 스토리지 노드에 광전하가 축적되는 일 예를 나타내는 도면들이다.
도 4a 내지 도 5c를 참조하면, 선형-로그형 이미지 센서(100)의 각 단위 픽셀(101)에 포함되는 전달 트랜지스터(TR1)의 문턱 전압에 따라 스토리지 노드(SN)의 축적 광전하에 편차가 생기는 예들이 도시되어 있다. 구체적으로, 도 4a 내지 도 4c는 선형-로그형 이미지 센서(100)에서 상대적으로 낮은 제 1 문턱 전압(Vth1)을 가진 전달 트랜지스터(TR1)를 구비한 제 1 단위 픽셀의 스토리지 노드(SN)에 광전하가 축적되는 것을 보여주고 있고, 도 5a 내지 도 5c는 선형-로그형 이미지 센서(100)에서 상대적으로 높은 제 2 문턱 전압(Vth2)을 가진 전달 트랜지스터(TR1)를 구비한 제 2 단위 픽셀의 스토리지 노드(SN)에 광전하가 축적되는 것을 보여주고 있다. 한편, 도 4a 내지 도 5c에는 스토리지 노드(SN), 전달 트랜지스터(TR1)의 게이트 전극(TG) 및 플로팅 확산 노드(FD)의 전기 포텐셜이 도시되어 있다.
제 1 단위 픽셀에 포함되는 전달 트랜지스터(TR1)는 제 2 단위 픽셀에 포함되는 전달 트랜지스터(TR1)에 비해 상대적으로 낮은 제 1 문턱 전압(Vth1)을 갖는다. 도 4a에 도시된 바와 같이, 동작 초기에는 스토리지 노드(SN)에 광전하가 저장되어 있지 않을 수 있다. 도 4b에 도시된 바와 같이, 입사광의 조도가 증가함에 따라 광전 변환 소자(PD)로부터 생성되어 스토리지 노드(SN)에 축적되는 광전하는 선형적으로 증가할 수 있다. 도 4c에 도시된 바와 같이, 제 1 단위 픽셀에 포함되는 전달 트랜지스터(TR1)의 제 1 문턱 전압(Vth1)에 상응하는 광전하가 스토리지 노드(SN)에 축적된 이후에는, 입사광의 조도가 증가함에 따라 광전 변환 소자(PD)로부터 생성되어 스토리지 노드(SN)에 축적되는 광전하는 로그적으로 증가할 수 있다.
제 2 단위 픽셀에 포함되는 전달 트랜지스터(TR2)는 제 1 단위 픽셀에 포함되는 전달 트랜지스터(TR1)에 비해 상대적으로 높은 제 2 문턱 전압(Vth2)을 갖는다. 도 5a에 도시된 바와 같이, 동작 초기에는 스토리지 노드(SN)에 광전하가 저장되어 있지 않을 수 있다. 도 5b에 도시된 바와 같이, 입사광의 조도가 증가함에 따라 광전 변환 소자(PD)로부터 생성되어 스토리지 노드(SN)에 축적되는 광전하는 선형적으로 증가할 수 있다. 도 5c에 도시된 바와 같이, 제 2 단위 픽셀에 포함되는 전달 트랜지스터(TR1)의 제 2 문턱 전압(Vth2)에 상응하는 광전하가 스토리지 노드(SN)에 축적된 이후에는, 입사광의 조도가 증가함에 따라 광전 변환 소자(PD)로부터 생성되어 스토리지 노드(SN)에 축적되는 광전하는 로그적으로 증가할 수 있다.
이와 같이, 스토리지 노드(SN)에 축적되는 광전하는 입사광의 조도에 선형적으로 비례하여 증가하다가 로그적으로 비례하여 증가한다. 그러나, 스토리지 노드(SN)에 축적되는 광전하가 선형적으로 증가하다가 로그적으로 증가하기 시작하는 입사광의 조도는 각 단위 픽셀(101)의 전달 트랜지스터(TR1)의 문턱 전압(Vth1, Vth2)에 따라 상이할 수 있다. 따라서, 입사광의 조도가 상대적으로 낮은 경우에는, 제 1 문턱 전압(Vth1)을 가진 전달 트랜지스터(TR1)를 포함하는 제 1 단위 픽셀과 제 2 문턱 전압(Vth2)을 가진 전달 트랜지스터(TR1)를 포함하는 제 2 단위 픽셀에서 동일한 조도의 입사광에 대해 스토리지 노드(SN)에 축적되는 광전하는 서로 동일하나, 입사광의 조도가 상대적으로 높은 경우에는, 제 1 문턱 전압(Vth1)을 가진 전달 트랜지스터(TR1)를 포함하는 제 1 단위 픽셀과 제 2 문턱 전압(Vth2)을 가진 전달 트랜지스터(TR1)를 포함하는 제 2 단위 픽셀에서 동일한 조도의 입사광에 대해 스토리지 노드(SN)에 축적되는 광전하는 서로 상이(즉, 편차가 발생)할 수 있다. 이에, 각 단위 픽셀(101)에서 스토리지 노드(SN)에 축적되는 광전하에만 기초하여 아날로그 신호를 생성하는 경우, 상기 편차에 의해 고정 패턴 노이즈가 발생할 수 있다.
도 6은 도 1의 선형-로그형 이미지 센서에서 단위 픽셀에 구비된 전달 트랜지스터의 문턱 전압의 차이에 따른 고정 패턴 노이즈를 설명하기 위한 그래프이다.
도 6을 참조하면, 제 1 그래프(PA)는 상대적으로 낮은 문턱 전압을 가진 전달 트랜지스터(TR1)를 포함하는 제 1 단위 픽셀에서 스토리지 노드(SN)에 축적되는 광전하에 기초하여 아날로그 신호를 생성하는 경우의 입사광의 조도에 대한 아날로그 신호를 보여주고 있고, 제 2 그래프(PB)는 상대적으로 높은 문턱 전압을 가진 전달 트랜지스터(TR1)를 포함하는 제 2 단위 픽셀에서 스토리지 노드(SN)에 축적되는 광전하에 기초하여 아날로그 신호를 생성하는 경우의 입사광의 조도에 대한 아날로그 신호를 보여주고 있다.
도 6에 도시된 바와 같이, 상대적으로 낮은 문턱 전압을 가진 전달 트랜지스터(TR1)를 포함하는 제 1 단위 픽셀에서는(즉, 제 1 그래프(PA)), 입사광이 제 1 조도(L1) 이하인 경우에 입사광의 조도가 증가함에 따라 아날로그 신호가 선형적으로 증가하고, 입사광이 제 1 조도(L1) 이상인 경우에 입사광의 조도가 증가함에 따라 아날로그 신호가 로그적으로 증가할 수 있다. 반면에, 상대적으로 높은 문턱 전압을 가진 전달 트랜지스터(TR1)를 포함하는 제 2 단위 픽셀에서는(즉, 제 2 그래프(PB)), 입사광이 제 2 조도(L2) 이하인 경우에 입사광의 조도가 증가함에 따라 아날로그 신호가 선형적으로 증가하고, 입사광이 제 2 조도(L2) 이상인 경우에 입사광의 조도가 증가함에 따라 아날로그 신호가 로그적으로 증가할 수 있다. 즉, 각 단위 픽셀(101)의 전달 트랜지스터(TR1)의 문턱 전압의 편차에 따라 입사광의 조도에 대한 아날로그 신호의 변곡점(knee-point)은 서로 상이할 수 있다. 따라서, 각 단위 픽셀(101)에서 스토리지 노드(SN)에 축적되는 광전하에만 기초하여 아날로그 신호를 생성하는 경우, 입사광이 제 1 조도(L1) 이상일 때 고정 패턴 노이즈가 발생할 수 있다. 이러한 이유로, 상술한 바와 같이, 선형-로그형 이미지 센서(100)는 선형-로그형 이미지 센서(100)의 신호 생성 영역들을 선형 영역, 확장된 선형 영역 및 로그형 영역으로 구분하고, 상기 신호 생성 영역들마다 서로 다른 최종 아날로그 신호를 이용함으로써, 단위 픽셀(101)들 각각의 전달 트랜지스터(TR1)의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈를 감소시킬 수 있다. 이하, 선형-로그형 이미지 센서(100)의 동작에 대해서 도 7 내지 도 9를 참조하여 상세하게 후술하기로 한다.
도 7은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 순서도이고, 도 8은 도 1의 선형-로그형 이미지 센서에서 각 단위 픽셀이 동작하는 과정을 나타내는 파형도이며, 도 9는 도 1의 선형-로그형 이미지 센서에 의해 생성된 최종 아날로그 신호를 나타내는 그래프이다.
도 7 내지 도 9를 참조하면, 선형-로그형 이미지 센서(100)는 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)를 순차적으로 생성하고, 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)에 기초하여 최종 아날로그 신호를 생성할 수 있다. 이를 위하여, 각 단위 픽셀(101)은 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS)를 생성(S120)할 수 있다. 이후, 각 단위 픽셀(101)은 플로팅 확산 노드(FD)를 리셋(S140)한 다음, 활성화된 제 1 전달 제어 신호(TX1)에 응답하여 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)를 생성(S160)할 수 있다. 다음, 각 단위 픽셀(101)은 활성화된 제 2 전달 제어 신호(TX2)에 응답하여 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)를 생성(S180)할 수 있다.
도 8에 도시된 바와 같이, 단위 픽셀(101)의 동작 주기는 탐지 구간(DP) 및 출력 구간(OP)으로 구분될 수 있다. 일 실시예에서, 탐지 구간(DP) 및 출력 구간(OP)은 제어부(160)로부터 제공되는 로우 선택 신호(SEL)의 논리 레벨에 따라 결정될 수 있다. 예를 들어, 로우 선택 신호(SEL)가 논리 로우(low) 레벨(예를 들어, 낮은 전압 레벨)이 탐지 구간(DP)에 상응하고, 로우 선택 신호(SEL)가 논리 하이(high) 레벨(예를 들어, 높은 전압 레벨)이 출력 구간(OP)에 상응할 수 있다. 다만, 탐지 구간(DP)과 출력 구간(OP)은 단지 설명의 편의를 위해 명명된 것으로서, 단위 픽셀(101)의 동작이 로우 선택 신호(SEL)의 논리 레벨에 따라 구분되는 것으로 이해하면 충분하다. 탐지 구간(DP) 동안, 제어부(160)는 비활성화된 선택 제어 신호(SEL)를 로우 선택 트랜지스터(TR4)의 게이트 전극에 제공하고, 활성화된 리셋 제어 신호(RX)를 리셋 트랜지스터(TR2)의 게이트 전극에 제공하며, 비활성화된 전달 제어 신호(TX1, TX2)를 전달 트랜지스터(TR1)의 게이트 전극에 제공할 수 있다. 이 때, 활성화 상태는 논리 하이 레벨에 상응하고, 비활성화 상태는 논리 로우 레벨에 상응할 수 있다. 따라서, 탐지 구간(DP) 동안 리셋 트랜지스터(TR2)는 활성화된 리셋 제어 신호(RX)에 응답하여 턴온됨으로써 플로팅 확산 노드(FD)의 광전하를 전원 전압(VDD)으로 배출하여 플로팅 확산 노드(FD)를 리셋시킬 수 있다. 이와 같이, 탐지 구간(DP) 동안 전달 트랜지스터(TR1)는 비활성화된 전달 제어 신호(TX1, TX2)에 응답하여 턴오프되므로 광전 변환 소자(PD)로부터 생성되는 광전하가 스토리지 노드(SN)에 축적될 수 있다.
그러나, 상술한 바와 같이, 선형-로그형 이미지 센서(100)는 선형-로그형 이미지 센서(100)의 신호 생성 영역들을 선형 영역(예를 들어, 낮은 조도에 해당하는 영역), 확장된 선형 영역(예를 들어, 중간 조도에 해당하는 영역) 및 로그형 영역(예를 들어, 높은 조도에 해당하는 영역)으로 구분하고, 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS)를 상기 확장된 선형 영역에서 사용하기 때문에, 탐지 구간(DP)의 일부 구간(예를 들어, 탐지 구간(DP)의 소정의 위치부터 출력 구간(OP)의 시작 부근까지)에서는 제어부(160)가 비활성화된 리셋 제어 신호(RX)를 리셋 트랜지스터(TR2)의 게이트 전극에 제공할 수 있다. 그 결과, 리셋 트랜지스터(TR2)가 비활성화된 리셋 제어 신호(RX)에 응답하여 턴오프되기 때문에, 플로팅 확산 노드(FD)의 광전하가 전원 전압(VDD)으로 배출되지 않는다. 이에, 플로팅 확산 노드(FD)에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하가 저장될 수 있고, 상기 누설 광전하는 출력 구간(OP)에서 누설 신호(LS)로 출력될 수 있다. 한편, 도 8에서는 탐지 구간(DP)의 일부 구간에서 비활성화된 리셋 제어 신호(RX)가 리셋 트랜지스터(TR2)의 게이트 전극에 제공되는 것으로 도시되어 있으나, 요구되는 조건에 따라, 비활성화된 리셋 제어 신호(RX)가 탐지 구간(DP)의 전체 구간에서 리셋 트랜지스터(TR2)의 게이트 전극에 제공될 수도 있다.
출력 구간(OP)은 제 1 구간 내지 제 5 구간(P1, P2, P3, P4, P5)으로 구분될 수 있다. 출력 구간(OP) 동안, 제어부(160)는 활성화된 선택 제어 신호(SEL)를 로우 선택 트랜지스터(TR4)의 게이트 전극에 제공하고, 비활성화된 리셋 제어 신호(RX)를 리셋 트랜지스터(TR2)의 게이트 전극에 제공할 수 있다. 따라서, 출력 구간(OP) 동안 리셋 트랜지스터(TR2)가 비활성화된 리셋 제어 신호(RX)에 응답하여 턴오프되기 때문에, 플로팅 확산 노드(FD)가 전원 전압(VDD)으로부터 차단될 수 있다. 또한, 출력 구간(OP) 동안 로우 선택 트랜지스터(TR4)가 활성화된 선택 제어 신호(SEL)에 응답하여 턴온되기 때문에, 센싱 트랜지스터(TR3)가 플로팅 확산 노드(FD)의 전위에 기초하여 출력 신호를 생성할 수 있고, 로우 선택 트랜지스터(TR4)는 센싱 트랜지스터(TR3)의 출력 신호를 통과시킬 수 있다. 이에, 도 8에 도시된 바와 같이, 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)가 순차적으로 출력될 수 있다. 다만, 탐지 구간(DP)의 일부 구간에서 리셋 트랜지스터(TR2)가 턴오프됨으로써 플로팅 확산 노드(FD)에 누설 광전하가 저장되기 때문에, 단위 픽셀(101)에서 누설 신호(LS)가 출력된 이후 제 1 아날로그 신호(AS1)와 제 2 아날로그 신호(AS2)가 출력되기 이전에, 리셋 트랜지스터(TR2)가 활성화된 리셋 제어 신호(RX)에 응답하여 턴온됨으로써, 플로팅 확산 노드(FD)의 누설 광전하가 전원 전압(VDD)으로 배출되게 되어 플로팅 확산 노드(FD)는 리셋(즉, RST로 표시)될 수 있다. 즉, 단위 픽셀(101)의 플로팅 확산 노드(FD)는 제 1 구간(P1) 동안 리셋(즉, RST로 표시)될 수 있다. 한편, 실시예에 따라, 단위 픽셀(101)은 상관 이중 샘플링(Correlated Double Sampling; CDS) 동작을 수행하기 위하여, 제 1 구간(P1) 동안 로우 선택 트랜지스터(TR4)는 리셋 레벨을 나타내는 소정의 아날로그 신호를 출력할 수도 있다.
이후, 제어부(160)는 제 2 구간(P2) 동안 제 1 전압 레벨(V1)로 활성화되는 제 1 전달 제어 신호(TX1)를 전달 트랜지스터(TR1)의 게이트 전극에 제공할 수 있다. 전달 트랜지스터(TR1)는 제 1 전압레벨(V1)로 활성화되는 제 1 전달 제어 신호(TX1)에 응답하여 제 2 구간(P2) 동안 약하게 턴온되어 스토리지 노드(SN)의 축적 광전하 중에서 일부를 플로팅 확산 노드(FD)로 전달할 수 있다. 이에, 로우 선택 트랜지스터(TR4)는 제 2 구간(P2) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)를 제 3 구간(P3) 동안 출력할 수 있다. 또한, 제어부(160)는 제 4 구간(P4) 동안 제 1 전압 레벨(V1)보다 높은 제 2 전압 레벨(V2)로 활성화되는 제 2 전달 제어 신호(TX2)를 전달 트랜지스터(TR1)의 게이트 전극에 제공할 수 있다. 일 실시예에서, 제 2 전압 레벨(V2)은 전원 전압(VDD)에 상응할 수 있다. 전달 트랜지스터(TR1)는 제 2 전압 레벨(V2)로 활성화되는 제 2 전달 제어 신호(TX2)에 응답하여 제 4 구간(P4) 동안 강하게 턴온되어 스토리지 노드(SN)의 축적 광전하의 나머지(즉, 제 2 구간(P2) 동안 플로팅 확산 노드(FD)로 전달되지 않고, 남은 축적 광전하)를 플로팅 확산 노드(FD)로 전달할 수 있다. 따라서, 로우 선택 트랜지스터(TR4)는 제 2 구간(P2) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 축적 광전하의 일부와 제 4 구간(P2) 동안 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달된 축적 광전하의 나머지의 합에 상응하는 제 2 아날로그 신호(AS2)를 제 5 구간(P5) 동안 출력할 수 있다.
이와 같이, 단위 픽셀(101)은 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS), 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1) 및 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)를 순차적으로 출력할 수 있다. 이후, 신호 생성 블록(145)이 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)에 기초하여 최종 아날로그 신호(FAS)를 생성할 수 있다. 구체적으로, 도 9에 도시된 바와 같이, 신호 생성 블록(145)은 제 2 아날로그 신호(AS2)인 제 1 최종 아날로그 신호(FAS-1), 제 2 아날로그 신호(AS2)와 누설 신호(LS)가 더해진 제 2 최종 아날로그 신호(FAS-2), 및 제 1 아날로그 신호(AS1)와 기 설정된 오프셋 신호(OS)가 더해진 제 3 최종 아날로그 신호(FAS-3) 중에서 어느 하나를 최종 아날로그 신호(FAS)로 선택할 수 있다. 일 실시예에서, 신호 생성 블록(145)은, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 1 기준치(RLV)보다 작은 경우에 제 1 최종 아날로그 신호(FAS-1)를 최종 아날로그 신호(FAS)로 선택하고, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 1 기준치(RLV)보다 크고 기 설정된 제 2 기준치(RHV)보다 작은 경우에 제 2 최종 아날로그 신호(FAS-2)를 최종 아날로그 신호(FAS)로 선택하며, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 제 2 기준치(RHV)보다 큰 경우에 제 3 최종 아날로그 신호(FAS-3)를 최종 아날로그 신호(FAS)로 선택할 수 있다. 다른 실시예에서, 신호 생성 블록(145)은, 입사광의 조도가 기 설정된 제 1 조도(L1)보다 작은 경우에 제 1 최종 아날로그 신호(FAS-1)를 최종 아날로그 신호(FAS)로 선택하고, 입사광의 조도가 기 설정된 제 1 조도(L1)보다 크고 기 설정된 제 2 조도(L2)보다 작은 경우에 제 2 최종 아날로그 신호(FAS-2)를 최종 아날로그 신호(FAS)로 선택하며, 입사광의 조도가 기 설정된 제 2 조도(L2)보다 큰 경우에 제 3 최종 아날로그 신호(FAS-3)를 최종 아날로그 신호(FAS)로 선택할 수 있다.
도 10은 도 1의 선형-로그형 이미지 센서가 최종 아날로그 신호를 결정하는 과정을 나타내는 순서도이고, 도 11은 도 1의 선형-로그형 이미지 센서의 신호 생성 영역들을 나타내는 도면이다.
도 10 및 도 11을 참조하면, 선형-로그형 이미지 센서(100)가 최종 아날로그 신호(FAS)를 결정하는 예가 도시되어 있다. 구체적으로, 선형-로그형 이미지 센서(100)는 누설 신호(LS), 제 1 아날로그 신호(AS1) 및 제 2 아날로그 신호(AS2)에 기초하여 제 1 내지 제 3 최종 아날로그 신호들(FAS-1, FAS-2, FAS-3)을 생성(S210)할 수 있다. 이후, 선형-로그형 이미지 센서(100)는 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 상측 기준치보다 큰지 여부를 확인(S220)할 수 있다. 이 때, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 상측 기준치보다 크면, 선형-로그형 이미지 센서(100)는 제 3 최종 아날로그 신호(FAS-3)를 최종 아날로그 신호(FAS)로 선택(S230)할 수 있다. 반면에, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 상측 기준치보다 작으면, 선형-로그형 이미지 센서(100)는 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 하측 기준치보다 작은지 여부를 확인(S240)할 수 있다. 이 때, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 하측 기준치보다 작으면, 선형-로그형 이미지 센서(100)는 제 1 최종 아날로그 신호(FAS-1)를 최종 아날로그 신호(FAS)로 선택(S250)할 수 있다. 반면에, 제 2 최종 아날로그 신호(FAS-2)가 기 설정된 하측 기준치보다 크면, 선형-로그형 이미지 센서(100)는 제 2 최종 아날로그 신호(FAS-2)를 최종 아날로그 신호(FAS)로 선택(S260)할 수 있다. 이후, 선형-로그형 이미지 센서(100)는 제 1 내지 제 3 최종 아날로그 신호들(FAS-1, FAS-2, FAS-3) 중에서 선택된 최종 아날로그 신호(FAS)를 출력할 수 있다.
상술한 바와 같이, 제 1 최종 아날로그 신호(FAS-1)는 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)일 수 있고, 제 2 최종 아날로그 신호(FAS-2)는 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS)와 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)의 합일 수 있으며, 제 3 최종 아날로그 신호(FAS-3)는 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 기 설정된 오프셋(OS)의 합일 수 있다. 이와 같이, 선형-로그형 이미지 센서(100)는 선형-로그형 이미지 센서(100)의 신호 생성 영역들을 선형 영역(LINEAR REGION)(예를 들어, 낮은 조도에 해당하는 영역), 확장된 선형 영역(EXTENDED LINEAR REGION)(예를 들어, 중간 조도에 해당하는 영역) 및 로그형 영역(LOGARITHMIC REGION)(예를 들어, 높은 조도에 해당하는 영역)으로 구분하고, 선형 영역(LINEAR REGION)에서 제 1 최종 아날로그 신호(FAS-1)를 이용하고, 확장된 선형 영역(EXTENDED LINEAR REGION)에서 제 2 최종 아날로그 신호(FAS-2)를 이용하며, 로그형 영역(LOGARITHMIC REGION)에서 제 3 최종 아날로그 신호(FAS-3)를 이용)함으로써, 단위 픽셀(100)들 각각의 전달 트랜지스터(TR1)의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있다. 그 결과, 선형-로그형 이미지 센서(100)를 포함하는 전자 기기는 사용자에게 고품질의 이미지를 제공할 수 있다.
도 12는 도 1의 선형-로그형 이미지 센서가 선형 영역에서 생성하는 제 1 최종 아날로그 신호를 나타내는 그래프이고, 도 13a 내지 도 13c는 도 1의 선형-로그형 이미지 센서에서 제 1 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 12 내지 도 13c를 참조하면, 선형-로그형 이미지 센서(100)는 선형 영역(예를 들어, 낮은 조도에 해당하는 영역)에서 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)인 제 1 최종 아날로그 신호(FAS-1)를 이용할 수 있다. 일 실시예에서, 선형-로그형 이미지 센서(100)의 선형 영역은 기 설정된 제 1 기준치(RLV)보다 작은 영역으로 결정될 수 있다. 다른 실시예에서, 선형-로그형 이미지 센서(100)의 선형 영역은 기 설정된 제 1 조도(L1)보다 작은 영역으로 결정될 수 있다.
도 13a에 도시된 바와 같이, 입사광의 조도가 상대적으로 낮은 경우, 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 축적 광전하는 상대적으로 적을 수 있다. 도 13b에 도시된 바와 같이, 출력 구간(OP)의 제 2 구간(P2) 동안 제 1 전압 레벨(V1)로 활성화되는 제 1 전달 제어 신호(TX1)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되더라도, 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달되는 축적 광전하는 실질적으로 없을 수 있다. 이에, 출력 구간(OP)의 제 3 구간(P3) 동안 로우 선택 트랜지스터(TR4)가 출력하는 제 1 아날로그 신호(AS1)는 실질적으로 리셋 레벨을 가질 수 있다. 이후, 도 13c에 도시된 바와 같이, 출력 구간(OP)의 제 4 구간(P4) 동안 제 2 전압 레벨(V2)로 활성화되는 제 2 전달 제어 신호(TX2)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되면, 스토리지 노드(SN)의 축적 광전하의 전부가 플로팅 확산 노드(FD)로 전달될 수 있다. 이에, 출력 구간(OP)의 제 5 구간(P5) 동안 로우 선택 트랜지스터(TR4)가 출력하는 제 2 아날로그 신호(AS2)는 스토리지 노드(SN)의 축적 광전하의 전부에 상응할 수 있다. 따라서, 입사광의 조도가 상대적으로 낮은 경우에는 스토리지 노드(SN)에 광전하가 축적되는 동안 스토리지 노드(SN)의 축적 광전하의 누설이 발생하지 않으므로, 선형-로그형 이미지 센서(100)는 선형 영역에서 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)인 제 1 최종 아날로그 신호(FAS-1)를 이용할 수 있다.
도 14는 도 1의 선형-로그형 이미지 센서가 확장된 선형 영역에서 생성하는 제 2 최종 아날로그 신호를 나타내는 그래프이고, 도 15a 내지 도 15c는 도 1의 선형-로그형 이미지 센서에서 제 2 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 14 내지 도 15c를 참조하면, 선형-로그형 이미지 센서(100)는 확장된 선형 영역(예를 들어, 중간 조도에 해당하는 영역)에서 입사광에 응답하여 광전 변환 소자(PD)가 생성하는 광전하를 스토리지 노드(SN)에 축적하는 동안에 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하에 상응하는 누설 신호(LS)와 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)의 합인 제 2 최종 아날로그 신호(FAS-2)를 이용할 수 있다. 일 실시예에서, 선형-로그형 이미지 센서(100)의 확장된 선형 영역은 기 설정된 제 1 기준치(RLV)와 기 설정된 제 2 기준치(RHV) 사이의 영역으로 결정될 수 있다. 다른 실시예에서, 선형-로그형 이미지 센서(100)의 확장된 선형 영역은 기 설정된 제 1 조도(L1)와 기 설정된 제 2 조도(L2) 사이의 영역으로 결정될 수 있다.
도 15a에 도시된 바와 같이, 입사광의 조도가 선형-로그형 이미지 센서(100)의 선형 영역과 로그형 영역 사이의 전이 영역에 해당하는 경우, 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 축적 광전하는 입사광의 조도가 낮은 경우에 비하여 상대적으로 많을 수 있다. 이에, 도 15b에 도시된 바와 같이, 탐지 구간(DP)의 일부 구간 동안 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하가 발생할 수 있다. 따라서, 출력 구간(OP)의 제 1 구간(P1) 동안 로우 선택 트랜지스터(TR4)가 상기 누설 광전하에 상응하는 누설 신호(LS)를 출력할 수 있다. 한편, 누설 신호(LS)가 출력되면 플로팅 확산 노드(FD)는 리셋(RST)되어 상기 누설 광전하가 전원 전압(VDD)으로 배출될 수 있다. 이후, 출력 구간(OP)의 제 2 구간(P2) 동안 제 1 전압 레벨(V1)로 활성화되는 제 1 전달 제어 신호(TX1)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되더라도, 스토리지 노드(SN)로부터 플로팅 확산 노드(FD)로 전달되는 축적 광전하는 실질적으로 없을 수 있다. 이에, 출력 구간(OP)의 제 3 구간(P3) 동안 로우 선택 트랜지스터(TR4)가 출력하는 제 1 아날로그 신호(AS1)는 실질적으로 리셋 레벨을 가질 수 있다. 반면에, 도 15c에 도시된 바와 같이, 출력 구간(OP)의 제 4 구간(P4) 동안 제 2 전압 레벨(V2)로 활성화되는 제 2 전달 제어 신호(TX2)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되면, 스토리지 노드(SN)의 축적 광전하의 전부가 플로팅 확산 노드(FD)로 전달될 수 있다. 이에, 출력 구간(OP)의 제 5 구간(P5) 동안 로우 선택 트랜지스터(TR4)가 출력하는 제 2 아날로그 신호(AS2)는 스토리지 노드(SN)의 축적 광전하의 전부에 상응할 수 있다. 따라서, 선형-로그형 이미지 센서(100)는 확장된 선형 영역에서 누설 광전하에 상응하는 누설 신호(LS)와 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)의 합인 제 2 최종 아날로그 신호(FAS-2)를 이용할 수 있다.
도 16은 도 1의 선형-로그형 이미지 센서가 로그형 영역에서 생성하는 제 3 최종 아날로그 신호를 나타내는 그래프이고, 도 17a 내지 도 17c는 도 1의 선형-로그형 이미지 센서에서 제 3 최종 아날로그 신호가 생성되는 일 예를 나타내는 도면들이다.
도 16 내지 도 17c를 참조하면, 선형-로그형 이미지 센서(100)는 로그형 영역(예를 들어, 높은 조도에 해당하는 영역)에서 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 기 설정된 오프셋(OS)의 합인 제 3 최종 아날로그 신호(FAS-3)를 이용할 수 있다. 일 실시예에서, 선형-로그형 이미지 센서(100)의 로그형 영역은 기 설정된 제 2 기준치(RHV)보다 높은 영역으로 결정될 수 있다. 다른 실시예에서, 선형-로그형 이미지 센서(100)의 로그형 영역은 기 설정된 제 2 조도(L2)보다 높은 영역으로 결정될 수 있다.
도 17a에 도시된 바와 같이, 입사광의 조도가 상대적으로 높은 경우, 탐지 구간(DP) 동안 스토리지 노드(SN)에 축적되는 축적 광전하는 상대적으로 많을 수 있다. 이에, 탐지 구간(DP) 동안 스토리지 노드(SN)에서 플로팅 확산 노드(FD)로 누설되는 누설 광전하가 발생하나, 플로팅 확산 노드(FD)가 전원 전압(VDD)에 연결되어 있기 때문에 상기 누설 광전하는 전원 전압(VDD)으로 배출될 수 있다. 이후, 도 17b에 도시된 바와 같이, 제 2 구간(P2) 동안 제 1 전압 레벨(V1)로 활성화되는 제 1 전달 제어 신호(TX1)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되면, 스토리지 노드(SN)의 축적 광전하의 일부가 플로팅 확산 노드(FD)로 전달되고, 출력 구간(OP)의 제 3 구간(P3) 동안 로우 선택 트랜지스터(TR4)가 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)를 출력할 수 있다. 다음, 출력 구간(OP)의 제 4 구간(P4) 동안 제 2 전압 레벨(V2)로 활성화되는 제 2 전달 제어 신호(TX2)가 전달 트랜지스터(TR1)의 게이트 전극(TG)에 제공되면, 스토리지 노드(SN)의 축적 광전하의 나머지가 플로팅 확산 노드(FD)로 전달될 수 있다. 그 결과, 플로팅 확산 노드(FD)에는 스토리지 노드(SN)의 축적 광전하의 전부가 저장될 수 있다. 이에, 출력 구간(OP)의 제 5 구간(P5) 동안 로우 선택 트랜지스터(TR4)가 스토리지 노드(SN)의 축적 광전하의 전부에 상응하는 제 2 아날로그 신호(AS2)를 출력할 수 있다. 그러나, 입사광의 조도가 상대적으로 높은 경우에는 스토리지 노드(SN)에 광전하가 축적되는 동안 스토리지 노드(SN)의 축적 광전하의 누설이 발생하기 때문에, 선형-로그형 이미지 센서(100)는 로그형 영역에서 스토리지 노드(SN)의 축적 광전하의 일부에 상응하는 제 1 아날로그 신호(AS1)와 기 설정된 오프셋(OS)의 합인 제 3 최종 아날로그 신호(FAS-3)를 이용할 수 있다.
도 18은 도 1의 선형-로그형 이미지 센서를 포함하는 전자 기기를 나타내는 블록도이고, 도 19는 도 18의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 18 및 도 19를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 이미지 센서(560)를 포함할 수 있다. 이 때, 이미지 센서(560)는 도 1의 선형-로그형 이미지 센서(100)에 상응할 수 있다. 나아가, 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 도 19에 도시된 바와 같이, 전자 기기(500)는 스마트폰으로 구현될 수 있다.
프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 장치(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(510)는 주변 구성 요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 디스플레이, 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다. 이미지 센서(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 상술한 바와 같이, 이미지 센서(560)는 이미지 센서(560)의 신호 생성 영역들을 선형 영역(예를 들어, 낮은 조도에 해당하는 영역), 확장된 선형 영역(예를 들어, 중간 조도에 해당하는 영역) 및 로그형 영역(예를 들어, 높은 조도에 해당하는 영역)으로 구분하고, 상기 신호 생성 영역들마다 서로 다른 최종 아날로그 신호를 이용(예를 들어, 상기 선형 영역에서 제 1 최종 아날로그 신호를 이용하고, 상기 확장된 선형 영역에서 제 2 최종 아날로그 신호를 이용하며, 상기 로그형 영역에서 제 3 최종 아날로그 신호를 이용)함으로써, 단위 픽셀들 각각의 전달 트랜지스터의 문턱 전압 산포에 의해 발생하는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있다.
이를 위해, 이미지 센서(560)는 픽셀 어레이, 신호 생성부 및 제어부를 포함할 수 있다. 픽셀 어레이는 입사광에 응답하여 광전 변환 소자가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 스토리지 노드에서 플로팅 확산 노드로 누설되는 누설 광전하에 상응하는 누설 신호를 생성한 후, 플로팅 확산 노드를 리셋하고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 스토리지 노드의 축적 광전하를 플로팅 확산 노드로 전달함으로써 축적 광전하의 일부에 상응하는 제 1 아날로그 신호와 축적 광전하의 전부에 상응하는 제 2 아날로그 신호를 순차적으로 생성하는 적어도 하나 이상의 단위 픽셀을 포함할 수 있다. 신호 생성부는 상기 단위 픽셀에서 순차적으로 출력되는 누설 신호, 제 1 아날로그 신호 및 제 2 아날로그 신호에 기초하여 최종 아날로그 신호를 생성하는 적어도 하나 이상의 신호 생성 블록을 포함할 수 있다. 제어부는 픽셀 어레이 및 신호 생성부를 제어할 수 있다. 실시예에 따라, 이미지 센서(560)는 신호 생성 블록에서 출력되는 최종 아날로그 신호를 디지털 신호로 변환하는 적어도 하나 이상의 아날로그-디지털 변환 블록을 구비한 아날로그-디지털 변환부를 더 포함할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
한편, 이미지 센서(560)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(560)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다. 실시예에 따라, 이미지 센서(560)는 프로세서(510)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다. 한편, 도 19에는 전자 기기(500)가 스마트폰으로 구현되어 있으나, 전자 기기(500)의 구현은 그에 한정되지 않는다. 즉, 전자 기기(500)은 이미지 센서(560)를 이용하는 모든 전자 기기로 해석되어야 한다. 예를 들어, 전자 기기(500)은 휴대폰, 스마트폰, 스마트패드, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP) 등으로 구현될 수 있다.
도 20은 도 18의 전자 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 20을 참조하면, 전자 기기(1000)는 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치(예를 들어, 이동 전화기, 피디에이, 피엠피, 스마트폰 등)로 구현될 수 있고, 어플리케이션 프로세서(1010), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 광 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, DSI 호스트(1111)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 전자 기기(1000)는 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 전자 기기(1000)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다. 한편, 전자 기기(1000)는 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램 장치(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 전자 기기(1000)는 초광대역(Ultra WideBand; UWB)(1210), 무선랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 전자 기기(1000)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명은 이미지 센서 및 이를 포함하는 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 타블렛PC, 피디에이(PDA), 피엠피(PMP), 차량용 네비게이션, 비디오폰 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 선형-로그형 이미지 센서 101: 단위 픽셀
120: 픽셀 어레이 140: 신호 생성부
141: 신호 조합 회로 143: 신호 선택 회로
145: 신호 생성 블록 160: 제어부
180: 아날로그-디지털 변환부 185: 아날로그-디지털 변환 블록
500: 전자 기기
120: 픽셀 어레이 140: 신호 생성부
141: 신호 조합 회로 143: 신호 선택 회로
145: 신호 생성 블록 160: 제어부
180: 아날로그-디지털 변환부 185: 아날로그-디지털 변환 블록
500: 전자 기기
Claims (10)
- 입사광에 응답하여 광전 변환 소자가 생성하는 광전하를 스토리지 노드에 축적하는 동안에 상기 스토리지 노드에서 플로팅 확산 노드로 누설되는 누설 광전하에 상응하는 누설 신호를 생성한 후, 상기 플로팅 확산 노드를 리셋(reset)하고, 순차적으로 활성화되는 제 1 및 제 2 전달 제어 신호들에 응답하여 상기 스토리지 노드의 축적 광전하를 상기 플로팅 확산 노드로 전달함으로써 상기 축적 광전하의 일부에 상응하는 제 1 아날로그 신호와 상기 축적 광전하의 전부에 상응하는 제 2 아날로그 신호를 순차적으로 생성하는 적어도 하나 이상의 단위 픽셀을 구비한 픽셀 어레이;
상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호에 기초하여 최종 아날로그 신호를 생성하는 적어도 하나 이상의 신호 생성 블록을 구비한 신호 생성부; 및
상기 픽셀 어레이 및 상기 신호 생성부를 제어하는 제어부를 포함하고,
상기 신호 생성 블록은 상기 제 2 아날로그 신호인 제 1 최종 아날로그 신호, 상기 제 2 아날로그 신호와 상기 누설 신호가 더해진 제 2 최종 아날로그 신호, 및 상기 제 1 아날로그 신호와 기 설정된 오프셋 신호가 더해진 제 3 최종 아날로그 신호 중에서 어느 하나를 상기 최종 아날로그 신호로 선택하는 선형-로그형 이미지 센서. - 제 1 항에 있어서,
상기 최종 아날로그 신호를 디지털 신호로 변환하는 적어도 하나 이상의 아날로그-디지털 변환 블록을 구비한 아날로그-디지털 변환부를 더 포함하는 선형-로그형 이미지 센서. - 제 1 항에 있어서, 상기 제 1 전달 제어 신호는 제 1 전압 레벨로 활성화되고, 상기 제 2 전달 제어 신호는 상기 제 1 전압 레벨보다 높은 제 2 전압 레벨로 활성화되는 선형-로그형 이미지 센서.
- 삭제
- 제 1 항에 있어서, 상기 신호 생성 블록은, 상기 제 2 최종 아날로그 신호가 기 설정된 제 1 기준치보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 제 2 최종 아날로그 신호가 상기 제 1 기준치보다 크고 기 설정된 제 2 기준치보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 제 2 최종 아날로그 신호가 상기 제 2 기준치보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하는 선형-로그형 이미지 센서.
- 제 1 항에 있어서, 상기 신호 생성 블록은, 상기 입사광의 조도가 기 설정된 제 1 조도보다 작은 경우에 상기 제 1 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하고, 상기 입사광의 조도가 상기 제 1 조도보다 크고 기 설정된 제 2 조도보다 작은 경우에 상기 제 2 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하며, 상기 입사광의 조도가 상기 제 2 조도보다 큰 경우에 상기 제 3 최종 아날로그 신호를 상기 최종 아날로그 신호로 선택하는 선형-로그형 이미지 센서.
- 제 1 항에 있어서, 상기 단위 픽셀은
상기 광전 변환 소자;
상기 스토리지 노드에 상응하는 소스 전극, 상기 플로팅 확산 노드에 상응하는 드레인 전극 및 상기 제 1 전달 제어 신호와 상기 제 2 전달 제어 신호가 인가되는 게이트 전극을 구비한 전달 트랜지스터;
상기 플로팅 확산 노드에 연결되는 소스 전극, 전원 전압에 연결되는 드레인 전극 및 리셋 제어 신호가 인가되는 게이트 전극을 구비한 리셋 트랜지스터;
상기 전원 전압에 연결되는 드레인 전극 및 상기 플로팅 확산 노드에 연결되는 게이트 전극을 구비한 센싱 트랜지스터; 및
상기 센싱 트랜지스터의 소스 전극에 연결되는 드레인 전극, 로우 선택 신호가 인가되는 게이트 전극 및 상기 누설 신호, 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 출력하는 소스 전극을 구비한 로우 선택 트랜지스터를 포함하는 선형-로그형 이미지 센서. - 제 7 항에 있어서, 상기 누설 광전하가 상기 플로팅 확산 노드로 누설되는 동안에 상기 리셋 트랜지스터는 턴오프되고, 상기 플로팅 확산 노드가 리셋되는 동안에 상기 리셋 트랜지스터는 턴온되며, 상기 축적 광전하가 상기 플로팅 확산 노드로 전달되는 동안에 상기 리셋 트랜지스터는 턴오프되는 선형-로그형 이미지 센서.
- 제 7 항에 있어서, 상기 전달 트랜지스터는, 상기 제 1 전압 레벨로 활성화된 상기 제 1 전달 제어 신호에 응답하여 약하게 턴온되어 상기 축적 광전하의 상기 일부를 상기 플로팅 확산 노드로 전달하고, 상기 제 2 전압 레벨로 활성화된 상기 제 2 전달 제어 신호에 응답하여 강하게 턴온되어 상기 축적 광전하의 나머지를 상기 플로팅 확산 노드로 전달하는 선형-로그형 이미지 센서.
- 제 7 항에 있어서, 상기 로우 선택 트랜지스터가 턴온되면, 상기 플로팅 확산 노드에 저장된 상기 누설 광전하에 상응하는 상기 누설 신호, 상기 플로팅 확산 노드에 저장된 상기 축적 광전하의 상기 일부에 상응하는 상기 제 1 아날로그 신호, 및 상기 플로팅 확산 노드에 저장된 상기 축적 광전하의 상기 전부에 상응하는 상기 제 2 아날로그 신호가 순차적으로 출력되는 선형-로그형 이미지 센서.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140041968A KR102182870B1 (ko) | 2014-04-08 | 2014-04-08 | 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 |
US14/592,495 US9413991B2 (en) | 2014-04-08 | 2015-01-08 | Linear-logarithmic image sensors and electronic devices including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140041968A KR102182870B1 (ko) | 2014-04-08 | 2014-04-08 | 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150116699A KR20150116699A (ko) | 2015-10-16 |
KR102182870B1 true KR102182870B1 (ko) | 2020-11-25 |
Family
ID=54210869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140041968A KR102182870B1 (ko) | 2014-04-08 | 2014-04-08 | 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9413991B2 (ko) |
KR (1) | KR102182870B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10412329B2 (en) * | 2014-12-11 | 2019-09-10 | Sony Semiconductor Solutions Corporation | Imaging apparatus with logarithmic characteristics and method for driving the same |
KR102502955B1 (ko) * | 2016-04-12 | 2023-02-27 | 에스케이하이닉스 주식회사 | 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 |
US10687003B2 (en) * | 2016-08-04 | 2020-06-16 | Omnivision Technologies, Inc. | Linear-logarithmic image sensor |
CN113394239B (zh) * | 2021-05-10 | 2023-08-18 | 汇顶科技私人有限公司 | 图像传感器、指纹识别模组及电子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263546A (ja) | 2007-04-13 | 2008-10-30 | Konica Minolta Holdings Inc | 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム |
JP2008306439A (ja) | 2007-06-07 | 2008-12-18 | Konica Minolta Holdings Inc | 撮像素子および撮像装置 |
WO2011052155A1 (ja) | 2009-10-27 | 2011-05-05 | コニカミノルタオプト株式会社 | 固体撮像装置 |
WO2013128817A1 (ja) | 2012-02-28 | 2013-09-06 | コニカミノルタ株式会社 | 固体撮像装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10117833C1 (de) | 2001-04-03 | 2002-09-12 | Stuttgart Mikroelektronik | Verfahren und Vorrichtung zur FPN-Korrektur von Bildsignalen |
EP1475961B1 (en) | 2003-05-06 | 2010-07-07 | STMicroelectronics (Research & Development) Limited | Combined linear-logarithmic image sensor |
JP4862473B2 (ja) * | 2005-10-28 | 2012-01-25 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
KR101437912B1 (ko) | 2007-11-19 | 2014-09-05 | 삼성전자주식회사 | 이미지 센서의 구동 방법 |
US8576307B2 (en) | 2008-07-25 | 2013-11-05 | Konica Minolta Opto, Inc. | Imaging device having a characteristic converting section |
JP5126291B2 (ja) | 2010-06-07 | 2013-01-23 | 株式会社ニコン | 固体撮像素子 |
JP2013058960A (ja) | 2011-09-09 | 2013-03-28 | Konica Minolta Advanced Layers Inc | 固体撮像装置 |
JP2013118595A (ja) | 2011-12-05 | 2013-06-13 | Konica Minolta Advanced Layers Inc | 固体撮像装置 |
JP2013183347A (ja) | 2012-03-02 | 2013-09-12 | Konica Minolta Inc | 固体撮像装置 |
KR20140126144A (ko) * | 2013-04-22 | 2014-10-30 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 컴퓨팅 시스템 |
-
2014
- 2014-04-08 KR KR1020140041968A patent/KR102182870B1/ko active IP Right Grant
-
2015
- 2015-01-08 US US14/592,495 patent/US9413991B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263546A (ja) | 2007-04-13 | 2008-10-30 | Konica Minolta Holdings Inc | 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム |
JP2008306439A (ja) | 2007-06-07 | 2008-12-18 | Konica Minolta Holdings Inc | 撮像素子および撮像装置 |
WO2011052155A1 (ja) | 2009-10-27 | 2011-05-05 | コニカミノルタオプト株式会社 | 固体撮像装置 |
WO2013128817A1 (ja) | 2012-02-28 | 2013-09-06 | コニカミノルタ株式会社 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US9413991B2 (en) | 2016-08-09 |
KR20150116699A (ko) | 2015-10-16 |
US20150288900A1 (en) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102134636B1 (ko) | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 | |
KR102135684B1 (ko) | 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법 | |
KR102104564B1 (ko) | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 | |
KR102179434B1 (ko) | 이미지 센서, 이를 구비한 휴대용 전자 기기 및 이미지 센서 구동 방법 | |
US9584742B2 (en) | Method of binning pixels in an image sensor and an image sensor for performing the same | |
KR102140482B1 (ko) | 적층형 이미지 센서의 단위 픽셀 및 이를 포함하는 적층형 이미지 센서 | |
KR102191245B1 (ko) | 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기 | |
KR102219199B1 (ko) | 이미지 센서의 픽셀 어레이 및 이미지 센서 | |
US10015423B2 (en) | Image sensor and a method of operating the same | |
KR102253003B1 (ko) | 이미지 센서의 픽셀 어레이 및 이미지 센서 | |
KR102182870B1 (ko) | 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기 | |
US9769408B2 (en) | Apparatus for controlling pixel output level and image sensor | |
US9860460B2 (en) | Image sensors, image acquisition devices and electronic devices utilizing overlapping shutter operations | |
KR20150012519A (ko) | 이미지 센서 및 그것의 제어 방법 | |
US20160028981A1 (en) | Image processing device and image processing system including the same | |
US9191599B2 (en) | Correlated double sampling circuit and image sensor including the same | |
US10212375B2 (en) | Analog-to-digital converters and image sensor having the same | |
KR102083776B1 (ko) | 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치 | |
US10200645B2 (en) | Image sensor for performing coupling-free readout, and device having the same | |
US9264633B2 (en) | Image sensor and computing system having the same | |
US9300887B2 (en) | Image sensor and computing system having the same | |
KR20170035411A (ko) | 영상 캡처 장치 | |
US20150029365A1 (en) | Unit pixel of image sensor and image sensor having the same | |
US11445142B2 (en) | Digital correlated double sampling circuit and image sensor including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |