KR102176177B1 - Display device and display panel - Google Patents

Display device and display panel Download PDF

Info

Publication number
KR102176177B1
KR102176177B1 KR1020140062772A KR20140062772A KR102176177B1 KR 102176177 B1 KR102176177 B1 KR 102176177B1 KR 1020140062772 A KR1020140062772 A KR 1020140062772A KR 20140062772 A KR20140062772 A KR 20140062772A KR 102176177 B1 KR102176177 B1 KR 102176177B1
Authority
KR
South Korea
Prior art keywords
voltage
driving voltage
driving
monitoring
integrated circuit
Prior art date
Application number
KR1020140062772A
Other languages
Korean (ko)
Other versions
KR20150136148A (en
Inventor
조혁력
장용호
천광일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140062772A priority Critical patent/KR102176177B1/en
Publication of KR20150136148A publication Critical patent/KR20150136148A/en
Application granted granted Critical
Publication of KR102176177B1 publication Critical patent/KR102176177B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동 전압 및 클럭 신호를 입력받아 스캔 신호를 게이트 라인으로 출력하는 게이트 구동 집적회로; 및 게이트 구동 집적회로에서 스캔 신호가 출력되는 출력 노드와 연결된 모니터링 노드의 전압의 변화에 따라 구동 전압의 크기를 조절하여 게이트 구동 집적회로로 출력하는 구동 전압 제어부를 포함하는 표시장치 및 그 표시패널에 관한 것이다. The present invention includes a gate driving integrated circuit for receiving a driving voltage and a clock signal and outputting a scan signal to a gate line; And a driving voltage controller that adjusts the magnitude of the driving voltage according to a change in the voltage of the monitoring node connected to the output node from which the scan signal is output from the gate driving integrated circuit, and outputs it to the gate driving integrated circuit, and the display panel. About.

Figure R1020140062772
Figure R1020140062772

Description

표시장치 및 표시패널{DISPLAY DEVICE AND DISPLAY PANEL}Display device and display panel {DISPLAY DEVICE AND DISPLAY PANEL}

본 발명은 표시장치 및 표시패널에 관한 것이다. The present invention relates to a display device and a display panel.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display), 플라즈마표시장치(Plasma Display Panel), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms, and in recent years, liquid crystal displays, plasma display panels, organic light-emitting display devices (Organic) Various display devices such as Light Emitting Display Device) are being used.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 형성되어 화소들이 정의된 표시패널을 포함하고, 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부와, 게이트 라인들로 스캔 신호를 공급하는 게이트 구동부와, 데이터 구동부 및 게이트 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러 등을 포함한다. Such a display device includes a display panel in which pixels are defined by forming data lines and gate lines, a data driver supplying data signals to data lines, a gate driver supplying scan signals to gate lines, and data And a timing controller that controls driving timing of the driving unit and the gate driving unit.

한편, 표시장치에서, 게이트 구동부는 다수의 게이트 구동 집적회로를 포함하여 구현되는데, 각 게이트 구동 집적회로는 클럭 신호 및 구동 전압 등을 인가받아 해당 게이트 라인으로 스캔 신호를 출력하며, 이를 위해, 풀 업 트랜지스터 및 풀 다운 트랜지스터와 이들의 동작을 제어하는 회로부를 포함하여 구성된다. Meanwhile, in a display device, the gate driver is implemented by including a plurality of gate driving integrated circuits. Each gate driving integrated circuit receives a clock signal and a driving voltage and outputs a scan signal to a corresponding gate line. It is configured to include an up transistor and a pull down transistor, and a circuit section for controlling their operation.

이러한 각 게이트 구동 집적회로는 짧은 시간 동안 하이 레벨의 스캔 신호를 출력하기 때문에, Qb(Q bar) 노드에 연결된 풀 다운 트랜지스터 등에 오랜 시간 동안 높은 전압이 인가되어 Qb 노드에 연결된 풀 다운 트랜지스터 등의 문턱 전압이 이동하는 현상이 발생하게 되고, 이러한 문턱 전압 이동 현상은 회로 오동작을 발생시키고, 게이트 구동 집적회로의 수명을 단축하게 하는 문제점을 야기할 수 있다.
Since each gate driving integrated circuit outputs a high-level scan signal for a short period of time, a high voltage is applied to the pull-down transistor connected to the Qb (Q bar) node for a long period of time, and the threshold of the pull-down transistor connected to the Qb node, etc. A voltage shift occurs, and the threshold voltage shift can cause a circuit malfunction and shorten the life of the gate driving integrated circuit.

이러한 배경에서, 본 발명의 목적은, 각 게이트 구동 집적회로에 구동 전압을 효과적으로 인가해줄 수 있는 표시 장치 및 표시 패널을 제공하는 데 있다. Against this background, an object of the present invention is to provide a display device and a display panel capable of effectively applying a driving voltage to each gate driving integrated circuit.

본 발명의 다른 목적은, 각 게이트 구동 집적회로 내 Qb 노드에 연결된 풀 다운 트랜지스터 등에 오랜 시간 동안 고정된 높은 전압이 인가되지 않도록 구동 전압을 제어하는 표시 장치 및 표시 패널을 제공하는 데 있다.
Another object of the present invention is to provide a display device and a display panel that control a driving voltage so that a fixed high voltage is not applied to a pull-down transistor connected to a Qb node in each gate driving integrated circuit for a long time.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 구동 전압 및 클럭 신호를 입력받고, 게이트 라인으로 스캔 신호를 출력하거나, 상기 더미(Dummy) 신호를 출력하는 게이트 구동 집적회로; 및 상기 게이트 구동 집적회로에서 상기 스캔 신호의 출력 노드와 연결된 모니터링 노드의 전압의 변화에 따라 상기 구동 전압의 크기를 조절하여 상기 게이트 구동 집적회로로 출력하는 구동 전압 제어부를 포함하는 표시장치를 제공한다. In order to achieve the above object, in one aspect, the present invention provides a gate driving integrated circuit for receiving a driving voltage and a clock signal, outputting a scan signal to a gate line, or outputting the dummy signal; And a driving voltage controller configured to output the driving voltage to the gate driving integrated circuit by adjusting a magnitude of the driving voltage according to a change in a voltage of a monitoring node connected to an output node of the scan signal in the gate driving integrated circuit. .

다른 측면에서, 본 발명은, 표시 패널에 있어서, 스캔 신호를 화소 열로 전달하는 게이트 라인; 및 상기 게이트 라인과 연결되어 상기 표시 패널에 형성되되, 풀 업 트랜지스터 및 풀 다운 트랜지스터를 포함하며, 클럭 신호와, 연속적인 시간 구간에 대하여 크기가 연속적으로 조절된 상기 구동 전압을 인가받아, 상기 스캔 신호를 상기 게이트 라인을 출력하는 게이트 구동 집적회로를 포함하는 표시 패널을 제공한다.
In another aspect, the present invention provides a display panel, comprising: a gate line transferring a scan signal to a pixel column; And a pull-up transistor and a pull-down transistor connected to the gate line and formed on the display panel, receiving a clock signal and the driving voltage continuously adjusted in magnitude for a continuous time period, and the scan A display panel including a gate driving integrated circuit for outputting a signal to the gate line is provided.

이상에서 설명한 바와 같이 본 발명에 의하면, 각 게이트 구동 집적회로에 구동 전압을 효과적으로 인가해줄 수 있는 표시 장치 및 표시 패널을 제공하는 효과가 있다. As described above, according to the present invention, there is an effect of providing a display device and a display panel capable of effectively applying a driving voltage to each gate driving integrated circuit.

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 각 게이트 구동 집적회로 내 Qb 노드에 연결된 풀 다운 트랜지스터 등에 오랜 시간 동안 고정된 높은 전압이 인가되지 않는 표시 장치 및 표시 패널을 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing a display device and a display panel in which a fixed high voltage for a long time is not applied to a pull-down transistor connected to a Qb node in each gate driving integrated circuit through control of the driving voltage.

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 각 게이트 구동 집적회로 내 Qb 노드에 연결된 풀 다운 트랜지스터 등의 문턱 전압 이동 및 그 속도를 최소화할 수 있는 표시 장치 및 표시 패널을 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing a display device and a display panel capable of minimizing the movement and speed of a threshold voltage of a pull-down transistor connected to a Qb node in each gate driving integrated circuit through driving voltage control. .

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 게이트 구동 집적회로의 오동작 및 수명 단축을 방지할 수 있는 표시 장치 및 표시 패널을 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing a display device and a display panel capable of preventing malfunction and shortening of lifespan of a gate driving integrated circuit by controlling a driving voltage.

또한, 본 발명에 의하면, 연속적인 시간 구간에 대하여 연속적인 구동 전압 제어를 함으로써, 보다 효율적이고 정밀한 게이트 구동을 가능하게 하는 효과가 있다. Further, according to the present invention, there is an effect of enabling more efficient and precise gate driving by continuously controlling the driving voltage for a continuous time period.

또한, 본 발명에 의하면, 게이트 구동 집적회로가 실제로 동작하는 환경과 동일한 환경에서, 게이트 구동 집적회로 내 트랜지스터의 문턱 전압 이동을 모니터링하여 이를 토대로 구동 전압을 제어함으로써, 보다 효율적이고 정밀한 게이트 구동을 가능하게 하는 효과가 있다.
In addition, according to the present invention, in the same environment as the environment in which the gate driving integrated circuit actually operates, by monitoring the movement of the threshold voltage of the transistor in the gate driving integrated circuit and controlling the driving voltage based thereon, more efficient and precise gate driving is possible. There is an effect to make.

도 1은 실시예에 따른 표시장치의 개략적인 시스템을 나타낸 도면이다.
도 2는 실시예에 따른 표시장치의 게이트 구동부가 GIP 타입의 게이트 구동 집적회로들로 구현된 경우, 표시패널의 일부분을 나타낸 도면이다.
도 3은 실시예에 따른 표시장치의 게이트 구동 집적회로와 구동 전압 제어 구성을 나타낸 도면이다.
도 4는 실시예에 따른 표시장치의 게이트 구동 집적회로로 인가되는 구동 전압의 제어 원리를 설명하기 위한 도면이다.
도 5는 실시예에 따른 표시장치의 게이트 구동 집적회로 내부의 모니터링 트랜지스터의 문턱 전압 이동 현상을 나타낸 그래프이다.
도 6은 실시예에 따른 표시장치의 게이트 구동 집적회로로 인가되는 구동 전압 제어에 따른 구동 전압의 그래프이다.
도 7은 실시예에 따른 표시장치의 게이트 구동 집적회로 내부의 모니터링 트랜지스터의 문턱 전압 이동과 구동 전압 제어부에 의해 제어되어 게이트 구동 집적회로로 인가되는 구동 전압 간의 관계를 나타낸 그래프이다.
도 8은 실시예에 따른 표시장치의 게이트 구동 집적회로 내부의 모니터링 트랜지스터의 문턱 전압과 구동 전압 제어부에 의해 제어되어 게이트 구동 집적회로로 인가되는 구동 전압의 시간에 따른 변화 그래프이다.
도 9 및 도 10은 실시예에 따른 표시장치의 게이트 구동 집적회로로 인가되는 구동 전압을 제어하기 위하여, 제1스위치 및 제2스위치의 동작 타이밍을 스캔 신호 파형과 함께 나타낸 그래프이다.
도 11은 실시예에 따른 표시장치의 게이트 구동 집적회로의 예시도이다.
도 12는 실시예에 따른 표시장치의 게이트 구동 집적회로로 인가되는 주요 신호 파형과 주요 노드의 전압 파형을 나타낸 도면이다. 1 is a diagram illustrating a schematic system of a display device according to an exemplary embodiment.
2 is a diagram illustrating a part of a display panel when a gate driver of a display device according to an exemplary embodiment is implemented with GIP-type gate driving integrated circuits.
3 is a diagram illustrating a gate driving integrated circuit and a driving voltage control configuration of a display device according to an exemplary embodiment.
4 is a diagram illustrating a control principle of a driving voltage applied to a gate driving integrated circuit of a display device according to an exemplary embodiment.
5 is a graph illustrating a threshold voltage shift phenomenon of a monitoring transistor in a gate driving integrated circuit of a display device according to an exemplary embodiment.
6 is a graph of a driving voltage according to a driving voltage control applied to a gate driving integrated circuit of a display device according to an exemplary embodiment.
7 is a graph showing a relationship between a threshold voltage shift of a monitoring transistor inside a gate driving integrated circuit of a display device and a driving voltage controlled by a driving voltage controller and applied to the gate driving integrated circuit according to an exemplary embodiment.
8 is a graph of changes over time of a threshold voltage of a monitoring transistor inside a gate driving integrated circuit of a display device and a driving voltage controlled by a driving voltage controller and applied to the gate driving integrated circuit according to an exemplary embodiment.
9 and 10 are graphs showing operation timings of a first switch and a second switch together with a scan signal waveform in order to control a driving voltage applied to the gate driving integrated circuit of the display device according to the exemplary embodiment.
11 is an exemplary diagram of a gate driving integrated circuit of a display device according to an exemplary embodiment.
12 is a diagram illustrating main signal waveforms and voltage waveforms of main nodes applied to the gate driving integrated circuit of the display device according to the exemplary embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, a detailed description thereof may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the constituent elements of the present invention, terms such as first, second, A, B, (a), (b) may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected or connected to that other component, but other components between each component It is to be understood that is "interposed", or that each component may be "connected", "coupled" or "connected" through other components.

도 1은 실시예에 따른 표시장치(100)의 개략적인 시스템을 나타낸 도면이다. 1 is a diagram illustrating a schematic system of a display device 100 according to an exemplary embodiment.

도 1을 참조하면, 실시예에 따른 표시장치(100)는, m개의 데이터 라인(DL1~DLm)과 n개의 게이트 라인(GL1~GLn)이 서로 교차하는 방향으로 형성되며 m개의 데이터 라인(DL1~DLm)과 n개의 게이트 라인(GL1~GLn)이 교차하여 화소(P: Pixel)가 정의된 표시패널(110)과, m개의 데이터 라인(DL1~DLm)을 구동하기 위하여 m개의 데이터 라인(DL1~DLm)으로 데이터 전압을 공급하는 데이터 구동부(120)와, n개의 게이트 라인(GL1~GLn)을 순차적으로 구동하기 위하여 n개의 게이트 라인(GL1~GLn)으로 스캔 신호를 순차적으로 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)의 구동 타이밍 등을 제어하며, 이를 위해, 데이터 구동부(120) 및 게이트 구동부(130) 각각으로 각종 제어신호를 출력하는 타이밍 컨트롤러(140) 등을 포함한다. Referring to FIG. 1, in a display device 100 according to an embodiment, m data lines DL1 to DLm and n gate lines GL1 to GLn are formed in a direction crossing each other, and m data lines DL1 ~DLm) and n gate lines GL1 to GLn cross each other to drive the display panel 110 in which pixels P are defined and m data lines (DL1 to DLm) to drive the m data lines DL1 to DLm. A data driver 120 that supplies a data voltage to DL1 to DLm), and a gate that sequentially supplies scan signals to n gate lines GL1 to GLn to sequentially drive n gate lines GL1 to GLn. A timing controller that controls driving timing of the driving unit 130 and the data driving unit 120 and the gate driving unit 130, and for this purpose, outputs various control signals to the data driving unit 120 and the gate driving unit 130 ( 140) and the like.

전술한 데이터 구동부(120)는 다수의 데이터 구동 집적회로(소스 구동 집적회로라고도 함)를 포함할 수 있는데, 이러한 다수의 데이터 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다. The above-described data driver 120 may include a plurality of data driving integrated circuits (also referred to as source driving integrated circuits), and such a plurality of data driving integrated circuits may include a Tape Automated Bonding (TAB) method or It may be connected to a bonding pad of the display panel 110 in a chip-on-glass (COG) method, or may be formed directly on the display panel 110. In some cases, it may be integrated and formed on the display panel 110. May be.

전술한 게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다. The above-described gate driver 130 may be positioned only on one side of the display panel 110 as shown in FIG. 1, or may be divided into two and positioned on both sides of the display panel 110 according to a driving method.

또한, 게이트 구동부(130)는, 다수의 게이트 구동 집적회로(GDIC: Gate Driver IC)를 포함할 수 있는데, 이러한 다수의 게이트 구동 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다. In addition, the gate driver 130 may include a plurality of gate driving integrated circuits (GDIC: Gate Driver IC), such a plurality of gate driving integrated circuits (GDIC), tape automated bonding (TAB: Tape Automated Bonding) ) Method or chip-on-glass (COG) method, or may be directly formed on the display panel 110 by being connected to the bonding pad of the display panel 110 or implemented in a GIP (Gate In Panel) type. Accordingly, it may be integrated and formed on the display panel 110.

한편, 다수의 게이트 구동 집적회로(GDIC) 각각은, 해당 게이트 라인(GL)으로 스캔 신호를 공급하기 위하여, 적어도 하나의 클럭 신호(CLK: Clock Signal), 하이 레벨의 전압(예: 구동 전압(VDD) 등), 적어도 하나의 로우 레벨의 전압(예: 기저 전압(VSS) 등) 등을 인가받아 내부 회로를 통해 스캔 신호를 출력한다. On the other hand, each of the plurality of gate driving integrated circuits (GDIC), in order to supply a scan signal to the corresponding gate line (GL), at least one clock signal (CLK), a high level voltage (for example, a driving voltage ( VDD), etc.), at least one low-level voltage (eg, a base voltage (VSS), etc.) is applied and a scan signal is output through an internal circuit.

다수의 게이트 구동 집적회로(GDIC) 중 일부는 게이트 라인(GL)과 연결되지 않을 수도 있다. 이 경우, 게이트 라인(GL)과 연결되지 않은 게이트 구동 집적회로(GDIC)는 더미 신호(Dummy Signal)를 일종의 스캔 신호처럼 출력할 수도 있다. 이때, 실시예에 따른 표시장치(100)의 각 게이트 구동 집적회로(GDIC)에 인가되는 구동 전압(VDD)은, 고정된 전압이 아니라 가변 될 수 있는 전압이다. Some of the plurality of gate driving integrated circuits GDIC may not be connected to the gate line GL. In this case, the gate driving integrated circuit GDIC not connected to the gate line GL may output a dummy signal like a scan signal. In this case, the driving voltage VDD applied to each gate driving integrated circuit GDIC of the display device 100 according to the exemplary embodiment is not a fixed voltage but a variable voltage.

또한, 실시예에 따른 표시장치(100)의 각 게이트 구동 집적회로(GDIC)에 인가되는 구동 전압(VDD)은, 고정된 높은 전압이 아니라, 낮은 전압에서 시작하여 어떠한 상황에서 서서히 높아지는 전압일 수 있다. In addition, the driving voltage VDD applied to each gate driving integrated circuit GDIC of the display device 100 according to the embodiment may not be a fixed high voltage, but a voltage that starts at a low voltage and gradually increases under certain circumstances. have.

아래에서는, 실시예에 따른 표시장치(100)의 각 게이트 구동 집적회로(GDIC)에 구동 전압(VDD)을 가변하여 인가하는 구동 전압 제어에 대하여 더욱 상세하게 설명한다. Hereinafter, the driving voltage control for varying and applying the driving voltage VDD to each gate driving integrated circuit GDIC of the display device 100 according to the exemplary embodiment will be described in more detail.

아래에서는, 실시예에 따른 표시장치(100)의 각 게이트 구동 집적회로(GDIC)가 표시패널(110)에 직접 형성된 GIP(Gate In Panel) 타입인 것을 예로 들어 설명한다. In the following, each gate driving integrated circuit (GDIC) of the display device 100 according to the exemplary embodiment will be described as an example of a GIP (Gate In Panel) type formed directly on the display panel 110.

한편, 실시예에 따른 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display) 또는 유기발광표시장치(Organic Light Emitting Display) 등일 수 있다. Meanwhile, the display device 100 according to the embodiment may be, for example, a liquid crystal display or an organic light emitting display.

도 2는 실시예에 따른 표시장치(100)의 게이트 구동부(130)가 표시패널(110)에 직접 형성되는 GIP(Gate In Panel) 타입의 게이트 구동 집적회로(GDIC)들로 구현된 경우, 표시패널(110)의 일부분을 나타낸 도면이다. 2 illustrates a case where the gate driver 130 of the display device 100 according to the embodiment is implemented with GIP (Gate In Panel) type gate driving integrated circuits (GDICs) formed directly on the display panel 110 It is a view showing a part of the panel 110.

도 2를 참조하면, 표시패널(110)에는, 스캔 신호(SCAN)를 각 화소 열로 전달하는 다수의 게이트 라인(GL1, GL2, GL3, ...)이 일 방향으로 형성되고, 다수의 게이트 라인(GL1, GL2, GL3, ...) 각각에 연결되어 스캔 신호(SCAN1, SCAN2, SCAN3, ...)를 출력하는 다수의 게이트 구동 집적회로(GDIC1, GDIC2, GDIC3, ...)가 형성된다. Referring to FIG. 2, in the display panel 110, a plurality of gate lines GL1, GL2, GL3, ... for transferring a scan signal SCAN to each pixel column are formed in one direction, and a plurality of gate lines A plurality of gate driving integrated circuits (GDIC1, GDIC2, GDIC3, ...) are formed which are connected to each of (GL1, GL2, GL3, ...) and output scan signals (SCAN1, SCAN2, SCAN3, ...) do.

다수의 게이트 구동 집적회로(GDIC1, GDIC2, GDIC3, ...) 각각은, 풀 업 트랜지스터(Tup: Pull Up Transistor) 및 풀 다운 트랜지스터(Tdown: Pull Down Transistor) 등과 이 트랜지스터들(Tup, Tdown)을 제어하는 제어 회로부를 포함할 수 있다. Each of a plurality of gate driving integrated circuits (GDIC1, GDIC2, GDIC3, ...) includes a pull-up transistor (Tup) and a pull-down transistor (Tdown), and these transistors (Tup, Tdown). It may include a control circuit for controlling.

여기서, 풀 업 트랜지스터(Tup)를 버퍼 트랜지스터(Tbuffer: Buffer Transistor)라고도 한다. 또한, 풀 다운 트랜지스터(Tdown)는 구동 전압 제어를 위한 전압 모니터링에 관여하는 트랜지스터로서 모니터링 트랜지스터(Tm: Monitoring Transistor)라고도 한다. Here, the pull-up transistor Tup is also referred to as a buffer transistor (Tbuffer). Further, the pull-down transistor Tdown is a transistor involved in voltage monitoring for controlling the driving voltage, and is also referred to as a monitoring transistor (Tm).

다수의 게이트 구동 집적회로(GDIC1, GDIC2, GDIC3, ...) 각각은, 적어도 하나의 클럭 신호(CLK), 하이 레벨의 전압(예: 구동 전압(VDD) 등), 적어도 하나의 로우 레벨의 전압(예: 기저 전압(VSS) 등) 등을 인가받아 내부 회로를 통해 스캔 신호를 출력한다. Each of the plurality of gate driving integrated circuits (GDIC1, GDIC2, GDIC3, ...) has at least one clock signal (CLK), a high-level voltage (eg, a driving voltage (VDD), etc.), and at least one low-level. A voltage (eg, a base voltage (VSS), etc.) is applied and a scan signal is output through an internal circuit.

다수의 게이트 구동 집적회로(GDIC1, GDIC2, GDIC3, ...) 각각에 인가되는 구동 전압(VDD)은 고정된 전압이 아니라 가변 되는 전압일 수 있다. The driving voltage VDD applied to each of the plurality of gate driving integrated circuits GDIC1, GDIC2, GDIC3, ... may be a variable voltage rather than a fixed voltage.

특히, 다수의 게이트 구동 집적회로(GDIC1, GDIC2, GDIC3, ...) 각각에 인가되는 구동 전압(VDD)은 연속적인 시간 구간에 대하여 크기가 연속적으로 조절된 전압일 수 있다. In particular, the driving voltage VDD applied to each of the plurality of gate driving integrated circuits GDIC1, GDIC2, GDIC3, ... may be a voltage whose magnitude is continuously adjusted for a continuous time period.

아래에서는, 하나의 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압(VDD)의 제어 방법과 그 구성에 대하여, 도 3 내지 도 9를 참조하여 더욱 상세하게 설명한다. Hereinafter, a method of controlling the driving voltage VDD applied to one gate driving integrated circuit GDIC and a configuration thereof will be described in more detail with reference to FIGS. 3 to 9.

도 3은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)와 구동 전압 제어 구성을 나타낸 도면이다. 3 is a diagram showing a gate driving integrated circuit (GDIC) and a driving voltage control configuration of the display device 100 according to an exemplary embodiment.

도 3을 참조하면, 실시예에 따른 표시장치(100)는, 구동 전압(VDD)및 클럭 신호(CLK)를 입력받아 스캔 신호(SCAN)를 게이트 라인(GL)으로 출력하는 게이트 구동 집적회로(GDIC)와, 이 게이트 구동 집적회로(GDIC)에서 스캔 신호(SCAN)가 출력되는 출력 노드(No)와 연결된 모니터링 노드(Nm)의 전압(Vm)의 변화에 따라 구동 전압(VDD)의 크기를 조절하여 해당 게이트 구동 집적회로(GDIC)로 출력하는 구동 전압 제어부(300) 등을 포함한다. Referring to FIG. 3, the display device 100 according to the exemplary embodiment receives a driving voltage VDD and a clock signal CLK and outputs a scan signal SCAN to a gate line GL. GDIC) and the voltage (Vm) of the monitoring node (Nm) connected to the output node (No) from which the scan signal (SCAN) is output from the gate driving integrated circuit (GDIC). And a driving voltage controller 300 that adjusts and outputs the gate driving integrated circuit (GDIC).

도 3을 참조하면, 구동 전압 제어부(300)는, 일 예로, 모니터링 노드(Nm)의 전압(Vm)을 연속적인 시간 구간에 해당하는 모니터링 시간 구간 동안 연속적으로 모니터링하면서, 이와 동시에, 기준 전압(Vref) 및 모니터링 노드(Nm)의 전압(Vm)을 비교하여 그 결과에 따라 게이트 구동 집적회로(GDIC)에 인가할 구동 전압(VDD)의 크기를 조절할 수 있다. Referring to FIG. 3, the driving voltage controller 300 continuously monitors the voltage Vm of the monitoring node Nm during the monitoring time period corresponding to the continuous time period, and at the same time, the reference voltage ( Vref) and the voltage Vm of the monitoring node Nm are compared, and the magnitude of the driving voltage VDD to be applied to the gate driving integrated circuit GDIC may be adjusted according to the result.

도 3을 참조하면, 구동 전압 제어를 위해, 구동 전압 제어부(300)에는, 모니터링 노드(Nm)의 전압(Vm)이 인가되는 제1입력단(Vin1)과 기준 전압(Vref)이 인가되는 제2입력단(Vin2)이 있으며, 제어된 구동 전압(VDD)이 출력되는 출력단(Vout)이 있다. Referring to FIG. 3, for controlling the driving voltage, the driving voltage controller 300 includes a first input terminal Vin1 to which a voltage Vm of a monitoring node Nm is applied and a second input terminal Vref to which a reference voltage Vref is applied. There is an input terminal Vin2 and an output terminal Vout through which a controlled driving voltage VDD is output.

도 3을 참조하면, 구동 전압(VDD)를 제어하는 구성으로서, 구동 전압 제어부(300) 이외에, 모니터링 노드(Nm)와 구동 전압 제어부(300)의 제1입력단(Vin1) 사이에 연결되는 제1스위치(SW1)를 더 포함할 수 있다. Referring to FIG. 3, as a configuration for controlling the driving voltage VDD, in addition to the driving voltage controller 300, a first input terminal Vin1 of the monitoring node Nm and the driving voltage controller 300 is connected. It may further include a switch (SW1).

이러한 제1스위치(SW1)는 모니터링 시간 구간 동안 온(On)이 됨으로써, 모니터링 노드(Nm)의 전압(Vm)이 구동 전압 제어부(300)의 제1입력단(Vin1)에 인가되도록 제어할 수 있다. Since the first switch SW1 is turned on during the monitoring time period, the voltage Vm of the monitoring node Nm may be controlled to be applied to the first input terminal Vin1 of the driving voltage controller 300. .

또한, 도 3을 참조하면, 기준 전압(Vref)이 구동 전압 제어부(300)의 제2입력단(Vin2)과 기준 전압 공급부(미도시) 사이에 연결되는 제2스위치(SW2)를 더 포함할 수 있다. In addition, referring to FIG. 3, the reference voltage Vref may further include a second switch SW2 connected between the second input terminal Vin2 of the driving voltage controller 300 and the reference voltage supply unit (not shown). have.

이러한 제2스위치(SW2)는 기준 전압(Vref)이 구동 전압 제어부(300)의 제2입력단에 인가되도록 제어할 수 있다. The second switch SW2 may control the reference voltage Vref to be applied to the second input terminal of the driving voltage controller 300.

전술한 제1스위치(SW1) 및 제2스위치(SW2)의 온-오프(On-Off) 스위칭 동작에 의해, 구동 전압 제어부(300)이 모니터링 노드(Nm)의 전압(Vm)을 모니터링 하는 타이밍과 구동 전압(VDD)을 제어하는 타이밍이 제어될 수 있다. Timing at which the driving voltage controller 300 monitors the voltage Vm of the monitoring node Nm by the on-off switching operation of the first switch SW1 and the second switch SW2 described above. The timing of controlling the overdrive voltage VDD may be controlled.

즉, 전술한 제1스위치(SW1) 및 제2스위치(SW2)의 온-오프(On-Off) 스위칭 동작에 의해, 모니터링 시간 구간이 제어될 수 있다. That is, the monitoring time interval may be controlled by the on-off switching operation of the above-described first switch SW1 and the second switch SW2.

여기서, 모니터링 시간 구간은, 일 예로, 프레임(Frame) 간 블랭크(Blank) 시간의 전체 구간 또는 일부 구간일 수 있고, 또는, 풀 업 트랜지스터(Tup)가 오프(Off) 되는 시간의 전체 구간 또는 일부 구간일 수 있으며, 또는 풀 업 트랜지스터(Tup)가 오프(Off) 되고 Qb(Q bar) 노드가 로우 레벨이 아닌 시간의 전체 구간 또는 일부 구간일 수 있다. Here, the monitoring time interval may be, for example, a whole or partial interval of a blank time between frames, or a whole or partial interval of a time when the pull-up transistor Tup is turned off. It may be a period, or the pull-up transistor Tup may be off and a Qb (Q bar) node may be a whole or partial period of time when the node is not at a low level.

다시 말해, 제1스위치(SW1)는, 스캔 신호(SCAN)의 전압이 로우 레벨(Low Level) 전압이 되는 전체 시간 구간 또는 전체 시간 구간의 일부 시간 구간 동안 온(On)이 될 수 있다. In other words, the first switch SW1 may be turned on during an entire time period in which the voltage of the scan signal SCAN becomes a low level voltage or a partial time period of the entire time period.

한편, 제2스위치(SW2)는, 항상 온(On)이 되어 있을 수도 있고, 경우에 따라서는, 일부 시간 동안만 온(On)이 될 수도 있다. Meanwhile, the second switch SW2 may be always turned on, or in some cases, may be turned on only for a portion of time.

제2스위치(SW2)가 일부 시간 동안만 온(On)이 되는 경우, 일 예로, 제2스위치(SW2)는 제1스위치(SW1)가 온(On)이 되는 타이밍과 동기화되어 온(On)이 될 수도 있다. 즉, 제2스위치(SW2)는 제1스위치(SW1)와 동일한 온-오프 스위치 동작을 할 수도 있다. When the second switch SW2 is turned on only for a certain period of time, for example, the second switch SW2 is turned on in synchronization with the timing at which the first switch SW1 is turned on. It could be. That is, the second switch SW2 may perform the same on-off switch operation as the first switch SW1.

한편, 제1스위치(SW1)가 온 될 때, 제2스위치(SW2)가 온이라고 가정하면, 제1스위치(SW1)가 온(On)이 되는 하나의 모니터링 시간 구간에 대한 구동 전압(VDD)의 함수는 하나의 모니터링 시간 구간에 대하여 불연속 점이 존재하지 않는 연속 함수일 수 있다.On the other hand, when the first switch SW1 is turned on, assuming that the second switch SW2 is turned on, the driving voltage VDD for one monitoring time period in which the first switch SW1 is turned on. The function of may be a continuous function in which no discontinuity point exists for one monitoring time interval.

또 한편, 도 3을 참조하면, 제1스위치(SW1)와 구동 전압 제어부(300) 사이에 캐패시터(Capacitor; C1)의 일단이 연결될 수 있다. Meanwhile, referring to FIG. 3, one end of a capacitor C1 may be connected between the first switch SW1 and the driving voltage controller 300.

이 캐패시터(C1)는 모니터링 노드(Nm)의 전압(Vm)이 다음의 모니터링 시간 구간이 시작할 때까지 유지되도록 해주는 역할을 한다. This capacitor C1 serves to maintain the voltage Vm of the monitoring node Nm until the next monitoring time interval starts.

또 한편, 제2스위치(SW2)와 구동 전압 제어부(300) 사이에도, 다른 캐패시터(C2)의 일단이 연결될 수 있다.In addition, one end of another capacitor C2 may be connected between the second switch SW2 and the driving voltage controller 300.

한편, 모니터링 노드(Nm)의 전압(Vm)을 모니터링 하기 위해, 모니터링 노드(Nm)와 세트 전압(Vset)이 인가되는 세트 전압 단 사이에 저항 소자(R)가 연결될 수 있다. Meanwhile, in order to monitor the voltage Vm of the monitoring node Nm, the resistance element R may be connected between the monitoring node Nm and a set voltage terminal to which the set voltage Vset is applied.

여기서, 세트 전압(Vset)은 풀 다운 트랜지스터(Tdown)의 소스 또는 드레인에 연결된 기저 전압(V1)보다 낮은 전압이다. Here, the set voltage Vset is a voltage lower than the ground voltage V1 connected to the source or drain of the pull-down transistor Tdown.

전술한 바와 같은 구동 전압 제어 구성들(300, SW1, SW2, R, C1, C2 등)을 구현함으로써, 구동 전압을 보다 효율적이고 정확하게 제어할 수 있다. By implementing the driving voltage control configurations 300, SW1, SW2, R, C1, C2, etc. as described above, the driving voltage can be more efficiently and accurately controlled.

전술한 바와 같은 구동 전압 제어 구성들(300, SW1, SW2, R, C1, C2 등)이 게이트 구동 집적회로(GDIC)와 함께 회로가 구성이 된 상태에서, 모니터링 노드(Nm)의 전압(Vm)을 모니터링하여 구동 전압(VDD)을 제어하는 원리에 대하여, 도 4를 참조하여, 더욱 상세하게 설명한다. In a state in which the driving voltage control configurations 300, SW1, SW2, R, C1, C2, etc. as described above are configured together with the gate driving integrated circuit (GDIC), the voltage of the monitoring node Nm (Vm A principle of controlling the driving voltage VDD by monitoring) will be described in more detail with reference to FIG. 4.

도 3에 예시적으로 도시된 구동 전압 제어 구성들(300, SW1, SW2, R, C1, C2 등)은, 표시 패널(110)과 연결된 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)에 형성될 수 있으며, 경우에 따라서는, 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board) 등의 인쇄회로기판에 형성될 수도 있다. Driving voltage control configurations (300, SW1, SW2, R, C1, C2, etc.) exemplarily shown in FIG. 3 are formed on a source printed circuit board (SPCB) connected to the display panel 110 In some cases, it may be formed on a printed circuit board such as a Control Printed Circuit Board (CPCB).

도 3에 예시적으로 도시된 구동 전압 제어 구성들(300, SW1, SW2, R, C1, C2 등)의 세트(Set)는, 일 예로, 각 게이트 구동 집적회로(GDIC)와 대응되어 형성될 수도 있고, 다수의 게이트 구동 집적회로(GDIC)의 개수보다 적은 개수만큼 형성될 수도 있다. A set of driving voltage control configurations 300, SW1, SW2, R, C1, C2, etc., illustrated by way of example in FIG. 3, is formed in correspondence with each gate driving integrated circuit (GDIC). Alternatively, the number of gate driving integrated circuits (GDIC) may be smaller than that of the plurality of gate driving integrated circuits (GDIC).

만약, 도 3에 예시적으로 도시된 구동 전압 제어 구성들(300, SW1, SW2, R, C1, C2 등)의 세트(Set)가 1개만 있거나, 2개 이상이되 다수의 게이트 구동 집적회로(GDIC)의 개수보다 적은 개수인 경우, 2개 이상의 게이트 구동 집적회로(GDIC) 중 모니터링 될 게이트 구동 집적회로의 출력 노드(No)가 모니터링 노드(Nm)에 스위칭 되면서 접속되도록 하는 스위칭 소자(미도시)가 더 포함될 수 있다. 여기서, 스위칭 소자는 2개의 출력 노드(No)를 모니터링 노드(Nm)에 선택적으로 연결해준다. If there is only one set of the driving voltage control configurations 300, SW1, SW2, R, C1, C2, etc. shown in FIG. 3 as an example, or two or more, but a plurality of gate driving integrated circuits ( If the number is less than the number of GDIC), a switching element (not shown) that allows the output node (No) of the gate driving integrated circuit to be monitored among two or more gate driving integrated circuits (GDIC) to be connected while switching to the monitoring node (Nm) ) May be included. Here, the switching element selectively connects the two output nodes No to the monitoring node Nm.

도 4는 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압(VDD)의 제어 원리를 설명하기 위한 도면이다. 4 is a diagram for explaining a control principle of a driving voltage VDD applied to a gate driving integrated circuit GDIC of the display device 100 according to an exemplary embodiment.

모니터링 노드(Nm)와 세트 전압(Vset)이 인가되는 세트 전압 단 사이에 저항 소자(R)가 연결됨에 따라, 모니터링 노드(Nm)의 전압(Vm)을 모니터링하는 회로 구성은, 도 4와 같이 간략하게 등가적으로 표현될 수 있다. As the resistance element R is connected between the monitoring node Nm and the set voltage terminal to which the set voltage Vset is applied, the circuit configuration for monitoring the voltage Vm of the monitoring node Nm is as shown in FIG. It can be expressed simply and equivalently.

도 4를 참조하면, 전압 모니터링 회로는, 기저 전압(V1)과 세트 전압(Vset) 사이에서 게이트 구동 집적회로(GDIC) 내 모니터링 트랜지스터(Tm)에 해당하는 저항(Rm) 성분과 저항 소자(R)가 직렬로 연결된 회로 구성이 된다. Referring to FIG. 4, the voltage monitoring circuit includes a resistance Rm component and a resistance element R corresponding to a monitoring transistor Tm in a gate driving integrated circuit GDIC between a base voltage V1 and a set voltage Vset. ) Is connected in series.

제1스위치(SW1)가 온이 되면, 모니터링 트랜지스터(Tm)와 저항 소자(R)가 직렬로 연결된 지점의 전압이 모니터링 노드(Nm)의 전압(Vm)으로서 구동 전압 제어부(300)의 제1입력단(Vin1)에 인가되어 모니터링 된다. When the first switch SW1 is turned on, the voltage at the point where the monitoring transistor Tm and the resistance element R are connected in series is the voltage Vm of the monitoring node Nm, which is the first voltage of the driving voltage controller 300. It is applied to the input terminal (Vin1) and monitored.

즉, 구동 전압 제어부(300)는 제1입력단(Vin1)에 인가된 모니터링 노드(Nm)의 전압(Vm)을 모니터링한다. That is, the driving voltage controller 300 monitors the voltage Vm of the monitoring node Nm applied to the first input terminal Vin1.

구동 전압 제어부(300)는 모니터링 결과에 따라 알게 된 모니터링 노드(Nm)의 전압(Vm)을 제2입력단(Vin2)에 인가된 기준 전압(Vref)과 비교하여, 비교 결과에 따라, 구동 전압(VDD)의 크기를 조절할 수 있다. The driving voltage control unit 300 compares the voltage Vm of the monitoring node Nm found according to the monitoring result with the reference voltage Vref applied to the second input terminal Vin2, and according to the comparison result, the driving voltage ( VDD) can be adjusted.

이때, 모니터링 트랜지스터(Tm)의 상태에 따라, 즉 풀 다운 트랜지스터(Tdown)에 해당하는 저항(Rm)에 따라, 모니터링 노드(Nm)의 전압(Vm)이 다르게 모니터링 될 수 있다. In this case, the voltage Vm of the monitoring node Nm may be monitored differently according to the state of the monitoring transistor Tm, that is, the resistance Rm corresponding to the pull-down transistor Tdown.

따라서, 모니터링 트랜지스터(Tm)의 상태가 달라지면, 즉 풀 다운 트랜지스터(Tdown)에 해당하는 저항(Rm)이 달라지면, 모니터링 노드(Nm)의 전압(Vm)이 다르게 모니터링 되고, 그 결과, 구동 전압(VDD)의 크기도 다르게 조절될 수 있다. Therefore, when the state of the monitoring transistor Tm changes, that is, when the resistance Rm corresponding to the pull-down transistor Tdown is different, the voltage Vm of the monitoring node Nm is monitored differently, and as a result, the driving voltage ( The size of VDD) can also be adjusted differently.

여기서, 모니터링 트랜지스터(Tm)의 상태, 즉 풀 다운 트랜지스터(Tdown)에 해당하는 저항(Rm)은, 도 5에 도시된 바와 같이, 풀 다운 트랜지스터(Tdown)의 고유 특성치에 해당하는 풀 다운 트랜지스터(Tdown)의 문턱 전압(Vth: Threshold Voltage)이 일정하지 않고 변함에 따라, 변할 수 있다. Here, the state of the monitoring transistor Tm, that is, the resistance Rm corresponding to the pull-down transistor Tdown, is a pull-down transistor corresponding to the intrinsic characteristic value of the pull-down transistor Tdown, as shown in FIG. Tdown) may change as the threshold voltage (Vth) is not constant and changes.

본 명세서에서, 풀 다운 트랜지스터(Tdown)의 문턱 전압(Vth)이 변하는(이동하는) 현상을 "문턱 전압 이동(Vth Shift)"라고 한다. In this specification, a phenomenon in which the threshold voltage Vth of the pull-down transistor Tdown changes (moves) is referred to as “threshold voltage shift”.

종래의 게이트 구동 집적회로(GDIC)에서는, Qb 노드에 고정된 높은 구동 전압(VDD)이 인가되기 때문에, 풀 다운 트랜지스터(Tdown)의 문턱 전압 이동이 발생하며, 문턱 전압 이동 속도도 빨라지게 된다. In the conventional gate driving integrated circuit GDIC, since a high driving voltage VDD fixed to the Qb node is applied, a threshold voltage shift of the pull-down transistor Tdown occurs, and the threshold voltage shift speed is also increased.

이러한 풀 다운 트랜지스터(Tdown)의 문턱 전압 이동 현상은 회로 오동작을 발생시킬 수 있다. 또한, 이러한 풀 다운 트랜지스터(Tdown)의 문턱 전압 이동 현상은 게이트 구동 집적회로(GDIC)의 수명을 단축하게 하는 요인이 되기도 한다. The shifting of the threshold voltage of the pull-down transistor Tdown may cause a circuit malfunction. In addition, the shifting of the threshold voltage of the pull-down transistor Tdown may be a factor that shortens the life of the gate driving integrated circuit GDIC.

이에, 본 실시예에서는, 풀 다운 트랜지스터(Tdown)의 문턱 전압 이동 현상에 의해, 모니터링 트랜지스터(Tm)의 상태, 즉 저항(Rm)이 달라졌다는 것을 모니터링 노드(Nm)의 전압(Vm)의 모니터링을 통해 인식하여, 그 결과에 따라, 구동 전압(VDD)의 크기를 증가 또는 감소시키는 조절을 하게 된다. Accordingly, in the present embodiment, monitoring of the voltage Vm of the monitoring node Nm that the state of the monitoring transistor Tm, that is, the resistance Rm, has changed due to the shift of the threshold voltage of the pull-down transistor Tdown. Through recognition, according to the result, an adjustment of increasing or decreasing the magnitude of the driving voltage VDD is performed.

또한, 본 실시예의 구동 전압 제어부(300)는 구동 전압(VDD)의 크기를 조절하되, 낮은 전압 크기로 구동 전압(VDD)을 인가시켜 주다고, 풀 다운 트랜지스터(Tdown)의 문턱 전압 이동 현상이 발생됨에 따라 구동 전압(VDD)의 크기를 점점 높여주어 높은 구동 전압(VDD)이 인가되도록 제어할 수 있다. In addition, the driving voltage control unit 300 of the present embodiment adjusts the size of the driving voltage VDD, but applies the driving voltage VDD at a low voltage level, so that the threshold voltage shift of the pull-down transistor Tdown occurs. As generated, the magnitude of the driving voltage VDD is gradually increased to control the application of the high driving voltage VDD.

본 실시예에 따른 구동 전압 제어부(300)는, 게이트 구동 집적회로(GDIC) 내 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)에 대한 이동(Vth Shift)에 의해 모니터링 노드(Nm)의 전압(Vm)의 변화가 모니터링 되어, 기준 전압(Vref) 및 모니터링 노드(Nm)의 전압(Vm) 간의 차이가 일정 수준 이상 발생한 경우, 기준 전압(Vref) 및 모니터링 노드(Nm)의 전압(Vm) 간의 차이에 근거하여 구동 전압(VDD)의 크기를 조절할 수 있다. The driving voltage control unit 300 according to the present exemplary embodiment includes a voltage Vm of the monitoring node Nm by a shift (Vth Shift) with respect to the threshold voltage Vth of the monitoring transistor Tm in the gate driving integrated circuit GDIC. ) Is monitored and the difference between the reference voltage (Vref) and the voltage (Vm) of the monitoring node (Nm) occurs above a certain level, the difference between the reference voltage (Vref) and the voltage (Vm) of the monitoring node (Nm) The magnitude of the driving voltage VDD can be adjusted based on the.

예를 들어, 본 실시예에 따른 구동 전압 제어부(300)는, 게이트 구동 집적회로(GDIC) 내 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 커져서 포지티브(Positive, +) 방향의 문턱 전압 이동(Vth Shift)이 발생하여, 모니터링 노드(Nm)의 전압(Vm)이 작아지는 것이 모니터링 된 경우, 구동 전압(VDD)의 크기를 증가시키는 제어를 수행할 수 있다. For example, the driving voltage controller 300 according to the present embodiment increases the threshold voltage Vth of the monitoring transistor Tm in the gate driving integrated circuit GDIC, so that the threshold voltage shifts in the positive (+) direction ( When Vth shift) occurs and it is monitored that the voltage Vm of the monitoring node Nm decreases, control for increasing the magnitude of the driving voltage VDD may be performed.

다시 설명하면, 풀 다운 트랜지스터(Tdown)의 문턱 전압이 커지는 문턱 전압 이동 현상이 발생하여, 풀 다운 트랜지스터(Tdown)에 해당하는 저항(Rm)이 커지고, 이 저항(Rm)에 전압 강하가 크게 일어나, 모니터링 노드(Nm)의 전압(Vm)이 작아지게 되어, 구동 전압 제어부(300)는 기준 전압(Vref)와 모니터링 노드(Nm)의 전압(Vm)의 차이(Vref-Vm)가 커진 것을 확인할 수 있다. 이에 따라, 구동 전압 제어부(300)는 구동 전압(VDD)의 크기를 증가시키는 제어를 할 수 있다. In other words, a threshold voltage shift phenomenon occurs in which the threshold voltage of the pull-down transistor Tdown increases, so that a resistance Rm corresponding to the pull-down transistor Tdown increases, and a voltage drop occurs in the resistance Rm. , As the voltage (Vm) of the monitoring node (Nm) decreases, the driving voltage controller 300 confirms that the difference (Vref-Vm) between the reference voltage (Vref) and the voltage (Vm) of the monitoring node (Nm) increases. I can. Accordingly, the driving voltage controller 300 may perform control to increase the size of the driving voltage VDD.

다른 예로서, 본 실시예에 따른 구동 전압 제어부(300)는, 게이트 구동 집적회로(GDIC) 내 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 작아져 네거티브(Negative, -) 방향의 문턱 전압 이동(Vth Shift)이 발생하여, 모니터링 노드(Nm)의 전압(Vm)이 커지는 것이 모니터링 된 경우, 구동 전압(VDD)의 크기를 감소시키는 제어를 수행할 수 있다. As another example, the driving voltage controller 300 according to the present embodiment decreases the threshold voltage Vth of the monitoring transistor Tm in the gate driving integrated circuit GDIC, so that the threshold voltage shifts in the negative (-) direction. When (Vth Shift) occurs and it is monitored that the voltage Vm of the monitoring node Nm increases, control for reducing the magnitude of the driving voltage VDD may be performed.

다시 설명하면, 풀 다운 트랜지스터(Tdown)의 문턱 전압이 작아지는 문턱 전압 이동 현상이 발생하여, 풀 다운 트랜지스터(Tdown)에 해당하는 저항(Rm)이 작아지고, 이 저항(Rm)에 전압 강하가 작게 일어나, 모니터링 노드(Nm)의 전압(Vm)이 커지게 되어, 구동 전압 제어부(300)는 기준 전압(Vref)와 모니터링 노드(Nm)의 전압(Vm)의 차이(Vref-Vm)가 작아진 것을 확인할 수 있다. 이에 따라, 구동 전압 제어부(300)는 구동 전압(VDD)의 크기를 감소시키는 제어를 할 수 있다. In other words, a threshold voltage shift phenomenon occurs in which the threshold voltage of the pull-down transistor Tdown decreases, so that the resistance Rm corresponding to the pull-down transistor Tdown decreases, and a voltage drop across the resistance Rm occurs. It rises small, the voltage (Vm) of the monitoring node (Nm) increases, and the driving voltage controller 300 has a small difference (Vref-Vm) between the reference voltage (Vref) and the voltage (Vm) of the monitoring node (Nm). You can confirm that you have lost. Accordingly, the driving voltage controller 300 may perform control to reduce the magnitude of the driving voltage VDD.

한편, 구동 전압 제어부(300)는, 구동 전압(VDD)의 크기를 초기 세팅 전압(Initial Voltage)과 한계 전압(Limited Voltage) 사이에서 조절할 수 있다. Meanwhile, the driving voltage controller 300 may adjust the magnitude of the driving voltage VDD between an initial set voltage and a limited voltage.

이와 같은 구동 전압 제어에 따라, Qb 노드에 인가되는 전압을 최소화시키고, 문턱 전압 이동 현상의 발생 또는 문턱 전압 이동 속도를 최소화할 수 있다. According to the driving voltage control, the voltage applied to the Qb node can be minimized, and the occurrence of a threshold voltage shift phenomenon or a threshold voltage shift speed can be minimized.

이를 통해, 문턱 전압 이동 현상에 따른 회로 오동작을 방지할 수 있고, 게이트 구동 집적회로(GDIC)의 수명이 길어지게 할 수도 있다. Through this, a circuit malfunction due to a threshold voltage shift phenomenon can be prevented, and the life of the gate driving integrated circuit (GDIC) can be prolonged.

또한, 본 실시예의 전압 모니터링 방식에 따르면, 실제로 동작하는 회로와 동일한 환경에서 문턱 전압 이동 현상을 모니터링하는 것이 가능해질 수 있고, 이는, 실제 동작 상황에 매우 적합한 구동 전압 제어를 정밀하게 제공해줄 수 있다. In addition, according to the voltage monitoring method of the present embodiment, it may be possible to monitor the threshold voltage shift phenomenon in the same environment as the circuit that actually operates, and this can provide precise driving voltage control that is very suitable for the actual operation situation. .

도 6은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압 제어에 따른 구동 전압의 그래프이다. 단, 도 6의 (a) 및 (b)는 하나의 모니터링 시간 구간(t1~t2)에 대하여 구동 전압(VDD)을 VDD1에서 VDD2로 증가시키는 제어를 하는 경우를 가정한 것이다. 6 is a graph of a driving voltage according to a driving voltage control applied to a gate driving integrated circuit (GDIC) of the display device 100 according to an exemplary embodiment. However, in FIGS. 6A and 6B, it is assumed that the driving voltage VDD is increased from VDD1 to VDD2 for one monitoring time period t1 to t2.

도 6의 (a)를 참조하면, 구동 전압 제어부(300)는, 하나의 모니터링 시간 구간(t1~t2)에 대한 구동 전압(VDD)을 연속적으로 조절할 수 있다. Referring to FIG. 6A, the driving voltage controller 300 may continuously adjust the driving voltage VDD for one monitoring time period t1 to t2.

즉, 구동 전압 제어부(300)는, 하나의 모니터링 시간 구간(t1~t2)에 대한 구동 전압(VDD)의 함수가 하나의 모니터링 시간 구간(t1~t2)에 대하여 불연속 점이 존재하지 않는 연속 함수가 되도록, 구동 전압(VDD)의 크기를 조절할 수 있다. That is, the driving voltage control unit 300 has a continuous function in which a function of the driving voltage VDD for one monitoring time period t1 to t2 does not have a discontinuous point for one monitoring time period t1 to t2. If possible, the magnitude of the driving voltage VDD can be adjusted.

이러한 구동 전압 제어 방식과는 다르게, 도 6의 (b)에 도시된 바와 같이, 구동 전압 제어부(300)는, 하나의 모니터링 시간 구간(t1~t2)에 대한 구동 전압(VDD)을 이산적으로(Discrete) 제어할 수도 있다. Unlike this driving voltage control method, as shown in FIG. 6(b), the driving voltage controller 300 discretely calculates the driving voltage VDD for one monitoring time period t1 to t2. (Discrete) can also be controlled.

이러한 이산 제어(Discrete Control) 방식에 따르면, 도 6의 (b)에 도시된 바와 같이, 하나의 모니터링 시간 구간(t1~t2)에 대한 구동 전압(VDD)의 함수는 불연속점이 존재하는 불연속 함수(예: 계단 함수)일 수 있다. According to this discrete control method, as shown in (b) of FIG. 6, the function of the driving voltage VDD for one monitoring time period (t1 to t2) is a discontinuity function ( Example: Step function).

도 6의 (a) 및 (b)에 도시된 제어 방식을 모두 적용할 수 있으나, 도 6의 (a)에 도시된 제어 방식을 이용하면, Qb 노드에 인가되는 전압의 최소화, 문턱 전압 이동 현상의 발생 또는 문턱 전압 이동 속도를 최소화시키는 효과를 더욱 극대화 시킬 수 있고, 이를 통해, 문턱 전압 이동 현상에 따른 회로 오동작을 더욱 잘 방지할 수 있으며, 게이트 구동 집적회로(GDIC)의 수명도 더 길어질 수 있고, 더욱 정밀한 구동 전압 제어를 가능하게 할 수 있을 것이다. Although both the control methods shown in FIGS. 6A and 6B can be applied, when the control method shown in FIG. 6A is used, the voltage applied to the Qb node is minimized and the threshold voltage is shifted. It is possible to further maximize the effect of minimizing the occurrence of the threshold voltage or the speed of movement of the threshold voltage, and through this, it is possible to better prevent circuit malfunction due to the phenomenon of the movement of the threshold voltage, and the life of the gate driving integrated circuit (GDIC) can be extended. And, it will be possible to enable more precise driving voltage control.

아래에서는, 풀 다운 트랜지스터(Tdown)에 해당하는 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)의 변화에 따라 구동 전압(VDD)을 제어하는 관계와, 시간에 따라, 모니터링 트랜지스터(Tm)의 문턱 전압(Vth) 및 구동 전압(VDD)의 변화를 도 7 및 도 8을 참조하여 알아본다. Below, the relationship of controlling the driving voltage VDD according to the change of the threshold voltage Vth of the monitoring transistor Tm corresponding to the pull-down transistor Tdown, and the threshold voltage of the monitoring transistor Tm according to time Changes in (Vth) and driving voltage (VDD) are examined with reference to FIGS. 7 and 8.

도 7은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC) 내부의 모니터링 트랜지스터(Tm)의 문턱 전압(Vth) 이동과 구동 전압 제어부(300)에 의해 제어되어 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압(VDD)간의 관계를 나타낸 그래프이다. 7 illustrates a movement of a threshold voltage Vth of a monitoring transistor Tm in a gate driving integrated circuit GDIC of the display device 100 according to an exemplary embodiment and controlled by the driving voltage controller 300 to control the gate driving integrated circuit. GDIC) is a graph showing the relationship between the driving voltage (VDD) applied to.

도 7을 참조하면, 구동 전압 제어부(300)는, 게이트 구동 집적회로(GDIC) 내부의 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 증가하는 방향으로 문턱 전압 이동이 발생하는 경우, 구동 전압(VDD)을 증가시키는 제어를 수행할 수 있다. Referring to FIG. 7, when a threshold voltage shift occurs in a direction in which the threshold voltage Vth of the monitoring transistor Tm in the gate driving integrated circuit GDIC increases, the driving voltage ( VDD) can be increased.

도 7을 참조하면, 구동 전압 제어부(300)는, 게이트 구동 집적회로(GDIC) 내부의 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 감소하는 방향으로 문턱 전압 이동이 발생하는 경우, 구동 전압(VDD)을 감소시키는 제어를 수행할 수 있다. Referring to FIG. 7, when a threshold voltage shift occurs in a direction in which the threshold voltage Vth of the monitoring transistor Tm in the gate driving integrated circuit GDIC decreases, the driving voltage controller 300 VDD) can be reduced.

단, 구동 전압 제어부(300)는, 구동 전압(VDD)의 크기를 초기 세팅 전압(Initial Voltage)과 한계 전압(Limited Voltage) 사이에서 조절할 수 있다. However, the driving voltage controller 300 may adjust the size of the driving voltage VDD between an initial set voltage and a limited voltage.

도 8은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC) 내부의 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)과 구동 전압 제어부(300)에 의해 제어되어 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압(VDD)의 시간에 따른 변화 그래프이다. 8 is a gate driving integrated circuit GDIC controlled by a threshold voltage Vth of a monitoring transistor Tm and a driving voltage controller 300 inside a gate driving integrated circuit GDIC of the display device 100 according to an exemplary embodiment. This is a graph of the change over time of the driving voltage VDD applied as ).

도 8을 참조하면, 구동 전압 제어부(300)는, 구동 시간의 증가에 따라 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 증가하는 방향으로 문턱 전압 이동이 발생하는 경우, 구동 전압(VDD)을 증가시키는 제어를 수행하되, 변하는 문턱 전압(Vth)보다 높은 일정 마진(Margin)을 주어, 구동 전압(VDD)의 크기를 제어할 수 있다. Referring to FIG. 8, when a threshold voltage shift occurs in a direction in which the threshold voltage Vth of the monitoring transistor Tm increases according to an increase in the driving time, the driving voltage controller 300 adjusts the driving voltage VDD. The increasing control is performed, but the magnitude of the driving voltage VDD can be controlled by giving a constant margin higher than the variable threshold voltage Vth.

도 8을 참조하면, 구동 전압 제어부(300)는, 구동 시간의 증가에 따라 모니터링 트랜지스터(Tm)의 문턱 전압(Vth)이 감소하는 방향으로 문턱 전압 이동이 발생하는 경우, 구동 전압(VDD)을 감소시키는 제어를 수행하되, 변하는 문턱 전압(Vth)보다 높은 일정 마진(Margin)을 주어, 구동 전압(VDD)의 크기를 제어할 수 있다. Referring to FIG. 8, when a threshold voltage shift occurs in a direction in which the threshold voltage Vth of the monitoring transistor Tm decreases according to an increase in the driving time, the driving voltage controller 300 adjusts the driving voltage VDD. The reduction control is performed, but the magnitude of the driving voltage VDD can be controlled by giving a constant margin higher than the varying threshold voltage Vth.

아래에서는, 전술한 바와 같은 구동 전압 제어를 위한 모니터링 노드(Nm)의 전압(Vm)을 모니터링하는 타이밍과 이에 따른 구동 전압 제어 타이밍을 제어하기 위한 제1스위치(SW1)와 제2스위치(SW2)의 스위칭 동작의 타이밍을 도 9 및 도 10을 참조하여 다시 설명한다. In the following, the first switch SW1 and the second switch SW2 for controlling the timing of monitoring the voltage Vm of the monitoring node Nm for controlling the driving voltage as described above and the timing of controlling the driving voltage according thereto. The timing of the switching operation of will be described again with reference to FIGS. 9 and 10.

도 9 및 도 10은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)로 인가되는 구동 전압(VDD)을 제어하기 위하여, 제1스위치(SW1) 및 제2스위치(SW2)의 동작 타이밍을 스캔 신호(SCAN) 파형과 함께 나타낸 그래프이다. 9 and 10 illustrate a first switch SW1 and a second switch SW2 in order to control the driving voltage VDD applied to the gate driving integrated circuit GDIC of the display device 100 according to the exemplary embodiment. It is a graph showing the operation timing together with the scan signal (SCAN) waveform.

도 9 및 도 10을 참조하면, 모니터링 노드(Nm)와 구동 전압 제어부(300)의 제1입력단(Vin1) 사이에 연결되는 제1스위치(SW1)와, 기준 전압(Vref)이 구동 전압 제어부(300)의 제2입력단(Vin2)과 기준 전압 공급부(미도시) 사이에 연결되는 제2스위치(SW2)가 모두 온(On)이 됨으로써, 하나의 모니터링 시간 구간이 정의된다. 9 and 10, the first switch SW1 connected between the monitoring node Nm and the first input terminal Vin1 of the driving voltage controller 300, and the reference voltage Vref are the driving voltage controller ( All of the second switches SW2 connected between the second input terminal Vin2 of 300 and the reference voltage supply unit (not shown) are turned on to define one monitoring time period.

도 9 및 도 10을 참조하면, 제1스위치(SW1)는 해당 게이트 구동 집적회로(GDIC)의 출력 신호(Vgout) 즉, 스캔 신호(SCAN)의 전압이 로우 레벨(Low Level) 전압이 되는 전체 시간 구간 또는 전체 시간 구간의 일부 시간 구간 동안 온(On)이 될 수 있다. 9 and 10, the first switch SW1 is an output signal Vgout of the corresponding gate driving integrated circuit GDIC, that is, the voltage of the scan signal SCAN becomes a low level voltage. It may be turned on during a time section or a partial time section of the entire time section.

한편, 제2스위치(SW2)는, 도 9에 도시된 바와 같이, 항상 온(On)이 되어 있을 수도 있고, 도 10에 도시된 바와 같이, 제1스위치(SW1)가 온(On)이 되는 타이밍과 동기화되어 온(On)이 될 수도 있다. On the other hand, the second switch (SW2), as shown in Figure 9, may always be on (On), as shown in Figure 10, the first switch (SW1) is turned on (On) It may be on in synchronization with the timing.

전술한 바와 같은 제1스위치(SW1) 및 제2스위치(SW2)의 온-오프 스위칭 동작은, 타이밍 컨트롤러(140)에서 출력된 제어신호에 의해 제어되거나, 다른 집적회로에 의해 제어될 수도 있다. The on-off switching operation of the first switch SW1 and the second switch SW2 as described above may be controlled by a control signal output from the timing controller 140 or may be controlled by another integrated circuit.

이상에서 설명한 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)는, 클럭 신호, 구동 전압 등을 인가받아 스캔 신호(SCAN, Vgout)를 출력하기 위하여, 풀 업 트랜지스터(Tup) 및 풀 다운 트랜지스터(Tdown)와, 이들 트랜지스터들(Tup, Tdown)의 동작 제어를 위한 회로부를 기본적으로 포함하여 회로 구성이 된다. The gate driving integrated circuit GDIC of the display device 100 according to the exemplary embodiment described above receives a clock signal, a driving voltage, and the like, and outputs scan signals SCAN and Vgout, and the pull-up transistor Tup and A circuit configuration basically includes a pull-down transistor Tdown and a circuit portion for controlling the operation of these transistors Tup and Tdown.

이러한 게이트 구동 집적회로(GDIC)의 회로 구성은, 게이트 구동을 위한 클럭 신호 개수(예: 2개, 4개, 6개 등), 표시 패널(110)에서의 위치, 게이트 구동 방식 등에 따라 매우 다양하게 설계될 수 있을 것이다. The circuit configuration of such a gate driving integrated circuit (GDIC) varies greatly depending on the number of clock signals for gate driving (eg, 2, 4, 6, etc.), position on the display panel 110, and gate driving method. Can be designed to do.

도 11은 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)의 예시도이다. 도 12는 실시예에 따른 표시장치(100)의 게이트 구동 집적회로(GDIC)로 인가되는 주요 신호(VST 1, CLK1~CLK4) 파형과 주요 노드(Q 노드, Qb 노드)의 전압 파형을 나타낸 도면이다.11 is an exemplary diagram of a gate driving integrated circuit (GDIC) of the display device 100 according to the embodiment. 12 is a diagram showing waveforms of main signals (VST 1, CLK1 to CLK4) applied to the gate driving integrated circuit (GDIC) of the display device 100 and voltage waveforms of main nodes (Q node, Qb node) according to the embodiment to be.

도 11을 참조하면, 게이트 구동을 위해 4개의 클럭 신호(CLK1, CLK2, CLK3, CLK4)를 이용하여 4상 구동 방식으로 게이트 구동을 하고, 풀 업 트랜지스터(Tup; M6) 및 풀 다운 트랜지스터(Tdown; M7)와, 이들의 동작을 제어하기 위하여, 즉, Q 노드 및 Qb 노드의 전압을 제어하기 위하여, 9개의 트랜지스터(M1, M3n, M3, M41, M4q, M4, M5q, M6w, M7w)를 포함하는 경우에 대한 게이트 구동 집적회로(GDIC)를 예시적으로 나타낸 도면이다. Referring to FIG. 11, gate driving is performed in a 4-phase driving method using four clock signals CLK1, CLK2, CLK3, and CLK4 for gate driving, and a pull-up transistor (Tup; M6) and a pull-down transistor (Tdown) are used. ; M7) and 9 transistors (M1, M3n, M3, M41, M4q, M4, M5q, M6w, M7w) to control their operation, that is, to control the voltage of the Q node and Qb node. It is a diagram illustrating a gate driving integrated circuit (GDIC) for a case including.

도 12를 참조하면, Q bar (Qb) 노드의 전압은 Q 노드가 로우 레벨이 되는 오랜 시간, 즉, 스캔 신호(Vgout)가 로우 레벨이 되는 오랜 시간 동안, 하이 레벨로 유지된다. Referring to FIG. 12, the voltage of the node Q bar (Qb) is maintained at a high level for a long time when the Q node becomes a low level, that is, a long time when the scan signal Vgout becomes a low level.

이로 인해, Qb 노드에 연결된 트랜지스터(M7, M7w, M3)의 경우, 장시간 동안 높은 전압이 게이트에 인가되어 문턱 전압 이동이 일어날 수 있으며, 이러한 문턱 전압 이동은 회로 오동작을 야기할 수 있다. For this reason, in the case of the transistors M7, M7w, and M3 connected to the Qb node, a high voltage may be applied to the gate for a long time to cause a threshold voltage shift, and this threshold voltage shift may cause a circuit malfunction.

따라서, 본 실시예에서는, Qb 노드에 인가된 전압 성분인 구동 전압을 낮은 전압에서 인가하여 서서히 가변하여 증가시켜 인가함으로써, 모니터링 트랜지스터(Tm)일 수 있는 Qb 노드에 연결된 트랜지스터(M7, M7w, M3)에서의 문턱 전압 이동 현상 및 그 발생 속도를 최소화할 수 있다. Therefore, in this embodiment, the driving voltage, which is the voltage component applied to the Qb node, is applied at a low voltage and gradually varies and increases, thereby applying the transistors M7, M7w, and M3 connected to the Qb node, which may be the monitoring transistor Tm. ), it is possible to minimize the threshold voltage shift phenomenon and its occurrence speed.

도 12를 참조하면, 구동 전압 제어 시, 구동 전압(VDD)은, Qb 노드의 전압이 하이 레벨이 되는 시간의 전체 구간 또는 일부 구간 동안, 제어될 수 있다. Referring to FIG. 12, when controlling the driving voltage, the driving voltage VDD may be controlled during the entire or partial period of a time when the voltage of the Qb node becomes a high level.

이상에서 설명한 바와 같이 본 발명에 의하면, 각 게이트 구동 집적회로(GDIC)에 구동 전압을 효과적으로 인가해줄 수 있는 표시 장치(100) 및 표시 패널(110)을 제공하는 효과가 있다. As described above, according to the present invention, there is an effect of providing the display device 100 and the display panel 110 that can effectively apply a driving voltage to each gate driving integrated circuit (GDIC).

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 각 게이트 구동 집적회로(GDIC) 내 Qb 노드에 연결된 풀 다운 트랜지스터 등에 오랜 시간 동안 고정된 높은 전압이 인가되지 않는 표시 장치(100) 및 표시 패널(110)을 제공하는 효과가 있다. In addition, according to the present invention, the display device 100 and the display panel in which a high voltage fixed for a long time is not applied to a pull-down transistor connected to a Qb node in each gate driving integrated circuit (GDIC) through driving voltage control. 110).

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 각 게이트 구동 집적회로(GDIC) 내 Qb 노드에 연결된 풀 다운 트랜지스터 등의 문턱 전압 이동 및 그 속도를 최소화할 수 있는 표시 장치(100) 및 표시 패널(110)을 제공하는 효과가 있다. In addition, according to the present invention, the display device 100 and the display panel capable of minimizing the movement and speed of a threshold voltage of a pull-down transistor connected to a Qb node in each gate driving integrated circuit (GDIC) through control of a driving voltage. There is an effect of providing (110).

또한, 본 발명에 의하면, 구동 전압 제어를 통해, 게이트 구동 집적회로(GDIC)의 오동작 및 수명 단축을 방지할 수 있는 표시 장치(100) 및 표시 패널(110)을 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing the display device 100 and the display panel 110 capable of preventing malfunction and shortening of lifespan of the gate driving integrated circuit (GDIC) by controlling the driving voltage.

또한, 본 발명에 의하면, 연속적인 시간 구간에 대하여 연속적인 구동 전압 제어를 함으로써, 보다 효율적이고 정밀한 게이트 구동을 가능하게 하는 효과가 있다. Further, according to the present invention, there is an effect of enabling more efficient and precise gate driving by continuously controlling the driving voltage for a continuous time period.

또한, 본 발명에 의하면, 게이트 구동 집적회로(GDIC)가 실제로 동작하는 환경과 동일한 환경에서, 게이트 구동 집적회로(GDIC) 내 트랜지스터의 문턱 전압 이동을 모니터링하여 이를 토대로 구동 전압을 제어함으로써, 보다 효율적이고 정밀한 게이트 구동을 가능하게 하는 효과가 있다. In addition, according to the present invention, in the same environment as the environment in which the gate driving integrated circuit (GDIC) actually operates, by monitoring the movement of the threshold voltage of the transistor in the gate driving integrated circuit (GDIC) and controlling the driving voltage based on this, more efficient And has the effect of enabling precise gate driving.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The description above and the accompanying drawings are merely illustrative of the technical idea of the present invention, and those of ordinary skill in the technical field to which the present invention pertains, combinations of configurations without departing from the essential characteristics of the present invention Various modifications and variations, such as separation, substitution, and alteration, will be possible. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain the technical idea, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러
300: 구동 전압 제어부
GDIC: 게이트 구동 집적회로(Gate Driver IC)100: display device
110: display panel
120: data driver
130: gate driver
140: timing controller
300: driving voltage control unit
GDIC: Gate Driver IC

Claims (14)

구동 전압 및 클럭 신호를 입력받고, 게이트 라인으로 스캔 신호를 출력하거나 더미(Dummy) 신호를 출력하는 게이트 구동 집적회로; 및
상기 게이트 구동 집적회로에서 상기 스캔 신호 또는 상기 더미 신호의 출력 노드와 연결된 모니터링 노드의 전압의 변화에 따라 상기 구동 전압의 크기를 조절하여 상기 게이트 구동 집적회로로 출력하는 구동 전압 제어부를 포함하며,
상기 구동 전압 제어부는, 상기 모니터링 노드의 전압을 모니터링 시간 구간 동안 모니터링하고, 기준 전압 및 상기 모니터링 노드의 전압을 비교하여 상기 구동 전압의 크기를 조절하며,
상기 모니터링 노드와 상기 구동 전압 제어부의 제1입력단 사이에 연결된 제1스위치를 더 포함하는 표시장치.A gate driving integrated circuit that receives a driving voltage and a clock signal, and outputs a scan signal to a gate line or a dummy signal; And
In the gate driving integrated circuit, a driving voltage controller configured to adjust a magnitude of the driving voltage according to a change in a voltage of a monitoring node connected to an output node of the scan signal or the dummy signal and output it to the gate driving integrated circuit,
The driving voltage control unit monitors the voltage of the monitoring node during a monitoring time period, and adjusts the magnitude of the driving voltage by comparing a reference voltage and a voltage of the monitoring node,
The display device further comprises a first switch connected between the monitoring node and a first input terminal of the driving voltage controller. 삭제delete 삭제delete 제1항에 있어서,
상기 제1스위치가 온이 되는 시간 구간에 대한 상기 구동 전압의 함수는 연속 함수인 것을 특징으로 하는 표시장치. The method of claim 1,
The display device according to claim 1, wherein a function of the driving voltage for a time period in which the first switch is turned on is a continuous function. 제1항에 있어서,
상기 제1스위치는,
상기 스캔 신호의 전압이 로우 레벨(Low Level) 전압이 되는 전체 시간 구간 또는 상기 전체 시간 구간의 일부 시간 구간 동안 온(On)이 되는 것을 특징으로 하는 표시장치. The method of claim 1,
The first switch,
The display device according to claim 1, wherein the scan signal is turned on during an entire time period in which the voltage of the scan signal becomes a low level voltage or a partial time period of the entire time period. 제1항에 있어서,
상기 제1스위치와 상기 구동전압 제어부 사이에 일단이 연결된 캐패시터를 더 포함하는 표시장치. The method of claim 1,
The display device further comprises a capacitor having one end connected between the first switch and the driving voltage controller. 제1항에 있어서,
상기 기준 전압이 상기 구동 전압 제어부의 제2입력단에 인가되도록 제어하는 제2스위치를 더 포함하는 표시장치. The method of claim 1,
A display device further comprising a second switch for controlling the reference voltage to be applied to a second input terminal of the driving voltage controller. 제7항에 있어서,
상기 제2스위치는,
항상 온(On)이 되어 있거나, 일부 시간 동안 온(On)이 되는 것을 특징으로 하는 표시장치. The method of claim 7,
The second switch,
A display device, characterized in that it is always turned on or turned on for some time. 제7항에 있어서,
상기 제2스위치와 상기 구동 전압 제어부 사이에 일단이 연결된 캐패시터를 더 포함하는 표시장치. The method of claim 7,
The display device further comprises a capacitor having one end connected between the second switch and the driving voltage controller. 제1항에 있어서,
상기 모니터링 노드와 세트 전압 단 사이에 연결된 저항 소자를 더 포함하는 표시장치. The method of claim 1,
The display device further comprises a resistance element connected between the monitoring node and a set voltage terminal. 제10항에 있어서,
기저 전압 단과 상기 세트 전압 단 사이에서 상기 게이트 구동 집적회로 내 모니터링 트랜지스터와 상기 저항 소자가 직렬로 연결되고,
상기 모니터링 트랜지스터와 상기 저항 소자가 직렬로 연결된 지점의 전압이 상기 모니터링 노드의 전압으로서 모니터링 되며,
상기 모니터링 트랜지스터의 상태에 따라 상기 모니터링 노드의 전압이 다르게 모니터링 되는 것을 특징으로 하는 표시장치.The method of claim 10,
A monitoring transistor in the gate driving integrated circuit and the resistance element are connected in series between a base voltage terminal and the set voltage terminal,
The voltage at the point where the monitoring transistor and the resistance element are connected in series is monitored as the voltage of the monitoring node,
The display device, wherein the voltage of the monitoring node is monitored differently according to the state of the monitoring transistor. 제1항에 있어서,
상기 구동 전압 제어부는,
상기 게이트 구동 집적회로 내 모니터링 트랜지스터의 문턱 전압 이동(Vth Shift)에 의해 상기 모니터링 노드의 전압의 변화가 모니터링 된 경우, 상기 기준 전압 및 상기 모니터링 노드의 전압 간의 차이에 근거하여 상기 구동 전압의 크기를 조절하는 것을 특징으로 하는 표시장치.The method of claim 1,
The driving voltage control unit,
When a change in the voltage of the monitoring node is monitored by a threshold voltage shift (Vth shift) of the monitoring transistor in the gate driving integrated circuit, the magnitude of the driving voltage is determined based on a difference between the reference voltage and the voltage of the monitoring node. Display device, characterized in that to adjust. 제1항에 있어서,
상기 구동 전압 제어부는,
상기 게이트 구동 집적회로 내 모니터링 트랜지스터의 문턱 전압이 커져서 포지티브(Positive) 방향의 문턱 전압 이동이 발생하여, 상기 모니터링 노드의 전압이 작아지는 것이 모니터링 된 경우, 상기 구동 전압의 크기를 증가시키는 제어를 수행하고,
상기 게이트 구동 집적회로 내 모니터링 트랜지스터의 문턱 전압이 작아져 네거티브(Negative) 방향의 문턱 전압 이동이 발생하여, 상기 모니터링 노드의 전압이 커지는 것이 모니터링 된 경우, 상기 구동 전압의 크기를 감소시키는 제어를 수행하는 것을 특징으로 하는 표시장치.The method of claim 1,
The driving voltage control unit,
When a threshold voltage shift in a positive direction occurs due to an increase in the threshold voltage of the monitoring transistor in the gate driving integrated circuit, and a decrease in the voltage of the monitoring node is monitored, control to increase the magnitude of the driving voltage is performed. and,
When the threshold voltage of the monitoring transistor in the gate driving integrated circuit decreases and a threshold voltage shift in the negative direction occurs, and it is monitored that the voltage of the monitoring node increases, a control to reduce the magnitude of the driving voltage is performed. A display device, characterized in that. 표시 패널에 있어서,
스캔 신호를 화소 열로 전달하는 게이트 라인;
상기 게이트 라인과 연결되어 상기 표시 패널에 형성되되, 풀 업 트랜지스터 및 풀 다운 트랜지스터를 포함하며, 클럭 신호와, 연속적인 시간 구간에 대하여 크기가 연속적으로 조절된 구동 전압을 인가받아, 상기 스캔 신호를 상기 게이트 라인으로 출력하는 게이트 구동 집적회로; 및
상기 구동 전압을 공급하는 구동 전압 제어부와 상기 스캔 신호의 출력 노드와 연결된 모니터링 노드 사이에 연결된 제1스위치를 포함하는 표시 패널. In the display panel,
A gate line transferring a scan signal to a pixel column;
It is connected to the gate line and formed on the display panel, and includes a pull-up transistor and a pull-down transistor, and receives a clock signal and a driving voltage continuously adjusted in magnitude for a continuous time period, and receives the scan signal. A gate driving integrated circuit outputting to the gate line; And
A display panel comprising: a driving voltage controller supplying the driving voltage and a first switch connected between a monitoring node connected to an output node of the scan signal.
KR1020140062772A 2014-05-26 2014-05-26 Display device and display panel KR102176177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140062772A KR102176177B1 (en) 2014-05-26 2014-05-26 Display device and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140062772A KR102176177B1 (en) 2014-05-26 2014-05-26 Display device and display panel

Publications (2)

Publication Number Publication Date
KR20150136148A KR20150136148A (en) 2015-12-07
KR102176177B1 true KR102176177B1 (en) 2020-11-10

Family

ID=54872160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140062772A KR102176177B1 (en) 2014-05-26 2014-05-26 Display device and display panel

Country Status (1)

Country Link
KR (1) KR102176177B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009013697A1 (en) * 2007-07-24 2009-01-29 Koninklijke Philips Electronics N.V. A shift register circuit having threshold voltage compensation
KR101658150B1 (en) * 2010-04-14 2016-09-30 엘지디스플레이 주식회사 Shift register
CN103503057B (en) * 2011-05-23 2016-02-10 夏普株式会社 Scan signal line drive circuit, possess its display device and the driving method of scan signal line
KR101829467B1 (en) * 2011-12-13 2018-02-19 엘지디스플레이 주식회사 Organic Light Emitting Display And Compensation Method Of Degradation Thereof
KR101951940B1 (en) * 2012-09-27 2019-02-25 엘지디스플레이 주식회사 Gate shift register and display device including the same

Also Published As

Publication number Publication date
KR20150136148A (en) 2015-12-07

Similar Documents

Publication Publication Date Title
KR102024116B1 (en) A gate driving circuit and a display apparatus using the same
CN107274842B (en) Display device
US10706767B2 (en) Shift register unit circuit, driving method thereof, gate drive circuit and display device
US10706784B2 (en) Stage circuit and scan driver using the same
CN105654882B (en) Display panel and its driving method
US11024245B2 (en) Gate driver and display device using the same
US9019256B2 (en) Shift register and display apparatus that addresses performance problems caused by transistor leakage current
EP3330970B1 (en) Gate driving circuit and display device using the same
US20170301295A1 (en) Emission control driver and display device having the same
US8941576B2 (en) Display panel including dual gate thin film transistor
US10235955B2 (en) Stage circuit and scan driver using the same
US9837017B2 (en) Gate driver and display device having the same
US20170154602A1 (en) Shift register unit, its driving method, gate driver circuit and display device
US20100156474A1 (en) Gate drive circuit and display apparatus having the same
US9947274B2 (en) Gate driver and display device having the same
EP3330958B1 (en) Display device having an integrated type scan driver
US10347207B2 (en) Scan driver and driving method thereof
KR20160077315A (en) Scan driver and display device using thereof
KR102309625B1 (en) Gate driving circuit, driving metohd for gate driving circuit and display panel using the same
JP7092279B2 (en) Array board row drive circuit
US10127874B2 (en) Scan driver and display device using the same
KR20150086771A (en) Gate driver and display apparatus
KR102176177B1 (en) Display device and display panel
KR102600597B1 (en) Scan driver and driving method thereof
KR102067243B1 (en) Display device, gate driver, and panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant