KR102170217B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102170217B1
KR102170217B1 KR1020140081724A KR20140081724A KR102170217B1 KR 102170217 B1 KR102170217 B1 KR 102170217B1 KR 1020140081724 A KR1020140081724 A KR 1020140081724A KR 20140081724 A KR20140081724 A KR 20140081724A KR 102170217 B1 KR102170217 B1 KR 102170217B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
phosphor
substrate
layer
Prior art date
Application number
KR1020140081724A
Other languages
English (en)
Other versions
KR20160003417A (ko
Inventor
이동용
이용재
조인현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140081724A priority Critical patent/KR102170217B1/ko
Publication of KR20160003417A publication Critical patent/KR20160003417A/ko
Application granted granted Critical
Publication of KR102170217B1 publication Critical patent/KR102170217B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 기판의 바닥면에는 복수 개의 홈이 형성된 발광소자를 제공한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시예는 발광 소자에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광 소자는 사파이어 등으로 이루어진 기판 위에 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치된다. 발광 소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선(UV) 또는 심자외선(Deep UV) 등일 수 있다.
발광소자에서 방출된 제1 파장 영역의 광은 형광체를 여기하고, 형광체에서 제2 파장 영역의 광이 방출될 수 있다. 형광체는 발광소자를 둘러싸는 몰딩부 내에 포함되거나 형광체 필름의 형태로 배치될 수 있다.
도 1은 종래의 발광 소자 패키지를 나타낸 도면이다.
발광 소자 패키지는 캐비티를 가지는 패키지 몸체(110)의 캐비티의 바닥면에 발광 소자(chip)가 제1 리드 프레임(121) 및 제2 리드 프레임(122)와 와이어(140)로 전기적으로 연결되며 배치되고, 캐비티 내에는 형광체(160)를 포함하는 몰딩부(150)가 채워진다.
도 1에 도시된 발광소자 패키지는 캐비티 내에서 형광체(160)가 침전하여 발광소자(chip)로부터 방출되는 광이 형광체(160)에 전달되는 빈도가 영역별로 상이하여, 색온도 편차가 커질 수 있다.
도 2는 종래의 발광소자를 나타낸 도면이다. 색온도 편차를 줄이기 위하여 도 2에 도시된 바와 같이 형광체 필름(phosphor film)을 발광소자(chip) 상에 배치할 수 있으며, 이때 전극(pad)은 형광체 필름의 외부로 노출될 수 있다.
그러나, 도 2의 수직형 발광소자에서 측면으로 방출되는 광은 형광체 필름에 도달하지 않을 수 있고, 측면으로 방출된 광과 상부의 형광체층 방향으로 방출된 광 사이의 색온도 편차가 커질 수 있다.
실시예는, 발광 소자 또는 발광소자 패키지에서 색온도 편차를 줄이고자 한다.
실시예는 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 기판의 바닥면에는 복수 개의 홈이 형성된 발광소자를 제공한다.
발광소자는 기판의 측면과, 상기 발광 구조물의 측면과 상부면에 배치된 형광체층을 더 포함할 수 있다.
복수 개의 홈은 깊이가, 상기 형광체층 내의 형광체의 크기의 1/10 내지 3/10일 수 있다.
복수 개의 홈은 깊이가 1 마이크로 미터 내지 3 마이크로 미터일 수 있다.
복수 개의 홈은 상기 형광체층 내의 형광체와 상기 기판의 마찰에 의하여 형성될 수 있다.
복수 개의 홈은 스트라이프 형상 또는 동심원 형상으로 배치될 수 있다.
형광체층 내에서 상기 기판의 바닥면에 인접한 형광체의 크기는, 상기 기판의 바닥면과 이격된 상기 형광체층의 크기보다 작을 수 있다.
제1 전극과 상기 제2 전극은, 상기 형광체층의 외부로 돌출될 수 있다.
실시예에 따른 발광소자는 측면과 상부면을 형광체층이 둘러싸고 배치되어, 수평형 발광소자에서 상부 방향과 측면 방향으로 방출된 제1 파장 영역의 광이 형광체층 내의 형광체를 여기하여 제2 파장 영역의 광이 방출되어, 전 영역에서 빛의 색온도 편차가 작아질 수 있다.
도 1은 종래의 발광 소자 패키지를 나타낸 도면이고,
도 2는 종래의 발광소자를 나타낸 도면이고,
도 3a 내지 도 3i는 발광소자의 제조공정의 일실시예을 나타낸 도면이고,
도 4a 및 도 4b는 도 3c의 형광체층의 도포 공정의 일실시예들을 나타낸 도면이고,
도 5는 상술한 공정으로 제조된 발광 소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 3a 내지 도 3h는 발광소자의 제조공정의 일실시예을 나타낸 도면이다.
도 3a에 도시된 바와 같이, 시트(310) 상에 복수 개의 발광소자(200)를 배치한다.
시트(310)는 도 3b에 도시된 바와 같이 베이스 필름(310a)와 접착제(310b)와 보호 필름(310c)으로 이루어질 수 있고, 접착제(310b)는 실리콘 접착제(silicone adhesive)로 이루어지고, 보호 필름(310c)은 발광소자(200)를 접착제(310b) 위에 배치하기 이전에 제거될 수 있다.
접착제(310b)는 후술하는 공정에서 발광 소자 등의 고정력이 우수하고, 실리콘의 내열 특성으로 인하여 변형이 없고, 각각의 발광 소자로 분리할 때 잔류물이 남지 않을 수 있다. 이러한 작용을 위하여 접착제(310b) 내의 실리콘은 Trimethylated silica와 poly-dimethyl siloxane와 poly Ethylene Terephtalate가 각각 10% 대 60% 대 30%의 중량비로 혼합될 수 있다.
접착제(310b)는 발광 소자(200)를 시트(310)에 고정하는 작용을 하나, 후술하는 분리 공정에서 용이하게 분리될 수 있어야 하고, 탄성이 우수하여 도 3c에 도시된 바와 같이 발광소자(200)의 전극(252, 256)의 일부가 삽입될 수 있다.
도 3c는 도 3a의 'A' 영역을 상세히 나타낸 도면이다.
발광소자(200)는 수평형 발광소자이고, 제1 전극(252)과 제2 전극(256)이 시트(310) 방향을 향하여 배치되고 있으며, 제1 전극(252)과 제2 전극(256)의 적어도 일부가 시트(310)에 삽입되어 배치되므로 후술하는 형광체층의 도포 공정에서 제1 전극(252)과 제2 전극(256)의 상부가 노출되어 와이어 본딩을 위한 영역을 확보할 수 있다.
발광소자(200)는 기판(210)과 버퍼층(215)과, 발광 구조물(220)과, 투광성 도전층(240)과, 제1 전극(252) 및 제2 전극(256)을 포함하여 이루어진다.
기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
사파이어 등으로 기판(210)을 형성하고, 기판(210) 상에 GaN이나 AlGaN 등을 포함하는 발광구조물(220)이 배치될 때, GaN이나 AlGaN과 사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(215)을 형성할 수 있다.
기판(210)의 표면에는 도시된 바와 같이 패턴이 형성되어, 발광 구조물(220)에서 방출되어 기판(210)으로 진행하는 빛을 굴절시킬 수도 있다.
발광 구조물(220)은 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함할 수 있다.
제1 도전형 반도체층(222)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(222)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(222)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(222)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(224)은 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(224)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(226)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(226)이 AlxGa(1-x)N으로 이루어질 수 있다.
제2 도전형 반도체층(226)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(226)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 활성층(224)과 제2 도전형 반도체층(226)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있다.
제2 도전형 반도체층(226) 상에는 투광성 도전층(240)이 배치될 수 있는데, 투광성 도전층(240)은 ITO(Indium-Tin-Oxide) 등으로 이루어질 수 있는데, 제2 도전형 반도체층(226)의 전류 스프레딩(spreading) 특성이 좋지 않아 투광성 도전층(240)이 제2 전극(256)으로부터 전류를 공급받을 수 있다.
발광 구조물(220)의 일부 영역에서 제2 도전형 반도체층(226)으로부터 활성층(224)과 제1 도전형 반도체층(222)의 일부가 메사 식각되어, 제1 도전형 반도체층(222)의 표면이 노출된다.
노출된 제1 도전형 반도체층(222) 상에는 제1 전극(252)이 배치되고, 투광성 도전층(226) 상에는 제2 전극(256)이 배치되는데, 제1 전극(272)과 제2 전극(276)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도시되지는 않았으나, 발광 구조물(220)의 둘레에는 절연물질로 이루어진 패시베이션층이 형성될 수 있다.
도 3c에서 제1 전극(252)과 제2 전극(256)은 탄성과 접착력을 가진 시트(310)에 적어도 일부가 삽입되며 고정되나, 후술하는 공정에서 시트(310)로부터 쉽게 분리될 수도 있다.
도 3d에서 시트(310) 상의 발광소자(200) 상에 형광체(335)를 포함하는 형광체층(330)을 도포한다. 도 4a 및 도 4b는 도 3c의 형광체층의 도포 공정의 일실시예들을 나타낸 도면이다.
복수 개의 발광소자(200)가 배치된 시트(310) 상에 형광체(335)가 포함된 형광체층(330)을 코팅이나 증착 등의 방법으로 형성할 수 있는데, 도 4a에서는 블레이드(blade)를 사용하여 코팅하고 있다.
도 4b에서는 컴프레션 몰드(compression mold, 410)를 사용하여 형광체층을 시트(310)에 고정한다. 즉, 컴프레션 몰드(410)의 내부에 형광체(335)가 포함된 형광체층(330)을 채우고, 복수 개의 발광소자(200)가 배치된 시트(200) 상에 컴프레션 몰드(410)를 압착하여 형광체층(330)이 시트(310)에 접착되어 발광소자(200)의 둘레를 감싸며 배치될 수 있고, 이후에 컴프레션 몰드(410)를 제거할 수 있다.
도 4a와 도 4b의 방법 등으로 형광체층(330)이 도 3d에 도시된 바와 같이 시트(310)에 상의 발광소자(200)의 둘레를 감싸며 형성될 수 있다.
그리고, 도 3e에 도시된 바와 같이 연마 장치(350)를 사용하여, 발광소자(200)의 상부에 배치된 형광체층(330)을 제거할 수 있다. 이때, 발광소자(200)는 도 3c에 도시된 바와 같이 기판이 상부를 향하고 두 개의 전극이 시트(310)에 삽입되고 있으므로, 도 3e에서 발광소자(200) 중 연마 장치(350)와 접촉하는 영역은 기판의 하부면일 수 있다.
도 3f에서 형광체층(330)의 제거 공정이 상세히 도시되고 있다.
연마 장치(350)가 회전하며 발광소자(200)보다 높게 배치된 형광체층(330)을 제거하는데, 발광소자(200)의 B면은 기판의 바닥면일 수 있고, 이때 B면 상의 형광체층(300)을 모두 제거하려면 B면과 연마 장치(350)가 직접 접촉할 수 있다. 따라서, 연마 장치(350)와의 마찰에 의하여 발광소자(200)의 B면이 연마될 수 있는데, 이때 형광체층(330) 내의 형광체(335) 중 일부가 연마 장치(350)와 발광소자(200)의 사이에서 B면을 연마할 수도 있다.
따라서, 도 3f에서 형광체층(330) 내의 형광체(335) 중 일부가 연마되어 크기가 작아지고 깨진 상태로 존재할 수 있는데, 이러한 형광체를 연마 형광체(335a)라 칭한다. 연마 형광체(335a)는 도 3f에서 발광소자(200)의 상부와 대응하는 영역, 즉 기판의 바닥면인 B면 부근에 존재할 수 있다.
도 3g는 도 3f의 발광소자(200)의 'B'면과 주변 영역의 평면도이다.
(a)에서 발광소자의 기판(substrate)을 상술한 연마 장치가 직선 운동하며 연마하였을 때 기판에 직선형으로 스크래치(s)가 발생하고 있으며, (b)에서 발광소자의 기판을 연마 장치가 회전 운동하며 연마하였을 때 기판에 원형으로 스크래치(s)가 발생하고 있다. (a)와 (b)에서 기판의 바닥면 부근에서는 형광체층(330) 내에 연마 형광체(335a)가 주로 분포할 수 있다.
도 3g에서 기판에 발생한 스크래치는 발광소자의 제조 공정 후에 기판의 바닥면에 홈으로 남을 수 있다.
도 3h에서 상술한 연마 공정의 종료 후에 시트(310)의 발광소자들(200) 사이에 동일한 높이로 형광체층(220)이 배치되고 있으며, 형광체층(330)은 발광소자의 측면을 둘러싸고 배치되는데 상세하게는 기판(210)의 측면과 발광 구조물(120)의 측면과 상부면을 둘러싸고 배치되며, 두 개의 전극은 상술한 바와 같이 형광체층(330)보다 돌출되어 시트(310)에 삽입될 수 있다.
그리고, 각각의 발광소자(200) 사이의 형광체층(330)을 다이싱(dicing)한 후, 시트(310)로부터 발광소자(200)와 둘레의 형광체층(300)을 분리한다.
도 3i에서 분리된 하나의 발광소자와 형광체층(330)이 도시되고 있으며, 시트(310)로부터 분리된 후 기판(210)이 하부에 위치하도록 상/하를 도 3c등과 바꾸어 도시하고 있다.
시트(301)에 삽입되었던 제1 전극(252)과 제2 전극(256)은 형광체층(330)의 상부로 노출되어, 와이어 본딩이 용이할 수 있다. 기판(210)의 바닥면을 제1 면이라 하고 발광 구조물(220) 방향의 표면을 제2 면이라 하면, 제1 면에는 스크래치(S)가 형성되어 홈을 이루고 있으며, 제2 면에는 광추출 향상을 위한 패턴이 형성되고 있다.
스크래치(S)의 깊이(d)는 1 마이크로 미터 내지 3 마이크로 미터일 수 있고, 형광체(335)의 크기(R)는 10 마이크로 미터 내외일 수 있는데, 여기서 형광체(335)의 크기(R)는 형광체(335)의 지름 내지 한 변의 길이일 수 있다. 스크래치(S)는 형광체(335)와 기판(210)의 마찰에 의하여 형성되므로, 스크래치(S)의 깊이(d)는 형광체(335)의 크기(R)보다 작을 수 있다.
도 3i에서 기판(210)의 제1 면과 인접한 영역에서 상술한 연마 형광체(335a)가 배치될 수 있는데, 연마 형광체(335a)의 크기(r)는 상술한 형광체(335)의 크기(R)보다 작을 수 있다. 형광체(335)의 형상은 구형에 가까우나 기하학적으로 완전한 구형을 이루지 않을 수 있고, 연마 형광체(335a)의 형상은 형광체(335)가 깨진 형상일 수 있다.
상술한 공정으로 제조된 발광소자는 측면과 상부면을 형광체층이 둘러싸고 배치되어, 수평형 발광소자에서 상부 방향과 측면 방향으로 방출된 제1 파장 영역의 광이 형광체층 내의 형광체를 여기하여 제2 파장 영역의 광이 방출되어, 전 영역에서 빛의 색온도 편차가 작아질 수 있다. 그리고, 기판의 바닥면에는 연마 장치와의 마찰에 의한 스크래치가 홈을 이루고, 형광체층 위로 제1 전극과 제2 전극이 배치될 수 있다.
도 5는 상술한 공정으로 제조된 발광 소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
실시예에 따른 발광소자 패키지(500)는 캐비티를 포함하는 몸체(510)와, 상기 몸체(510)에 설치된 제1 리드 프레임(Lead Frame, 521) 및 제2 리드 프레임(522)과, 상기 몸체(510)에 설치되어 상기 제1 리드 프레임(521) 및 제2 리드 프레임(522)과 전기적으로 연결되는 상술한 실시예에 따른 발광소자(500)와, 상기 캐비티에 형성된 몰딩부(550)를 포함한다.
몸체(510)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(510)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(510)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(521, 522) 간의 전기적 단락을 방지할 수 있다. 패키지 몸체(510)에는 캐비티가 형성되고, 캐비티의 바닥면에 발광소자(200)가 배치될 수 있다.
제1 리드 프레임(521) 및 제2 리드 프레임(522)은 서로 전기적으로 분리되며, 상기 발광소자(500)에 전류를 공급한다. 또한, 제1 리드 프레임(521) 및 제2 리드 프레임(522)은 발광소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.
발광소자(200)는 상술한 바와 같이 형광체층이 측면과 상부면을 둘러싸고, 형광체층 외부로 전극이 돌출되며, 제1 리드 프레임(321)과 제2 리드 프레임(322)에 와이어(250)를 통하여 전기적으로 연결될 수 있다.
발광소자(200)는 패키지 몸체(510)의 바닥면에 도전성 페이스트(미도시) 등으로 고정될 수 있고, 상기 몰딩부(550)는 상기 발광소자(200)를 포위하여 보호할 수 있다.
발광소자 패키지(500)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌트 타입의 광원에 사용될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110, 500: 패키지 몸체 121, 521: 제1 리드 프레임
122, 522: 제2 리드 프레임 140, 540: 와이어
150, 550: 몰딩부 160, 335: 형광체
200: 발광소자 210: 기판
215: 버퍼층 220: 발광 구조물
222: 제1 도전형 반도체층 224: 활성층
226: 제2 도전형 반도체층 240: 투광성 도전층
252: 제1 전극 256: 제2 전극
310: 시트 310a: 베이스 필름
310b: 접착제 310c: 보호 필름
330: 형광체층 335a: 연마 형광체
350: 연마 장치 410: 컴프레션 몰드

Claims (8)

  1. 시트 상에 복수 개의 발광 소자를 배치하는 (a) 단계;
    상기 시트 상의 상기 발광소자 상에 형광체를 포함하는 형광체층을 도포하는 (b) 단계; 및
    연마 장치를 사용하여, 상기 발광소자의 상부에 배치된 형광체층을 제거하는 (c)단계를 포함하고,
    상기 발광소자는, 기판과, 상기 기판 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 (a) 단계에서, 상기 기판이 상부를 향하고 상기 제1 전극과 제2 전극의 일부가 상기 시트에 삽입되고,
    상기 (c)단계에서 상기 연마 장치에 의하여 상기 기판의 바닥면에 스크래치가 발생하여, 상기 기판의 바닥면에 복수 개의 홈이 형성되는 발광소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 (c)단계에서, 상기 형광체층 내의 형광체 중 일부가 연마되어 크기가 작아지고,
    상기 형광체층 내에서 상기 기판의 바닥면에 인접한 형광체의 크기는, 상기 기판의 바닥면과 이격된 상기 형광체층의 크기보다 작은 발광소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 복수 개의 홈은 깊이가, 상기 형광체층 내의 형광체의 크기의 1/10 내지 3/10인 발광소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 복수 개의 홈은 깊이가 1 마이크로 미터 내지 3 마이크로 미터인 발광소자의 제조 방법.
  5. 삭제
  6. 제1 항에 있어서,
    상기 복수 개의 홈은 스트라이프 형상 또는 동심원 형상으로 배치된 발광소자의 제조 방법.
  7. 삭제
  8. 삭제
KR1020140081724A 2014-07-01 2014-07-01 발광 소자 KR102170217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081724A KR102170217B1 (ko) 2014-07-01 2014-07-01 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081724A KR102170217B1 (ko) 2014-07-01 2014-07-01 발광 소자

Publications (2)

Publication Number Publication Date
KR20160003417A KR20160003417A (ko) 2016-01-11
KR102170217B1 true KR102170217B1 (ko) 2020-10-26

Family

ID=55169569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081724A KR102170217B1 (ko) 2014-07-01 2014-07-01 발광 소자

Country Status (1)

Country Link
KR (1) KR102170217B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895297B1 (ko) * 2011-12-12 2018-09-05 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치

Also Published As

Publication number Publication date
KR20160003417A (ko) 2016-01-11

Similar Documents

Publication Publication Date Title
KR102239625B1 (ko) 발광 소자
US20190165226A1 (en) Semiconductor element package
US11335833B2 (en) Light-emitting diodes, light-emitting diode arrays and related devices
KR102189129B1 (ko) 발광 소자 모듈
KR102080775B1 (ko) 발광소자
KR102474695B1 (ko) 발광소자
KR102145912B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102050052B1 (ko) 발광소자
KR102170217B1 (ko) 발광 소자
KR20170020074A (ko) 발광소자 패키지
KR102542228B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102252475B1 (ko) 발광 소자 모듈
KR102163978B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102252472B1 (ko) 발광소자
KR102007408B1 (ko) 발광소자
KR102585347B1 (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명장치
KR102320865B1 (ko) 발광 소자
KR102182021B1 (ko) 발광소자
KR20180018095A (ko) 자외선 발광소자 및 조명시스템
KR102464031B1 (ko) 발광 소자
KR102162438B1 (ko) 발광 소자
KR102419857B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102473764B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102310646B1 (ko) 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치
KR102248084B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant