KR102165125B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102165125B1
KR102165125B1 KR1020180030396A KR20180030396A KR102165125B1 KR 102165125 B1 KR102165125 B1 KR 102165125B1 KR 1020180030396 A KR1020180030396 A KR 1020180030396A KR 20180030396 A KR20180030396 A KR 20180030396A KR 102165125 B1 KR102165125 B1 KR 102165125B1
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
silicon
etching
Prior art date
Application number
KR1020180030396A
Other languages
English (en)
Other versions
KR20180107729A (ko
Inventor
다카히로 미야쿠라
아츠시 모리야
나오하루 나카이소
겐스케 하가
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180107729A publication Critical patent/KR20180107729A/ko
Application granted granted Critical
Publication of KR102165125B1 publication Critical patent/KR102165125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 기판 상에 실리콘막을 형성하는 처리의 생산성을 향상시킨다. (a) 단결정 실리콘으로 구성되는 기판에 대하여 제1 에칭 가스를 공급함으로써, 기판의 표면을 프리에칭하는 공정과, (b) 기판에 대하여 제1 실리콘 함유 가스를 공급함으로써, 표면이 프리에칭된 기판 상에, 실리콘막을 형성하는 공정과, (c) 기판에 대하여 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스를 공급함으로써, 실리콘막의 일부를 에칭하는 공정과, (d) 기판에 대하여 제2 실리콘 함유 가스를 공급함으로써, 일부가 에칭된 실리콘막 상에 또한 실리콘막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND PROGRAM}
본 발명은, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 염화수소 가스를 사용해서 기판의 표면을 세정하는 처리와, 할로겐화 실리콘을 포함하는 가스와 염소 가스를 사용해서 기판의 표면을 세정하는 처리를 포함하는 기판 처리 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조). 또한, 기판 상에 실리콘막을 에피택셜 성장시키는 처리와, 염화수소 가스를 사용해서 실리콘막의 일부를 에칭하는 처리를 교대로 행하는 기판 처리 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 2, 3 참조).
일본 특허 공개 평9-129582호 공보 일본 특허 공개 제2003-218036호 공보 일본 특허 공개 제2003-218037호 공보
본 발명의 목적은, 기판 상에 실리콘막을 형성하는 처리의 생산성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
(a) 단결정 실리콘으로 구성되는 기판에 대하여 제1 에칭 가스를 공급함으로써, 상기 기판의 표면을 프리에칭하는 공정과,
(b) 상기 기판에 대하여 제1 실리콘 함유 가스를 공급함으로써, 표면이 프리에칭된 상기 기판 상에, 실리콘막을 형성하는 공정과,
(c) 상기 기판에 대하여 상기 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스를 공급함으로써, 상기 실리콘막의 일부를 에칭하는 공정과,
(d) 상기 기판에 대하여 제2 실리콘 함유 가스를 공급함으로써, 일부가 에칭된 상기 실리콘막 상에 또한 실리콘막을 형성하는 공정,
을 행하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 실리콘막을 형성하는 처리의 생산성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 기판 처리 시퀀스를 나타내는 흐름도이다.
도 5의 (a)는 프리에칭 스텝 개시 전의 웨이퍼의 표면 구조를, (b)는 프리에칭 스텝 실시 후의 웨이퍼의 표면 구조를, (c)는 제1 성막 스텝 종료 후의 웨이퍼의 표면 구조를, (d)는 에칭 스텝 종료 후의 웨이퍼의 표면 구조를, (e)는 제2 성막 스텝 종료 후의 웨이퍼의 표면 구조를 나타내는 단면 확대도이다.
도 6의 (a)는 실시예에서의 웨이퍼 표면의 단면 확대 사진을, (b)는 참고예에서의 웨이퍼 표면의 단면 확대 사진을, (c)는 비교예에서의 웨이퍼 표면의 단면 확대 사진을 각각 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 4, 도 5의 (a) 내지 도 5의 (e)를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측에서부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 가스류의 상류측에서부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 제1 에칭 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 제1 에칭 가스로서는, 예를 들어 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 하나 이상의 할로겐 원자를 포함하고, 할로겐 원자 이외의 원자를 포함하지 않는 가스를 사용할 수 있다. 이러한 가스로서는, 예를 들어 염소(Cl2) 가스를 사용할 수 있다.
또한, 가스 공급관(232a) 으로부터는, 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 제2 에칭 가스로서는, 예를 들어 하나 이상의 할로겐 원자 및 할로겐 원자 이외의 하나 이상의 원자를 포함하는 가스를 사용할 수 있다. 이러한 가스로서는, 예를 들어 염화수소(HCl) 가스를 사용할 수 있다.
또한, 가스 공급관(232a)으로부터는, 실리콘(Si) 함유 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. Si 함유 가스로서는, 예를 들어 모노실란(SiH4, 약칭: MS) 가스나 디실란(Si2H6, 약칭: DS) 가스 등의 수소화규소 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 도펀트 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 도펀트 가스로서는, 예를 들어 도펀트(불순물)로서의 인(P)을 포함하는 포스핀(PH3, 약칭: PH) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 수소(H) 함유 가스로서의 수소(H2) 가스, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 에칭 가스 공급계(제1 공급계), 제2 에칭 가스 공급계(제2 공급계), Si 함유 가스 공급계(제3 공급계)가 각각 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 도펀트 가스 공급계(제4 공급계)가 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 수소 함유 가스 공급계(제5 공급계), 불활성 가스 공급계(제6 공급계)가 각각 구성된다.
상술한 각종 공급계 중 어느 하나, 또는 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, HDD 등의 자기 디스크, CD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 Si막을 형성하는 시퀀스 예에 대해서, 도 4, 도 5의 (a) 내지 도 5의 (e)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
단결정 실리콘으로 구성되는 웨이퍼(200)에 대하여 제1 에칭 가스로서 Cl2 가스를 공급함으로써, 웨이퍼(200)의 표면을 프리에칭하는 스텝(프리에칭 스텝)과,
웨이퍼(200)에 대하여 Si 함유 가스로서 MS 가스를 공급함으로써, 표면이 프리에칭된 웨이퍼(200) 상에 Si막을 형성하는 스텝(제1 성막 스텝)과,
웨이퍼(200)에 대하여 제2 에칭 가스로서 HCl 가스를 공급함으로써, Si막의 일부를 에칭하는 스텝(에칭 스텝)과,
웨이퍼(200)에 대하여 Si 함유 가스로서 MS 가스를 공급함으로써, 일부가 에칭된 Si막 상에, 또한 Si막을 형성하는 스텝(제2 성막 스텝),
을 행한다.
또한, 후술하는 바와 같이, 도 4에 도시하는 성막 시퀀스에서는, 이들 스텝을, 동일 처리실(201) 내에서, 즉, in-situ에서 행한다. 또한, 이들 스텝을, 동일 온도 조건 하에서, 바람직하게는 처리실(201) 내의 웨이퍼(200)의 온도를 450 내지 550℃(450℃ 이상 550℃ 이하)의 범위 내의 소정의 온도로 유지한 상태에서 행한다. 보다 바람직하게는, 이들 스텝을, Si의 결정화 온도 이하의 온도 조건 하에서, 즉, 아몰퍼스 실리콘이 형성되는 온도와, 다결정(폴리) 실리콘이 형성되기 시작하는 온도의 임계 온도(530℃ 정도) 이하의 온도 조건 하에서 행한다. 더욱 바람직하게는, 이들 스텝을, Si막의 결정화 온도 미만의 온도 조건 하에서, 즉, 상술한 임계 온도 미만의 온도 조건 하에서 행한다.
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 또는 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 도 5의 (a)에 도시한 바와 같이, 웨이퍼(200)의 표면에는 오목부가 설치되어 있다. 오목부의 저부는 단결정 Si에 의해 구성되어 있고, 오목부의 측부 및 상부는 실리콘 산화막(SiO막) 등의 절연막(200a)에 의해 구성되어 있다. 웨이퍼(200)의 표면은, 단결정 Si와 절연막(200a)이 각각 노출된 상태로 되어 있다.
웨이퍼(200)를 처리실(201) 내에 반입하기 전, 웨이퍼(200)의 표면은 불화수소(HF) 등에 의해 미리 세정된다. 단, 세정 처리 후, 처리실(201) 내에 반입할 때까지의 동안에, 웨이퍼(200)의 표면은 일시적으로 대기에 노출된다. 그 때문에, 처리실(201) 내에 반입되는 웨이퍼(200)의 표면의 적어도 일부에는, 자연 산화막(SiO막)이 형성된다. 자연 산화막은, 오목부의 저부, 즉, 노출된 단결정 Si의 일부를 성기게(아일랜드 형상으로) 덮도록 형성되는 경우도 있고, 또한 노출된 단결정 Si의 전역을 연속적으로(비 아일랜드 형상으로) 덮도록 형성되는 경우도 있다. 또한, 웨이퍼(200)의 표면의 적어도 일부에는, 여기에서 설명한 자연 산화막 외에, 유기물이나 무기물로 이루어지는 잔류물(불순물, 오염 물질)이 부착되어 있는 경우도 있다. 이들 자연 산화막이나 잔류물은, 웨이퍼(200) 상에의 성막 반응을 저해하도록 작용한다. 도 5의 (a)에서는, 성막 반응을 저해하는 이들 물질을, 부호 200b를 사용해서 모식적으로 도시하고 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(프리에칭 스텝)
그 후, 처리실(201) 내의 웨이퍼(200)에 대하여 Cl2 가스를 공급한다. 이 스텝에서는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 Cl2 가스를 흘린다. Cl2 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 Cl2 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 H2 가스를 흘리도록 해도 된다. H2 가스는, Cl2 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
웨이퍼(200)에 대하여 Cl2 가스를 공급함으로써, 웨이퍼(200)의 표면, 즉, 오목부의 저부를 구성하는 단결정 Si 및 오목부의 측부 및 상부를 구성하는 절연막(200a)의 각 표면을, 약간 에칭하는 것이 가능하게 된다. 즉, Cl2 가스의 에칭 작용에 의해, 단결정 Si 및 절연막(200a)의 각 표면을, 물질(200b)째로 박리(필오프)하는 것이 가능하게 된다. 이에 의해, 도 5의 (b)에 도시한 바와 같이, 단결정 Si 및 절연막(200a)의 각 표면에 존재하는 물질(200b)을, 이들의 표면으로부터 전면적으로 제거하는 것이 가능하게 된다. 그 결과, 오목부의 저부, 즉, 단결정 Si 상에서는, Si의 공유 결합의 댕글링 본드(미 결합손)를 발생시켜, 에피택셜 성장이 진행되기 쉬운 환경을 마련하는 것이 가능하게 된다. 또한, 오목부의 측부 및 상부, 즉, 절연막(200a) 상에서는, 절연막(200a)의 표면에 포함되는 Si-O 결합을 절단하는 것이 가능하게 된다. 이에 의해, 절연막(200a)의 표면에, Si의 미 결합손, 즉, Si의 흡착 사이트를 형성하는 것이 가능하게 된다.
에칭량이 원하는 양에 도달한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 Cl2 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 배기한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 퍼지 가스로서 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
Cl2 가스 공급 유량: 10 내지 1000sccm
H2 가스 공급 유량(각 가스 공급관): 100 내지 5000sccm
가스 공급 시간: 5 내지 30분
처리 온도: 후술하는 제1 성막 스텝에서의 처리 온도와 마찬가지의 온도이며, 예를 들어 450 내지 550℃, 바람직하게는 450 내지 530℃
처리 압력: 20 내지 100Pa
이 예시된다.
상술한 처리 온도 하에서, 처리 압력이 20Pa 미만이 되면, Cl2 가스에 의한 에칭의 진행이 곤란해지는 경우가 있다. 상술한 처리 온도 하에서, 처리 압력을 20Pa 이상의 압력으로 함으로써 Cl2 가스에 의한 에칭을 실용적인 레이트로 진행시키는 것이 가능하게 된다. 상술한 처리 온도 하에서, 처리 압력이 100Pa을 초과하면, Cl2 가스에 의한 에칭이 과잉으로 진행되어, 웨이퍼(200)의 표면, 즉, 단결정 Si나 절연막(200a)이 받는 에칭 대미지가 과대해지는 경우가 있다. 상술한 처리 온도 하에서, 처리 압력을 100Pa 이하의 압력으로 함으로써 이 과제를 피하는 것이 가능하게 된다.
제1 에칭 가스로서는, Cl2 가스 외에, 불소(F2) 가스, 불화질소(NF3) 가스, 불화염소(ClF3) 가스 등을 사용할 수 있다. 이들 가스는, 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수가, 제2 에칭 가스로서 사용되는 HCl 가스의 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수보다도 많으므로, 제1 에칭 가스로서 적합하게 사용할 수 있다. 또한, 이들 가스 중에서도, F2 가스, Cl2 가스, ClF3 가스는, 하나 이상의 할로겐 원자를 포함하고, 할로겐 원자 이외의 원자를 포함하지 않는 가스이므로, 제1 에칭 가스로서 보다 적합하게 사용할 수 있다. 또한, 에칭 반응의 제어성을 높이기 위해서는, F2 가스, Cl2 가스, ClF3 중, Cl2 가스를 사용하는 것이 특히 바람직하다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
(제1 성막 스텝)
그 후, 처리실(201) 내의 웨이퍼(200)에 대하여 MS 가스 및 PH 가스를 공급한다. 이 스텝에서는, 밸브(243a, 243c, 243d)의 개폐 제어를, 상술한 프리에칭 스텝에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. 가스 공급관(232a) 내를 흐른 MS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 이때, 밸브(243b)를 개방하고, 가스 공급관(232b) 내에 PH 가스를 흘린다. PH 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 MS 가스와 PH 가스가 함께(동시) 공급된다. 또한, 가스 공급관(232c, 232d)으로부터는, 각각 N2 가스를 흘리도록 해도 된다.
웨이퍼(200)에 대하여 MS 가스 및 PH 가스를 공급함으로써, 오목부의 저부에서는, 프리에칭 스텝에서 단결정 Si의 표면에 형성한 Si의 미 결합손에 MS에 포함되는 Si를 결합시켜, Si막(200g)을 성장시킬 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 에피택셜 성장이 되고, Si막(200g)의 결정 구조는, 하지의 결정성을 계승한 단결정으로 된다. 즉, Si막(200g)은, 호모에피택셜 Si막이 된다. 또한, 오목부의 측부 및 상부에서는, 프리에칭 스텝에서 절연막(200a)의 표면에 형성한 Si의 흡착 사이트에 MS에 포함되는 Si를 흡착시켜, Si막(200h)을 성장시킬 수 있다. 이 성장은, 후술하는 처리 조건 하에서는 아몰퍼스 성장, 폴리 성장, 또는 그것들의
성장이 되고, Si막(200h)의 결정 구조는, 아몰퍼스, 폴리, 또는 그것들의 혼정이 된다. 즉, Si막(200h)은, 아몰퍼스 Si막, 폴리 Si막, 또는 그것들의 혼정 Si막이 된다. MS 가스와 함께 PH 가스를 공급함으로써, Si막(200g, 200h) 중에 P 성분을 각각 첨가할 수 있어, 이들 막을, 도프트 Si막으로 할 수 있다.
상술한 처리를 계속함으로써, 도 5의 (c)에 도시한 바와 같이, 오목부의 측부로부터 성장시킨 Si막(200h)에 의해 Si막(200g)의 상부가 덮인다. 이에 의해, Si막(200g)의 에피택셜 성장이 정지한다. 이 상태에서, 오목부 내, 즉, 웨이퍼(200) 상에는, Si막(200g) 상에 Si막(200h)이 적층되어 이루어지는 적층 구조가 형성된다. Si막(200g)은, 웨이퍼(200)와 Si막(200h)과의 사이의 계면에 형성된다.
상술한 처리를 또한 계속함으로써, 적어도 오목부의 표면측(개구측)은, Si막(200h)에 의해 막힌 상태가 된다. 즉, 오목부의 표면측은, 오목부의 측부 및 상부로부터 오버행하도록 성장한 Si막(200h)에 의해 막힌 상태가 된다. 단, 이 단계에서는, 오목부 내에, 깊이 방향으로 신장되는 비 매립 영역(보이드, 심)이 발생해버리는 경우가 있다. 오목부의 내부가 Si막(200h)에 의해 완전히 매립되기 전에 오목부의 표면측이 막히면, 오목부의 내부에 MS 가스가 도달하지 않게 되어, 오목부 내에서의 Si막(200h)의 성장이 정지하고, 오목부의 내부에 보이드를 발생시켜버린다. 보이드는, 오목부의 애스펙트비(오목부의 깊이/오목부의 폭)가 커질수록, 구체적으로는 1 이상, 예를 들어 20 이상, 또한 50 이상이 되면 발생하기 쉬워진다.
오목부의 표면측이 Si막(200h)에 의해 막히기 전에, 또는 막힌 후에, 밸브(243a, 243b)를 폐쇄하고, 처리실(201) 내에의 MS 가스 및 PH 가스의 공급을 각각 정지한다. 그리고, 프리에칭 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. MS 가스 및 PH 가스의 공급은, 오목부의 표면측이 Si막(200h)에 의해 완전히 막힌 상태가 되기 전에 정지해도 되고, 완전히 막힌 상태가 된 후에 정지해도 된다.
본 스텝에서의 처리 조건으로서는,
MS 가스 공급 유량: 10 내지 2000sccm
PH 가스 공급 유량: Si막(200g, 200h) 중의 P 농도가 예를 들어 1.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도로 되는 유량이며, 예를 들어 1 내지 1000sccm
N2 가스 공급 유량(각 가스 공급관): 100 내지 10000sccm
가스 공급 시간: 20 내지 400분
처리 온도: 450 내지 550℃, 바람직하게는 450 내지 530℃
처리 압력: 1 내지 900Pa
이 예시된다.
처리 온도가 450℃ 미만으로 되거나, 처리 압력이 1Pa 미만으로 되거나 하면, MS가 분해하기 어려워져, Si막(200g, 200h)의 형성이 곤란해지는 경우가 있다. 처리 온도를 450℃ 이상의 온도로 하거나, 처리 압력을 1Pa 이상의 압력으로 하거나 함으로써, MS의 분해를 촉진할 수 있어, Si막(200g, 200h)의 형성을 실용적인 레이트로 진행시키는 것이 가능하게 된다.
또한, 처리 온도가 550℃를 초과하거나, 처리 압력이 900Pa을 초과하거나 하면, MS의 분해의 거동이 격렬해져, Si막(200g, 200h)의 웨이퍼 면내 막 두께 균일성이나 단차 피복성이 악화하는 경우가 있다. 처리실(201) 내에서 발생하는 파티클의 양이 증가하여, 성막 처리의 품질을 저하시키는 경우도 있다. 처리 온도를 550℃ 이하의 온도로 하거나, 처리 압력을 900Pa 이하의 압력으로 하거나 함으로써, MS 가스의 분해의 거동을 완화시켜, 이러한 과제를 피하는 것이 가능하게 된다. 처리 온도를 530℃ 이하의 온도로 함으로써, 이들 과제를 보다 확실하게 피하는 것이 가능하게 된다. 또한, 처리 온도를 530℃ 이하, 바람직하게는 530℃ 미만의 온도로 함으로써, Si막(200h)의 결정 구조를 아몰퍼스로 하는 것이 용이하게 되고, 이에 의해, 후술하는 에칭 스텝에서의 에칭 레이트를 높여, 생산성을 향상시키는 것이 가능하게 된다. 또한, Si의 결정화 온도가 530℃ 정도이므로, 처리 온도를 530℃ 미만으로 함으로써 Si막(200h)의 결정 구조를 아몰퍼스로 할 수 있고, 처리 온도를 530℃ 초과로 함으로써 Si막(200h)의 결정 구조를 폴리로 할 수 있고, 처리 온도를 530℃ 부근으로 함으로써 Si막(200h)의 결정 구조를 아몰퍼스와 폴리의 혼정으로 할 수 있다.
Si 함유 가스로서는, MS 가스 외에, DS 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스 등의 화학식 SinH2n +2(n은 1 이상의 정수)로 표현되는 수소화규소 가스를 사용할 수 있다. 또한, Si 함유 가스로서는, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수도 있다. Si막(200g, 200h) 중에의 Cl의 잔류를 피하기 위해서는, Si 함유 가스로서 수소화규소 가스를 사용하는 것이 바람직하고, Si막(200g, 200h)의 성막 레이트를 높이기 위해서는, Si 함유 가스로서 클로로실란계 가스를 사용하는 것이 바람직하다.
도펀트 가스로서는, PH 가스 등의 P를 포함하는 가스 외에, 아르신(AsH3) 가스 등의 비소(As)를 포함하는 가스, 즉, 도펀트로서 제15족 원소를 포함하는 가스를 사용할 수 있다. 또한, 도펀트 가스로서는, 디보란(B2H6) 가스, 트리클로로보란(BCl3) 가스 등의 붕소(B)를 포함하는 가스, 즉, 도펀트로서 제13족 원소를 포함하는 가스를 사용할 수도 있다.
(제1 수소 퍼지 스텝)
그 후, 처리실(201) 내의 웨이퍼(200)에 대하여 H2 가스를 공급한다. 이 스텝에서는, 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 H2 가스를 흘린다. H2 가스는, MFC(241c, 241d)에 의해 유량 조정되어, 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 H2 가스가 공급된다. 웨이퍼(200)에 대하여 H2 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si막(200h)의 표면을 수소 종단하고, 표면 전역을 청정화시키는 것이 가능하게 된다.
Si막(200h)의 표면 전역을 청정화시킨 후, 밸브(243c, 243d)를 폐쇄하고, 처리실(201) 내에의 H2 가스의 공급을 정지한다. 그리고, 프리에칭 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다.
본 스텝에서의 처리 조건으로서는,
H2 가스 공급 유량: 500 내지 3000sccm
H2 가스 공급 시간: 30 내지 120분
처리 온도: 제1 성막 스텝에서의 처리 온도와 마찬가지의 온도이며, 예를 들어 450 내지 550℃, 바람직하게는 450 내지 530℃
처리 압력: 500 내지 2000Pa
이 예시된다.
(에칭 스텝)
그 후, 처리실(201) 내의 웨이퍼(200)에 대하여 HCl 가스를 공급한다. 이 스텝에서는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 HCl 가스를 흘린다. HCl 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCl 가스가 공급된다. 이때, 밸브(243c, 243d)는 폐쇄해 두고, 처리실(201) 내에의 N2 가스, H2 가스의 공급은 실시하지 않는 것으로 한다.
웨이퍼(200)에 대하여 HCl 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si막(200h)의 일부를 에칭하는 것이 가능하게 된다. Si막(200h) 중, 오목부의 표면측을 막는 부분을 제거함으로써, 그 아래에 형성되어 있던 보이드의 상부를 개구시켜, 보이드를 노출시키는 것이 가능하게 된다. 이 상태에서, 웨이퍼(200)에 대한 HCl 가스의 공급을 소정 시간 계속함으로써, 보이드의 내벽(측벽이나 저부)을 구성하는 Si막(200h)을 또한 에칭할 수 있어, 그 개구를 확장하는 것이 가능하게 된다. 보이드의 내부에의 HCl 가스의 공급량은, 표면측으로부터 저부측을 향함에 따라서 서서히 적어진다. 그 때문에, 보이드의 종단면 형상은, 도 5의 (d)에 도시한 바와 같이, 저부측으로부터 표면측을 향함에 따라서 개구 폭이 점차 커지는 V자 형상 또는 역 사다리꼴 형상이 된다. 노출시킨 보이드를 이러한 형상으로 성형함으로써, 후술하는 제2 성막 스텝에서, 노출시킨 보이드의 내부에의 MS 가스의 공급을 촉진하는 것이 가능하게 된다. 결과로서, 오목부의 내부를, Si막에 의해 완전히, 즉, 보이드 프리의 상태가 되도록 매립하는 것이 가능하게 된다. 또한, HCl 가스에 의한 에칭은, 어디까지나 Si막(200h)에 의해 덮인 Si막(200g)이 노출되지 않는 범위 내에서, 즉, 하지의 Si막(200g)을 에칭하지 않는 범위 내에서 행하는 것이 바람직하다. 즉, 에칭의 종료 시점에 있어서, 보이드의 내벽에는 아몰퍼스 Si, 폴리 Si, 또는 그것들의 혼정 Si만이 노출되어 있고, 단결정 Si(에피택셜 Si)가 노출되지 않은 상태가 되도록, 에칭의 종점을 제어하는 것이 바람직하다.
에칭의 양이 원하는 양에 도달한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 HCl 가스의 공급을 정지한다. 그리고, 프리에칭 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다.
본 스텝에서의 처리 조건으로서는,
HCl 가스 공급 유량: 100 내지 10000sccm
HCl 가스 공급 시간: 10 내지 60분
처리 온도: 제1 성막 스텝에서의 처리 온도와 마찬가지의 온도이며, 예를 들어 450 내지 550℃, 바람직하게는 450 내지 530℃
처리 압력: 프리에칭 스텝에서의 처리 압력보다도 큰 압력이며, 예를 들어 1000 내지 50000Pa, 바람직하게는 10000 내지 40000Pa, 보다 바람직하게는 20000 내지 30000Pa
이 예시된다.
상술한 처리 온도 하에서, 처리 압력이 1000Pa 미만으로 되면, HCl에 의한 에칭의 진행이 곤란해지거나, 에칭량의 웨이퍼 면내 균일성이 저하되거나 하는 경우가 있다. 상술한 처리 온도 하에서, 처리 압력을 1000Pa 이상의 압력으로 함으로써, HCl에 의한 에칭을 실용적인 레이트로 진행시켜, 에칭량의 웨이퍼 면내 균일성을 높이는 것이 가능하게 된다. 처리 압력을 10000Pa 이상의 압력으로 함으로써, HCl에 의한 에칭 레이트를 더욱 증가시켜, 에칭량의 웨이퍼 면내 균일성을 더 높이는 것이 가능하게 된다. 처리 압력을 20000Pa 이상의 압력으로 함으로써, 이들 효과를 보다 확실하게 얻는 것이 가능하게 된다.
상술한 처리 온도 하에서, 처리 압력이 50000Pa을 초과하면, HCl에 의한 에칭이 과잉으로 진행되어, 상술한 보이드 성형 시의 형상 제어나, 에칭의 종점 제어를 실현하는 것이 곤란해지는 경우가 있다. 상술한 처리 온도 하에서, 처리 압력을 50000Pa 이하의 압력으로 함으로써, 이들 과제를 피하는 것이 가능하게 된다. 처리 압력을 40000Pa 이하의 압력으로 함으로써, 이들 과제를 확실하게 피하는 것이 가능하게 된다. 처리 압력을 30000Pa 이하의 압력으로 함으로써, 이들 과제를 보다 확실하게 피하는 것이 가능하게 된다.
여기에서 설명한 처리 조건은, 제1 성막 스텝에서 웨이퍼(200) 상에 형성된 Si막(200h)이 아몰퍼스 상태인 경우에, Si막(200h)의 아몰퍼스 상태가 유지되는 조건, 즉, Si막(200h)의 결정화가 방지되는 조건을 포함하고 있다. Si막(200h)의 결정화가 방지되는 조건은, Si막(200h)이 폴리화(다결정화)하지 않는 조건이며, 에피택셜화(단결정화)하지 않는 조건이기도 하다. 그리고, 이 조건은, Si막(200h)의 에칭량의 웨이퍼 면내 균일성이 유지되는 조건, 즉, Si막(200h)의 에칭량이 웨이퍼 면내 전역에 걸쳐 균일해지는 조건이기도 하다. 웨이퍼(200)의 온도를, 아몰퍼스 실리콘이 형성되는 온도와, 폴리실리콘이 형성되기 시작하는 온도의 임계 온도인 530℃ 정도의 온도 이하의 온도(450 내지 530℃)로 함으로써, Si막(200h)의 아몰퍼스 상태의 유지가 용이하게 되고, 웨이퍼(200)의 온도를 530℃ 미만의 온도로 함으로써, Si막(200h)의 아몰퍼스 상태의 유지가 확실하게 된다.
(제2 수소 퍼지 스텝)
그 후, 상술한 제1 수소 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 H2 가스를 공급한다. 이에 의해, 처리실(201) 내에 잔류하는 Cl을 처리실(201) 내로부터 배제할 수 있다. 그 후, 제1 수소 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다. H2 가스의 공급 시간은, 예를 들어 10 내지 60분의 범위 내의 시간으로 한다. 다른 처리 조건은, 제1 수소 퍼지 스텝에서의 처리 조건과 마찬가지로 한다.
(제2 성막 스텝)
그 후, 상술한 제1 성막 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 MS 가스 및 PH 가스를 공급한다. MS 가스 및 PH 가스의 공급 시간은, 각각 예를 들어 10 내지 300분의 범위 내의 시간으로 한다. 다른 처리 조건은, 제1 성막 스텝에서의 처리 조건과 마찬가지로 한다.
웨이퍼(200)에 대하여 MS 가스 및 PH 가스를 공급함으로써, 웨이퍼(200) 상, 즉, 에칭 후의 Si막(200h)의 표면 상에, Si막(200i)을 성장시키는 것이 가능하게 된다. Si막(200i)도, Si막(200h)과 마찬가지로, P가 도핑된 도프트 Si막이 된다. 상술한 바와 같이, 제2 성막 스텝에서의 처리 조건은, 가스의 공급 시간을 제외하고 제1 성막 스텝에서의 처리 조건과 마찬가지이다. 또한, 개구가 확장된 보이드의 내벽에는, 에피택셜 Si가 노출되어 있지 않고, 아몰퍼스 Si, 폴리 Si, 또는 그것들의 혼정 Si만이 노출된 상태로 되어 있다. 따라서, Si막(200i)의 성장은, Si막(200h)의 성장 시와 마찬가지로, 아몰퍼스 성장, 폴리 성장, 또는 그것들의 혼정 성장이 된다. Si막(200h)의 표면은, 아몰퍼스 상태, 폴리 상태, 또는 그것들의 혼정 상태의 Si막(200i)에 의해 덮인다. 또한, 보이드의 내부는, 아몰퍼스 상태, 폴리 상태, 또는 그것들의 혼정 상태의 Si막(200i)에 의해, 보이드 프리의 상태로 완전히 매립된다.
그 후, 밸브(243a, 243b)를 폐쇄하고, 처리실(201) 내에의 MS 가스 및 PH 가스의 공급을 각각 정지한다. 그리고, 상술한 프리에칭 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내를 배기한다.
(애프터 퍼지 및 대기압 복귀)
제2 성막 스텝이 종료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 제1 성막 스텝의 실시 전에 프리에칭 스텝을 행함으로써, 단결정 Si 상(오목부의 저부)에 있어서 에피택셜 성장이 진행되기 쉬운 환경을 마련하고, 절연막(200a) 상(오목부의 측부 및 상부)에 있어서 Si의 흡착 사이트를 형성하는 것이 가능하게 된다. 이들에 의해, 제1 성막 스텝에서, 450 내지 550℃라는 저온 하에서, 단결정 Si 상에 호모에피택셜 Si막을 성장시키고, 절연막(200a) 상에 아몰퍼스 Si막, 폴리 Si막, 또는 그것들의 혼정 Si막을 성장시키는 것이 가능하게 된다. 즉, 프리에칭 스텝을 행함으로써, 제1 성막 스텝에서, 단결정 Si 상과, 절연막(200a) 상에, 결정 구조가 상이한 Si막을 평행하게 성장시키는 것이 가능하게 된다. 결과로서, 웨이퍼(200)의 표면(단결정 Si) 상에, 즉, 오목부 내에, 호모에피택셜 Si막(Si막(200g)) 상에 아몰퍼스 Si막, 폴리 Si막, 또는 그것들의 혼정 Si막(Si막(200h))이 적층되어 이루어지는 적층 구조(적층막)를 형성하는 것이 가능하게 된다. 이 적층막은, 하층측, 즉, 단결정 Si와의 계면에 호모에피택셜 Si막(Si막(200g))을 포함하므로, 웨이퍼(200) 등과의 콘택트 저항을 저감시킬 수 있어, 전기 특성을 향상시키는 것이 가능하게 된다.
(b) 제1 성막 스텝의 실시 전에 프리에칭 스텝을 행함으로써, 오목부의 저부에 있어서, 에피택셜 성장이 진행되기 쉬운 환경을 마련하고, 또한 오목부의 측부 및 상부에 있어서, Si의 흡착 사이트를 형성하는 것이 가능하게 된다. 이들에 의해, 웨이퍼(200) 상에 웨이퍼 면내 막 두께 균일성이나 단차 피복성이 우수한 Si막을 형성하는 것이 가능하게 된다. 또한, 제1 성막 스텝과 제2 성막 스텝과의 사이에 에칭 스텝을 행함으로써, 웨이퍼(200) 상에 보이드나 심을 내포하지 않는 매립 특성이 우수한 양질의 Si막을 형성하는 것이 가능하게 된다.
(c) 프리 에칭 스텝에서는, 제1 에칭 가스로서 비교적 반응성이 높은 Cl2 가스를 사용하므로, 기판 처리의 생산성을 높이는 것이 가능하게 된다.
왜냐하면, 본 실시 형태의 대체 방법으로서, 제1 에칭 가스로서 HCl 가스를 사용하는 방법도 생각할 수 있다. 그러나, HCl 가스는, 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수가, Cl2 가스의 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수보다도 적어, Cl2 가스에 비해 반응성이 낮은 가스이다. 그 때문에, 상술한 프리에칭 스텝에서 나타낸 처리 온도(450 내지 550℃, 바람직하게는 450 내지 530℃의 범위 내의 온도) 하에서는, 에칭 내성이 비교적 높은 단결정 Si로 구성된 웨이퍼(200)의 표면 등을, 실용적인 레이트로 에칭하는 것은 곤란해진다.
또한, 본 실시 형태의 다른 대체 방법으로서, 제1 에칭 가스로서 HCl 가스를 사용하고, 프리에칭 스텝에서의 처리 온도를, 본 실시 형태에서의 처리 온도보다도 높은 온도(예를 들어 100℃ 이상 높은 650℃ 정도의 온도)로 하는 방법도 생각할 수 있다. 이 경우, HCl 가스에 의한 에칭을 촉진시키는 것은 가능하게 된다. 그러나, 이 경우, 프리에칭 스텝의 전후에, 처리실(201) 내의 온도를 100℃ 이상 상승시켜 그 온도가 안정될 때까지 대기하는 승온 스텝이나, 처리실(201) 내의 온도를 100℃ 이상 강온시켜 그 온도가 안정될 때까지 대기하는 강온 스텝을 새롭게 설치할 필요가 발생하여, 기판 처리 전체적인 소요 시간의 증가를 초래해버린다.
이러한 대체 방법에 대하여, 본 실시 형태에서는, 제1 에칭 가스로서 반응성이 높은 Cl2 가스를 사용하므로, 상술한 프리에칭 스텝에서 나타낸 처리 온도 하에서, 단결정 Si로 구성된 웨이퍼(200)의 표면 등을 실용적인 레이트로 에칭하는 것이 가능하게 된다. 또한, 본 실시 형태에서는, 프리에칭 스텝에서의 처리 온도를, 그 후에 행하는 제1 성막 스텝에서의 처리 온도와 동등한 온도로 할 수 있다. 그 때문에, 프리에칭 스텝의 전후에 승온 스텝이나 강온 스텝을 설치할 필요가 없어, 기판 처리 전체적인 소요 시간의 증가를 피할 수 있다.
(d) 에칭 스텝에서는, 제2 에칭 가스로서 비교적 반응성이 낮은 HCl 가스를 사용하므로, 에칭량의 웨이퍼 면내 균일성을 향상시킬 수 있고, 또한 기판 처리의 생산성을 높이는 것이 가능하게 된다.
왜냐하면, 본 실시 형태의 대체 방법으로서, 제2 에칭 가스로서 Cl2 가스, F2 가스, NF3 가스, ClF3 가스 등을 사용하는 방법도 생각할 수 있다. 그러나, 이들 가스는, 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수가, HCl 가스의 1 분자 중에 포함되는 하나 이상의 할로겐 원자의 수보다도 많아， HCl 가스에 비해 반응성이 높은 가스이다. 또한, Si막(200h)은, 결정 구조가 아몰퍼스, 폴리, 또는 그것들의 혼정이므로, 단결정 Si로 구성되는 웨이퍼(200)에 비하여 에칭되기 쉽다(또한, 아몰퍼스 Si막과 폴리 Si막을 비교한 경우, 아몰퍼스 Si막이 폴리 Si막보다도 더 에칭되기 쉽다). 또한, Si막(200h)은, 막 중에 P가 도프되어 있으므로, Si막(200h)을 논 도프의 Si에 의해 구성한 경우에 비해 더 에칭되기 쉽다. 이러한 점에서, 본 대체 방법을 사용하는 경우, 상술한 에칭 스텝에서 나타낸 처리 온도(450 내지 550℃의 범위 내의 온도) 하에서는, Si막(200h)의 에칭이 과잉으로 진행되어, 에칭량의 웨이퍼 면내 균일성이 저하되고, 또한 에칭의 종점을 제어하는 것은 매우 곤란해진다.
또한, 본 실시 형태의 다른 대체 방법으로서, 제2 에칭 가스로서 Cl2 가스, F2 가스, NF3 가스, ClF3 가스 등을 사용하고, 에칭 스텝에서의 처리 온도를, 상술한 에칭 스텝에서 나타낸 처리 온도보다도 낮은 온도(예를 들어 100℃ 이상 낮은 350℃ 정도의 온도)로 하는 방법도 생각할 수 있다. 이 경우, HCl 가스에 의한 에칭의 진행을 억제하는 것은 가능하게 된다. 그러나, 이 경우, 에칭 스텝의 전후에, 강온 스텝이나 승온 스텝을 새롭게 설치할 필요가 발생하여, 기판 처리 전체적인 소요 시간의 증가를 초래해버린다.
이러한 대체 방법에 대하여, 본 실시 형태에서는, 제2 에칭 가스로서 반응성이 낮은 HCl 가스를 사용하므로, 상술한 에칭 스텝에서 나타낸 처리 온도 하에서, Si막(200h)의 에칭을 적정한 레이트로 진행시켜, 에칭량의 웨이퍼 면내 균일성을 향상시키는 것이 가능하게 되고, 또한 에칭의 종점을 정확하게 제어하는 것이 가능하게 된다. 또한, 본 실시 형태에서는, 에칭 스텝에서의 처리 온도를, 그 전후에 행하는 제1 성막 스텝이나 제2 성막 스텝에서의 처리 온도와 동등한 온도로 할 수 있다. 그 때문에, 에칭 스텝의 전후에 강온 스텝이나 승온 스텝을 설치할 필요가 없어, 기판 처리 전체적인 소요 시간의 증가를 피할 수 있다.
(e) 이와 같이, 본 실시 형태에서는, 제1, 제2 에칭 가스를, 각각의 반응성을 고려하면서, 각각 적정하게 선택하므로, 프리에칭 스텝부터 제2 성막 스텝에 이르는 일련의 스텝을, 마찬가지의 온도 하에서 일관되게 실시하는 것이 가능하게 되고, 그것들의 스텝의 사이에 강온 스텝이나 승온 스텝을 설치할 필요가 없다. 이에 의해, 기판 처리의 수순을 간소화시키거나, 기판 처리에 요하는 합계 시간을 단축시키거나 할 수 있어, 기판 처리의 생산성을 대폭 향상시키는 것이 가능하게 된다.
(f) 제1 성막 스텝에서, 아몰퍼스 상태의 Si막(200h)을 형성한 경우에, 에칭 스텝을, Si막(200h)의 아몰퍼스 상태가 유지되는 온도 하에서 행함으로써, Si막(200h)의 에칭 레이트가 높은 상태를 유지하는 것이 가능하게 된다. 그리고, 이 경우, Si막(200h)의 일부의 국소적인 결정화를 피할 수 있으므로, 웨이퍼(200) 상에 최종적으로 형성되는 Si막(Si막(200h)이나 Si막(200i)을 포함하는 적층막)의 표면 조도의 악화, 즉, 막의 표면의 평활도의 저하를 피하는 것이 가능하게 된다. 또한, 이 경우, 프리에칭 스텝부터 제2 성막 스텝에 이르는 일련의 스텝을, Si막(200h)의 아몰퍼스 상태가 유지되는 530℃ 미만의 온도 하에서 일관되게 행하는 것이 바람직하다.
(g) 에칭 스텝을, 프리에칭 스텝이나 제1 성막 스텝에서의 처리 압력보다도 높은 압력, 즉, 1000 내지 50000Pa, 바람직하게는 10000 내지 40000Pa, 보다 바람직하게는 20000 내지 30000Pa의 범위 내의 압력 하에서 행함으로써, Si막(200h)의 에칭을 효율적으로 진행시키는 것이 가능하게 된다. 또한, 에칭량의 웨이퍼 면내 균일성을 유지할 수 있고, 최종적으로 형성되는 Si막의 면내 막 두께 균일성을 향상시켜, 표면 조도를 양호한 상태 그대로 유지하는 것이 가능하게 된다.
(h) Si막(200h) 중에 P를 도핑하고, 그 농도를 예를 들어 1.0×1021 내지 1.0×1022atoms/cm3의 범위 내의 농도로 함으로써, 에칭 스텝에서의 Si막(200h)의 에칭 레이트를 높이는 것이 가능하게 된다. 이에 의해, 기판 처리에 요하는 합계 시간을 단축시켜, 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
(i) 에칭 스텝을, 하지의 Si막(200g)을 에칭하지 않고 행함으로써, 에칭 레이트가 높은 상태를 유지하는 것이 가능하게 된다. 또한, 최종적으로 형성되는 Si막의 면내 막 두께 균일성을 향상시켜, 표면 조도를 양호한 상태 그대로 유지하는 것이 가능하게 된다. 또한, 웨이퍼(200)의 최표면에 있어서, Si막(200g)이 노출되지 않는 상태를 유지할 수 있고, 제2 성막 스텝에서, Si막(200i)을 아몰퍼스 성장, 폴리 성장, 또는 그것들의 혼정 성장시키는 것이 가능하게 된다. 아몰퍼스 성장, 폴리 성장, 또는 그것들의 혼정 성장은, 에피택셜 성장보다도 성장 레이트가 크므로, 기판 처리에 요하는 합계 시간을 단축시키는 것이 가능하게 된다. 또한, 에칭에 의해 형상을 정돈한 오목부 내에, Si막(200i)의 성장 레이트의 상이에 의해 다시 보이드가 발생해버리는 것을 피하는 것도 가능하게 된다.
(j) 에칭 스텝의 실시 전에 제1 수소 퍼지 스텝을 실시함으로써, Si막(200h)의 표면을 청정화시키고, 이에 의해, 그 후에 행하는 에칭의 효율을 높이거나, 에칭량의 웨이퍼 면내 균일성을 향상시키거나 하는 것이 가능하게 된다. 또한, 에칭 스텝의 실시 후에 제2 수소 퍼지 스텝을 실시함으로써, 처리실(201) 내로부터의 Cl의 제거 효율을 높이고, 이에 의해, 그 후에 형성하는 Si막(200i)의 막질을 향상시키는 것이 가능하게 된다.
(k) 프리에칭 스텝 내지 제2 성막 스텝에 이르는 일련의 스텝을 in-situ에서 행하므로, 도중에 웨이퍼(200)가 대기 폭로되지 않아, 웨이퍼(200)를 청정한 분위기 하에 둔 채 일관되게 처리를 행할 수 있어, 안정된 기판 처리를 행하는 것이 가능하게 된다.
(l) 상술한 효과는, Cl2 가스 이외의 상술한 제1 에칭 가스를 사용하는 경우나, MS 가스 이외의 상술한 Si 함유 가스를 사용하는 경우나, PH 가스 이외의 상술한 도펀트 가스를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태는, 이하의 변형예와 같이 변경할 수 있다. 또한, 이들 변형예는 임의로 조합할 수 있다.
(변형예 1)
에칭 스텝의 실시 전에 형성하는 Si막(200h)의 P 농도를, 에칭 스텝의 실시 후에 형성하는 Si막(200i)의 P 농도보다도 높게 해도 된다. 에칭 대상인 Si막(200h)에서의 P 농도를 충분히, 예를 들어 Si막(200i)에서의 P 농도보다도 높게 함으로써, 상술한 에칭 레이트의 향상 효과를 높이는 것이 가능하게 된다.
(변형예 2)
에칭 스텝의 실시 후에 형성하는 Si막(200i)을, P가 도핑되지 않은 논 도프 Si막으로 해도 된다. 에칭 대상인 Si막(200h)에서의 P 농도를 충분히, 예를 들어 Si막(200i)에서의 P 농도보다도 높게 함으로써, 상술한 에칭 레이트의 향상 효과를 마찬가지로 얻을 수 있게 된다.
(변형예 3)
제1 성막 스텝 도중에 PH 가스의 공급 유량이나 분압을 증가시키거나 해서, Si막(200h) 중, 에칭 스텝에서의 에칭 대상이 되는 표면측의 부분에서의 P 농도를, 다른 부분에서의 P 농도보다도 높게 하도록 해도 된다. Si막(200h) 중 에칭 대상이 되는 부분에서의 P 농도를 특히 높게 함으로써, 상술한 에칭 레이트의 향상 효과를 보다 높이는 것이 가능하게 된다.
(변형예 4)
제1 수소 퍼지 스텝 및 제2 수소 퍼지 스텝 중, 어느 한쪽의 스텝의 실시를 생략해도 된다. 또한, 이들 양쪽의 스텝의 실시를 각각 생략해도 된다.
(변형예 5)
상술한 성막 시퀀스에서는, 프리에칭 스텝을 실시한 후, 제1 성막 스텝 내지 제2 성막 스텝에 이르는 일련의 스텝을 1회 행하는 경우에 대해서 설명했지만, 제1 성막 스텝 내지 제2 성막 스텝에 이르는 일련의 스텝을 복수회 행하도록 해도 된다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한 번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한 번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
상술한 실시 형태의 방법에 의해 형성한 Si막은, 콘택트 홀의 매립에 의한 콘택트 플러그의 형성 등의 용도에, 적합하게 사용하는 것이 가능하다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
이하, 실시예에 대해서 설명한다.
실시예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 프리에칭 스텝, 제1 성막 스텝을 순서대로 행함으로써, 웨이퍼 상에 Si막을 형성하였다. 웨이퍼로서는, 표면에 오목부가 형성된 웨이퍼이며, 오목부의 저부가 단결정 Si에 의해 구성되고, 오목부의 측부 및 상부가 절연막(SiO)에 의해 구성되어 있는 웨이퍼를 사용하였다. 제1 에칭 가스로서는 Cl2 가스를, Si 함유 가스로서는 MS 가스를, 도펀트 가스로서는 PH 가스를 각각 사용하였다. 각 스텝에서의 처리 온도를 450 내지 500℃의 범위 내의 온도로 하였다. 각 스텝에서의 그 이외의 처리 조건은, 각각, 상술한 실시 형태의 각 스텝에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다. 프리에칭 스텝의 소요 시간은 대략 10분으로 하였다.
참고예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 시드층 형성 스텝, 승온 스텝, 도 4에 도시하는 성막 시퀀스의 제1 성막 스텝을 순서대로 행함으로써, 웨이퍼 상에 Si막을 형성하였다. 웨이퍼로서는, 실시예에서 사용한 웨이퍼와 마찬가지의 웨이퍼를 사용하였다. 시드층 형성 스텝에서는, 처리 온도를 350 내지 450℃의 범위 내의 온도로 하고, 처리 압력을 1 내지 1000Pa의 범위 내의 압력으로 하고, 웨이퍼에 대한 DCS 가스의 공급과, 웨이퍼에 대한 DS 가스의 공급을 교대로 반복함으로써, 웨이퍼 상에 1 내지 50Å의 범위 내의 두께의 시드층을 형성하였다. 시드층을 형성하는데 필요한 시간은 대략 20분이었다. 승온 스텝에서는, 처리실 내의 웨이퍼의 온도를, 시드층 형성 스텝에서의 처리 온도(350 내지 450℃의 범위 내의 온도)로부터, 제1 성막 스텝에서의 처리 온도(450 내지 500℃의 범위 내의 온도)로 승온시키고, 웨이퍼의 온도가 안정될 때까지 대기하였다. 승온 스텝의 소요 시간은 대략 60분이었다. 제1 성막 스텝에서의 처리 조건은, 실시예의 제1 성막 스텝에서의 처리 조건과 마찬가지로 하였다.
비교예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 제1 성막 스텝을 행함으로써, 웨이퍼 상에 Si막을 형성하였다. 비교예에서는, 프리에칭 스텝을 실시하지 않았다. 웨이퍼로서는, 실시예에서 사용한 웨이퍼와 마찬가지의 웨이퍼를 사용하였다. 제1 성막 스텝에서의 처리 조건은, 실시예의 제1 성막 스텝에서의 처리 조건과 마찬가지로 하였다.
그리고, 실시예, 참고예, 비교예의 Si막의 단면 구조를 각각 관찰하였다. 도 6의 (a)는 실시예에서의 웨이퍼 표면의 단면 확대 사진을, (b)는 참고예에서의 웨이퍼 표면의 단면 확대 사진을, (c)는 비교예에서의 웨이퍼 표면의 단면 확대 사진을 각각 도시하는 도면이다.
도 6의 (a)와 도 6의 (c)를 비교하면, 비교예에서는, 오목부의 저부에 에피택셜 Si막이 성장하지 않는 것을 알 수 있다. 이에 반해, 실시예에서는, 오목부의 저부에 에피택셜 Si막이 연속적으로 형성되어 있는 것을 알 수 있다. 즉, 제1 성막 스텝의 실시 전에 프리에칭 스텝을 행함으로써, 웨이퍼 상에 고품질의 Si막, 즉, 에피택셜 Si막과 아몰퍼스 Si막과의 적층 구조를 갖는 Si막을 형성하는 것이 가능한 것을 알 수 있다.
도 6의 (a)와 도 6의 (b)를 비교하면, 실시예에서 형성된 에피택셜 Si막은, 연속적인 막일 뿐만 아니라, 참고예에서 형성된 에피택셜 Si막과 동일 정도의 막 두께 분포를 갖는 것을 알 수 있다. 즉, 제1 성막 스텝의 실시 전에 프리에칭 스텝을 행함으로써, 웨이퍼 상에 제1 성막 스텝의 실시 전에 시드층을 형성하는 경우와 동일 정도의 품질을 갖는 Si막을 형성하는 것이 가능한 것을 알 수 있다. 또한, 실시예에서는, 제1 성막 스텝을 개시하기 전의 준비 시간(프리에칭 스텝의 소요 시간)이 대략 10분인 것에 반해, 참고예에서의 제1 성막 스텝을 개시하기 전의 준비 시간(시드층 형성 스텝 및 승온 스텝의 합계 시간)은 대략 80분이다. 이것으로부터, 제1 성막 스텝의 실시 전에 프리에칭 스텝을 행함으로써, 제1 성막 스텝의 실시 전에 시드층을 형성하는 경우와 비교하여, 기판 처리의 생산성을 대폭 향상시키는 것이 가능한 것을 알 수 있다.

Claims (20)

  1. (a) 단결정 실리콘으로 구성되는 기판에 대하여 제1 에칭 가스를 공급함으로써, 상기 기판의 오목부의 표면을 프리에칭하는 공정과,
    (b) 상기 기판에 대하여 제1 실리콘 함유 가스를 공급함으로써, 상기 표면이 프리에칭된 상기 기판의 오목부를 적어도 일부 덮도록, 제1 막 및 제2 막을 포함하는 적층된 구조를 가지는 실리콘막을 형성하는 공정과,
    (c) 상기 기판에 대하여 상기 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스를 공급함으로써, 상기 실리콘막에 형성된 보이드를 노출하도록 상기 실리콘막의 일부를 에칭하는 공정과,
    (d) 상기 기판에 대하여 제2 실리콘 함유 가스를 공급함으로써, 보이드를 채우기 위해 일부가 에칭된 상기 실리콘막 상에 또한 실리콘막을 형성하는 공정을 가지며,
    상기 제1 막은 상기 단결정 실리콘 상에 성장된 호모에피택셜 실리콘막이며, 상기 제2 막은 절연막 상에 성장된 아몰퍼스 실리콘막, 폴리실리콘막 또는 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막인 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 에칭 가스 및 상기 제2 에칭 가스 각각은 하나 이상의 할로겐 원자를 포함하고, 상기 제1 에칭 가스의 1 분자 중에 포함되는 상기 하나 이상의 할로겐 원자의 수가, 상기 제2 에칭 가스의 1 분자 중에 포함되는 상기 하나 이상의 할로겐 원자의 수보다도 많은, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1 에칭 가스는 하나 이상의 할로겐 원자를 포함하고, 할로겐 원자 이외의 원자를 포함하지 않고, 상기 제2 에칭 가스는 하나 이상의 할로겐 원자 및 할로겐 원자 이외의 하나 이상의 원자를 포함하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1 에칭 가스는, 상기 제2 에칭 가스보다도 반응성이 높은, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제1 에칭 가스는 염소 가스를 포함하고, 상기 제2 에칭 가스는 염화수소 가스를 포함하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, (a), (b), (c) 및 (d)를 동일 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, (a), (b), (c) 및 (d)를 동일 온도 조건 하에서 행하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서, (a), (b), (c) 및 (d)를 450℃ 이상 550℃ 이하의 온도 조건 하에서 행하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, (a), (b), (c) 및 (d)를 실리콘의 결정화 온도 이하의 온도 조건 하에서 행하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, (c)에서의 상기 기판이 존재하는 공간의 압력을, (a)에서의 상기 기판이 존재하는 공간의 압력보다도 크게 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, (b)에서 형성되는 상기 실리콘막은, 도펀트가 도핑된 실리콘막인, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, (b)에서는, 상기 기판에 대하여 상기 제1 실리콘 함유 가스와 함께 도펀트 가스를 공급하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, (d)에서 형성되는 상기 실리콘막은, 도펀트가 도핑된 실리콘막인, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, (d)에서는, 상기 기판에 대하여 상기 제2 실리콘 함유 가스와 함께 도펀트 가스를 공급하는, 반도체 장치의 제조 방법.
  15. 삭제
  16. 제1항에 있어서, 상기 오목부의 저부가 상기 단결정 실리콘에 의해 구성되고, 상기 오목부의 측부가 상기 절연막에 의해 구성되어 있고,
    상기 오목부의 측부로부터 성장시킨 상기 아몰퍼스 실리콘막, 상기 폴리실리콘막 또는 상기 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막에 의해, 상기 오목부의 저부로부터 성장시킨 상기 호모에피택셜 실리콘막의 상부를 덮음으로써, 상기 호모에피택셜 실리콘막의 성장을 정지시키는, 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 오목부 내에, 상기 호모에피택셜 실리콘막 상에 상기 아몰퍼스 실리콘막, 상기 폴리실리콘막 또는 상기 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막이 적층되어 이루어지는 적층 구조를 형성하는, 반도체 장치의 제조 방법.
  18. 제16항에 있어서, 상기 단결정 실리콘과, 상기 아몰퍼스 실리콘막, 상기 폴리실리콘막 또는 상기 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막과의 계면에, 상기 호모에피택셜 실리콘막이 형성되는, 반도체 장치의 제조 방법.
  19. 기판에 대하여 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여 제1 에칭 가스를 공급하는 제1 공급계와,
    상기 처리실 내의 기판에 대하여 상기 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스를 공급하는 제2 공급계와,
    상기 처리실 내의 기판에 대하여 제1 실리콘 함유 가스 및 제2 실리콘 함유 가스를 공급하는 제3 공급계와,
    상기 처리실 내에서, (a) 단결정 실리콘으로 구성되는 기판에 대하여 상기 제1 에칭 가스를 공급함으로써, 상기 기판의 오목부의 표면을 프리에칭하는 처리와, (b) 상기 기판에 대하여 상기 제1 실리콘 함유 가스를 공급함으로써, 상기 표면이 프리에칭된 상기 기판의 오목부를 적어도 일부 덮도록, 제1 막 및 제2 막을 포함하는 적층된 구조를 가지는 실리콘막을 형성하는 처리와, (c) 상기 기판에 대하여 상기 제2 에칭 가스를 공급함으로써, 상기 실리콘막에 형성된 보이드를 노출하도록 상기 실리콘막의 일부를 에칭하는 처리와, (d) 상기 기판에 대하여 상기 제2 실리콘 함유 가스를 공급함으로써, 보이드를 채우기 위해 일부가 에칭된 상기 실리콘막 상에 또한 실리콘막을 형성하는 처리를 행하게 하도록, 상기 제1 공급계, 상기 제2 공급계 및 상기 제3 공급계를 제어하도록 구성되는 제어부를 가지며,
    상기 제1 막은 상기 단결정 실리콘 상에 성장된 호모에피택셜 실리콘막이며, 상기 제2 막은 절연막 상에 성장된 아몰퍼스 실리콘막, 폴리실리콘막 또는 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막인 것을 특징으로 하는,
    기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에 있어서,
    (a) 단결정 실리콘으로 구성되는 기판에 대하여 제1 에칭 가스를 공급함으로써, 상기 기판의 오목부의 표면을 프리에칭하는 수순과,
    (b) 상기 기판에 대하여 제1 실리콘 함유 가스를 공급함으로써, 상기 표면이 프리에칭된 상기 기판의 오목부를 적어도 일부 덮도록, 제1 막 및 제2 막을 포함하는 적층된 구조를 가지는 실리콘막을 형성하는 수순과,
    (c) 상기 기판에 대하여 상기 제1 에칭 가스와는 분자 구조가 상이한 제2 에칭 가스를 공급함으로써, 상기 실리콘막에 형성된 보이드를 노출하도록 상기 실리콘막의 일부를 에칭하는 수순과,
    (d) 상기 기판에 대하여 제2 실리콘 함유 가스를 공급함으로써, 보이드를 채우기 위해 일부가 에칭된 상기 실리콘막 상에 또한 실리콘막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키며,
    상기 제1 막은 상기 단결정 실리콘 상에 성장된 호모에피택셜 실리콘막이며, 상기 제2 막은 절연막 상에 성장된 아몰퍼스 실리콘막, 폴리실리콘막 또는 아몰퍼스 실리콘과 폴리실리콘과의 혼정 실리콘막인 것을 특징으로 하는,
    컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180030396A 2017-03-22 2018-03-15 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102165125B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-056142 2017-03-22
JP2017056142A JP6778139B2 (ja) 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20180107729A KR20180107729A (ko) 2018-10-02
KR102165125B1 true KR102165125B1 (ko) 2020-10-13

Family

ID=63583622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030396A KR102165125B1 (ko) 2017-03-22 2018-03-15 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US10529560B2 (ko)
JP (1) JP6778139B2 (ko)
KR (1) KR102165125B1 (ko)
SG (1) SG10201802150YA (ko)
TW (1) TWI679678B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305798A (ja) * 2006-05-11 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3398904B2 (ja) 1995-10-31 2003-04-21 富士通株式会社 基板表面の乾式洗浄方法
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
US8466049B2 (en) 2005-07-29 2013-06-18 Hitachi Kokusai Electric Inc. Semiconductor device producing method with selective epitaxial growth
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2009289807A (ja) * 2008-05-27 2009-12-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20090033788A (ko) 2007-10-01 2009-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 장치
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US8293592B2 (en) 2008-04-16 2012-10-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP5235142B2 (ja) * 2009-01-21 2013-07-10 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US20160126337A1 (en) 2013-05-31 2016-05-05 Hitachi Kokusai Electric Inc. Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给***
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6529780B2 (ja) * 2015-02-25 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305798A (ja) * 2006-05-11 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US10529560B2 (en) 2020-01-07
TWI679678B (zh) 2019-12-11
TW201903827A (zh) 2019-01-16
KR20180107729A (ko) 2018-10-02
JP2018160516A (ja) 2018-10-11
JP6778139B2 (ja) 2020-10-28
US20180277364A1 (en) 2018-09-27
SG10201802150YA (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6573578B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN107180749B (zh) 半导体器件的制造方法、衬底处理装置及气体供给***
US10584419B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102154412B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20160059952A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN110832621B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant