KR102156596B1 - 펄스 생성기 및 이를 포함하는 구동 회로 - Google Patents

펄스 생성기 및 이를 포함하는 구동 회로 Download PDF

Info

Publication number
KR102156596B1
KR102156596B1 KR1020150050485A KR20150050485A KR102156596B1 KR 102156596 B1 KR102156596 B1 KR 102156596B1 KR 1020150050485 A KR1020150050485 A KR 1020150050485A KR 20150050485 A KR20150050485 A KR 20150050485A KR 102156596 B1 KR102156596 B1 KR 102156596B1
Authority
KR
South Korea
Prior art keywords
inverter
voltage
transistor
output
pulse generator
Prior art date
Application number
KR1020150050485A
Other languages
English (en)
Other versions
KR20150125569A (ko
Inventor
송기남
오원희
최진규
권태성
홍승현
Original Assignee
온세미컨덕터코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온세미컨덕터코리아 주식회사 filed Critical 온세미컨덕터코리아 주식회사
Priority to US14/699,732 priority Critical patent/US9755625B2/en
Publication of KR20150125569A publication Critical patent/KR20150125569A/ko
Priority to US15/683,998 priority patent/US10277212B2/en
Application granted granted Critical
Publication of KR102156596B1 publication Critical patent/KR102156596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02335—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

실시 예에 따른 펄스 생성기는, 입력 펄스를 반전하여 출력하는 제1 인버터, 상기 제1 인버터의 출력을 반전하여 출력하는 제2 인버터, 상기 제2 인버터의 출력을 클램핑하여 클램핑 전압을 생성하고, 상기 클램핑 전압에 따라 동작하는 소스 팔로워를 통해 출력 펄스를 생성하는 클램프 인버터, 및 온도 변화에 따른 상기 클램핑 전압의 변화를 보상하는 온도 보상부를 포함한다.

Description

펄스 생성기 및 이를 포함하는 구동 회로{PULSE GENERATOR AND DRIVING CIRCUIT COMPRISING THE SAME}
실시 예는 고전압 장치를 구동하기 위한 레벨 시프트 회로에 게이트 전압을 공급하는 펄스 생성기 및 이를 포함하는 구동 회로에 관한 것이다.
하이 사이드(high side)의 고전압 장치(high voltage device)를 효율적으로 구동하기 위해서는 레벨 시프트의 소비 전력을 감소시킬 필요가 있다. IGBT 또는 MOSFET과 같은 고전압 장치를 구동하는 회로(이하, 게이트 구동 회로)는 레벨 시프터를 포함한다.
하이 사이드의 레벨 시프터는 고전압에 의해 바이어스 되고, 레벨 시프터를 구성하는 트랜지스터가 높은 게이트-소스 전압에 의해 구동된다. 따라서 레벨 시프터의 트랜지스터도 고전압 장치로 구현된다. 레벨 시프터에 공급되는 게이트-소스 전압이 높을 수록 레벨 시프터의 트랜지스터가 SOA(safe operating area)를 벗어나 동작할 가능성이 증가한다.
레벨 시프터의 소비 전력을 감소시키고, 레벨 시프터의 동작을 안정적으로 제어할 수 있는 펄스 생성기 및 이를 포함하는 구동 회로를 제공하고자 한다.
실시 예에 따른 펄스 생성기는, 입력 펄스를 반전하여 출력하는 제1 인버터, 상기 제1 인버터의 출력을 반전하여 출력하는 제2 인버터, 및 상기 제2 인버터의 출력을 클램핑하여 클램핑 전압을 생성하고, 상기 클램핑 전압에 따라 동작하는 소스 팔로워를 통해 출력 펄스를 생성하는 클램프 인버터를 포함한다.
상기 클램프 인버터는, 상기 제2 인버터의 출력에 연결되어 있는 캐소드를 포함하는 제1 제너 다이오드, 및 상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 포함한다.
상기 클램프 인버터는, 상기 출력 노드와 그라운드 사이에 연결되어 있는 제2 제너 다이오드를 더 포함한다. 상기 클램프 인버터는, 상기 출력 노드와 그라운드 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭하는 제2 트랜지스터를 더 포함한다.
상기 제1 및 제2 트랜지스터는 NMOS 트랜지스터일 수 있다.
상기 펄스 생성기는, 온도 변화에 따른 상기 클램핑 전압의 변화를 보상하는 온도 보상부를 더 포함할 수 있다.
상기 클램프 인버터는, 상기 제2 인버터의 출력과 상기 온도 보상부 사이에 연결되어 있는 제1 제너 다이오드를 포함하고, 상기 온도 보상부는, 상기 제1 제너 다이오드의 애노드에 연결되어 있고, 온도 증가에 따른 상기 제1 제너 다이오드의 온도 계수와 반대 극성을 가지는 온도 계수를 가질 수 있다.
상기 온도 보상부는, 그라운드에 연결되어 있는 제1 전극 및 상기 제1 제너 다이오드의 애노드에 연결되어 있는 제2 전극을 포함하고, 다이오드 연결되어 있는 제3 트랜지스터를 포함한다. 상기 제3 트랜지스터는 MOSFET일 수 있다. 또는, 상기 제3 트랜지스터는 BJT일 수 있다.
상기 클램프 인버터는, 상기 제2 인버터의 출력과 상기 온도 보상부 사이에 연결되어 있는 제1 제너 다이오드를 포함하고, 상기 온도 보상부는, 상기 제1 제너 다이오드의 애노드에 연결되어 있는 애노드를 포함하는 적어도 하나의 다이오드를 포함할 수 있다.
상기 제2 인버터는, 상기 제1 전압과 상기 제2 인버터의 출력 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭 동작하는 제4 트랜지스터, 및 상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭 동작하는 제5 트랜지스터를 포함한다.
상기 펄스 생성기는, 상기 제1 전압과 상기 제4 트랜지스터 사이에 연결되어 일정한 전류를 공급하는 전류원을 더 포함할 수 있다.
상기 전류원은, 상기 제1 전압에 연결되어 있는 제1 전극 및 상기 제4 트랜지스터에 연결되어 있는 제2 전극, 및 소정 전압이 입력되는 게이트를 포함하는 제6 트랜지스터를 포함할 수 있다.
상기 클램프 인버터는, 상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있는 복수의 다이오드, 및 상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 포함할 수 있다.
또는, 상기 클램프 인버터는, 상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있는 전류원, 및 상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 포함할 수 있다.
실시 예에 따른 구동 회로는, 제1 제너 다이오드 및 소스 팔로워를 포함하고, 입력 펄스에 대응하는 신호를 상기 제1 제너 다이오드를 통해 클램핑하여 클램핑 전압을 생성하고, 상기 소스 팔로워는 상기 클램핑 전압에 따라 동작하여 상기 출력 펄스를 생성하는 펄스 생성기, 및 고전압과 그라운드 사이에 연결되어 있고, 상기 출력 펄스에 따라 스위칭 동작하여, 상기 출력 펄스를 레벨 시프트하여 출력하는 고전압 장치를 포함하는 레벨 시프터를 포함한다.
상기 소스 팔로워는, 상기 클램핑 전압이 입력되는 게이트, 상기 펄스 생성기의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하는 제1 트랜지스터를 포함한다.
상기 펄스 생성기는, 상기 펄스 생성기의 출력 노드에 그라운드 사이에 연결되어 있고, 상기 입력 펄스를 반전한 신호에 따라 스위칭하는 제2 트랜지스터를 더 포함할 수 있다.
상기 제1 제너 다이오드의 캐소드에 상기 입력 펄스에 대응하는 신호가 공급되고, 상기 펄스 생성기는, 상기 제1 제너 다이오드의 애노드에 연결되어 있고, 상기 제1 제너 다이오드의 온도 계수 극성과 반대 극성을 가지는 온도 보상부를 더 포함할 수 있다.
상기 온도 보상부는, 그라운드에 연결되어 있는 제1 전극 및 상기 제1 제너 다이오드의 애노드에 연결되어 있는 제2 전극을 포함하고, 다이오드 연결되어 있는 제3 트랜지스터를 포함할 수 있다.
상기 온도 보상부는, 적어도 하나의 다이오드를 포함하고, 상기 적어도 하나의 다이오드의 애노드는 상기 제1 제너 다이오드의 애노드에 연결되어 있을 수 있다.
상기 펄스 생성기는, 제1 전압과 상기 제1 제너 다이오드의 캐소드 사이에 연결되어 있고, 상기 입력 펄스가 반전된 신호에 따라 스위칭 동작하는 제4 트랜지스터, 및 상기 제1 전압과 상기 제4 트랜지스터 사이에 연결되어 일정한 전류를 공급하는 전류원을 더 포함할 수 있다.
레벨 시프터의 소비 전력을 감소시키고, 레벨 시프터의 동작을 안정적으로 제어할 수 있는 펄스 생성기 및 구동 회로를 제공한다.
도 1은 실시 예에 따른 펄스 생성기가 적용될 수 있는 하프-브릿지 전력 공급 장치를 나타낸 도면이다.
도 2는 제1 구동부를 나타낸 블록도이다.
도 3은 제1 실시 예에 따른 제1 펄스 생성기 및 제1 레벨 시프터를 나타낸 도면이다.
도 4는 제2 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 5는 제3 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 6은 제4 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 7은 제5 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 8은 제6 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 9는 실시 예들에 따른 제1 및 제2 펄스 신호의 파형도이다.
도 10은 레벨 시프터에 흐르는 전류를 나타낸 파형도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 실시 예에 따른 펄스 생성기가 적용될 수 있는 하프-브릿지 전력 공급 장치를 나타낸 도면이다.
예를 들어, 제1 구동부(2)에 실시 예에 따른 펄스 생성기가 적용될 수 있다. 도 1에 도시된 바와 같이, 전력 공급 장치(1)는 하이 사이드 스위치(SW1), 로우 사이드 스위치(SW2), 제1 구동부(2), 제어부(3), 제2 구동부(4), 하이 사이드 게이트 구동 회로(5), 로우 사이드 게이트 구동 회로(6)를 포함한다.
전압(VP)이 스위치(SW1)의 컬렉터에 연결되어 있고, 스위치(SW1)의 에미터와 스위치(SW2)의 컬렉터가 출력단(OUT)에 연결되어 있으며, 스위치(SW2)의 에미터는 그라운드에 연결되어 있다.
스위치(SW1)의 게이트에는 전압(HVG)이 입력되고, 게이트 구동 회로(5)는 제1 구동부(2)의 전압(HS)에 따라 전압(HVG)을 생성한다. 스위치(SW2)의 게이트에는 전압(LVG)이 입력되고, 게이트 구동 회로(6)는 제2 구동부(4)의 전압(LS)에 따라 전압(LVG)을 생성한다. 제어부(3)는 제1 구동부(2)를 제어하는 제1 입력 신호(HIN)과 제2 구동부(4)를 제어하는 제2 입력 신호(LIN)을 생성한다.
제1 구동부(2)에는 전압(VDD)이 공급되고, 제1 구동부(2)는 고전압(VB)와 출력단(OUT) 사이에 연결되어 있으며, 제1 입력 신호(HIN)에 따라 전압(HS)를 생성한다. 제2 구동부(4)는 전압(VDD)과 그라운드 사이에 연결되어 있으며, 제2 입력 신호(LIN)에 따라 전압(LS)을 생성한다.
제1 입력 신호(HIN)과 제2 입력 신호(LIN)은 반대 위상을 가지는 신호일 수 있고, 이에 따라 스위치(SW1)와 스위치(SW2)는 교대로 스위칭 동작할 수 있다.
실시 예에 따른 펄스 생성기는 고전압(VB)에 연결되어 있는 제1 구동부(2)에 적용될 수 있다.
도 2는 제1 구동부를 나타낸 블록도이다.
제1 구동부(2)는 숏펄스 생성기(10), 제1 및 제2 펄스 생성기(20, 25), 제1 및 제2 레벨 시프터(30, 35), 및 논리 개조부(logic reshaper)(40)를 포함한다.
숏펄스 생성기(10)는 제1 입력 신호(HIN)에 따라 신호(SET)와 신호(RESET)를 생성한다. 예를 들어, 숏펄스 생성기(10)는 시점 T1의 제1 입력 신호(HIN)의 상승 에지에 동기되어 시점 T3에 숏 펄스 신호(SET)를 생성하고, 시점 T2의 제1 입력 신호(HIN)의 하강 에지에 동기되어 시점 T4에 숏 펄스 신호(RESET)를 생성한다.
제1 펄스 생성기(20)는 신호(SET)에 따르는 펄스 신호(VGSS1)를 생성하여 제1 레벨 시프터(30)에 공급한다. 제2 펄스 생성기(25)는 신호(RESET)에 따르는 펄스 신호(VGSS2)를 생성하여 제2 레벨 시프터(35)에 공급한다.
제1 레벨 시프터(30)는 제1 펄스 생성기(20)의 펄스 신호(VGSS1)를 레벨 시프트 하여 출력한다. 이 때, 제1 레벨 시프터(30)의 고전압 장치는 펄스 신호(VGSS1)에 따라 턴 온 되고, 고전압 장치에 전류(ILD1)가 흐른다.
제2 레벨 시프터(35)는 제2 펄스 생성기(25)의 펄스 신호(VGSS2)를 레벨 시프트 하여 출력한다. 이 때, 제2 레벨 시프터(35)의 고전압 장치는 펄스 신호(VGSS2)에 따라 턴 온 되고, 고전압 장치에 전류(ILD2)가 흐른다.
제1 및 제2 레벨 시프터(30, 35)에 입력되는 펄스 신호(VGSS1, VGSS2)의 레벨이 논리 개조부(40)에 적합한 전압 레벨로 시프트될 수 있다.
논리 개조부(40)는 제1 레벨 시프터(30)의 출력에 따라 스위치(SW1)를 턴 온 시키기 위한 레벨의 신호(HS)를 생성하고, 제2 레벨 시프터(35)의 출력에 따라 스위치(SW1)를 턴 오프 시키기 위한 레벨의 신호(HS)을 생성한다. 예를 들어, 논리 개조부(40)는 제1 레벨 시프터(30)의 출력인 신호(HSET)의 상승 에지에 동기되어 스위치(SW1)를 턴 온 시키는 하이 레벨의 신호(HS)를 생성하고, 제2 레벨 시프터(35)의 출력인 신호(HRESET)의 상승 에지에 동기되어 스위치(SW1)를 턴 오프 시키는 로우 레벨의 신호(HS)를 생성할 수 있다.
실시 예에 따른 펄스 생성기는 제1 및 제2 펄스 생성기(20, 25) 모두에 적용될 수 있다.
이하, 도 3 내지 도 6을 참조하여 펄스 생성기의 다양한 실시 예를 설명한다.
도 3은 제1 실시 예에 따른 제1 펄스 생성기 및 제1 레벨 시프터를 나타낸 도면이다.
제1 및 제2 펄스 생성기(20, 25)는 동일한 구성을 포함하고, 그 입력 및 출력이 상이할 뿐이다. 예를 들어, 도 3에 도시된 신호(SET) 대신 신호(RESET)이 입력되면, 펄스 신호(VGSS1) 대신 펄스 신호(VGSS2)가 출력될 수 있다.
제1 및 제2 레벨 시프터(30, 35)는 동일한 구성을 포함하고, 그 입력 및 출력이 상이할 뿐이다. 예를 들어, 도 3에 도시된 펄스 신호(VGSS1) 대신 펄스 신호(VGSS2)가 입력되면, 신호(HSET) 대신 신호(HRESET)가 출력될 수 있다.
따라서, 도 3을 참조한 제1 펄스 생성기(20)에 대한 설명은 제2 펄스 생성기(25)에 대해서도 적용될 수 있다.
도 3에 도시된 바와 같이, 제1 펄스 생성기(20)는 두 개의 인버터(21, 22), 클램프 인버터(23), 및 온도 보상부(24)를 포함한다.
인버터(21)는 신호(SET)의 논리 레벨을 반전하여 출력하고, 인버터(22)는인버터(21)의 출력을 반전하여 출력한다.
클램프 인버터(23)는 인버터(22)의 출력을 클램핑하여 클램핑 전압(VCLAMP)을 생성하고, 클램핑 전압(VCLAMP)에 따라 동작하는 소스 팔로워를 통해 펄스 신호(VGSS1)을 생성한다. 온도 보상부(24)는 온도 변화에 따른 클램핑 전압(VCLAMP)의 변화를 보상한다.
인버터(21)는 트랜지스터(M1) 및 트랜지스터(M2)를 포함한다. 트랜지스터(M1)의 게에트 및 트랜지스터(M2)의 게이트에는 신호(SET)가 입력되고, 트랜지스터(M1)의 소스는 전압(VDD)에 연결되어 있으며, 트랜지스터(M2)의 소스는 그라운드에 연결되어 있고, 트랜지스터(M1)의 드레인 및 트랜지스터(M2)의 드레인은 노드(N1)에 연결되어 있다.
트랜지스터(M1)은 p 채널 트랜지스터이고, 트랜지스터(M2)는 n 채널 트랜지스터이다. 따라서 트랜지스터(M1)는 신호(SET)가 로우 레벨일 때 턴 온 되고, 트랜지스터(M2)는 신호(SET)가 하이 레벨일 때 턴 온 된다. 그러면, 신호(SET)는 인버터(21)에 의해 그 논리 레벨이 반전되고, 반전된 신호(SET)에 따라 노드(N1)의 전압이 결정된다. 예를 들어, 신호(SET)가 하이 레벨일 때 노드(N1)의 전압은 그라운드 레벨이고, 신호(SET)가 로우 레벨일 때 노드(N1)의 전압은 전압(VDD) 레벨이다.
인버터(22)는 트랜지스터(M3) 및 트랜지스터(M4)를 포함한다. 트랜지스터(M3)의 게에트 및 트랜지스터(M4)의 게이트는 노드(N1)에 연결되어 있고, 트랜지스터(M3)의 소스는 전압(VDD)에 연결되어 있으며, 트랜지스터(M4)의 소스는 그라운드에 연결되어 있고, 트랜지스터(M3)의 드레인 및 트랜지스터(M4)의 드레인은 노드(N2)에 연결되어 있다.
트랜지스터(M3)은 p 채널 트랜지스터이고, 트랜지스터(M4)는 n 채널 트랜지스터이다. 따라서 트랜지스터(M3)는 노드(N1)의 전압이 로우 레벨일 때 턴 온 되고, 트랜지스터(M4)는 노드(N1)의 전압이 하이 레벨일 때 턴 온 된다. 그러면, 신호(SET)는 인버터(21)에 의해 그 논리 레벨이 반전되고, 다신 인버터(22)에 의해 반전되어, 노드(N2)의 전압이 결정된다.
예를 들어, 신호(SET)가 하이 레벨일 때 노드(N2)의 전압은 전압(VDD) 레벨이고, 신호(SET)가 로우 레벨일 때 노드(N2)의 전압은 그라운드 레벨이다. 다만, 전압(VDD)은 넓은 전압 범위를 가질 수 있고, 실시 예에 따른 펄스 생성기는 전압(VDD)의 넓은 전압 범위에도 불구하고, 노드(N2)의 전압(이하, 클램핑 전압)(VCLAMP)을 소정의 전압으로 클램핑 시킬 수 있다.
클램프 인버터(23)는 제너 다이오드(25)를 이용하여 클램핑 전압(VCLAMP)을 결정하고, 결정된 클램핑 전압(VCLAMP)에 따라 출력을 결정하는 트랜지스터(M6)를 포함한다. 제너 다이오드(25)의 캐소드는 노드(N2)에 연결되어 있고, 제너 다이오드(25)의 애노드는 온도 보상부(24)에 연결되어 있다.
트랜지스터(M6, M7)는 NMOS 트랜지스터이다. 동일한 종횡비 조건에서 PMOS에 비해 NMOS의 전류 용량(current capacity)이 크기 때문에, 클램프 인버터(23)는 종래에 비해 낮은 펄스 신호(VGSS1)를 유지하면서 전달 지연을 감소시킬 수 있다. 또한, NMOS 트랜지스터(M6, M7)의 기판(substrate)이 트랜지스터(M6, M7)의 소스에 묶여 바디 효과(body effect)를 제거할 수 있다.
트랜지스터(M6)의 게이트는 노드(N2)에 연결되어 있고, 드레인은 전압(VDD)에 연결되어 있으며, 소스는 노드(N3)에 연결되어 있다. 노드(N3)의 전압이 펄스 신호(VGGS1)이다. 노드(N2)의 전압은 제너 다이오드(25)의 제너 전압(VZ)에 따라 클램핑 되어, 클램핑 전압(VCLAMP)이 결정된다.
트랜지스터(M6)가 클램핑 전압(VCLAMP)에 따라 턴 온 되면, 노드(N3)의 전압은 클램핑 전압(VCLAMP)이 된다. 이때, 전압(VDD)이 노드(N3)에 연결되므로, 노드(N3)의 전압이 클램핑 전압(VCLAMP)까지 상승하는데 필요한 전류가 전압(VDD)에 의해 공급된다. 따라서 펄스 신호(VGSS1)이 클램핑 전압(VCLAMP)까지 상승하는데 걸리는 시간이 단축될 수 있다. 그러면, 펄스 신호(VGSS1)의 레벨을 클램핑 전압(VCLAMP)으로 낮게 제어하여 발생할 수 있는 전달 지연(propagation delay)을 감소시킬 수 있다. 뿐만 아니라 종래에 비해 펄스 신호(VGSS1)의 전달 지연을 개선시킬 수도 있다.
인버터(22)의 트랜지스터(M4)가 턴 온 되면, 노드(N2)의 전압이 그라운드 레벨이 되어 트랜지스터(M6)는 턴 오프 된다. 이 때, 트랜지스터(M7)은 노드(N1)의 전압에 의해 턴 온 된다. 그러면 펄스 신호(VGSS1)은 그라운드 레벨로 하강한다.
제너 다이오드(26)의 캐소드는 노드(N3)에 연결되어 있고, 제너 다이오드(26)의 애노드는 그라운드에 연결되어 있다. 따라서 펄스 신호(VGSS1)는 제너 다이오드(26)의 제너 전압에 따라 클램핑 될 수 있다. 그러면 고전압 장치(LD1)의 게이트-소스 사이의 과전압 스트레스를 방지할 수 있다.
예를 들어, 펄스 신호(VGSS1)가 시간에 따른 변화량이 클 때, 고전압 장치(LD1)의 게이트와 드레인 사이에 커패시터로 전류가 흐를 수 있다. 제너 다이오드(26)가 없다면, 고전압 장치(LD1)의 게이트 전압의 피크가 발생하고, 고전압 장치(LD1)의 게이트-소스 사이에 과전압이 발생할 수 있다. 그러나 실시 예에 따르면, 고전압 장치(LD1)의 게이트와 드레인 사이에 커패시터로 전류가 흐르더라도 고전압 장치(LD1)의 게이트 전압은 제너 다이오드(26)의 제너 전압으로 클램핑 되어 피크가 발생하지 않는다.
트랜지스터(M7)의 게이트는 노드(N1)에 연결되어 있고, 드레인은 노드(N3)에 연결되어 있으며, 소스는 그라운드에 연결되어 있다. 노드(N1)의 전압이 하이 레벨일 때(SET이 로우 레벨일 때), 트랜지스터(M7)가 턴 온 되어, 노드(N3)의 전압이 그라운드 레벨로 감소한다.
온도 보상부(24)는 제너 다이오드(25)의 온도 특성을 보상하여 클램핑 전압(VCLAMP)의 온도에 따른 편차를 감쇄시킨다. 제너 다이오드(25)는 온도의 증가에 따라 제너 전압(VZ)이 증가하는 특성을 가지고 있다. 온도 보상부(24)는 제너 다이오드(25)의 온도 특성과 반대의 온도 특성을 가지는 소자를 포함한다.
도 3에서는 다이오드 연결된 n 채널 MOSFET인 트랜지스터(M5)로 온도 보상부(24)가 구현되어 있으나, 발명이 이에 한정되는 것은 아니다. 예를 들어, 온도 보상부(24)는 다른 채널 타입의 트랜지스터 또는 다른 종류의 트랜지스터로 구현될 수 있다. 트랜지스터(M5)의 게이트와 드레인이 연결되어 있고, 트랜지스터(M5)는 게이트-소스 전압은 온도가 증가할수록 음의 온도 계수에 따라 감소한다. 따라서 온도의 증가에 따라 증가하는 양의 온도 계수를 가지는 제너 다이오드(25)에 따라 제너 전압(VZ)이 증가하더라도, 트랜지스터(M5)의 게이트-소스 전압(VTCE)이 감소하여 클램핑 전압(VCLAMP)의 온도 편차가 감쇄된다. 트랜지스터(M5)는 다이오드 연결되어 있으므로, 게이트-소스 전압은 트랜지스터(M5)의 문턱 전압이다. 따라서 클램핑 전압(VCALMP)은 제너 전압(VZ)에 트랜지스터(M5)의 문턱 전압의 합(VZ+VTH_M5)으로 결정된다.
트랜지스터(M3)가 턴 온 되고, 트랜지스터(M6)가 소스 팔로워로 동작할 때, 노드(N3)의 전압은 클램핑 전압(VCLAMP)에서 트랜지스터(M6)의 문턱 전압을 차감한 전압으로 결정된다. 즉, 펄스 신호(VGSS1)의 하이 레벨은 VCLAMP-VTH_M6가 된다. 그리고 클램핑 전압(VCLAMP)은 VZ+VTH_M5이고, 트랜지스터(M5)와 트랜지스터(M6)의 문턱 전압이 동일하다고 가정하면, 펄스 신호(VGSS1)의 하이 레벨은 제너 전압(VZ)에 따른다.
이와 같이, 실시 예에 따른 펄스 신호(VGSS1)의 하이 레벨을 제너 전압(VZ)으로 제어하여 종래에 비해 낮은 게이트 전압을 레벨 시프터에 공급할 수 있고, 소스 팔로워를 통해 빠르게 펄스 신호(VGSS1)를 빠르게 상승시켜 전달 지연을 감소시킬 수 있다.
레벨 시프터(30)는 펄스 신호(VGSS1)을 레벨을 시프트하여 신호(HSET)를 생성한다. 레벨 시프터(30)는 고전압 장치(LD1), 저항(R1), 및 제너 다이오드(31)를 포함한다. 실시 예에 따른 고전압 장치(LD1)는 LDMOS(Lateral Double diffused MOS)로 구현되어 있으나, 발명이 이에 한정되는 것은 아니다.
저항(R1)의 일단에는 전압(VB)이 공급되고, 저항(R1)의 타단은 고전압 장치(LD1)의 드레인에 연결되어 있다. 저항(R1)에 제너 다이오드(31)가 병렬 연결되어 있어, 저항(R1)의 양단 전압이 제너 다이오드(31)의 제너 전압을 넘지 않도록 클램핑 한다.
고전압 장치(LD1)의 게이트에는 펄스 신호(VGSS1)가 입력되고, 고전압 장치(LD1)의 소스는 그라운드에 연결되어 있다. 고전압 장치(LD1)가 펄스 신호(VGSS1)에 의해 턴 온 되면, 고전압 장치(LD1)를 통해 전류(ILD1)가 흐르고, 전압(VB)에서 저항(R1)의 양단 전압을 차감한 전압을 가지는 신호(HSET)가 생성된다. 고전압 장치(LD1)가 턴 오프일 때는, 신호(HSET)가 발생하지 않는다.
종래에 비해 펄스 신호(VGSS1)의 전압이 낮아져 고전압 장치(LD1)를 통해 흐르는 전류(ILD1)가 감소한다. 따라서 제1 레벨 시프터(30)의 소비 전력이 감소한다.
지금까지 도 3을 참조하여 설명한 제1 실시 예는 제2 펄스 생성기(25) 및 제2 레벨 시프터(35)에도 적용될 수 있다.
온도 보상부는 다양한 방식으로 변형될 수 있다.
예를 들어, 제1 실시 예에서 MOSFET인 트랜지스터(M5) 대신 BJT인 트랜지스터(Q1)이 사용될 수 있다.
도 4는 제2 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
제1 실시 예와 동일한 구성에 대해서는 동일한 도면 부호를 사용하였고, 중복되는 설명은 생략한다.
트랜지스터(Q1)의 컬렉터는 제너 다이오드(25)의 애노드에 연결되어 있고,컬렉터와 베이스가 연결되어 있으며, 에미터는 그라운드에 연결되어 있다. 트랜지스터(Q1)의 베이스-에미터 전압은 온도가 증가할수록 음의 온도 계수에 따라 감소한다. 따라서 온도 증가에 따른 제너 전압(VZ)의 증가를 트랜지스터(Q1)의 베이스-에미터 전압이 상쇄할 수 있다.
도 5는 제3 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
제1 실시 예와 동일한 구성에 대해서는 동일한 도면 부호를 사용하였고, 중복되는 설명은 생략한다.
온도 보상부(28)는 두 개의 다이오드(D1, D2)를 포함한다. 도 5에서는 일 예로 두 개의 다이오드(D1, D2)가 직렬 연결되어 있는 것으로 도시되어 있으나, 발명이 이에 한정되는 것은 아니다. 온도 보상부(28)를 구성하는 다이오드의 개수는 제너 다이오드(25)의 양의 온도 계수와 다이오드의 음의 온도 계수를 고려하여 적절하게 설정될 수 있다.
다이오드(D1)의 애노드는 제너 다이오드(25)의 애노드에 연결되어 있고, 다이오드(D1)의 캐소드는 다이오드(D2)의 애노드에 연결되어 있으며, 다이오드(D2)의 캐소드는 그라운드에 연결되어 있다.
두 개의 다이오드(D1, D2) 각각은 포워드 바이어스(forward bias)되었을 때, 애노드와 캐소스 사이에 포워딩 전압이 발생한다. 두 개의 다이오드(D1, D2) 각각의 포워딩 전압은 온도가 증가할수록 음의 온도 계수에 따라 감소한다. 따라서 온도 증가에 따른 제너 전압(VZ)의 증가를 두 개의 다이오드(D1, D2)의 포워딩 전압의 합으로 상쇄할 수 있다.
도 6은 제4 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
제4 실시 예에 따른 펄스 생성기는 클램핑 전압(VCLAMP)을 좀더 정확하게 제어하기 위해 전류원을 더 포함할 수 있다. 제4 실시 예에서 전류원(32)은 트랜지스터(M8)로 구현되었으나, 본 발명이 이에 한정되는 것은 아니다.
트랜지스터(M8)의 소스는 전압(VDD)에 연결되어 있고, 게이트에는 소정의 전압(VM)이 입력되며, 드레인은 인버터(22)의 트랜지스터(M3)의 소스에 연결되어 있다. 트랜지스터(M8)은 p 채널 트랜지스터로 구현되어 있으나, 발명이 이에 한정되는 것은 아니다.
앞서 설명한 제1 내지 제3 실시 예에서, 인버터(22)의 트랜지스터(M3)가 턴 온 되고, 트랜지스터(M3)를 통해 전류가 흐른다. 트랜지스터(M3)를 통해 흐르는 전류를 제어하기 위해서 트랜지스터(M3)의 온 저항을 조절할 수 있다. 예를 들어, 트랜지스터(M3)의 채널 폭 사이즈를 조절할 수 있다. 또는 별도의 저항을 트랜지스터(M3)와 노드(N2) 사이에 연결할 수 있다.
트랜지스터(M3)에 흐르는 전류는 제너 다이오드(25) 및 온도 보상부(29)의 트랜지스터(M5)를 통해 흐른다. 그러면, 클램핑 전압(VCLAMP)은 트랜지스터(M3)의 온 저항에 따라 변할 수 있다. 또는 별도의 저항이 연결된 경우 트랜지스터(M3)의 온 저항과 별도의 저항에 따라 변할 수 있다.
이를 좀더 정확하게 제어하기 위해 제4 실시 예에 따른 펄스 생성기(20)는 일정한 전류를 공급하는 전류원(32)을 더 포함할 수 있다.
트랜지스터(M3)가 온 상태일 때, 전류원(32)에 의해 트랜지스터(M3), 제너 다이오드(25), 및 트랜지스터(M5)에 흐르는 전류가 일정하게 된다. 그러면, 제너 전압(VZ)은 전류원(32)의 전류에 따르는 전압으로 일정하게 제어되고, 클램핑 전압(VCLAMP)도 일정하게 제어될 수 있다.
제4 실시 예에서 온도 보상부(29)는 도 3에 도시된 제1 실시 예의 온도 보상부(24)와 동일하게 구현되었으나, 발명이 이에 한정되는 것은 아니다. 도 4 및 도 5에 도시된 온도 보상부(27, 28) 중 어느 하나가 제4 실시 예에 적용될 수 있다.
지금까지 설명한 실시 예들에서 클램핑 기능을 위해 제너 다이오드를 사용하고 있으나 발명이 이에 한정되는 것은 아니다. 제너 다이오드 대신 직렬 연결된 복수의 다이오드 또는 전류원이 사용될 수 있다.
도 7은 제5 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 7에 도시된 바와 같이, 트랜지스터(M6)의 게이트에는 클램핑 전압(VCLAMP)을 결정하기 위한 클램핑 회로(33)가 연결되어 있다. 도 7에서는 클램핑 회로(33)가 직렬 연결된 3개의 다이오드(D1-D3)로 구현되어 있으나, 이는 일 예시일 뿐 발명이 이에 한정되는 것은 아니다.
3 개의 다이오드(D1-D3)가 포워드 바이어스될 때 3 개의 다이오드(D1-D3)의 포워드 전압들의 합에 따라 클램핑 전압(VCLAMP)이 제어된다. 따라서 복수의 다이오드의 개수를 조절하여 클램핑 전압(VCLAMP)을 제어할 수 있다.
이 때 온도 보상부(34)는 복수의 다이오드(D1-D3)의 온도 계수와 반대 극성을 가지는 소자를 이용하여 구현될 수 있고, 클램핑 회로(33)과 그라운드 사이에 연결될 수 있다.
도 8은 제6 실시 예에 따른 펄스 생성기를 나타낸 도면이다.
도 8에 도시된 바와 같이, 트랜지스터(M6)의 게이트에는 온도 보상 된 전류원(35)이 연결되어 있다. 트랜지스터(M3)가 턴 온 되어 전류원(35)의 전류가 그라운드로 싱크될 때, 전압(VDD)으로부터 소정 전압이 강하되어 노드(N2)의 전압이 결정된다. 즉, 전압(VDD)부터 노드(N2) 사이의 저항 성분과 전류원(35)의 전류에 의한 전압 강하가 발생한다.
이와 같이, 전류원(35)의 전류에 따라 전압 강하량이 조절되어 클램핑 전압(VCLAMP)이 결정된다. 제6 실시 예에 따른 전류원(35)은 정전류원일 수 있고, 온도 보상부가 필요하지 않을 수 있다.
도 9는 실시 예들에 따른 제1 및 제2 펄스 신호의 파형도이다.
도 9에 도시된 바와 같이, 시점 T1에 신호(HIN)가 상승하고, 시점 T3에 제1 펄스 신호(VGSS1)가 하이 레벨로 상승한다. 종래 기술에 따른 제1 펄스 신호(VGSS_P1)는 시점 T3에 비해 기간(PD1)만큼 지연된 시점 T5에 하이 레벨로 상승한다.
앞서 도 3 내지 도 8을 참조로 한 실시 예들에 따라 제2 펄스 생성기(25)가 구현될 수 있다. 그러면, 시점 T2에 신호(HIN)가 하강하고, 시점 T4에 제2 펄스 신호(VGSS2)가 하이 레벨로 상승한다. 종래 기술에 따른 제2 펄스 신호(VGSS_P2)는 시점 T4에 비해 기간(PD2)만큼 지연된 시점 T6에 하이 레벨로 상승한다.
이와 같이, 실시 예들에 따르면 레벨 시프터의 고전압 장치에 공급되는 게이트 전압이 낮을 뿐만 아니라 전달 지연도 개선된다.
도 10은 레벨 시프터에 흐르는 전류를 나타낸 파형도이다.
도 10에 도시된 바와 같이, 실시 예들에 따른 제1 및 제2 레벨 시프터(30, 35) 각각에 흐르는 전류(ILD1, ILD2) 각각의 피크는 종래 레벨 시프터에 흐르는 전류(IP1, IP2)에 비해 낮다.
시점 T7에 전류(IP1)가 급격히 상승하여 소정 기간 흐르는데, 실시 예에 따른 전류(ILD1)은 시점 T8에 상승하여 소정 기간 흐른다. 이 때, 전류(IP1)의 피크에 비해 전류(ILD1)의 피크가 낮다.
시점 T9에 전류(IP2)가 급격히 상승하여 소정 기간 흐르는데, 실시 예에 따른 전류(ILD2)은 시점 T10에 상승하여 소정 기간 흐른다. 이 때, 전류(IP2)의 피크에 비해 전류(ILD2)의 피크가 낮다.
이와 같이, 레벨 시프터에 흐르는 전류도 종래에 비해 낮으므로, 그 소비 전력 역시 실시 예들에 의해 개선될 수 있다.
레벨 시프터의 고전압 장치의 게이트-소스 전압이 낮을수록 SOA가 넓다. 즉, 고전압 장치의 게이트-소스 전압이 낮을수록 고전압 장치가 SOA를 벗어나 동작할 가능성이 낮아진다.
실시 예들에 따른 펄스 생성기에서 NMOS 및 클램프 인버터에 의해 낮은 레벨의 펄스 신호를 생성할 수 있고, NMOS 소스 팔로워를 통해 펄스 신호를 고전압 장치의 게이트에 전달한다. 소스 팔로워는 전압 버퍼로 사용하기에 적합하며, 밀러효과에 의해 입력 커패시턴스 값이 줄어들므로 전달 지연이 개선될 수 있다. 레벨 시프터의 고전압 장치의 게이트 전압이 낮아지므로 피크 전류가 감소하여 소비 전력이 개선되고, 종래에 비해 SOA를 벗어나 동작할 가능성이 낮아질 수 있다.
이상에서 본 발명의 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 숏펄스 생성기
20: 제1 펄스 생성기
25: 제2 펄스 생성기
30: 제1 레벨 시프터
35: 제2 레벨 시프터
40: 논리 개조부
21, 22: 인버터
23: 클램프 인버터
24, 27, 28, 29: 온도 보상부
25, 26, 31: 제너 다이오드
32, 35: 전류원
33: 클램핑 회로

Claims (23)

  1. 입력 펄스를 반전하여 출력하는 제1 인버터,
    상기 제1 인버터의 출력을 반전하여 출력하는 제2 인버터, 및
    상기 제2 인버터의 출력을 클램핑하여 클램핑 전압을 생성하고, 상기 클램핑 전압에 따라 동작하는 소스 팔로워를 통해 출력 펄스를 생성하는 클램프 인버터를
    포함하고,
    상기 클램프 인버터는,
    상기 제2 인버터의 출력에 연결되어 있는 제1 제너 다이오드; 및
    온도 변화에 의한 상기 클램핑 전압의 변화를 보상하기 위한 온도 보상부를 포함하고,
    상기 온도 보상부는 상기 제1 제너 다이오드의 애노드에 연결되어 있고, 온도 상승에 따른 상기 제1 제너 다이오드의 온도 계수와 반대 극성을 가지는,
    펄스 생성기.
  2. 제1항에 있어서,
    상기 제1 제너 다이오드는,
    상기 제2 인버터의 출력에 연결되어 있는 캐소드를 포함하고,
    상기 클램프 인버터는,
    상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 더 포함하는,
    펄스 생성기.
  3. 제2항에 있어서,
    상기 클램프 인버터는,
    상기 출력 노드와 그라운드 사이에 연결되어 있는 제2 제너 다이오드를 더 포함하는 펄스 생성기.
  4. 제2항에 있어서,
    상기 클램프 인버터는,
    상기 출력 노드와 그라운드 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭하는 제2 트랜지스터를 더 포함하는 펄스 생성기.
  5. 제4항에 있어서,
    상기 제1 및 제2 트랜지스터는 NMOS 트랜지스터인 펄스 생성기.
  6. 제1항에 있어서
    상기 온도 보상부는,
    그라운드에 연결되어 있는 제1 전극 및 상기 제1 제너 다이오드의 애노드에 연결되어 있는 제2 전극을 포함하고, 다이오드 연결되어 있는 제3 트랜지스터를 포함하는 펄스 생성기.
  7. 제6항에 있어서
    상기 제3 트랜지스터는 MOSFET인 펄스 생성기.
  8. 제6항에 있어서
    상기 제3 트랜지스터는 BJT인 펄스 생성기
  9. 제1항에 있어서
    상기 온도 보상부는,
    상기 제1 제너 다이오드의 애노드에 연결되어 있는 애노드를 포함하는 적어도 하나의 다이오드를 포함하는 펄스 생성기.
  10. 제2항에 있어서,
    상기 제2 인버터는,
    상기 제1 전압과 상기 제2 인버터의 출력 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭 동작하는 제2 트랜지스터, 및
    상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있고, 상기 제1 인버터의 출력에 따라 스위칭 동작하는 제3 트랜지스터를 포함하는 펄스 생성기.
  11. 제10항에 있어서,
    상기 제1 전압과 상기 제2 트랜지스터 사이에 연결되어 일정한 전류를 공급하는 전류원을 더 포함하는 펄스 생성기.
  12. 제11항에 있어서,
    상기 전류원은,
    상기 제1 전압에 연결되어 있는 제1 전극 및 상기 제2 트랜지스터에 연결되어 있는 제2 전극, 및 소정 전압이 입력되는 게이트를 포함하는 제4 트랜지스터를 포함하는 펄스 생성기.
  13. 제1항에 있어서,
    상기 클램프 인버터는,
    상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있는 복수의 다이오드, 및
    상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 포함하는 펄스 생성기.
  14. 제1항에 있어서,
    상기 클램프 인버터는,
    상기 제2 인버터의 출력과 그라운드 사이에 연결되어 있는 전류원, 및
    상기 제2 인버터의 출력에 연결되어 있는 게이트, 상기 클램프 인버터의 출력 노드에 연결되어 있는 제1 전극, 및 제1 전압에 연결되어 있는 제2 전극을 포함하고, 상기 소스 팔로워를 구현하는 제1 트랜지스터를 포함하는 펄스 생성기.
  15. 제1 제너 다이오드 및 소스 팔로워를 포함하고, 입력 펄스에 대응하는 신호를 상기 제1 제너 다이오드를 통해 클램핑하여 클램핑 전압을 생성하고, 상기 소스 팔로워는 상기 클램핑 전압에 따라 동작하여 출력 펄스를 생성하는 펄스 생성기, 및
    고전압과 그라운드 사이에 연결되어 있고, 상기 출력 펄스에 따라 스위칭 동작하여, 상기 출력 펄스를 레벨 시프트하여 출력하는 고전압 장치를 포함하는 레벨 시프터를 포함하고,
    상기 소스 팔로워는,
    상기 클램핑 전압이 입력되는 게이트, 상기 펄스 생성기의 출력 노드에 연결되어 있는 제1 전극, 및 전원 공급 전압에 연결되어 있는 제2 전극을 포함하는 제1 트랜지스터를 포함하고,
    상기 전원 공급 전압은 그라운드 레벨보다 높은 레벨을 가지는,
    구동 회로.
  16. 제15항에 있어서,
    상기 펄스 생성기는, 상기 제1 제너 다이오드의 캐소드에 상기 클랭핌 전압을 생성하는, 구동 회로.
  17. 제15항에 있어서,
    상기 제1 제너 다이오드의 캐소드에 상기 입력 펄스에 대응하는 신호가 공급되고,
    상기 펄스 생성기는,
    상기 제1 제너 다이오드의 애노드에 연결되어 있고, 상기 제1 제너 다이오드의 온도 계수 극성과 반대 극성을 가지는 온도 보상부를 더 포함하는 구동 회로.
  18. 제17항에 있어서,
    상기 온도 보상부는,
    그라운드에 연결되어 있는 제1 전극 및 상기 제1 제너 다이오드의 애노드에 연결되어 있는 제2 전극을 포함하고, 다이오드 연결되어 있는 제2 트랜지스터를 포함하는 구동 회로.
  19. 제17항에 있어서
    상기 온도 보상부는,
    적어도 하나의 다이오드를 포함하고,
    상기 적어도 하나의 다이오드의 애노드는 상기 제1 제너 다이오드의 애노드에 연결되어 있는 구동 회로.
  20. 제15항에 있어서,
    상기 펄스 생성기는,
    상기 전원 공급 전압과 상기 제1 제너 다이오드의 캐소드 사이에 연결되어 있고, 상기 입력 펄스가 반전된 신호에 따라 스위칭 동작하는 제2 트랜지스터, 및
    상기 전원 공급 전압과 상기 제2 트랜지스터 사이에 연결되어 일정한 전류를 공급하는 전류원을 더 포함하는 구동 회로.
  21. 삭제
  22. 삭제
  23. 삭제
KR1020150050485A 2014-04-30 2015-04-09 펄스 생성기 및 이를 포함하는 구동 회로 KR102156596B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/699,732 US9755625B2 (en) 2014-04-30 2015-04-29 Pulse generator and driving circuit comprising the same
US15/683,998 US10277212B2 (en) 2014-04-30 2017-08-23 Pulse generator and driving circuit comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461986261P 2014-04-30 2014-04-30
US61/986,261 2014-04-30

Publications (2)

Publication Number Publication Date
KR20150125569A KR20150125569A (ko) 2015-11-09
KR102156596B1 true KR102156596B1 (ko) 2020-09-16

Family

ID=54605036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050485A KR102156596B1 (ko) 2014-04-30 2015-04-09 펄스 생성기 및 이를 포함하는 구동 회로

Country Status (1)

Country Link
KR (1) KR102156596B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858646B2 (ja) 2017-05-29 2021-04-14 エルジー ディスプレイ カンパニー リミテッド タッチ検出装置及びタッチ検出方法
CN112953488B (zh) * 2021-02-20 2024-06-25 国家超级计算无锡中心 基于倍频原理的低功耗高侧驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343466B1 (ko) * 1999-12-27 2002-07-11 박종섭 고전압 구동회로
KR100862452B1 (ko) * 2006-07-10 2008-10-08 삼성전기주식회사 레벨 시프터

Also Published As

Publication number Publication date
KR20150125569A (ko) 2015-11-09

Similar Documents

Publication Publication Date Title
US10277212B2 (en) Pulse generator and driving circuit comprising the same
KR101541632B1 (ko) 반도체 스위치 소자의 구동 장치
US8222846B2 (en) Output circuit
JP5200140B2 (ja) ドライバ回路
JP5354417B2 (ja) レベルシフト回路
WO2013128746A1 (ja) 半導体装置およびハイサイド回路の駆動方法
JP4925841B2 (ja) 電力用半導体素子の駆動回路および電力変換装置
US20150171861A1 (en) Analog switches and methods for controlling analog switches
JP2013013044A (ja) ゲートドライブ回路
JP5733627B2 (ja) ゲートドライブ回路
US9444249B2 (en) Semiconductor driving device and semiconductor device
JP2008103895A (ja) 絶縁ゲート型デバイスの駆動回路
WO2016163142A1 (ja) 駆動回路
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
JP5530669B2 (ja) 半導体回路
US20160294384A1 (en) Electronic drive circuit and method
US9559668B2 (en) Drive circuit and semiconductor apparatus
JP7471285B2 (ja) ハーフブリッジＧａＮドライバ応用向けレベルシフタ
JP2015204661A (ja) 半導体素子駆動回路
KR102156596B1 (ko) 펄스 생성기 및 이를 포함하는 구동 회로
JP2008029155A (ja) 電圧駆動型素子の駆動回路
KR102209868B1 (ko) 출력 회로
US9318973B2 (en) Driving device
JP4768476B2 (ja) 自己消弧型半導体素子の駆動装置
JP2018074676A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant