KR102156270B1 - 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102156270B1
KR102156270B1 KR1020200040501A KR20200040501A KR102156270B1 KR 102156270 B1 KR102156270 B1 KR 102156270B1 KR 1020200040501 A KR1020200040501 A KR 1020200040501A KR 20200040501 A KR20200040501 A KR 20200040501A KR 102156270 B1 KR102156270 B1 KR 102156270B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
transistor
mode
circuit
Prior art date
Application number
KR1020200040501A
Other languages
English (en)
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020200040501A priority Critical patent/KR102156270B1/ko
Priority to KR1020200071592A priority patent/KR20210123178A/ko
Application granted granted Critical
Publication of KR102156270B1 publication Critical patent/KR102156270B1/ko
Priority to PCT/KR2020/014482 priority patent/WO2021201361A1/ko
Priority to US17/916,347 priority patent/US20230154387A1/en
Priority to CN202080098314.3A priority patent/CN115244605A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/163—Wearable computers, e.g. on a belt
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서는 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치를 개시한다. 본 명세서에 따른 서브 픽셀 구동 회로는, 발광 소자와 양전원 사이 또는 발광 소자와 음전원 사이를 연결하는 발광 소자 구동 라인; 상기 발광 소자 구동 라인 상에 직렬로 연결되며, PWM 신호에 온(on)되는 제1 트랜지스터; 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 서로 전기적으로 병렬 연결된 제1 전류 구동부 및 제2 전류 구동부; 및 상기 제1 전류 구동부 및 상기 제2 전류 구동부에 기준 전압을 인가하도록 연결된 기준 전압원과 상기 제2 전류 구동부 사이에 연결되며, 디스플레이 모드 선택 신호에 의해 온(on) 또는 오프(off)되는 제2 트랜지스터;를 포함할 수 있다.

Description

동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치{SUB-PIXEL DRIVING CIRCUIT CAPABLE OF OPERATING IN A LOW-QUALITY MODE AND A HIGH-DEFINITION MODE USING THE SAME PIXEL MEMORY AND A DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이에 관한 것이며, 보다 상세하게는 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 디스플레이 장치에 관한 것이다.
액티브 매트릭스 액정 디스플레이(active matrix liquid crystal display)는 다른 모든 픽셀들의 정보가 갱신되는 동안 빛을 발광하는 상태를 유지한다. 픽셀 내부에 메모리를 포함하는 디지털 방식의 경우, 1 프레임 동안 픽셀이 출력할 빛과 관련된 데이터를 저장하고, PWM(Pulse Width Modulation) 방식에 의해 밝기가 제어된다. 일반적으로 하나의 픽셀 내에는 3개 또는 4개의 발광소자(예: LED)가 포함되면, 각각의 발광소자를 서브 픽셀이라 부른다.
도 9는 종래 기술에 따른 서브 픽셀의 구동 회로도이다.
도 9를 참조하면, 서브 픽셀의 구동 회로도 및 신호 타이밍을 확인할 수 있다. 디지털 PWM 구동 방식의 픽셀의 경우, 일정 시간(pixel programing) 동안 픽셀메모리에 이미지 데이터가 저장된다. 그리고 상기 픽셀메모리에 저장된 이미지 데이터에 따라 1 프레임 내 발광 시간(On duty) 동안 서브 픽셀이 발광하게 되다. 이때, 서브 픽셀의 밝기는 PWM 방식에 의해 제어된다. PWM 제어를 위한 그레이 클럭(gray clock) 신호는, 도 9에 도시된 예시와 같이, 서브 픽셀의 구동 회로에 입력된다. 그레이 클럭 신호의 개수(MSB, MSB-1, MSB-2, ......, LSB) 는 이미지 데이터의 비트 수에 따라 정해진다. PWM 제어부는 픽셀내장메모리에 저장된 이미지 데이터에 따라 그레이 클럭 신호를 발광소자(LED)에 출력한다. 그 결과, 1 프레임 내 발광 시간(On duty) 동안 발광소자(LED)가 빛을 발산한다.
디스플레이의 색 깊이(color depth)는 발광소자(LED)가 1 프레임동안 발광 시간(On duty)을 얼마만큼 세밀하게 조절할 수 있는가와 연관된다. 따라서, 픽셀내장메모리의 비트 수에 따라 디스플레이의 색 깊이가 달라질 수 있다.
한편, 일반적인 픽셀내장메모리는 비트 수에 해당하는 SRAM(Static Random-Access Memory, SRAM) 셀로 구성된다. 따라서, 고화질의 디스플레이를 구현하기 위해 SRAM 셀의 개수가 많을 수록 전력 소모량이 증가하며, 픽셀 회로의 크기도 증가하며, 이를 제어하기 위한 데이터 전송 과정에도 더 많은 전력 및 회로가 요구된다.
대한민국 공개특허공보 제10-2017-0111788호
본 명세서는 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 명세서에 따른 서브 픽셀 구동 회로는, 발광 소자와 양전원 사이 또는 발광 소자와 음전원 사이를 연결하는 발광 소자 구동 라인; 상기 발광 소자 구동 라인 상에 직렬로 연결되며, PWM 신호에 온(on)되는 제1 트랜지스터; 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 서로 전기적으로 병렬 연결된 제1 전류 구동부 및 제2 전류 구동부; 및 상기 제1 전류 구동부 및 상기 제2 전류 구동부에 기준 전압을 인가하도록 연결된 기준 전압원과 상기 제2 전류 구동부 사이에 연결되며, 디스플레이 모드 선택 신호에 의해 온(on) 또는 오프(off)되는 제2 트랜지스터;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 전류 구동부는, 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원에 의해 온(on)되는 제3 트랜지스터; 및 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 기준 전압에 의해 온(on)되는 제4 트랜지스터;를 포함할 수 있다. 그리고 본 명세서의 일 실시예에 따르면, 상기 제2 전류 구동부는, 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원에 의해 온(on)되는 제5 트랜지스터; 및 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 제2 트랜지스터가 온(on)될 때 상기 기준 전압에 의해 온(on)되는 제6 트랜지스터;를 포함할 수 있다.
이 때, 상기 제2 트랜지스터는, 기준 전압원과 상기 제6 트랜지스터 사이에 연결될 수 있다.
본 명세서에 따른 서브 픽셀 구동 회로는, 상기 양전원과 상기 제6 트랜지스터 사이에 연결되고, 상기 디스플레이 모드 선택 신호에 의해 온(on) 또는 오프(off)되는 제7 트랜지스터;를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1, 제4, 제6 및 제7 트랜지스터는 P-타입 모스펫이고, 상기 제2, 제3 및 제5 트랜지스터는 N-타입 모스펫일 수 있다.
본 명세서에 따른 서브 픽셀 구동 회로는, 서브 픽셀 구동 회로; 발광 소자; 상기 발광 소자의 구동과 관련된 데이터를 저장하는 픽셀 메모리; 및
상기 발광 소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부;를 포함하는 서브 픽셀 회로의 일 구성 요소가 될 수 있다.
이 경우, 상기 픽셀 메모리는, 상기 발광 소자의 구동과 관련된 5 bits의 데이터를 저장하기 위한 5개의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀일 수 있다.
상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이 장치는, 복수의 서브 픽셀 회로를 포함하는 디스플레이 패널; 각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 스캔라인들 중 행 방향으로 배열된 서브 픽셀 회로들을 순차적으로 구동시키는 스캔구동회로; 각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 데이터라인들을 통해 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 출력하는 데이터구동회로; 서브 픽셀의 밝기 조절을 위해 폭이 조절된 펄스 신호(이하 '그레이 클럭 신호')를 각 서브 픽셀 회로에 포함된 PWM 제어부에 출력하는 그레이 클럭 신호 출력 회로; 및 상기 스캔구동회로, 상기 데이터구동회로 및 상기 그레이 클럭 신호 출력 회로를 제어하는 신호를 출력하고, 상기 복수의 서브 픽셀 회로에 포함된 제2 트랜지스터에 디스플레이 모드 선택 신호를 출력하는 타이밍 제어 회로;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 타이밍 제어 회로는, 기본 화질 모드인 제1 모드일 때, 1 프레임 구간 안에서 상기 제2 트랜지스터가 온(on)되도록 상기 디스플레이 모드 선택 신호를 출력하고, 고화질 모드인 제2 모드일 때, 1 프레임에 포함된 2개의 서브 프레임 중 어느 하나의 서브 프레임 구간 안에서 상기 제2 트랜지스터가 온(on)되고 나머지 서브 프레임 구간 안에서 상기 제2 트랜지스터가 오프(off)되도록 하는 상기 디스플레이 모드 선택 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 타이밍 제어 회로는, 상기 제1 모드일 때, 미리 설정된 시간(T) 동안 상기 그레이 클럭 신호를 출력하도록 상기 그레이 클럭 신호 출력 회로에 제어 신호를 출력하고, 상기 제2 모드일 때, 각 서브 프레임 구간 안에서
Figure 112020034669318-pat00001
T 동안 상기 그레이 클럭 신호를 출력하도록 상기 그레이 클럭 신호 출력 회로에 제어 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 타이밍 제어 회로는, 상기 제1 모드일 때 상기 그레이 클럭 신호 출력 회로가
Figure 112020034669318-pat00002
(k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호를 출력하고, 상기 제2 모드일 때 상기 그레이 클럭 신호 출력 회로가
Figure 112020034669318-pat00003
(k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호를 출력하도록 제어 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 타이밍 제어 회로는, 상기 제1 모드일 때, 상기 데이터구동회로가 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 1회 출력하도록 제어 신호를 출력하고, 상기 제2 모드일 때, 상기 데이터구동회로가 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 각 서브 프레임 구간에 대응하여 2회 출력하도록 제어 신호를 출력할 수 있다.
본 명세서에 따른 디스플레이 장치는, 디스플레이 장치; 상기 디스플레이 장치에 전력을 공급하는 제1 전력 공급원; 및 상기 디스플레이 장치에 표시되는 이미지와 관련된 데이터(이하 '이미지 데이터')를 전송하는 호스트 장치로부터 이미지 데이터를 수신하여 상기 타이밍 제어 회로에 제공하는 통신 모듈;을 포함하는 웨어러블 디바이스의 일 구성 요소가 될 수 있다.
이 경우, 상기 통신 모듈은, 상기 호스트 장치와 무선 통신을 통해 이미지 데이터를 수신할 수 있다. 또한, 상기 호스트 장치는, 제2 전원 공급원으로부터 전력을 공급받을 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 일 측면에 따르면, 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 디스플레이 장치를 제공할 수 있다.
본 명세서의 다른 측면에 따르면, 동일한 화질을 제공하는 종래 디스플레이 패널에 비해 픽셀 메모리가 차지하는 공간이 더 작은 디스플레이 패널을 제공할 수 있다.
본 명세서의 또 다른 측면에 따르면, 고화질 영상이 필요한 경우에만 선택적으로 동작 가능하여 전력 소모를 종래 디스플레이 패널에 비해 감소시킬 수 있다. 따라서, 디스플레이 장치가 필요하면서도 배터리 용량이 제한되는 웨어러블 디바이스에 보다 효율적인 전력 관리가 가능하다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 서브 픽셀 구동 회로의 회로도이다.
도 2는 디스플레이 모드 선택 신호가 로직 하이일 때 회로 동작 참고도이다.
도 3은 디스플레이 모드 선택 신호가 로직 로우일 때 회로 동작 참고도이다.
도 4는 본 명세서에 따른 서브 픽셀 회로의 구성을 간략하게 도시한 블럭도이다.
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 도시한 블럭도이다.
도 6은 제1 모드 및 제2 모드에 따라 발광 소자가 발광하는 시간에 대한 참고도이다.
도 7은 본 명세서에 따른 디스플레이 장치(100)를 포함하는 웨어러블 디바이스의 예시도이다.
도 8은 제1 모드와 제2 모드로 동작되는 스마트 글라스의 예시 상황도이다.
도 9는 종래 기술에 따른 서브 픽셀의 구동 회로도이다.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화되고, N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 본 명세서의 일 실시예에 따른 서브 픽셀 구동 회로의 회로도이다.
도 1을 참조하면, 발광 소자(LED)를 확인할 수 있다. 일반적으로 하나의 픽셀 내에는 3개 또는 4개의 발광소자(예: LED)가 포함되며, 각각의 발광소자를 서브 픽셀이라 한다. 본 명세서에 따른 서브 픽셀 구동 회로(10)는 상기 발광 소자(LED)를 동작시키기 위한 회로이다. 본 명세서에 따른 서브 픽셀 구동 회로(10)는 발광 소자(LED)와 양전원(VDD) 사이 또는 발광 소자(LED)와 음전원 사이(VEE)를 연결하는 발광 소자 구동 라인을 포함할 수 있다. 도 1에 도시된 예시에는, 서브 픽셀 구동 회로(10)가 발광 소자(LED)와 양전원(VDD) 사이를 연결하는 발광 소자 구동 라인으로 도시되어 있다.
본 명세서에 따른 서브 픽셀 구동 회로(10)는 제1 트랜지스터(T1), 제1 전류 구동부(11), 제2 전류 구동부(12) 및 제2 트랜지스터(T2)를 포함할 수 있다. 상기 제1 트랜지스터(T1)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, PWM 신호에 온(on)될 수 있다. 상기 제1 전류 구동부(11) 및 제2 전류 구동부(12)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 서로 전기적으로 병렬 연결될 수 있다. 상기 제2 트랜지스터(T2)는 기준 전압원(미도시)과 상기 제2 전류 구동부(12) 사이에 연결되며, 디스플레이 모드 선택 신호(VMODE)에 의해 온(on) 또는 오프(off)될 수 있다. 상기 기준 전압원은 상기 제1 전류 구동부(11) 및 상기 제2 전류 구동부(12)에 기준 전압(VREF)을 인가하도록 연결될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 전류 구동부(11)는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 포함할 수 있다. 상기 제3 트랜지스터(T3)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원(VDD)에 의해 온(on)될 수 있다. 상기 제4 트랜지스터(T4)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 기준 전압에 의해 온(on)될 수 있다. 한편, 상기 기준 전압(VREF)은 상기 제4 트랜지스터(T4)의 게이트 단자에 인가되어 상기 제4 트랜지스터(T4)가 온(on)되도록 하는 전압 값을 가질 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제2 전류 구동부(12)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 포함할 수 있다. 상기 제5 트랜지스터(T5)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원(VDD)에 의해 온(on)될 수 있다. 상기 제6 트랜지스터(T6)는 상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 제2 트랜지스터(T2)가 온(on)될 때 상기 기준 전압(VREF)에 의해 온(on)될 수 있다. 이 때, 상기 제2 트랜지스터(T2)는 기준 전압원과 상기 제6 트랜지스터(T6) 사이에 연결될 수 있다. 한편, 상기 기준 전압(VREF)은 상기 제6 트랜지스터(T6)의 게이트 단자에 인가되어 상기 제6 트랜지스터(T6)가 온(on)되도록 하는 전압 값을 가질 수 있다.
본 명세서의 일 실시예에 따른 서브 픽셀 구동 회로(10)는 제7 트랜지스터(T7)를 더 포함할 수 있다. 상기 제7 트랜지스터(T7)는 상기 양전원(VDD)과 상기 제6 트랜지스터(T6) 사이에 연결되고, 상기 디스플레이 모드 선택 신호(VMODE)에 의해 온(on) 또는 오프(off)될 수 있다.
본 명세서의 일 실시예에 따른 서브 픽셀 구동 회로(10)의 동작을 보다 구체적으로 이해할 수 있도록 제1 트랜지스터(T1), 제4 트랜지스터(T4), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 P-타입 모스펫(P-type MOSFET)이고, 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 N-타입 모스펫(N-type MOSFET)인 실시예를 기준으로 설명하겠다.
이하에서 보다 자세히 설명하겠지만, 본 명세서에 따른 서브 픽셀 구동 회로(10)는 2가지 모드(mode)에서 동작할 수 있다. 제1 모드는 '기본 화질 모드'이고, 제2 모드는 '고화질 모드'이다. 상기 기본 화질 모드는 상기 고화질 모드에 비해 상대적으로 저화질 화면을 표시할 때 동작하는 모드이다. 상기 제1 모드에서 상기 디스플레이 모드 선택 신호(VMODE)는 로직 하이(Logic High) 신호가 입력되고, 상기 제2 모드에서 상기 디스플레이 모드 선택 신호(VMODE)는 로직 하이(Logic High)와 로직 로우(Logic Low) 신호가 입력될 수 있다.
우선, 상기 디스플레이 모드 선택 신호(VMODE)로 로직 하이(Logic High)가 입력될 때부터 설명하겠다. 도 2는 디스플레이 모드 선택 신호가 로직 하이일 때 회로 동작 참고도이다. 상기 제1 트랜지스터(T1)는 PWM 신호(VPWM)의 로직 하이 또는 로직 로우일 때 온(on) 또는 오프(off)될 수 있다. 상기 제2 트랜지스터(T2)는 상기 디스플레이 모드 선택 신호(VMODE)가 로직 하이(Logic High)이므로 온(on) 상태가 된다. 상기 제3 트랜지스터(T3)의 게이트 단자가 상기 양전원(VDD)에 연결되어 있으므로, 상기 제3 트랜지스터(T3)는 상기 양전원(VDD)에 의해 온(on) 상태가 된다. 상기 제4 트랜지스터(T4)의 게이트 단자에 상기 기준 전압(VREF)이 인가되므로, 상기 제4 트랜지스터(T4)는 기준 전압에 의해 온(on) 상태가 된다. 상기 제5 트랜지스터(T5)의 게이트 단자가 상기 양전원(VDD)에 연결되어 있으므로, 상기 제5 트랜지스터(T5)는 상기 양전원(VDD)에 의해 온(on) 상태가 된다. 상기 제6 트랜지스터(T6)의 게이트 단자는 상기 제2 트랜지스터(T2)에 연결되어 있고, 상기 제2 트랜지스터(T2)는 온(on) 상태이기 때문에, 상기 제6 트랜지스터(T6)의 게이트 단자에 상기 기준 전압(VREF)이 인가되어, 상기 제6 트랜지스터(T6)는 온(on) 상태가 된다. 상기 제7 트랜지스터(T7)는 상기 디스플레이 모드 선택 신호(VMODE)가 로직 하이(Logic High)이므로 오프(off) 상태가 된다. 정리하면, 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 모두 온(on) 상태이다. 따라서, 상기 제1 전류 구동부(11)와 상기 제2 전류 구동부(12) 모두에 구동 전류가 흐르게 된다. 상기 제1 전류 구동부(11)에 흐르는 전류를 'I1'이라 하고 상기 제2 전류 구동부(12)에 흐르는 전류를 'I2'이라 할 때, 상기 발광 소자(LED)에 인가되는 전류는 'ITotal=I1 + I2'이 된다.
다음으로, 상기 디스플레이 모드 선택 신호(VMODE)로 로직 하이(Logic Low)가 입력될 때부터 설명하겠다. 도 3은 디스플레이 모드 선택 신호가 로직 로우일 때 회로 동작 참고도이다. 상기 제1 트랜지스터(T1)는 PWM 신호(VPWM)의 로직 하이 또는 로직 로우일 때 온(on) 또는 오프(off)될 수 있다. 상기 제2 트랜지스터(T2)는 상기 디스플레이 모드 선택 신호(VMODE)가 로직 하이(Logic Low)이므로 오프(off) 상태가 된다. 상기 제3 트랜지스터(T3)의 게이트 단자가 상기 양전원(VDD)에 연결되어 있으므로, 상기 제3 트랜지스터(T3)는 상기 양전원(VDD)에 의해 온(on) 상태가 된다. 상기 제4 트랜지스터(T4)의 게이트 단자에 상기 기준 전압(VREF)이 인가되므로, 상기 제4 트랜지스터(T4)는 기준 전압에 의해 온(on) 상태가 된다. 상기 제5 트랜지스터(T5)의 게이트 단자가 상기 양전원(VDD)에 연결되어 있으므로, 상기 제5 트랜지스터(T5)는 상기 양전원(VDD)에 의해 온(on) 상태가 된다. 상기 제6 트랜지스터(T6)의 게이트 단자는 상기 제2 트랜지스터(T2)에 연결되어 있고, 상기 제2 트랜지스터(T2)는 오프(off) 상태이기 때문에, 상기 제6 트랜지스터(T6)의 게이트 단자에 상기 기준 전압(VREF)이 인가되지 않아서, 상기 제6 트랜지스터(T6)는 오프(off) 상태가 된다. 상기 제7 트랜지스터(T7)는 상기 디스플레이 모드 선택 신호(VMODE)가 로직 로우(Logic Low)이므로 온(on) 상태가 된다. 상기 제7 트랜지스터(T7)의 온(on) 상태로 인해, 상기 양전원(VDD)이 상기 제6 트랜지스터(T6)의 게이트 단자에 인가될 수 있고, 이를 통해 제6 트랜지스터(T6)의 게이트 단자 전압이 플로팅(Floating)되지 않고, 확실하게 상기 제6 트랜지스터(T6)를 오프(off) 시킬 수 있다. 정리하면, 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)은 온(on) 상태이지만, 상기 제6 트랜지스터(T6)는 오프(off) 상태이다. 따라서, 상기 제1 전류 구동부(11)에만 구동 전류(I1)가 흐르고 상기 제2 전류 구동부(12)에는 구동 전류(I2)가 흐르지 않는다. 상기 발광 소자(LED)에 인가되는 전류는 'ITotal=I1'이 된다.
앞서 간단하게 언급하였듯이, 상기 제1 모드에서 상기 디스플레이 모드 선택 신호(VMODE)는 로직 하이(Logic High) 신호가 입력된다. 따라서, 상기 제1 모드로 동작하는 동안 'ITotal=I1 + I2'의 전류가 상기 발광 소자(LED)에 인가될 수 있다. 그리고 상기 제2 모드에서 상기 디스플레이 모드 선택 신호(VMODE)는 로직 하이(Logic High)와 로직 로우(Logic Low) 신호가 입력될 수 있다. 따라서, 상기 제2 모드로 동작하는 동안 'ITotal=I1 + I2'와 'ITotal=I1'의 전류가 상기 발광 소자(LED)에 인가될 수 있다. 상기 제1 전류 구동부(11)와 상기 제2 전류 구동부(12)를 구성하는 트랜지스터의 물리적 특성이 동일하다면, 상기 제1 전류 구동부(11)와 상기 제2 전류 구동부(12)는 같은 기준 전압(VREF)이 인가되므로, 'I1 = I2'이다. 따라서, 상기 제1 모드는 일정한 시간 동안 전류량이 변화하지 않고 동일한 'ITotal=2I1'의 전류가 흐르는 모드이다. 그리고 상기 제2 모드는 일정 시간 동안 동일한 'ITotal=2I1'의 전류가 흐르다가, 다시 일정 시간 동안 'ITotal=I1'의 전류가 흐르는 즉, 전류량이 변화하는 모드이다. 상기 제1 모드의 특징과 제2 모드의 특징을 이용하여 두 가지 화질 모드(저화질/고화질)로 동작하는 디스플레이의 기본 원리를 제공할 수 있다.
한편, 본 명세서에 따른 서브 픽셀 구동 회로(10)는 서브 픽셀 회로의 일 구성요소가 될 수 있다.
도 4는 본 명세서에 따른 서브 픽셀 회로의 구성을 간략하게 도시한 블럭도이다.
도 4를 참조하면, 본 명세서에 따른 서브 픽셀 회로(40)는 서브 픽셀 구동 회로(10), 발광 소자(LED), 픽셀 메모리(20) 및 PWM 제어부(30)를 포함할 수 있다.
상기 서브 픽셀 구동 회로(10)는 앞서 도 1 내지 도 3을 참조하여 설명하였으므로 반복적인 설명은 생략하겠다.
상기 발광 소자(LED)는 발광다이오드(LED)일 수 있다. 상기 발광 다이오드는 적색(R), 녹색(G), 청색(B) 또는 백색(W)일 수 있으며, 그 외 다양한 색상을 가질 수 있다. 또한 상기 발광 다이오드(LED)는 마이크로 LED(일반적으로 넓이가 1~100μm인 LED) 또는 OLED가 될 수 있다. 상기 발광 소자의 종류에 의해 본 명세서에 따른 서브 픽셀 회로(40)가 제한되지 않는다.
상기 픽셀 메모리(20)는 상기 발광 소자(LED)의 구동과 관련된 데이터를 저장할 수 있다. 상기 PWM 제어부(30)는 상기 발광 소자(LED)의 밝기 제어를 위한 신호를 처리할 수 있다. 본 명세서에 따른 서브 픽셀 회로(40)는 픽셀 내부에 메모리를 가진 MIP(Memory-In-Pixel) 픽셀로서, 1 프레임동안 픽셀 메모리에 저장된 데이터에 따른 밝기로 발광 소자의 빛을 발광하는 능동형 구동방식(Active Matrix)의 디스플레이 패널에 사용되는 서브 픽셀입니다. 이때, 서브 픽셀의 밝기는 PWM 신호에 의해 제어되며, PWM 제어 알고리즘은 당업자에게 공지의 기술인바 상세한 설명은 생략하도록 한다.
본 명세서의 일 실시예에 따르면, 상기 픽셀 메모리(20)는 상기 발광 소자(LED)의 구동과 관련된 5 bits의 데이터를 저장하기 위한 5개의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀을 포함할 수 있다. 디스플레이의 색 깊이(color depth)는 픽셀 메모리의 비트 수에 달라질 수 있다. 일반적으로 널리 사용되는 256 color 디스플레이는 픽셀 메모리가 8bits인 경우이다. 고해상도를 위해 16bits 메모리를 사용하기도하면, 8bits에서 발생하는 감마 보정을 위해 10bits 메모리를 사용할 수도 있다. 본 명세서에서는 10bits 메모리를 사용하는 디스플레이 패널보다 메모리가 절반인 5bits 메모리를 사용하는 디스플레이 패널을 예시로 설명하도록 하겠다. 메모리의 크기가 절반임에도 불구하고, 어떻게 10bits 메모리를 사용하는 디스플레이 패널과 동일한 화질을 구현할 수 있는지, 그리고 어떻게 전력 소모를 최소화 시킬 수 있는지 설명하겠다.
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치의 구성을 개략적으로 도시한 블럭도이다.
도 5를 참조하면, 본 명세서에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 스캔구동회로(120), 데이터구동회로(130), 그레이 클럭 신호 출력 회로(140) 및 타이밍 제어 회로(150)를 포함할 수 있다.
상기 디스플레이 패널(110)은 본 명세서에 따른 복수의 서브 픽셀 회로(40)를 포함할 수 있다. 3개 또는 4개의 서브 픽셀 회로(40)가 모여서 하나의 픽셀(pixel, PX)을 구성할 수 있다. 상기 복수의 픽셀(PX)들은 m X n(m, n은 자연수)개가 매트릭스(matrix) 형태로 배열될 수 있다. 다만, 상기 복수의 픽셀들이 배열되는 패턴은 지그재그 형 등 실시예에 따라 다양한 패턴으로 배열될 수 있다.
디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Valve), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 본 명세서에서는 일 예로 LED 디스플레이 패널을 설명하겠다.
각각의 픽셀(PX)은 복수의 서브픽셀들을 구동시키는 픽셀회로를 포함할 수 있다. 상기 픽셀회로는 상기 스캔구동회로(120) 및/또는 데이터구동회로(130)에서 출력된 제어 신호에 의해 서브 픽셀 회로(40)를 턴온 또는 턴오프 동작을 구동시킬 수 있다. 상기 서브 픽셀 회로(40)는 적어도 하나의 박막 트랜지스터 포함하여 반도체 웨이퍼 상에 적층 구조에 의해 구현될 수 있다.
상기 디스플레이 패널(110)은 행(raw) 방향으로 배열된 스캔 라인들(SL1~SLm) 및 열(column) 방향으로 배열된 데이터 라인들(DL1~DLn)을 포함할 수 있다. 상기 스캔 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)의 교차 지점에 픽셀(PX)들이 위치할 수 있다. 각 픽셀(PX)은 어느 하나의 스캔 라인(SLk) 및 어느 하나의 데이터 라인(DLk)과 연결될 수 있다. 상기 스캔 라인들(SL1~SLm)은 상기 스캔구동회로(120)에 연결되고, 상기 데이터 라인들(DL1~DLn)은 상기 데이터구동회로(130)에 연결될 수 있다.
상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm)을 통해서 각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 스캔라인들 중 행 방향으로 배열된 서브 픽셀 회로들을 순차적으로 구동시킬 수 있다. 예를 들어, 제1 스캔 구동 시간 동안 제1 스캔 라인(SL1)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 시간 동안 제2 스캔 라인(SL2)에 연결된 픽셀들이 구동할 수 있다. 본 명세서에 따른 스캔구동회로(120)의 동작은 이후에 보다 자세히 설명하겠다.
상기 데이터구동회로(130)는 상기 데이터 라인들(DL1~DLn)을 통해서 각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 데이터라인들을 통해 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호(계조(gradation)와 관련된 신호)를 출력할 수 있다. 하나의 데이터 라인은 종 방향으로 다수의 픽셀들과 연결되어 있지만, 상기 스캔구동회로(120)에 의해 선택된 스캔 라인과 연결된 픽셀들에게만 계조와 관련된 신호가 입력될 수 있다.
상기 그레이 클럭 신호 출력 회로(140)는 서브 픽셀의 밝기 조절을 위해 폭이 조절된 펄스 신호(이하 '그레이 클럭 신호')를 각 서브 픽셀 회로에 포함된 PWM 제어부(30)에 출력할 수 있다.
상기 타이밍 제어 회로(150)는 상기 스캔구동회로(120), 상기 데이터구동회로(130) 및 상기 그레이 클럭 신호 출력 회로(140)를 제어하는 신호를 출력할 수 있다. 상기 타이밍 제어 회로(150), 상기 스캔구동회로(120), 상기 데이터구동회로(130) 및 상기 그레이 클럭 신호 출력 회로(140)의 동작 알고리즘은 당업자에게 널리 알려진 기술이므로 상세한 설명은 생략하도록 하겠다. 종래 디스플레이 장치와 달리, 상기 타이밍 제어 회로(150)는 상기 복수의 서브 픽셀 회로(40)에 포함된 제2 트랜지스터(T2)에 디스플레이 모드 선택 신호(VMODE)를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 디스플레이 모드 선택 신호(VMODE)는 기본 화질 모드인 제1 모드 신호와 고화질 모드인 제2 모드 신호일 수 있다. 본 명세서에서 '고화질 모드'란 상기 기본 화질 모드에 비해 상대적으로 색 깊이(color depth)가 더 깊은 화질을 의미한다.
도 6은 제1 모드 및 제2 모드에 따라 발광 소자가 발광하는 시간에 대한 참고도이다.
도 6의 (a)는 제1 모드(기본 화질 모드)에서 발광 소자의 동작 시간(On time)에 관한 타이밍도이고, 도 6의 (b)는 제2 모드(고화질 모드)에서 발광 소자의 동작 시간(On time)에 관한 타이밍도이다.
제1 모드와 제2 모드는 동일한 프레임 구간을 가질 수 있다. 이때, 상기 제2 모드는 1 프레임에 포함된 2개의 서브 프레임(SF)으로 구성될 수 있다. 상기 2개의 서브 프레임(SF)은 각각 '제1 서브 플레임(SF1)'과 '제2 서브 플레임(SF2)'로 호칭하겠다.
본 명세서에 따른 상기 타이밍 제어 회로(150)는, 기본 화질 모드인 제1 모드일 때, 1 프레임 구간 안에서 상기 제2 트랜지스터(T2)가 온(on)되도록 상기 디스플레이 모드 선택 신호(VMODE)를 출력할 수 있다. 그리고 본 명세서에 따른 상기 타이밍 제어 회로(150)는, 고화질 모드인 제2 모드일 때, 1 프레임에 포함된 2개의 서브 프레임 중 어느 하나의 서브 프레임(예: SF1) 구간 안에서 상기 제2 트랜지스터(T2)가 온(on)되고 나머지 서브 프레임(예: SF2) 구간 안에서 상기 제2 트랜지스터(T2)가 오프(off)되도록 하는 상기 디스플레이 모드 선택 신호(VMODE)를 출력할 수 있다.
또한, 상기 타이밍 제어 회로(150)는, 상기 제1 모드일 때, 미리 설정된 시간(T) 동안 상기 그레이 클럭 신호(GC1 ~ GC5)를 출력하도록 상기 그레이 클럭 신호 출력 회로(140)에 제어 신호를 출력할 수 있다. 그리고, 상기 타이밍 제어 회로(150)는, 상기 제2 모드일 때, 각 서브 프레임 구간 안에서
Figure 112020034669318-pat00004
T 동안 상기 그레이 클럭 신호(GC1 ~ GC5)를 출력하도록 상기 그레이 클럭 신호 출력 회로(140)에 제어 신호를 출력할 수 있다. 참고로, 상기 그레이 클럭 신호(GC1 ~ GC5)가 모두 모이면, 상기 발광 소자의 동작 시간(On time)이 된다.
상기 타이밍 제어 회로(150)의 제어 알고리즘에 의해 제1 모드(기본 화질 모드)와 제2 모드(고화질 모드)에서 1 프레임 동안 발광 소자(LED)에 흐르게 되는 전하량(Q)을 알아보도록 하겠다. 먼저, 제1 모드에서 상기 제2 트랜지스터(T2)가 온(on)되므로 발광 소자(LED)에 흐르는 전류는 '2I1'이다. 그리고 제1 모드에서 상기 발광 소자(LED)의 동작 시간(On time)은 'T'이다. 따라서 제1 모드에서 1 프레임 동안 발광 소자(LED)에 흐르게 되는 전하량(Q)은 '2I1 X T'이다. 반면, 제2 모드에서 제1 서브 프레임 구간 안에서 상기 발광 소자(LED)의 동작 시간(On time)은 '
Figure 112020034669318-pat00005
T'이고, 이때 발광 소자(LED)에 흐르는 전류는 '2I1'이다. 제2 모드에서 제2 서브 프레임 구간 안에서 상기 발광 소자(LED)의 동작 시간(On time)은 '
Figure 112020034669318-pat00006
T'이고, 이때 발광 소자(LED)에 흐르는 전류는 'I1'이다. 따라서 제2 모드에서 1 프레임 동안 발광 소자(LED)에 흐르게 되는 전하량(Q)은 '(2I1 X
Figure 112020034669318-pat00007
T) + (I1 X
Figure 112020034669318-pat00008
T) = 2I1 X T'이다. 즉, 제1 모드와 제2 모드에서 1 프레임 동안 발광 소자(LED)에 흐르는 전하량(Q)는 동일하다. 다만, 제2 모드 즉, 고화질 모드에서는 2개의 서브 프레임(SF)을 통해 더 다양한 밝기를 표현할 수 있는바, 색 깊이가 더 깊은 영상을 출력할 수 있다. 다시 말해서, 동일한 픽셀 메모리(20)를 이용하여 저화질과 고화질 영상을 모두 표현할 수 있다.
이를 위해, 상기 타이밍 제어 회로(150)는 상기 제1 모드일 때 상기 그레이 클럭 신호 출력 회로(140)가
Figure 112020034669318-pat00009
(k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호(GC1 ~ GC5)를 출력하도록 제어 신호를 출력할 수 있다. 그리고 상기 타이밍 제어 회로(150)는 상기 제2 모드일 때 상기 그레이 클럭 신호 출력 회로(140)가
Figure 112020034669318-pat00010
(k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호(GC1 ~ GC5)를 출력하도록 제어 신호를 출력할 수 있다.
또한, 상기 타이밍 제어 회로(150)는 상기 제1 모드일 때, 상기 데이터구동회로(130)가 각 픽셀 메모리(20)에 각 발광 소자의 구동과 관련된 신호를 1회 출력하도록 제어 신호를 출력할 수 있다. 그리고 상기 타이밍 제어 회로(150)는 상기 제2 모드일 때, 상기 데이터구동회로(130)가 각 픽셀 메모리(20)에 각 발광 소자의 구동과 관련된 신호를 각 서브 프레임 구간에 대응하여 2회 출력하도록 제어 신호를 출력할 수 있다.
본 명세서에 따른 디스플레이 장치(100)가 동일한 크기의 픽셀 메모리(20)를 이용하여 저화질과 고화질 영상을 모두 표현할 수 있을 뿐만 아니라, 디스플레이 패널의 제조 비용을 낮출 수 있는 효과도 있다. 예를 들어, 종래 10bits의 메모리 셀을 가진 픽셀 회로를 제조하는 것에 비해 절반인 5bits의 메모리 셀을 가진 픽셀 회로로 디스플레이 패널을 제조할 때 비용이 절감되는 것은 자명하다. 비용뿐만 아니라, 디스플레이 패널의 제조 공정도 보다 간소화시킬 수 있다.
또한, 디스플레이 장치가 사용되는 환경에 따라 저전력 구동이 가능할 수 있다. 예를 들어, 대부분을 저화질 영상을 출력하고 가끔 고화질 영상의 출력이 필요한 환경을 가정해보겠다. 상대적으로 사용량이 적은 고화질 영상 출력을 위해 메모리 셀의 크기를 과도하게 설계할 필요도 없으며, 당연히 불필요한 전력 소모도 방지할 수 있다. 따라서, 디스플레이 장치에 전력을 공급하는 것이 제한된 환경에서 보다 효율적인 사용이 가능하다.
디스플레이 장치에 전력 공급이 제한된 환경은, 예를 들어, 휴대용 장치와 같이 배터리를 통해 전력을 공급받는 경우이다. 특히, 웨어러블 디바이스와 같이 배터리의 크기 또는 무게가 특히 제한되는 환경에서 본 명세서에 따른 디스플레이 장치(100)는 보다 효율적일 수 있다.
도 7은 본 명세서에 따른 디스플레이 장치(100)를 포함하는 웨어러블 디바이스의 예시도이다.
도 7을 참조하면, 안경처럼 사람의 얼굴에 착용할 수 있는 웨어러블 디바이스 이른바 '스마트 글라스'가 도시된 것을 확인할 수 있다. 스마트 글라스는 웨어러블 디바이스로서 배터리에 의해 구동되어야 하는 제약이 있다. 특히, 손목, 허리 등에 착용 가능한 웨어러블 디바이스에 비해 스마트 글라스는 얼굴에 착용해야 하는 특징으로 인해, 배터리의 크기 및 무게에 특히 제약이 많다. 그와 동시에 디스플레이 장치를 통해 사용자에 화면으로 정보를 제공해야 하기 때문에 다른 웨어러블 디바이스에 비해 많은 전력이 필요로 하기도 한다.
따라서, 화면에 표시되는 정보의 특성을 고려하여, 저화질로 영상을 출력해도 사용자에게 충분히 정보 제공이 가능한 경우 본 명세서에 따른 제1 모드로 동작하고, 고화질이 필요한 경우 본 명세서에 따른 제2 모드로 동작하여 전력 소모를 효율적으로 제어할 수 있다.
도 8은 제1 모드와 제2 모드로 동작되는 스마트 글라스의 예시 상황도이다.
도 8의 (a)는 스마트 글라스가 네비게이션 정보를 제공하는 상황이다. 네비게이션 정보의 경우, 프레임과 프레임 사이의 변화량이 크기 않으며 픽셀이 표시하는 정보의 색 깊이가 상대적으로 깊지 않아도 충분히 정보 제공이 가능하다. 따라서, 이런 경우에는 디스플레이 장치가 제1 모드로 동작할 수 있다. 반면, 도 8의 (b)는 스마트 글라스가 사진 또는 동영상을 출력하는 상황이다. 사진의 경우 네비게이션과 달리 고화질 영상이 필요한 경우이다. 따라서, 이런 경우에는 디스플레이 장치가 제2 모드로 동작할 수 있다.
다시 도 7을 참조하면, 본 명세서에 따른 웨어러블 디바이스(200)는 디스플레이 장치(100), 상기 디스플레이 장치(100)에 전력을 공급하는 제1 전력 공급원(210) 및 상기 디스플레이 장치(100)에 표시되는 이미지와 관련된 데이터(이하 '이미지 데이터')를 전송하는 호스트 장치(300)로부터 이미지 데이터를 수신하여 상기 타이밍 제어 회로(150)에 제공하는 통신 모듈(220)을 포함할 수 있다.
상기 웨어러블 디바이스(200)에 포함된 디스플레이 장치(100)는 앞서 도 6을 통해 설명하였으므로 반복적인 설명은 생략한다. 상기 통신 모듈(220)은 상기 호스트 장치(300)와 데이터를 송수신하기 위한 구성으로서, 무선 통신을 통해 이미지 데이터를 수신할 수 있다. 비록 도면에는 무선 통신을 예시로 도시하였지만, 반드시 무선 통신에 제한되는 것은 아니며, 유선 통신도 가능하다. 또한, 본 명세서에서 제1 전력 공급원(210)이란 호스트 장치(300)에 포함된 제2 전력 공급원(330)과 구별하기 위한 명칭으로서, 이차 전지를 비롯한 다양한 전력 공급원이 될 수 있다. 따라서, 상기 호스트 장치(300)는 제2 전원 공급원(330)으로부터 전력을 공급받을 수 있다.
한편, 도 7에서 호스트 장치(300)를 스마트 폰(smart phone)으로 도시하였으나, 상기 호스트 장치(300)는 스마트 폰 외에도 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(ultrabook) 등이 될 수 있다.
또한, 상기 호스트 장치(300)는 영상 처리 모듈(320)을 포함할 수 있다. 디스플레이 장치에서 화면을 출력하기 위해서는 다양한 사전 처리 작업이 필요할 수 있다. 예를 들어, De-mura, Dead pixel compensation, Gamma 보정 등의 작업이 필요하며, 상기 작업이 마쳐진 영상을 프레임 버퍼에 저장하는 저장 공간도 필요하다. 또한, 본 명세서에 따른 디스플레이 장치는 제1 모드와 제2 모드가 존재하는바, 입력된 영상을 제1 모드 또는 제2 모드에 따라 이미지 데이터로 변환하는 작업이 필요할 수 있다. 이러한 작업을 위해서는 보다 높은 성능의 영상 데이터 처리 프로세서가 필요할 수 있으며, 많은 전력을 소모할 수 있다. 따라서, 상기 타이밍 제어 회로(150)가 상기 데이터구동회로(130)에 직접 제공할 수 있을 정도로 이미지 데이터를 생성하기 전까지 작업은 상기 호스트 장치(300)에 포함된 영상 처리 모듈(320)에서 처리하여, 디스플레이 장치(100)가 최소한의 전력만 사용하도록 설계될 수 있다.
한편, 상기 타이밍 제어 회로(150)는 본 명세서에 설명된 제어 동작 외에도 디스플레이 장치(100)의 전반적인 동작을 제어할 수 있다. 예를 들어, 상기 이미지 데이터(RGB) 외에도 상기 호스트 장치(300)로부터 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(CLK) 및 데이터 인에이블 신호(DE)를 수신하고, 상기 수신된 신호들에 기초하여, 스캔구동회로(120), 데이터구동회로(130) 및 그레이 클럭 신호 출력 회로(140)를 제어할 수 있다.
상기 타이밍 제어 회로(150)는 상술한 제어 동작 및 다양한 제어 로직을 실행하기 위해 본 발명이 속한 기술분야에 알려진 프로세서, ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 포함할 수 있다. 또한, 상술한 제어 로직이 소프트웨어로 구현될 때, 상기 타이밍 제어 회로(150)는 프로그램 모듈의 집합으로 구현될 수 있다. 이 때, 프로그램 모듈은 메모리 장치에 저장되고, 프로세서에 의해 실행될 수 있다.
상기 컴퓨터프로그램은, 상기 컴퓨터가 프로그램을 읽어 들여 프로그램으로 구현된 상기 방법들을 실행시키기 위하여, 상기 컴퓨터의 프로세서(CPU)가 상기 컴퓨터의 장치 인터페이스를 통해 읽힐 수 있는 C/C++, C#, JAVA, Python, 기계어 등의 컴퓨터 언어로 코드화된 코드(Code)를 포함할 수 있다. 이러한 코드는 상기 방법들을 실행하는 필요한 기능들을 정의한 함수 등과 관련된 기능적인 코드(Functional Code)를 포함할 수 있고, 상기 기능들을 상기 컴퓨터의 프로세서가 소정의 절차대로 실행시키는데 필요한 실행 절차 관련 제어 코드를 포함할 수 있다. 또한, 이러한 코드는 상기 기능들을 상기 컴퓨터의 프로세서가 실행시키는데 필요한 추가 정보나 미디어가 상기 컴퓨터의 내부 또는 외부 메모리의 어느 위치(주소 번지)에서 참조되어야 하는지에 대한 메모리 참조관련 코드를 더 포함할 수 있다. 또한, 상기 컴퓨터의 프로세서가 상기 기능들을 실행시키기 위하여 원격(Remote)에 있는 어떠한 다른 컴퓨터나 서버 등과 통신이 필요한 경우, 코드는 상기 컴퓨터의 통신 모듈을 이용하여 원격에 있는 어떠한 다른 컴퓨터나 서버 등과 어떻게 통신해야 하는지, 통신 시 어떠한 정보나 미디어를 송수신해야 하는지 등에 대한 통신 관련 코드를 더 포함할 수 있다.
상기 저장되는 매체는, 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상기 저장되는 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있지만, 이에 제한되지 않는다. 즉, 상기 프로그램은 상기 컴퓨터가 접속할 수 있는 다양한 서버 상의 다양한 기록매체 또는 사용자의 상기 컴퓨터상의 다양한 기록매체에 저장될 수 있다. 또한, 상기 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장될 수 있다.
이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.
10 : 서브 픽셀 구동 회로
11 : 제1 전류 구동부 12 : 제2 전류 구동부
20 : 픽셀 메모리 30 : PWM 제어부
40 : 서브 픽셀 회로 100 : 디스플레이 장치
110 : 디스플레이 패널 120 : 스캔구동회로
130 : 데이터구동회로 140 : 그레이 클럭 신호 출력 회로
150 : 타이밍 제어 회로

Claims (15)

  1. 발광 소자와 양전원 사이 또는 발광 소자와 음전원 사이를 연결하는 발광 소자 구동 라인;
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, PWM 신호에 온(on)되는 제1 트랜지스터;
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, 서로 전기적으로 병렬 연결된 제1 전류 구동부 및 제2 전류 구동부; 및
    상기 제1 전류 구동부 및 상기 제2 전류 구동부에 기준 전압을 인가하도록 연결된 기준 전압원과 상기 제2 전류 구동부 사이에 연결되며, 디스플레이 모드 선택 신호에 의해 온(on) 또는 오프(off)되는 제2 트랜지스터;를 포함하는 서브 픽셀 구동 회로.
  2. 청구항 1에 있어서,
    상기 제1 전류 구동부는,
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원에 의해 온(on)되는 제3 트랜지스터; 및
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, 기준 전압에 의해 온(on)되는 제4 트랜지스터;를 포함하고,
    상기 제2 전류 구동부는,
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 양전원에 의해 온(on)되는 제5 트랜지스터; 및
    상기 발광 소자 구동 라인 상에 직렬로 연결되며, 상기 제2 트랜지스터가 온(on)될 때 상기 기준 전압에 의해 온(on)되는 제6 트랜지스터;를 포함하는 서브 픽셀 구동 회로.
  3. 청구항 2에 있어서,
    상기 제2 트랜지스터는, 기준 전압원과 상기 제6 트랜지스터 사이에 연결되는 것을 특징으로 하는 서브 픽셀 구동 회로.
  4. 청구항 2에 있어서,
    상기 양전원과 상기 제6 트랜지스터 사이에 연결되고, 상기 디스플레이 모드 선택 신호에 의해 온(on) 또는 오프(off)되는 제7 트랜지스터;를 더 포함하는 서브 픽셀 구동 회로.
  5. 청구항 4에 있어서,
    상기 제1, 제4, 제6 및 제7 트랜지스터는 P-타입 모스펫이고,
    상기 제2, 제3 및 제5 트랜지스터는 N-타입 모스펫인 서브 픽셀 구동 회로.
  6. 청구항 1 내지 청구항 5 중 어느 한 청구항에 따른 서브 픽셀 구동 회로;
    발광 소자;
    상기 발광 소자의 구동과 관련된 데이터를 저장하는 픽셀 메모리; 및
    상기 발광 소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부;를 포함하는 서브 픽셀 회로.
  7. 청구항 6에 있어서,
    상기 픽셀 메모리는, 상기 발광 소자의 구동과 관련된 5 bits의 데이터를 저장하기 위한 5개의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀인 것을 특징으로 하는 서브 픽셀 회로.
  8. 청구항 6에 따른 복수의 서브 픽셀 회로를 포함하는 디스플레이 패널;
    각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 스캔라인들 중 행 방향으로 배열된 서브 픽셀 회로들을 순차적으로 구동시키는 스캔구동회로;
    각 서브 픽셀 회로의 픽셀 메모리와 연결된 복수의 데이터라인들을 통해 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 출력하는 데이터구동회로;
    서브 픽셀의 밝기 조절을 위해 폭이 조절된 펄스 신호(이하 '그레이 클럭 신호')를 각 서브 픽셀 회로에 포함된 PWM 제어부에 출력하는 그레이 클럭 신호 출력 회로; 및
    상기 스캔구동회로, 상기 데이터구동회로 및 상기 그레이 클럭 신호 출력 회로를 제어하는 신호를 출력하고, 상기 복수의 서브 픽셀 회로에 포함된 제2 트랜지스터에 디스플레이 모드 선택 신호를 출력하는 타이밍 제어 회로;를 포함하는 디스플레이 장치.
  9. 청구항 8에 있어서,
    상기 타이밍 제어 회로는,
    기본 화질 모드인 제1 모드일 때, 1 프레임 구간 안에서 상기 제2 트랜지스터가 온(on)되도록 상기 디스플레이 모드 선택 신호를 출력하고,
    고화질 모드인 제2 모드일 때, 1 프레임에 포함된 2개의 서브 프레임 중 어느 하나의 서브 프레임 구간 안에서 상기 제2 트랜지스터가 온(on)되고 나머지 서브 프레임 구간 안에서 상기 제2 트랜지스터가 오프(off)되도록 하는 상기 디스플레이 모드 선택 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  10. 청구항 9에 있어서,
    상기 타이밍 제어 회로는,
    상기 제1 모드일 때, 미리 설정된 시간(T) 동안 상기 그레이 클럭 신호를 출력하도록 상기 그레이 클럭 신호 출력 회로에 제어 신호를 출력하고,
    상기 제2 모드일 때, 각 서브 프레임 구간 안에서
    Figure 112020034669318-pat00011
    T 동안 상기 그레이 클럭 신호를 출력하도록 상기 그레이 클럭 신호 출력 회로에 제어 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  11. 청구항 10에 있어서,
    상기 타이밍 제어 회로는,
    상기 제1 모드일 때 상기 그레이 클럭 신호 출력 회로가
    Figure 112020034669318-pat00012
    (k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호를 출력하고,
    상기 제2 모드일 때 상기 그레이 클럭 신호 출력 회로가
    Figure 112020034669318-pat00013
    (k는 픽셀 메모리 저장 bits 수)인 그레이 클럭 신호를 출력하도록 제어 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  12. 청구항 10에 있어서,
    상기 타이밍 제어 회로는,
    상기 제1 모드일 때, 상기 데이터구동회로가 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 1회 출력하도록 제어 신호를 출력하고,
    상기 제2 모드일 때, 상기 데이터구동회로가 각 픽셀 메모리에 각 발광 소자의 구동과 관련된 신호를 각 서브 프레임 구간에 대응하여 2회 출력하도록 제어 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  13. 청구항 8에 따른 디스플레이 장치;
    상기 디스플레이 장치에 전력을 공급하는 제1 전력 공급원; 및
    상기 디스플레이 장치에 표시되는 이미지와 관련된 데이터(이하 '이미지 데이터')를 전송하는 호스트 장치로부터 이미지 데이터를 수신하여 상기 타이밍 제어 회로에 제공하는 통신 모듈;을 포함하는 웨어러블 디바이스.
  14. 청구항 13에 있어서,
    상기 통신 모듈은, 상기 호스트 장치와 무선 통신을 통해 이미지 데이터를 수신하는 것을 특징으로 하는 웨어러블 디바이스.
  15. 청구항 13에 있어서,
    상기 호스트 장치는, 제2 전원 공급원으로부터 전력을 공급받는 것을 특징으로 하는 웨어러블 디바이스.
KR1020200040501A 2020-04-02 2020-04-02 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치 KR102156270B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200040501A KR102156270B1 (ko) 2020-04-02 2020-04-02 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
KR1020200071592A KR20210123178A (ko) 2020-04-02 2020-06-12 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
PCT/KR2020/014482 WO2021201361A1 (ko) 2020-04-02 2020-10-22 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
US17/916,347 US20230154387A1 (en) 2020-04-02 2020-10-22 Pixel driving circuit capable of operating in low-definition mode and high-definition mode using same pixel memory, and display device comprising same
CN202080098314.3A CN115244605A (zh) 2020-04-02 2020-10-22 可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200040501A KR102156270B1 (ko) 2020-04-02 2020-04-02 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071592A Division KR20210123178A (ko) 2020-04-02 2020-06-12 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR102156270B1 true KR102156270B1 (ko) 2020-09-15

Family

ID=72450489

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200040501A KR102156270B1 (ko) 2020-04-02 2020-04-02 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
KR1020200071592A KR20210123178A (ko) 2020-04-02 2020-06-12 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200071592A KR20210123178A (ko) 2020-04-02 2020-06-12 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Country Status (4)

Country Link
US (1) US20230154387A1 (ko)
KR (2) KR102156270B1 (ko)
CN (1) CN115244605A (ko)
WO (1) WO2021201361A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021201361A1 (ko) * 2020-04-02 2021-10-07 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230094693A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 화소회로 및 화소구동장치
CN114446225B (zh) * 2022-02-15 2023-09-01 上海天马微电子有限公司 像素电路、显示面板以及显示装置
KR102623930B1 (ko) * 2022-07-20 2024-01-11 한양대학교 산학협력단 전류원 기반의 펄스 폭 변조 화소 회로

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052406A (ko) * 2006-12-05 2008-06-11 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판 및 전자 기기
KR20080070045A (ko) * 2005-11-28 2008-07-29 소니 가부시끼 가이샤 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법
JP2011232764A (ja) * 2011-06-07 2011-11-17 Panasonic Corp Ｅｌ表示装置
KR20150101505A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR20170079408A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 화질 보상 방법
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20190131758A (ko) * 2018-05-17 2019-11-27 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820295A (zh) * 2003-05-07 2006-08-16 东芝松下显示技术有限公司 El显示装置及其驱动方法
WO2016009909A1 (ja) * 2014-07-15 2016-01-21 シャープ株式会社 表示装置およびその駆動方法
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070045A (ko) * 2005-11-28 2008-07-29 소니 가부시끼 가이샤 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법
KR20080052406A (ko) * 2006-12-05 2008-06-11 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판 및 전자 기기
JP2011232764A (ja) * 2011-06-07 2011-11-17 Panasonic Corp Ｅｌ表示装置
KR20150101505A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR20170079408A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 화질 보상 방법
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20190131758A (ko) * 2018-05-17 2019-11-27 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021201361A1 (ko) * 2020-04-02 2021-10-07 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR20210123178A (ko) 2021-10-13
WO2021201361A1 (ko) 2021-10-07
CN115244605A (zh) 2022-10-25
US20230154387A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
KR102156270B1 (ko) 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
JP4244617B2 (ja) 電気光学装置、電気光学装置の駆動方法
US10235944B2 (en) Display apparatus and method of driving the same
KR102503730B1 (ko) 표시 장치 및 표시 장치 구동 방법
KR20210077087A (ko) 발광 구동부 및 이를 포함하는 표시장치
WO2021000235A1 (zh) 显示面板、显示装置及驱动方法
US11475814B2 (en) Brightness controllable display apparatus
EP3767616A1 (en) Display apparatus and method of driving display panel using the same
KR101675847B1 (ko) 표시장치
EP3726517A1 (en) Pixel circuit, method for driving same, display panel, and electronic device
US11393374B2 (en) Display device and method of driving the same
CN112349246A (zh) 显示装置和驱动显示装置的显示面板的方法
WO2017214996A1 (zh) 一种自发光阵列显示控制方法及装置、设备
KR102220960B1 (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
US11170705B2 (en) Minimulized pixel circuit
CN110956916A (zh) 具有降低功耗的显示驱动器和包括其的显示设备
JP2023099294A (ja) 発光表示装置及びその駆動方法
JP5456298B2 (ja) Ｏｌｅｄ表示装置
US11922860B2 (en) Pixel and display apparatus of which static power consumption is reduced
US20240062714A1 (en) Pixel and display apparatus of which static power consumption is reduced
US20240105125A1 (en) Display device and data driving circuit
KR102467883B1 (ko) 더블 레이트 구동방식의 표시장치와 그 구동방법
KR20230133557A (ko) 정적 전력 소모를 감소시킨 픽셀 회로, 디스플레이 장치 및 구동 방법
CN116416896A (zh) 发光显示装置及其驱动方法
KR20170031823A (ko) 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템

Legal Events

Date Code Title Description
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]