KR102147936B1 - Circuit and method for real-time two-way data transmitting utilizing single line - Google Patents

Circuit and method for real-time two-way data transmitting utilizing single line Download PDF

Info

Publication number
KR102147936B1
KR102147936B1 KR1020180148626A KR20180148626A KR102147936B1 KR 102147936 B1 KR102147936 B1 KR 102147936B1 KR 1020180148626 A KR1020180148626 A KR 1020180148626A KR 20180148626 A KR20180148626 A KR 20180148626A KR 102147936 B1 KR102147936 B1 KR 102147936B1
Authority
KR
South Korea
Prior art keywords
chip
data
voltage
transistor
transmission line
Prior art date
Application number
KR1020180148626A
Other languages
Korean (ko)
Other versions
KR20200062788A (en
Inventor
지동우
김정균
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020180148626A priority Critical patent/KR102147936B1/en
Publication of KR20200062788A publication Critical patent/KR20200062788A/en
Application granted granted Critical
Publication of KR102147936B1 publication Critical patent/KR102147936B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 단일 전송선으로 연결된 제1 및 제2 칩을 포함하되, 상기 제1 칩은 상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(ITX)의 흐름을 제어하고, 상기 제2 칩은 상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(VTXH 또는 VTXL)을 결정한 후 그 제1 또는 제2 전압(VTXH 또는 VTXL)에 따라 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로를 제공한다. 본 발명의 단일 전송선을 이용한 실시간 양방향 데이터 전송회로는 데이터 전송 시 발생하는 전력 소모를 줄이고 별도의 추가 회로를 포함하지 않으므로 면적 효율을 높일 수 있다. The present invention is a real-time bidirectional data transmission circuit using a single transmission line, including first and second chips connected by a single transmission line, the first chip to the second chip to transmit data to the second chip. Based on the data to be transmitted, the flow of current (I TX ) from the first chip to the second chip is controlled, and the second chip is transmitted to the first chip to transmit data to the first chip. characterized then be determined by the different first or second voltage (V TXH or V TXL) on the basis of data varying the voltage value of the single transmission line according to the first or second voltage (V TXH or V TXL) It provides a real-time bi-directional data transmission circuit using a single transmission line. The real-time bidirectional data transmission circuit using a single transmission line of the present invention reduces power consumption generated during data transmission and does not include an additional circuit, thereby increasing area efficiency.

Description

단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법{CIRCUIT AND METHOD FOR REAL-TIME TWO-WAY DATA TRANSMITTING UTILIZING SINGLE LINE}Real-time bi-directional data transmission circuit using a single transmission line and its method {CIRCUIT AND METHOD FOR REAL-TIME TWO-WAY DATA TRANSMITTING UTILIZING SINGLE LINE}

본 발명은 데이터 전송 회로에 관한 것으로서, 보다 상세하게는 단일 전송선을 이용하여 양방향 데이터를 실시간으로 전송하기 위한 데이터 전송 회로 및 그 방법에 관한 것이다.The present invention relates to a data transmission circuit, and more particularly, to a data transmission circuit and a method for transmitting bidirectional data in real time using a single transmission line.

단일 전송선을 이용하여 실시간으로 양방향 데이터를 송수신하기 위해, 종래에는 주로 다음의 두가지 방법을 사용하여 왔다. CDMA 기술을 이용한 방법과, 고주파(RF: Radio Frequency) 신호 및 베이스밴드(BB: Base Band) 신호를 이용한 방법이 그것이다.In order to transmit and receive bidirectional data in real time using a single transmission line, the following two methods have been mainly used in the past. A method using CDMA technology, and a method using a radio frequency (RF) signal and a base band (BB) signal.

도 1은 이러한 종래의 양방향 전송 회로의 예들을 도시하고 있다. 도 1의 (a)는 CDMA 기술을 이용한 양방향 전송 회로의 예를 도시하고, 도 1의 (b)는 RF 신호 및 BB 신호를 이용한 양방향 전송 회로의 예를 도시하고 있다.1 shows examples of such a conventional bidirectional transmission circuit. FIG. 1(a) shows an example of a bidirectional transmission circuit using CDMA technology, and FIG. 1(b) shows an example of a bidirectional transmission circuit using an RF signal and a BB signal.

도 1의 (a)를 참조하면, CDMA 기술을 이용한 양방향 전송 회로는 두 개의 칩들(칩1(10), 칩2(20))이 오프-칩 싱글 라인(Off-chip Single T-Line)으로 연결되고, 송신단에서 주어진 코드로 데이터를 변조(modulation)하여 전송하면, 수신단에서 해당 코드로 복조(demodulation)하여 해독한다. 예를 들어, 칩1(10)에서 칩2(20)로 데이터(Chip 1->2 TX data)를 전송하고자 하는 경우, 칩1(10)에 포함된 믹서(11)가 제1 코드(code1)를 이용하여 상기 데이터(Chip 1->2 TX data)를 변조(modulation)하여 전송하고, 칩2(20)에 포함된 믹서(21)가 변조시 사용한 상기 코드(즉, 제1 코드(code 1))를 이용하여 이를 복조(demodulation)한다. 반대의 경우, 칩2(20)에 포함된 믹서(22)가 제2 코드(code2)를 이용하여 전송하고자 하는 데이터(Chip 2->1 TX data)를 변조(modulation)하여 전송하면, 칩1(10)에 포함된 믹서(12)가 변조시 사용한 상기 코드(즉, 제2 코드(code 2))를 이용하여 복조(demodulation)한다. 이와 같이 CDMA 기술을 이용한 양방향 전송 기법은, 보내려는 신호의 주파수 보다 높은 주파수로 해당 데이터를 변/복조(modulation/demodulation)해야 하고, 이를 위한 각각의 추가 회로가 필요하며, 상대방의 코드를 사전에 알고 있어야 동작이 가능하다는 단점이 있다. Referring to FIG. 1A, in a bidirectional transmission circuit using CDMA technology, two chips (chip 1 (10) and chip 2 (20)) are off-chip single T-Line. When the data is connected and transmitted by modulating the data with a given code at the transmitting end, the receiving end demodulates it with the corresponding code and decodes it. For example, in the case of transmitting data (Chip 1->2 TX data) from Chip 1 (10) to Chip 2 (20), the mixer 11 included in the chip 1 (10) is the first code (code1). ) To modulate and transmit the data (Chip 1->2 TX data), and the code used for modulation by the mixer 21 included in the chip 2 (20) (i.e., the first code 1)) to demodulate it. In the opposite case, when the mixer 22 included in the chip 2 20 modulates and transmits the data to be transmitted (Chip 2->1 TX data) using the second code code 2, the chip 1 The mixer 12 included in (10) demodulates using the code (that is, the second code (code 2)) used for modulation. In this way, in the bidirectional transmission method using CDMA technology, the corresponding data must be modulated/demodulated at a frequency higher than the frequency of the signal to be transmitted, and additional circuits are required for this, and the counterpart's code is required in advance. The drawback is that you need to know to operate.

한편, 도 1의 (b)를 참조하면, RF 신호 및 BB 신호를 이용한 양방향 전송 회로의 경우 오프-칩 싱글 라인(Off-chip Single T-Line)으로 연결된 칩들(칩3(30), 칩4(40))이 서로 다른 대역을 이용하여 데이터를 송수신한다. 예를 들어, 칩(30)은 고주파(RF) 신호를 이용하여 데이터를 송신하고, 베이스밴드(BB) 신호를 이용하여 데이터를 수신하며, 칩(40)은 고주파(RF) 신호를 이용하여 데이터를 수신하고, 베이스밴드(BB) 신호를 이용하여 데이터를 송신한다. 이와 같이 칩 마다 신호를 보내는 대역을 달리하여 양방향으로 데이터를 전송하는 기법은, 각 신호를 단일 전송선에 동시에 인가하기 위한 트랜스포머(transformer)를 필요로 하는데, 상기 트랜스포머를 구현하기 위해 집적회로 상에서 큰 면적을 사용하는 인덕터(inductor)를 구현해야 하는 단점이 있다. 즉, 면적 효율이 떨어지는 단점이 있다. 또한, 고주파(RF) 신호를 이용한 변/복조시 많은 파워를 소모해야 하는 단점이 있다. Meanwhile, referring to (b) of FIG. 1, in the case of a bidirectional transmission circuit using an RF signal and a BB signal, chips (chip 3 (30), chip 4) connected by off-chip single T-Line (40)) Transmits and receives data using different bands. For example, the chip 30 transmits data using a high-frequency (RF) signal, receives data using a baseband (BB) signal, and the chip 40 uses a high-frequency (RF) signal to transmit data. And transmits data using a baseband (BB) signal. As described above, the technique of transmitting data in both directions by changing a signal transmission band for each chip requires a transformer to simultaneously apply each signal to a single transmission line.In order to implement the transformer, a large area There is a disadvantage of having to implement an inductor using. That is, there is a disadvantage in that the area efficiency is low. In addition, there is a disadvantage in that a large amount of power must be consumed during modulation/demodulation using a high frequency (RF) signal.

즉, 이러한 종래의 양방향 데이터 송수신 방법들은 고속 통신에 적합하며, 전력 소모와 면적 소모가 큰 문제가 있었다. That is, these conventional two-way data transmission/reception methods are suitable for high-speed communication, and there are problems in power consumption and area consumption.

대한민국 공개특허공보 제10-2017-0133861(전력선 통신 시스템), 주식회사 지엠케이, 2017년 12월 6일 공개Republic of Korea Patent Publication No. 10-2017-0133861 (power line communication system), GMK, published on December 6, 2017

따라서, 본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 전력 소모를 줄이고 면적 효율을 높일 수 있는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법을 제공하고자 한다. Accordingly, an object of the present invention is to provide a real-time bi-directional data transmission circuit using a single transmission line and a method thereof that can reduce power consumption and increase area efficiency in a real-time bi-directional data transmission circuit using a single transmission line.

또한, 본 발명은 반도체 집적 회로에서 데이터 전송시 전력 및 면적 소모를 줄일 수 있는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법을 제공하고자 한다. In addition, the present invention is to provide a real-time bi-directional data transmission circuit using a single transmission line and a method for reducing power and area consumption during data transmission in a semiconductor integrated circuit.

상기 목적을 달성하기 위해, 본 발명에서 제공하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로는, 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 단일 전송선으로 연결된 제1 및 제2 칩을 포함하되, 상기 제1 칩은 상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(ITX)의 흐름을 제어하고, 상기 제2 칩은 상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(VTXH 또는 VTXL)을 결정한 후 그 제1 또는 제2 전압(VTXH 또는 VTXL)에 따라 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 한다. In order to achieve the above object, the real-time bidirectional data transmission circuit using a single transmission line provided by the present invention includes first and second chips connected by a single transmission line in a real-time bidirectional data transmission circuit using a single transmission line, In order to transmit data to the second chip, the first chip controls the flow of the current I TX from the first chip to the second chip based on data to be transmitted to the second chip, and the second chip In order to transmit data to the first chip, the 2 chip determines different first or second voltages (V TXH or V TXL ) based on the data to be transmitted to the first chip, and then the first or second voltage It is characterized in that the voltage value of the single transmission line is changed according to (V TXH or V TXL ).

바람직하게는, 상기 제1 칩이 전류원; 및 상기 제2 칩으로 전송할 데이터에 의거하여 온/오프가 제어되는 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 온/오프에 의해, 상기 제1 칩에서 상기 제2 칩으로 가는 전류(ITX)의 흐름을 제어할 수 있다. Preferably, the first chip is a current source; And a first transistor whose on/off is controlled based on data to be transmitted to the second chip, and a current flowing from the first chip to the second chip (I TX) by on/off of the first transistor (I TX ) Flow can be controlled.

바람직하게는, 상기 제1 트랜지스터는 상기 제2 칩으로 전송할 데이터가 '1'인 경우 턴온되어 상기 전류원의 전류(ITX)를 상기 단일 전송선으로 전달하고, 상기 제2 칩으로 전송할 데이터가 '0'인 경우 턴오프되는 상기 전류원의 전류(ITX)를 차단할 수 있다. Preferably, when the data to be transmitted to the second chip is '1', the first transistor is turned on to transfer the current I TX of the current source to the single transmission line, and the data to be transmitted to the second chip is '0'. In the case of', the current I TX of the current source being turned off may be blocked.

바람직하게는, 상기 제2 칩이 소스단이 상기 제1 칩과 연결된 단일 전송선에 연결되고, 게이트단에 상기 제1 칩으로 전송할 데이터에 의거하여 결정된 서로 다른 제1 또는 제2 전압이 인가되는 제2 트랜지스터; 및 소스단이 상기 제2 트랜지스터의 드레인단에 연결되고, 게이트단에 바이어스 전압이 인가되는 제3 트랜지스터를 포함하고, 상기 제2 트랜지스터의 게이트-소스 전압 및 상기 제2 트랜지스터의 게이트 전압에 의해 결정된 전압값으로 상기 단일 전송선의 전압값을 변화시킬 수 있다. Preferably, the second chip is connected to a single transmission line having a source terminal connected to the first chip, and a first or second voltage determined based on data to be transmitted to the first chip is applied to a gate terminal. 2 transistors; And a third transistor in which a source terminal is connected to a drain terminal of the second transistor and a bias voltage is applied to a gate terminal, and is determined by a gate-source voltage of the second transistor and a gate voltage of the second transistor. The voltage value of the single transmission line can be changed by the voltage value.

바람직하게는, 상기 단일 전송선의 전압값이, 상기 제1 칩에 포함된 제1 트랜지스터 및 전류원이 정상 동작할 수 있도록 충분히 높은 값으로 설정될 수 있다. Preferably, the voltage value of the single transmission line may be set to a sufficiently high value so that the first transistor and the current source included in the first chip can operate normally.

바람직하게는, 상기 단일 전송선의 전압값이, 상기 전류원을 트랜지스터로 구현할 경우 그 트랜지스터가 포화 상태(saturation)가 되는 드레인-소스(drain-source) 전압 보다 큰 값으로 설정될 수 있다. Preferably, the voltage value of the single transmission line may be set to a value greater than the drain-source voltage at which the transistor becomes saturated when the current source is implemented as a transistor.

바람직하게는, 상기 제2 트랜지스터의 게이트 단에 인가되는 전압이 상기 제1 칩으로 전송할 데이터가 '1'인 경우 '하이 전압(High Voltage)'이고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)'일 수 있다. Preferably, the voltage applied to the gate terminal of the second transistor is'High Voltage' when data to be transmitted to the first chip is '1', and data to be transmitted to the first chip is '0'. In the case of, it may be a'low voltage'.

바람직하게는, 상기 제2 칩이 기 저장된 이득값(ZTI)에 기초하여 상기 단일 전송선을 통해 상기 제1 칩으로부터 전달된 전류(ITX)에 해당하는 전압을 생성하는 트랜스임피던스 증폭기(trans_impedance amplifier)를 더 포함하고; 상기 트랜스임피던스 증폭기에서 출력되는 전압에 의해 수신된 데이터를 복원할 수 있다. Preferably, the second chip generates a voltage corresponding to the current (I TX ) transmitted from the first chip through the single transmission line based on a pre-stored gain value (Z TI ), a transimpedance amplifier (trans_impedance amplifier). ) Further includes; Data received by the voltage output from the transimpedance amplifier may be restored.

바람직하게는, 상기 전류값(ITX)이 상기 제2 및 제3 트랜지스터의 바이어스 전류값 보다 충분히 작은 값으로 설정될 수 있다. Preferably, the current value I TX may be set to a value sufficiently smaller than the bias current values of the second and third transistors.

한편, 본 발명에서 제공하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법은 단일 전송선으로 연결된 제1 및 제2 칩들 간에 실시간으로 양방향 데이터를 전송하는 방법에 있어서, 제1 칩에서 제2 칩으로 전송되어질 제1 데이터에 기초하여, 상기 제1 칩 전류(ITX)의 흐름을 제어하는 제어 단계; 상기 제1 데이터를 전송하기 위해, 상기 제어 정보에 의거하여 상기 단일 전송선으로 상기 전류(ITX)를 흘려 보내는 제1 전송 단계; 상기 제2 칩이 상기 전류(ITX)값을 전압으로 변환하여, 상기 제1 데이터를 복원하는 제1 복원 단계; 제2 칩에서 제1 칩으로 전송되어질 제2 데이터에 기초하여, 상기 단일 전송선의 전압을 제1 또는 제2 전압 중 어느 하나로 결정하는 전압 결정 단계; 상기 단일 전송선의 전압에 기초하여 상기 제2 데이터를 전송하는 제2 전송 단계; 및 상기 제1 칩이 상기 단일 전송선의 전압을 수신하여 상기 제2 데이터를 복원하는 제2 복원 단계를 포함하는 것을 특징으로 한다. Meanwhile, the real-time bidirectional data transmission method using a single transmission line provided by the present invention is a method of transmitting bidirectional data in real time between first and second chips connected by a single transmission line, the first chip to be transmitted from the first chip to the second chip. A control step of controlling the flow of the first chip current I TX based on 1 data; A first transmission step of flowing the current I TX through the single transmission line based on the control information to transmit the first data; A first restoration step of restoring the first data by converting the current (I TX ) value into a voltage by the second chip; A voltage determining step of determining a voltage of the single transmission line as either a first or a second voltage based on second data to be transmitted from a second chip to a first chip; A second transmission step of transmitting the second data based on the voltage of the single transmission line; And a second restoration step of restoring the second data by receiving the voltage of the single transmission line by the first chip.

바람직하게는, 상기 제어 단계에서는, 상기 전류(ITX)값을, 상기 제2 칩에 포함된 트랜지스터들의 바이어스 전류 값보다 충분히 작은 값으로 결정할 수 있다. Preferably, in the control step, the current I TX value may be determined to be a value sufficiently smaller than the bias current value of the transistors included in the second chip.

바람직하게는, 상기 제어 단계는 상기 제2 칩으로 전송되어질 데이터에 의거하여 상기 제1 칩에 포함된 제1 트랜지스터의 온/오프를 제어하고, 상기 제1 트랜지스터의 온/오프에 의해 전류의 흐름을 제어할 수 있다. Preferably, in the controlling step, on/off of the first transistor included in the first chip is controlled based on the data to be transmitted to the second chip, and current flows by on/off of the first transistor. Can be controlled.

바람직하게는, 상기 제1 복원 단계는 상기 제2 칩에 기 저장된 이득값(ZTI)에 기초하여 상기 전류(ITX)값에 해당하는 전압을 생성할 수 있다. Preferably, in the first restoration step, a voltage corresponding to the current I TX value may be generated based on a gain value Z TI previously stored in the second chip.

바람직하게는, 상기 전압 결정 단계는 상기 제1 칩으로 전송되어질 데이터에 기초하여, 상기 제2 칩에 포함된 제2 트랜지스터의 게이트 전압을 결정하고, 그 게이트 전압에 의해 상기 단일 전송선의 전압을 결정하되, 상기 제1 칩으로 전송되어질 데이터가 '1'인 경우 '하이 전압(High Voltage)(VTXH)'을 상기 제2 트랜지스터의 게이트로 인가하고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)(VTXL)'을 상기 제2 트랜지스터의 게이트로 인가할 수 있다. Preferably, in the voltage determining step, a gate voltage of the second transistor included in the second chip is determined based on the data to be transmitted to the first chip, and the voltage of the single transmission line is determined based on the gate voltage. However, when the data to be transmitted to the first chip is '1', a'high voltage (V TXH )' is applied to the gate of the second transistor, and the data to be transmitted to the first chip is '0'. In this case, a'low voltage (V TXL )' may be applied to the gate of the second transistor.

바람직하게는, 상기 전압 결정 단계는 상기 제1 칩에 포함된 제1 트랜지스터와 전류원이 정상 동작할 수 있도록 충분히 높은 값으로 상기 제1 또는 제2 전압을 결정할 수 있다. Preferably, in the determining of the voltage, the first or second voltage may be determined to a sufficiently high value so that the first transistor and the current source included in the first chip can operate normally.

바람직하게는, 상기 전압 결정 단계는 상기 전류원을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 큰 값으로 상기 제1 또는 제2 전압을 결정할 수 있다. Preferably, in the voltage determining step, when the current source is implemented as a single transistor, the first or second voltage is greater than a drain-source voltage for causing the transistor to enter saturation. The voltage can be determined.

본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법에 있어서, 데이터 전송 시 발생하는 전력 소모를 줄이고 별도의 추가 회로를 포함하지 않으므로 면적 효율을 높일 수 있다. 따라서, 본 발명은 반도체나 집적 회로와 같이 면적이 작은 회로에서 전력 및 면적 소모를 줄이면서, 실시간으로 양방향 데이터를 전송할 수 있는 장점이 있다. In the present invention, in a real-time bidirectional data transmission circuit and method thereof using a single transmission line, power consumption generated during data transmission is reduced, and since no additional circuit is included, area efficiency can be increased. Accordingly, the present invention has an advantage of being able to transmit bidirectional data in real time while reducing power and area consumption in a circuit having a small area such as a semiconductor or an integrated circuit.

도 1은 종래의 양방향 전송 회로의 예들을 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로이다.
도 3은 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다.
도 4는 본 발명의 다른 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다.
도 5는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 방법이 반영된 실험 결과를 예시한 도면이다. 1 is a diagram showing examples of a conventional bidirectional transmission circuit.
2 is a real-time bidirectional data transmission circuit using a single transmission line according to an embodiment of the present invention.
3 is a flowchart illustrating a real-time bidirectional data transmission method using a single transmission line according to an embodiment of the present invention.
4 is a flowchart illustrating a real-time bidirectional data transmission method using a single transmission line according to another embodiment of the present invention.
5 is a diagram illustrating an experiment result reflecting a real-time bidirectional data transmission circuit and method using a single transmission line according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings, but will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement the present invention. However, the present invention may be implemented in various forms and is not limited to the embodiments described herein. Meanwhile, in the drawings, parts not related to the description are omitted in order to clearly describe the present invention, and similar reference numerals are attached to similar parts throughout the specification. In addition, even if the detailed description is omitted, descriptions of parts that can be easily understood by those skilled in the art have been omitted.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification and claims, when a certain part includes a certain component, it means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

도 2는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로(100)는 제1 트랜지스터(M1)(111), 제1전류원(112) 및 증폭기(113)를 포함하는 제1 칩(110)과; 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122), 제2 및 제3 전류원(123 및 124), 트랜스임피던스 증폭기(trans_impedance amplifier)(125)를 포함하는 제2 칩(120)을 포함하고, 제1 과 제2 칩(110, 120)은 단일 전송선(Off-Chip Single T-Line)(130)으로 연결된다. 2 is a real-time bidirectional data transmission circuit using a single transmission line according to an embodiment of the present invention. Referring to FIG. 2, a real-time bidirectional data transmission circuit 100 using a single transmission line according to an embodiment of the present invention includes a first transistor (M 1 ) 111, a first current source 112 and an amplifier 113. A first chip 110 including; A second chip 120 including second and third transistors M 2 and M 3 (121 and 122), second and third current sources 123 and 124, and a trans_impedance amplifier 125 Including, the first and second chips (110, 120) is connected to a single transmission line (Off-Chip Single T-Line) (130).

이 때, 제1 칩(110)에서 제2 칩(120)으로의 데이터 전송은 '전류'를 이용하고, 제2 칩(120)에서 제1 칩(110)으로의 데이터 전송은 '전압'을 이용한다. 따라서, 본 발명은 상기 단일 전송선(Off-Chip Single T-Line) 상에서 실시간 및 양방향으로 데이터 전송이 가능하다. In this case, data transmission from the first chip 110 to the second chip 120 uses'current', and the data transmission from the second chip 120 to the first chip 110 uses'voltage'. Use. Accordingly, the present invention enables data transmission in real time and in both directions on the single transmission line (Off-Chip Single T-Line).

먼저, 제1 칩(110)에서 제2 칩(120)으로의 데이터 전송을 위해, 제1 칩(110)은, 전송되어질 데이터(Chip 1→2 Tx data)에 기초하여, 전류의 흐름을 제어한다. 즉, 제1 칩(110)은 상기 데이터(Chip 1→2 Tx data)에 기초하여, 제2 칩(120)으로 전류를 흘리거나 또는 차단한다. 이를 위해, 제1 칩(110)은, 상기 데이터(Chip 1→2 Tx data)에 의거하여 온/오프(on/off)가 제어되는 제1 트랜지스터(M1)(111) 및 전류(ITX)를 생성하는 전류원(112)를 포함하고, 제1 트랜지스터(M1)(111)의 온/오프(on/off)에 의해 전류의 흐름을 제어한다. 예를 들어, 제2 칩(120)으로 전송할 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 칩(110)은 상기 단일 전송선(Off-Chip Single T-Line)으로 전류(ITX)를 흘리고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(ITX)를 흘리지 않는다. 이를 위해, 상기 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 트랜지스터(M1)(111)는 턴-온(turn on)되고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 제1 트랜지스터(M1)(111)는 턴-오프(turn off)된다. First, for data transmission from the first chip 110 to the second chip 120, the first chip 110 controls the flow of current based on the data to be transmitted (Chip 1→2 Tx data). do. That is, the first chip 110 flows or blocks current to the second chip 120 based on the data (Chip 1→2 Tx data). To this end, the first chip 110 includes a first transistor (M 1 ) 111 and a current (I TX ) controlled on/off based on the data (Chip 1 → 2 Tx data). It includes a current source 112 that generates ), and controls the flow of current by on/off of the first transistor (M 1 ) 111. For example, if the data to be transmitted to the second chip 120 (Chip 1→2 Tx data) is '1', the first chip 110 is the off-chip single T-Line and the current (I TX ) flows, and if the data (Chip 1→2 Tx data) is '0', the current (I TX ) does not flow. To this end, when the data (Chip 1 → 2 Tx data) is '1', the first transistor (M 1 ) 111 is turned on, and the data (Chip 1 → 2 Tx data) is When '0', the first transistor (M 1 ) 111 is turned off.

그러면, 제2 칩(120)은 상기 전류의 흐름에 따라 제1 칩(110)에서 전송하고자 하는 데이터를 수신할 수 있게 된다. 예를 들어, 상기 데이터(Chip 1→2 Tx data)가 '1'인 경우 상기 단일 전송선(Off-Chip Single T-Line)을 따라 제2 칩(120)으로 흘러 들어간 전류(ITX)는 제2 트랜지스터(M2)(121)의 소스단(source)으로 입력된다. 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122)는 모두 전류 이득(gain)이 '1'인 공통 게이트 증폭기(common gate amplifier)이므로, 제2 트랜지스터(M2)(121)의 소스단(source)으로 입력된 전류(ITX)는 그대로 제3 트랜지스터(M3)(122)의 드레인단(drain)으로 출력되고, 전압 이득이 'ZTI'인 트랜스임피던스 증폭기(trans_impedance amplifier)(125)를 만나 'ZTI x ITX'에 해당하는 전압을 생성하게 된다. 한편, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(ITX)를 흘리지 않는다. 따라서, 상기 데이터(Chip 1→2 Tx data)에 따라 트랜스임피던스 증폭기(trans_impedance amplifier)(125)의 출력인 'ZTI x ITX'가 변하고, 그에 따른 전압 변화를 생성하게 되므로 제2 칩(120)이 이를 수신하게 된다. 이 때, 상기 전류(ITX)는 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122)의 바이어스 전류인 IREF보다 충분히 작아야 한다. Then, the second chip 120 can receive data to be transmitted from the first chip 110 according to the flow of the current. For example, when the data (Chip 1 → 2 Tx data) is '1', the current (I TX ) flowing into the second chip 120 along the off-chip single T-Line is zero . 2 It is input to the source of the transistor (M 2 ) 121. Since both the second and third transistors M 2 and M 3 121 and 122 are common gate amplifiers having a current gain of '1', the second transistor M 2 and 121 The current input to the source terminal of I TX is output to the drain terminal of the third transistor M 3 122 as it is, and a transimpedance amplifier having a voltage gain of'Z TI ' Meet 125'Z TI x I TX '. On the other hand, when the data (Chip 1→2 Tx data) is '0', the current I TX does not flow. Therefore, according to the data (Chip 1→2 Tx data), the output of the trans_impedance amplifier 125 is'Z TI Since x I TX 'is changed and a voltage change is generated accordingly, the second chip 120 receives it. At this time, the current I TX must be sufficiently smaller than the bias current I REF of the second and third transistors M 2 and M 3 (121 and 122 ).

또한, 증폭기(113)는 수신단에 연결되어 제2 칩(120)으로부터 전송된 데이터(Chip 2→1 Rx data)를 복원하여 출력한다. In addition, the amplifier 113 is connected to the receiving end to restore and output data (Chip 2→1 Rx data) transmitted from the second chip 120.

제2 칩(120)은 제1 칩(110)으로 전송되어질 데이터(Chip 2→1 Tx data)에 기초하여 서로 다른 제1 또는 제2 전압(VTXH 또는 VTXL)을 결정하고, 그에 따라 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 변화시킴으로써 상기 데이터(Chip 2→1 Tx data)를 제1 칩(110)으로 전송한다. 이를 위해, 제2 칩(120)은 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122)를 포함하는데, 제2 트랜지스터(M2)(121)는 소스단(source)이 상기 단일 전송선(Off-Chip Single T-Line)에 연결되고, 게이트단(gate)에, 상기 전송 데이터(Chip 2→1 Tx data)에 기초하여 생성된, 제1 또는 제2 전압(VTXH 또는 VTXL)이 인가된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우 '하이 전압(High Voltage)(VTXH)'이, 상기 데이터(Chip 2→1 Tx data)가 '0'인 경우 '로우 전압(Low Voltage)(VTXL)'이 제2 트랜지스터(M2)(121)의 게이트단(gate)에 인가된다. 또한, 제3 트랜지스터(M3)(122)는 소스단(source)이 제2 트랜지스터(M2)(121)의 드레인단(drain)에 연결되고, 게이트단(gate)에 바이어스 전압(Vb)이 인가된다. The second chip 120 determines different first or second voltages (V TXH or V TXL ) based on data to be transmitted to the first chip 110 (Chip 2 → 1 Tx data), and accordingly, the The data (Chip 2→1 Tx data) is transmitted to the first chip 110 by changing the voltage value of the single transmission line (Off-Chip Single T-Line). To this end, the second chip 120 includes second and third transistors (M 2 and M 3 ) (121 and 122), the second transistor (M 2 ) 121 is the source terminal (source) A first or second voltage (V TXH or V) is connected to a single transmission line (Off-Chip Single T-Line) and generated based on the transmission data (Chip 2 → 1 Tx data) at the gate. TXL ) is applied. For example, if the data (Chip 2→1 Tx data) to be sent from the second chip 120 to the first chip 110 is '1', the'High Voltage (V TXH )' is When the data (Chip 2→1 Tx data) is '0', a'low voltage (V TXL )' is applied to the gate of the second transistor M 2 (121). In addition, in the third transistor M 3 122, a source terminal is connected to a drain terminal of the second transistor M 2 121, and a bias voltage V b is connected to the gate terminal. ) Is applied.

그러면, 제2 트랜지스터(M2)(121)의 드레인단(drain)이 낮은 임피던스를 가지는 제3 트랜지스터(M3)(122)의 소스단(source)에 의하여 고정되므로, 제2 트랜지스터(M2)(121)는 공통 드레인 증폭기(common drain amplifier)로 동작하게 된다. 따라서, 제2 트랜지스터(M2)(121)에 전류(IREF)를 흘리기 위한 게이트-소스 전압을 VGS1이라 할 때, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 데이터값에 따라 변화하게 된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우와 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 각각 'VTXH - VGS1', 'VTXL VGS1'로 변화하게 된다. 이 변화는 제1 칩(110)에서 'VTXH VTXL'로 보여지게 되고, 제1 칩(110)에서 이 데이터를 수신하게 되는 것이다. 이와 같이, 제2 칩(120)은 제2 트랜지스터(M2)(121)의 게이트-소스(gate-source) 전압(VGS) 및 제2 트랜지스터의 게이트(gate)에 인가된 전압(즉, 제1 또는 제2 전압(VTXH 또는 VTXL))에 의해 결정된 상기 전압값('VTXH - VGS1', 'VTXL - VGS1')으로 상기 단일 전송선(Off-Chip Single T-Line)의 전압을 변화시킴으로써, 해당 데이터를 전송한다. Then, since the drain of the second transistor M 2 121 is fixed by the source of the third transistor M 3 122 having a low impedance, the second transistor M 2 ) 121 operates as a common drain amplifier. Therefore, when the gate-source voltage for passing the current (I REF ) through the second transistor (M 2 ) 121 is V GS1 , the voltage value of the single transmission line (Off-Chip Single T-Line) is a data value. It will change according to. For example, when the data (Chip 2→1 Tx data) to be sent from the second chip 120 to the first chip 110 is '1' and '0', the single transmission line (Off-Chip Single T) -Line)'s voltage value is'V TXH -V GS1 ','V TXL V GS1 '. This change is'V TXH ' in the first chip 110 It is shown as V TXL ', and this data is received by the first chip 110. In this way, the second chip 120 has a gate-source voltage V GS of the second transistor M 2 and a voltage applied to the gate of the second transistor (ie, The voltage value determined by the first or second voltage (V TXH or V TXL ) ('V TXH -V GS1 ','V TXL -By changing the voltage of the single transmission line (Off-Chip Single T-Line) to V GS1 '), the corresponding data is transmitted.

이 때, 상기 단일 전송선의 전압('VTXH - VGS1', 'VTXL - VGS1')은 제1 칩(110)에 포함된 제1 트랜지스터(M1)(111)와 전류원(112)이 정상 동작할 수 있도록 충분히 높은 전압값이어야 한다. 이 값이 너무 낮을 경우에는, 예를 들어, 전류원(112)을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 낮을 경우에는, 제1 칩(110)에서 제2 칩(120)으로의 전류모드 데이터 전송에 영향을 받게 되기 때문이다. At this time, the voltage of the single transmission line ('V TXH -V GS1 ','V TXL -V GS1 ') must be a voltage value sufficiently high so that the first transistor (M 1 ) 111 and the current source 112 included in the first chip 110 can operate normally. When this value is too low, for example, when the current source 112 is implemented as a single transistor, when it is lower than the drain-source voltage for causing the transistor to enter saturation, This is because current mode data transmission from the first chip 110 to the second chip 120 is affected.

도 3은 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다. 도 2 및 도 3을 참조하면, 단일 전송선(Off-Chip Single T-Line)으로 연결된 제1 및 제2 칩(110 및 120)들 간에 실시간으로 양방향 데이터를 전송하기 위한 본 발명의 방법은 다음과 같다. 3 is a flowchart illustrating a real-time bidirectional data transmission method using a single transmission line according to an embodiment of the present invention. 2 and 3, the method of the present invention for transmitting bidirectional data in real time between the first and second chips 110 and 120 connected via a single transmission line (Off-Chip Single T-Line) is as follows. same.

먼저, S110 단계에서는, 제1 칩(110)에서 제2 칩(120)으로 전송되어질 데이터(Chip 1→2 Tx data)에 기초하여, 상기 제1 칩의 전류(ITX)의 흐름을 제어한다. 즉, 제1 칩(110)이 상기 데이터(Chip 1→2 Tx data)에 기초하여, 제2 칩(120)으로 전류를 흘리거나 또는 차단한다. 이를 위해, 제1 칩(110)은, 상기 데이터(Chip 1→2 Tx data)에 의거하여 온/오프(on/off)를 제어한다. 예를 들어, 제2 칩(120)으로 전송할 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 칩(110)은 상기 단일 전송선(Off-Chip Single T-Line)으로 전류(ITX)를 흘리기 위해, 제1 트랜지스터(M1)(111)를 턴-온(turn on)시키고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(ITX)를 흘리지 않기 위해, 제1 트랜지스터(M1)(111)를 턴-오프(turn off)한다.First, in step S110, based on the data (Chip 1→2 Tx data) to be transmitted from the first chip 110 to the second chip 120, the flow of the current I TX of the first chip is controlled. . That is, the first chip 110 flows or blocks current to the second chip 120 based on the data (Chip 1→2 Tx data). To this end, the first chip 110 controls on/off based on the data (Chip 1→2 Tx data). For example, if the data to be transmitted to the second chip 120 (Chip 1→2 Tx data) is '1', the first chip 110 is the off-chip single T-Line and the current (I In order to flow TX ), the first transistor (M 1 ) 111 is turned on, and when the data (Chip 1 → 2 Tx data) is '0', the current I TX is not flowed. To this end, the first transistor M 1 (111) is turned off.

S120 단계에서는, 제1 칩(110)이 상기 제어 정보에 의거하여 상기 데이터(Chip 1→2 Tx data)를 전송한다. 즉, 상기 제어 정보에 의거하여 전류를 흘리거나 차단하는 단계를 수행한다. In step S120, the first chip 110 transmits the data (Chip 1→2 Tx data) based on the control information. That is, a step of flowing or blocking current is performed based on the control information.

S130 단계에서는, 제2 칩(120)이 상기 단일 전송선(Off-Chip Single T-Line)을 통해 흘러온 전류(ITX)를 전압으로 변환하여, 수신 데이터(Chip 1→2 Rx data)를 복원한다. 예를 들어, 상기 단일 전송선(Off-Chip Single T-Line)을 따라 제2 칩(120)으로 전류(ITX)가 흘러 들어온 경우, 제2 트랜지스터(M2)(121)의 소스단(source)은 이 전류(ITX)를 그대로 제3 트랜지스터(M3)(122)의 드레인단(drain)으로 출력한다. 이는 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122)가 모두 전류 이득(gain)이 '1'인 공통 게이트 증폭기(common gate amplifier)이기 때문이다. 그러면, 이와 같이 제3 트랜지스터(M3)(122)의 드레인단(drain)에서 출력된 전류(ITX)는 전압 이득이 'ZTI'인 트랜스임피던스 증폭기(trans_ impedance amplifier)(125)를 만나 'ZTI x ITX'에 해당하는 전압을 생성한다. 즉, 상기 단일 전송선(Off-Chip Single T-Line)을 통해 전류가 흘러 들어온 경우에 한해서, 제2 칩(120)은 이와 같이 전압을 생성한다. 따라서, 상기 데이터(Chip 1→2 Tx data)에 따라 트랜스임피던스 증폭기(trans_ impedance amplifier)(125)의 출력인 'ZTI x ITX'가 변하고, 그에 따른 전압 변화를 생성하게 되므로 제2 칩(120)이 제1 칩(110)으로부터 전달되어진 데이터를 수신하게 된다. In step S130, the second chip 120 converts the current (I TX ) flowing through the single transmission line (Off-Chip Single T-Line) into a voltage, and restores received data (Chip 1 → 2 Rx data). . For example, when a current I TX flows into the second chip 120 along the single transmission line (Off-Chip Single T-Line), the source terminal of the second transistor (M 2 ) 121 ) Outputs this current I TX as it is to the drain of the third transistor M 3 122. This is because the second and third transistors M 2 and M 3 (121 and 122) are both common gate amplifiers having a current gain of '1'. Then, the current I TX output from the drain of the third transistor M 3 122 meets the trans_impedance amplifier 125 with a voltage gain of'Z TI '. 'Z TI Generate a voltage corresponding to x I TX '. That is, only when a current flows through the single transmission line (Off-Chip Single T-Line), the second chip 120 generates a voltage in this manner. Therefore, according to the data (Chip 1→2 Tx data),'Z TI , which is the output of the trans_impedance amplifier 125 Since x I TX 'is changed and a voltage change is generated accordingly, the second chip 120 receives the data transmitted from the first chip 110.

이 때, 상기 전류(ITX)는 제2 및 제3 트랜지스터(M2 및 M3)(121 및 122)의 바이어스 전류인 IREF보다 충분히 작아야 한다. At this time, the current I TX must be sufficiently smaller than the bias current I REF of the second and third transistors M 2 and M 3 (121 and 122 ).

S140 단계에서는, 제2 칩(120)에서 제1 칩(110)으로 전송되어질 데이터(Chip 2→1 Tx data)에 기초하여, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 제1 또는 제2 전압(VTXH 또는 VTXL) 중 어느 하나로 결정한다. 즉, 상기 데이터(Chip 2→1 Tx data)가 '1'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 '하이 전압(High Voltage)(VTXH)'으로, 상기 데이터(Chip 2→1 Tx data)가 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 '로우 전압(Low Voltage)(VTXL)'으로 결정한다. In step S140, based on the data to be transmitted from the second chip 120 to the first chip 110 (Chip 2 → 1 Tx data), the voltage value of the single transmission line (Off-Chip Single T-Line) is determined. It is determined to be one of the first or second voltage (V TXH or V TXL ). That is, when the data (Chip 2 → 1 Tx data) is '1', the voltage value of the single transmission line (Off-Chip Single T-Line) is set to'High Voltage (V TXH )', and the data When (Chip 2→1 Tx data) is '0', the voltage value of the single transmission line (Off-Chip Single T-Line) is determined as'Low Voltage (V TXL )'.

S150 단계에서는, 상기 결정된 전압값에 기초하여 상기 데이터(Chip 2→1 Tx data)를 전송한다. 즉, 상기 S140 단계에서 결정한 전압을 제2 트랜지스터(M2)(121)의 드레인단(drain)에 인가한다. 그러면, 제2 트랜지스터(M2)(121)의 드레인단(drain)이 낮은 임피던스를 가지는 제3 트랜지스터(M3)(122)의 소스단(source)에 의하여 고정되므로, 제2 트랜지스터(M2)(121)는 공통 드레인 증폭기(common drain amplifier)로 동작하게 된다. 따라서, 제2 트랜지스터(M2)(121)에 전류(IREF)를 흘리기 위한 게이트-소스 전압을 VGS1이라 할 때, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 데이터값에 따라 변화하게 된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우와 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 각각 'VTXH - VGS1', 'VTXL - VGS1'으로 변화하게 된다. 이 변화는 제1 칩(110)에서 'VTXH - VTXL'로 보여지게 되고, 제1 칩(110)에서 이 데이터를 수신하게 되는 것이다. 이와 같이, 제2 칩(120)은 제2 트랜지스터(M2)(121)의 게이트-소스(gate-source) 전압(VGS) 및 제2 트랜지스터의 게이트(gate)에 인가된 전압(즉, 제1 또는 제2 전압(VTXH 또는 VTXL))에 의해 결정된 상기 전압값('VTXH - VGS1', 'VTXL - VGS1')으로 상기 단일 전송선(Off-Chip Single T-Line)의 전압을 변화시킴으로써, 해당 데이터를 전송한다. In step S150, the data (Chip 2→1 Tx data) is transmitted based on the determined voltage value. That is, the voltage determined in step S140 is applied to the drain of the second transistor M 2 121. Then, since the drain of the second transistor M 2 121 is fixed by the source of the third transistor M 3 122 having a low impedance, the second transistor M 2 ) 121 operates as a common drain amplifier. Therefore, when the gate-source voltage for passing the current (I REF ) through the second transistor (M 2 ) 121 is V GS1 , the voltage value of the single transmission line (Off-Chip Single T-Line) is a data value. It will change according to. For example, when the data (Chip 2→1 Tx data) to be sent from the second chip 120 to the first chip 110 is '1' and '0', the single transmission line (Off-Chip Single T) -Line)'s voltage value is'V TXH -V GS1 ','V TXL -It will change to'V GS1 '. This change is shown as'V TXH - V TXL ' in the first chip 110, and this data is received by the first chip 110. In this way, the second chip 120 has a gate-source voltage V GS of the second transistor M 2 and a voltage applied to the gate of the second transistor (ie, The voltage value determined by the first or second voltage (V TXH or V TXL ) ('V TXH -V GS1 ','V TXL -By changing the voltage of the single transmission line (Off-Chip Single T-Line) to V GS1 '), the corresponding data is transmitted.

S160 단계에서는, 제1 칩(110)이 상기 S150 단계에서 전송한 데이터를 수신하고, 그 수신 데이터(Chip 2 → 1 VRX)를 복원한다. 즉, 제1 칩(110)이 상기 단일 전송선(Off-Chip Single T-Line)의 전압이 변화되는 것을 인지하여 데이터를 수신하고, 이를 복원한다. In step S160, the first chip 110 receives the data transmitted in step S150, and restores the received data (Chip 2 → 1 V RX ). That is, the first chip 110 recognizes that the voltage of the single transmission line (Off-Chip Single T-Line) changes, receives data, and restores it.

이 때, 상기 단일 전송선의 전압('VTXH - VGS1', 'VTXL - VGS1')은 제1 칩(110)에 포함된 제1 트랜지스터(M1)(111)와 전류원(112)이 정상 동작할 수 있도록 충분히 높은 전압값이어야 한다. 이 값이 너무 낮을 경우에는, 예를 들어, 전류원(112)을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 낮을 경우에는, 제1 칩(110)에서 제2 칩(120)으로의 전류모드 데이터 전송에 영향을 받게 되기 때문이다. At this time, the voltage of the single transmission line ('V TXH -V GS1 ','V TXL -V GS1 ') must be a voltage value sufficiently high so that the first transistor (M 1 ) 111 and the current source 112 included in the first chip 110 can operate normally. When this value is too low, for example, when the current source 112 is implemented as a single transistor, when it is lower than the drain-source voltage for causing the transistor to enter saturation, This is because current mode data transmission from the first chip 110 to the second chip 120 is affected.

도 4는 본 발명의 다른 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다. 도 4는 도 3에 설명된 각 단계들의 처리 순서를 설명하기 위한 도면으로서, 본 발명은 상기 각 단계들이 도 3에 예시된 바와 같이 순차적으로 동작하는 것으로 제한되는 것이 아니라 도 4에 예시된 바와 같이 병렬적으로도 동작이 가능함을 설명하기 위한 도면이다. 따라서, 도 4에 예시된 단계들 각각(S210, S220, S230, S240, S250, S260)은 그 처리 순서만 일부 변형되었을 뿐 그 세부적인 처리 방법은 도 3에 예시된 단계들 각각(S110, S120, S130, S140, S150, S160)과 대응되므로, 도 4에 예시된 단계들 각각(S210, S220, S230, S240, S250, S260)에 대한 세부적인 설명은 도 3을 참조한 설명으로 대신한다. 4 is a flowchart illustrating a real-time bidirectional data transmission method using a single transmission line according to another embodiment of the present invention. 4 is a view for explaining the processing sequence of each step described in FIG. 3, the present invention is not limited to the sequential operation as illustrated in FIG. 3, but as illustrated in FIG. It is a diagram for explaining that operation is possible even in parallel. Therefore, each of the steps illustrated in FIG. 4 (S210, S220, S230, S240, S250, S260) is only partially modified in its processing order, and the detailed processing method is described in each of the steps illustrated in FIG. , S130, S140, S150, S160), so a detailed description of each of the steps illustrated in FIG. 4 (S210, S220, S230, S240, S250, S260) is replaced with a description with reference to FIG. 3.

도 5는 본 발명의 일실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 방법이 반영된 실험 결과를 예시한 도면이다. 도 2 및 도 5를 참조하면, 제1 칩(110)과 제2 칩(120) 간에 양방향 데이터가 실시간으로 전송되고 있음을 알 수 있다. 5 is a diagram illustrating an experiment result reflecting a real-time bidirectional data transmission circuit and method using a single transmission line according to an embodiment of the present invention. 2 and 5, it can be seen that bidirectional data is transmitted in real time between the first chip 110 and the second chip 120.

상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다. In the exemplary system described above, the methods are described on the basis of a flowchart as a series of steps or blocks, but the present invention is not limited to the order of the steps, and certain steps may occur in a different order or concurrently with the steps described above. I can.

또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.
In addition, those skilled in the art will appreciate that the steps shown in the flowchart are not exclusive, other steps may be included, or one or more steps in the flowchart may be deleted without affecting the scope of the present invention.

Claims (16)

단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서,
단일 전송선으로 연결된 제1 및 제2 칩을 포함하되,
상기 제1 칩은
상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(ITX)의 흐름을 제어하고,
상기 제2 칩은
상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(VTXH 또는 VTXL)을 결정한 후 그 제1 또는 제2 전압(VTXH 또는 VTXL)에 따라 상기 단일 전송선의 전압값을 변화시키며,
상기 제1 칩은 상기 제2 칩에 의해 변화되는 상기 전압값에 기반하여 데이터를 출력하는 제1 증폭기를 포함하고, 상기 제2 칩은 상기 제1 칩에 의해 제어되는 전류(ITX)의 흐름에 기반하여 데이터를 출력하는 제2 증폭기를 포함하고,
상기 제2 칩은,
소스단이 상기 제1 칩과 연결된 단일 전송선에 연결되고, 게이트단에 상기 제1 칩으로 전송할 데이터에 의거하여 결정된 서로 다른 제1 또는 제2 전압이 인가되는 제2 트랜지스터; 및
소스단이 상기 제2 트랜지스터의 드레인단에 연결되고, 게이트단에 바이어스 전압이 인가되는 제3 트랜지스터를 포함하며
상기 전류(ITX)가 상기 제1 칩에서 상기 제2 칩으로 흐르는 경우, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 전류 이득이 1인 공통 게이트 증폭기(common gate amplifier)로 동작하고,
상기 제2 트랜지스터는 드레인단이 기설정된 기준값보다 낮은 임피던스를 가지는 상기 제3 트랜지스터의 소스단에 연결됨으로써 공통 드레인 증폭기(common drain amplifier)로 동작하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.In a real-time bidirectional data transmission circuit using a single transmission line,
Including first and second chips connected by a single transmission line,
The first chip is
In order to transmit data to the second chip, the flow of current I TX from the first chip to the second chip is controlled based on data to be transmitted to the second chip,
The second chip is
In order to transmit data to the first chip, different first or second voltages (V TXH or V TXL ) are determined based on the data to be transmitted to the first chip and then the first or second voltage (V TXH). Or V TXL ) to change the voltage value of the single transmission line,
The first chip includes a first amplifier that outputs data based on the voltage value changed by the second chip, and the second chip is a flow of current I TX controlled by the first chip Including a second amplifier for outputting data based on,
The second chip,
A second transistor having a source terminal connected to a single transmission line connected to the first chip, and applying different first or second voltages determined based on data to be transmitted to the first chip to a gate terminal; And
A source terminal is connected to the drain terminal of the second transistor and includes a third transistor to which a bias voltage is applied to the gate terminal,
When the current I TX flows from the first chip to the second chip, the second transistor and the third transistor operate as a common gate amplifier having a current gain of 1,
The second transistor is a real-time bidirectional data transmission circuit using a single transmission line, characterized in that the drain terminal is connected to the source terminal of the third transistor having an impedance lower than a preset reference value, thereby operating as a common drain amplifier . 제1항에 있어서, 상기 제1 칩은
전류원; 및
상기 제2 칩으로 전송할 데이터에 의거하여 온/오프가 제어되는 제1 트랜지스터를 포함하고,
상기 제1 트랜지스터의 온/오프에 의해, 상기 제1 칩에서 상기 제2 칩으로 가는 전류(ITX)의 흐름을 제어하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 1, wherein the first chip
Current source; And
Including a first transistor controlled on / off based on the data to be transmitted to the second chip,
A real-time bidirectional data transmission circuit using a single transmission line, characterized in that the flow of current I TX from the first chip to the second chip is controlled by on/off of the first transistor. 제2항에 있어서, 상기 제1 트랜지스터는
상기 제2 칩으로 전송할 데이터가 '1'인 경우 턴온되어 상기 전류원의 전류(ITX)를 상기 단일 전송선으로 전달하고,
상기 제2 칩으로 전송할 데이터가 '0'인 경우 턴오프되는 상기 전류원의 전류(ITX)를 차단하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 2, wherein the first transistor is
When the data to be transmitted to the second chip is '1', it is turned on to transfer the current I TX of the current source to the single transmission line,
A real-time bi-directional data transmission circuit using a single transmission line, characterized in that when the data to be transmitted to the second chip is '0', the current (I TX ) of the current source being turned off is blocked. 제1항에 있어서, 상기 제2 칩은
상기 제2 트랜지스터의 게이트-소스 전압 및 상기 제2 트랜지스터의 게이트 전압에 의해 결정된 전압값으로 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 1, wherein the second chip
A real-time bidirectional data transfer circuit using a single transmission line, characterized in that the voltage value of the single transmission line is changed to a voltage value determined by the gate-source voltage of the second transistor and the gate voltage of the second transistor. 제4항에 있어서, 상기 단일 전송선의 전압값은
상기 제1 칩에 포함된 제1 트랜지스터 및 전류원을 정상 동작시키기 위한 값인 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 4, wherein the voltage value of the single transmission line is
A real-time bi-directional data transmission circuit using a single transmission line, characterized in that values for normal operation of a first transistor and a current source included in the first chip. 제5항에 있어서, 상기 단일 전송선의 전압값은
상기 전류원을 트랜지스터로 구현할 경우, 그 트랜지스터가 포화 상태(saturation)가 되는 드레인-소스(drain-source) 전압 보다 큰 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 5, wherein the voltage value of the single transmission line is
When the current source is implemented as a transistor, a real-time bidirectional data transmission circuit using a single transmission line, characterized in that the transistor is greater than a drain-source voltage at which saturation occurs. 제4항에 있어서, 상기 제2 트랜지스터의 게이트 단에 인가되는 전압은
상기 제1 칩으로 전송할 데이터가 '1'인 경우 '하이 전압(High Voltage)'이고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)'인 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 4, wherein the voltage applied to the gate terminal of the second transistor is
When the data to be transmitted to the first chip is '1', it is a'high voltage', and when the data to be transmitted to the first chip is '0', it is a'low voltage'. Real-time bi-directional data transmission circuit using transmission line. 제4항에 있어서, 상기 제2 증폭기는
기 저장된 이득값(ZTI)에 기초하여 상기 단일 전송선을 통해 상기 제1 칩으로부터 전달된 전류(ITX)에 해당하는 전압을 생성하는 트랜스임피던스 증폭기(trans_impedance amplifier)를 포함하고;
상기 트랜스임피던스 증폭기에서 출력되는 전압에 의해 수신된 데이터를 복원하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.The method of claim 4, wherein the second amplifier is
And a trans_impedance amplifier generating a voltage corresponding to the current I TX transmitted from the first chip through the single transmission line based on a pre-stored gain value Z TI ;
A real-time bidirectional data transmission circuit using a single transmission line, characterized in that to restore data received by a voltage output from the transimpedance amplifier. 제8항에 있어서, 상기 전류(ITX)는
상기 제2 및 제3 트랜지스터의 바이어스 전류값 보다 작은 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로. The method of claim 8, wherein the current (I TX ) is
A real-time bidirectional data transmission circuit using a single transmission line, characterized in that it is smaller than the bias current values of the second and third transistors. 단일 전송선으로 연결된 제1 및 제2 칩들 간에 실시간으로 양방향 데이터를 전송하는 방법에 있어서,
제1 칩에서 제2 칩으로 전송되어질 제1 데이터에 기초하여, 제1 칩 전류(ITX)의 흐름을 제어하는 제어 단계;
상기 제1 데이터를 전송하기 위해, 제어 정보에 의거하여 상기 단일 전송선으로 상기 제1 칩 전류(ITX)를 흘려 보내는 제1 전송 단계;
상기 제2 칩이 상기 제1 칩 전류(ITX)의 값을 전압으로 변환하여, 상기 제1 데이터를 복원하는 제1 복원 단계;
제2 칩에서 제1 칩으로 전송되어질 제2 데이터에 기초하여, 상기 단일 전송선의 전압을 제1 또는 제2 전압 중 어느 하나로 결정하는 전압 결정 단계;
상기 단일 전송선의 전압에 기초하여 상기 제2 데이터를 전송하는 제2 전송 단계; 및
상기 제1 칩이 상기 단일 전송선의 전압을 수신하여 상기 제2 데이터를 복원하는 제2 복원 단계를 포함하고,
상기 제2 칩은,
소스단이 상기 제1 칩과 연결된 단일 전송선에 연결되고, 게이트단에 상기 제1 칩으로 전송할 데이터에 의거하여 결정된 서로 다른 제1 또는 제2 전압이 인가되는 제2 트랜지스터; 및
소스단이 상기 제2 트랜지스터의 드레인단에 연결되고, 게이트단에 바이어스 전압이 인가되는 제3 트랜지스터를 포함하며
상기 제 1칩 전류(ITX)가 상기 제1 칩에서 상기 제2 칩으로 흐르는 경우, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 전류 이득이 1인 공통 게이트 증폭기(common gate amplifier)로 동작하고,
상기 제2 트랜지스터는 드레인단이 기설정된 기준값보다 낮은 임피던스를 가지는 상기 제3 트랜지스터의 소스단에 연결됨으로써 공통 드레인 증폭기(common drain amplifier)로 동작하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.In a method for transmitting bidirectional data in real time between first and second chips connected by a single transmission line,
A control step of controlling a flow of a first chip current I TX based on first data to be transmitted from the first chip to the second chip;
A first transmission step of flowing the first chip current I TX through the single transmission line based on control information to transmit the first data;
A first restoration step of restoring the first data by converting the value of the first chip current I TX into a voltage by the second chip;
A voltage determining step of determining a voltage of the single transmission line as either a first or a second voltage based on second data to be transmitted from a second chip to a first chip;
A second transmission step of transmitting the second data based on the voltage of the single transmission line; And
A second restoration step of restoring the second data by receiving the voltage of the single transmission line by the first chip,
The second chip,
A second transistor having a source terminal connected to a single transmission line connected to the first chip, and applying different first or second voltages determined based on data to be transmitted to the first chip to a gate terminal; And
A source terminal is connected to the drain terminal of the second transistor and includes a third transistor to which a bias voltage is applied to the gate terminal,
When the first chip current I TX flows from the first chip to the second chip, the second transistor and the third transistor operate as a common gate amplifier having a current gain of 1,
The second transistor operates as a common drain amplifier by connecting a drain terminal to a source terminal of the third transistor having an impedance lower than a preset reference value, and a real-time bidirectional data transmission method using a single transmission line. . 제10항에 있어서, 상기 제어 단계는
상기 제1 칩 전류(ITX)의 값을, 상기 제2 칩에 포함된 트랜지스터들의 바이어스 전류 값보다 작은 값으로 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.The method of claim 10, wherein the controlling step
The real-time bidirectional data transmission method using a single transmission line, characterized in that the value of the first chip current I TX is determined to be a value smaller than the bias current values of transistors included in the second chip. 제11항에 있어서, 상기 제어 단계는
상기 제2 칩으로 전송되어질 데이터에 의거하여 상기 제1 칩에 포함된 제1 트랜지스터의 온/오프를 제어하고, 상기 제1 트랜지스터의 온/오프에 의해 전류의 흐름을 제어하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.The method of claim 11, wherein the controlling step
A single device characterized in that on/off of the first transistor included in the first chip is controlled based on data to be transmitted to the second chip, and current flow is controlled by on/off of the first transistor. Real-time two-way data transmission method using transmission line. 제10항에 있어서, 상기 제1 복원 단계는
상기 제2 칩에 기 저장된 이득값(ZTI)에 기초하여 상기 제1 칩 전류(ITX)의 값에 해당하는 전압을 생성하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.The method of claim 10, wherein the first restoration step
A real-time bidirectional data transmission method using a single transmission line, characterized in that a voltage corresponding to the value of the first chip current I TX is generated based on a gain value Z TI previously stored in the second chip. 제10항에 있어서, 상기 전압 결정 단계는
상기 제1 칩으로 전송되어질 데이터에 기초하여, 상기 제2 트랜지스터의 게이트 전압을 결정하고, 그 게이트 전압에 의해 상기 단일 전송선의 전압을 결정하되,
상기 제1 칩으로 전송되어질 데이터가 '1'인 경우 '하이 전압(High Voltage)(VTXH)'을 상기 제2 트랜지스터의 게이트로 인가하고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)(VTXL)'을 상기 제2 트랜지스터의 게이트로 인가하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.The method of claim 10, wherein the voltage determining step
Based on the data to be transferred to the first chip, a gate voltage of the second transistor is determined, and a voltage of the single transmission line is determined based on the gate voltage,
When the data to be transmitted to the first chip is '1', a'high voltage (V TXH )' is applied to the gate of the second transistor, and the data to be transmitted to the first chip is '0' A real-time bidirectional data transmission method using a single transmission line, characterized in that applying a'low voltage (V TXL )' to the gate of the second transistor. 제14항에 있어서, 상기 전압 결정 단계는
제1 칩에 포함된 제1 트랜지스터와 전류원을 정상 동작시키기 위한 값으로 상기 제1 또는 제2 전압을 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.The method of claim 14, wherein determining the voltage
A real-time bidirectional data transmission method using a single transmission line, characterized in that the first or second voltage is determined as a value for normal operation of the first transistor and the current source included in the first chip. 제15항에 있어서, 상기 전압 결정 단계는
상기 전류원을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 큰 값으로 상기 제1 또는 제2 전압을 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
The method of claim 15, wherein determining the voltage
When the current source is implemented as a single transistor, the first or second voltage is determined to be a value greater than a drain-source voltage for causing the transistor to enter saturation. Real-time two-way data transmission method using transmission line.
KR1020180148626A 2018-11-27 2018-11-27 Circuit and method for real-time two-way data transmitting utilizing single line KR102147936B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180148626A KR102147936B1 (en) 2018-11-27 2018-11-27 Circuit and method for real-time two-way data transmitting utilizing single line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180148626A KR102147936B1 (en) 2018-11-27 2018-11-27 Circuit and method for real-time two-way data transmitting utilizing single line

Publications (2)

Publication Number Publication Date
KR20200062788A KR20200062788A (en) 2020-06-04
KR102147936B1 true KR102147936B1 (en) 2020-08-26

Family

ID=71081307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180148626A KR102147936B1 (en) 2018-11-27 2018-11-27 Circuit and method for real-time two-way data transmitting utilizing single line

Country Status (1)

Country Link
KR (1) KR102147936B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887893B1 (en) * 2000-12-01 2009-03-16 소니 가부시끼 가이샤 Novel ??? transimpedance amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170133861A (en) 2016-05-27 2017-12-06 주식회사 지엠케이 Power line communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887893B1 (en) * 2000-12-01 2009-03-16 소니 가부시끼 가이샤 Novel ??? transimpedance amplifier

Also Published As

Publication number Publication date
KR20200062788A (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US6566944B1 (en) Current modulator with dynamic amplifier impedance compensation
TWI502882B (en) Power amplifier saturation detection
EP1858161B1 (en) Dual power mode transmitter
US20090284311A1 (en) Resistor circuit
KR20010006525A (en) Battery life extending technique for mobile wireless applications
US7504863B2 (en) Half-duplex communication system, low-voltage differential signaling transceiver of the system and pre-driver of the transceiver
JP4574683B2 (en) Signal extraction circuit
US20150054583A1 (en) Power amplifier
US8004368B2 (en) Radio frequency amplifier with digital amplitude modulation and method for controlling the delivering of power
KR102499479B1 (en) Impedance matched clock driver with amplitude control
US8180306B2 (en) VSWR compensation circuits for RF transmit chain
JP4931936B2 (en) Transmission device and communication device
US10256854B1 (en) Synthesizer—power amplifier interface in a wireless circuit
KR102147936B1 (en) Circuit and method for real-time two-way data transmitting utilizing single line
US9385714B2 (en) Self-leveling logic receiver
JP2010193258A (en) Ask modulator
JP3584220B2 (en) Semiconductor amplifier circuit
US11356063B2 (en) Amplification apparatus and method
US6538474B2 (en) Digital interface with low power consumption
US10826497B2 (en) Impedance matched clock driver with amplitude control
US7692455B2 (en) Semiconductor devices for receiving a current mode signal and methods of operating the same
JP4322095B2 (en) RF power amplifier module
US11863360B2 (en) Methods and apparatus to reduce variations for on-off keying transmissions
US20070080737A1 (en) Switch
US6906587B2 (en) Current controlled bridge amplifier

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant