KR102142345B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102142345B1
KR102142345B1 KR1020130169467A KR20130169467A KR102142345B1 KR 102142345 B1 KR102142345 B1 KR 102142345B1 KR 1020130169467 A KR1020130169467 A KR 1020130169467A KR 20130169467 A KR20130169467 A KR 20130169467A KR 102142345 B1 KR102142345 B1 KR 102142345B1
Authority
KR
South Korea
Prior art keywords
common
odd
line
voltage
pixel
Prior art date
Application number
KR1020130169467A
Other languages
English (en)
Other versions
KR20150080359A (ko
Inventor
김규진
최정미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130169467A priority Critical patent/KR102142345B1/ko
Publication of KR20150080359A publication Critical patent/KR20150080359A/ko
Application granted granted Critical
Publication of KR102142345B1 publication Critical patent/KR102142345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것이다.
본 발명에 의한 액정표시장치는 제1 공통전압 또는 기준 공통전압을 공급하는 기수 공통라인, 제2 공통전압 또는 상기 기준 공통전압을 공급하는 우수 공통라인, 상기 기수 공통라인에 접속하고 제1 화소 및 상기 제1 화소와 대각선 방향에 위치하는 제4 화소에 상기 제1 공통전압을 제공하는 기수 공통전극 및 상기 우수 공통라인에 접속하고, 제2 화소 및 상기 제2 화소와 대각선 방향에 위치하는 제3 화소에 상기 제2 공통전압을 제공하는 우수 공통전극을 포함한다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display)는 매트리스 형태로 배열된 복수의 액정셀과, 이들 액정셀에 공급될 화소전압을 절환하기 위한 복수의 제어용 스위치들로 구성된 액정패널에 의해, 백 라이트 유닛(Back Light Unit)에서 공급되는 광의 투과량을 조절하여 화면에 원하는 영상을 표시한다.
이와 같은 액정 표시 장치는 액정셀에 한 방향의 전계가 장시간 인가되어 발생되는 액정의 열화 현상을 방지하기 위하여, 프레임 인버전(Frame Inversion) 방식, 라인 인버전(Line Inversion) 방식, 컬럼 인버전 방식(Column Inversion) 또는 도트 인버전(Dot Inversion) 방식과 같은 다양한 인버전 방식의 구동방법을 이용한다.
프레임 인버전 방식은 프레임이 변경될 때마다 액정셀들에 공급되는 데이터 신호의 극성을 반전시킨다. 도트 인버전 방식은 액정셀들에 공급되는 데이터 신호의 극성을 도트 단위로 반전시킴과 아울러 프레임 단위로 반전시킨다. 라인 인버전 방식은 액정셀들에 공급되는 데이터 신호의 극성을 수평라인 단위로 반전시킴과 아울러 프레임 단위로 반전시킨다. 컬럼 인버전 방식은 액정셀들에 공급되는 데이터 신호의 극성을 컬럼(수직라인) 단위로 반전시킴과 아울러 프레임마다 반전시킨다.
일반적으로 도트 인버전 방식이 표시품질에는 우수하지만 소비전력이 크다는 문제점이 있다. 그리고 도트 인버전을 이용할 때에는 인접하는 화소들의 극성이 모두 반대가 되기 때문에, 수평라인에서 화소들의 경계면 사이에서 인접 화소와의 전압차이에 의해서 빛샘 현상이 발생하기도 한다. 또한, 도트 인버전 방식을 이용하기 위해서는 한 프레임 내에 두 극성의 공통전압을 제공하여야 하는데, 이를 위해서는 하나의 화소에 공통전극이 두 개 필요하고, 이때 공통전극 간의 영역을 차폐하기 위해서 필요한 블랙매트릭스로 인해서 개구부의 감소가 발생한다.
본 발명은 소비전력을 줄이면서 도트 인버전 방식을 구현할 수 있는 액정표시장치를 제공하기 위한 것이다.
그리고 본 발명은 화소들 간의 경계영역에서 빛샘 현상이 발생하는 것을 방지할 수 있는 액정표시장치를 제공하기 위한 것이다.
또한, 본 발명은 개구부의 감소시키지 않으면서 도트 인버전 방식을 구현할 수 있는 액정표시장치를 제공하기 위한 것이다.
본 발명에 의한 액정표시장치는 제1 공통전압 또는 기준 공통전압을 공급하는 기수 공통라인, 제2 공통전압 또는 상기 기준 공통전압을 공급하는 우수 공통라인, 상기 기수 공통라인에 접속하고 제1 화소 및 상기 제1 화소와 대각선 방향에 위치하는 제4 화소에 상기 제1 공통전압을 제공하는 기수 공통전극 및 상기 우수 공통라인에 접속하고, 제2 화소 및 상기 제2 화소와 대각선 방향에 위치하는 제3 화소에 상기 제2 공통전압을 제공하는 우수 공통전극을 포함한다.
본 발명은 공통전압을 라인 인버전 방식으로 제공하면서도 화소들은 도트 인버전 방식과 동일하게 구동될 수 있다.
본 발명은 화소들에 데이터를 충전한 이후에 화소들 간의 전압 차이를 제거하기 때문에 화소들의 경계 영역에서 발생하는 빛샘 현상을 개선할 수 있다.
본 발명은 공통전극을 이용하여 데이터라인을 차폐하기 때문에 블랙매트릭스를 생략할 수 있고, 이에 따라서 개구부가 감소되는 것을 방지할 수 있다.
도 1은 본 발명에 의한 액정표시장치를 나타내는 도면.
도 2a는 제1 실시 예에 의한 박막 어레이 기판을 나타내는 평면도.
도 2b는 본 발명에 의한 공통전극의 형태를 나타내는 평면도.
도 3은 제1 실시 예에 의한 공통라인과 공통전극의 연결관계를 나타내는 도면.
도 4는 종래의 공통전극 구조에 의한 개구율 감소를 설명하는 도면.
도 5는 제2 실시 예에 의한 박막 어레이 기판을 나타내는 평면도.
도 6은 제2 실시 예에 의한 공통라인과 공통전극의 연결관계를 나타내는 도면.
도 7은 제2 실시 예에 의한 박막 어레이 기판을 나타내는 평면도.
도 8은 제2 실시 예에 의한 공통라인과 공통전극의 연결관계를 나타내는 도면.
도 9 및 도 10은 제1 실시 예에 의한 구동방법을 나타내는 도면들.
도 11a 및 11b는 본 발명에 의한 데이터전압의 충전 및 유지를 설명하는 도면들.
도 12 및 도 13은 제2 실시 예에 의한 구동방법을 나타내는 도면들.
도 14는 제3 실시 예에 의한 구동방법을 나타내는 도면들.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명에 의한 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명에 의한 액정표시장치는 액정패널(10), 타이밍 콘트롤러(20), DC/DC 변환부(30), 게이트 신호 발생부(40), 게이트 구동부(50) 및 데이터 구동부(60)를 포함한다.
액정패널(10)은 박막트랜지스터 어레이가 형성되는 박막트랜지스터 어레이기판과 컬러필터가 형성되는 컬러필터기판으로 이루어져 있으며, 박막트랜지스터 어레이기판과 컬러필터기판 사이에는 액정층이 형성된다. 액정패널(10)의 박막트랜지스터 어레이기판은 종횡으로 배열된 게이트라인(GL) 및 데이터라인(DL)에 의해 정의되는 화소(P)들이 매트릭스 형태로 배열된다.
화소(P)는 게이트라인(GL)을 통해서 제공받는 게이트신호에 의해서 응답함으로써, 데이터라인(DL)으로부터 제공받는 데이터신호를 화소전극에 공급하기 위한 박막트랜지스터(T)를 포함한다. 이를 위해서 박막트랜지스터(T)의 게이트전극은 게이트라인(GL)에 연결되고 드레인전극은 데이터라인(DL)에 연결된다.
타이밍 콘트롤러(20)는 메모리(80)에 저장된 데이터를 읽어서, 직류-직류 변환부(이하,DC-DC 변환부)(30)의 동작을 위한 동작 신호 및 액정패널(10)을 구동하기 위한 각종 제어신호를 출력한다. 즉, 타이밍 콘트롤러(20)는 인터페이스부(70)를 통해 입력되는 동기신호(Hsync,Vsync), 데이터 인에이블신호(Data Enable), 클럭신호(CLK)를 이용하여 데이터 구동부(60) 및 데이터 구동부(60)를 제어하기 위한 제어신호를 출력한다.
DC/DC 변환부(30)는 커넥터를 통해 시스템으로 전압을 제공받아서 구동전압(Vcc, Vdd)을 출력하고 타이밍 콘트롤러(20)의 동작 신호에 따라 게이트 로우전압 및 게이트 하이전압을 출력하고, 감마기준전압(Vref) 및 제1 및 제2 공통전압(Vcom_odd,Vcom_even) 을 출력한다.
게이트 신호 발생부(40)는 DC/DC 변환부(30)로부터 제공받은 게이트 로우전압 및 게이트 하이전압을 이용하여 타이밍 콘트롤러(20)로부터 제공받는 클럭신호(CLK)에 따라서 게이트 로우신호(VGL) 및 게이트 하이신호(VGH)를 출력한다.
게이트 구동부(50)는 게이트 하이신호(VGH) 및 게이트 로우신호(VGL)를 입력받아서 스캔펄스를 생성하며, 스캔펄스를 액정패널(10)의 각 게이트라인(G)에 순차적으로 공급한다.
데이터 구동부(60)는 타이밍 콘트롤러(20)로부터 디지털 신호인 보정된 비디오 신호를 입력받아서 아날로그 신호인 보정된 데이터 신호로 변환하고, 보정된 데이터 신호를 액정패널(10)의 각 데이터라인(D)에 공급한다.
메모리(80)는 액정패널(10)의 크기, 해상도 변환정보, 영상 데이터 변환 정보, 타이밍 콘트롤러(20)의 구동 주파수 및 구동 타이밍 정보 등을 저장한다. 그리고 메모리(80)는 입/출력 제어클럭이 입력되면, 저장된 구동정보 및 영상 데이터 변조 정보등을 타이밍 콘트롤러(20)로 공급한다.
도 2는 제1 실시 예에 의한 박막 어레이 기판을 나타내는 평면도이다.
화소(P)는 수평으로 배열되는 게이트라인(GL) 및 수직으로 배열되는 제1 또는 제2 데이터라인(DL2)이 서로 교차하는 영역으로 정의된다.
박막트랜지스터(TFT)는 게이트라인(GL)에서 분기되는 게이트전극(G), 제2 데이터라인(DL)에서 분기되는 요(凹) 형태의 드레인전극(D) 및 드레인전극(D)과 대면하는 소스전극(S)을 포함한다.
특히, 박막트랜지스터(T)는 수평라인마다 데이터라인(DL)에서 형성되는 위치가 달라진다. 예컨대, 제1 데이터라인(DL1)에 접속하는 박막트랜지스터(T)는 제1 수평라인에서는 홀수 번째 화소에 형성되고, 제2 수평라인에서는 짝수 번째 화소에 형성된다. 그리고 제2 데이터라인(DL2)에 접속하는 박막트랜지스터(T)는 제1 수평라인에서는 짝수 번째 화소에 형성되고, 제2 수평라인에서는 홀수 번째 화소에 형성된다.
화소전극(7)은 분기공통전극(112,122)과 엇갈리게 교차하는 다수개의 분기 형태로 형성되며, 소스전극(15b)에 연결되어 데이터전압을 제공받는다. 화소전극(7)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 재료로 사용하여 형성될 수 있다.
공통라인은 기수 공통라인(Vcom_o) 및 우수 공통라인(Vcom_e)을 포함한다. 기수 공통라인(Vcom_o)은 기수 열의 수평라인에 형성되고, 우수 공통라인(Vcom_e)은 우수 열의 수평라인에 형성된다. 기수 공통라인(Vcom_o)은 제1 공통전압(Vcom_odd) 및 기준 공통전압(Vcom_ref)을 제공하고, 우수 공통라인(Vcom_e)은 제2 공통전압(Vcom_even) 및 기준 공통전압(Vcom_ref)을 제공한다. 제1 공통전압(Vcom_odd) 및 제2 공통전압(Vcom_even)은 서로 다른 극성의 전압이거나, 동일한 극성의 전압이되 전압의 레벨을 달리할 수 있다. 기준 공통전압(Vcom_ref)은 제1 공통전압(Vcom_odd) 및 제2 공통전압(Vcom_even)의 중간값에 해당하는 전압의 크기를 가질 수 있다. 이러한 공통라인(Vcom_o,Vcom_e)은 게이트라인(GL1,GL2) 및 게이트전극(G)과 동일한 재료를 이용하여 일체로 형성될 수 있다.
기수 공통전극(100a)은 기수 공통라인(Vcom_o)으로부터 제공받는 공통전압을 서로 다른 열에 형성되는 두 개의 화소에 제공한다. 이를 위해서 기수 공통전극(100a)은 기수 수직공통전극(101a), 제1 및 제2 기수 수평공통전극(110a,120a) 및 제1 및 제2 기수 분기공통전극(112a,122a)을 포함한다.
기수 수직공통전극(101a)은 인접하는 두 개의 수평라인에 형성되는 화소들의 경계면에 형성된다. 제1 기수 수평공통전극(110a)은 기수 수직공통전극(101a)에서 일 방향으로 연장되고, 제2 기수 수평공통전극(120a)은 기수 수직공통전극(101a)에서 제1 기수 수평공통전극(110a)과는 다른 방향으로 연장된다. 따라서, 기수 공통라인(Vcom_o)으로부터 제공받은 공통전압은 인접하는 수평라인에서 서로 대각방향에 위치하는 화소들에 동시에 공급된다.
제1 및 제2 기수 분기공통전극(112a,122a)은 각각 제1 및 제2 기수 수평공통전극(110a,120a)에서 화소영역으로 분기된다.
이와 마찬가지로, 우수 공통전극(100b)은 우수 공통라인(Vcom_e)으로부터 제공받는 공통전압을 서로 다른 열에 형성되는 두 개의 화소에 제공한다. 이를 위해서 우수 공통전극(100b)은 우수 수직공통전극(101b), 제1 및 제2 우수 수직공통전극(110b,120b), 제1 및 제2 우수 분기공통전극(112b,122b)을 포함한다. 제1 및 제2 우수 수평공통전극(110b,120b)은 제1 및 제2 기수 수평공통전극(110a,120a)과 반대방향으로 형성될 수 있다.
기수 공통전극(100a)은 제1 컨택홀(3a)을 통해서 기수 공통라인(Vcom_o)과 접속하고, 우수 공통전극(100b)은 제2 컨택홀(3b)을 통해서 우수 공통라인(Vcom_e)과 접속한다.
결과적으로, 제1 실시 예에서 기수 공통라인과 기수 공통전극 간의 연결구조 및 우수 공통라인과 우수 공통전극 간의 연결구조는 도 3의 모식도와 같다.
제i(i는 자연수) 기수 공통라인(Vcom_o)에 접속하는 기수 공통전극(100a)은 제(2i-1) 수평라인의 (j-1)(j는 2이상의 자연수)번째 화소 및 제2i 수평라인의 j번째 화소에 접속된다. 그리고 제i 우수 공통라인에 접속하는 우수 공통전극(100b)은 제2i 수평라인의 (j+1)번째 화소 및 제(2i+1) 수평라인의 j번째 화소에 접속된다.
위와 같은 구조로 인해서, 기수 공통전극(100a)은 서로 다른 수평라인에 형성되는 두 개의 화소에 공통전압을 제공한다. 이때, 기수 공통전극(100a)이 접속하는 화소는 대각선 방향에 위치한다. 예컨대, 제1 수평라인의 (j-1) 번째 화소와 제2 수평라인의 j 번째 화소는 동일한 공통전극을 이용하여 동시에 공통전압을 제공받는다. 즉, 제1 기수 공통라인(Vcom_o1)으로 제1 공통전압(Vcom_odd)을 제공하면, 두 개의 수평라인의 화소들 중에서 서로 대각선 방향에 위치한 화소들에 제1 공통전압(Vcom_odd)이 제공된다.
마찬가지로, 우수 공통전극(100b)은 서로 다른 수평라인에 형성되며, 서로 대각선 방향에 위치한 화소에 공통전압을 제공한다. 따라서, 제1 우수 공통라인(Vcom_e1)으로 제2 공통전압(Vcom_even)을 제공하면, 두 개의 수평라인의 화소들 중에서 서로 대각선 방향에 위치한 화소들에 제2 공통전압(Vcom_even)에 제공되되, 제1 기수 공통라인(Vcom_o1)에 연결된 화소들 이외의 화소들에 제2 공통전압(Vcom_even)이 제공된다.
제1 및 제2 공통전압(Vcom_odd,Vcom_even)은 서로 다른 극성의 전압일 수 있다. 즉, 인접하는 열 및 인접하는 행의 화소들은 모두 서로 다른 극성의 공통전압을 제공받는 도트 인버전 구동이 된다.
이때, 하나의 수평라인에는 하나의 기수 공통라인(Vcom_o) 또는 우수 공통라인(Vcom_e)이 형성되기 때문에, 각 수평라인에는 한 종류의 공통전압만이 제공된다. 즉, 본 발명은 도트 인버전을 구현하기 위해서 수평주기마다 공통전압의 극성을 바꿀 필요가 없기 때문에 트랜지션 횟수를 줄일 수 있다. 따라서 종래의 도트 인버전 구동에 비해서 소비전력을 줄일 수 있다.
기수 수직공통전극(101a) 및 우수 수직공통전극(101b)은 제1 데이터라인(DL1) 또는 제2 데이터라인(DL2)과 오버랩되는 위치에 형성되어, 블랙 매트릭스의 역할을 하도록 함으로써 개구율을 향상시킬 수 있다.
도트 인버전 구동을 위한 종래의 화소 구조는 도 4에서와 같이, 제1 공통전극(Vcom_p) 및 제2 공통전극(Vcom_n)이 분리된다. 제1 공통전극(Vcom_p)은 (+)극성의 공통전압을 제공하며, 제2 공통전극(Vcom_n)은 (-)극성의 공통전압을 제공한다. 도트 인버전의 방식을 이용하기 위해서는 하나의 프레임 내에서 두 가지 극성의 공통전압을 제공하여야 하기 때문에, 이처럼 공통전극이 물리적으로 분리된다. 이때, 빛샘 현상을 개선하기 위해서 블랙매트릭스(BM)가 형성된다. 이러한 블랙매트릭스(BM)는 공정마진으로 인해서 일정한 크기 이상으로 형성되기 때문에 화소의 개구율을 저하시키는 원인이 되기도 한다.
이에 비해서, 본 발명은 하나의 화소 내에서 공통전극을 분리하지 않기 때문에 블랙매트릭스(BM)를 생략하고, 수직공통전극(101a,101b)을 이용하여 블랙매트릭스(BM)의 역할을 대신할 수 있다. 이에 따라서, 종래의 블랙매트릭스(BM)로 인해서 개구율이 저하되는 것을 방지하면서도 공통전압을 스윙(swing)할 수 있다.
도 5는 제2 실시 예에 의한 박막 어레이 기판을 나타내는 도면이고, 도 6은 도 5에 도시된 공통라인과 공통전극의 연결관계를 나타내는 모식도이다.
제2 실시 예에 의한 박막 어레이 기판에서, 기수 공통전극(100a)은 수직 공통전극(101a)의 중앙 위치에서 컨택홀(3a)를 통해서 기수 공통라인(Vcom_o)과 접속된다. 또한 우수 공통전극(100b)은 수직 공통전극(101b)의 중앙 위치에서 컨택홀(3b)을 통해서 우수 공통라인(Vcom_e)과 접속된다.
이에 따라 제2 실시 예에서, 제i 기수 공통라인에 접속하는 기수 공통전극(Vcom_oi)은 제(2i-2)(i는 2 이상의 자연수) 수평라인의 (j-1)(j는 2이상의 자연수)번째 화소 및 제(2i-1) 수평라인의 j번째 화소에 접속된다. 그리고 제i 우수 공통라인(Vcom_ei)에 접속하는 우수 공통전극(100b)은 제(2i-1) 수평라인의 (j+1) 번째 화소 및 제2i 수평라인의 j번째 화소에 접속된다.
도 7은 제3 실시 예에 의한 박막 어레이 기판을 나타내는 도면이고, 도 8은 도 7에 도시된 공통라인과 공통전극의 접속관계를 나타내는 모식도이다.
제3 실시 예에서, 기수 공통전극(100a)은 수평 공통전극(110a)에서 컨택홀(3a)를 통해서 기수 공통라인(Vcom_o)과 접속된다. 또한 우수 공통전극(100b)은 수직 공통전극(101b)의 중앙 위치에서 컨택홀(3b)을 통해서 우수 공통라인(Vcom_e)과 접속된다. 이에 따라서, 동일한 순번의 기수 공통라인과 우수 공통라인에 접속하는 화소들은 동일한 수평라인에 형성된다.
즉, 제3 실시 예에서 제i 기수 공통라인(Vcom_oi)에 접속하는 기수 공통전극(100a)은 제(2i-1) 수평라인의 (j-1)번째 화소 및 제2i 수평라인의 j번째 화소에 접속된다. 그리고 제i 우수 공통라인(Vcom_ei)에 접속하는 우수 공통전극(100b)은 제(2i-1) 수평라인의 j 번째 화소 및 제2i 수평라인의 j+1 번째 화소에 접속된다.
위와 같은 실시 예를 포함하는 액정표시장치의 구동방법을 살펴보면 다음과 같다.
도 9는 제2 실시 예에 의한 박막 어레이 기판의 모식도이고, 도 10는 도 8에 도시된 박막 어레이 기판을 구동하는 신호들의 동작 타이밍을 나타낸다.
도 9 및 도 10를 참조하여, 화소들에 데이터전압을 충전하는 과정을 살펴보면 다음과 같다.
제1 내지 제5 게이트펄스(G1~G5)는 게이트펄스의 순서를 나타내고, 제1 내지 제3 기수 공통라인(Vcom_o1~Vcom_o3)과, 제1 내지 제3 우수 공통라인(Vcom_e1~Vcom_e3)은 각각 기수 공통라인(Vcom_o) 및 우수 공통라인(Vcom_e)의 순서를 나타낸다. 제1 내지 제10 화소(P1~P10)는 제1 내지 제5 수평라인에서 임의의 두 열의 화소들을 나타낸다.
제1 수평주기(t1) 동안, 제1 화소(P1)는 제1 게이트라인(GL)으로부터 제1 게이트펄스(G1)를 제공받아서 턴-온 된다. 이와 동시에, 제1 화소(P1)는 제1 우수 공통라인(Vcom_e1)으로부터 제2 공통전압(Vcom_even)을 제공받고, 제1 데이터라인(DL1)으로부터 고전위 데이터전압을 제공받는다. 이에 따라서, 제1 화소(P1)는 고전위 데이터전압과 제2 공통전압(Vcom_even)의 차이에 해당하는 전위로 충전된다.
제2 수평주기(t2) 동안, 제3 및 제4 화소(P3,P4)는 제2 게이트라인(GL)으로부터 제2 게이트펄스(G2)를 제공받아서 턴-온 된다.
제3 화소(P3)는 제2 기수 공통라인(Vcom_o2)으로부터 제1 공통전압(Vcom_odd)을 제공받고, 제2 데이터라인(DL2)으로부터 저전위 데이터전압을 제공받아서 충전된다. 제4 화소(P4)는 제1 우수 공통라인(Vcom_e1)으로부터 제2 공통전압(Vcom_even)을 제공받고, 제1 데이터라인(DL1)으로부터 고전위 데이터전압을 제공받아서 충전된다.
제3 수평주기(t3) 동안, 제5 및 제6 화소(P5,P6)는 제3 게이트라인(GL3)으로부터 제3 게이트펄스(G3)를 제공받아서 턴-온 된다.
제5 화소(P5)는 제2 우수 공통라인(Vcom_e2)으로부터 제2 공통전압(Vcom_even)을 제공받고, 제1 데이터라인(DL1)으로부터 고전위 데이터전압을 제공받아서 충전된다. 제6 화소(P6)는 제2 기수 공통라인(Vcom_o2)으로부터 제1 공통전압(Vcom_odd)을 제공받고, 제2 데이터라인(DL2)으로부터 저전위 데이터전압을 제공받아서 충전된다.
이때, 제1 우수 공통라인(Vcom_e1)은 기준 공통전압(Vcom_ref)을 제공한다. 또한, 제2 기수 공통라인(Vcom_o2)은 제3 수평주기(t3)가 종료될 때, 제1 공통전압(Vcom_odd)에서 기준 공통전압(Vcom_ref)을 제공한다.
이처럼, 각각의 기수 공통라인(Vcom_o) 및 우수 공통라인(Vcom_e)은 접속되는 화소들에 데이터전압이 제공되는 수평기간에는 제1 공통전압(Vcom_odd) 또는 제2 공통전압(Vcom_even)을 제공하고, 데이터전압이 제공되는 기간 이외에는 기준공통전압(Vcom_ref)을 제공한다. 이와 같이 기준공통전압(Vcom_ref)을 이용하여 화소에 데이터를 충전하고 유지하는 과정을 살펴보면 다음과 같다.
도 11의 (a)는 제2 수평주기(t2)의 제4 화소(P4)에 형성되는 전계를 나타내는 도면이다. 만약, 제2 공통전압(Vcom_even)이 0V이고, 제4 화소(P4)에 제공되는 데이터전압이 2V라고 하면, 제4 화소(P4) 내부의 이상적인 전계는 2V가 된다. 하지만, 제4 화소(P4)에 제2 공통전압(Vcom_even)이 제공되는 동안, 인접하는 제3 화소(P3)에는 제1 공통전압(Vcom_odd)이 제공되기 때문에, 제4 화소(P4)에서 제3 화소(P3)의 경계 영역에서는 8V의 전계가 형성된다. 이처럼, 인접하는 화소의 전계의 영향으로 인한 비정상적인 전계는 화소 간의 경계 영역에서 빛샘 현상을 유도할 수 있다.
이를 개선하기 위해서, 각 수평라인의 각각의 화소들에 제1 공통전압(Vcom_odd) 또는 제2 공통전압(Vcom_even)을 제공한 이후에, 기준 공통전압(Vcom_ref)을 제공한다.
예컨대, 도 11의 (b)에서와 같이, 제4 화소(P4)는 제2 수평주기(t2)가 종료된 이후에 5V의 기준 공통전압(Vcom_ref)을 제공받고, 제3 화소(P3)는 제4 수평주기(t4)가 종료된 이후에 기준 공통전압(Vcom_ref)을 제공받는다. 이에 따라서, 제4 화소(P4)는 전 영역에 걸쳐서 동일한 전계가 형성되기 때문에 화소 간의 경계에서 발생하는 빛샘 현상을 개선할 수 있다.
도 12 및 도 13는 제2 실시 예에 의한 화소들에 데이터전압을 충전을 설명하기 위한 도면들이다. 이때, 도 12는 전술한 실시 예와 동일한 화소 구조를 갖는다. 그리고 제2 실시 예에서 전술한 실시 예와 동일한 동작에 대해서는 자세한 설명을 생략하기로 한다.
제1 게이트펄스(G1)는 제1 및 제2 수평주기(t1,t2) 동안 제공된다. 제1 게이트펄스(G1)는 제2 수평주기(t2) 동안 제1 수평라인의 화소들을 턴-온시키기 위한 것이지만, 스캔 타이밍의 안정적인 확보를 위해서 2 수평기간 동안 공급된다.
제1 우수 공통라인(Vcom_e1)은 제1 및 제4 화소(P1,P4)에 접속하고, 제1 및 제4 화소(P1,P4)는 제2 및 제3 수평주기(t2,t3)에 데이터전압을 제공받는다. 제1 우수 공통라인(Vcom_e1)에 공급되는 제2 공통전압은 제2 및 제3 수평주기(t2,t3)에 제공되지만, 안정적인 제2 공통전압(Vcom_even)을 제공하기 위해서 제2 공통전압(Vcom_even)의 제공 타이밍을 늘릴 수 있다.
예컨대, 제1 우수 공통라인(Vcom_e1)에 공급되는 제2 공통전압은 도면에서와 같이 제1 내지 제3 수평주기(t1~t3) 동안 유지될 수 있다.
이와 마찬가지로, 제2 기수 공통라인(Vcom_o2)에 공급되는 제1 공통전압(Vcom_odd)은 제2 내지 제4 수평주기(t2~t4) 동안 유지될 수 있다.
도 14는 도 7에 도시된 제3 실시 예의 박막 어레이 기판의 구동방법을 나타내는 파형의 타이밍을 나타내고 있다. 제3 실시 예에서 전술한 실시 예들과 동일한 동작에 대해서는 자세한 설명을 생략하기로 한다.
도 7에 도시된 제3 실시 예의 박막 어레이 기판에서, 동일한 순번의 기수 공통라인과 우수 공통라인에 접속하는 화소들은 동일한 수평라인에 형성된다.
따라서, 도 7에 도시된 실시 예는 동일한 순번, 예컨대 제i 기수 공통라인(Vcom_oi)과 제i 우수 공통라인(Vcom_ei)에 각각 인가되는 제1 공통전압(Vcom_odd)과 제2 공통전압(Vcom_even)의 타이밍을 동일하게 맞출 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (15)

  1. 제1 공통전압 또는 기준 공통전압을 공급하는 기수 공통라인;
    제2 공통전압 또는 상기 기준 공통전압을 공급하는 우수 공통라인;
    상기 기수 공통라인에 접속하고, 제1 화소 및 상기 제1 화소와 대각선 방향에 위치하는 제4 화소에 상기 제1 공통전압을 제공하는 기수 공통전극; 및
    상기 우수 공통라인에 접속하고, 제2 화소 및 상기 제2 화소와 대각선 방향에 위치하는 제3 화소에 상기 제2 공통전압을 제공하는 우수 공통전극;을 포함하고,
    제i(i는 1 이상의 자연수) 기수 공통라인에 접속하는 상기 기수 공통전극은, 제(2i-1) 수평라인의 (j-1)번째 화소 및 제2i 수평라인의 j번째 화소에 상기 제1 공통전압을 제공하며,
    제i 우수 공통라인에 접속하는 상기 우수 공통전극은, 제(2i-1) 수평라인의 j 번째 화소 및 제2i 수평라인의 j+1 번째 화소에 상기 제2 공통전압을 제공하고,
    상기 제i 기수공통 라인에 상기 제1 공통전압이 인가되는 타이밍과 상기 제i 우수 공통라인에 상기 제2 공통전압이 인가되는 타이밍은 동기화된 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 및 제3 화소에 제1 데이터전압을 제공하는 제1 데이터라인; 및
    상기 제1 및 제4 화소에 제2 데이터전압을 제공하는 제2 데이터라인;을 더 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서
    상기 기수(우수) 공통전극은,
    상기 제1(제2) 화소와 상기 제4(제3) 화소 사이에 위치하고 수직방향으로 형성되는 기수(우수) 수직공통전극;
    상기 수직공통전극으로부터 상기 제1(제2) 화소 방향으로 연장되는 제1 기수(우수) 수평공통전극; 및
    상기 수직공통전극으로부터 상기 제4(제3) 화소 방향으로 연장되는 제2 기수(우수) 수평공통전극을 포함하는 것을 특징으로 하는 액정표시장치.


  7. 제 6 항에 있어서,
    상기 수평공통전극은 인접하는 수직공통전극과 이격되는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 기수(우수) 공통라인과 상기 기수(우수) 수평공통전극은 컨택홀을 통해서 접속하는 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 기수(우수) 공통라인과 상기 기수(우수) 수직공통전극은 컨택홀을 통해서 접속하는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 제1 공통전압 및 제2 공통전압은 서로 다른 전위를 갖는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 기준 공통전압은 상기 제1 및 제2 공통전압의 평균 전압레벨인 것을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 기수(우수) 공통라인은 상기 제1 및 제4 화소(제2 및 제3 화소)의 박막트랜지스터를 턴-온하는 동안 상기 제1 공통전압(제2 공통전압)이 제공되는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 제2 및 제3 화소는 상기 제2 공통전압이 제공되는 동안에 제1 데이터라인을 통해서 제1 데이터전압을 제공받으며,
    상기 제1 및 제4 화소는 상기 제1 공통전압이 제공되는 동안에 제2 데이터라인을 통해서 제2 데이터전압을 제공받는 것을 특징으로 하는 액정표시장치.
  14. 제 12 항에 있어서,
    상기 기수(우수) 공통라인은 상기 제1 및 제4 화소(제2 및 제3 화소)의 박막트랜지스터를 턴-오프하는 동안 상기 기준 공통전압이 제공되는 것을 특징으로 하는 액정표시장치.
  15. 제 1 항에 있어서,
    제i 수평주기 동안 상기 제1 및 제2 화소는 제i 게이트펄스를 인가받아 턴-온되고,
    상기 제i 수평주기에 이어지는 제i+1 수평주기 동안, 상기 제3 및 제4 화소는 제i+1 게이트펄스를 인가받아 턴-온되며,
    상기 제i 기수공통 라인에 상기 제1 공통전압이 인가되는 타이밍과 상기 제i 우수 공통라인에 상기 제2 공통전압이 인가되는 타이밍은, 상기 제i 수평주기와 상기 제i+1 수평주기의 합인 것을 특징으로 하는 액정표시장치.



KR1020130169467A 2013-12-31 2013-12-31 액정표시장치 KR102142345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130169467A KR102142345B1 (ko) 2013-12-31 2013-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169467A KR102142345B1 (ko) 2013-12-31 2013-12-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150080359A KR20150080359A (ko) 2015-07-09
KR102142345B1 true KR102142345B1 (ko) 2020-08-07

Family

ID=53792179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169467A KR102142345B1 (ko) 2013-12-31 2013-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR102142345B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816365B1 (ko) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101829460B1 (ko) * 2010-12-17 2018-02-14 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
KR101818248B1 (ko) * 2011-07-07 2018-01-15 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20150080359A (ko) 2015-07-09

Similar Documents

Publication Publication Date Title
US8232946B2 (en) Liquid crystal display and driving method thereof
KR100272723B1 (ko) 평면표시장치
US9548031B2 (en) Display device capable of driving at low speed
CN100520903C (zh) 液晶显示器件及其驱动方法
JP5303095B2 (ja) 液晶表示装置の駆動方法
CN102498510B (zh) 像素电路和显示装置
CN102388415B (zh) 显示装置、液晶显示装置、显示装置的驱动方法、电视接收机
US8487851B2 (en) Liquid crystal display
EP2224424B1 (en) LCD with common voltage driving circuit
CN102498509B (zh) 像素电路和显示装置
CN102725788A (zh) 像素电路和显示装置
US10942405B2 (en) Display device
KR20070099295A (ko) 액정표시장치 및 그 구동방법
KR20090070324A (ko) 액정표시장치와 그 구동 방법
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR101887680B1 (ko) 액정표시장치
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR102142345B1 (ko) 액정표시장치
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR20150078567A (ko) 액정표시장치
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
KR20040013605A (ko) 액정 표시 장치 및 이의 구동 방법
US8416163B2 (en) Liquid crystal panel and liquid crystal display device having the same
KR20120029266A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant