KR102141033B1 - Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof - Google Patents
Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof Download PDFInfo
- Publication number
- KR102141033B1 KR102141033B1 KR1020190034945A KR20190034945A KR102141033B1 KR 102141033 B1 KR102141033 B1 KR 102141033B1 KR 1020190034945 A KR1020190034945 A KR 1020190034945A KR 20190034945 A KR20190034945 A KR 20190034945A KR 102141033 B1 KR102141033 B1 KR 102141033B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole transport
- transport layer
- qdled
- thin film
- thickness
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Abstract
Description
본 발명은 QDLED(Quantum Dot Light Emitting Diode)용 정공 수송층을 제조하는 방법에 관한 것이고, 이렇게 제조된 QDLED용 정공 수송층을 사용한 QDLED에 관한 것이다.The present invention relates to a method for manufacturing a hole transport layer for a QDLED (Quantum Dot Light Emitting Diode), and to a QDLED using the thus prepared hole transport layer for QDLED.
최근, 차세대 고품위 QDLED의 핵심 소재로 정공 추출과 주입에 영향을 주는 핵심 소재인 정공 수송층의 활발한 연구가 진행 중에 있다. 현재 다양한 정공 수송층인 금속-산화물 물질로 NiO, V2O5, MoO3, WO3, 고분자 물질로 Poly TPD, TPD, TCTA, CBPS, PEDOT:PSS 등 용액 공정을 이용하여 사용되고 있지만, 용액공정은 소재 및 공정 개발에 많은 한계를 가지고 있다.Recently, active research is being conducted on the hole transport layer, which is a key material that affects hole extraction and injection as a core material of next-generation high-quality QDLED. NiO, V 2 O 5 , MoO 3 , WO 3 as a metal-oxide material, which is a variety of hole transport layers, is currently used as a polymer material using solution processes such as Poly TPD, TPD, TCTA, CBPS, and PEDOT:PSS. It has many limitations in material and process development.
용액 공정은 공정의 복잡함, 두께 조절의 어려움, 후열처리, 대면적 공정, 균일도 문제를 가지고 있어 소재 및 공정개발에 한계가 있다. The solution process has limitations in material and process development due to its complexity, difficulty in thickness control, post-heat treatment, large area process, and uniformity.
또한, 탄소를 기반으로 한 대부분의 소재(그래핀, 그라파이트. 탄소나노튜브, 풀러렌)은 높은 저항과 정밀한 패터닝 및 신뢰성 있는 공정 개발에도 어려움을 가지고 있다.In addition, most carbon-based materials (graphene, graphite, carbon nanotubes, and fullerenes) have difficulties in developing high resistance, precise patterning, and reliable processes.
본 발명은 기존 QDLED의 정공 수송층 소재의 한계와 공정을 극복하기 위해 진공 및 저온 공정인 FCVA 공정을 이용하여 성막되는 탄소를 기반으로 한 비정질 ta-C 박막을 정공 수송층으로 적용하는데 목적이 있다.An object of the present invention is to apply an amorphous ta-C thin film based on carbon deposited as a hole transport layer by using a vacuum and low temperature FCVA process to overcome the limitations and processes of the hole transport layer material of the existing QDLED.
본 발명의 일 실시예에 따른 QDLED(Quantum Dot Light Emitting Diode)용 정공 수송층의 제조 방법은, 기판을 준비하는 단계; 상기 기판 상에 투명 전극을 형성하는 단계; 및 상기 투명 전극 상에 정공 수송층을 형성하는 단계를 포함하고, 상기 정공 수송층은 ta-C(tetrahedral amorphous-Carbon)이다.A method of manufacturing a hole transport layer for a QDLED (Quantum Dot Light Emitting Diode) according to an embodiment of the present invention comprises: preparing a substrate; Forming a transparent electrode on the substrate; And forming a hole transport layer on the transparent electrode, wherein the hole transport layer is a tetrahedral amorphous-carbon (ta-C).
상기 기판 상에 투명 전극을 형성하는 단계는, 마그네트론 스퍼터링 방법을 이용해 ITO 투명 전극을 형성하는 단계를 포함한다.The step of forming a transparent electrode on the substrate includes forming an ITO transparent electrode using a magnetron sputtering method.
상기 정공 수송층은 FCVA(Filter Cathode Vacuum Arc) 공정에 의해 성막된다.The hole transport layer is formed by an FCVA (Filter Cathode Vacuum Arc) process.
상기 FCVA 공정은 진공에서 아르곤 가스 분위기 하에서 진행된다.The FCVA process is conducted under an argon gas atmosphere in vacuum.
상기 정공 수송층의 두께는 5 내지 20nm, 바람직하게는 10 내지 15nm이다.The hole transport layer has a thickness of 5 to 20 nm, preferably 10 to 15 nm.
상기 정공 수송층의 투과도는 80% 이상이다.The hole transport layer has a transmittance of 80% or more.
본 발명에 의하면 QDLED의 정공 수송층으로 적용이 된 ta-C 박막은 저온에서 진공 공정을 이용하기 때문에 기존의 탄소기반의 물질인 그래핀, 그라파이트, 탄소나노튜브, 풀러렌보다 간단한 공정으로 제조할 수 있으며, 1.5 nm ~ 2,000 nm의 박막의 두께로 성장이 가능, sp2/sp3 결합이 가변 가능, 높은 적외선의 투과도와 적절한 전도성을 가지고 있다. 따라서 이는, QDLED 뿐만 아니라, 차세대 정보전자 스마트 소자용의 정공 전달물질로 사용할 수 있는 가능성을 보여준다. According to the present invention, since the ta-C thin film applied as the hole transport layer of QDLED uses a vacuum process at a low temperature, it can be manufactured in a simpler process than graphene, graphite, carbon nanotubes, and fullerenes, which are conventional carbon-based materials. , It can be grown to a thickness of 1.5 nm to 2,000 nm, sp2/sp3 bond is variable, and has high infrared transmittance and proper conductivity. Therefore, this shows the possibility of being used as a hole transport material for not only QDLED but also next-generation information electronic smart devices.
도 1은 본 발명의 일 실시예에 따른 QDLED용 정공 수송층의 제조 방법의 순서도를 도시한다.
도 2는 FCVA 공정을 이용해 ta-C 박막을 성막하는 과정에 대한 모식도를 도시한다.
도 3은 ta-C 박막을 증착시키는 과정의 모식도를 도시한다.
도 4는 두께에 따른 ta-C 박막을 적용한 QDLED 소자의 I-V curve를 도시한다.
도 5는 두께에 따른 ta-C 박막을 적용한 QDLED 소자의 luminance를 도시한다.
도 6은 두께에 따른 ta-C 박막을 적용한 QDLED 소자의 current Efficiency를 도시한다.
도 7은 두께에 따른 ta-C 박막을 적용한 QDLED 소자의 EL spectra를 도시한다.
도 8은 UPS 분석을 통한 ITO 전극 상에 증착된 10 nm 두께의 ta-C 박막의 일함수를 도시한다.
도 9는 밴드 다이어그램을 도시한다.
도 10은 본 발명의 방법에 따라 제조된 ta-C 박막이 QDLED의 정공수송층으로 이용되는 모습의 모식도를 도시한다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다. 1 is a flowchart of a method of manufacturing a hole transport layer for QDLED according to an embodiment of the present invention.
Figure 2 shows a schematic diagram for the process of forming a ta-C thin film using the FCVA process.
3 shows a schematic view of a process of depositing a ta-C thin film.
4 shows an IV curve of a QDLED device to which a ta-C thin film is applied according to thickness.
5 shows luminance of a QDLED device to which a ta-C thin film is applied according to thickness.
6 shows the current efficiency of a QDLED device to which a ta-C thin film is applied depending on the thickness.
7 shows an EL spectra of a QDLED device to which a ta-C thin film is applied depending on the thickness.
8 shows the work function of a 10 nm thick ta-C thin film deposited on an ITO electrode through UPS analysis.
9 shows a band diagram.
10 is a schematic view showing a state in which a ta-C thin film prepared according to the method of the present invention is used as a hole transport layer of a QDLED.
Various embodiments are now described with reference to the drawings, and like reference numbers throughout the drawings are used to indicate similar elements. For purposes of illustration, various descriptions are presented to provide an understanding of the invention. However, it is clear that these embodiments can be practiced without these specific details. In other instances, well-known structures and devices are presented in block diagram form in order to facilitate describing the embodiments.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may be variously modified and may have various forms, and specific embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to specific disclosure forms, and it should be understood that all modifications, equivalents, and substitutes included in the spirit and scope of the present invention are included. In describing each drawing, similar reference numerals are used for similar components.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "include" or "have" are intended to indicate that a feature, step, operation, component, part, or combination thereof described in the specification exists, one or more other features or steps. It should be understood that it does not preclude the existence or addition possibility of the operation, components, parts or combinations thereof.
본 발명의 경우, Filter Cathode Vacuum Arc(FCVA) 공정에 의해 성막되는 tetrahedral amorphous-Carbon(ta-C)를 개시하고, 이는 수소를 포함하지 않는 비정질(amorphous) 탄소계 경질 박막이며, 높은 경도로 인해 하드 코팅에만 사용되는 ta-C 박막을 Quantum Dot Light Emitting Diode(QDLED)의 정공 수송층으로 적용한 것이다. In the case of the present invention, a tetrahedral amorphous-Carbon (ta-C) film formed by the Filter Cathode Vacuum Arc (FCVA) process is disclosed, which is an amorphous carbon-based hard thin film that does not contain hydrogen, due to its high hardness. The ta-C thin film used only for hard coating is applied as a hole transport layer of a Quantum Dot Light Emitting Diode (QDLED).
도 1은 본 발명의 일 실시예에 따른 QDLED용 정공 수송층의 제조 방법의 순서도를 도시한다. 도 1에서 도시된 것처럼, 본 발명의 일 실시예에 따른 QDLED용 정공 수송층의 제조 방법은, 기판을 준비하는 단계(S 110); 상기 기판 상에 투명 전극을 형성하는 단계(S 120); 및 상기 투명 전극 상에 정공 수송층을 형성하는 단계(S 130)를 포함한다.1 is a flowchart of a method of manufacturing a hole transport layer for QDLED according to an embodiment of the present invention. As shown in Figure 1, the method of manufacturing a hole transport layer for a QDLED according to an embodiment of the present invention, preparing a substrate (S 110); Forming a transparent electrode on the substrate (S 120); And forming a hole transport layer on the transparent electrode (S 130).
S 110 단계에서는 투명한 기판을 준비한다. 예시적으로 기판으로는 유리 기판이 이용 가능하고, 투명한 기판이면 유리 기판이 아닌 것도 이용 가능하다.In
S 120 단계에서는 기판 상에 투명 전극을 형성한다. 기판 상에 투명 전극을 형성하는 단계는 마그네트론 스퍼터링 방법을 이용해 ITO 투명 전극을 형성하는 단계를 포함한다.In
S 130 단계에서는 투명 전극 상에 정공 수송층을 형성한다. 정공 수송층은 ta-C(tetrahedral amorphous-Carbon)로 이루어진다.In
ta-C 박막은 공정 조건에 따라 p형 전도성을 부여할 수 있으며(FCVA 공정을 통해 p형 전도성 부여 가능) 박막화가 가능하다. ta-C 박막은 도핑 기술을 이용한 p형 ta-C:X (도판트) 정공전달 소재로 개발할 수 있으며 최적화된 정공전달 소재의 에너지 밴드구조, 전자구조, 유연/스트레칭 특성, 전도 메커니즘, 미세 구조 연구를 진행하여, 다양한 나노소재와 융합할 경우 차세대 스트레처블(stretchable) 광전소자용 전자재료 소재로 응용이 가능하다.The ta-C thin film can impart p-type conductivity according to the process conditions (p-type conductivity can be imparted through the FCVA process) and thin film is possible. The ta-C thin film can be developed as a p-type ta-C:X (dopant) hole transport material using doping technology, and the energy band structure, electronic structure, flexible/stretching properties, conduction mechanism, and fine structure of the optimized hole transport material By conducting research, it can be applied as an electronic material material for next-generation stretchable photoelectric devices when fused with various nanomaterials.
S 130 단계에서 정공 수송층은 FCVA(Filter Cathode Vacuum Arc) 공정에 의해 성막된다. FCVA 공정은 진공에서 아르곤 가스 분위기 하에서 진행된다.In
본 발명은 FCVA 공정을 이용하여 유리기판 위에 증착된 ITO 투명전극의 상부에 ta-C 박막을 두께 변수로 제조하는 방법에 관한 것으로, 보다 상세하게는 vacuum arc source T자형 filter가 챔버의 바닥면에 부착되어 있으며 자기 솔레노이드가 중성 원자 및 거시 입자 또는 미세 입자로부터 하전 된 탄소 이온을 분리하는데 사용되어진다. 탄소 타겟은 바닥 오른쪽에 있으며 거시 입자와 중성 탄소는 T 형 필터로 걸러 낼 수 있어 제어된 에너지 범위 이온을 갖는 탄소만이 ITO 박막 위에 증착이 되어 제조하는 방법에 관한 것이다. 도 2는 FCVA 공정을 이용해 ta-C 박막을 성막하는 과정에 대한 모식도를 도시한다.The present invention relates to a method of manufacturing a ta-C thin film on the top of an ITO transparent electrode deposited on a glass substrate using a FCVA process as a thickness variable, and more specifically, a vacuum arc source T-shaped filter is applied to the bottom surface of the chamber. It is attached and a magnetic solenoid is used to separate charged carbon ions from neutral atoms and macro or micro particles. The carbon target is on the right side of the bottom, and the macroparticles and neutral carbon can be filtered by a T-type filter, so that only carbon having a controlled energy range ion is deposited on the ITO thin film to produce it. Figure 2 shows a schematic diagram for the process of forming a ta-C thin film using the FCVA process.
저온의 진공공정인 FCVA 공정을 통해 정공 수송층인 ta-C 박막을 제조한다. 동일한 공정 조건아래에서 ta-C 박막은 증착 시간에 따라 두께를 조절할 수 있으며, 이 두께 변수에 따라 QDLED 소자 구동을 위한 에너지 레벨이 알맞는 ta-C 박막의 두께를 정해야한다. 성막된 정공 수송층의 두께는 5 내지 20nm인 것이 바람직하다. 정공 수송층의 두께가 너무 얇으면(5nm보다 얇으면) 정공 수송층이 아일랜드(island) 형태로 정공 수송층이 성막되지 않는 부분이 생기는 문제점이 발생될 수 있고, 정공 수송층의 두께가 너무 두꺼우면(20nm보다 두꺼우면) 정공 수송층의 기능을 제대로 수행할 수 없는 문제점이 있다. 더욱 바람직하게는 정공 수송층의 두께는 10 내지 20nm, 더욱 바람직하게는 10 내지 15nm인 것이 바람직하다.A ta-C thin film, which is a hole transport layer, is manufactured through the FCVA process, which is a low-temperature vacuum process. Under the same process conditions, the thickness of the ta-C thin film can be adjusted according to the deposition time, and according to the thickness parameter, the thickness of the ta-C thin film having an appropriate energy level for driving the QDLED device should be determined. It is preferable that the thickness of the formed hole transport layer is 5 to 20 nm. If the thickness of the hole transport layer is too thin (thinner than 5 nm), a problem may occur in which the hole transport layer is not formed into an island in the form of an island, and if the hole transport layer is too thick (than 20 nm) If it is thick), there is a problem that the function of the hole transport layer cannot be properly performed. More preferably, the thickness of the hole transport layer is 10 to 20 nm, more preferably 10 to 15 nm.
이렇게 제조된 정공 수송층의 투과도는 80% 이상인 것이 바람직하다. 투과도가 80%를 넘으면 디스플레이로 이용이 가능하다.The hole transport layer thus prepared preferably has a transmittance of 80% or more. If the transmittance exceeds 80%, it can be used as a display.
이하에서는 구체적인 실시예와 함께 본 발명의 내용을 추가적으로 설명하도록 하겠다.Hereinafter, the contents of the present invention will be further described together with specific examples.
마크네트론 스퍼터링법을 이용하여 ITO 투명 전극을 제조하는 방법을 제공한다. 마그네트론 스퍼터링법을 이용하여 Glass 기판 위에 ITO 박막을 증착시킨다. 이때, 초기 압력은 Rotary pump와 TMP를 이용하여 1.0x10-6Torr의 진공도로 낮추고, 박막 증착 과정에서 DC 파워는 100W, 공정 압력(working pressure)은 3mtorr, 아르곤 가스 유량은 20sccm, 기판의 회전 속도는 30rpm에서 수행하였다. Glass 기판 위에 ITO 박막을 증착한 후, 후열처리를 600℃, 10분 동안 진행하였다.Provided is a method of manufacturing an ITO transparent electrode using a mark netron sputtering method. An ITO thin film is deposited on a glass substrate using a magnetron sputtering method. At this time, the initial pressure is reduced to a vacuum of 1.0x10 -6 Torr by using a rotary pump and TMP, DC power is 100 W in the thin film deposition process, working pressure is 3 mtorr, argon gas flow rate is 20 sccm, and the rotation speed of the substrate Was performed at 30 rpm. After depositing the ITO thin film on the glass substrate, post-heat treatment was performed at 600°C for 10 minutes.
이후 Glass 기판 위에 증착된 ITO 박막 상에 FCVA 공정을 이용하여 ta-C 박막을 두께별로 증착시킨다. 이러한 ta-C 박막을 증착시키는 과정의 모식도는 도 3에서 도시된다. 1.0x10-5Torr의 진공도에서 자기 코일 전류는 5A로 고정하고 기판 홀더는 고속 코팅을 위해 샘플 캐리어 상에 수평으로 한 후 증착 동안 아르곤 가스는 안정한 아크 플라즈마 생성을 위해 2sccm, 20V의 덕트바이어스 및 500V의 기판 바이어스가 인가하고 두께는 증착 시간은 30~120s 로 조절할 수 있다. 표 1은 FCVA 공정을 이용한 ta-C 박막의 공정 조건을 나타낸다.Thereafter, a ta-C thin film is deposited for each thickness using an FCVA process on the ITO thin film deposited on the glass substrate. A schematic diagram of the process of depositing this ta-C thin film is shown in FIG. 3. At a vacuum of 1.0x10 -5 Torr, the magnetic coil current was fixed at 5 A, the substrate holder was leveled on the sample carrier for high-speed coating, and then the argon gas was 2 sccm, 20 V duct bias and 500 V for stable arc plasma generation during deposition. The substrate bias is applied and the thickness of the deposition time can be adjusted to 30~120s. Table 1 shows the process conditions of the ta-C thin film using the FCVA process.
표 2는 Glass 기판 위에 증착된 ITO 전극 상에 ta-C 박막의 두께 (5, 10, 15 nm)에 따른 전기적, 광학적 특성을 나타낸 표이다. ta-C 박막의 두께를 5nm에서부터 20nm까지 변경하면서 특성을 측정하였다. 5 내지 20nm 범위에서 투과도(transmittance)는 80% 이상이 유지되므로 디스플레이에 이용하기에 적절함을 확인하였다.Table 2 is a table showing electrical and optical properties according to the thickness (5, 10, 15 nm) of the ta-C thin film on the ITO electrode deposited on the glass substrate. The properties were measured while changing the thickness of the ta-C thin film from 5 nm to 20 nm. Since the transmittance in the range of 5 to 20 nm is maintained at 80% or more, it was confirmed that it is suitable for use in a display.
[Ohm/sq]R S
[Ohm/sq]
[10-4ohm-cm]R
[10 -4 ohm-cm]
[cm2/V-s]Mob
[cm 2 /Vs]
[/cm3]N
[/cm 3 ]
도 4는 두께 변수(5, 10, 15 nm)인 ta-C 박막을 QDLED의 정공 수송층으로 적용하여 측정한 I-V curve 결과이다. 각 두께별로 인가한 voltage에 따른 가장 높은 current density를 확인해보면 5 nm에서는 2705.2 mA/cm2, 10 nm에서는 2785.5 mA/cm2, 15nm에서는 1938.3 mA/cm2 값을 확인하였다. 그 결과 ta-C 박막의 두께가 10 nm일 때 면적당 가장 높은 current density를 가지는 것을 확인할 수 있었다.4 is an I-V curve result measured by applying a ta-C thin film having a thickness variable (5, 10, 15 nm) as a hole transport layer of QDLED. When checking the highest current density according to the voltage applied for each thickness, 2705.2 mA/cm2 at 5 nm, 2785.5 mA/cm2 at 10 nm, and 1938.3 mA/cm2 at 15 nm. As a result, it was confirmed that when the thickness of the ta-C thin film was 10 nm, it had the highest current density per area.
도 5는 두께 변수(5, 10, 15 nm)인 ta-C 박막을 QDLED의 정공 수송층으로 적용하여 인가한 voltage에 따른 luminance 측정하였다. ta-C 박막의 두께에 상관없이, operating voltage는 4 V로 모두 같지만 ta-C 15 nm 두께에서는 leakage current가 발생하여 가장 낮은 685.98cd/m2 luminance의 값으로 구동은 확인하였으며, 5nm 10nm 경우 상대적으로 leakage current가 적어 1169.1cd/m2와 1150.4cd/m2의 luminance의 값으로 구동하는 것을 확인하였다.5 is a thickness variable (5, 10, 15 nm) of the ta-C thin film was applied as a hole transport layer of QDLED, luminance was measured according to the applied voltage. Regardless of the thickness of the ta-C thin film, the operating voltages are all the same as 4 V, but leakage current occurs at a ta-C 15 nm thickness, which confirms the operation with the lowest value of 685.98 cd/m2 luminance. It was confirmed that the leakage current was small, so that it was driven with luminance values of 1169.1 cd/m2 and 1150.4 cd/m2.
도 6은 두께 변수 (5, 10, 15 nm)인 ta-C 박막을 QDLED의 정공 수송 층으로 적용하여 인가한 voltage에 따른 current efficiency를 측정하였다. 5 nm 두께에서는 0.043cd/A, 10 nm 두께에서는 0.041cd/A, 15 nm에서는 0.035cd/A의 값을 확인하였다. 6 is a thickness variable (5, 10, 15 nm) ta-C thin film was applied as a hole transport layer of QDLED to measure the current efficiency according to the applied voltage. The values of 0.043 cd/A at 5 nm thickness, 0.041 cd/A at 10 nm thickness, and 0.035 cd/A at 15 nm were confirmed.
도 7은 ta-C 박막의 두께와 상관없이 동일한 operation voltage인 4 V에서 full-width at half-maximum (FWHM) 값은 39 nm이며, 540 nm의 파장(green)에서 가장 높은 intensity를 확인하였다.7 shows that the full-width at half-maximum (FWHM) value is 4 nm at the same operation voltage of 4 V regardless of the thickness of the ta-C thin film, and the highest intensity is confirmed at a wavelength of 540 nm (green).
도 8은 UPS 분석을 통한 ITO 전극 상에 증착된 10 nm 두께의 ta-C 박막의 일함수를 도시하고, 도 9는 밴드 다이어그램을 도시한다. QDLED 소자 특성결과를 이용하여, 소자 특성이 가장 좋은 10 nm 두께의 ta-C 박막을 UPS 분석을 통해 일함수를 측정하였다. 측정된 일함수는 4.27 eV이며, CBM은 2.5 eV, VBM은 1 eV로 확인되었다. 이는, 10 nm의 ta-C 박막의 HOMO level 1 eV가 정공 주입층인 TFB의 HOMO level 1.28 eV와 잘 맞으며 QD 활성층에서 추출된 정공이 ITO 전극까지 잘 이동할 수 있는 것을 밴드다이어그램을 통해 확인할 수 있다. FIG. 8 shows the work function of a 10 nm thick ta-C thin film deposited on an ITO electrode through UPS analysis, and FIG. 9 shows a band diagram. Using the QDLED device characteristic results, the work function was measured through UPS analysis of a 10-nm thick ta-C thin film with the best device properties. The measured work function was 4.27 eV, CBM was identified as 2.5 eV, and VBM was identified as 1 eV. This can be confirmed through the band diagram that the
상기 두께 변수에 따른 ta-C 박막을 QDLED 소자에 정공 수송층으로 적용하여, QDLED 소자의 특성을 확인하였다. ta-C 박막의 두께가 5 nm일 때 가장 우수한 QDLED 소자 특성을 보였으며, 기존의 용액 공정을 이용한 금속-산화물과 고분자 물질이 아닌 저온/진공 공정을 이용한 탄소 기반의 물질인 ta-C 박막이 정공 수송층으로 적용할 수 있는 가능성을 확인할 수 있다.The ta-C thin film according to the thickness parameter was applied to the QDLED device as a hole transport layer to confirm the characteristics of the QDLED device. When the thickness of the ta-C thin film was 5 nm, it showed the best QDLED device characteristics, and the ta-C thin film, which is a carbon-based material using a low temperature/vacuum process rather than a metal-oxide and polymer material using a conventional solution process, The possibility of application as a hole transport layer can be confirmed.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다. The description of the presented embodiments is provided to enable any person of ordinary skill in the art to use or practice the present invention. Various modifications to these embodiments will be apparent to those skilled in the art of the present invention, and the general principles defined herein can be applied to other embodiments without departing from the scope of the present invention. Thus, the present invention should not be limited to the embodiments presented herein, but should be interpreted in the broadest scope consistent with the principles and novel features presented herein.
Claims (10)
상기 기판 상에 투명 전극을 형성하는 단계; 및
상기 투명 전극 상에 정공 수송층을 형성하는 단계를 포함하고,
상기 정공 수송층은 ta-C(tetrahedral amorphous-Carbon)이며,
상기 정공 수송층은 FCVA(Filter Cathode Vacuum Arc) 공정에 의해 성막되고,
상기 FCVA 공정은 진공에서 아르곤 가스 분위기 하에서 진행되며,
상기 정공 수송층의 두께는 5 내지 20nm인,
QDLED(Quantum Dot Light Emitting Diode)용 정공 수송층의 제조 방법.
Preparing a substrate;
Forming a transparent electrode on the substrate; And
And forming a hole transport layer on the transparent electrode,
The hole transport layer is ta-C (tetrahedral amorphous-Carbon),
The hole transport layer is formed by a FCVA (Filter Cathode Vacuum Arc) process,
The FCVA process is performed under an argon gas atmosphere in a vacuum,
The hole transport layer has a thickness of 5 to 20 nm,
Method for manufacturing a hole transport layer for a QDLED (Quantum Dot Light Emitting Diode).
상기 기판 상에 투명 전극을 형성하는 단계는,
마그네트론 스퍼터링 방법을 이용해 ITO 투명 전극을 형성하는 단계를 포함하는,
QDLED용 정공 수송층의 제조 방법.
According to claim 1,
The step of forming a transparent electrode on the substrate,
Comprising the steps of forming an ITO transparent electrode using a magnetron sputtering method,
Method for manufacturing hole transport layer for QDLED.
상기 정공 수송층의 두께는 10 내지 15nm인,
QDLED용 정공 수송층의 제조 방법.
According to claim 1,
The hole transport layer has a thickness of 10 to 15 nm,
Method for manufacturing hole transport layer for QDLED.
QDLED용 정공 수송층.
Prepared according to the method of claim 1,
Hole transport layer for QDLED.
상기 정공 수송층의 두께는 10 내지 15nm인,
QDLED용 정공 수송층.
The method of claim 7,
The hole transport layer has a thickness of 10 to 15 nm,
Hole transport layer for QDLED.
상기 정공 수송층의 투과도는 80% 이상인,
QDLED용 정공 수송층.
The method of claim 7,
The hole transport layer has a transmittance of 80% or more,
Hole transport layer for QDLED.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190034945A KR102141033B1 (en) | 2019-03-27 | 2019-03-27 | Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190034945A KR102141033B1 (en) | 2019-03-27 | 2019-03-27 | Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102141033B1 true KR102141033B1 (en) | 2020-08-04 |
Family
ID=72048791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190034945A KR102141033B1 (en) | 2019-03-27 | 2019-03-27 | Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102141033B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110111230A (en) * | 2010-04-02 | 2011-10-10 | 경희대학교 산학협력단 | Transparent electode material, method for manufacturing the same and method for manufacturing transparent electode |
| KR20180060441A (en) * | 2016-11-29 | 2018-06-07 | 울산과학기술원 | Quantum dot light emitting diode, and method for manufacturing the same |
-
2019
- 2019-03-27 KR KR1020190034945A patent/KR102141033B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110111230A (en) * | 2010-04-02 | 2011-10-10 | 경희대학교 산학협력단 | Transparent electode material, method for manufacturing the same and method for manufacturing transparent electode |
| KR20180060441A (en) * | 2016-11-29 | 2018-06-07 | 울산과학기술원 | Quantum dot light emitting diode, and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oyamada et al. | Switching effect in Cu: TCNQ charge transfer-complex thin films by vacuum codeposition | |
| US6127004A (en) | Forming an amorphous fluorocarbon layer in electroluminescent devices | |
| JP6153510B2 (en) | Organic electronic device and method for producing organic electronic device | |
| JP2011108632A (en) | Organic luminescent display device and method of manufacturing the same | |
| KR101441542B1 (en) | Thin film transistor substrate, display device including the same, and method of manufacturing the thin film transistor substrate | |
| KR20100129596A (en) | Organic light emitting device | |
| WO2005064994A1 (en) | Organic el element, organic el display, process for fabricating organic el element, and system for fabricating organic el element | |
| JPWO2003045115A1 (en) | EL element | |
| KR20110115820A (en) | Organic electronic device with flexible transparent conductor including graphene sheet and manufacturing method thereof | |
| WO2018166094A1 (en) | Flexible display device and method for preparing same | |
| KR20070050143A (en) | Methods for fabricating transparent conductive oxide electrode | |
| KR102141033B1 (en) | Hole transfer layer for quantum dot light emitting diode and method of fabricating thereof | |
| US20160372695A1 (en) | Laminated organic electroluminescent device and method of manufacturing the same, and display device | |
| KR101578268B1 (en) | Electrode element comprising control-layer of work function | |
| CN111244298B (en) | Light-emitting device and display | |
| KR102219810B1 (en) | Transparent thin film for solarcell and method of fabricating thereof | |
| KR20160150412A (en) | Surface modified graphene transparent electrode and preparing method of the same | |
| Chang et al. | ITO-free large-area top-emission organic light-emitting diode by blade coating | |
| JP2002083693A (en) | Substrate with transparent conductive film, and organic electroluminescence device using the substrate having transparent electric conductive film | |
| JP2004355812A (en) | Display element | |
| KR20060099696A (en) | Transparent conductive thin films and thereof manufacturing method | |
| Kim et al. | P‐212: Late‐News Poster: Influence of Index Matching Epoxy Filler at the Encapsulation Part for the Performance of TEOLED with Internal Wrinkle Structure | |
| Dangtip et al. | Study of low power deposition of ITO for top emission OLED with facing target and RF sputtering systems | |
| WO2023092537A1 (en) | Light-emitting device and method for manufacturing same, and display substrate and display apparatus | |
| KR101432924B1 (en) | LED Element and Fabricating Apparatus and Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |