KR102136770B1 - 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들 - Google Patents

발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들 Download PDF

Info

Publication number
KR102136770B1
KR102136770B1 KR1020187037109A KR20187037109A KR102136770B1 KR 102136770 B1 KR102136770 B1 KR 102136770B1 KR 1020187037109 A KR1020187037109 A KR 1020187037109A KR 20187037109 A KR20187037109 A KR 20187037109A KR 102136770 B1 KR102136770 B1 KR 102136770B1
Authority
KR
South Korea
Prior art keywords
growing
type region
light emitting
layer
region
Prior art date
Application number
KR1020187037109A
Other languages
English (en)
Other versions
KR20190019955A (ko
Inventor
아이작 윌데슨
파리자트 뎁
에릭 찰스 넬슨
준코 고바야시
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20190019955A publication Critical patent/KR20190019955A/ko
Application granted granted Critical
Publication of KR102136770B1 publication Critical patent/KR102136770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

발광 디바이스들에 대한 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들이 본원에 설명된다. 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계, 및 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함한다. 터널 접합은 p-형 영역과 직접 접촉하는 p++ 층을 포함하며, p++ 층은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 성장된다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장 기판 위에 p-형 영역을 성장시키는 단계, 및 p-형 영역 위에 추가 층들을 성장시키는 단계를 포함한다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 p-형 영역 위에 발광 영역 및 n-형 영역을 성장시키는 단계를 포함한다.

Description

발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들
관련 출원들에 대한 상호 참조
본 출원은 2016년 5월 20일에 출원된 미국 임시 출원 제62/339,412호 및 2016년 7월 14일에 출원된 유럽 임시 출원 제16 179 434.2호의 이득을 주장하며, 그것의 내용은 완전히 제시된 것처럼 본원에 참조로 이로써 포함된다.
발명의 분야
본 출원은 발광 디바이스들에 관한 것이다.
발광 다이오드들(light emitting diodes)(LEDs), 공진 공동 발광 다이오드들(resonant cavity light emitting diodes)(RCLEDs), 수직 공동 표면 방출 레이저(vertical-cavity surface-emitting laser)(VCSELs), 및 에지 방출 레이저들을 포함하는 반도체 발광 디바이스들은 가장 효율적인 광원들 중에서 현재 이용가능하다. 가시 스펙트럼에 걸쳐 동작이 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심있는 재료 시스템들은 또한 III-질화물 재료들로 언급되는, 그룹 III-V 반도체들, 특히 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다.
전형적으로, III-질화물 발광 디바이스들은 금속 유기 화학 기상 퇴적(metal-organic chemical vapor deposition)(MOCVD), 분자 빔 에피택시(molecular beam epitaxy)(MBE), 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, III-질화물, 또는 다른 적절한 기판 상에 상이한 조성물들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 예를 들어, 종종 기판 위에 형성되는 Si로 도핑되는 하나 이상의 n-형 층, n-형 층 또는 층들 위에 형성되는 활성 영역 내의 하나 이상의 발광 층, 및 예를 들어, 활성 영역 위에 형성되는 Mg로 도핑되는 하나 이상의 p-형 층을 포함한다. 전기 컨택트는 n- 및 p-형 영역들 상에 형성된다.
상업적 III-질화물 LED에서, 반도체 구조체는 전형적으로 MOCVD에 의해 성장된다. MOCVD 동안 사용되는 질소원은 전형적으로 암모니아이다. 암모니아가 해리될 때, 수소가 생성된다. 수소는 마그네슘과 복합체를 형성하며, 마그네슘은 p-형 재료들의 성장 동안 p-형 도펀트로서 사용된다. 수소 복합체는 마그네슘의 p-형 특성을 비활성화시켜, p-형 재료의 도펀트 농도를 효과적으로 감소시키며, 디바이스의 효율을 감소시킨다. p-형 재료의 성장 후에, 구조체는 수소를 막아냄으로써 수소-마그네슘 복합체를 파괴하기 위해 어닐링된다.
발광 디바이스들에 대한 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적을 사용하기 위한 방법들이 본원에 설명된다. 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계, 및 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함한다. 발광 디바이스 구조체는 n-형 영역, 발광 영역 및 p-형 영역을 포함한다. 터널 접합은 p-형 영역과 직접 접촉하는 p++ 층 및 p++ 층과 직접 접촉하는 n++ 층을 포함하며, p++ 층은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 성장된다. 디바이스를 성장시키기 위한 다른 방법은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장 기판 위에 p-형 영역을 성장시키는 단계, p-형 영역 위에 발광 영역을 성장시키는 단계, 및 발광 영역 위에 n-형 영역을 성장시키는 단계를 포함하며, p-형 영역, 발광 영역 및 n-형 영역은 III-질화물 재료들로부터 제조된다. 디바이스를 성장시키기 위한 다른 방법은 성장 기판 위에 p-형 영역을 성장시키는 단계, p-형 영역 위에 발광 영역을 성장시키는 단계, 및 발광 영역 위에 n-형 영역을 성장시키는 단계를 포함하며, 발광 영역 및 n-형 영역 중 적어도 하나는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 성장된다.
더 상세한 이해는 첨부 도면들과 함께 예로서 주어지는, 이하의 설명으로부터 갖게 될 수 있다.
도 1은 암모니아를 질소원으로서 사용하여 디바이스에 대한 층들을 성장시키기 위한 예시도이다.
도 2는 암모니아 환경 내의 디바이스를 성장시키기 위한 예시도이다.
도 3은 디바이스 내의 어닐링된 p-형 층을 도시하는 예시도이다.
도 4는 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 디바이스를 성장시키기 위한 예시도이다.
도 5은 특정 구현들에 따른 예시적 발광 다이오드(LED)이다.
도 6은 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하여 도 5의 LED를 성장시키기 위한 예시적 흐름도이다.
도 7은 특정 구현들에 따른 예시적 터널 접합 LED이다.
도 8은 특정 구현들에 따라 도 7의 터널 접합 LED를 제조하기 위한 예시적 방법이다.
도 9는 특정 구현들에 따른 다른 예시적 터널 접합 LED이다.
도 10은 특정 구현들에 따라 도 9의 터널 접합 LED를 제조하기 위한 예시적 방법이다.
발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(remote plasma chemical vapor deposition)(RP-CVD) 및 스퍼터링 퇴적 중 적어도 하나를 사용하기 위한 방법에 대한 도면들 및 설명들은 명료성의 목적을 위해, 전형적 디바이스 처리에서 발견되는 많은 다른 요소들을 제거하면서, 분명한 이해와 관련 있는 요소들을 예시하기 위해 간략화되었다는 점이 이해되어야 한다. 본 기술분야의 통상의 기술자들은 다른 요소들 및/또는 단계들이 본 발명을 구현할 시에 바람직하고 그리고/또는 요구되는 것을 인식할 수 있다. 그러나, 그러한 요소들 및 단계들이 본 기술분야에 널리 공지되어 있기 때문에, 및 그들이 본 발명의 더 좋은 이해를 용이하게 하지 않기 때문에, 그러한 요소들 및 단계들의 논의는 본원에 제공되지 않는다.
종래의 III-질화물 발광 다이오드들(LEDs)에서, n-형 영역은 우선 기판 상에 성장된 후에, 활성 영역(또는 발광 영역) 및 p-형 영역이 계속된다. 본원에 사용되는 바와 같이, 용어 영역은 식별된 영역의 적어도 하나의 층을 언급하며, n-형 영역은 하나 이상의 n-형 층을 포함할 수 있다. 디바이스 n-측 아래에 성장되는 III-질화물 LED의 내부 필드는 순방향 바이어스를 증가시킴에 따라 증가한다. 그 결과, 디바이스 바이어스(전류)가 증가됨에 따라, 내부 전계는 증가하여, 전자-정공 오버랩을 감소시키고 그것에 의해 방사 효율을 감소시킨다. 디바이스(예를 들어, LED)를 역방향 순서로 성장시키는 것은, p-형 영역이 우선 기판 상에 성장된 상태에서, 내부 필드를 반전시킨다. 디바이스 p-측 아래에 성장되는 III-질화물 LED에서, 내부 필드는 내장 편광 필드와 반대이다. 그 결과, 순방향 바이어스(전류)가 증가함에 따라, 그러한 디바이스의 방사 효율은 증가할 수 있다.
그러나, 디바이스 디자인 p-측 아래에 성장되는 III-질화물 LED는 p-형 층 활성화를 위한 무수소 분위기에서 어닐의 요건에 의해 제한된다. 이것은 도 1 내지 도 3을 참조하여 예시된다. 도 1은 암모니아(NH3)를 질소원으로서 사용하여 성장되는 디바이스(100)를 예시하며, 그것은 p-형 영역(pGaN 층으로 도시됨)으로 N 및 H 포함을 야기한다. 도 2는 마그네슘(Mg) 도펀트를 활성화하기 위해 무수소 분위기 어닐링 공정을 사용하여 제거될 필요가 있는 디바이스(100)의 pGaN 층 내의 수소의 존재를 예시한다. 도 3은 수소가 pGaN 층으로부터 확산한 어닐링된 디바이스를 예시한다. Mg는 이제 어셉터-형 도펀트로서 전기적으로 활성이고 기능적이다. 질소원 기반 성장 공정은 예를 들어, 금속 유기 화학 기상 퇴적(MOCVD)일 수 있다. 전형적 MOCVD에서, 암모니아는 질소원으로서 사용되어, 성장 온도에서 질소의 수소 라디칼들 및 활성 형태들로 분해된다. 사용되는 캐리어 가스가 질소이지만, 암모니아 분해로부터의 수소는 성장 동안 Mg와 복합체를 형성할 것이다.
디바이스들 p-측 아래에 성장되는 III-질화물 LED에서, p-형 영역은 우선 기판 상에 성장된 후에 활성 영역 및 그 다음에 n-형 영역이 계속된다. 따라서, p-형 영역이 매립된다. 수소는 n-형 III-질화물 재료들을 통해 확산할 수 없고, 수소는 긴 거리에 걸쳐 측방으로 용이하게 확산하지 않는 점은 실험적으로 증명되었다. 어닐이 효과적인 것으로 하기 위해, p-형 층들은 임의의 다른 층에 의해 커버될 수 없다. 효과적인 어닐 없이, 디바이스는 p-형 층 없이, 또는 극히 낮은 정공 농도를 가진 p-형 층을 가지고 남아 있어, 그것을 쓸모없게 한다.
상기 문제는 또한 터널 접합을 포함하는 III-질화물 디바이스들에 존재한다. 터널 접합은 전자들이 역방향 바이어스에서 p-형 층의 가전자 대역으로부터 n-형 층의 전도 대역으로 터널링되는 것을 허용하는 구조체이다. 전자가 터널링될 때, 정공은 p-형 층 뒤에 남아 있어, 캐리어들은 양 층들에서 발생된다. 따라서, 다이오드와 같은 전자 디바이스에서, 작은 누설 전류만이 역방향 바이어스에서 흐르는 경우, 큰 전류는 역방향 바이어스에서 터널 접합에 걸쳐 운반될 수 있다. 터널 접합은 전형적으로 매우 높은 도핑을 사용하는 다른 재료 시스템들(예를 들어, (Al)GaAs 재료 시스템 내의 p++/n++ 접합)에서 달성되었던, p/n 터널 접합에서 전도 대역 및 가전자 대역의 특정 정렬을 필요로 한다. III-질화물 재료들은 상이한 합금 조성물들 사이의 헤테로인터페이스들에서 전계를 생성하는 고유 편광을 갖는다. 이러한 편광 필드는 터널링을 위한 요구된 대역 정렬을 달성하기 위해 이용될 수 있다.
이전에 언급된 바와 같이, 터널 접합은 다른 방법으로 정류되고 있는 전류가 역방향 바이어스 p-n 접합을 통과하는 것을 허용한다. 이것은 n-형 층들을 이용할 가능성을 생성하며, 이 층들은 p-형 층의 정공들로부터 터널 접합을 통해 n-형 층 내의 전자들로 변환함으로써 LED의 양 단자 및 음 단자 둘 다에 대한 컨택트로서의 p-형 층들보다, 훨씬 더 좋은 시트 저항 및 따라서 전류 확산을 갖는다. 또한, 그것은 2개 이상의 LED가 서로 겹쳐서 성장되고 터널 접합을 통해 직렬로 연결되는 것을 허용한다. 이것은 단일 LED의 풋프린트 내에 다수의 LED를 생성하여, 단위 면적 당 발생되는 광학 플럭스를 극적으로 증가시킨다.
단위 면적 당 높은 플럭스를 가능하게 하는 것에 더하여, 터널 접합들은 효율 저하를 극복하기 위해 사용될 수 있다. 터널 접합에 의해 연결되는 LED들을 더 낮은 구동 전류로 구동함으로써, 각각의 LED는 그것의 피크 효율에서 동작할 수 있다. 통상, 이것은 광 출력의 강하를 야기할 것이지만, 주어진 칩 면적에서 직렬로 연결되는 2개 이상의 LED를 가짐으로써, 광 출력은 효율이 극적으로 개선되면서 유지될 수 있다. 따라서, 모든 시장들은 터널 접합 LED, 높은 효율을 필요로 하는 것들 및 단위 면적 당 높은 플럭스를 필요로 하는 것들에 의해 대처될 수 있다.
III-질화물 LED들에서 터널 접합을 생성할 시의 중요한 제한 요인은 pGaN 층의 활성화이다. 터널 접합 LED의 경우에, pGaN 층은 전체 디바이스 구조체가 성장됨에 따라, 매립되거나, 다른 층에 의해 커버될 것이다. 디자인에 의해, 터널 접합이 중간에 있는 상태에서, pGaN 층의 상단 상에 n-형 층이 있을 것이다. pGaN 층이 MOCVD에 의해 성장될 때, 반응기 내의 수소는 GaN 층에서 Mg(p-형 도펀트)와 화학 복합체를 형성하며, 그것은 Mg를 전기적으로 비활성이게 한다. Mg가 p-형 도펀트로서 기능하게 하기 위해, 성장 후 활성화 어닐은 무수소 환경(ambient)에 요구되며, 수소는 결정으로부터 확산한다. 그러나, 위에 설명된 바와 같이, 수소는 n-형 GaN 층들을 통해 확산할 수 없다. 따라서, 터널 접합 LED가 성장되고 pGaN 층이 n-형 GaN 층에 의해 커버될 때, 활성화 어닐은 수소가 결정을 나갈 수 없기 때문에 진행될 수 없다. 이것은 p-형 층 없이, 또는 극히 낮은 활성화를 가지고 디바이스를 남겨서, 그것을 쓸모없게 한다. 이것은 분자 빔 에피택시(MBE)를 사용하여 p-형 층들을 성장시킴으로써 이전에 극복되었고, 분자 빔 에피택시는 느리고 비싸며, 전형적으로 상업적 III-질화물 LED 제조에 사용되지 않는다.
따라서, 터널 접합을 가진 디바이스와 같은, 매립된 p-형 층을 가진 디바이스들, 또는 p-형 층들이 n-형 층들 전에 성장되는 디바이스는 종래에 암모니아를 질소원으로서 가진 MOCVD에 의해 성장될 수 없다.
발광 디바이스들에 대한 층들을 성장시키기 위해 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나를 사용하기 위한 방법들이 본원에 설명된다. 일반적으로, RP-CVD 및 스퍼터링 퇴적은 성장 공정 동안 수소 또는 암모니아를 사용하지 않는다. 즉, 층들은 수소-함유 질소 전구체 없이 성장된다. 특히, RP-CVD 및 스퍼터링 퇴적은 pGaN 층(들) 및/또는 터널 접합 재료들을 성장시키기 위해 사용될 수 있으며, 그것은 수소가 pGaN 층(들)에 진입하는 것을 방지하고 일부 구현들에서 재료의 성장 후 활성화에 대한 요구를 제거할 수 있다.
일반적으로, RP-CVD 및 스퍼터링 퇴적은 질소 플라즈마를 질소원으로서 사용함으로써, 또는 일부 스퍼터링 퇴적 사례들에서 GaN 소스 타켓을 사용함으로써 III-질화물들을 성장시키기 위해 무수소 환경의 사용을 허용하고, pGaN 층(들)은 이 때 후속 활성화 단계를 필요로 하지 않을 것이다. 터널 접합의 성장 및 후속 nGaN 층(들)의 초기 부분은 또한 pGaN 층(들)이 노출되는 반응기로의 수소의 임의의 도입이 수소가 pGaN 층(들)으로 확산하고 한번 더 Mg와 복합체를 이루는 것을 야기함에 따라, RP-CVD 및/또는 스퍼터링 퇴적에 의해 구현될 수 있다. 유사하게, p-형 측 아래의 디바이스에 대해, pGaN 층(들)은 MOCVD에 의해 초기에 성장되며, 그 다음 RP-CVD 또는 스퍼터링 퇴적 시스템들에서 원위치 어닐링된 후에, 활성 영역 전에 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되는 pGaN 층 및 비의도적으로 도핑된 후퇴 층이 계속될 수 있다. 활성화 어닐은 예를 들어, RP-CVD 반응기의 원격 플라즈마원을 사용하여 발생되는 활성 질소의 초과 압력으로 수행될 수 있다. 활성 영역은 pGaN으로의 수소 확산이 중요하지 않으면 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되거나 MOCVD에 의해 성장될 수 있다.
도 4는 디바이스(400)에 대한 III-질화물들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하는 예시도이다. 질소 가스원(N2)은 결정으로부터 질소의 탈착을 방지하기 위해 N 원자의 초과 압력을 제공하는데 사용되지만 어떠한 수반하는 수소도 갖지 않는다. 도시된 바와 같이, pGaN 층에 어떠한 수소 원자들도 없다.
도 5는 디바이스(500)의 예시적 반도체 구조체(505)이며, p-형 영역(510)은 도 6의 흐름도(600)에 예시된 바와 같이 발광 영역(515) 및 n-형 영역(520) 전에 성장된다. 그러한 반도체 구조체는 임의의 적절한 디바이스로 포함될 수 있고 구현들은 예시되는 디바이스에 제한되지 않는다. 예시되는 수직 디바이스에 대한 대안들로서의 적절한 디바이스들의 예들은 성장 기판이 제거되는 플립 칩 디바이스; 및 성장 기판이 남아 있고 금속 컨택트가 제1 성장된 도핑 층 상에 배치되며, 그것이 예를 들어, 건식 에칭에 의해 노출되는 측방 다이를 포함한다.
디바이스(500)는 성장 기판(도시되지 않음) 상에 성장되는 반도체 구조체(505)를 포함한다. 반도체 구조체(505)는 p-형 영역(510)을 우선 성장시킴으로써 형성된 후에(605), 적어도 하나의 발광 층을 포함하는 활성 또는 발광 영역(515)이 계속된 다음(610), n-형 영역(520)이 계속된다(615). 금속 p 컨택트(525)는 p-형 영역(510) 상에 배치되고 금속 n-컨택트(530)는 n-형 영역(520) 상에 배치된다. N-형 영역(520)은 예를 들어, 광을 효율적으로 방출하기 위해 발광 영역(515)에 바람직한 특정 광학, 재료, 또는 전기적 성질들을 위해 디자인되는 n- 또는 심지어 p-형 층들을 포함하는 상이한 조성물들 및 도펀트 농도의 다수의 층을 포함할 수 있다. 발광 영역(515)은 예를 들어, 단일의 두껍거나 얇은 발광 층, 또는 장벽 층들에 의해 분리되는 다수의 얇거나 두꺼운 발광 층을 포함하는 다수의 양자 우물 발광 영역을 포함할 수 있다. P-형 영역(510)은 예를 들어, 준비 층들 예컨대 버퍼 층들 또는 핵형성 층들, 및/또는 p-형, n-형, 또는 의도적으로 도핑되지 않을 수 있는, 성장 기판의 제거를 용이하게 하도록 디자인되는 층들, 및 p-형, 의도적으로 도핑되지 않은, 또는 n-형인 층들을 포함하는, 상이한 조성물, 두께, 및 도펀트 농도의 다수의 층을 포함할 수 있다.
상기 명시된 바와 같이, 도 6은 디바이스(500)에 대한 반도체 구조체(505)를 형성하는 방법을 예시한다. 일 구현에서, p-형 영역(510)은 RP-CVD 및/또는 스퍼터링 퇴적을 사용함으로써 성장 기판 상에 우선 성장된다(605). 그 다음, 발광 영역(515)은 p-형 영역(510) 위에 성장된다(610). 일 구현에서, 발광 영역(515)은 적어도 성장의 제1 부분(예를 들어, 적어도 처음 수 나노미터와 같음) 동안 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장되어, 초기에 성장된 p-형 영역(505)은 수소에 노출되지 않는다. N-형 영역(520)은 반도체 구조체(505)를 형성하기 위해 p-형 영역(510) 및 발광 영역(515) 위에 성장된다(615).
일부 구현들에서, 성장 기판은 비-III-질화물 기판 예컨대 실리콘 탄화물(SiC) 또는 사파이어 및 초기 III-질화물 구조체를 포함한다. 초기 III-질화물 구조체는 예를 들어, III-질화물 핵형성 및/또는 버퍼 층 및 반도체 구조체(515)가 성장될 수 있는 얇은 GaN 필름을 포함할 수 있다. 초기 III-질화물 구조체는 예를 들어, MOCVD에 의해 비-III-질화물 기판 상에 성장될 수 있다. 일부 실시예들에서, 성장 기판은 예를 들어, MOCVD, 수소화물 기상 에피택시(hydride vapour phase epitaxy)(HVPE), 액상 에피택시(liquid phase epitaxy)(LPE), 암모노서멀, 또는 임의의 다른 적절한 기술에 의해 형성되는, 사전 형성된 GaN 템플릿이다.
도 5 및 도 6을 집합적으로 참조하면, p-형 영역(510)은 예를 들어, MOCVD에 의해 성장된 후에 RP-CVD 및/또는 스퍼터링 퇴적 챔버에서 수행되는 활성화 어닐이 계속될 수 있다. 일 구현에서, 활성화 어닐 후에, 후속 성장은 수소의 재도입을 방지하기 위해 p-형 영역(510)을 캡핑하도록 n-형 영역에서 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행된다. 발광 영역(515) 및 n-형 영역(520)은 예를 들어, RP-CVD, 스퍼터링 퇴적 또는 MOCVD에 의해 성장될 수 있다.
일 구현에서, 어닐링된 p-형 영역(예를 들어, 처음 2 나노미터(nm) 내지 100 nm의 재료) 상의 초기 성장은 p-형 영역(510)을 캡핑하고 수소의 재도입을 방지하기 위해 n-형 영역에서 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행된다. p-형 영역(510)이 캡핑된 후에, 성장은 MOCVD 또는 다른 성장 기술들로 전환될 수 있다.
일 구현에서, p-형 영역(510), 발광 영역(515) 및 n-형 영역(520)은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.
일반적으로, 무수소 p-형 영역이 RP-CVD 또는 스퍼터링 퇴적, 또는 MOCVD 후에 어닐링에 의해 형성되면, 무수소 p-형 영역은 수소의 도입 또는 재도입을 방지하기 위해 MOCVD에 의한 성장 전에 n-형 영역에서 캡핑될 수 있다.
상기 성장 기술들은 예시적이고 p-형 영역(510), 발광 영역(515) 및 n-형 영역(520)을 위한 위에 설명된 성장 기술들의 조합들은 설명 및 청구항들의 범위 내에 있다. 성장 후에, 반도체 구조체는 임의의 적절한 디바이스로 처리될 수 있다.
도 7은 특정 구현들에 따른 예시적 터널 접합 LED(700)이다. 일반적으로, 터널 접합은 p-형 영역과 p-형 영역으로 전류를 주입하는 금속 컨택트 사이에 배치된다. 컨택트는 n-형 영역 상에 형성될 수 있으며, 그것은 p-형 영역과 비교하여 훨씬 더 좋은 시트 저항 및 따라서 전류 확산을 가질 수 있다. 터널 접합 LED(700)에서, n-형 영역은 p-형 영역으로부터의 정공들을 터널 접합을 통해 n-형 컨택트 층 내의 전자들로 변환함으로써, 터널 접합 LED(700)의 양 단자 및 음 단자 둘 다에 대한 컨택트 층들으로서 사용된다.
터널 접합 LED(700)는 성장 기판(705) 상에 성장되는 n-형 영역(710), 그 다음 발광 영역(715) 및 p-형 영역(720)을 포함하는 LED 구조체(702)를 갖는다. N-형 영역(710)은 상이한 조성물들, 도펀트 농도(의도적으로 도핑되지 않은 및/또는 p-형을 포함함) 및 두께들의 다수의 층을 포함할 수 있다. 발광 영역(715)은 예를 들어, 장벽 층들에 의해 분리되는 다수의 두꺼운 또는 양자 우물 발광 층을 포함할 수 있다. P-형 영역(720)은 상이한 조성물들, 도펀트 농도(의도적으로 도핑되지 않은 및/또는 n-형을 포함함) 및 두께들의 다수의 층을 포함할 수 있다. 터널 접합(725)은 p-형 영역(720) 위에 형성된다.
일 구현에서, 터널 접합(725)은 또한 p++ 층으로 언급되고, p-형 영역(720)과 직접 접촉하는 높게 도핑된 p-형 층, 및 또한 n++ 층으로 언급되고, p++ 층과 직접 접촉하는 높게 도핑된 n-형 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 p++ 층 및 n++ 층과 상이한 조성물의 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 InGaN 층을 포함한다. 일 구현에서, 터널 접합(725)은 p++ 층과 n++ 층 사이에 샌드위치되는 AlN 층을 포함한다. 터널 접합(725)은 아래에 설명되는 바와 같이 n-형 컨택트 층(730)과 직접 접촉한다.
p++ 층은 예를 들어, 약 1018 cm-3 내지 약 5×1020 cm-3의 농도까지 Mg 또는 Zn과 같은 어셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일부 실시예들에서, p++ 층은 약 2×1020 cm-3 내지 약 4×1020 cm-3의 농도로 도핑된다. n++ 층은 예를 들어, 약 1018 cm-3 내지 약 5×1020 cm-3의 농도까지 Si 또는 Ge와 같은 어셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일 구현에서, n++ 층은 약 7×1019 cm-3 내지 약 9×1019 cm-3의 농도로 도핑된다. 터널 접합(725)은 통상 매우 얇다. 예를 들어, 터널 접합(725)은 범위가 약 2 nm에서 약 100 nm에 이르는 전체 두께를 가질 수 있고, p++ 층 및 n++ 층 각각은 범위가 약 1 nm에서 약 50 nm에 이르는 두께를 가질 수 있다. 일 구현에서, p++ 층 및 n++ 층 각각은 범위가 약 25 nm에서 약 35 nm에 이르는 두께를 가질 수 있다. p++ 층 및 n++ 층은 반드시 동일한 두께인 것은 아닐 수 있다. 일 구현에서, p++ 층은 15 nm의 Mg-도핑된 InGaN이고 n++ 층은 30 nm의 Si-도핑된 GaN이다. p++ 층 및 n++ 층은 경사진 도펀트 농도를 가질 수 있다. 예를 들어, 기본 p-형 영역(720)에 인접한 p++ 층의 일부는 p++ 층에서 기본 p-형 영역(720)의 도펀트 농도로부터 원하는 도펀트 농도로 경사지는 도펀트 농도를 가질 수 있다. 유사하게, n++ 층은 p++ 층에 인접한 최대치로부터 터널 접합(725) 위에 형성되는 n-형 층(730)에 인접한 최소치로 경사지는 도펀트 농도를 가질 수 있다. 터널 접합(725)은 전도 전류가 역방향 바이어스 모드에 있을 때 터널 접합(725)이 낮은 일련의 전압 강하를 디스플레이하도록 충분히 얇게 제조되고 충분히 도핑된다. 일 구현에서, 터널 접합(725)에 걸친 전압 강하는 약 0.1V 내지 약 1V이다.
InGaN 또는 AlN 또는 p++ 층과 n++ 층 사이의 다른 적절한 층을 포함하는 구현들은 터널링을 위한 대역들을 정렬하는 것을 돕기 위해 III-질화물들에서 편광 필드를 강화할 수 있다. 이러한 편광 효과는 n++ 및 p++ 층들에서 도핑 요건을 감소시키고 요구되는 터널링 거리를 감소시킬 수 있다(더 높은 전류 흐름을 잠재적으로 허용함). p++ 층과 n++ 층 사이의 층의 조성물은 p++ 층 및 n++ 층의 조성물과 상이할 수 있고, 그리고/또는 III-질화물 재료 시스템 내의 다른 재료들 사이에 존재하는 편극 전하로 인해 대역 재정렬을 야기하기 위해 선택될 수 있다. 적절한 터널 접합들의 예들은 미국 특허 제8,039,352 B2호에 설명되며, 이 미국 특허는 본원에 참조로 포함된다.
n-형 컨택트 층(730)은 n++ 층과 직접 접촉하는, 터널 접합(725) 위에 형성된다. 제1 금속 컨택트(735) 및 제2 금속 컨택트(740)는 n-형 컨택트 층(730) 및 n-형 영역(710) 상에 각각 형성된다. 메사(mesa)는 도 7에 예시된 바와 같이, 플립 칩 디바이스를 형성하기 위해 에칭될 수 있거나, 임의의 다른 적절한 디바이스 구조체가 사용될 수 있다. 제1 금속 컨택트(735) 및 제2 금속 컨택트(740)는 알루미늄 또는 임의의 적절한 컨택트 금속 또는 금속들과 같은, 동일한 또는 상이한 재료일 수 있다.
일 구현에서, 터널 접합(725)의 p++ 층은 개별 p-형 영역(720)이 요구되지 않도록 발광 층(715)과 직접 접촉할 수 있다.
성장 기판(705)은 종종 사파이어이지만 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판(705)의 표면은 성장 전에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(700)로부터 광 추출을 개선할 수 있다. 성장 표면과 반대인 성장 기판(705)의 표면(즉, 다수의 광이 플립 칩 구성에서 추출되는 표면)은 성장 전 또는 후에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(700)로부터 광 추출을 개선할 수 있다. 일 구현에서, 기판(705)은 박형화되거나 전적으로 제거될 수 있다. 일 구현에서, 박형화에 의해 노출되는 기판(705)의 표면은 광 추출을 개선하기 위해 패턴화되거나, 텍스처화되거나, 거칠게 된다.
제1 및 제2 금속 컨택트들(735 및 740)은 종종 반사 금속 및 반사 금속의 전자 이동을 방지하거나 감소시킬 수 있는 가드 금속과 같은 다수의 전도성 층을 포함한다. 반사 금속은 종종 은이지만, 임의의 적절한 재료 또는 재료들이 사용될 수 있다. 제1 및 제2 금속 컨택트들(735 및 740)은 실리콘 또는 임의의 다른 적절한 재료의 산화물과 같은 유전체로 충전될 수 있는 갭만큼 서로 전기적으로 절연된다. n-형 영역(715)의 부분들을 노출하는 다수의 비아가 형성될 수 있다. 제1 및 제2 금속 컨택트들(735 및 740)은 도 7에 예시된 배열에 제한되지 않는다. 제1 및 제2 금속 컨택트들(735 및 740)은 본 기술분야에 공지되어 있는 바와 같이, 유전체/금속 스택을 가진 본드 패드들을 형성하기 위해 재분배될 수 있다.
터널 접합 LED(700)에 전기적 연결들을 형성하기 위해, 하나 이상의 인터커넥트는 제1 및 제2 금속 컨택트들(735 및 740) 상에 형성되거나 이 컨택트들에 전기적으로 연결된다. 인터커넥트들은 예를 들어, 땜납, 스터드 범프들(stud bumps), 금 층들, 또는 임의의 다른 적절한 구조체일 수 있다.
도 8은 특정 구현들에 따른 도 7의 터널 접합 LED(700)를 제조하기 위한 예시적 방법(800)이다. LED 구조체(702)의 N-형 영역(710), 발광 영역(715) 및 p-형 영역(720)은 MOCVD에 의해 성장 기판(705) 상에 성장된다(805). 그 다음, LED 구조체(702)는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되며, 활성화 어닐은 활성 질소의 초과 압력으로 원위치에서 수행된다(810). 일 구현에서, 활성화 어닐은 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되기 전에 원위치 외에서 수행된다. 터널 접합(725)은 RP-CVD 및/또는 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 LED 구조체(702)의 상단에 성장된다(815). n-형 컨택트 영역(730)의 전부 또는 일부는 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다(820). 그 다음, 구조체는 나머지 구조체를 성장시키기 위해 MOCVD 챔버로 다시 이동될 수 있으며, 나머지 구조체는 n-형 컨택트 영역(730)의 일부를 포함할 수 있다(825). 공정은 원하는 만큼 터널 접합들에 의해 분리되는 같은 수의 LED들을 형성하기 위해 반복될 수 있다(830).
일 구현에서, 터널 접합(725)은 주위 수소 없이 성장되지 않아야 한다. 예를 들어, p++ 층 및 n++ 층의 제1 부분은 주위 수소 없이 성장된 후에 MOCVD에 의한 나머지 n++ 층의 성장이 계속될 수 있다. 일반적으로, 위에 설명에 설명된 바와 같이, p++ 층이 캡핑되면, 성장은 수소로 발생할 수 있다.
일 구현에서, n-형 영역(710), 발광 영역(715), 및 p-형 영역(720)의 제1 부분은 MOCVD에 의해 성장된다. MOCVD에 의해 성장되는 p-형 영역(720)의 제1 부분은 예를 들어, 적어도 1 nm 두께 및 400 nm 이하의 두께, 적어도 5 nm 두께 및 150 nm 이하의 두께 및 적어도 10 nm 두께 및 20 nm 이하의 두께일 수 있다. 그 다음, 구조체는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되고 활성화 어닐은 원위치에서 수행된다. 그 다음, p-형 영역(720)의 제2 부분은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다. 제2 부분은 예를 들어, 일부 실시예들에서 적어도 5 nm 두께 및 400 nm 이하의 두께, 및 적어도 10 nm 두께 및 100 nm 이하의 두께일 수 있다. 성장 공정의 나머지는 위에 설명된 것과 같다.
일 구현에서, n-형 영역(710), 발광 영역(715), p-형 영역(720), 터널 접합(725), 및 n-형 컨택트 영역(730)을 포함하는 모든 III-질화물 층들은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.
일 구현에서, 터널 접합 LED(900)는 도 4, 도 5 및 도 6에 대해 위에 설명된 바와 같이 성장 기판들 상에 성장된다.
도 9는 특정 구현들에 따른 다른 예시적 터널 접합 LED(900)이다. 특히, 터널 접합 LED(900)는 겹쳐서 성장되고 터널 접합을 통해 직렬로 연결되는 다수의 LED를 포함한다. 일반적으로, 다수의 LED는 단일 LED의 풋프린트 내에 생성되며, 그것은 단위 면적 당 발생되는 광학 플럭스를 극적으로 증가시킬 수 있다. 게다가, 터널 접합에 의해 연결되는 LED들을 더 낮은 구동 전류로 구동함으로써, 각각의 LED는 그것의 피크 효율에서 동작할 수 있다. 단일 LED에서, 이것은 광 출력의 강하를 야기할 것이지만, 주어진 칩 면적에서 직렬로 연결되는 2개 이상의 LED를 가짐으로써, 광 출력은 효율이 극적으로 개선되면서 유지될 수 있다. 따라서, 터널 접합 LED(900)는 높은 효율을 필요로 하는 응용들 및/또는 단위 면적 당 높은 플럭스를 필요로 하는 응용들에 사용될 수 있다.
터널 접합 LED(900)는 성장 기판(905) 상에 성장되는 n-형 영역(910), 그 후에 발광 영역(915) 및 p-형 영역(920)을 포함하는 제1 LED 구조체(902)를 포함한다. 터널 접합(925)은 p-형 영역(920) 위에 형성된다. 제2 LED 구조체(927)는 터널 접합(925) 위에 형성되는 제2 n-형 영역(930), 제2 발광 영역(935), 및 제2 p-형 영역(940)을 포함한다. 터널 접합(925)은 p++ 층이 제1 LED 구조체(902)의 p-형 영역(36)과 직접 접촉하고 n++ 층이 제2 LED 구조체(927)의 n-형 영역(930)과 직접 접촉하도록 배향된다. 제1 금속 컨택트(945) 및 제2 금속 컨택트(950)는 제1 LED 구조체(902)의 n-형 영역(910), 및 제2 LED 구조체(927)의 p-형 영역(940) 상에 각각 형성된다. 메사는 플립 칩 디바이스를 형성하기 위해 에칭될 수 있거나 임의의 다른 적절한 디바이스 구조체가 사용될 수 있다. 일 구현에서, 부가 터널 접합 및 n-형 층은 n-형 층 상에 제2 금속 컨택트(950)를 형성하기 위해 제2 LED 구조체(927)의 p-형 영역(940) 위에 형성될 수 있다. 터널 접합 LED(900)에 대해 설명되는 영역들 및 층들은 적절하게, 터널 접합 LED(700)에 대해 위에 설명된 것들과 동일한 재료들, 성질들, 특징들 및/또는 특성들을 가질 수 있다.
2개의 발광 또는 활성 영역이 도 9에 예시되지만, 임의의 수의 발광 영역들은 각각의 발광 영역에 인접한 p-형 영역이 터널 접합에 의해 다음 활성 영역에 인접한 n-형 영역으로부터 분리되면 2개의 금속 컨택트 사이에 포함될 수 있다. 터널 접합 LED(900)가 2개의 컨택트만을 가지므로, 양 발광 영역들(915 및 935)은 동시에 광을 방출하고 개별적으로 그리고 별도로 활성될 수 없다. 일 구현에서, 스택 내의 개별 LED들은 부가 컨택트들을 형성함으로써 별도로 활성화될 수 있다. 일 구현에서, 디바이스는 디바이스가 예를 들어, 110 볼트, 220 볼트 등과 같은 전형적 라인 전압에서 동작할 수 있도록 충분한 터널 접합들을 가질 수 있다.
일 구현에서, 발광 영역들(915 및 935)은 동일한 조성물로 제조될 수 있어, 그들은 동일한 컬러 광을 방출하거나, 상이한 조성물들로 제조될 수 있어, 그들은 상이한 컬러들(즉, 상이한 피크 파장들)의 광을 방출한다. 예를 들어, 2개의 컨택트를 가진 3개의 발광 영역 디바이스는 제1 발광 영역이 적색 광을 방출하고, 제2 발광 영역이 청색 광을 방출하고, 제3 발광 영역이 녹색 광을 방출하도록 제조될 수 있다. 활성화될 때, 디바이스는 백색 광을 생성할 수 있다. 발광 영역들은 동일한 면적으로부터 광을 방출하는 것으로 나타나도록 스태킹되므로, 그러한 디바이스들은 스태킹된 것보다는 오히려 인접한 발광 영역들로부터 적색, 청색, 및 녹색 광을 조합하는 디바이스에 존재하는 컬러 혼합을 가진 문제들을 회피할 수 있다.
상이한 파장들의 광을 방출하는 발광 영역들을 가진 디바이스에서, 최단 파장의 광을 발생시키는 발광 영역은 LED에서 광이 추출되는 표면, 일반적으로 사파이어, SiC, 또는 GaN 성장 기판에 가장 가깝게 위치될 수 있다. 출력 표면에 가까운 최단 파장 발광 영역의 배치는 다른 발광 영역들의 양자 우물들 내의 흡수로 인해 손실을 최소화할 수 있고, 컨택트들에 의해 형성되는 히트 싱크에 더 가까운 더 긴 파장 발광 영역들을 위치시킴으로써 보다 민감한 더 긴 파장 양자 우물들 상에서 열 충격을 감소시킬 수 있다. 양자 우물 층들은 또한 양자 우물 층들 내의 광의 흡수가 낮도록 충분히 얇게 제조될 수 있다. 디바이스로부터 방출되는 혼합된 광의 컬러는 각각의 컬러의 광을 방출하는 발광 영역들의 수를 선택함으로써 제어될 수 있다. 예를 들어, 인간 눈은 녹색 광자들에 매우 민감하고 적색 광자들 및 청색 광자들에 민감하지 않다. 밸런싱된 백색 광을 생성하기 위해, 스태킹된 발광 영역 디바이스는 단일 녹색 발광 영역 및 다수의 청색 및 적색 발광 영역을 가질 수 있다.
성장 기판(905)은 종종 사파이어이지만 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판(905)의 표면은 성장 전에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(900)로부터 광 추출을 개선할 수 있다. 성장 표면과 반대인 성장 기판(905)의 표면(즉, 다수의 광이 플립 칩 구성에서 추출되는 표면)은 성장 전 또는 후에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 터널 접합 LED(900)로부터 광 추출을 개선할 수 있다. 일 구현에서, 기판(905)은 박형화되거나 전적으로 제거될 수 있다. 일 구현에서, 박형화에 의해 노출되는 기판(905)의 표면은 광 추출을 개선하기 위해 패턴화되거나, 텍스처화되거나, 거칠게 된다.
제1 및 제2 금속 컨택트들(945 및 950)은 종종 반사 금속 및 반사 금속의 전자 이동을 방지하거나 감소시킬 수 있는 가드 금속과 같은 다수의 전도성 층을 포함한다. 반사 금속은 종종 은이지만, 임의의 적절한 재료 또는 재료들이 사용될 수 있다. 제1 및 제2 금속 컨택트들(945 및 950)은 실리콘 또는 임의의 다른 적절한 재료의 산화물과 같은 유전체로 충전될 수 있는 갭만큼 서로 전기적으로 절연된다. n-형 영역(910)의 부분들을 노출하는 다수의 비아가 형성될 수 있다. 제1 및 제2 금속 컨택트들(945 및 950)은 도 9에 예시된 배열에 제한되지 않는다. 제1 및 제2 금속 컨택트들(945 및 950)은 본 기술분야에 공지되어 있는 바와 같이, 유전체/금속 스택을 가진 본드 패드들을 형성하기 위해 재분배될 수 있다.
터널 접합 LED(900)에 전기적 연결들을 형성하기 위해, 하나 이상의 인터커넥트는 제1 및 제2 금속 컨택트들(945 및 950) 상에 형성되거나 이 컨택트들에 전기적으로 연결된다. 인터커넥트들은 예를 들어, 땜납, 스터드 범프들, 금 층들, 또는 임의의 다른 적절한 구조체일 수 있다.
도 10은 특정 구현들에 따라 도 9의 터널 접합 LED(900)를 제조하기 위한 예시적 방법이다. 제1 LED 구조체(902)의 N-형 영역(910), 발광 영역(915) 및 p-형 영역(920)은 MOCVD에 의해 성장 기판(905) 상에 성장된다(1005). 그 다음, LED 구조체(902)는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되며, 활성화 어닐은 활성 질소의 초과 압력으로 원위치에서 수행된다(1010). 터널 접합(925)은 적어도 RP-CVD 및/또는 스퍼터링 퇴적을 사용함으로써 제1 LED 구조체(902)의 상단에 성장된다(1015). 제2 LED 구조체(923)의 n-형 컨택트 영역(930)의 전부 또는 일부는 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다(1020). 그 다음, 구조체는 나머지 구조체를 성장시키기 위해 MOCVD 챔버로 다시 이동될 수 있으며, 나머지 구조체는 제2 LED 구조체(923)의 n-형 영역(930), 발광 영역(935), 및 p-형 영역(940)의 일부를 포함할 수 있다(1025). 공정은 원하는 만큼 터널 접합들에 의해 분리되는 같은 수의 LED들을 형성하기 위해 반복될 수 있다(1030).
일 구현에서, 터널 접합(925)은 주위 수소 없이 성장되지 않아야 한다. 예를 들어, p++ 층 및 n++ 층의 제1 부분은 주위 수소 없이 성장된 후에 MOCVD에 의한 나머지 n++ 층의 성장이 계속될 수 있다. 일반적으로, 위에 설명된 바와 같이, p++ 층이 캡핑되면, 성장은 수소로 발생할 수 있다.
일 구현에서, n-형 영역(910), 발광 영역(915), 및 p-형 영역(920)의 제1 부분은 MOCVD에 의해 성장된다. MOCVD에 의해 성장되는 p-형 영역(920)의 제1 부분은 예를 들어, 적어도 1 nm 두께 및 400 nm 이하의 두께, 적어도 5 nm 두께 및 150 nm 이하의 두께 및 적어도 10 nm 두께 및 20 nm 이하의 두께일 수 있다. 그 다음, 구조체는 RP-CVD 및/또는 스퍼터링 퇴적 챔버로 이동되고 활성화 어닐은 원위치에서 수행된다. 그 다음, p-형 영역(920)의 제2 부분은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장된다. 제2 부분은 예를 들어, 일부 실시예들에서 적어도 5 nm 두께 및 400 nm 이하의 두께 및 적어도 10 nm 두께 및 100 nm 이하의 두께일 수 있다. 성장 공정의 나머지는 위에 설명된 것과 같다.
일 구현에서, n-형 영역(910), 발광 영역(915), p-형 영역(920), 터널 접합(925), n-형 영역(930), 발광 영역(935) 및 p-형 영역(940)을 포함하는 모든 III-질화물 층들은 RP-CVD 및/또는 스퍼터링 퇴적에 의해 성장될 수 있다.
일 구현에서, 터널 접합 LED(900)는 도 4, 도 5 및 도 6에 대해 위에 설명된 바와 같이 성장 기판들 상에 성장된다.
본원에 설명되는 디바이스들 중 어느 것은 파장 변환 구조체와 조합될 수 있다. 파장 변환 구조체는 하나 이상의 파장 변환 재료를 포함할 수 있다. 파장 변환 구조체는 LED에 직접 연결되거나, LED에 아주 근접하여 배치되지만 LED에 직접 연결되지 않거나, LED로부터 이격될 수 있다. 파장 변환 구조체는 임의의 적절한 구조체일 수 있다. 파장 변환 구조체는 LED로부터 개별적으로 형성되거나, LED와 원위치에 형성될 수 있다. LED로부터 개별적으로 형성되는 파장 변환 구조체들의 예들은 소결 또는 임의의 다른 적절한 공정에 의해 형성될 수 있는 세라믹 파장 변환 구조체들, 롤링되거나, 캐스팅되거나, 다른 방법으로 시트로 형성되며, 그 다음 개별 파장 변환 구조체들로 싱귤레이트(singulate)되는 실리콘 또는 글래스와 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들, 및 LED 위에 적층되거나 다른 방법으로 배치될 수 있는, 가요성 시트로 형성되는 실리콘과 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들을 포함한다.
원위치에서 형성되는 파장 변환 구조체들의 예들은 실리콘과 같은 투명 재료와 혼합되고 분배되거나, 스크린 인쇄되거나, 스텐실되거나, 몰딩되거나, 다른 방법으로 LED 위에 배치되는 분말 인광체들과 같은 파장 변환 재료들; 및 전기영동, 기상, 또는 임의의 다른 적절한 타입의 퇴적에 의해 LED 상에 코팅되는 파장 변환 재료들을 포함한다.
다수의 형태의 파장 변환 구조체는 단일 디바이스에 사용될 수 있다. 예를 들어, 세라믹 파장 변환 부재는 동일한 또는 상이한 파장 변환 재료들이 세라믹 및 몰딩된 부재들에 있는 상태에서, 몰딩된 파장 변환 부재와 조합될 수 있다.
파장 변환 구조체는 예를 들어, 종래의 인광체들, 유기 인광체들, 양자점들, 유기 반도체들, II-VI 또는 III-V 반도체들, II-VI 또는 III-V 반도체 양자점들 또는 나노 결정들, 염료들, 폴리머들, 또는 빛을 발하는 다른 재료들을 포함할 수 있다.
파장 변환 재료는 LED에 의해 방출되는 광을 흡수하고 하나 이상의 상이한 파장의 광을 방출한다. LED에 의해 방출되는 비변환된 광은 종종 구조체로부터 추출되는 최종 스펙트럼의 일부이지만, 그것은 필요하지 않다. 공통 조합들의 예들은 황색 방출 파장 변환 재료와 조합되는 청색 방출 LED, 녹색 및 적색 방출 파장 변환 재료들와 조합되는 청색 방출 LED, 청색 및 황색 방출 파장 변환 재료들과 조합되는 UV 방출 LED, 및 청색, 녹색, 및 적색 방출 파장 변환 재료들과 조합되는 UV 방출 LED를 포함한다. 광의 다른 컬러들을 방출하는 파장 변환 재료들은 구조체로부터 추출되는 광의 스펙트럼을 조정하기 위해 추가될 수 있다.
일부 실시예들에서, 본원에 설명되는 방법들은 MOCVD 챔버와 RP-CVD 및/또는 스퍼터링 퇴적 챔버 사이에서 웨이퍼들을 이동시키는 클러스터 도구에 의해 수행될 수 있다. 그러한 도구는 스케일가능 제조 공정을 허용한다. 일부 실시예들에서, RP-CVD, 스퍼터링 퇴적 및 MOCVD 도구들은 클러스터 도구들보다는 오히려 독립형이다. 일부 실시예들에서, 단일 반응기는 동일한 물리 챔버에서 RP-CVD 및/또는 스퍼터링 퇴적 및 MOCVD 성장 모드들을 함께 포함할 수 있다. 매우 소량의 수소 및/또는 암모니아는 p-형 층에서 p-형 도펀트을 비활성화시키는 것 없이, 또는 p-형 영역의 전기적 작용에 영향을 주는 것 없이 RP-CVD 및/또는 스퍼터링 퇴적에 의해 수행되는 성장 단계들 동안 사용될 수 있는 것이 가능하다. 예를 들어, 일부 실시예들에서, 수소는 p-형 GaN의 비활성화를 야기하지 않는 것을 가정하면 버블러들의 일부에 대한 캐리어 가스로서 사용될 수 있다.
본원에 설명되는 실시예들은 임의의 적절한 발광 디바이스로 포함될 수 있다. 발명의 실시예들은 예를 들어, 도 5, 도 7 및 도 9의 수직 디바이스들과 같은, 예시된 특정 구조체들에 제한되지 않는다.
위에 설명된 예들 및 실시예들에서, 반도체 발광 디바이스는 청색 또는 UV 광을 방출하는 III-질화물 LED이지만, 레이저 다이오드들과 같은, LED들 외의 반도체 발광 디바이스들은 발명의 범위 내에 있다. 게다가, 본원에 설명되는 원리들은 다른 III-V 재료들, III-인화물, III-비화물, II-VI 재료들, ZnO, 또는 Si-계 재료들과 같은 다른 재료 시스템들로부터 제조되는 반도체 발광 디바이스들에 적용가능할 수 있다.
발광 디바이스들에서 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 본원에 설명되는 비제한 방법들은 청구항들의 사상 및 범위를 유지하면서 다양한 응용들 및 사용들을 위해 수정될 수 있다. 본원에 설명되고, 그리고/또는 도면들에 도시되는 구현들 및 변형들은 예로서만 제시되고 범위 및 사상에 관해 제한되지 않는다. 본원에서의 설명들은 발광 디바이스들 내의 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 방법의 모든 구현들에 적용가능할 수 있지만 그것은 특정 구현에 대해 설명될 수 있다.
본원에 설명되는 바와 같이, 본원에 설명되는 방법들은 임의의 특정 기능(들)을 수행하는 임의의 특정 요소(들)에 제한되지 않고 제시되는 방법들의 일부 단계들은 도시된 순서로 반드시 발생할 필요는 없다. 예를 들어, 일부 경우들에서, 2개 이상의 방법 단계는 상이한 순서로 또는 동시에 발생할 수 있다. 게다가, 설명된 방법들의 일부 단계들은 (임의적인 것으로 분명히 진술되지 않더라도) 임의적일 수 있고, 따라서 생략될 수 있다. 본원에 개시되는 방법들의 이러한 및 다른 변형들은 본원에 설명되는 발광 디바이스들 내의 층들을 성장시키기 위해 RP-CVD 및/또는 스퍼터링 퇴적을 사용하기 위한 방법의 설명을 특히 고려하여 용이하게 분명할 것이고, 발명의 전체 범위 내에 있는 것으로 간주된다.
일부 구현들의 일부 특징들은 다른 구현들에서 생략되거나 구현될 수 있다. 본원에 설명되는 디바이스 요소들 및 방법 요소들은 교환가능하고 본원에 설명되는 예들 또는 구현들 중 어느 것에 사용되거나 어느 것으로부터 생략될 수 있다.
특징들 및 요소들이 특정 조합들로 위에 설명되지만, 각각의 특징 또는 요소는 다른 특징들 및 요소들을 갖지 않고 단독으로 사용되거나 다른 특징들 및 요소들을 갖거나 갖지 않고 다양한 조합들로 사용될 수 있다.

Claims (20)

  1. 발광 디바이스를 성장시키기 위한 방법으로서,
    금속 유기 화학 기상 퇴적(MOCVD)을 사용하여 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계 - 상기 발광 디바이스 구조체는 n-형 영역, 발광 영역 및 p-형 영역을 포함함 -; 및
    원격 플라즈마 화학 기상 퇴적(RP-CVD) 및 스퍼터링 퇴적 중 적어도 하나를 사용함으로써 상기 발광 디바이스 구조체 상에 터널 접합의 무수소(hydrogen-free) 층의 적어도 일부를 성장시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 터널 접합의 무수소 층의 적어도 일부를 성장시키는 단계는,
    p++ 층을 상기 p-형 영역과 직접 접촉시키는 단계 - 상기 p++ 층은 상기 p-형 영역보다 더 고농도로 도핑됨 -; 및
    n++ 층을 상기 p++ 층과 접촉시키는 단계 - 상기 터널 접합의 층의 적어도 일부는 상기 p++ 층임 -
    를 추가로 포함하며,
    상기 발광 디바이스 구조체 및 터널 접합은 III-질화물 재료로 제조되는 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 발광 디바이스 구조체를 성장시키는 단계는,
    금속 유기 화학 기상 퇴적(MOCVD)에 의해 상기 n-형 영역, 상기 발광 영역, 및 상기 p-형 영역의 제1 부분을 성장시키는 단계;
    상기 n-형 영역, 상기 발광 영역, 및 상기 p-형 영역의 제1 부분을 어닐링하는 단계; 및
    상기 어닐링 후에, RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 p-형 영역의 무수소 제2 부분을 성장시키는 단계
    를 추가로 포함하는 방법.
  6. 제2항에 있어서,
    상기 발광 디바이스 구조체를 성장시키는 단계는,
    MOCVD에 의해 상기 n-형 영역, 상기 발광 영역, 및 상기 p-형 영역을 성장시키는 단계;
    상기 n-형 영역, 상기 발광 영역, 및 상기 p-형 영역을 어닐링하는 단계
    를 추가로 포함하고;
    상기 터널 접합의 층의 적어도 일부를 성장시키는 단계는,
    상기 어닐링 후에, 상기 p-형 영역 상에 상기 p++ 층을 성장시키는 단계를 추가로 포함하는 방법.
  7. 제1항에 있어서,
    상기 n-형 영역과 직접 접촉하는 제1 금속 컨택트 및 상기 터널 접합 상에 형성된 n-형 컨택트 층과 직접 접촉하는 제2 금속 컨택트를 형성하는 단계를 추가로 포함하는 방법.
  8. 제7항에 있어서,
    상기 터널 접합 상에 다른 발광 디바이스 구조체를 성장시키는 단계를 추가로 포함하는 방법.
  9. 제2항에 있어서, 상기 터널 접합은 상기 p++ 층과 상기 n++ 층 사이에 배치되는 부가 층을 추가로 포함하고, 상기 부가 층은 상기 p++ 층 또는 상기 n++ 층과 상이한 조성물인 방법.
  10. 디바이스를 성장시키기 위한 방법으로서,
    RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 성장 기판 위에 무수소 III-질화물 p-형 영역을 성장시키는 단계;
    상기 III-질화물 p-형 영역 위에 III-질화물 발광 영역을 성장시키는 단계; 및
    금속 유기 화학 기상 퇴적(MOCVD)을 사용하여 상기 발광 영역 위에 III-질화물 n-형 영역을 성장시키는 단계
    를 포함하는 방법.
  11. 제10항에 있어서,
    상기 성장 기판의 비-III 질화물 재료 상에 GaN 필름을 배치하는 단계; 및
    금속 유기 화학 기상 퇴적(MOCVD)에 의해 상기 GaN 필름을 성장시키는 단계
    를 추가로 포함하는 방법.
  12. 제10항에 있어서,
    상기 성장 기판의 비-III 질화물 재료 상에 GaN 필름을 배치하는 단계; 및
    RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 GaN 필름을 성장시키는 단계
    를 추가로 포함하는 방법.
  13. 제10항에 있어서, 상기 III-질화물 p-형 영역 위에 상기 발광 영역을 성장시키는 단계는,
    RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 발광 영역의 무수소 제1 부분을 성장시키는 단계; 및
    MOCVD에 의해 상기 발광 영역의 제2 부분을 성장시키는 단계
    를 포함하는 방법.
  14. 제10항에 있어서, 상기 III-질화물 p-형 영역 위에 상기 발광 영역을 성장시키는 단계는,
    RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해 상기 III-질화물 발광 영역을 성장시키는 단계를 포함하는 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 디바이스를 성장시키기 위한 방법으로서,
    성장 기판 위에 p-형 영역을 성장시키는 단계;
    무수소 환경에서 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해, 상기 p-형 영역 위에 발광 영역을 성장시키는 단계; 및
    무수소 환경에서 RP-CVD 및 스퍼터링 퇴적 중 적어도 하나에 의해, 상기 발광 영역 위에 n-형 영역을 성장시키는 단계
    를 포함하는 방법.
  19. 제18항에 있어서,
    MOCVD에 의해 상기 p-형 영역을 성장시킨 후에 상기 p-형 영역을 어닐링하는 단계를 추가로 포함하는 방법.
  20. 제18항에 있어서, 상기 p-형 영역, 상기 발광 영역 및 상기 n-형 영역은 III-질화물 재료들로부터 제조되는 방법.
KR1020187037109A 2016-05-20 2017-05-19 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들 KR102136770B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662339412P 2016-05-20 2016-05-20
US62/339,412 2016-05-20
EP16179434.2 2016-07-14
EP16179434 2016-07-14
PCT/US2017/033466 WO2017201363A1 (en) 2016-05-20 2017-05-19 Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020743A Division KR102192601B1 (ko) 2016-05-20 2017-05-19 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들

Publications (2)

Publication Number Publication Date
KR20190019955A KR20190019955A (ko) 2019-02-27
KR102136770B1 true KR102136770B1 (ko) 2020-07-22

Family

ID=56411522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037109A KR102136770B1 (ko) 2016-05-20 2017-05-19 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들

Country Status (7)

Country Link
US (4) US10236409B2 (ko)
EP (1) EP3459123B1 (ko)
JP (1) JP6701385B2 (ko)
KR (1) KR102136770B1 (ko)
CN (2) CN113078243B (ko)
TW (1) TWI730096B (ko)
WO (1) WO2017201363A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136770B1 (ko) * 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
WO2018038927A1 (en) * 2016-08-26 2018-03-01 The Penn State Research Foundation High light-extraction efficiency (lee) light-emitting diode (led)
US10439103B2 (en) 2017-05-25 2019-10-08 Showa Denko K. K. Light-emitting diode and method for manufacturing tunnel junction layer
KR102383970B1 (ko) 2017-11-07 2022-04-11 갈리움 엔터프라이지즈 피티와이 엘티디 매립된 활성화된 p-(Al,In)GaN 층
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN109065740A (zh) * 2018-08-10 2018-12-21 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
FR3102302B1 (fr) * 2019-10-17 2023-08-25 Commissariat Energie Atomique DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
US11843075B2 (en) 2020-09-11 2023-12-12 Nichia Corporation Nitride semiconductor element and method of manufacturing nitride semiconductor element
US11949053B2 (en) 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
JP2022139024A (ja) * 2021-03-11 2022-09-26 株式会社Ｓｃｒｅｅｎホールディングス Ｉｉｉ族窒化物半導体の製造方法および製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
US7179731B2 (en) * 2002-01-22 2007-02-20 Eric Harmon Hypercontacting
KR101284932B1 (ko) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
KR20050028644A (ko) * 2003-09-19 2005-03-23 엘지이노텍 주식회사 발광 다이오드 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
JP5385614B2 (ja) * 2005-12-16 2014-01-08 三星ディスプレイ株式會社 光学素子およびその製造方法
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
RU2394305C2 (ru) * 2007-07-20 2010-07-10 Гэлиэм Энтерпрайзис Пти Лтд Полупроводниковый прибор со встроенными контактами (варианты) и способ изготовления полупроводниковых приборов со встроенными контактами (варианты)
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
DE102008028345A1 (de) * 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
CA2653581A1 (en) * 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US8207547B2 (en) * 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
DE102010002966B4 (de) * 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US8154052B2 (en) * 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
JP2012084667A (ja) * 2010-10-08 2012-04-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
US20120204957A1 (en) * 2011-02-10 2012-08-16 David Nicholls METHOD FOR GROWING AlInGaN LAYER
US9029867B2 (en) * 2011-07-08 2015-05-12 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group III-nitride layers grown on substrates
CN108269756A (zh) * 2011-08-30 2018-07-10 皇家飞利浦有限公司 将衬底接合到半导体发光器件的方法
CN102403651A (zh) * 2011-11-15 2012-04-04 南京大学 一种多波长分布反馈式半导体激光器装置及其制作方法
CN102586748A (zh) * 2012-02-10 2012-07-18 武汉理工大学 p型导电Sb掺杂SnO2薄膜和含有该薄膜的氧化锡同质pn结及其制备方法
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
EP2872668B1 (en) * 2012-07-13 2018-09-19 Gallium Enterprises Pty Ltd Apparatus and method for film formation
TWI602315B (zh) * 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
WO2015129610A1 (ja) * 2014-02-26 2015-09-03 学校法人名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法、およびｎｐｎ型窒化物半導体発光素子
US11018231B2 (en) * 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
KR102136770B1 (ko) * 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
KR102383970B1 (ko) 2017-11-07 2022-04-11 갈리움 엔터프라이지즈 피티와이 엘티디 매립된 활성화된 p-(Al,In)GaN 층

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures

Also Published As

Publication number Publication date
US11069525B2 (en) 2021-07-20
CN109716541B (zh) 2021-03-26
WO2017201363A1 (en) 2017-11-23
JP6701385B2 (ja) 2020-05-27
US10236409B2 (en) 2019-03-19
EP3459123A4 (en) 2019-06-19
US20200203158A1 (en) 2020-06-25
US20170338369A1 (en) 2017-11-23
CN109716541A (zh) 2019-05-03
EP3459123B1 (en) 2020-03-18
JP2019522356A (ja) 2019-08-08
US20200243331A1 (en) 2020-07-30
US11069524B2 (en) 2021-07-20
CN113078243B (zh) 2024-05-28
US20190189436A1 (en) 2019-06-20
US10622206B2 (en) 2020-04-14
CN113078243A (zh) 2021-07-06
EP3459123A1 (en) 2019-03-27
TWI730096B (zh) 2021-06-11
TW201817029A (zh) 2018-05-01
KR20190019955A (ko) 2019-02-27

Similar Documents

Publication Publication Date Title
KR102136770B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
US11069836B2 (en) Methods for growing light emitting devices under ultra-violet illumination
KR102135836B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
EP3533088B1 (en) Methods for growing light emitting devices under ultra-violet illumination
KR102192601B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant