KR102135635B1 - 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 - Google Patents

데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR102135635B1
KR102135635B1 KR1020130141712A KR20130141712A KR102135635B1 KR 102135635 B1 KR102135635 B1 KR 102135635B1 KR 1020130141712 A KR1020130141712 A KR 1020130141712A KR 20130141712 A KR20130141712 A KR 20130141712A KR 102135635 B1 KR102135635 B1 KR 102135635B1
Authority
KR
South Korea
Prior art keywords
data
mode
signal
charge sharing
charge
Prior art date
Application number
KR1020130141712A
Other languages
English (en)
Other versions
KR20150057855A (ko
Inventor
김창균
송홍성
정태영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130141712A priority Critical patent/KR102135635B1/ko
Publication of KR20150057855A publication Critical patent/KR20150057855A/ko
Application granted granted Critical
Publication of KR102135635B1 publication Critical patent/KR102135635B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 모드 신호에 따라 차지 쉐어링 모드를 선택적으로 변경하여 소비 전력을 저감할 수 있도록 데이터 구동 집적 회로를 제공하는 것으로, 본 발명에 따른 데이터 구동 집적 회로는 입력되는 복수의 디지털 데이터 신호를 순차적으로 샘플링하고, 샘플링된 복수의 샘플링 데이터 신호를 동시에 출력하는 디지털 처리부; 상기 디지털 처리부로부터 출력되는 복수의 샘플링 데이터 신호 각각을 극성 제어 신호에 따라 정극성 데이터 전압 또는 부극성 데이터 전압으로 변환하여 복수의 출력 채널을 통해 출력하는 아날로그 처리부; 및 제 1 모드 신호에 따라 제 1 차지 쉐어링 모드를 수행하여 서로 다른 극성의 데이터 전압이 출력되는 인접한 2개의 출력 채널들을 전기적으로 서로 연결하거나, 상기 제 1 모드 신호와 다른 제 2 모드 신호에 따라 제 2 차지 쉐어링 모드를 수행하여 동일 극성의 데이터 전압이 출력되는 인접한 2개의 출력 채널들을 전기적으로 서로 연결하는 차지 쉐어부를 포함하여 구성될 수 있다.

Description

데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치{DATA DRIVING INTEGRATED CIRCUIT AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는, 소비 전력을 저감할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 액정의 광 투과율을 조절하여 영상을 표시한다. 이러한 상기 액정 표시 장치는 영상을 표시하는 액정 패널, 및 상기 액정 패널을 구동하기 위한 패널 구동부로 이루어진다.
상기 액정 패널은 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 화소 영역에 형성된 복수의 화소를 포함하고, 상기 복수의 화소 각각은 인접한 게이트 라인과 데이터 라인에 접속된 박막 트랜지스터, 박막 트랜지스터에 접속된 화소 전극과 화소 전극, 화소 전극과 마주보거나 나란한 공통 전극, 화소 전극과 공통 전극 사이의 액정층에 의해 형성되는 액정 커패시터, 및 액정 커패시터에 병렬 접속되는 커패시터를 포함한다. 상기 패널 구동부는 상기 복수의 게이트 라인에 스캔 신호를 공급하는 게이트 구동부, 상기 복수의 데이터 라인에 데이터 신호를 공급하는 복수의 데이터 구동 집적 회로를 가지는 데이터 드라이버, 및 상기 게이트 구동부와 데이터 드라이버 각각을 제어하는 타이밍 제어부를 포함한다.
일반적인 액정 표시 장치는 액정의 열화를 줄이기 위해 일정한 단위로 극성을 반전하여 구동하는 인버젼(inversion) 구동 방법을 사용하고 있다.
인버젼 구동 방법은 극성이 반전되는 단위에 따라 프레임 인버젼 방식, 라인 인버젼 방식, 컬럼(column) 인버젼 방식, 수평 2 도트(dot) 인버젼 방식, 수직 2 도트 인버젼 방식, 또는 도트 인버젼 방식 등으로 구분될 수 있다. 이러한 인버젼 구동 방식 중 컬럼 인버젼 방식은
이러한 인버젼 구동 방식을 이용한 액정 표시 장치는 인버젼 방식에 따른 데이터 신호의 극성 트랜지션(polarity transition)에 의해 많은 소비 전력을 소모하게 된다.
한편, 대한민국 공개특허공보 제10-2010-072632호(이하, "선행기술문헌"이라 함)에는 복수의 데이터 라인들 간의 전압 변동폭을 최소화하여 소비 전력을 저감하기 위한 차지 쉐어 회로(charge share circuit)를 포함하는 액정 표시 장치가 개시되어 있다.
상기 선행기술문헌의 액정 표시 장치는 모든 데이터 라인을 쇼트(short)시키는 차지 쉐어링 방식에 기초하여, 입력 데이터의 계조와 기준 계조 레벨 데이터의 비교 결과에 따라 차지 쉐어링 방식을 적용하거나 적용하지 않음으로써 소비 전력을 저감시킨다.
그러나, 선행기술문헌은 다음과 같은 문제점이 있다.
첫째, 인버젼 방식에 상관없이 차지 쉐어링 방식을 적용하거나 적용하지 않음으로써 소비 전력의 저감 효과가 제한된다는 문제점이 있다.
둘째, 모든 데이터 라인을 쇼트시키는 차지 쉐어링 방식을 사용하기 때문에 동일 극성의 데이터 신호를 유지하는 경우에는 불필요한 차지 쉐어링 동작으로 인해 데이터 신호의 극성 트랜지션이 증가하여 소비전력이 오히려 증가하는 문제점이 있다.
본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 모드 신호에 따라 차지 쉐어링 모드를 선택적으로 변경하여 소비 전력을 저감할 수 있도록 데이터 구동 집적 회로를 제공하는 것을 기술적 과제로 한다.
또한 본 발명은 인버젼 방식 및/또는 입력 데이터에 기초하여 차지 쉐어링 모드를 선택적으로 변경하여 소비 전력을 저감할 수 있도록 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치를 제공하는 것을 또 다른 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 구동 집적 회로는 입력되는 복수의 디지털 데이터 신호를 순차적으로 샘플링하고, 샘플링된 복수의 샘플링 데이터 신호를 동시에 출력하는 디지털 처리부; 상기 디지털 처리부로부터 출력되는 복수의 샘플링 데이터 신호 각각을 극성 제어 신호에 따라 정극성 데이터 전압 또는 부극성 데이터 전압으로 변환하여 복수의 출력 채널을 통해 출력하는 아날로그 처리부; 및 제 1 모드 신호에 따라 제 1 차지 쉐어링 모드를 수행하여 서로 다른 극성의 데이터 전압이 출력되는 인접한 2개의 출력 채널들을 전기적으로 서로 연결하거나, 상기 제 1 모드 신호와 다른 제 2 모드 신호에 따라 제 2 차지 쉐어링 모드를 수행하여 동일 극성의 데이터 전압이 출력되는 인접한 2개의 출력 채널들을 전기적으로 서로 연결하는 차지 쉐어부를 포함하여 구성될 수 있다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 영역마다 형성된 복수의 화소를 가지는 표시 영역과 상기 표시 영역을 제외한 비표시 영역을 포함하는 제 1 기판, 및 상기 제 1 기판에 대향 합착된 제 2 기판을 포함하는 액정 표시 패널; 상기 게이트 라인을 구동하는 게이트 구동부; 상기 복수의 데이터 라인 각각에 데이터 전압을 공급하기 위한 상기 데이터 구동 집적 회로를 포함하는 데이터 구동부; 및 상기 게이트 구동부와 상기 데이터 구동부의 구동을 제어하며, 입력되는 영상 데이터를 상기 복수의 디지털 데이터 신호로 정렬하여 상기 데이터 구동 집적 회로에 공급함과 아울러 상기 제 1 및 제 2 모드 신호를 생성하는 타이밍 제어부를 포함하여 구성될 수 있다.
상기 타이밍 제어부는 상기 극성 제어 신호에 기초하여 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하며, 상기 모드 신호 생성부는 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 서로 반대일 경우, 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드로 동작시키기 위한 제 1 및 제 2 모드 신호를 생성하고, 상기 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 동일할 경우, 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드로 동작시키기 위한 제 1 및 제 2 모드 신호를 생성할 수 있다.
상기 타이밍 제어부는 상기 영상 데이터를 분석하여 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드 또는 상기 제 2 차지 쉐어링 모드로 설정하기 위한 모드 설정 신호를 생성하는 데이터 처리부; 및 상기 모드 설정 신호에 따라 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하여 구성될 수 있다.
상기 차지 쉐어부는 상기 복수의 데이터 라인에 연결되도록 상기 제 1 기판의 비표시 영역에 형성될 수 있다.
상기 과제의 해결 수단에 의하면, 본 발명은 다음과 같은 효과가 있다.
첫째, 극성 제어 신호에 기초한 모드 신호에 따라 차지 쉐어링 모드를 선택적으로 변경하여 데이터 구동 집적 회로의 발열 및 소비 전력을 저감시킴으로써 액정 표시 장치의 소비 전력을 저감시킬 수 있다.
둘째, 입력 데이터의 분석 결과에 기초한 모드 신호에 따라 차지 쉐어링 모드를 선택적으로 변경하여 데이터 구동 집적 회로의 발열 및 소비 전력을 저감시킴으로써 액정 표시 장치의 소비 전력을 저감시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 드라이버를 설명하기 위한 블록도 이다.
도 2는 도 1에 도시된 아날로그 처리부의 예를 설명하기 위한 도면이다.
도 3은 도 1에 도시된 차지 쉐어부를 설명하기 위한 회로도이다.
도 4 및 도 5는 도 3에 도시된 차지 쉐어부의 차지 쉐어링 모드에 따른 동작 상태를 설명하기 위한 회로도들이다.
도 6은 본 발명의 제 1 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 7은 도 6에 도시된 타이밍 제어부의 제 1 실시 예를 설명하기 위한 블록도이다.
도 8은 도 6에 도시된 타이밍 제어부의 제 2 실시 예를 설명하기 위한 블록도이다.
도 9는 본 발명에 따른 제 1 및 제 2 모드 신호와 차지 쉐어링 모드에 따른 데이터 전압의 스윙을 나타내는 파형도이다.
도 10은 본 발명의 제 2 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면으로서,
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 본 발명에 따른 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 데이터 드라이버를 설명하기 위한 블록도 이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 데이터 구동 집적 회로(100)는 신호 제어부(110), 계조 전압 생성부(120), 디지털 처리부(130), 아날로그 처리부(140), 및 차지 쉐어부(150)를 포함하여 구성된다.
상기 신호 제어부(110)는 액정 표시 패널에 영상을 표시하기 위한 전반적인 제어를 담당하는 외부의 타이밍 제어부(미도시)로부터 공급되는 데이터 제어 신호(DCS), 제 1 모드 신호(MS1), 제 2 모드 신호(MS2), 및 복수의 디지털 데이터 신호(RGB)를 수신하고, 수신된 신호들을 해당하는 디지털 처리부(130)와 아날로그 처리부(140) 및 차지 쉐어부(150)로 출력하는 역할을 한다. 여기서, 데이터 제어 신호(DCS)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 인에이블 신호(SOE), 극성 제어 신호(POL) 등을 포함할 수 있다. 그리고, 상기 제 1 및 제 2 모드 신호(MS1, MS2)는 데이터 구동 집적 회로(100)의 소비 전력 및 발열을 감소시키기 위한 서로 다른 차지 쉐어링 모드를 선택적으로 변경하기 위한 신호이다. 이러한 상기 신호 제어부(110)는 데이터 구동 집적 회로(100)의 구동 방식에 따라 생략 가능하다.
상기 계조 전압 생성부(120)는 외부의 기준 감마전압 공급부(미도시)로부터 복수의 정극성 기준 감마 전압(PRGV)과 복수의 부극성 기준 감마 전압(NRGV)을 공급받아, 상기 복수의 정극성 기준 감마 전압(PRGV)을 세분화하여 복수의 정극성 계조 전압(PGV)을 생성함과 동시에 상기 복수의 부극성 기준 감마 전압(NRGV)을 세분화하여 복수의 부극성 계조 전압(NGV)을 생성한다. 여기서, 복수의 정극성 및 부극성 계조 전압(PGV, NGV) 각각은 디지털 데이터 신호의 비트 수에 따른 총 계조 수에 대응되는 각기 다른 전압 레벨을 갖는다. 또한, 상기 계조 전압 생성부(120)는 적색, 녹색, 및 청색 디지털 데이터 신호 각각에 대응되는 복수의 정극성 및 부극성 계조 전압(PGV, NGV) 각각을 개별적으로 생성할 수 있으며, 이 경우, 상기 데이터 구동 집적 회로(100)는 적색 계조 전압 생성부(미도시), 녹색 계조 전압 생성부(미도시), 및 적색 계조 전압 생성부(미도시)를 포함하여 구성된다.
상기 디지털 처리부(130)는 신호 제어부(110)로부터 공급되는 소스 스타트 펄스(SSP) 및 소스 쉬프트 신호(SSC)를 이용하여 순차적인 샘플링 신호를 생성하고, 신호 제어부(110)로부터 1수평 라인 단위로 공급되는 복수의 디지털 데이터 신호(R, G, B)를 샘플링 신호에 따라 순차적으로 샘플링한 후, 샘플링된 복수의 샘플링 데이터 신호를 소스 출력 인에이블 신호(SOE)에 따라 동시에 아날로그 처리부(140)로 출력한다. 이를 위해, 일 예에 따른 디지털 처리부(130)는 상기 샘플링 신호를 순차적으로 출력하는 쉬프트 레지스터부(미도시), 및 복수의 디지털 데이터 신호(R, G, B)를 샘플링 신호에 따라 순차적으로 샘플링한 후 동시에 출력하는 래치부(미도시)를 포함하여 구성될 수 있다.
상기 아날로그 처리부(140)는 계조 전압 생성부(120)로부터 공급되는 복수의 정극성 및 부극성 계조 전압(PGV, NGV) 각각을 이용하여 상기 디지털 처리부(130)로부터 동시에 출력되는 복수의 샘플링 데이터 신호(Sdata) 각각을, 상기 신호 제어부(110)로부터 공급되는 극성 제어신호(POL)에 따라 정극성 또는 부극성 데이터 전압으로 변환한 후, 복수의 출력 채널을 통해 출력한다. 이러한 상기 복수의 출력 채널 각각을 통해 출력되는 데이터 전압(Vdata)은 출력 채널 단위로 극성이 반전될 수 있다. 예를 들어, 홀수번째 프레임 동안, 상기 복수의 출력 채널 중 홀수번째 출력 채널에서는 정극성 데이터 전압(+Vdata)이 출력되고, 짝수번째 출력 채널에서는 부극성 데이터 전압(-Vdata)이 출력될 수 있다. 짝수번째 프레임 동안, 상기 복수의 출력 채널 중 홀수번째 출력 채널에서는 부극성 데이터 전압(-Vdata)이 출력되고, 짝수번째 출력 채널에서는 정극성 데이터 전압(+Vdata)이 출력될 수 있다. 그리고, 1 수평 기간 단위로 상기 복수의 출력 채널로부터 출력되는 데이터 전압의 극성은 상기 극성 제어 신호(POL)에 따라 컬럼 인버젼 방식으로 반전되거나, 수직 2도트 인버젼 방식으로 반전될 수 있으나, 이에 한정되지 않고, 데이터 구동 집적 회로(100)의 소비 전력 관점과 화질 관점에 따라 다른 인버젼 방식으로 반전될 수도 있다.
일 예에 따른 아날로그 처리부(140)는 복수의 출력 채널에 접속된 복수의 디지털-아날로그 변환부(미도시)를 포함하여 구성될 수 있다. 상기 복수의 디지털-아날로그 변환부 각각은 복수의 정극성 계조 전압(PGV) 중에서 샘플링 데이터 신호(Sdata)에 대응되는 어느 하나의 정극성 계조 전압(PGV)을 선택하여 출력하는 정극성 디지털-아날로그 변환기(미도시), 및 복수의 정극성 계조 전압(PGV) 중에서 상기 샘플링 데이터 신호(Sdata)에 대응되는 어느 하나의 부극성 계조 전압(NGV)을 선택하여 출력하는 부극성 디지털-아날로그 변환기(미도시), 및 상기 정극성 디지털-아날로그 변환기로부터 출력되는 정극성 계조 전압(PGV)과 상기 부극성 디지털-아날로그 변환기로부터 출력되는 부극성 계조 전압(NGV) 중 어느 하나를 상기 극성 제어 신호(POL)에 따라 선택하여 출력하는 멀티 플렉서(미도시)를 포함하여 구성될 수 있다.
다른 예에 따른 아날로그 처리부(140)는, 도 2에 도시된 바와 같이, 제 1 멀티플렉서부(141), 복수의 정극성 디지털-아날로그 변환기(PDAC), 복수의 부극성 디지털-아날로그 변환기(NDAC), 제 2 멀티플렉서부(143), 및 출력 앰프부(145)를 포함하여 구성될 수 있다.
상기 제 1 멀티플렉서부(141)는 상기 극성 제어 신호(POL)에 따라 인접한 2개의 샘플링 데이터 신호(Sdata)를 선택적으로 출력하는 복수의 제 1 멀티 플렉서(MUX1)를 포함하여 구성된다.
상기 복수의 정극성 디지털-아날로그 변환기(PDAC) 각각은 상기 계조 전압 생성부(120)로부터 공급되는 복수의 정극성 계조 전압(PGV)을 이용하여 상기 복수의 제 1 멀티 플렉서(MUX1) 중 홀수번째 멀티플렉서로부터 출력되는 샘플링 데이터 신호(Sdata)를 정극성 계조 전압(PGV)으로 변환하여 출력한다.
상기 복수의 부극성 디지털-아날로그 변환기(NDAC)는 상기 계조 전압 생성부(120)로부터 공급되는 복수의 부극성 계조 전압(NGV)을 이용하여 상기 복수의 제 1 멀티 플렉서(MUX1) 중 짝수번째 멀티플렉서로부터 출력되는 샘플링 데이터 신호(Sdata)를 부극성 계조 전압(NGV)으로 변환하여 출력한다.
상기 제 2 멀티플렉서부(143)는 인접한 정극성 디지털-아날로그 변환기(PDAC)와 부극성 디지털-아날로그 변환기(NDAC) 각각으로부터 공급되는 정극성 계조 전압(PGV)과 부극성 계조 전압(NGV) 중 어느 하나를 상기 극성 제어 신호(POL)에 따라 데이터 전압(+Vdata/-Vdata)으로 선택하여 출력하는 복수의 제 2 멀티 플렉서(MUX2)를 포함하여 구성된다.
상기 출력 앰프부(145)는 상기 제 2 멀티플렉서부(143)의 제 2 멀티플렉서(MUX2) 각각으로부터 출력되는 데이터 전압(+Vdata/-Vdata)을 버퍼링하여 해당하는 출력 채널(CHN, CHN +1, CHN +2, CHN +3, ...)을 통해 외부, 즉 액정 표시 패널로 출력하는 복수의 출력 앰프(AMP)를 포함하여 구성된다.
이와 같은, 상기 다른 예에 따른 아날로그 처리부(140)는 극성 제어 신호(POL)에 따라 제 1 및 제 2 멀티 플렉서(MUX1, MUX2) 각각의 출력 신호를 제어하기 때문에 정극성 디지털-아날로그 변환기(PDAC)와 부극성 디지털-아날로그 변환기(PDAC) 각각의 개수가 상기 일 예에 따른 아날로그 처리부(140)보다 절반으로 감소될 수 있다.
다시 도 1 및 도 2를 참조하면, 상기 차지 쉐어부(150)는 서로 다른 극성의 데이터 전압(+Vdata/-Vdata, -Vdata/+Vdata)이 출력되는 인접한 2개의 출력 채널들(CHN/CHN +1, CHN +2/CHN +3, ...)을, 상기 신호 제어부(110)로부터 입력되는 제 1 모드 신호(MS1)에 따라, 전기적으로 서로 연결하거나, 동일 극성의 데이터 전압(+Vdata/+Vdata, -Vdata/-Vdata)이 출력되는 인접한 2개의 출력 채널들(CHN/CHN +2, CHN+1/CHN+3, ...)을, 상기 신호 제어부(110)로부터 입력되는 제 2 모드 신호(MS2)에 따라, 전기적으로 서로 연결한다. 이를 통해, 상기 차지 쉐어부(150)는 복수의 출력 채널에 대한 차지 쉐어링 모드를 제 1 또는 제 2 모드 신호(MS1, MS2)에 따라 변경하여 출력 앰프(145)의 구동 및 극성 트랜지션 레벨을 감소시킴으로써 데이터 구동 집적 회로(100)의 발열 및 소비 전력을 저감시킨다. 이하의 설명에서는, 서로 다른 극성의 데이터 전압(+Vdata/-Vdata, -Vdata/+Vdata)이 출력되는 인접한 2개의 출력 채널들(CHN/CHN +1, CHN +2/CHN +3, ...)을 제 1 채널 그룹이라 정의하기로 하고, 동일 극성의 데이터 전압(+Vdata/+Vdata, -Vdata/-Vdata)이 출력되는 인접한 2개의 출력 채널들(CHN/CHN +2, CHN +1/CHN +3, ...)을 제 2 채널 그룹이라 정의하기로 한다. 여기서, 상기 제 1 채널 그룹은 복수의 출력 채널 중 제 2N-1(단, N은 자연수) 출력 채널과 제 2N 출력 채널, 즉 서로 인접한 홀수번째 출력 채널과 짝수번째 출력 채널로 이루어질 수 있다. 그리고, 상기 제 2 채널 그룹은 복수의 출력 채널 중 인접한 2개의 홀수번째 출력 채널들 및 인접한 2개의 짝수번째 출력 채널들로 이루어질 수 있다.
상기 제 1 모드 신호(MS1)는 상기 차지 쉐어부(150)를 제 1 차지 쉐어링 모드로 구동하기 위한 신호이다. 상기 제 1 모드 신호(MS1)에 따라 상기 차지 쉐어부(150)는 상기 출력 채널의 전압이 트랜지션되는 차지 쉐어링 구간 동안, 상기 제 1 출력 그룹에 포함된 출력 채널들(CHN/CHN +1, CHN +2/CHN +3, ...)을 전기적으로 서로 연결(short)시켜 반대 극성의 데이터 전압(+Vdata/-Vdata, -Vdata/+Vdata)을 상기 제 1 출력 그룹에 포함된 출력 채널들(CHN/CHN +1, CHN +2/CHN +3, ...)에 충전시킨다.
상기 제 2 모드 신호(MS2)는 상기 차지 쉐어부(150)를 상기 제 1 차지 쉐어링 모드와 다른 제 2 차지 쉐어링 모드로 구동하기 위한 신호이다. 이러한 상기 제 2 모드 신호(MS2)에 따라 상기 차지 쉐어부(150)는 상기 차지 쉐어링 구간 동안, 상기 제 2 출력 그룹에 포함된 출력 채널들(CHN/CHN +2, CHN +1/CHN +3, ...)을 전기적으로 서로 연결시켜 동일 극성의 데이터 전압(+Vdata/+Vdata, -Vdata/-Vdata)을 상기 제 2 출력 그룹에 포함된 출력 채널들(CHN/CHN +2, CHN +1/CHN +3, ...)에 충전시킨다.
이와 같은, 본 발명의 실시 예에 따른 데이터 구동 집적 회로(100)는, 출력 채널들의 전압이 트랜지션되는 차지 쉐어링 구간 동안, 상기 제 1 또는 제 2 모드 신호(MS1, M2)에 따라 제 1 및 제 2 차지 쉐어링 모드를 선택적으로 수행함으로써 발열 및 소비 전력이 감소될 수 있다.
도 3은 도 1에 도시된 본 발명의 실시 예에 따른 차지 쉐어부를 설명하기 위한 회로도이고, 도 4 및 도 5는 도 3에 도시된 차지 쉐어부의 차지 쉐어링 모드에 따른 동작 상태를 설명하기 위한 회로도들이다.
도 3 내지 도 5를 참조하면, 본 발명의 실시 예에 따른 차지 쉐어부(150)는 제 1 및 제 2 차지 쉐어링 회로(151, 153)를 포함하여 구성될 수 있다.
상기 제 1 차지 쉐어링 회로(151)는 상기 제 1 모드 신호(MS1)에 따라 전술한 제 1 차지 쉐어링 모드(CSM1)를 수행하기 위한 것으로, 상기 제 1 채널 그룹에 포함된 제 2N-1 출력 채널(CHN, CHN +2, ...)과 제 2N 출력 채널(CHN +1, CHN +3, ...)을 전기적으로 서로 연결시킴으로써 반대 극성의 데이터 전압(+Vdata/-Vdata, -Vdata/+Vdata)을 상기 제 2N-1 출력 채널(CHN, CHN +2, ...)과 제 2N 출력 채널(CHN +1, CHN +3, ...)에 차지 쉐어링한다. 이를 위해, 상기 제 1 차지 쉐어링 회로(151)는 복수의 제 1 스위칭 소자(T1), 복수의 제 2 스위칭 소자(T2), 및 복수의 연결 배선(CL)을 포함하여 구성될 수 있다. 상기 복수의 제 1 및 제 2 스위칭 소자(T1, T2) 각각은 N형 트랜지스터 또는 P형 트랜지스터로 이루어질 수 있다.
상기 복수의 제 1 스위칭 소자(T1) 각각은 상기 제 1 모드 신호(MS1)에 따라 턴-온 또는 턴-오프되어 해당하는 제 2N-1 출력 채널(CHN, CHN +2, ...)을 해당하는 연결 배선(CL1)의 일단에 선택적으로 연결한다. 이를 위해, 상기 복수의 제 1 스위칭 소자(M1) 각각은 상기 제 1 모드 신호(MS1)가 공급되는 제 1 모드 신호 라인(MSL1)에 연결된 게이트 단자, 해당하는 제 2N-1 출력 채널(CHN, CHN +2, ...)에 연결된 소스 단자, 및 해당하는 제 1 연결 배선(CL1)의 일단에 연결된 드레인 단자를 포함하여 이루어질 수 있다.
상기 복수의 제 2 스위칭 소자(T2) 각각은 상기 제 1 모드 신호(MS1)에 따라 상기 제 1 스위칭 소자(T1)와 동시에 턴-온 또는 턴-오프되어 해당하는 제 2N 출력 채널(CHN +1, CHN +3, ...)을 해당하는 제 1 연결 배선(CL1)의 타단에 선택적으로 연결한다. 이를 위해, 상기 제 2 스위칭 소자(T2)는 상기 제 1 모드 신호(MS1)가 공급되는 제 1 모드 신호 라인(MSL1)에 연결된 게이트 단자, 해당하는 제 2N 출력 채널(CHN +1, CHN +3, ...)에 연결된 소스 단자, 및 해당하는 제 1 연결 배선(CL1)의 타단에 연결된 드레인 단자를 포함하여 이루어질 수 있다.
한편, 상기 제 1 차지 쉐어링 회로(151)가 상기 복수의 제 1 및 제 2 스위칭 소자(T1, T2)로 이루어지는 것으로 설명하였지만, 이에 한정되지 않고, 상기 제 1 차지 쉐어링 회로(151)는 상기 제 1 모드 신호(MS1)에 따라 제 2N-1 출력 채널(CHN, CHN+2, ...)과 제 2N 출력 채널(CHN +1, CHN +3, ...)을 선택적으로 서로 연결하는 복수의 제 1 스위칭 소자(T1)만으로 이루어질 수도 있다. 이 경우, 상기 복수의 제 1 스위칭 소자(T1) 각각은 상기 제 1 모드 신호(MS1)가 공급되는 제 1 모드 신호 라인(MSL1)에 연결된 게이트 단자, 해당하는 제 2N-1 출력 채널(CHN, CHN +2, ...)에 연결된 소스 단자, 및 해당하는 제 2N 출력 채널(CHN +1, CHN +3, ...)에 연결된 드레인 단자로 포함하여 이루어질 수 있다.
상기 제 2 차지 쉐어링 회로(153)는 상기 제 2 모드 신호(MS2)에 따라 전술한 제 2 차지 쉐어링 모드(CSM2)를 수행하기 위한 것으로, 상기 제 2 채널 그룹에 포함된 인접한 2개의 홀수번째 출력 채널(CHN, CHN +2, ...)들끼리 전기적으로 서로 연결시킴과 동시에 인접한 2개의 짝수번째 출력 채널(CHN +1, CHN +3, ...)들끼리 전기적으로 서로 연결시킴으로써 동일 극성의 데이터 전압(+Vdata/+Vdata, -Vdata/-Vdata)을 상기 제 2 채널 그룹에 포함된 인접한 2개의 홀수번째 출력 채널(CHN, CHN +2, ...)들에 차지 쉐어링함과 동시에 인접한 2개의 짝수번째 출력 채널(CHN +1, CHN+3, ...)들에 차지 쉐어링한다. 이를 위해, 상기 제 2 차지 쉐어링 회로(153)는 복수의 제 1 및 제 2 스위치(SW1, SW2)를 포함하여 구성된다. 여기서, 상기 복수의 제 1 및 제 2 스위치(SW1, SW2) 각각은 상기 복수의 제 1 및 제 2 스위칭 소자(T1, T2) 각각과 동일한 N형 트랜지스터 또는 P형 트랜지스터로 이루어질 수 있다.
상기 복수의 제 1 스위치(SW1) 각각은 상기 제 2 모드 신호(MS2)에 따라 인접한 2개의 홀수번째 출력 채널(CHN, CHN +2, ...)을 선택적으로 서로 연결시킨다. 이를 위해, 상기 복수의 제 1 스위치(SW1) 각각은 상기 제 2 모드 신호(MS2)가 공급되는 제 2 모드 신호 라인(MSL2)에 연결된 게이트 단자, 인접한 2개의 홀수번째 출력 채널 중 어느 하나의 홀수번째 출력 채널(CHN, ...)에 연결된 소스 단자, 및 인접한 2개의 홀수번째 출력 채널 중 나머지 홀수번째 출력 채널(CHN +2, ...)에 연결된 드레인 단자를 포함하여 이루어질 수 있다.
상기 복수의 제 2 스위치(SW2) 각각은 상기 제 2 모드 신호(MS2)에 따라 인접한 2개의 짝수번째 출력 채널(CHN +1, CHN +3, ...)을 선택적으로 서로 연결시킨다. 이를 위해, 상기 복수의 제 2 스위치(SW2) 각각은 상기 제 2 모드 신호(MS2)가 공급되는 제 2 모드 신호 라인(MSL2)에 연결된 게이트 단자, 인접한 2개의 짝수번째 출력 채널 중 어느 하나의 짝수번째 출력 채널(CHN +1, ...)에 연결된 소스 단자, 및 인접한 2개의 짝수번째 출력 채널 중 나머지 짝수번째 출력 채널(CHN +3, ...)에 연결된 드레인 단자를 포함하여 이루어질 수 있다.
이와 같은, 본 발명의 실시 예에 따른 데이터 구동 집적 회로는 타이밍 제어부로부터 제공되는 제 1 및 제 2 모드 신호(MS1, MS2)에 따라 차지 쉐어링 모드(CSM1, CSM2)가 선택적으로 변경됨으로써 발열 및 소비 전력이 저감될 수 있다.
도 6은 본 발명의 제 1 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제 1 실시 예에 따른 액정 표시 장치는 액정 표시 패널(210), 게이트 구동부(220), 데이터 구동부(230), 데이터 인쇄 회로 기판(240), 타이밍 제어부(250), 및 제어 기판(260)을 포함하여 구성된다.
상기 액정 표시 패널(210)은 액정을 사이에 두고 대향 합착된 제 1 및 제 2 기판(211, 213)을 포함하여 구성된다.
상기 제 1 기판(211)은 박막 트랜지스터 어레이 기판으로써, 표시 영역(AA)과 비표시 영역을 포함하여 이루어진다.
상기 제 1 기판(211)의 표시 영역(AA)은 박막 트랜지스터 어레이 기판으로서, 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)에 의해 정의되는 영역마다 형성된 복수의 화소를 포함하여 이루어진다. 각 화소는 게이트 라인(GL)과 데이터 라인(DL)에 접속된 박막 트랜지스터(미도시) 및 박막 트랜지스터에 접속된 화소 전극(미도시), 및 화소 전극에 인접하도록 형성되어 공통 전압이 공급되는 공통 전극(미도시)을 포함하여 구성될 수 있다. 이때, 공통 전극은 액정의 구동 방식에 따라 제 2 기판(213)에 형성될 수도 있다.
상기 제 1 기판(211)의 비표시 영역은 상기 표시 영역(AA)의 주변 영역으로 정의되며, 이러한 비표시 영역의 상측 영역에는 상기 복수의 데이터 라인 각각에 연결되는 복수의 데이터 링크 라인, 및 복수의 데이터 링크 라인 각각에 연결되는 복수의 데이터 패드로 이루어지는 데이터 패드부가 형성되어 있다.
제 2 기판(213)은 컬러필터 어레이 기판으로써, 제 1 기판(211)보다 작은 면적을 가지도록 형성된다. 이러한 제 2 기판(313)은 실링 부재(미도시)에 의해 액정층(미도시)을 사이에 두고 제 1 기판(211)에 대향 합착됨으로써 상기 데이터 패드부가 형성되어 있는 제 1 기판(211)의 상측 비표시 영역을 제외한 나머지 제 1 기판(211)을 덮는다.
상기 제 2 기판(213)에는 제 1 기판(211)에 형성된 각 화소에 대응되는 화소 영역을 정의하는 차광층(미도시), 및 화소 영역마다 형성된 컬러 필터(미도시)를 포함하여 구성된다. 이러한 제 2 기판(213)에는 액정의 구동 방식에 따라 상기 공통 전극(미도시)이 형성될 수 있다.
상기 게이트 구동부(220)는 상기 액정 표시 패널(210), 즉 상기 제 1 기판(213)의 좌측 및/또는 우측 비표시 영역에 형성되어 복수의 게이트 라인(GL)에 연결된다. 여기서, 상기 게이트 구동부(220)는 각 화소의 박막 트랜지스터 형성 공정과 함께 제 1 기판(211) 상에 직접 형성되어 상기 복수의 게이트 라인(GL) 각각의 일측 및/또는 우측에 연결될 수 있다. 이러한 상기 게이트 구동부(220)는 상기 타이밍 제어부(250)의 제어에 따라 1 수평 기간마다 게이트 온 전압 레벨의 게이트 신호를 생성하여 복수의 게이트 라인(GL)에 순차적으로 공급한다.
한편, 상기 게이트 구동부(220)는 집적 회로(IC) 형태로 형성되어 복수의 게이트 라인(GL) 각각에 연결되도록 상기 제 1 기판(213)의 좌측 및/또는 우측 비표시 영역에 형성되어 있는 게이트 패드부에 연결될 수 있다. 이 경우, 상기 집적 회로 형태의 게이트 구동부(220)는 칩 온 글라스(chip on glass) 방식 또는 칩 온 필름(chip on film) 방식에 의해 게이트 패드부에 연결될 수 있다.
상기 데이터 구동부(230)는 상기 액정 표시 패널(210), 즉 상기 제 1 기판(211)에 형성되어 있는 상기 데이터 패드부에 연결되어 상기 데이터 패드부를 통해 복수의 데이터 라인(DL)에 연결된다. 이러한 상기 데이터 구동부(230)는 복수의 데이터 회로 필름(232), 및 복수의 데이터 구동 집적 회로(234)를 포함하여 구성된다.
상기 복수의 데이터 회로 필름(232) 각각은 상기 데이터 패드부와 상기 데이터 인쇄 회로 기판(240) 간에 부착된다. 이러한 상기 데이터 회로 필름(232)은 상기 데이터 인쇄 회로 기판(240)을 통해 공급되는 데이터 구동 집적 회로(234)의 구동에 필요한 각종 신호들을 데이터 구동 집적 회로(234)에 공급하고, 데이터 구동 집적 회로(234)의 출력 채널로부터 출력되는 데이터 전압을 데이터 패드부에 공급한다.
상기 복수의 데이터 구동 집적 회로(234) 각각은 해당하는 데이터 회로 필름(232)에 실장된다. 이러한 상기 복수의 데이터 구동 집적 회로(234) 각각은 상기 데이터 인쇄 회로 기판(240)을 통해 상기 타이밍 제어부(250)로부터 데이터 제어 신호와 디지털 데이터 신호와 제 1 및 제 2 모드 신호 등을 입력 받아, 데이터 제어 신호에 따라 디지털 데이터 신호를 인버젼 방식에 대응되는 극성을 가지는 데이터 전압을 생성하여 해당하는 출력 채널을 통해 해당하는 데이터 라인(DL)에 공급하고, 차지 쉐어링 구간마다 제 1 또는 제 2 모드 신호에 기초한 차지 쉐어링 모드에 따라 출력 채널의 전압을 차지 쉐어링한다. 이와 같은, 상기 복수의 데이터 구동 집적 회로(234) 각각은, 도 1 내지 도 5를 참조하여 전술한 데이터 구동 집적 회로(100)와 동일한 구성을 가지므로 이에 대한 중복 설명은 생략하기로 한다.
상기 타이밍 제어부(250)는 신호 전송 부재(265)를 통해 상기 데이터 인쇄 회로 기판(240)에 연결되는 제어 기판(260)에 실장된다. 이러한 상기 타이밍 제어부(250)는 상기 게이트 구동부(220)와 복수의 데이터 구동 집적 회로(234) 각각의 구동을 제어하고, 이와 동기되도록 복수의 데이터 구동 집적 회로(234) 각각에 해당하는 디지털 영상 데이터 신호를 제공하며, 특히, 전술한 제 1 및 제 2 모드 신호를 생성하여 복수의 데이터 구동 집적 회로(234) 각각의 차지 쉐어링 모드를 제어한다.
제 1 실시 예에 따른 타이밍 제어부(250)는, 도 7에 도시된 바와 같이, 제어 신호 생성부(251), 데이터 처리부(253), 및 모드 신호 생성부(255)를 포함하여 구성된다.
상기 제어 신호 생성부(251)는 제어 기판(260)에 설치된 유저 커넥터(262)를 통해 구동 시스템(또는 그래픽 카드)(미도시)로부터 입력되는 데이터 인에이블(DE) 신호, 데이터 클럭(DCLK), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 등의 타이밍 동기 신호(TSS)를 기초하여 게이트 구동부(220)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GCS)와 복수의 데이터 구동 집적 회로(234) 각각의 구동 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성한다. 여기서, 상기 게이트 제어 신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블(Gate Output Enable) 등이 될 수 있다. 그리고, 상기 데이터 제어 신호(DCS)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 소스 출력 인에이블(Source Output Enable) 신호, 및 극성 제어 신호 등이 될 수 있다. 특히, 상기 제어 신호 생성부(251)는 상기 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)에 기초하여 설정된 액정 표시 패널(210)의 인버젼 구동 방식에 따른 극성 제어 신호를 생성한다.
상기 데이터 처리부(253)는 유저 커넥터(262)를 통해 구동 시스템으로부터 입력되는 영상 데이터(Idata)를 액정 표시 패널(210)의 화소 배치 구조에 대응되도록 정렬하고, 설정된 데이터 인터페이스 방식에 따라 정렬된 디지털 데이터 신호(RGB)를 복수의 데이터 구동 집적 회로(234) 각각에 제공한다.
상기 모드 신호 생성부(255)는 상기 제어 신호 생성부(251)에서 생성되는 극성 제어 신호를 기반으로, 도 9에 도시된 바와 같이, 상기 복수의 데이터 구동 집적 회로(234) 각각에 포함된 차지 쉐어부(도 1 및 2의 150)를 상기 제 1 차지 쉐어링 모드(CSM1) 또는 상기 제 2 차지 쉐어링 모드(CSM2)로 동작시키기 위한 제 1 및 제 2 모드 신호(MS1, MS2)를 생성하고, 생성된 제 1 및 제 2 모드 신호(MS1, MS2)를 생성하여 상기 복수의 데이터 구동 집적 회로(234) 각각의 차지 쉐어부에 제공한다.
일 예로서, 액정 표시 패널(210)이 컬럼 인버젼 방식으로 구동될 경우, 상기 모드 신호 생성부(255)는 컬럼 인버젼 방식에 따른 상기 극성 제어 신호에 기초하여 각 수평 기간의 블랭크 기간으로 설정된 차지 쉐어링 구간(CSPo, CSPe)마다 스위치 온(on) 레벨의 제 1 모드 신호(MS1)와 스위치 오프(off) 레벨의 제 2 모드 신호(MS2)를 생성함으로써 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드(CSM1)로 동작시킨다.
다른 예로서, 액정 표시 패널(210)이 수직 2도트 인버젼 방식으로 구동될 경우, 상기 모드 신호 생성부(255)는 수직 2도트 인버젼 방식에 따른 상기 극성 제어 신호에 기초하여 각 수평 기간의 블랭크 기간으로 설정된 홀수번째 차지 쉐어링 구간(CSPo)마다 스위치 오프(off) 레벨의 제 1 모드 신호(MS1)와 스위치 온(on) 레벨의 제 2 모드 신호(MS2)를 생성하여 상기 차지 쉐어부를 전술한 제 2 차지 쉐어링 모드(CSM2)로 동작시키고, 짝수번째 차지 쉐어링 구간(CSPe)마다 스위치 온(on) 레벨의 제 1 모드 신호(MS1)와 스위치 오프(off) 레벨의 제 2 모드 신호(MS2)를 생성하여 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드(CSM1)로 동작시킨다. 결과적으로, 상기 모드 신호 생성부(255)는 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 서로 반대일 경우, 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드(CSM1)로 동작시키기 위한 제 1 및 제 2 모드 신호(MS1, MS2)를 생성하게 된다. 그리고, 상기 모드 신호 생성부(255)는 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 동일할 경우, 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드(CSM2)로 동작시키기 위한 제 1 및 제 2 모드 신호(MS1, MS2)를 생성하게 된다.
제 2 실시 예에 따른 타이밍 제어부(250)는, 도 8에 도시된 바와 같이, 제어 신호 생성부(351), 데이터 처리부(353), 모드 신호 생성부(355), 및 프레임 메모리(357)를 포함하여 구성된다.
상기 제어 신호 생성부(351)는 전술한 제 1 실시 예에 따른 타이밍 제어부(250)의 제어 신호 생성부(251)와 동일하므로 이에 대한 중복 설명은 생략하기로 한다.
상기 데이터 처리부(353)는 상기 구동 시스템으로부터 입력되는 영상 데이터(Idata)를 프레임 단위로 프레임 메모리(357)에 저장하고, 프레임 메모리(357)에 저장되어 있는 한 프레임의 영상 데이터(Idata)를 액정 표시 패널(210)의 화소 배치 구조에 대응되도록 정렬하고, 설정된 데이터 인터페이스 방식에 따라 정렬된 디지털 데이터 신호(RGB)를 복수의 데이터 구동 집적 회로(234) 각각에 제공한다.
또한, 상기 데이터 처리부(353)는 상기 프레임 메모리(357)에 저장된 영상 데이터(Idata)의 계조 패턴을 분석하고, 분석 결과에 따라 모드 설정 신호(MSS)를 생성한다. 구체적으로, 상기 데이터 처리부(353)는 상하로 인접한 화소의 영상 데이터(Idata)를 화소 단위로 각각 비교 분석하여 수평 라인 단위로 트랜지션 횟수(또는 트랜지션 레벨)를 검출하고, 검출된 트랜지션 횟수와 기준 값의 비교 결과에 따라 하이(high) 상태 또는 로우(low) 상태의 모드 설정 신호(MSS)를 생성한다. 여기서, 상기 트랜지션 횟수는 동일 수평 라인에 포함되어 있는 각 화소에 대한 계조 편차의 총 합이 될 수 있다. 예를 들어, 상기 데이터 처리부(353)는 검출된 트랜지션 횟수가 기준 값 이상일 경우, 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드로 동작시키기 위한 하이(high) 상태의 모드 설정 신호(MSS)를 생성하고, 검출된 트랜지션 횟수가 기준 값 미만일 경우, 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드로 동작시키기 위한 로우(low) 상태의 모드 설정 신호(MSS)를 생성할 수 있다.
상기 액정 표시 장치의 소비 전력은 인버젼 방식에 따른 영상 데이터들의 트랜지션 횟수에 영향을 받으며, 이전 수평 라인의 영상 데이터 대비 현재 수평 라인에 포함된 각 화소에 공급될 영상 데이터들의 트랜지션 횟수가 많을수록 데이터 전압의 변동 폭이 커지고, 이로 인하여 상기 액정 표시 장치의 소비 전력이 증가될 수 있다. 이에 따라, 상기 트랜지션 횟수가 상대적으로 많을수록 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드로 동작시키는 것이 소비 전력의 저감 관점에서 유리하고, 반대로 상기 트랜지션 횟수가 상대적으로 적을수록 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드로 동작시키는 것이 소비 전력의 저감 관점에서 유리할 수 있다. 따라서, 상기 기준 값은 수평 라인에 포함된 각 화소의 영상 데이터에 대한 전체 트랜지션 횟수를 변화시켜 소비 전력을 측정하는 시뮬레이션을 통해 소비 전력이 저감되면서도 화질에 영향이 미치지 않는 트랜지션 횟수로 설정되게 된다.
상기 모드 신호 생성부(355)는 상기 데이터 처리부(353)으로부터 제공되는 모드 설정 신호(MSS)에 따라, 도 9에 도시된 바와 같이, 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드(CSM1) 또는 상기 제 2 차지 쉐어링 모드(CSM2)로 동작시키기 위한 제 1 및 제 2 모드 신호(MS1, MS2)를 생성하여 복수의 데이터 구동 집적 회로(234) 각각에 제공한다.
상기 모드 신호 생성부(355)는 상기 데이터 처리부(353)으로부터 공급되는 상기 하이(high) 상태의 모드 설정 신호(MSS)에 응답하여 차지 쉐어링 구간(CSPo, CSPe) 동안 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드(CSM1)로 동작시키기 위한 스위치 온(on) 레벨의 제 1 모드 신호(MS1)와 스위치 오프(off) 레벨의 제 2 모드 신호(MS2)를 생성할 수 있다.
상기 모드 신호 생성부(355)는 상기 데이터 처리부(353)으로부터 공급되는 상기 로우(low) 상태의 모드 설정 신호(MSS)에 응답하여 차지 쉐어링 구간(CSPo, CSPe) 동안 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드(CSM1)로 동작시키기 위한 스위치 오프(off) 레벨의 제 1 모드 신호(MS1)와 스위치 온(on) 레벨의 제 2 모드 신호(MS2)를 생성할 수 있다.
이와 같은, 본 발명의 제 1 실시 예에 따른 액정 표시 장치는 인버젼 방식 또는 영상 데이터의 계조 패턴에 기초한 제 1 및 제 2 모드 신호(MS1, MS2)에 따라 차지 쉐어링 모드(CSM1, CSM2)가 선택적으로 변경됨으로써 데이터 구동 집적 회로(234)의 발열 및 소비 전력이 저감될 수 있다. 예를 들어, 풀 화이트(full white) 영상에 대해 본 발명의 실시 예를 적용하여, 수직 2도트 인버젼 방식에 따라 액정 표시 패널(210)에 표시할 경우, 도 9에 도시된 데이터 전압의 스윙(swing) 파형에서와 같이, 제 1 및 제 2 모드 신호(MS1, MS2)에 따라 데이터 전압의 극성 반전시 제 1 차지 쉐어링 모드(CSM1)가 수행되고, 데이터 전압의 동일 극성 유지시 제 2 차지 쉐어링 모드(CSM2)가 수행됨을 알 수 있다.
도 10은 본 발명의 제 2 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면으로서, 이는 차지 쉐어부를 형성 위치를 변경하여 구성한 것이다. 이하의 설명에서는, 이전 실시 예와 동일 또는 대응되는 구성 요소에 대한 중복 설명은 생략하기로 하고, 차지 쉐어부에 대해서만 설명하기로 한다.
먼저, 도 1 및 도 6에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 액정 표시 장치의 상기 차지 쉐어부(150)는 복수의 데이터 구동 집적 회로(234)에 내장된다.
반면에, 도 10에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 액정 표시 장치의 차지 쉐어부(150)는 전술한 액정 표시 패널(210), 보다 구체적으로는 제 1 기판(211)의 상측 데이터 패드부와 표시 영역(AA) 사이의 비표시 영역에 형성될 있다. 이 경우, 상기 차지 쉐어부(150)를 구성하는 제 1 차지 쉐어링 회로(151)의 스위칭 소자와 제 2 차지 쉐어링 회로(153)의 스위치 각각은 각 화소의 박막 트랜지스터 형성 공정과 함께 복수의 데이터 라인에 되도록 제 1 기판(211)의 비표시 영역에 직접 형성되게 된다. 이러한, 상기 차지 쉐어부(150)는 복수의 데이터 링크 라인 각각에 연결되어, 제어 기판(260), 신호 전송 부재(265), 데이터 인쇄 회로 기판(240), 데이터 회로 필름(232), 및 데이터 패드부를 통해 상기 타이밍 제어부(250)로부터 공급되는 상기 제 1 및 제 2 모드 신호(MS1, MS2)에 따라 전술한 제 1 차지 쉐어링 모드 또는 제 2 차지 쉐어링 모드를 수행한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 액정 표시 장치는 본 발명의 제 1 실시 예에 따른 액정 표시 장치와 동일하게 데이터 구동 집적 회로(234)의 발열 및 소비 전력이 저감될 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 234: 데이터 구동 집적 회로 120: 계조 전압 생성부
130: 디지털 처리부 140: 아날로그 처리부
150: 차지 쉐어부 151: 제 1 차지 쉐어링 회로
153: 제 2 차지 쉐어링 회로 210: 액정 표시 패널
220: 게이트 구동부 230: 데이터 구동부
250: 타이밍 제어부 251, 351: 제어 신호 생성부
253, 353: 데이터 처리부 255, 355: 모드 신호 생성부

Claims (16)

  1. 입력되는 복수의 디지털 데이터 신호를 순차적으로 샘플링하고, 샘플링된 복수의 샘플링 데이터 신호를 동시에 출력하는 디지털 처리부;
    상기 디지털 처리부로부터 출력되는 복수의 샘플링 데이터 신호 각각을 극성 제어 신호에 따라 정극성 데이터 전압 또는 부극성 데이터 전압으로 변환하여 복수의 출력 채널을 통해 출력하는 아날로그 처리부; 및
    제 1 모드 신호가 입력되면 제 1 차지 쉐어링 모드를 수행하여 서로 다른 극성의 데이터 전압이 출력되는 제 2N-1(단, N은 자연수) 출력 채널과 제 2N 출력 채널을 전기적으로 서로 연결하는 제 1 차지 쉐어링 회로, 및 상기 제 1 모드 신호와 다른 제 2 모드 신호에 따라 제 2 차지 쉐어링 모드를 수행하여 동일 극성의 데이터 전압이 출력되는 인접한 2개의 홀수번째 출력 채널끼리 전기적으로 연결하고 짝수번째 출력 채널끼리 전기적으로 서로 연결하는 제 2 차지 쉐어링 회로를 갖는 차지 쉐어부를 포함하는, 데이터 구동 집적 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 차지 쉐어링 회로는 상기 제 1 모드 신호에 따라 상기 복수의 출력 채널 중 인접한 상기 제 2N-1(단, N은 자연수) 출력 채널과 상기 제 2N 출력 채널을 선택적으로 서로 연결하는 복수의 스위칭 소자를 포함하는, 데이터 구동 집적 회로.
  4. 제 1 항에 있어서,
    상기 제 2 차지 쉐어링 회로는,
    상기 제 2 모드 신호에 따라 상기 복수의 출력 채널 중 인접한 2개의 홀수번째 출력 채널끼리 전기적으로 서로 연결하는 복수의 제 1 스위치; 및
    상기 제 2 모드 신호에 따라 상기 복수의 출력 채널 중 인접한 2개의 짝수번째 출력 채널끼리 전기적으로 서로 연결하는 복수의 제 2 스위치를 포함하는, 데이터 구동 집적 회로.
  5. 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 영역마다 형성된 복수의 화소를 가지는 표시 영역과 상기 표시 영역을 제외한 비표시 영역을 포함하는 제 1 기판, 및 상기 제 1 기판에 대향 합착된 제 2 기판을 포함하는 액정 표시 패널;
    상기 게이트 라인을 구동하는 게이트 구동부;
    상기 복수의 데이터 라인 각각에 데이터 전압을 공급하기 위한 청구항 1과 청구항 3 및 청구항 4 중 어느 한 청구항에 기재된 데이터 구동 집적 회로를 포함하는 데이터 구동부; 및
    상기 게이트 구동부와 상기 데이터 구동부의 구동을 제어하며, 입력되는 영상 데이터를 상기 복수의 디지털 데이터 신호로 정렬하여 상기 데이터 구동 집적 회로에 공급함과 아울러 상기 제 1 및 제 2 모드 신호를 생성하는 타이밍 제어부를 포함하는, 액정 표시 장치.
  6. 제 5 항에 있어서,
    상기 타이밍 제어부는 상기 극성 제어 신호에 기초하여 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하며,
    상기 모드 신호 생성부는,
    상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 서로 반대일 경우, 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드로 동작시키기 위한 상기 제 1 및 제 2 모드 신호를 생성하고,
    상기 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 동일할 경우, 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드로 동작시키기 위한 상기 제 1 및 제 2 모드 신호를 생성하는, 액정 표시 장치.
  7. 제 5 항에 있어서,
    상기 타이밍 제어부는,
    상기 영상 데이터를 분석하여 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드 또는 상기 제 2 차지 쉐어링 모드로 설정하기 위한 모드 설정 신호를 생성하는 데이터 처리부; 및
    상기 모드 설정 신호에 따라 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하는, 액정 표시 장치.
  8. 제 7 항에 있어서,
    상기 데이터 처리부는 상하로 인접한 화소의 영상 데이터를 화소 단위로 각각 비교 분석하여 수평 라인 단위로 트랜지션 횟수를 검출하고, 검출된 트랜지션 횟수와 기준 값의 비교 결과에 따라 상기 모드 설정 신호를 생성하는, 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 데이터 처리부는,
    상기 검출된 트랜지션 횟수가 기준 값 이상일 경우 상기 차지 쉐어부를 상기 제 1 차지 쉐어링 모드로 설정하기 위한 모드 설정 신호를 생성하고,
    상기 검출된 트랜지션 횟수가 기준 값 미만일 경우 상기 차지 쉐어부를 상기 제 2 차지 쉐어링 모드로 설정하기 위한 모드 설정 신호를 생성하는, 액정 표시 장치.
  10. 제 5 항에 있어서,
    상기 차지 쉐어부는 상기 복수의 데이터 라인에 연결되도록 상기 제 1 기판의 비표시 영역에 형성된, 액정 표시 장치.
  11. 제 1 항에 있어서,
    상기 아날로그 처리부는,
    상기 극성 제어 신호에 따라 인접한 2개의 샘플링 데이터 신호를 선택적으로 출력하는 복수의 제 1 멀티 플렉서를 포함하는 제 1 멀티플렉서부;
    상기 극성 제어 신호에 따라 상기 샘플링 데이터 신호를 정극성 계조 전압 및 부극성 계조 전압으로 변환하여 출력하는 디지털-아날로그 변환기; 및
    상기 정극성 계조 전압과 부극성 계조 전압 중 어느 하나를 상기 극성 제어 신호에 따라 데이터 전압으로 선택하여 출력하는 복수의 제 2 멀티 플렉서를 포함하는 제 2 멀티플렉서부를 포함하는, 데이터 구동 집적 회로.
  12. 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 영역마다 형성된 복수의 화소를 가지는 표시 영역과 상기 표시 영역을 제외한 비표시 영역을 포함하는 제 1 기판, 및 상기 제 1 기판에 대향 합착된 제 2 기판을 포함하는 액정 표시 패널;
    상기 게이트 라인을 구동하는 게이트 구동부;
    상기 복수의 데이터 라인 각각에 데이터 전압을 공급하되, 제 1 모드 신호가 입력되면 제 1 차지 쉐어링 모드를 수행하여 서로 다른 극성의 데이터 전압이 출력되는 제 2N-1(단, N은 자연수) 출력 채널과 제 2N 출력 채널을 전기적으로 서로 연결하는 제 1 차지 쉐어링 회로, 및 상기 제 1 모드 신호와 다른 제 2 모드 신호에 따라 제 2 차지 쉐어링 모드를 수행하여 동일 극성의 데이터 전압이 출력되는 인접한 2개의 홀수번째 출력 채널끼리 전기적으로 연결하고 짝수번째 출력 채널끼리 전기적으로 서로 연결하는 제 2 차지 쉐어링 회로를 포함하는 데이터 구동부; 및
    상기 게이트 구동부와 상기 데이터 구동부의 구동을 제어하며, 입력되는 영상 데이터를 복수의 디지털 데이터 신호로 정렬하여 상기 데이터 구동부에 공급함과 아울러 상기 제 1 및 제 2 모드 신호를 생성하는 타이밍 제어부를 포함하는, 액정 표시 장치.
  13. 제 12 항에 있어서,
    상기 타이밍 제어부는 극성 제어 신호에 기초하여 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하며,
    상기 모드 신호 생성부는,
    상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 서로 반대일 경우, 상기 제 1 차지 쉐어링 회로를 상기 제 1 차지 쉐어링 모드로 동작시키기 위한 상기 제 1 및 제 2 모드 신호를 생성하고,
    상기 상하로 인접한 2개의 화소에 공급되는 데이터 전압의 극성이 동일할 경우, 상기 제 2 차지 쉐어링 회로를 상기 제 2 차지 쉐어링 모드로 동작시키기 위한 상기 제 1 및 제 2 모드 신호를 생성하는, 액정 표시 장치.
  14. 제 12 항에 있어서,
    상기 타이밍 제어부는,
    상기 영상 데이터를 분석하여 상기 제 1 차지 쉐어링 모드 또는 상기 제 2 차지 쉐어링 모드를 설정하기 위한 모드 설정 신호를 생성하는 데이터 처리부; 및
    상기 모드 설정 신호에 따라 상기 제 1 및 제 2 모드 신호를 생성하는 모드 신호 생성부를 포함하는, 하여 구성된 것을 특징으로 하는 액정 표시 장치.
  15. 제 14 항에 있어서,
    상기 데이터 처리부는 상하로 인접한 화소의 영상 데이터를 화소 단위로 각각 비교 분석하여 수평 라인 단위로 트랜지션 횟수를 검출하고, 검출된 트랜지션 횟수와 기준 값의 비교 결과에 따라 상기 모드 설정 신호를 생성하는, 액정 표시 장치.
  16. 제 15 항에 있어서,
    상기 데이터 처리부는,
    상기 검출된 트랜지션 횟수가 기준 값 이상일 경우 상기 제 1 차지 쉐어링 모드를 설정하기 위한 모드 설정 신호를 생성하고,
    상기 검출된 트랜지션 횟수가 기준 값 미만일 경우 상기 제 2 차지 쉐어링 모드를 설정하기 위한 모드 설정 신호를 생성하는, 액정 표시 장치.
KR1020130141712A 2013-11-20 2013-11-20 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 KR102135635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130141712A KR102135635B1 (ko) 2013-11-20 2013-11-20 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130141712A KR102135635B1 (ko) 2013-11-20 2013-11-20 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20150057855A KR20150057855A (ko) 2015-05-28
KR102135635B1 true KR102135635B1 (ko) 2020-07-20

Family

ID=53392623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130141712A KR102135635B1 (ko) 2013-11-20 2013-11-20 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR102135635B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461293B1 (ko) 2015-12-29 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111614353A (zh) * 2019-02-26 2020-09-01 北京知存科技有限公司 一种存算一体芯片中数模转换电路与模数转换电路复用装置
KR102639874B1 (ko) * 2022-05-27 2024-02-22 성균관대학교산학협력단 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070023099A (ko) * 2005-08-23 2007-02-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR101521656B1 (ko) * 2008-11-10 2015-05-20 엘지디스플레이 주식회사 액정표시장치
KR101329410B1 (ko) * 2010-07-19 2013-11-14 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20120096777A (ko) * 2011-02-23 2012-08-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101885807B1 (ko) * 2011-11-09 2018-08-07 엘지디스플레이 주식회사 액정표시장치 및 그의 차지쉐어 콘트롤방법

Also Published As

Publication number Publication date
KR20150057855A (ko) 2015-05-28

Similar Documents

Publication Publication Date Title
KR101322002B1 (ko) 액정표시장치
KR100613325B1 (ko) 구동 장치 및 표시 모듈
KR101126842B1 (ko) 액정 표시 구동 장치 및 액정 표시 시스템
US20060193002A1 (en) Drive circuit chip and display device
KR20150078833A (ko) 저속 구동이 가능한 표시장치
KR20150077807A (ko) 저속 구동이 가능한 표시장치
US20130300722A1 (en) Display device and method of driving the same
JP2006267525A (ja) 表示装置用駆動装置および表示装置用駆動方法
KR20110101800A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101363669B1 (ko) 액정표시장치 및 그의 구동 방법
KR20160094469A (ko) 표시장치
KR101818454B1 (ko) 액정 표시장치 및 그 구동방법
KR101510896B1 (ko) 액정표시장치
KR102135635B1 (ko) 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치
KR101061631B1 (ko) 액정표시장치의 구동장치 및 방법
KR20070080427A (ko) 액정표시장치와 그 구동방법
KR101958654B1 (ko) 도트 인버젼 액정표시장치
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
KR101388350B1 (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
JP2009015009A (ja) 液晶表示装置
KR101878176B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20130061597A (ko) 액정표시장치
KR20120111643A (ko) 액정 표시장치의 구동장치와 그 구동방법
JP5311517B2 (ja) 液晶表示駆動装置
KR20130143335A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant