KR102134143B1 - Display Device and Method for Manufacturing The Same - Google Patents
Display Device and Method for Manufacturing The Same Download PDFInfo
- Publication number
- KR102134143B1 KR102134143B1 KR1020130162794A KR20130162794A KR102134143B1 KR 102134143 B1 KR102134143 B1 KR 102134143B1 KR 1020130162794 A KR1020130162794 A KR 1020130162794A KR 20130162794 A KR20130162794 A KR 20130162794A KR 102134143 B1 KR102134143 B1 KR 102134143B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- region
- buffer transistor
- heat dissipation
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 13
- 238000004519 manufacturing process Methods 0.000 title description 12
- 238000002161 passivation Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000017525 heat dissipation Effects 0.000 claims abstract description 31
- 229910004205 SiNX Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 146
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910001316 Ag alloy Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 측면에 따른 표시장치는 표시영역과 게이트 드라이버 영역 및 전원배선 영역을 포함하는 기판과 상기 기판의 게이트 드라이버 영역에 형성되는 버퍼 트랜지스터과 상기 버퍼 트랜지스터 상에 형성되는 패시베이션층 및 상기 패시베이션층 상에 형성되는 평탄화층을 포함하고, 상기 게이트 드라이버 영역은 상기 표시영역과 상기 전원배선 영역 사이에 위치하며 상기 평탄화층은 상기 버퍼 트랜지스터 상부에 위치하는 방열 홀을 포함하고,상기 방열 방열 홀 내부에는 열전도 전극이 형성된 것을 포함한다.A display device according to an aspect of the present invention includes a substrate including a display region, a gate driver region, and a power supply wiring region, a buffer transistor formed in the gate driver region of the substrate, a passivation layer formed on the buffer transistor, and on the passivation layer. And a planarization layer formed on the gate driver area, the gate driver area is located between the display area and the power wiring area, and the planarization layer includes a heat dissipation hole located on the buffer transistor, and heat conduction is provided inside the heat dissipation heat dissipation hole. It includes an electrode is formed.
Description
본 발명은 표시장치 및 그 제조방법에 관한 것으로서, 보다 구체적으로 플라스틱 기판을 이용한 플렉서블 유기전계발광 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing the same, and more particularly, to a flexible organic light emitting display device using a plastic substrate and a method for manufacturing the same.
유기 발광 다이오드 표시장치는 자발광 소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, 유기 발광 다이오드 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. 유기 발광 다이오드 표시장치는 대화면 양산 기술 수준까지 공정 기술이 발전되어 액정표시장치와 경쟁하면서 시장을 확대하고 있다. Since the organic light emitting diode display is a self-emission device, it has a lower power consumption and can be manufactured thinner than a liquid crystal display that requires a backlight. In addition, the organic light emitting diode display has an advantage of a wide viewing angle and a fast response speed. The organic light emitting diode display device is expanding the market by competing with the liquid crystal display device due to the development of process technology to the level of mass production technology.
도 1은 종래의 유기전계발광 표시장치의 일부분을 도시한 단면도이다.1 is a cross-sectional view showing a part of a conventional organic light emitting display device.
도 1에 도시된 바와 같이, 종래의 유기전계발광 표시장치는 기판(11) 상에 버퍼층(12)을 형성하고 액티브(13) 및 게이트 절연막(14), 게이트 전극(15)을 형성한다.As shown in FIG. 1, a conventional organic light emitting display device forms a
이후, 절연막(16)을 형성한 뒤 표시영역의 상기 절연막(16)은 컨택홀을 형성하여 상기 액티브(13)층과 소스 전극(17) 및 데이터전극(18)을 전기적으로 접촉한다. 이러한 트랜지스터는 패널의 표시 영역 및 게이트 드라이버 영역에 형성된다.Thereafter, after forming the
상기 표시 영역에 형성되는 트랜지스터는 서브화소(미도시)내의 드라이버 트랜지스터, 센싱 트랜지스터 및 스캔 트랜지스터로 구동하게 되며 게이트 드라이버 영역에 형성된 트랜지스터는 상기 서브화소에 게이트 전압을 전달한다. 상기 소스 전극(17) 및 데이터전극(18)을 형성할 때 패널의 전원 배선 영역의 컨트롤 배선(19)을 형성 한다.The transistor formed in the display area is driven by a driver transistor, a sensing transistor, and a scan transistor in a sub-pixel (not shown), and the transistor formed in the gate driver area transmits a gate voltage to the sub-pixel. When the
상기 컨트롤 배선(19)은 외부로부터 인가되는 신호를 제어하여 게이트 드라이버에 전송한다. 소스 전극(17), 데이터전극(18) 및 컨트롤 배선(19)을 형성한 후 이들 상부에 제1 패시베이션층(20) 및 제1 평탄화층(21)이 형성된다.The
이후, 표시영역부의 상기 제1 패시베이션층(20) 및 제 1 평탄화층(21)에 컨택 홀을 형성하여 상기 데이터전극(18)과 애노드층(22)를 접촉 시킨다. 이후 표시 영역의 각 화소영역을 나누는 뱅크(23)를 형성하고 전공주입층, 전공전달층, 유기EL층, 전자전달층, 전자주입층으로 형성 된 공통층(미도시) 및 캐소드(24)를 형성한다. 그리고, 상기 캐소드(24) 상에 제2 패시베이션층(25)과 제2 평탄층(26) 및 제3 패시베이션층(27)을 형성한다.Thereafter, a contact hole is formed in the
이러한 유기전계발광 표시장치의 상기 기판(11)은 기존 유리를 이용하였으나, 커브드 디스플레이 및 플렉서블 디스플레이 구현을 위하여 유리가 아닌 폴리이미드(PolyImide)와 같은 내열 폴리머(Polymer)를 이용한다. The
하지만 내열 폴리머(Polymer)의 경우 기존 기판으로 사용되는 유리에 비해서 약 10배 정도 낮은 열 전도율(0.1~0.4 W/mK)으로 트랜지스터 동작 시 패널 내부에서 발생하는 열이 하부로 방출되지 않는다. 또한 상기 제1 평탄층(21)은 폴리아미드(Polyamide), 폴리이미드(Polyimide), Acryl, BCB (Benzocyclobutene) 등의 열 전도율이 낮은 유기물로 사용되어 트랜지스터에서 발생하는 열이 상부로 방출되지 못한다.However, in the case of a heat-resistant polymer (Polymer), when the transistor is operated with a thermal conductivity (0.1 to 0.4 W/mK) that is about 10 times lower than that of glass used as a conventional substrate, heat generated inside the panel is not released to the bottom. In addition, the first
트랜지스터의 액티브층은 온도에 민감한 물질로 온도가 상승될수록, 트랜지스터의 Vth가 Shift되어 트랜지스터 구동불량 및 얼룩불량이 발생하게 된다. 특히, 게이트 드라이버 영역의 버퍼 트랜지스터의 채널의 폭과 길이 비율은 표시영역에 게이트 라인 전체에 동일한 신호를 전달하기 위해 표시영역의 트랜지스터의 채널의 폭과 길이의 비율 보다 약 10배 이상 크게 형성하는데, 이로 인해 상기 버퍼 트랜지스터의 열화 진행이 상기 표시영역의 트랜지스터 보다 높아 Vth의 Shift 정도 크다. 이는 게이트 전압에 펄스 이상을 유발하여 화면 이상 등의 구동불량을 일으키는 원인이 된다.The active layer of the transistor is a temperature-sensitive material, and as the temperature rises, Vth of the transistor shifts, resulting in defective driving and uneven transistors. In particular, the width and length ratio of the channel of the buffer transistor of the gate driver region is formed to be about 10 times larger than the ratio of the width and length of the channel of the transistor of the display region to transmit the same signal to the entire gate line in the display region. Due to this, the progress of deterioration of the buffer transistor is higher than that of the transistor in the display area, so the shift of Vth is large. This causes a pulse abnormality in the gate voltage and causes a malfunction such as a screen abnormality.
또한, 이러한 내열 폴리머를 기판으로 사용하는 패널은 열화를 저감하기 위해 상기 플렉서블 기판 상에 열 방출 기능을 가진 절연막으로 SiNx를 이용한다. 하지만 상기 절연막층을 두껍게 형성할 경우 휘었을 때 쉽게 크랙이 발생하여 플렉서블 패널의 유연성이 저감된다.In addition, the panel using the heat-resistant polymer as a substrate uses SiNx as an insulating film having a heat dissipation function on the flexible substrate to reduce degradation. However, when the insulating layer is thickly formed, cracks are easily generated when bent, thereby reducing flexibility of the flexible panel.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 플라스틱 기판을 이용하면서도 패널 내부 열화를 저감할 수 있는 표시장치를 제공하는 것을 그 기술적 과제로 한다.The present invention has been made to solve the above-described problems, and to provide a display device capable of reducing deterioration inside a panel while using a plastic substrate.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 표시장치는 표시영역과 게이트 드라이버 영역 및 전원배선 영역을 포함하는 기판과 상기 기판의 게이트 드라이버 영역에 형성되는 버퍼 트랜지스터과 상기 버퍼 트랜지스터 상에 형성되는 패시베이션층 및 상기 패시베이션층 상에 형성되는 평탄화층을 포함하고, 상기 게이트 드라이버 영역은 상기 표시영역과 상기 전원배선 영역 사이에 위치하며 상기 평탄화층은 상기 버퍼 트랜지스터 상부에 위치하는 방열 홀을 포함하고,상기 방열 방열 홀 내부에는 열전도 전극이 형성된 것을 특징으로 한다.A display device according to an aspect of the present invention for achieving the above object is formed on a substrate including a display region, a gate driver region, and a power wiring region, and a buffer transistor formed on the gate driver region of the substrate and the buffer transistor. A passivation layer and a planarization layer formed on the passivation layer, the gate driver region is located between the display region and the power wiring region, and the planarization layer includes a heat dissipation hole located above the buffer transistor, A heat conducting electrode is formed inside the heat dissipation heat dissipation hole.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 표시장치의 제조방법은 표시영역과 게이트 드라이버 영역 및 전원배선 영역을 포함하는 기판을 준비하는 단계와, 상기 기판의 게이트 드라이버 영역에 버퍼 트랜지스터를 형성하는 단계와, 상기 버퍼 트랜지스터 상에 패시베이션층을 형성하는 단계 및 상기 패시베이션층 상에 평탄화층을 형성하는 단계를 포함하고, 상기 게이트 드라이버 영역은 상기 표시영역과 상기 전원배선 영역 사이에 위치하며, 상기 평탄화층은 상기 버퍼 트랜지스터 상부에 위치하는 방열 홀을 포함하고, 상기 방열 방열 홀 내부에는 열전도 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a display device according to another aspect of the present invention for achieving the above object includes preparing a substrate including a display area, a gate driver area, and a power wiring area, and a buffer transistor in the gate driver area of the substrate. Forming, forming a passivation layer on the buffer transistor, and forming a planarization layer on the passivation layer, wherein the gate driver region is located between the display region and the power wiring region, The planarization layer includes a heat dissipation hole located on the buffer transistor, and a step of forming a heat conducting electrode inside the heat dissipation heat dissipation hole.
본 발명에 따르면, 패널 내장형 게이트 드라이버의 버퍼트랜지스터 열화를 저감하여 Vth Shift 현상을 방지하여 화면이상 불량을 저감하는 표시장치를 구현할 수 있는 수 있는 효과가 있다.According to the present invention, it is possible to implement a display device that reduces screen defects by preventing a Vth shift phenomenon by reducing deterioration of a buffer transistor of a panel built-in gate driver.
또한, 본 발명에 따르면, 플라스틱 기판상의 절연막의 두께를 감소하여 패널의 유연성을 향상할 수 있는 효과가 있다.Further, according to the present invention, it is possible to improve the flexibility of the panel by reducing the thickness of the insulating film on the plastic substrate.
도 1은 일반적인 표시장치의 구조를 단면도를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 표시장치의 구조를 도시한 평면도를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 표시장치의 구조를 도시한 단면도를 나타내는 도면이다.
도 4는 본 발명의 또 다른 실시 예에 따른 표시장치의 구조를 도시한 평면도를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시 예에 따른 표시장치의 구조를 도시한 단면도를 나타내는 도면이다.
도 6a 내지 도6l은 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 보여주는 단면도를 나타내는 도면이다.
도 7a 내지 도7d는 본 발명의 또 다른 실시 예에 따른 표시장치의 제조방법을 보여주는 단면도를 나타내는 도면이다.
도 8은 본 발명의 일 실시 예에 따른 표시장치의 실험결과를 보여 주는 그래프이다.1 is a view showing a cross-sectional view of a structure of a general display device.
2 is a plan view showing a structure of a display device according to an exemplary embodiment of the present invention.
3 is a sectional view showing a structure of a display device according to an exemplary embodiment of the present invention.
4 is a plan view showing a structure of a display device according to another exemplary embodiment of the present invention.
5 is a cross-sectional view showing the structure of a display device according to another embodiment of the present invention.
6A to 6L are cross-sectional views showing a method of manufacturing a display device according to an exemplary embodiment of the present invention.
7A to 7D are cross-sectional views showing a method of manufacturing a display device according to another exemplary embodiment of the present invention.
8 is a graph showing experimental results of a display device according to an embodiment of the present invention.
본원발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments associated with the accompanying drawings. In addition, it should be noted that, in addition to reference numerals to the components of each drawing in the present specification, the same components have the same numbers as possible, even if they are displayed on different drawings.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본원발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본원발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.Further, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from other components. In addition, in describing the present invention, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.
이하, 첨부된 도면을 참조하여 본원발명의 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시 예 1에 따른 유기전계발광 다이오드의 게이트 드라이버 영역 버퍼 트랜지스터의 평면도이다.2 is a plan view of a gate driver region buffer transistor of an organic light emitting diode according to Embodiment 1 of the present invention.
도 2를 참조하면, 상기 버퍼트랜지스터는 게이트 드라이버에서 표시영역 내 게이트 라인에 전달하는 신호를 표시영역 내의 게이트 라인 전체에 동일한 전압으로 전달하기 위해 게이트 드라이버의 신호를 증폭하여 전달해주는 역할을 한다.Referring to FIG. 2, the buffer transistor serves to amplify and transfer the signal of the gate driver to transfer the signal transmitted from the gate driver to the gate line in the display region at the same voltage to the entire gate line in the display region.
상기 버퍼트랜지스터에는 액티브층(114) 상에 형성된 게이트 전극(115), 소스 전극(118a) 및 드레인 전극(118b)이 핑거 타입으로 형성되어 있다. 상기 버퍼 트랜지스터 및 패널 전체에 제 1 평탄화층(120)을 형성함에 있어, 상기 버퍼 트랜지스터의 상기 게이트 전극(115)과 상기 액티브층(114)이 오버랩되는 채널 영역에는 상기 제 1 평탄화층(120)에 방열 홀을 형성하여 상기 버퍼트랜지스터에서 발생되는 열이 이후 형성되는 열전도 전극을 통해 상부로 방출될 수 있다.A
도 3는 패널의 표시영역의 트랜지스터와 상기 도 2의 버퍼 트랜지스터의B-B`및 전원배선 영역의 단면도이다.3 is a cross-sectional view of a transistor in a display area of a panel and a B-B' and power supply wiring area in the buffer transistor of FIG. 2.
도 3을 참조하면, 기판(112) 상에 멀티 버퍼층(113)이 형성되고 액티브(114)와 게이트 절연막(115) 및 게이트 전극(116)이 형성된다.Referring to FIG. 3, a
이후 SiNx 또는 SiO2의 물질로 절연막(117)을 형성하고 컨택 홀을 형성하여 소스 전극(118a)및 드레인 전극(118b)과 상기 액티브(114) 중 도체화된 액티브 영역(114a)과 접촉하게 된다. 이때 전원배선 영역에 상기 소스 전극(118a)및 드레인 전극(118b) 형성 시 패널 내에 공급신호를 제어하는 컨트롤 배선(118C)을 형성한다.Thereafter, an
이러한 상기 액티브(114), 게이트 전극(116), 소스 전극(118a)및 드레인 전극(118b)으로 이뤄진 트랜지스터는 표시영역과 게이트 드라이버영역에 형성되어 패널을 구동시킨다. 상기 소스 전극(118a)및 드레인 전극(118b) 상에 제 1차 패시베이션층(119)을 형성하고 이어서 평탄화층(120)을 형성한다.The transistor formed of the active 114, the
표시영역 상의 상기 트랜지스터의 드레인 전극(118b)과 애노드 전극(123)을 접촉하기 위하여 상기 평탄화층(120)과 상기 제 1차 패시베이션층(119)에 컨택 홀이 형성한다. 이와 동시에 상기 게이트 드라이버 영역 버퍼 트랜지스터의 게이트 전극(115)과 액티브(114b)가 오버랩 되는 채널 영역의 상기 평탄화층(120)에 방열 홀을 형성한다.Contact holes are formed in the
상기 애노드 전극(123)은 표시영역에서는 유기EL의 발광을 위한 전극으로 사용되며 상기 게이트 드라이버 영역 버퍼 트랜지스터의 열전도 전극으로 이용된다. 상기 버퍼 트랜지스터의 채널 영역 상에서 발생되는 열은 상기 방열 홀 내의 상기 애노드 전극(123)을 통해 상부로 방출되어 상기 버퍼 트랜지스터의 열화를 저감한다.The
상기 표시영역의 애노드 전극(123) 상에 각 화소 영역을 나누는 뱅크(124)가 형성되고 상기 애노드 전극(123) 및 뱅크(124) 상에 전공주입층, 전공전달층, 유기EL층, 전자전달층, 전자주입층으로 형성 된 공통층(미도시) 및 캐소드 전극(125) 형성한다.A
이후 제 2 패시베이션층(126), 평탄화층(127) 및 제 3 패시베이션(128)을 형성한다. 상기 캐소드 전극(125)는 상기 방열 홀 내의 상기 애노드 전극(123)과 함께 열전도 전극으로 이용되어 상기 버퍼트랜지스터의 열 방출을 더욱 돕는다. Thereafter, a
도 4는 본 발명의 제2 실시 예에 따른 유기전계발광 다이오드의 게이트 드라이버 영역의 버퍼 트랜지스터의 평면도이고, 도 5는 패널의 표시영역의 트랜지스터와 버퍼 트랜지스터의C-C`및 전원배선 영역의 단면도이다.4 is a plan view of a buffer transistor in a gate driver region of an organic light emitting diode according to a second embodiment of the present invention, and FIG. 5 is a cross-sectional view of a transistor in a display region of a panel and C-C' and a power supply wiring region of a buffer transistor.
도 4 및 도 5를 참조하면, 상기 버퍼트랜지스터에는 액티브층(214) 상에 형성된 게이트 전극(215), 소스 전극(218a) 및 드레인 전극(218b)이 핑거 타입으로 형성되어 있다.4 and 5, a
상기 버퍼 트랜지스터 및 패널 전체에 평탄화층(220)을 형성함에 있어 상기 버퍼 트랜지스터의 상기 게이트 전극(215)과 상기 액티브(214)가 오버랩되는 영역 및 상기 소스 전극(218a), 드레인 전극(218b), 상기 액티브(214)가 오버랩 되는 액티브 영역의 상기 평탄화층(220)에 방열 홀을 형성하였다. 이러한, 방열 홀을 통해 상기 버퍼트랜지스터의 채널 영역에서 발생되는 열이 이후 형성되는 열 전도 전극을 통해 상부로 방출 될 수 있다.A region where the
기판(212) 상에 멀티 버퍼층(213)이 형성되고 액티브(214)와 게이트 절연막(215) 및 게이트 전극(216)이 형성된다. 이후 SiNx 또는 SiO2의 물질로 절연막(217)을 형성하고, 상기 절연막(217)에 컨택 홀을 형성하여 소스 전극(218a)및 드레인 전극(218b)과 상기 액티브(214) 중 도체화된 액티브 영역(214a)과 접촉하게 된다.A
여기서, 전원배선 영역에 상기 소스 전극(218a)및 드레인 전극(218b) 형성 시 패널 내에 공급신호를 제어하는 컨트롤 배선(218C)을 형성한다. 이러한, 상기 액티브(214), 게이트 전극(216), 소스 전극(218a)및 드레인 전극(218b)으로 이뤄진 트랜지스터는 표시영역과 게이트 드라이버영역에 형성되어 패널을 구동시킨다.Here, when forming the
상기 소스 전극(218a)및 드레인 전극(218b) 상에 제 1차 패시베이션층(219)을 형성하고, 이어서 평탄화층(220)을 형성한다. 표시영역 상의 상기 트랜지스터의 드레인 전극(218b)과 애노드 전극(223)을 접촉하기 위하여 상기 평탄화층(220)과 상기 제 1차 패시베이션층(219)에 컨택 홀을 형성한다. 이와 동시에 상기 게이트 드라이버 영역 버퍼 트랜지스터상의 상기액티브(214) 영역의 상기 평탄화층(220)에 방열 홀을 형성한다.A
상기 애노드 전극(223)은 표시영역에서는 유기EL의 발광을 위한 전극으로 사용되고 게이트 드라이버 영역에서는 상기 버퍼트랜지스터의 열전도 전극으로 이용된다. 상기 버퍼 트랜지스터의 채널 영역 상에서 발생되는 열은 상기 절연막(217)과 상기 제 1차 패시베이션(219)상의 상기 애노드 전극(223)을 통해 상부로 방출되어 상기 버퍼 트랜지스터의 열화를 저감한다.The
상기 표시영역의 애노드 전극(223) 상에 각 화소 영역을 나누는 뱅크(224)가 형성되고 상기 애노드 전극(223) 및 뱅크(224) 상에 전공주입층, 전공전달층, 유기EL층, 전자전달층, 전자주입층으로 형성 된 공통층(미도시) 및 캐소드 전극(225) 형성한다.A
이후, 제 2 패시베이션층(226), 평탄화층(227) 및 제 3 패시베이션(228)을 형성한다. 상기 캐소드 전극(225)는 상기 방열 홀 내의 상기 애노드 전극(223)과 함께 열전도 전극으로 이용되어 상기 버퍼트랜지스터의 열 방출을 더욱 돕는다. Thereafter, a
도 2 및 도 3에 도시한 본 발명 제 1 실시 예에 따른 플렉서블 유기 발광 표시 장치의 제조 방법에 대하여 도6a 내지 도 6k를 참고하여 더욱 상세하게 설명한다. The manufacturing method of the flexible organic light emitting display device according to the first embodiment of the present invention illustrated in FIGS. 2 and 3 will be described in more detail with reference to FIGS. 6A to 6K.
도 6a내지 도 6b를 참고 하면, 상기 기판(112) 상에 멀티절연막(113)을 형성한다. 상기 기판(112)은 폴리이미드(Polymide)와 같은 내열 폴리머(Polymer)로 형성되고 상기 멀티절연막(113)은 패널 내로 수분이 침투하는 것을 방지하고 열전도율을 향상하기 위하여 SiO2와 SiNx를 교대로 두 층 이상 적층하여 형성한다. 6A to 6B, a
도 6c를 도6d 참조하면 상기 멀티절연막(113) 상에 IGZO와 같은 산화물반도체 물질로 액티브층(114)를 증착한 뒤, 포토 레지스트 공정을 이용하여 표시영역 및 게이트 드라이버 영역에 형성한다. 상기 액티브층(114)는 폴리 실리콘(Poly-Si)으로 형성되어 결정화 공정 및 불순물 도핑 공정을 이용하여 형성할 수 도 있다.Referring to FIG. 6C to 6D, after depositing the
이후 도 6e와 같이 상기 기판(112) 및 상기 액티브층(114) 상에 게이트 절연막(115) 및 게이트 전극(116)을 형성하기 위한 금속층을 형성한다. 상기 게이트 절연막(115)은 SiO2 와 같은 절연물질을 이용하고 상기 게이트 전극(115)을 형성하기 위한 금속층은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈룸(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전 물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다. Thereafter, a metal layer for forming the
그런 다음, 도 6f를 참조하면 마스크 공정을 진행하여 상기 게이트 전극(116)과 상기 게이트 절연막(115)을 동시에 형성한다. 이때, 진행되는 드라이에칭 과정을 통해 상기 게이트 전극(116) 및 상기 게이트 절연막(115)과 오버랩 되지 않은 상기 액티브층(114a) 영역은 도체화 되어 이후 공정에서 형성된 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극(116) 및 상기 게이트 절연막(115)과 오버랩된 엑티브층(114b) 영역은 트랜지스터의 반도체 역할을 한다. 이러한 액티브층(114b) 영역은 트랜지스터의 채널영역이다. Then, referring to FIG. 6F, a mask process is performed to simultaneously form the
이후 도 6g 내지 도 6h와 같이 절연층(117)을 형성한 뒤 상기 액티브층(114a) 영역에 컨택 홀(117h)을 형성하고 소스 전극(118a), 드레인 전극(118b) 및 컨트롤 배선(118c)을 형성한다. 상기 소스 전극(118a) 및 드레인 전극(118b)은 상기 절연막(117)에 형성된 컨택 홀(117h)을 통해 상기 액티브층(114a)와 전기적으로 연결된다. 상기 소스 전극(118a) 및 드레인 전극(118b)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈룸(tantalum; Ta) 등과 같은 저저항 불투명 도전물질의 이중층 또는 삼중층으로 형성 한다.Thereafter, after forming an insulating
도 6i를 참고하면, 상기 소스 전극(118a), 드레인 전극(118b), 컨트롤 배선(118c) 및 상기 절연막(117) 상에 제 1 패시베이션층(119)과 제 1평탄화층(120)을 형성하기 위한 절연물질을 증착한다. 상기 제 1 패시베이션층(119)은 SiOx, SiNx, 혹은 Al2O3로 형성되고, 제 1평탄화층(120)은 폴리아미드(Polyamide), 폴리이미드(Polyimide), Acryl, BCB (Benzocyclobutene) 중 하나를 이용하여 사용된다.Referring to FIG. 6I, forming a
이후, 도 6j을 참조하여 하프톤 마스크를 이용하여 상기 표시영역 상의 상기 트랜지스터의 드레인 전극(118b)과 애노드 전극(123)을 접촉하기 위하여 상기 제 1평탄화층(12)과 제1 패시베이션층(119)에 컨택 홀(121h)을 형성한다. 그리고, 상기 게이트 드라이버 영역의 버퍼 트랜지스터의 게이트 전극(115)과 액티브(114b)가 오버랩 되는 채널 영역 상의 상기 평탄화층(120)에 상기 버퍼 트랜지스터의 방열 홀(122h) 을 형성한다.Thereafter, referring to FIG. 6J, the
이후 도 6k와 같이, 상기 표시영역의 화소발광영역, 상기 게이트 드라이버 영역 및 전원 배선 영역에 애노드 전극(123)을 형성한다. 상기 애노드 전극(123)은 표시영역에서는 유기EL의 발광을 위한 전극으로 사용되고 게이트 드라이버 영역 상기 버퍼 트랜지스터의 방열 홀(122h) 내에 형성되어 열 전도를 위한 열 전도 전극으로 이용이 된다. Thereafter, as illustrated in FIG. 6K, an
상기 버퍼 트랜지스터의 채널 영역 상에서 발생되는 열은 상기 절연막(117)과 상기 제 1차 패시베이션(119)상의 열전도율이 높은 상기 애노드 전극(123)을 통해 상부로 방출되어 상기 버퍼 트랜지스터의 열화를 저감한다.Heat generated on the channel region of the buffer transistor is discharged upward through the
상기 표시영역의 애노드 전극(123) 상에 각 화소 영역을 나누는 뱅크(124)가 형성되고, 도 6k와 같이 상기 애노드 전극(123) 및 뱅크(124) 상에 전공주입층, 전공전달층, 유기EL층, 전자전달층, 전자주입층으로 형성 된 공통층(미도시) 및 캐소드 전극(125) 형성한다.A
이후, 제 2 패시베이션층(126), 제 2평탄화층(127) 및 제 3 패시베이션(128)을 형성한다. 상기 캐소드 전극(125)는 상기 방열 홀(122h)내의 애노드 전극(123)상부에도 형성되어 상기 버퍼 트랜지스터에서 발생하는 열화를 더욱 저감할 수 있다.Thereafter, a
상기 애노드 전극(123)은 ITO(indium tin oxide), dk IZO(indium zinc oxide), 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 구리(copper; Cu), 은(Silver ; Ag), 팔라듐(Palladium ; Pd), 은 합금(Ag Alloy) 등의 금속 물질과 무기물질로 이중층 또는 삼중층으로 형성할 수 있으며, 상기 제2 패시베이션층(126) 및 제3 패시베이션층(128)은 SiO2 또는 SiNx로 형성되고 상기 제 2평탄화층(127)은 상기 제 2평탄화층(127)은 에폭시 레진(Epoxy Resin), 폴리이미드(PolyImide), 실록산(Siloxane) 중 하나로 형성된다. The
도면에 표시하지 않았지만 상기 기판(112)은 공정 진행 시 유리재질의 마더기판 상에 형성된 후 본 발명의 제조방법에 의해 표시장치를 제조한 뒤, 상기 마더기판에 레이져를 조사하여 상기 기판(112)과 분리하여 플렉서블 유기전계 발광표시장치를 형성한다. Although not shown in the drawings, the
도 7a 내지 도 7c는 본 발명의 제2 실시 예에 따른 도 4 내지 도 5의 플렉서블 유기 발광 표시 장치의 제조 방법을 도시한 도면이다. 7A to 7C are diagrams illustrating a method of manufacturing the flexible organic light emitting display device of FIGS. 4 to 5 according to a second embodiment of the present invention.
본 발명의 제2 실시 예의 표시영역 및 게이트 드라이버 영역의 트랜지스터 및 버퍼트랜지스터 형성 방법은 본 발명의 제1 실시 예의 도 6a 내지 6h와 동일하므로 본 실시 예에서는 생략하기로 한다. The method of forming transistors and buffer transistors in the display area and the gate driver area of the second embodiment of the present invention is the same as FIGS. 6A to 6H of the first embodiment of the present invention, and thus will be omitted in this embodiment.
도 7a을 참조하면, 상기 소스 전극(218a), 드레인 전극(218b), 컨트롤 배선(218c) 및 상기 절연막(217) 상에 제 1 패시베이션층(219)과 제 1평탄화층(220)을 형성하기 위한 절연물질을 증착한다.Referring to FIG. 7A, forming a
상기 제 1 패시베이션층(119)은 SiOx, SiNx, 혹은 Al2O3로 형성되고 제 1평탄화층(120)은 폴리아미드(Polyamide), 폴리이미드(Polyimide), Acryl, BCB (Benzocyclobutene) 중 하나를 이용하여 사용된다.The
이후, 도 7b를 참조하면 하프톤 마스크를 이용하여 상기 표시영역 상의 상기 트랜지스터의 드레인 전극(218b)과 애노드 전극(223)을 접촉하기 위하여 상기 제 1평탄화층(220)과 제1 패시베이션층(219)에 컨택 홀(221h)을 형성하고, 게이트 드라이버 영역의 상기 평탄화층(220)은 상기 버퍼트랜지스터의 액티브(214) 영역에 방열 홀(222h)를 형성한다. Subsequently, referring to FIG. 7B, the
이후, 도 7c와 같이, 상기 표시영역의 화소 발광영역과, 상기 게이트 드라이버 영역 및 전원 배선 영역에 애노드 전극(223)을 형성한다. 상기 애노드 전극(223)은 표시영역에서는 유기EL의 발광을 위한 전극으로 사용되고, 게이트 드라이버 영역에서는 상기 버퍼 트랜지스터의 방열 홀(222h) 내에 형성되어 열 전도를 위한 열 전도 전극으로도 이용이 된다.Thereafter, as shown in FIG. 7C, an
상기 버퍼 트랜지스터의 채널 영역 상에서 발생되는 열은 상기 절연막(217)과 상기 제 1차 패시베이션(219)상의 열전도율이 높은 상기 애노드 전극(223)을 통해 상부로 방출되어 상기 버퍼 트랜지스터의 열화를 저감한다.Heat generated on the channel region of the buffer transistor is discharged upward through the
상기 버퍼 트랜지스터의 채널 영역 상에서 발생되는 열은 상기 절연막(217)과 상기 제 1차 패시베이션(219)상의 상기 애노드 전극(223)을 통해 상부로 방출되어 상기 버퍼 트랜지스터의 열화를 저감한다.Heat generated on the channel region of the buffer transistor is emitted upward through the insulating
이후, 도 7d를 참고하면, 상기 표시영역의 애노드 전극(223) 상에 각 화소 영역을 나누는 뱅크(224)가 형성되고, 상기 애노드 전극(223) 및 뱅크(224) 상에 전공주입층, 전공전달층, 유기EL층, 전자전달층, 전자주입층으로 형성된 공통층(미도시) 및 캐소드 전극(225)을 형성한다. 상기 캐소드 전극(225)는 상기 방열 홀(222h)내의 애노드 전극(223)상부에도 형성되어 상기 버퍼 트랜지스터에서 발생하는 열화를 더욱 저감할 수 있다.Thereafter, referring to FIG. 7D, a
이후, 상기 캐소드 전극(225) 상에 제 2 패시베이션층(226), 제 2평탄화층(227) 및 제 3 패시베이션(228)을 형성한다. 애노드 전극(123)은 ITO(indium tin oxide), dk IZO(indium zinc oxide), 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 구리(copper; Cu), 은(Silver ; Ag), 팔라듐(Palladium ; Pd), 은 합금(Ag Alloy) 등의 이중층 또는 삼중층으로 형성할 수 있으며, 상기 제2 패시베이션층(226) 및 제3 패시베이션층(228)은 SiO2 또는 SiNx로 형성되고, 상기 제 2평탄화층(227)은 에폭시 레진(Epoxy Resin), 폴리이미드(PolyImide), 실록산(Siloxane) 중 하나로 형성된다. Thereafter, a
도면에 표시하지 않았지만 상기 기판(212)은 공정 진행 시 유리재질의 마더기판 상에 형성된 후, 본 발명의 제조방법에 의해 표시장치를 제조한 뒤 상기 마더기판에 레이져를 조사하여 상기 기판(212)과 분리하여 플렉서블 유기전계 발광표시장치를 형성한다.Although not shown in the drawing, after the
이와 같이, 본 발명에서는 내열 폴리머를 기판으로 사용하는 표시장치 제조 공정 시 게이트 드라이버 영역 버퍼 트랜지스터 상의 평탄화층에 방열 홀을 형성함으로써 패널 내에 발생하는 열화를 저감할 수 있다. As described above, in the present invention, deterioration occurring in the panel can be reduced by forming heat radiation holes in the planarization layer on the gate driver region buffer transistor during the manufacturing process of the display device using the heat-resistant polymer as a substrate.
도 8은 본 발명에 따른 버퍼 트랜지스터의 액티브층 온도를 측정한 결과 이다. 여기서 종래기술의 그래프는 내열 폴리머를 기판으로 사용하는 일반적인 유기전계 발광 표시창치로 버퍼트랜지스터의 평탄화층에 방열 홀이 형성되어 있지 않다. 도시된 바와 같이 종래기술 그래프는 323.5K(50.35℃)이다.8 is a result of measuring the active layer temperature of the buffer transistor according to the present invention. Here, the graph of the prior art is a general organic electroluminescent display using a heat-resistant polymer as a substrate, and a heat radiation hole is not formed in the planarization layer of the buffer transistor. As shown, the prior art graph is 323.5K (50.35°C).
도 8의 본 발명은의 그래프는 본 발명의 실시 예와 같이 내열 폴리머 기판을 사용하였지만 버퍼트랜지스터의 평탄화층 상에 방열 홀을 형성한 뒤 홀 내에 애노드 및 캐소드와 같은 금속물질 또는 무기질 물질을 형성한 것으로, 버퍼트랜지스터의 액티브층 온도는 318.0K(44.85℃)이다. 이는 기존 내열 폴리머 기판을 사용한 액티브층의 온도보다 5.5℃가 낮아져 열화저감의 효과가 나타남을 알 수 있다. The graph of the present invention of FIG. 8 uses a heat-resistant polymer substrate as in the embodiment of the present invention, but after forming a heat radiation hole on the planarization layer of the buffer transistor, a metal material or an inorganic material such as an anode and a cathode is formed in the hole. As a result, the active layer temperature of the buffer transistor is 318.0K (44.85°C). It can be seen that the effect of reducing the deterioration is shown because the temperature of the active layer using the existing heat-resistant polymer substrate is lower than 5.5°C.
또한, 본 발명의 실시 예에 따란 패널내 발생하는 열화를 저감할 수 있어 열 전도율을 향상하고자 사용하였던 멀티절연막(113, 213) 중 SiNx층의 두께를 감소할 수 있다. SiNx은 두께가 높을수록 크랙이 쉽게 발생하기 때문에 본 발명에 실시 예에 따른 표시장치에는 SiNx를 얇게 형성할 수 있어 패널의 유연성을 향상할 수 있다. In addition, it is possible to reduce the deterioration occurring in the panel according to the embodiment of the present invention, it is possible to reduce the thickness of the SiNx layer of the multi-insulating film (113, 213) was used to improve the thermal conductivity. As the thickness of SiNx increases, cracks easily occur, so that the display device according to an embodiment of the present invention can form SiNx thinly, thereby improving flexibility of a panel.
이상 본원발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본원발명을 구체적으로 설명하기 위한 것으로, 본원발명에 따른 플렉서블 유기전계 발광표시장치는 이에 한정되지 않으며, 본원발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.The invention of the present invention has been described in detail through specific embodiments, but this is for specifically describing the present invention, and the flexible organic light emitting display device according to the present invention is not limited to this, and within the technical spirit of the present invention It will be apparent that modification or improvement is possible by a person having ordinary knowledge.
본원발명의 단순한 변형 내지 변경은 모두 본원발명의 영역에 속하는 것으로 본원발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and changes of the present invention belong to the scope of the present invention, and the specific protection scope of the present invention will be clarified by the appended claims.
112, 212 : 기판
113, 213 : 멀티 절연막
114, 214, 114a, 114b : 액티브층
115, 215 : 게이트 절연막
116, 216 : 게이트 전극
117, 217 : 절연막
118a, 218a : 소스 전극
118b, 218b : 드레인 전극
119, 219 : 제1 패시베이션층
120, 220 : 제 1 평탄화층
123, 223 : 애노드 전극
124, 224 : 뱅크
125, 225 : 캐소드 전극
126, 226 : 제2 패시베이션층
127, 227 : 제 2 평탄화층
128, 228 : 제3 패시베이션층112, 212: substrate
113, 213: Multi insulation film
114, 214, 114a, 114b: active layer
115, 215: gate insulating film
116, 216: gate electrode
117, 217: insulating film
118a, 218a: source electrode
118b, 218b: drain electrode
119, 219: first passivation layer
120, 220: first planarization layer
123, 223: anode electrode
124, 224: Bank
125, 225: cathode electrode
126, 226: second passivation layer
127, 227: 2nd planarization layer
128, 228: third passivation layer
Claims (14)
상기 기판의 게이트 드라이버 영역에 형성되는 버퍼 트랜지스터;
상기 버퍼 트랜지스터 상에 형성되는 패시베이션층;
상기 패시베이션층 상에 형성되는 평탄화층; 및
상기 평탄화층만을 관통하고 상기 버퍼 트랜지스터 상부에 위치하는 방열 홀;을 포함하고,
상기 방열 홀 내부에는, 상기 버퍼 트랜지스터의 게이트 전극, 소스 전극, 및 드레인 전극과 접촉하지 않는 열전도 전극이 형성되고,
상기 열전도 전극은, 상기 표시영역의 애노드 전극과 동일한 물질로 이루어지고 상기 애노드 전극과 동시에 형성되는 제1 층; 및 상기 표시영역의 캐소드 전극과 동일한 물질로 이루어지고 상기 캐소드 전극과 동시에 형성되는 제2층;을 포함하는 것을 특징으로 하는 표시장치.A substrate including a display region, a power wiring region, and a gate driver region between the display region and the power wiring region;
A buffer transistor formed in a gate driver region of the substrate;
A passivation layer formed on the buffer transistor;
A planarization layer formed on the passivation layer; And
It includes; a heat dissipation hole penetrating only the planarization layer and positioned on the buffer transistor;
Inside the heat dissipation hole, a heat conduction electrode that is not in contact with the gate electrode, the source electrode, and the drain electrode of the buffer transistor is formed,
The thermal conductive electrode may include: a first layer made of the same material as the anode electrode of the display area and formed simultaneously with the anode electrode; And a second layer made of the same material as the cathode electrode of the display area and formed simultaneously with the cathode electrode.
상기 기판과 상기 버퍼 트랜지스터 사이에 배치된 멀티 절연막층을 더 포함하고,
상기 멀티 절연막층은 SiO2와 SiNx를 교대로 두 층 이상 적층하는 것을 특징으로 하는 표시장치.In paragraph 1
And further comprising a multi-insulating layer disposed between the substrate and the buffer transistor,
The multi-insulating layer is a display device, characterized in that two or more layers of SiO2 and SiNx are alternately stacked.
상기 방열 홀은 상기 버퍼 트랜지스터의 액티브층과 게이트 전극이 오버랩 되는 채널 영역 상에 형성되는 것을 특징으로 하는 표시장치.In paragraph 1
The heat dissipation hole is formed on a channel region where the active layer and the gate electrode of the buffer transistor overlap.
상기 방열 홀은 상기 버퍼 트랜지스터의 액티브 영역 상에 형성되는 것을 특징으로 하는 표시장치.In paragraph 1
The heat dissipation hole is formed on the active region of the buffer transistor.
상기 기판의 게이트 드라이버 영역에 버퍼 트랜지스터를 형성하는 단계;
상기 버퍼 트랜지스터 상에 패시베이션층을 형성하는 단계;
상기 패시베이션층 상에 평탄화층을 형성하는 단계;
상기 평탄화층만을 관통하고 상기 버퍼 트랜지스터 상에 위치하는 방열 홀을 형성하는 단계; 및
상기 방열 홀 내부에 상기 버퍼 트랜지스터의 게이트 전극, 소스 전극, 및 드레인 전극과 접촉하지 않는 열전도 전극을 형성하는 단계;를 포함하고,
상기 열전도 전극을 형성하는 단계는, 상기 표시영역의 애노드 전극과 동일한 물질로 이루어지고 상기 애노드 전극과 동시에 형성되는 제1 층을 형성하는 단계; 및 상기 표시영역의 캐소드 전극과 동일한 물질로 이루어지고 상기 캐소드 전극과 동시에 형성되는 제2층을 형성하는 단계;를 포함하는 포함하는 것을 특징으로 하는 표시장치 제조방법.Preparing a substrate including a display region, a power wiring region, and a gate driver region between the display region and the power wiring region;
Forming a buffer transistor in a gate driver region of the substrate;
Forming a passivation layer on the buffer transistor;
Forming a planarization layer on the passivation layer;
Forming a heat dissipation hole penetrating only the planarization layer and positioned on the buffer transistor; And
And forming a heat conduction electrode not in contact with the gate electrode, the source electrode, and the drain electrode of the buffer transistor inside the heat dissipation hole.
The forming of the heat-conducting electrode may include forming a first layer made of the same material as the anode electrode of the display area and simultaneously formed with the anode electrode; And forming a second layer made of the same material as the cathode electrode of the display area and simultaneously formed with the cathode electrode.
상기 기판과 상기 버퍼 트랜지스터 사이에 멀티 절연막층을 형성하는 단계를 더 포함하고,
상기 멀티 절연막층은 SiO2와 SiNx를 교대로 두 층 이상 적층하여 형성하는 것을 특징으로 하는 표시장치 제조방법.In Section 8
Forming a multi-insulating layer between the substrate and the buffer transistor,
The multi-insulating layer is formed by stacking two or more layers of SiO2 and SiNx alternately.
상기 방열 홀은 상기 버퍼 트랜지스터의 액티브층과 게이트 전극이 오버랩 되는 채널 영역 상에 형성하는 것을 특징으로 하는 표시장치 제조방법.In Section 8
The heat dissipation hole is formed on a channel region where the active layer and the gate electrode of the buffer transistor overlap.
상기 방열 홀은 상기 버퍼 트랜지스터의 액티브층 영역 상에 형성하는 것을 특징으로 하는 표시장치 제조방법.In Section 8
The heat dissipation hole is formed on the active layer region of the buffer transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130162794A KR102134143B1 (en) | 2013-12-24 | 2013-12-24 | Display Device and Method for Manufacturing The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130162794A KR102134143B1 (en) | 2013-12-24 | 2013-12-24 | Display Device and Method for Manufacturing The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150075184A KR20150075184A (en) | 2015-07-03 |
| KR102134143B1 true KR102134143B1 (en) | 2020-07-16 |
Family
ID=53788239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130162794A KR102134143B1 (en) | 2013-12-24 | 2013-12-24 | Display Device and Method for Manufacturing The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102134143B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102508743B1 (en) * | 2016-07-19 | 2023-03-14 | 삼성디스플레이 주식회사 | Driver Circuit of Organic Light Emitting Display Device |
| KR102632250B1 (en) * | 2016-10-28 | 2024-01-31 | 엘지디스플레이 주식회사 | Organic light emitting display device |
| KR102387690B1 (en) * | 2017-09-05 | 2022-04-15 | 엘지디스플레이 주식회사 | Eletroluminescence display device |
| CN107658333A (en) * | 2017-10-31 | 2018-02-02 | 京东方科技集团股份有限公司 | A kind of flexible display panels and its manufacture method, flexible display apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229574A (en) * | 2002-02-01 | 2003-08-15 | Matsushita Electric Ind Co Ltd | Thin film transistor array substrate and liquid crystal image display device |
| KR100805154B1 (en) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | Organic light emitting display and method of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101521676B1 (en) * | 2011-09-20 | 2015-05-19 | 엘지디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
-
2013
- 2013-12-24 KR KR1020130162794A patent/KR102134143B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229574A (en) * | 2002-02-01 | 2003-08-15 | Matsushita Electric Ind Co Ltd | Thin film transistor array substrate and liquid crystal image display device |
| KR100805154B1 (en) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | Organic light emitting display and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150075184A (en) | 2015-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102180037B1 (en) | Flexible display and manufacturing method thereof | |
| KR102158771B1 (en) | Organic light emitting diode display | |
| US8878827B2 (en) | Organic light emitting diode display | |
| US8144086B2 (en) | Organic light emitting display device | |
| JP5378584B2 (en) | Manufacturing method of organic light emitting display device | |
| US11398537B2 (en) | Organic light-emitting display apparatus | |
| US11075221B2 (en) | Thin-film transistor substrate having overlapping thin-film transistor | |
| US20170162822A1 (en) | Display device and method for manufacturing the same | |
| WO2017080339A1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
| KR102651136B1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| US8823913B2 (en) | Thin film transistor array panel and method for repairing the same | |
| US9093537B2 (en) | Display device and method for manufacturing the same | |
| WO2016033839A1 (en) | Pixel structure having high aperture ratio, and circuit | |
| JP2008211184A (en) | Active matrix display apparatus | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR102331171B1 (en) | Display device and method for manufacturing the same | |
| KR102244310B1 (en) | Display device and method for manufacturing the same | |
| KR20130135613A (en) | Organic light emitting diode display | |
| WO2015043269A1 (en) | Oled pixel structure and oled display apparatus | |
| KR20140080238A (en) | Method for fabricaing flexible display module | |
| KR102100656B1 (en) | Organic light emitting display device and method of fabricating thereof | |
| KR102134143B1 (en) | Display Device and Method for Manufacturing The Same | |
| WO2020113857A1 (en) | Flexible organic light-emitting diode device and forming method therefor | |
| KR102392007B1 (en) | Thin film transistor and display device comprising the same | |
| KR20140084603A (en) | Dual sided emission type Organic electro luminescent device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |