KR102126613B1 - Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board - Google Patents

Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board Download PDF

Info

Publication number
KR102126613B1
KR102126613B1 KR1020180037010A KR20180037010A KR102126613B1 KR 102126613 B1 KR102126613 B1 KR 102126613B1 KR 1020180037010 A KR1020180037010 A KR 1020180037010A KR 20180037010 A KR20180037010 A KR 20180037010A KR 102126613 B1 KR102126613 B1 KR 102126613B1
Authority
KR
South Korea
Prior art keywords
less
copper foil
treatment layer
surface treatment
layer
Prior art date
Application number
KR1020180037010A
Other languages
Korean (ko)
Other versions
KR20180111671A (en
Inventor
료 후쿠치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180111671A publication Critical patent/KR20180111671A/en
Application granted granted Critical
Publication of KR102126613B1 publication Critical patent/KR102126613B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/06—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of natural rubber or synthetic rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/082—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising vinyl resins; comprising acrylic resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/088—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/09—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/095—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/098—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/18—Layered products comprising a layer of metal comprising iron or steel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/16—Layered products comprising a layer of natural or synthetic rubber comprising polydienes homopolymers or poly-halodienes homopolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/286—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysulphones; polysulfides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/306—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl acetate or vinyl alcohol (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/40—Layered products comprising a layer of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/42—Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38—Chromatising
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/03—3 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/306—Resistant to heat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2367/00—Polyesters, e.g. PET, i.e. polyethylene terephthalate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

[과제] 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공한다.
[해결 수단] 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하인 표면 처리 동박.[PROBLEMS] To provide a surface-treated copper foil in which transmission loss is well suppressed even when used in a high-frequency circuit board.
[Solution] A surface-treated copper foil with a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 µg/dm 2 or less, and the surface treatment layer has three or more protrusions A surface-treated copper foil having a particle size of 0.4/µm 2 or more and a surface roughness (Rz) of 1.3 µm or less measured by a contact roughness meter on the surface treatment layer side.

Description

표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법 {SURFACE TREATED COPPER FOIL AND LAMINATE USING THE SAME, COPPER FOIL WITH CARRIER, PRINTED WIRING BOARD, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}SURFACE TREATED COPPER FOIL AND LAMINATE USING THE SAME, COPPER FOIL WITH CARRIER, PRINTED WIRING BOARD, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}

본 발명은, 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법에 관한 것이다.The present invention relates to a surface-treated copper foil, a laminate using the same, a copper foil with a carrier, a printed wiring board, an electronic device, and a method for manufacturing the printed wiring board.

프린트 배선판은 최근 반세기에 걸쳐서 큰 진전을 이루었고, 오늘날에는 거의 모든 전자기기에 사용되는 데에 이르렀다. 근년의 전자기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전하였고, 프린트 배선판에 대해서 뛰어난 고주파 대응이 요구되고 있다.Printed wiring boards have made great strides over the last half century and are now used in almost all electronic devices. In recent years, with the increase in demand for miniaturization and high performance of electronic devices, high-density mounting of mounted components and high-frequency signals have advanced, and excellent high-frequency response to printed wiring boards is required.

고주파용 기판에는, 출력 신호의 품질을 확보하기 위해서, 전송 손실의 저감이 요구되고 있다. 전송 손실은, 주로 수지(기판측)에 기인하는 유전체 손실과 도체(동박측)에 기인하는 도체 손실로 이루어져 있다. 유전체 손실은, 수지의 유전율 및 유전 탄젠트가 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체의 표면에 밖에 흐르지 않게 된다고 하는 표면 효과에 의해 전류가 흐르는 단면적이 감소하고, 저항이 높아지는 것이 주된 원인이 되고 있다.In order to ensure the quality of the output signal, a high-frequency substrate is required to reduce transmission loss. The transmission loss mainly consists of dielectric loss due to the resin (substrate side) and conductor loss due to the conductor (copper side). Dielectric loss decreases as the dielectric constant and dielectric tangent of the resin decrease. In a high frequency signal, the conductor loss is mainly caused by a decrease in the cross-sectional area through which the current flows and an increase in resistance due to the surface effect that the current flows only to the surface of the conductor as the frequency increases.

고주파용 동박의 전송 손실을 저감시키는 기술로는, 예를 들면, 특허문헌 1에, 금속박 표면의 한 면 또는 양면에, 은 또는 은합금속을 피복하고, 상기 은 또는 은합금 피복층 위에, 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 처리되어 있는 고주파 회로용 금속박이 개시되어 있다. 그리고, 이에 따르면, 위성 통신에서 사용되는 것과 같은 초고주파 영역에서도 표면 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.As a technique for reducing the transmission loss of a high-frequency copper foil, for example, in Patent Document 1, silver or silver alloy metal is coated on one or both surfaces of the metal foil surface, and the silver or silver alloy coating layer is coated with silver or silver alloy. A metal foil for high-frequency circuits in which a coating layer other than gold is treated thinner than the thickness of the silver or silver alloy coating layer is disclosed. And, according to this, it has been described that a metal foil with a reduced loss due to surface effect can be provided even in an ultra-high frequency region such as that used in satellite communication.

또한, 특허문헌 2에는, 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도(I(200))가, 미분말동의 X선 회절로 구한 (200)면의 적분 강도(I0(200))에 대해서, I(200)/I0(200)＞40이고, 상기 압연면에 전해 도금에 의한 조화 처리를 실시한 후의 조화 처리면의 산술 평균 조도(이하, Ra로 한다)가 0.02㎛~0.2㎛, 10점 평균 조도(이하, Rz로 한다)가 0.1㎛~1.5㎛이며, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고, 이에 따르면, 1GHz를 넘는 고주파수 하에서의 사용이 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.In addition, in Patent Document 2, the integral intensity (I(200)) of the (200) plane obtained by X-ray diffraction on the rolling surface after recrystallization annealing of the rolled copper foil is the integration of the (200) plane obtained by X-ray diffraction of fine powder copper. With respect to the strength (I 0 (200)), I(200)/I 0 (200)>40, and the arithmetic average roughness of the roughened surface after performing roughening treatment by electrolytic plating on the rolled surface (hereinafter referred to as Ra) Disclosed is a roughened rolled copper foil for high-frequency circuits, characterized in that 0.02 µm to 0.2 µm, a 10-point average roughness (hereinafter referred to as Rz) is 0.1 µm to 1.5 µm, and is a material for printed circuit boards. And, according to this, it is described that it is possible to provide a printed circuit board that can be used at a high frequency exceeding 1 GHz.

또한, 특허문헌 3에는, 동박 표면의 일부가 혹 모양 돌기로 이루어지는 표면 조도가 2~4㎛인 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고 이에 따르면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.In addition, Patent Document 3 discloses an electrolytic copper foil characterized in that a part of the surface of the copper foil is a concavo-convex surface having a surface roughness of 2 to 4 µm made of a lump-shaped protrusion. And according to this, it is described that it is possible to provide an electrolytic copper foil excellent in high-frequency transmission characteristics.

일본 특허공보 제4161304호Japanese Patent Publication No. 4121304 일본 특허공보 제4704025호Japanese Patent Publication No. 4704025 일본 공개특허공보 2004－244656호Japanese Patent Application Publication No. 2004-244656

도체(동박측)에 기인하는 도체 손실은, 상술한 바와 같이 표피 효과에 의해서 저항이 커지는 것에 기인하지만, 이 저항은 동박 자체의 저항 뿐만 아니라, 동박 표면에서 수지 기판과의 접착성을 확보하기 위해서 실시되는 조화 처리에 의해 형성된 표면 처리층의 저항의 영향도 있는 점, 구체적으로는, 동박 표면의 조도가 도체 손실의 주된 요인으로서, 조도가 작을수록 전송 손실이 감소하는 것이 알려져 있다.The conductor loss due to the conductor (copper side) is due to the increase in resistance due to the skin effect as described above, but this resistance is not only for the resistance of the copper foil itself, but also for securing adhesion to the resin substrate on the surface of the copper foil. It is known that there is also an influence of the resistance of the surface treatment layer formed by the roughening treatment to be performed, specifically, the roughness of the copper foil surface is a major factor of conductor loss, and the smaller the roughness, the lower the transmission loss.

또한, 동박의 표면 처리로서 조화 처리를 실시하는 경우, Cu－Ni 합금 처리나 Cu－Co－Ni 합금 처리를 이용해서, 내열 처리 및 방청 처리를 하는 경우, Ni－Zn 합금 처리나 Co－Ni 합금 처리를 이용하는 것이 일반적이다.In addition, when the roughening treatment is performed as the surface treatment of the copper foil, in the case of performing heat-resistant treatment and anti-rust treatment using Cu-Ni alloy treatment or Cu-Co-Ni alloy treatment, Ni-Zn alloy treatment or Co-Ni alloy It is common to use treatment.

그러나 상기 조화 처리, 내열 처리 및 방청 처리에서 일반적으로 이용하는 Co 및 Ni, 또한 Fe는, 상온에서 강자성(磁性)을 나타내는 금속이고, 표면 처리층 안에 성분으로 포함되는 경우, 자성의 영향에 의해서 도체 내의 전류 분포 및 자계 분포가 영향을 받아 동박의 전송 특성이 악화되는 문제가 생긴다.However, Co, Ni, and Fe, which are generally used in the above roughening treatment, heat treatment, and rust prevention treatment, are metals exhibiting ferromagnetic properties at room temperature, and when included as a component in the surface treatment layer, they are present in the conductor under the influence of magnetism. The current distribution and the magnetic field distribution are affected, resulting in deterioration in the transmission characteristics of the copper foil.

본 발명은, 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a surface-treated copper foil in which transmission loss is well suppressed even when used in a high-frequency circuit board.

본 발명자는, 전송 특성에 부여하는 강자성 금속의 영향을 억제하기 위해서, 동박의 표면 처리층에서의 Co, Ni, Mo의 합계 부착량을 소정량 이하로 제어하고, 또한 표면 처리층에 소정의 형상의 입자를 형성함으로써 고주파 전송 손실을 추가로 저감할 수 있는 점을 발견했다.The present inventor controls the total adhesion amount of Co, Ni, and Mo in the surface treatment layer of the copper foil to a predetermined amount or less in order to suppress the influence of the ferromagnetic metal imparted to the transmission characteristics, and also provides a surface treatment layer with a predetermined shape. It has been found that by forming particles, it is possible to further reduce high-frequency transmission loss.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하인 표면 처리 동박이다.The present invention, completed on the basis of the above findings, is, in one aspect, a surface-treated copper foil with a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 µg/dm 2 The surface treatment layer is a surface-treated copper foil having a particle having three or more protrusions of 0.4 particles/µm 2 or more, and a surface roughness (Rz) measured by a contact roughness meter on the surface treatment layer side of 1.3 μm or less.

본 발명은 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil having a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment layer Is a surface-treated copper foil having particles having three or more protrusions of 0.4 particles/µm 2 or more, and having a surface roughness (Rp) of 1.59 μm or less measured by a laser microscope on the surface treatment layer side.

본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil having a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment is performed. The layer is a surface-treated copper foil having at least 0.4 particles/µm 2 of particles having three or more protrusions, and having a surface roughness (Rv) of 1.75 μm or less measured by a laser microscope on the surface treatment layer side.

본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil having a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment is performed. The layer is a surface-treated copper foil having a particle having three or more protrusions of 0.4 particles/µm 2 or more, and having a surface roughness (Rzjis) of 3.3 µm or less measured by a laser microscope on the surface treatment layer side.

본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil in which a surface treatment layer is formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment is performed. The layer is a surface-treated copper foil having 0.4 or more µm 2 particles having three or more protrusions, and having a surface roughness (Rc) of 1.0 µm or less measured by a laser microscope on the surface treatment layer side.

본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil in which a surface treatment layer is formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment is performed. The layer is a surface-treated copper foil having 0.4 or more µm 2 particles having three or more protrusions, and having a surface roughness (Ra) of 0.4 µm or less measured by a laser microscope on the surface treatment layer side.

본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하인 표면 처리 동박이다.In another aspect, the present invention is a surface-treated copper foil in which a surface treatment layer is formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 μg/dm 2 or less, and the surface treatment is performed. The layer is a surface-treated copper foil having 0.4 or more µm 2 particles having three or more protrusions, and having a surface roughness (Rq) of 0.5 µm or less measured by a laser microscope on the surface treatment layer side.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 800㎍/d㎡ 이하이다.In one embodiment of the surface-treated copper foil of the present invention, the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 800 µg/dm 2 or less.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 600㎍/d㎡ 이하이다.In one embodiment of the surface-treated copper foil of the present invention, the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 600 µg/dm 2 or less.

본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 400㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Co in the surface-treated layer is 400 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 320㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Co in the surface-treated layer is 320 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 240㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Co in the surface-treated layer is 240 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 600㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Ni in the surface-treated layer is 600 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 480㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Ni in the surface treatment layer is 480 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 360㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Ni in the surface-treated layer is 360 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 600㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Mo in the surface-treated layer is 600 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 480㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Mo in the surface-treated layer is 480 µg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 360㎍/d㎡ 이하이다.In another embodiment of the surface-treated copper foil of the present invention, the adhesion amount of Mo in the surface-treated layer is 360 μg/dm 2 or less.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층이 조화 처리층을 포함한다.In another embodiment of the surface-treated copper foil of the present invention, the surface-treated layer includes a roughened layer.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층상에 수지층을 구비한다.In another embodiment, the surface-treated copper foil of the present invention includes a resin layer on the surface-treated layer.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 수지층이 유전체를 포함한다.In another embodiment of the surface-treated copper foil of the present invention, the resin layer includes a dielectric.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 1GHz 이상의 고주파 회로 기판용이다.The surface-treated copper foil of this invention is also for a high-frequency circuit board of 1 GHz or more in another embodiment.

본 발명은 또한 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어 부착 동박이다.Another aspect of the present invention is a copper foil with a carrier having a carrier, an intermediate layer, and an ultra-thin copper layer in this order, wherein the ultra-thin copper layer is a copper foil with a carrier, which is the surface-treated copper foil of the present invention.

본 발명의 캐리어 부착 동박은 일 실시형태에 있어서, 상기 캐리어의 양면에 상기 극박 구리층을 구비한다.In one embodiment, the copper foil with a carrier of the present invention includes the ultrathin copper layer on both sides of the carrier.

본 발명의 캐리어 부착 동박은 다른 일 실시형태에 있어서, 상기 캐리어의 상기 극박 구리층과는 반대측에 조화 처리층을 구비한다.In another embodiment of the copper foil with a carrier of the present invention, a roughening treatment layer is provided on the opposite side to the ultrathin copper layer of the carrier.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박과 수지 기판을 적층해서 제조한 적층판이다.This invention is another one side. WHEREIN: It is the laminated board produced by laminating|stacking the surface-treated copper foil of this invention or the copper foil with a carrier of this invention, and a resin substrate.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.In another aspect, the present invention is a method of manufacturing a printed wiring board using the surface-treated copper foil of the present invention or the copper foil with a carrier of the present invention.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.In another aspect, the present invention is a method of manufacturing an electronic device using a printed wiring board manufactured by the method of the present invention.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.In another aspect, the present invention provides a process of preparing a copper foil with a carrier and an insulating substrate of the present invention, a process of laminating the copper foil with a carrier and an insulating substrate, and laminating the copper foil with a carrier and an insulating substrate, and then the carrier. A copper-clad laminate is formed through a process of stripping the carrier of the attached copper foil, and thereafter forming a circuit according to any one of a semi-additive method, a subtractive method, a partial additive method or a modified semi-additive method. It is a manufacturing method of a printed wiring board including a process.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정, 상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.In another aspect, the present invention provides a process of forming a circuit on the ultra-thin copper layer-side surface or the carrier-side surface of the copper foil with a carrier of the present invention, the ultra-thin copper layer side surface of the copper foil with a carrier so that the circuit is buried, or Forming a resin layer on the carrier side surface, forming a circuit on the resin layer, forming a circuit on the resin layer, and then peeling the carrier or the ultra-thin copper layer, and the carrier or A printed wiring board including a step of exposing the circuit buried in the resin layer formed on the surface of the ultra-thin copper layer or the carrier side by removing the ultra-thin copper layer or the carrier after peeling the ultra-thin copper layer. It is a manufacturing method.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 상기 수지층 상에 회로를 형성하는 공정이 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측에서 맞붙여서 상기 수지층에 맞붙인 캐리어 부착 동박을 이용하여 상기 회로를 형성하는 공정이다.The manufacturing method of the printed wiring board of this invention WHEREIN: In one embodiment, the process of forming a circuit on the said resin layer adheres the copper foil with a different carrier on the said resin layer from the ultra-thin copper layer side, and the carrier adhered to the said resin layer It is a process of forming the said circuit using copper foil.

본 발명의 프린트 배선판의 제조 방법은 다른 일 실시형태에 있어서, 상기 수지층 상에 맞붙이는 다른 캐리어 부착 동박이 본 발명의 캐리어 부착 동박이다.The manufacturing method of the printed wiring board of this invention WHEREIN: In another embodiment, the copper foil with a carrier which is stuck on the said resin layer is the copper foil with a carrier of this invention.

본 발명의 프린트 배선판의 제조 방법은 또한 다른 일 실시형태에 있어서, 상기 수지층 상에 회로를 형성하는 공정이, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라 실시된다.The manufacturing method of the printed wiring board of this invention is also another one Embodiment WHEREIN: The process of forming a circuit on the said resin layer is a semi-additive method, a subtractive method, a partial additive method, or a modified semi-additive method. It is carried out according to either method.

본 발명의 프린트 배선판의 제조 방법은 또한 다른 일 실시형태에 있어서, 상기 표면에 회로를 형성하는 캐리어 부착 동박이, 상기 캐리어 부착 동박의 캐리어측 표면 또는 극박 구리층측 표면에 기판 또는 수지층을 가진다.In another embodiment, the method for manufacturing a printed wiring board of the present invention includes a copper foil with a carrier forming a circuit on the surface, and a substrate or a resin layer on the carrier side surface or the ultrathin copper layer side surface of the copper foil with carrier.

본 발명에 의하면, 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, even if it uses for a high frequency circuit board, the surface-treated copper foil which can suppress transmission loss well can be provided.

도 1은 실시예 3의 표면 처리층의 표면의 현미경 관찰 사진이다.
도 2는 비교예 2의 표면 처리층의 표면의 현미경 관찰 사진이다.
도 3은 단차의 평가를 나타내는 도면이다.
도 4는 입자의 중첩 및 골의 평가를 나타내는 도면이다.
도 5는 입자의 예를 나타내는 도면이다.
도 6은 입자의 정점 부분의 예를 나타내는 도면이다.
도 7은 입자의 가장 높다고 생각되는 부분을 포함하여, 둘레 길이의 70% 이상의 부분에 단차를 가지는 입자 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 8은 입자의 가장 높다고 생각되는 부분을 포함해서, 골로 둘러싸인 입자의 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 9는 입자의 가장 높다고 생각되는 부분을 포함해서, 골과 단차로 둘러싸인 입자의 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 10은 입자의 볼록부의 길이의 평가를 나타내는 도면이다.
도 11은 사진의 테두리 밖으로 비어져 나온 입자의 예를 나타내는 도면이다.
도 12는 입자의 볼록부의 폭의 평가를 나타내는 도면이다.1 is a photomicrograph of the surface of the surface treatment layer of Example 3.
2 is a photomicrograph of the surface of the surface treatment layer of Comparative Example 2.
3 is a view showing the evaluation of the level difference.
4 is a view showing the overlap of particles and evaluation of bone.
5 is a view showing an example of particles.
It is a figure which shows an example of the apex part of a particle.
7 is a view showing an example of a particle portion (a portion surrounded by a dotted line) having a step in a portion of 70% or more of the circumferential length, including the portion considered to be the highest of the particles.
8 is a view showing an example of a portion of a particle surrounded by bones (a portion surrounded by a dotted line), including a portion considered to be the highest of the particles.
9 is a view showing an example of a portion of a particle surrounded by a bone and a step (a portion surrounded by a dotted line), including the portion considered to be the highest of the particles.
10 is a view showing evaluation of the length of the convex portion of the particle.
11 is a view showing an example of particles protruding out of the border of the photograph.
It is a figure which shows the evaluation of the width of the convex part of a particle.

〔표면 처리층〕〔Surface treatment layer〕

본 발명의 표면 처리 동박은, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 갖는 입자를 가진다.The surface-treated copper foil of the present invention is a surface-treated copper foil with a surface treatment layer formed on at least one surface, wherein the total adhesion amount of Co and Ni and Mo in the surface treatment layer is 1000 µg/dm 2 or less, and the surface treatment layer has 3 It has particles with more than one protrusion.

〔동박〕[Copper foil]

본 발명에 이용할 수 있는 동박의 형태에 특히 제한은 없지만, 전형적으로는 압연 동박이나 전해 동박의 형태로 이용할 수 있다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복해서 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.Although there is no restriction|limiting in particular in the form of the copper foil which can be used for this invention, Typically, it can be used in the form of a rolled copper foil or electrolytic copper foil. Generally, electrolytic copper foil is produced by electrolytically depositing copper on a drum of titanium or stainless steel from a copper sulfate plating bath, and rolled copper foil is produced by repeating plastic working and heat treatment by a rolling roll. Rolled copper foil is often used for applications requiring flexibility.

동박의 재료로는 프린트 배선판의 도체 패턴으로서 통상 사용되는 터프 피치동, 인 탈산동이나 무산소동이라고 하는 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 이용했을 때에는 구리합금박도 포함하는 것으로 한다. 고주파 회로 기판용 동박으로서 구리합금박을 이용하는 경우는, 구리에 비해서 상기 저항율이 현저하게 상승하지 않는 것이 좋다.As the material of the copper foil, in addition to copper of high purity such as tough pitch copper, phosphorus deoxidized copper, or oxygen free copper, which are commonly used as a conductor pattern of a printed wiring board, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg, etc. are added Copper alloys such as a copper alloy to which one copper alloy, Ni, Si, etc. are added can also be used. In addition, when the term "copper foil" is used alone in this specification, the copper alloy foil shall also be included. When a copper alloy foil is used as the copper foil for a high-frequency circuit board, it is preferable that the resistivity is not significantly increased compared to copper.

또한, 본원 발명과 관련되는 동박의 두께는 특히 한정은 되지 않지만, 전형적으로는 0.5~3000㎛이고, 바람직하게는 1.0~1000㎛, 바람직하게는 1.0~300㎛, 바람직하게는 1.0~100㎛, 바람직하게는 1.0~75㎛, 바람직하게는 1.0~40㎛, 바람직하게는 1.5~20㎛, 바람직하게는 1.5~15㎛, 바람직하게는 1.5~12㎛, 바람직하게는 1.5~10㎛이다.In addition, the thickness of the copper foil according to the present invention is not particularly limited, but is typically 0.5 to 3000 μm, preferably 1.0 to 1000 μm, preferably 1.0 to 300 μm, preferably 1.0 to 100 μm, It is preferably 1.0 to 75 μm, preferably 1.0 to 40 μm, preferably 1.5 to 20 μm, preferably 1.5 to 15 μm, preferably 1.5 to 12 μm, preferably 1.5 to 10 μm.

〔표면 처리층〕〔Surface treatment layer〕

동박의 적어도 한쪽 표면에는 표면 처리층이 형성되어 있다. 표면 처리층은 조화 처리층, 방청층, 내열층, 실란 커플링 처리층으로부터 선택되는 1종 이상의 층인 것이 바람직하다. 본 발명의 표면 처리층은, 이와 같이 수지와의 접착면(M면)에 형성되어 있어도 좋고, 접착면(M면)과 반대측의 면(S면)에 형성되어 있어도 좋으며, 양면에 형성되어 있어도 좋다.A surface treatment layer is formed on at least one surface of the copper foil. It is preferable that the surface treatment layer is at least one layer selected from a roughening treatment layer, a rust prevention layer, a heat resistant layer, and a silane coupling treatment layer. The surface treatment layer of the present invention may be formed on the adhesion surface (M surface) with the resin as described above, or may be formed on the surface (S surface) opposite to the adhesion surface (M surface), or may be formed on both surfaces. good.

조화 처리는, 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성하여 실시할 수 있다. 조화 처리는 미세한 것이어도 좋다. 또한, 조화 처리 후, 피복 도금 처리를 해도 좋다. 이들 조화 처리, 방청 처리, 내열 처리, 실란 처리, 처리액으로 침지 처리나 도금 처리로 형성되는 표면 처리층은, Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상의 합금, 또는 유기물을 포함해도 좋다.The roughening treatment can be performed, for example, by forming roughened particles with copper or a copper alloy. The roughening treatment may be fine. Further, after the roughening treatment, a coating plating treatment may be performed. The surface treatment layers formed by these roughening treatment, antirust treatment, heat treatment treatment, silane treatment, and immersion treatment or plating treatment with a treatment solution include Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, and Ag. , Sn, Ge, any one group selected from the group consisting of any one or more alloys, or may contain an organic material.

표면 처리층을 조화 처리층, 방청층, 내열층, 실란 커플링 처리층의 어느 하나를 이용해서 형성하는 경우, 이들의 순서는 특히 한정되지 않지만, 예를 들면, 동박 표면에 조화 처리층을 형성하고, 상기 조화 처리층상에 방청·내열층으로서 Zn 금속층 또는 Zn를 포함하는 합금 처리층을 마련해도 좋다. 또한, Zn 금속층 또는 쿠을 포함하는 합금 처리층상에는 크로메이트 처리층을 마련해도 좋다. 또한, 크로메이트 처리층상에는 실란 커플링 처리층을 마련해도 좋다.When the surface treatment layer is formed using any one of a roughening treatment layer, a rust-preventing layer, a heat-resistant layer, and a silane coupling treatment layer, the order of these is not particularly limited, for example, forming a roughening treatment layer on the surface of the copper foil. In addition, a Zn metal layer or an alloy treatment layer containing Zn may be provided as the anti-corrosion and heat-resistant layer on the roughened layer. Further, a chromate-treated layer may be provided on the Zn metal layer or the alloy-treated layer containing a ku. Further, a silane coupling treatment layer may be provided on the chromate treatment layer.

〔금속 부착량〕〔Metal adhesion amount〕

본 발명의 표면 처리 동박은, 표면 처리층에 있어서, Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하로 제어되어 있다. 본 발명의 표면 처리 동박은, 이와 같이, 전송 손실의 원인이 되는, 투자율(透磁率)이 비교적 높고 도전율이 비교적 낮은 Co, Ni 및 Mo의 부착량이 제어되어 있기 때문에, 고주파 전송 손실을 저감할 수 있다. 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량은, 바람직하게는 800㎍/d㎡ 이하이고, 보다 바람직하게는 600㎍/d㎡ 이하이며, 더욱 바람직하게는 500㎍/d㎡ 이하이고, 더욱 바람직하게는 300㎍/d㎡ 이하이며, 더욱 바람직하게는 0㎍/d㎡(분석의 정량 하한치 이하를 나타낸다)이다. 표면 처리층은 Co, Ni 및 Mo로 이루어지는 군으로부터 선택되는 1종 이상의 원소를 포함해도 좋다. 또한, 표면 처리층은 Co, Ni 및 Mo로 이루어지는 군으로부터 선택되는 2종 이상의 원소를 포함해도 좋다. 또한, 표면 처리층은 Co, Ni 및 Mo의 3종의 원소를 포함해도 좋다. 표면 처리층은 Co 및 Ni를 포함해도 좋다. 표면 처리층은 Co 및 Mo를 포함해도 좋다. 표면 처리층은 Ni 및 Mo를 포함해도 좋다.In the surface-treated layer of the surface-treated copper foil of the present invention, the total adhesion amount of Co, Ni, and Mo is controlled to be 1000 µg/dm 2 or less. The surface-treated copper foil of the present invention can reduce the high-frequency transmission loss because the adhesion amount of Co, Ni, and Mo with a relatively high permeability and a relatively low conductivity is controlled, which causes transmission loss. have. The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is preferably 800 μg/dm 2 or less, more preferably 600 μg/dm 2 or less, still more preferably 500 μg/dm 2 or less, More preferably, it is 300 µg/dm 2 or less, and more preferably 0 µg/dm 2 (shows below the lower limit of quantitative analysis). The surface treatment layer may contain one or more elements selected from the group consisting of Co, Ni and Mo. In addition, the surface treatment layer may contain two or more elements selected from the group consisting of Co, Ni, and Mo. Moreover, the surface treatment layer may contain three types of elements: Co, Ni, and Mo. The surface treatment layer may contain Co and Ni. The surface treatment layer may contain Co and Mo. The surface treatment layer may contain Ni and Mo.

또한, 표면 처리층에서의 Co, Ni, Mo에 대해서, 각각 단독 부착량을 제어하는 것도 전송 손실 감소 효과의 점에서 바람직하다. 구체적으로는, 표면 처리층에서의 Co의 부착량은 바람직하게는 400㎍/d㎡ 이하이고, 보다 바람직하게는 320㎍/d㎡ 이하이며, 더욱 바람직하게는 240㎍/d㎡ 이하이고, 더욱 바람직하게는 160㎍/d㎡ 이하이며, 더욱 바람직하게는 120㎍/d㎡ 이하이다. 또한, 표면 처리층에서의 Ni의 부착량은 바람직하게는 600㎍/d㎡ 이하이고, 보다 바람직하게는 480㎍/d㎡ 이하이며, 더욱 바람직하게는 360㎍/d㎡ 이하이고, 더욱 바람직하게는 240㎍/d㎡ 이하이며, 더욱 바람직하게는 180㎍/d㎡ 이하이다. 또한, 표면 처리층에서의 Mo의 부착량은 바람직하게는 600㎍/d㎡ 이하이고, 보다 바람직하게는 480㎍/d㎡ 이하이며, 더욱 바람직하게는 360㎍/d㎡ 이하이고, 더욱 바람직하게는 240㎍/d㎡ 이하이며, 더욱 바람직하게는 180㎍/d㎡ 이하이다.In addition, it is also preferable from the viewpoint of reducing the transmission loss to control the amount of adhesion of Co, Ni, and Mo, respectively, in the surface treatment layer. Specifically, the adhesion amount of Co in the surface treatment layer is preferably 400 μg/dm 2 or less, more preferably 320 μg/dm 2 or less, further preferably 240 μg/dm 2 or less, and more preferably It is 160 µg/dm 2 or less, and more preferably 120 µg/dm 2 or less. Further, the adhesion amount of Ni in the surface treatment layer is preferably 600 μg/dm 2 or less, more preferably 480 μg/dm 2 or less, more preferably 360 μg/dm 2 or less, and more preferably It is 240 μg/dm 2 or less, and more preferably 180 μg/dm 2 or less. In addition, the adhesion amount of Mo in the surface treatment layer is preferably 600 μg/dm 2 or less, more preferably 480 μg/dm 2 or less, more preferably 360 μg/dm 2 or less, and even more preferably It is 240 μg/dm 2 or less, and more preferably 180 μg/dm 2 or less.

표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가진다. 여기서, 입자란 상술한 조화 처리(조화 도금), 및/또는, 후술하는 조화 처리(조화 도금)에 의해 형성되는 조화 입자를 포함하는 개념이다. 이러한 구성에 의해, 전송 손실을 양호하게 하면서, 앵커 효과에 의해 수지기재와 표면 처리 동박을 적층한 후에, 상기 수지기재로부터 표면 처리 동박을 벗길 때의 박리 강도를 확보할 수 있다. 및/또는, 이러한 구성에 의해서, 수지기재와 표면 처리 동박을 적층하여 동장 적층판을 작성한 후에, 동장 적층판을 가열하고, 그 후 상온에서 상기 수지기재로부터 표면 처리 동박을 벗길 때의 박리 강도를 좋게 할 수 있다. 또한, 상기는 동박의 전면에 걸쳐서 형성되어 있는 것이 바람직하다. 이와 같이 동박의 전면에 걸쳐서 상기 입자가 형성됨으로써, 보다 양호하게 박리 강도가 향상한다. 또한, 상술한 박리 강도를 향상시킨다는 관점에서는, 표면 처리층은 4개 이상의 돌기를 가지는 입자를 가지는 것이 바람직하고, 5개 이상의 돌기를 가지는 것이 보다 바람직하며, 6개 이상의 돌기를 가지는 입자를 가지는 것이 더욱 바람직하다. 또한, 상술한 돌기는, 후술하듯이, 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부를 의미한다. 상술한 돌기를 3개 이상 가지는 입자가 소정의 수 이상 있으면, 상기 돌기를 3개 이상 가지는 입자는 수지에 파고들기 쉽기 때문에, 동박과 수지의 밀착성이 향상한다.The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions. Here, a particle is a concept including the roughening particle formed by the roughening process (harmonization plating) mentioned above and/or the roughening process (harmonization plating) mentioned later. With this structure, the peel strength when peeling the surface-treated copper foil from the resin base material can be ensured after laminating the resin base material and the surface-treated copper foil by the anchor effect while making the transmission loss good. And/or, with this configuration, after the resin base material and the surface-treated copper foil are laminated to prepare a copper-clad laminate, the copper-clad laminate is heated, and then the peel strength when peeling the surface-treated copper foil from the resin base material at room temperature is improved. Can. Further, it is preferable that the above is formed over the entire surface of the copper foil. Thus, when the said particle|grains are formed over the whole surface of copper foil, peeling strength improves more favorably. Further, from the viewpoint of improving the peel strength described above, the surface treatment layer preferably has particles having 4 or more protrusions, more preferably 5 or more protrusions, and having particles having 6 or more protrusions It is more preferable. In addition, the above-mentioned protrusion means a convex part of the particle whose length of the convex part of the particle is 0.050 µm or more, and the width of the convex part of the particle is 0.220 µm or less, as described later. If the particles having three or more of the above-described protrusions have a predetermined number or more, the particles having three or more of the above-mentioned protrusions are likely to break into the resin, thereby improving the adhesion between the copper foil and the resin.

또한, 상술한 박리 강도를 향상시킨다는 관점에서는, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.5개/㎛2 이상 가지는 것이 바람직하고, 0.6개/㎛2 이상 가지는 것이 바람직하며, 0.7개/㎛2 이상 가지는 것이 바람직하고, 0.8개/㎛2 이상 가지는 것이 바람직하며, 0.9개/㎛2 이상 가지는 것이 바람직하고, 1.0개/㎛2 이상 가지는 것이 바람직하며, 1.1개/㎛2 이상 가지는 것이 바람직하고, 1.2개/㎛2 이상 가지는 것이 바람직하며, 1.3개/㎛2 이상 가지는 것이 바람직하다. 표면 처리층의 3개 이상의 돌기를 가지는 입자 개수의 상한은 특히 한정할 필요는 없지만, 전형적으로는 예를 들면, 50.0개/㎛2 이하, 40.0개/㎛2 이하, 30.0개/㎛2 이하, 20.0개/㎛2 이하, 15.0개/㎛2 이하, 10.0개/㎛2 이하, 5.0개/㎛2 이하이다.Further, from the viewpoint of improving the above-described peel strength, surface treatment layer that is desired, and preferably has more than 0.6 / ㎛ 2 having a particle has at least three projections 0.5 number / ㎛ 2 above, 0.7 / ㎛ It is preferred to have 2 or more, preferably 0.8 or more µm 2 or more, preferably 0.9 or more µm 2 or more, preferably 1.0 or more µm 2 or more, and preferably 1.1 or more µm 2 or more , It is preferred to have at least 1.2 pieces/µm 2 , and preferably at least 1.3 pieces/µm 2 . The upper limit of the number of particles having at least three protrusions of the surface treatment layer need not be particularly limited, and typically is, for example, 50.0 pcs / ㎛ 2 or less, 40.0 pcs / ㎛ 2 or less, 30.0 pcs / ㎛ 2 or less, 20.0 pieces/µm 2 or less, 15.0 pieces/µm 2 or less, 10.0 pieces/µm 2 or less, 5.0 pieces/µm 2 or less.

〔표면 조도(Rz)〕〔Surface roughness (Rz)〕

표면 처리 동박 표면의 조도는 도체 손실의 주된 요인으로써, 조도가 작을 수록 전송 손실이 감소한다. 이러한 관점에서, 본 발명의 표면 처리 동박은, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하로 제어되어 있는 것이 바람직하다. 이러한 구성에 의해서, 전송 손실을 양호하게 감소시킬 수 있다. 본 발명의 표면 처리 동박은 표면 처리층측 접촉식 조도계로 측정한 표면 조도(Rz)가 1.30㎛ 이하로 제어되고 있는 것이 바람직하고, 1.2㎛ 이하로 제어되고 있는 것이 바람직하며, 1.1㎛ 이하로 제어되고 있는 것이 보다 바람직하고, 1.10㎛ 이하로 제어되고 있는 것이 보다 바람직하며, 1.0㎛ 이하로 제어되고 있는 것이 바람직하고, 1.00㎛ 이하로 제어되고 있는 것이 보다 바람직하다. 또한, 양 표면의 표면 조도(Rz)가 1.3㎛ 이하인 것이 바람직하다. 이러한 구성에 의하면, 고주파 전송 손실을 보다 저감할 수 있다. 양 표면의 표면 조도(Rz)는, 보다 바람직하게는 1.30㎛ 이하이고, 보다 바람직하게는 1.2㎛ 이하이며, 더욱 바람직하게는 1.1㎛ 이하이고, 더욱 바람직하게는 1.10㎛ 이하이며, 더욱 바람직하게는 1.0㎛ 이하이고, 더욱 바람직하게는 1.00㎛ 이하이다. 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)는 0.60㎛ 이상인 것이 바람직하고, 0.65㎛ 이상인 것이 바람직하며, 0.70㎛ 이상인 것이 바람직하고, 0.75㎛ 이상인 것이 바람직하며, 0.80㎛ 이상인 것이 바람직하고, 0.85㎛ 이상인 것이 바람직하며, 0.89㎛ 이상인 것이 바람직하다.Surface treatment The roughness of the copper foil surface is a major factor in conductor loss, and the smaller the roughness, the lower the transmission loss. From this viewpoint, it is preferable that the surface roughness (Rz) of the surface-treated copper foil of the present invention measured with a contact-type roughness meter on the surface-treated layer side is controlled to 1.3 µm or less. With this configuration, transmission loss can be satisfactorily reduced. The surface-treated copper foil of the present invention preferably has a surface roughness (Rz) of 1.30 µm or less, preferably controlled to 1.2 µm or less, and is controlled to 1.1 µm or less, measured with a surface-treated layer-side contact roughness meter. It is more preferable that it is, it is more preferable that it is controlled to 1.10 µm or less, it is preferable that it is controlled to 1.0 µm or less, and it is more preferable that it is controlled to 1.00 µm or less. Moreover, it is preferable that the surface roughness (Rz) of both surfaces is 1.3 micrometers or less. According to such a structure, the high frequency transmission loss can be further reduced. The surface roughness (Rz) of both surfaces is more preferably 1.30 μm or less, more preferably 1.2 μm or less, further preferably 1.1 μm or less, still more preferably 1.10 μm or less, and even more preferably It is 1.0 micrometer or less, More preferably, it is 1.00 micrometer or less. Although the lower limit of the surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side is not particularly limited, it is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side is preferably 0.60 μm or more, preferably 0.65 μm or more, and 0.70 μm. It is preferably at least 0.75 μm, preferably at least 0.80 μm, preferably at least 0.85 μm, preferably at least 0.89 μm.

〔최대 산 높이(Rp)〕〔Max Mountain Height(Rp)〕

본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하로 제어되고 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)는 1.49㎛ 이하인 것이 바람직하고, 1.39㎛ 이하인 것이 보다 바람직하며, 1.29㎛ 이하인 것이 보다 바람직하고, 1.09㎛ 이하인 것이 보다 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)의 하한은 특히 한정할 필요는 없지만 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)는 0.70㎛ 이상인 것이 바람직하고, 0.75㎛ 이상인 것이 바람직하며, 0.80㎛ 이상인 것이 바람직하다.The surface-treated copper foil of the present invention is preferable because, when the surface roughness (Rp) measured by a laser microscope on the surface-treated layer side is controlled to be 1.59 µm or less, the transmission loss can be satisfactorily reduced. The surface roughness (Rp) measured by the laser microscope on the surface treatment layer side is preferably 1.49 μm or less, more preferably 1.39 μm or less, more preferably 1.29 μm or less, and even more preferably 1.09 μm or less. The lower limit of the surface roughness (Rp) measured by the laser microscope on the surface treatment layer is not particularly limited, but is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Rp) measured by the laser microscope on the surface-treated layer side is preferably 0.70 µm or more, preferably 0.75 µm or more, and 0.80 µm or more It is preferred.

〔최대골 깊이(Rv)〕〔Maximum Goal Depth(Rv)〕

본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하로 제어되고 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)는 1.65㎛ 이하인 것이 바람직하고, 1.55㎛ 이하인 것이 보다 바람직하며, 1.50㎛ 이하인 것이 보다 바람직하고, 1.45㎛ 이하인 것이 보다 바람직하며, 1.30㎛ 이하인 것이 보다 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)는 0.98㎛ 이상인 것이 바람직하다.The surface-treated copper foil of the present invention is preferable because the transmission loss can be satisfactorily reduced if the surface roughness (Rv) measured by the laser microscope on the surface-treated layer side is controlled to 1.75 µm or less. The surface roughness (Rv) measured by the laser microscope on the surface treatment layer side is preferably 1.65 μm or less, more preferably 1.55 μm or less, more preferably 1.50 μm or less, still more preferably 1.45 μm or less, and 1.30 μm or less It is more preferable. The lower limit of the surface roughness (Rv) measured by the laser microscope on the surface treatment layer is not particularly limited, but is typically 0.01 µm or more, for example, 0.02 µm or more. In addition, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, it is preferable that the surface roughness (Rv) measured by a laser microscope on the surface-treated layer side is 0.98 µm or more.

〔표면 조도(Rzjis)〕〔Surface roughness (Rzjis)〕

동박 표면의 조도는 도체 손실의 주된 요인으로, 조도가 작을수록 전송 손실이 감소한다. 이러한 관점에서, 본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하로 제어되고 있는 것이 바람직하다. 이러한 구성에 의해서, 전송 손실을 양호하게 감소시킬 수 있다. 본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.30㎛ 이하인 것이 바람직하고, 3.2㎛ 이하인 것이 바람직하며, 3.1㎛ 이하인 것이 보다 바람직하고, 3.0㎛ 이하인 것이 보다 바람직하며, 2.20㎛ 이하인 것이 바람직하고, 2.10㎛ 이하인 것이 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다라는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)는 1.00㎛ 이상인 것이 바람직하고, 1.10㎛ 이상인 것이 바람직하며, 1.20㎛ 이상인 것이 바람직하고, 1.30㎛ 이상인 것이 바람직하며, 1.40㎛ 이상인 것이 바람직하고, 1.50㎛ 이상인 것이 바람직하며, 1.60㎛ 이상인 것이 바람직하고, 1.70㎛ 이상인 것이 바람직하다.The roughness of the copper foil surface is the main factor of conductor loss, and the smaller the roughness, the lower the transmission loss. From this viewpoint, it is preferable that the surface roughness (Rzjis) of the surface-treated copper foil of the present invention measured with a laser microscope on the surface-treated layer is controlled to 3.3 µm or less. With this configuration, transmission loss can be satisfactorily reduced. The surface-treated copper foil of the present invention preferably has a surface roughness (Rzjis) of 3.30 μm or less, preferably 3.2 μm or less, more preferably 3.1 μm or less, and more preferably 3.0 μm or less, as measured by a laser microscope on the surface-treated layer side. More preferably, it is preferably 2.20 µm or less, and preferably 2.10 µm or less. Although the lower limit of the surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer side is not particularly limited, it is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Rzjis) measured by the laser microscope on the surface-treated layer side is preferably 1.00 μm or more, preferably 1.10 μm or more, and 1.20 μm or more It is preferable, it is preferably 1.30 μm or more, preferably 1.40 μm or more, preferably 1.50 μm or more, preferably 1.60 μm or more, and preferably 1.70 μm or more.

〔평균 높이(Rc)〕〔Average height(Rc)〕

본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)는, 바람직하게는 1.00㎛ 이하이고, 바람직하게는 0.9㎛ 이하이며, 바람직하게는 0.90㎛ 이하이고, 바람직하게는 0.85㎛ 이하이며, 보다 바람직하게는 0.8㎛ 이하이고, 보다 바람직하게는 0.7㎛ 이하이며, 보다 바람직하게는 0.70㎛ 이하이다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)의 하한은 특히 한정할 필요는 없지만 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)는 0.50㎛ 이상인 것이 바람직하고, 0.55㎛ 이상인 것이 바람직하며, 0.60㎛ 이상인 것이 바람직하다.The surface-treated copper foil of the present invention is preferable because the transmission loss can be satisfactorily reduced if the surface roughness Rc measured by the laser microscope on the surface-treated layer side is controlled to 1.0 µm or less. The surface roughness (Rc) measured by the laser microscope on the surface treatment layer side is preferably 1.00 μm or less, preferably 0.9 μm or less, preferably 0.90 μm or less, preferably 0.85 μm or less, and more It is preferably 0.8 µm or less, more preferably 0.7 µm or less, and more preferably 0.70 µm or less. Although the lower limit of the surface roughness (Rc) measured by the laser microscope on the surface treatment layer side is not particularly limited, it is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Rc) measured by the laser microscope on the surface-treated layer side is preferably 0.50 µm or more, preferably 0.55 µm or more, and 0.60 µm or more It is preferred.

〔산술 평균 조도(Ra)〕〔Arithmetic mean roughness (Ra)〕

　본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)는 바람직하게는 0.40㎛ 이하이고, 바람직하게는 0.39㎛ 이하이며, 보다 바람직하게는 0.38㎛ 이하이고, 보다 바람직하게는 0.37㎛ 이하이며, 보다 바람직하게는 0.30㎛ 이하이고, 보다 바람직하게는 0.28㎛ 이하이며, 보다 바람직하게는 0.26㎛ 이하이고, 보다 바람직하게는 0.24㎛ 이하이며, 보다 바람직하게는 0.23㎛ 이하이고, 보다 바람직하게는 0.22㎛ 이하이다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)는 0.20㎛ 이상인 것이 바람직하고, 0.21㎛ 이상인 것이 바람직하다.The surface-treated copper foil of the present invention is preferable because the transmission loss can be satisfactorily reduced if the surface roughness Ra measured by the laser microscope on the surface-treated layer side is controlled to 0.4 µm or less. The surface roughness (Ra) measured by the laser microscope on the surface treatment layer side is preferably 0.40 μm or less, preferably 0.39 μm or less, more preferably 0.38 μm or less, and more preferably 0.37 μm or less, More preferably 0.30 µm or less, more preferably 0.28 µm or less, more preferably 0.26 µm or less, more preferably 0.24 µm or less, more preferably 0.23 µm or less, and more preferably 0.22 Or less. Although the lower limit of the surface roughness Ra measured by the laser microscope on the surface treatment layer is not particularly limited, it is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Ra) measured by a laser microscope on the surface-treated layer side is preferably 0.20 µm or more, and preferably 0.21 µm or more.

〔제곱 평균 제곱근 높이(Rq)〕〔Square mean square root height(Rq)〕

본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경 측정한 표면 조도(Rq)가 0.5㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)는 바람직하게는 0.50㎛ 이하이고, 보다 바람직하게는 0.49㎛ 이하이며, 보다 바람직하게는 0.48㎛ 이하이고, 보다 바람직하게는 0.47㎛ 이하이며, 보다 바람직하게는 0.34㎛ 이하이고, 보다 바람직하게는 0.33㎛ 이하이다. 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rq)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)는 0.25㎛ 이상인 것이 바람직하고, 0.26㎛ 이상인 것이 바람직하며, 0.27㎛ 이상인 것이 바람직하고, 0.28㎛ 이상인 것이 바람직하며, 0.29㎛ 이상인 것이 바람직하고, 0.30㎛ 이상인 것이 바람직하다.The surface-treated copper foil of the present invention is preferable because the transmission loss can be satisfactorily reduced if the surface roughness (Rq) measured by the laser microscope on the surface treatment layer side is controlled to 0.5 µm or less. The surface roughness (Rq) measured by the laser microscope on the surface treatment layer side is preferably 0.50 µm or less, more preferably 0.49 µm or less, more preferably 0.48 µm or less, and more preferably 0.47 µm or less , More preferably, it is 0.34 µm or less, and more preferably, it is 0.33 µm or less. Although the lower limit of the surface roughness (Rq) measured by the contact roughness meter on the surface treatment layer side is not particularly limited, it is typically 0.01 µm or more, for example, 0.02 µm or more. Further, from the viewpoint of further improving the adhesion between the surface-treated copper foil and the resin, the surface roughness (Rq) measured by a laser microscope on the surface-treated layer side is preferably 0.25 μm or more, preferably 0.26 μm or more, and 0.27 μm or more. It is preferable, it is preferably 0.28 µm or more, preferably 0.29 µm or more, and preferably 0.30 µm or more.

〔표면 처리 동박의 제조 방법〕(Method for producing surface-treated copper foil)

본 발명에 있어서, 동박(압연 동박 또는 전해 동박)의 한쪽 표면 혹은 양쪽 표면에는, 산세를 하지 않은 동박의 표면, 또는 산세 후의 동박의 표면에 울퉁불퉁한 모양의 전착을 실시하는 조화 처리가 되는 것이 바람직하다. 조화 처리에 의해서 수지(유전체)와의 밀착성(박리 강도)을 얻는다. 본 발명에 있어서는, 이 조화 처리는 예를 들면 Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상의 합금 도금, 또는 유기물에 의한 표면 처리 등으로 실시할 수 있다. 조화 전의 사전 처리로써 통상의 구리 도금 등을 하는 경우가 있고, 조화 후에는 표면 처리로써 내열성, 내약품성을 부여하기 위해서 상기 금속으로 피복 도금을 실시하는 경우도 있다. 또한, 조화 처리를 실시하지 않고 Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상의 합금 도금을 실시해도 좋다. 그 후, 표면 처리로써 내열성, 내약품성을 부여하기 위해서 상기 금속으로 피복 도금을 실시하는 경우도 있다. 조화 처리를 실시하는 경우에는, 수지와의 밀착 강도가 높아진다고 하는 이점이 있다. 또한, 조화 처리를 실시하지 않는 경우에는, 표면 처리 동박의 제조 공정이 간략화 되기 때문에 생산성이 향상하는 동시에, 비용을 절감할 수 있고, 또한 조도를 작게 할 수 있다는 이점이 있다. 이러한 동박 표면의 도금 처리의 액 조성, 전류 밀도, 쿨롱 양을 조정하여, 본 발명과 관련되는 표면 처리층에서의 Co, Ni의 합계 부착량을 제어하고, 표면 처리층에서 입자의 형상(3개 이상의 돌기를 가지는 입자의 형상)과 3개 이상의 돌기를 가지는 입자의 개수를 제어하여, 표면 조도(Rz JIS), 표면 조도(Rz), 최대 산 높이(Rp), 최대골 깊이(Rv), 평균 높이(Rc), 산술 평균 조도(Ra), 제곱 평균 제곱근 높이(Rq)를 추가로 제어할 수 있다.In the present invention, it is preferable that one surface or both surfaces of the copper foil (rolled copper foil or electrolytic copper foil) is subjected to a roughening treatment in which an uneven electrodeposition is applied to the surface of the copper foil without pickling or the surface of the copper foil after pickling. Do. Adhesion (peel strength) with resin (dielectric) is obtained by roughening treatment. In the present invention, this roughening treatment is any single substance selected from the group consisting of, for example, Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, and Ge. Or it can be performed by any one or more alloy plating, or surface treatment with an organic substance. In some cases, normal copper plating or the like may be performed as a pretreatment before roughening, and in some cases, coating may be performed with the above metal to provide heat resistance and chemical resistance as a surface treatment after roughening. In addition, any single substance selected from the group consisting of Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge or any one or more alloy plating without performing a roughening treatment You may do it. Thereafter, in order to provide heat resistance and chemical resistance as a surface treatment, coating may be performed with the metal. When performing the roughening treatment, there is an advantage that the adhesion strength with the resin is increased. Further, in the case where the roughening treatment is not performed, since the manufacturing process of the surface-treated copper foil is simplified, there is an advantage that productivity is improved, cost can be reduced, and the roughness can be reduced. By adjusting the liquid composition, current density, and coulomb amount of the plating treatment of the copper foil surface, the total adhesion amount of Co and Ni in the surface treatment layer according to the present invention is controlled, and the shape of the particles in the surface treatment layer (three or more By controlling the number of particles having protrusions) and the number of particles having three or more protrusions, surface roughness (Rz JIS), surface roughness (Rz), maximum mountain height (Rp), maximum bone depth (Rv), and average height (Rc), arithmetic mean roughness (Ra), and square root mean square height (Rq) can be further controlled.

본 발명의 표면 처리는, 동박의 표면에 대해서, 조화 처리로서 6단계 도금을 실시하고, 그 다음 크로메이트 처리를 실시하며, 추가로 실란 도포 처리(실란 커플링 처리)를 함으로써 실시할 수 있다. 또한, 상술한 조화 처리 후에, 크로메이트 처리 전에 내열층 및/또는 방청층을 마련하는 처리를 해도 좋다.The surface treatment of the present invention can be carried out by subjecting the surface of the copper foil to six-step plating as a roughening treatment, followed by chromating treatment, and further performing a silane coating treatment (silane coupling treatment). Moreover, you may perform the process of providing a heat-resistant layer and/or a rust-preventive layer after the said roughening process and before chromate processing.

상기 조화 처리(6단계 도금：하기 도금 처리 1~6을 이 순서로 실시한다)의 조건을 이하에 나타낸다.The conditions of the above roughening treatment (sixth plating: the following plating treatments 1 to 6 are performed in this order) are shown below.

(액 조성)(Liquid composition)

Cu：10~30 g/LCu: 10-30 g/L

W：0~50 ppmW: 0-50 ppm

도데실 황산나트륨：0~50 ppmSodium dodecyl sulfate: 0-50 ppm

황산：10~150 g/LSulfuric acid: 10-150 g/L

액온：15~60℃Liquid temperature: 15~60℃

(전류 밀도, 도금 시간 및 쿨롱 양)(Current density, plating time and amount of coulomb)

·도금 처리 1·Plating treatment 1

전류 밀도：50~120 A/d㎡, 도금 시간：1.0~2.0초, 쿨롱 양：70~120 As/d㎡Current density: 50 to 120 A/d㎡, plating time: 1.0 to 2.0 seconds, Coulomb amount: 70 to 120 As/d㎡

·도금 처리 2·Plating treatment 2

전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡Current density: 6 to 8 A/d㎡, plating time: 3.1 to 5.8 seconds, Coulomb amount: 19 to 35 As/d㎡

·도금 처리 3·Plating treatment 3

전류 밀도：50~120 A/d㎡, 도금 시간：1.0~2.0초, 쿨롱 양：70~120 As/d㎡Current density: 50 to 120 A/d㎡, plating time: 1.0 to 2.0 seconds, Coulomb amount: 70 to 120 As/d㎡

·도금 처리 4·Plating treatment 4

전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡Current density: 6 to 8 A/d㎡, plating time: 3.1 to 5.8 seconds, Coulomb amount: 19 to 35 As/d㎡

·도금 처리 5·Plating treatment 5

전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡Current density: 6 to 8 A/d㎡, plating time: 3.1 to 5.8 seconds, Coulomb amount: 19 to 35 As/d㎡

·도금 처리 6·Plating treatment 6

전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡Current density: 6 to 8 A/d㎡, plating time: 3.1 to 5.8 seconds, Coulomb amount: 19 to 35 As/d㎡

상기 크로메이트 처리에서 사용하는 처리액의 액 조성 및 처리 조건을 이하에 나타낸다.The liquid composition and treatment conditions of the treatment liquid used in the chromate treatment are shown below.

K2Cr2O7：1~10 g/LK 2 Cr 2 O 7 ：1~10 g/L

Zn：0~5 g/LZn: 0 to 5 g/L

pH：2~5pH: 2-5

액온：20~60℃Liquid temperature: 20~60℃

전류 밀도：0~3 A/d㎡Current density: 0~3 A/d㎡

도금 시간：0~3초Plating time: 0-3 seconds

상기 실란 도포 처리는 공지의 실란을 0.1~10vol%의 농도로 함유하는 처리액을 이용하여 실시할 수 있다. 상기 실란 도포 처리는, 디아미노실란：0.1~10vol%의 처리액을 이용하여 샤워 도포에 의해 실시하는 것이 바람직하다. 디아미노실란에는 공지의 디아민실란을 이용할 수 있다.The silane coating treatment can be carried out using a treatment liquid containing a known silane at a concentration of 0.1 to 10 vol%. The silane coating treatment is preferably performed by shower coating using a diaminosilane: 0.1 to 10 vol% treatment liquid. As the diaminosilane, a known diaminesilane can be used.

〔전송 손실〕〔Transmission loss〕

전송 손실이 작은 경우, 고주파로 신호를 전송할 때의 신호 감쇠가 억제되기 때문에, 고주파로 신호를 전송하는 회로에서, 안정된 신호를 전송할 수 있다. 그 때문에, 전송 손실의 값이 작은 것이, 고주파로 신호를 전송하는 회로 용도(예를 들면, 신호의 주파수가 1GHz 이상의 고주파 회로 기판)에 이용하는 것에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판하는 액정 폴리머 수지((주)쿠라레제 Vecstar CTZ－50㎛)와 맞붙인 후, 에칭으로 특성 임피던스가 50Ω이 되도록 마이크로 스트립 선로를 형성하고, HP사제의 네트워크 분석기 HP8720C를 이용하여 투과 계수를 측정하며, 주파수 20GHz 및 주파수 40GHz에서의 전송 손실을 요구한 경우, 주파수 20GHz에 있어서의 전송 손실이 5.0dB/10㎝ 미만이 바람직하고, 4.1dB/10㎝ 미만이 보다 바람직하며, 3.7dB/10㎝ 미만이 더욱 바람직하다.When the transmission loss is small, since signal attenuation when transmitting a signal at a high frequency is suppressed, a stable signal can be transmitted in a circuit transmitting a signal at a high frequency. Therefore, a small transmission loss value is preferable because it is suitable for use in circuit applications (for example, high-frequency circuit boards having a signal frequency of 1 GHz or higher) for transmitting signals at high frequencies. After bonding with a surface-treated copper foil commercially available liquid crystal polymer resin (Vecstar CTZ-50㎛ made by Kurare Co., Ltd.), a microstrip line is formed so that the characteristic impedance is 50 Ω by etching, and the network analyzer HP8720C manufactured by HP is used. When the transmission coefficient is measured and transmission loss at a frequency of 20 GHz and a frequency of 40 GHz is requested, a transmission loss at a frequency of 20 GHz is preferably less than 5.0 dB/10 cm, more preferably less than 4.1 dB/10 cm, 3.7 Less than dB/10 cm is more preferred.

〔내열성〕　(Heat resistance)

내열성이 높은 경우, 고온의 환경하에서도 표면 처리 동박과 수지의 밀착성이 잘 열화 되지 않기 때문에, 고온 환경하에서도 사용할 수 있어서 바람직하다.When the heat resistance is high, the adhesion between the surface-treated copper foil and the resin is not easily deteriorated even under a high temperature environment, and therefore it is preferable because it can be used even under a high temperature environment.

본 발명에서는 내열성을 박리 강도 유지율로 평가한다. 표면 처리 동박의 표면 처리된 측의 표면을 수지 기재(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체) 필름, 주식회사 쿠라레제 Vecstar(등록상표)　CTZ－50㎛))에 적층한 후와, 150℃에서 72시간(3일간), 168시간(7일간) 및/또는 240시간(10일간) 가열 후, IPC－TM－650에 준거하여 인장 시험기 오토 그래프 100으로 상태 박리 강도와, 150℃에서, 72시간(3일간), 168시간(7일간) 및/또는 240시간(10일간) 가열 후 박리 강도를 측정한다.In the present invention, the heat resistance is evaluated by the peel strength retention rate. Surface treatment The surface of the surface-treated side of the copper foil is a resin substrate (LCP: liquid crystal polymer resin (copolymer of hydroxybenzoic acid (ester) and hydroxynaphthoic acid (ester)) film, Kurarese Vecstar (registered trademark) @ CTZ -50 µm)), and after heating at 150°C for 72 hours (3 days), 168 hours (7 days) and/or 240 hours (10 days), the tensile tester auto conforms to IPC-TM-650 In the graph 100, the state peel strength and the peel strength after heating at 150° C. for 72 hours (3 days), 168 hours (7 days), and/or 240 hours (10 days) are measured.

그리고 다음 식으로 나타나는 박리 강도 유지율을 산출한다.And the peel strength retention rate represented by the following formula is calculated.

박리 강도 유지율(%)=150℃에서, 72시간(3일간), 168시간(7일간) 또는 240시간(10일간) 가열 후의 박리 강도(kg/㎝)/상태 박리 강도(kg/㎝)×100Peel strength retention rate (%) = 150° C., peeling strength after heating for 72 hours (3 days), 168 hours (7 days), or 240 hours (10 days)/state peel strength (kg/cm)× 100

상기 150℃, 168시간(7일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.The peel strength after heating at 150° C. for 168 hours (7 days) is preferably 50% or more, more preferably 60% or more, more preferably 70% or more, still more preferably 75% or more, and 80% or more It is more preferable that it is 85% or more.

상기 150℃, 72시간(3일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.The peel strength after heating at 150° C. for 72 hours (3 days) is preferably 50% or more, more preferably 60% or more, more preferably 70% or more, still more preferably 75% or more, and 80% or more It is more preferable that it is 85% or more.

상기 150℃, 240시간(10일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.The peel strength after heating at 150° C. for 240 hours (10 days) is preferably 50% or more, more preferably 60% or more, more preferably 70% or more, even more preferably 75% or more, and 80% or more It is more preferable that it is 85% or more.

〔캐리어 부착 동박〕〔Copper foil with carrier〕

본 발명의 다른 실시형태인 캐리어 부착 동박은, 캐리어와, 캐리어상에 적층된 중간층과, 중간층상에 적층된 극박 구리층을 구비한다. 그리고 상기 극박 구리층이 상술한 본 발명의 하나의 실시형태인 표면 처리 동박이다. 또한, 캐리어 부착 동박은 캐리어, 중간층 및 극박 구리층을 이 순서대로 갖추어도 좋다. 캐리어 부착 동박은 캐리어측의 표면 및 극박 구리층측 표면의 어느 한쪽 또는 양쪽에 조화 처리층 등의 표면 처리층을 가져도 좋다.A copper foil with a carrier which is another embodiment of the present invention includes a carrier, an intermediate layer laminated on the carrier, and an ultra-thin copper layer laminated on the intermediate layer. And the said ultra-thin copper layer is the surface-treated copper foil which is one Embodiment of this invention mentioned above. Moreover, the copper foil with a carrier may be equipped with a carrier, an intermediate layer, and an ultra-thin copper layer in this order. The copper foil with a carrier may have a surface treatment layer such as a roughened treatment layer on either or both of the surface on the carrier side and the surface on the ultrathin copper layer side.

캐리어 부착 동박의 캐리어측 표면에 조화 처리층을 마련한 경우, 캐리어 부착 동박을 상기 캐리어측의 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판 등의 지지체가 잘 박리되지 않는다는 이점을 가진다.When the roughening treatment layer is provided on the carrier side surface of the copper foil with a carrier, when the copper foil with a carrier is laminated to a support such as a resin substrate from the surface side of the carrier side, the carrier and the support such as a resin substrate are not easily peeled off. Have

〔캐리어〕〔carrier〕

본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름 또는 무기물의 판이고, 예를 들면, 동박, 구리합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름(예를 들면, 폴리이미드 필름, 액정 폴리머(LCP) 필름, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리아미드 필름, 폴리에스테르 필름, 불소 수지 필름 등), 세라믹판, 유리판의 형태로 제공된다.The carrier that can be used in the present invention is typically a metal foil or a resin film or a plate of an inorganic material, for example, copper foil, copper alloy foil, nickel foil, nickel alloy foil, iron foil, iron alloy foil, stainless steel foil, aluminum foil, Aluminum alloy foil, insulating resin film (for example, polyimide film, liquid crystal polymer (LCP) film, polyethylene terephthalate (PET) film, polyamide film, polyester film, fluororesin film, etc.), ceramic plate, glass plate It is provided in the form.

본 발명에 이용할 수 있는 캐리어로서는 동박을 사용하는 것이 바람직하다. 동박은 전기 전도도가 높기 때문에, 그 후의 중간층, 극박 구리층의 형성이 쉬워지기 때문이다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼상에 구리를 전해 석출해서 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치동이나 무산소동이라고 하는 고순도 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다.It is preferable to use copper foil as a carrier which can be used for this invention. This is because copper foil has high electrical conductivity, so that it is easy to form an intermediate layer and an ultra-thin copper layer thereafter. The carrier is typically provided in the form of rolled copper foil or electrolytic copper foil. Generally, electrolytic copper foil is produced by electrolytically depositing copper on a drum of titanium or stainless steel from a copper sulfate plating bath, and rolled copper foil is produced by repeating plastic working and heat treatment by a rolling roll. As the material of the copper foil, in addition to high-purity copper such as tough pitch copper or oxygen-free copper, for example, copper alloy to which Sn-containing copper, Ag-containing copper, Cr, Zr or Mg is added, and Colson-based copper to which Ni and Si are added Copper alloys such as alloys can also be used.

본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특히 제한은 없지만, 캐리어로서의 역할을 하는데 있어서 적합한 두께로 적절히 조절하면 좋고, 예를 들면 12㎛ 이상으로 할 수 있다. 다만, 너무 두꺼우면 생산 비용이 높아지므로, 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12~70㎛이며, 보다 전형적으로는 18~35㎛이다.The thickness of the carrier that can be used in the present invention is not particularly limited, but it may be appropriately adjusted to a suitable thickness in order to serve as a carrier, for example, 12 µm or more. However, if the thickness is too high, the production cost increases, so it is generally preferable to be 35 µm or less. Therefore, the thickness of the carrier is typically 12 to 70 μm, more typically 18 to 35 μm.

〔중간층〕〔Medium layer〕

캐리어 위에는 중간층을 마련한다. 캐리어와 중간층 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리되는 것과 같은 구성이면 특히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.An intermediate layer is provided on the carrier. Another layer may be provided between the carrier and the intermediate layer. The intermediate layer used in the present invention has a configuration in which the copper foil with a carrier is such that the ultra-thin copper layer is not easily peeled from the carrier before the lamination process to the insulating substrate, while the ultra-thin copper layer is peeled from the carrier after the lamination process to the insulating substrate. It is not particularly limited. For example, the intermediate layer of the copper foil with a carrier of the present invention consists of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, their alloys, their hydrates, their oxides, and organic substances You may contain 1 type(s) or 2 or more types selected from a group. Further, the intermediate layer may be a plurality of layers.

또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 쿠으로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.Further, for example, the intermediate layer is a single metal layer composed of one element selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, and Cu from the carrier side, or Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn to form an alloy layer consisting of one or two or more elements selected from the group of elements, Cr, Ni, Co, Fe, It can be formed by forming a layer consisting of a hydrate or oxide of one or more elements selected from the group of elements consisting of Mo, Ti, W, P, Cu, Al, and Zn.

또한, 중간층은 상기 유기물로서 공지의 유기물을 이용할 수 있고, 또한 질소 함유 유기 화합물, 유황 함유 유기 화합물 및 카르본산의 어느 1종 이상을 이용하는 것이 바람직하다. 예를 들면, 구체적인 질소 함유 유기 화합물로는, 치환기를 가지는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'－비스(벤조트리아졸릴메틸)우레아, 1H－1,2,4－트리아졸 및 3－아미노-1H－1,2,4－트리아졸 등을 이용하는 것이 바람직하다.In addition, a known organic material can be used as the organic material for the intermediate layer, and it is preferable to use any one or more of nitrogen-containing organic compounds, sulfur-containing organic compounds, and carboxylic acids. For example, specific nitrogen-containing organic compounds include 1,2,3-benzotriazole, carboxybenzotriazole, N',N'-bis(benzotriazolylmethyl)urea, 1H, which are triazole compounds having substituents. It is preferable to use -1,2,4-triazole and 3-amino-1H-1,2,4-triazole and the like.

유황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2－메르캅토벤조티아졸나트륨, 티오시아누르산 및 2－벤즈이미다졸티올 등을 이용하는 것이 바람직하다.As the sulfur-containing organic compound, it is preferable to use mercaptobenzothiazole, sodium 2-mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazole thiol, and the like.

카르본산으로는, 특히 모노카르본산을 이용하는 것이 바람직하고, 그 중에서 올레인산, 리놀산 및 리놀레인산 등을 이용하는 것이 바람직하다.As the carboxylic acid, it is particularly preferable to use monocarboxylic acid, and among them, it is preferable to use oleic acid, linoleic acid and linoleic acid.

또한, 예를 들면, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때, 극박 구리층과 크롬의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산해 나가는 것을 방지하는 장벽 효과가 기대된다. 중간층에서의 니켈 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이며, 중간층에서의 크롬 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다. 중간층을 한쪽 면에만 마련하는 경우, 캐리어의 반대면에는 Ni도금층 등의 방청층을 마련하는 것이 바람직하다.Further, for example, the intermediate layer may be formed by laminating nickel, nickel-phosphorus alloy or nickel-cobalt alloy and chromium in this order on a carrier. Since the adhesion between nickel and copper is higher than that between chromium and copper, when the ultra-thin copper layer is peeled, it is peeled at the interface between the ultra-thin copper layer and chromium. In addition, a barrier effect of preventing the copper component from diffusing from the carrier to the ultra-thin copper layer is expected for the nickel of the intermediate layer. The amount of nickel attached in the intermediate layer is preferably 100 μg/dm2 or more and 40000 μg/dm2 or less, more preferably 100 μg/dm2 or more and 4000 μg/dm2 or less, more preferably 100 μg/dm2 or more, 2500 It is preferably µg/dm 2 or less, more preferably 100 µg/dm2 or more and less than 1000 µg/dm2, and the amount of chromium adhesion in the intermediate layer is 5 µg/dm2 or more and 100 µg/dm2 or less. When the intermediate layer is provided on only one side, it is preferable to provide an antirust layer such as a Ni plating layer on the opposite side of the carrier.

중간층의 두께가 너무 커지면, 중간층의 두께가 표면 처리한 후의 극박 구리층의 조화 처리 표면의 광택도 및 조화 입자의 크기와 개수에 영향을 미치는 경우가 있기 때문에, 극박 구리층의 조화 처리 표면의 중간층의 두께는 1~1000㎚인 것이 바람직하고, 1~500㎚인 것이 바람직하며, 2~200㎚인 것이 바람직하고, 2~100㎚인 것이 바람직하며, 3~60㎚인 것이 보다 바람직하다. 또한, 캐리어의 양측에 중간층을 마련해도 좋다.If the thickness of the intermediate layer is too large, the intermediate layer of the roughened surface of the ultrathin copper layer may be affected because the thickness of the intermediate layer may affect the glossiness of the roughened surface of the ultrathin copper layer after surface treatment and the size and number of roughened particles. The thickness of is preferably 1 to 1000 nm, preferably 1 to 500 nm, preferably 2 to 200 nm, preferably 2 to 100 nm, and more preferably 3 to 60 nm. Further, intermediate layers may be provided on both sides of the carrier.

〔극박 구리층〕(Ultra-thin copper layer)

중간층 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층의 사이에는 다른 층을 마련해도 좋다. 또한, 캐리어의 양측에 극박 구리층을 마련해도 좋다. 상기 캐리어를 가지는 극박 구리층은, 본 발명의 하나의 실시형태인 표면 처리 동박이다. 극박 구리층의 두께는 특히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로는 0.5~12㎛이고, 보다 전형적으로는 1.5~5㎛이다. 또한, 중간층 위에 극박 구리층을 마련하기 전에, 극박 구리층의 핀 홀을 저감 시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 좋다. 스트라이크 도금에는 피로인산 구리 도금액 등을 들 수 있다.An ultra-thin copper layer is provided on the intermediate layer. Another layer may be provided between the intermediate layer and the ultra-thin copper layer. Moreover, you may provide ultra-thin copper layers on both sides of a carrier. The ultra-thin copper layer having the carrier is a surface-treated copper foil that is one embodiment of the present invention. Although the thickness of the ultra-thin copper layer is not particularly limited, it is generally thinner than the carrier, and is, for example, 12 µm or less. It is typically 0.5 to 12 μm, and more typically 1.5 to 5 μm. In addition, before providing the ultra-thin copper layer on the intermediate layer, strike plating with a copper-phosphorus alloy may be performed in order to reduce pinholes in the ultra-thin copper layer. Examples of strike plating include copper pyrophosphate plating solutions.

또한, 본원의 극박 구리층은 하기 조건으로 형성한다.Moreover, the ultra-thin copper layer of this application is formed on condition of the following.

·전해액 조성·Electrolytic solution composition

구리：80~120 g/LCopper: 80-120 g/L

황산：80~120 g/LSulfuric acid: 80-120 g/L

염소：30~100 ppmChlorine: 30 to 100 ppm

레벨링제 1(비스(3술포프로필)디술피드)：10~30 ppmLeveling agent 1 (bis(3 sulfopropyl) disulfide): 10 to 30 ppm

레벨링제 2(아민 화합물)：10~30 ppmLeveling agent 2 (amine compound): 10-30 ppm

상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수 있다.The amine compound of the following formula can be used for the said amine compound.

Figure 112018031711130-pat00001
Figure 112018031711130-pat00001

(상기 화학식 중, R1 및 R2는 히드록시 알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다. )(In the above formula, R 1 and R 2 are selected from the group consisting of hydroxy alkyl group, ether group, aryl group, aromatic substituted alkyl group, unsaturated hydrocarbon group, and alkyl group.)

·제조 조건·Manufacturing conditions

전류 밀도：70~100 A/d㎡Current density: 70~100 A/d㎡

전해액 온도：50~65℃Electrolyte temperature: 50~65℃

전해액 선속：1.5~5 m/secElectrolyte flux: 1.5-5 m/sec

전해 시간：0.5~10분간(석출시키는 구리 두께, 전류 밀도에 의해 조정)Electrolysis time: 0.5-10 minutes (adjusted by copper thickness to precipitate, current density)

〔표면 처리층상의 수지층〕(Resin layer on surface treatment layer)

본 발명의 표면 처리 동박의 표면 처리층상에 수지층을 구비해도 좋다. 상기 수지층은 절연 수지층이어도 좋다. 상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 겹쳐서 보관할 수 있으며, 가열 처리 되면 경화 반응이 일어나는 상태를 포함한다.The resin layer may be provided on the surface treatment layer of the surface-treated copper foil of the present invention. The resin layer may be an insulating resin layer. The resin layer may be an adhesive or an insulating resin layer in a semi-cured state (B stage state) for adhesion. The semi-cured state (the B stage state) does not have a feeling of adhesion even when a finger touches the surface, and the insulating resin layer can be superimposed and stored, and includes a state in which a curing reaction occurs when heated.

상기 수지층은 접착용 수지, 즉 접착제여도 좋고, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 겹쳐서 보관할 수 있으며, 가열 처리 되면 경화 반응이 일어나는 상태를 포함한다. The resin layer may be a resin for adhesion, that is, an adhesive, or an insulating resin layer in a semi-cured state (B stage state) for adhesion. The semi-cured state (the B stage state) does not have a feeling of adhesion even when a finger touches the surface, and the insulating resin layer can be superimposed and stored, and includes a state in which a curing reaction occurs when heated.

또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 공지의 수지층의 형성 방법, 형성 장치를 이용해서 형성해도 좋다.Further, the resin layer may include a thermosetting resin or a thermoplastic resin. Moreover, the said resin layer may contain a thermoplastic resin. The resin layer may include a known resin, a resin curing agent, a compound, a curing accelerator, a dielectric, a reaction catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton material, and the like. Moreover, the said resin layer may be formed using a well-known resin layer formation method and a formation apparatus.

또한, 상기 수지층은 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰(폴리 에테르 설폰이라고도 한다), 폴리에테르술폰(폴리 에테르 설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리 아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥사이드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥사이드 수지, 시아네이트 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2－비스(4－시아네이트페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2－비스(4－글리시딜페닐)프로판, 폴리페닐렌 에테르 시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 적합한 것으로 들 수 있다.In addition, the type of the resin layer is not particularly limited, for example, epoxy resin, polyimide resin, polyfunctional cyanate ester compound, maleimide compound, polymaleimide compound, maleimide resin, aromatic maleimide Resin, polyvinyl acetal resin, urethane resin, polyethersulfone (also called polyether sulfone), polyethersulfone (also called polyether sulfone) resin, aromatic polyamide resin, aromatic polyamide resin polymer, rubbery resin, polyamine, Aromatic polyamine, polyamideimide resin, rubber-modified epoxy resin, phenoxy resin, carboxyl group-modified acrylonitrile-butadiene resin, polyphenylene oxide, bismaleimide triazine resin, thermosetting polyphenylene oxide resin, and cyanate ester resin , Anhydride of carboxylic acid, polyhydric carboxylic acid anhydride, linear polymer having a crosslinkable functional group, polyphenylene ether resin, 2,2-bis(4-cyanatephenyl)propane, phosphorus-containing phenolic compound, manganese naphthenate, 2 ,2-bis(4-glycidylphenyl)propane, polyphenylene ether cyanate-based resin, siloxane-modified polyamideimide resin, cyanoester resin, phosphazene-based resin, rubber-modified polyamideimide resin, isoprene, hydrogen Suitable resins comprising at least one selected from the group of polybutadiene, polyvinyl butyral, phenoxy, polymeric epoxy, aromatic polyamide, fluorine resin, bisphenol, block copolymerized polyimide resin and cyanoester resin Can.

또한, 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 가지는 것으로서, 전기·전자재료 용도에 이용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용하여 에폭시화 한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N－디글리시딜 아닐린 등의 글리시딜 아민 화합물, 테트라 히드로 프탈산 디글리시딜 에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스 히드록시 페닐 메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있거나, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.Moreover, the said epoxy resin has two or more epoxy groups in a molecule|numerator, and if it can be used for an electrical/electronic material use, it can be used without particular problem. In addition, the epoxy resin is preferably an epoxy resin epoxidized using a compound having two or more glycidyl groups in the molecule. In addition, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AD type epoxy resin, novolac type epoxy resin, cresol novolac type epoxy resin, alicyclic epoxy resin, brominated (cancelled) epoxy Resin, phenol novolac type epoxy resin, naphthalene type epoxy resin, brominated bisphenol A type epoxy resin, ortho cresol novolac type epoxy resin, rubber-modified bisphenol A type epoxy resin, glycidyl amine type epoxy resin, triglycidyl isocy Glycidyl amine compounds such as anurate, N,N-diglycidyl aniline, and glycidyl ester compounds such as tetrahydrophthalic acid diglycidyl ester, phosphorus-containing epoxy resins, biphenyl type epoxy resins, and biphenyl no It can be used by mixing one or two or more selected from the group of a convex type epoxy resin, a tris hydroxy phenyl methane type epoxy resin, and a tetraphenyl ethane type epoxy resin, or a hydrogenated or halogenated product of the epoxy resin can be used. Can.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는, 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10－디히드로-9－옥사-10－포스파페난트렌-10－옥사이드로부터 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.As the phosphorus-containing epoxy resin, an epoxy resin containing a known phosphorus can be used. The phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in its molecule. desirable.

상술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들면, 메틸 에틸 케톤(MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N－메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌 글리콜 모노메틸 에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N－메틸-2－피롤리돈, N,N－디메틸아세트아미드, N,N－디메틸포름아미드 등의 용제에 용해해서 수지액(수지 니스)으로 하고, 이것을 상기 표면 처리 동박의 조화 처리 표면 위에, 예를 들면 롤 코터법 등으로 도포하며, 그 다음에 필요에 따라서 가열 건조하여 용제를 제거하고 B 스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조 화로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃이면 좋다. 상기 수지층의 조성물을 용제를 이용해서 용해하고, 수지 고형분 3wt%~70wt%, 바람직하게는 3wt%~60wt%, 바람직하게는 10wt%~40wt%, 보다 바람직하게는 25wt%~40wt%의 수지액으로 해도 좋다. 또한, 메틸 에틸 케톤과 시클로펜타논의 혼합 용제를 이용해서 용해하는 것이 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 끓는점이 50℃~200℃ 범위인 용제를 이용하는 것이 바람직하다.Resins and/or resin compositions and/or compounds contained in the above-mentioned resin layer are, for example, methyl ethyl ketone (MEK), cyclopentanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, toluene, Methanol, ethanol, propylene glycol monomethyl ether, dimethylformamide, dimethylacetamide, cyclohexanone, ethyl cellosolve, N-methyl-2-pyrrolidone, N,N-dimethylacetamide, N,N-dimethyl It is dissolved in a solvent such as formamide to form a resin solution (resin varnish), which is applied onto the roughened surface of the surface-treated copper foil by, for example, a roll coater method, and then, if necessary, dried by heating. Remove and set to B stage. For drying, for example, a hot air drying furnace may be used, and the drying temperature may be 100 to 250°C, preferably 130 to 200°C. Dissolve the composition of the resin layer using a solvent, resin solid content 3wt% ~ 70wt%, preferably 3wt% ~ 60wt%, preferably 10wt% ~ 40wt%, more preferably 25wt% ~ 40wt% resin You may use it as a liquid. In addition, dissolution using a mixed solvent of methyl ethyl ketone and cyclopentanone is most preferable at this stage from an environmental standpoint. In addition, it is preferable to use a solvent having a boiling point in the range of 50°C to 200°C.

또한, 상기 수지층은 MIL 규격에서의 MIL－P－13949G에 준거하여 측정했을 때의 수지 흐름이 5%~35%의 범위에 있는 반경화 수지막인 것이 바람직하다.Further, the resin layer is preferably a semi-cured resin film having a resin flow in the range of 5% to 35% when measured in accordance with MIL-P-13949G in the MIL standard.

본건 명세서에 있어서, 수지 흐름이란, MIL 규격에서의 MIL－P－13949G에 준거하여 수지 두께를 55㎛로 한 수지 부착 표면 처리 동박으로부터 10㎝ 사각의 시료를 4장 샘플링 하고, 이 4장의 시료를 중첩시킨 상태(적층체)에서 프레스 온도 171℃, 프레스압 14 kgf/c㎡, 프레스 시간 10분의 조건으로 맞붙여서, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1에 근거하여 산출한 값이다.In the present specification, the resin flow is based on MIL-P-13949G in the MIL standard, and samples of 10 cm squares are sampled from a surface-treated copper foil with resin having a resin thickness of 55 µm, and the samples of these 4 sheets are sampled. From the results of measuring the resin outflow weight at the time of superimposition under the superposed condition (laminate) under the conditions of a press temperature of 171°C, a press pressure of 14 kgf/cm2, and a press time of 10 minutes, it was calculated based on Equation (1). Is the value.

[수학식 1][Equation 1]

Figure 112018031711130-pat00002
Figure 112018031711130-pat00002

상기 수지층을 구비한 표면 처리 동박(수지 부착 표면 처리 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열 압착하여 상기 수지층을 열경화 하도록 하고, 그 다음 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는 캐리어를 박리하여 극박 구리층을 표출시키고(당연히 표출하는 것은 상기 극박 구리층의 중간층측 표면이다), 표면 처리 동박의 조화 처리되어 있는 측과는 반대측 표면으로부터 소정의 배선 패턴을 형성하는 모양으로 사용된다.The surface-treated copper foil provided with the resin layer (surface-treated copper foil with resin) is superposed on the substrate after the resin layer is superposed to heat-cure the resin layer, and then the surface-treated copper foil is a copper foil with a carrier. In the case of the ultra-thin copper layer, the carrier is peeled off to expose the ultra-thin copper layer (of course, the surface is the intermediate layer-side surface of the ultra-thin copper layer), and predetermined wiring is provided from the surface opposite to the roughened side of the surface-treated copper foil. It is used as a shape to form a pattern.

이 수지 부착 표면 처리 동박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있을 것 같은 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 동장 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더 코트해서 표면의 평활성을 더욱 개선할 수도 있다.When the surface-treated copper foil with a resin is used, the number of prepreg materials used in manufacturing a multilayer printed wiring board can be reduced. Moreover, the copper-clad laminate can be produced even if the thickness of the resin layer is such that it is possible to secure interlayer insulation or no prepreg material is used. In addition, at this time, it is also possible to undercoat an insulating resin on the surface of the substrate to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략하게 되므로 경제적으로 유리하게 되며, 또한 프리프레그재의 두께만큼 제조되는 다층 프린트 배선 기판의 두께가 얇아져서, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.In addition, when the prepreg material is not used, the material cost of the prepreg material is saved, and the lamination process is also simplified, which is economically advantageous, and the multilayer printed wiring board manufactured by the thickness of the prepreg material is thin. As a result, there is an advantage that an ultra-thin multilayer printed wiring board with a thickness of one layer of 100 µm or less can be produced.

이 수지층의 두께는 0.1~120㎛인 것이 바람직하다.The thickness of the resin layer is preferably 0.1 to 120 μm.

수지층의 두께가 0.1㎛보다 얇아지면 접착력이 저하하고, 프리프레그재를 개재시키지 않고도 이 수지 부착 표면 처리 동박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하기 어렵게 되는 경우가 있다. 한편, 수지층의 두께를 120㎛보다 두껍게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하는 것이 곤란해져서, 여분의 재료비와 공정수가 걸리기 때문에 경제적으로 불리하게 되는 경우가 있다.When the thickness of the resin layer becomes thinner than 0.1 µm, the adhesive force decreases, and when the surface-treated copper foil with this resin is laminated on a substrate having an inner layer material without interposing a prepreg material, interlayer insulation between circuits of the inner layer material is secured. It may become difficult to do. On the other hand, when the thickness of the resin layer is made thicker than 120 µm, it is difficult to form a resin layer having a target thickness in a single coating process, and it may be economically disadvantageous because an extra material cost and process number are required.

또한, 수지층을 가지는 표면 처리 동박이 극박의 다층 프린트 배선판을 제조하는 데에 이용되는 경우에는, 상기 수지층의 두께를 0.1㎛~5㎛, 보다 바람직하게는 0.5㎛~5㎛, 보다 바람직하게는 1㎛~5㎛로 하는 것이 다층 프린트 배선판의 두께를 작게 하기 때문에 바람직하다.In addition, when the surface-treated copper foil having a resin layer is used for manufacturing an ultra-thin multilayer printed wiring board, the thickness of the resin layer is 0.1 µm to 5 µm, more preferably 0.5 µm to 5 µm, and more preferably Is preferably 1 µm to 5 µm because the thickness of the multilayer printed wiring board is reduced.

또한, 수지층이 유전체를 포함한 경우에는, 수지층의 두께는 0.1~50㎛인 것이 바람직하고, 0.5㎛~25㎛인 것이 바람직하며, 1.0㎛~15㎛인 것이 보다 바람직하다.Further, when the resin layer contains a dielectric, the thickness of the resin layer is preferably 0.1 to 50 μm, preferably 0.5 μm to 25 μm, and more preferably 1.0 μm to 15 μm.

또한, 상기 경화 수지층, 반경화 수지층의 총 수지층 두께는 0.1㎛~120㎛인 것이 바람직하고, 5㎛~120㎛인 것이 바람직하며, 10㎛~120㎛인 것이 바람직하고, 10㎛~60㎛인 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2㎛~30㎛인 것이 바람직하고, 3㎛~30㎛인 것이 바람직하며, 5~20㎛인 것이 보다 바람직하다. 또한, 반경화 수지층의 두께는 3㎛~55㎛인 것이 바람직하고, 7㎛~55㎛인 것이 바람직하며, 15~115㎛인 것이 보다 바람직하다. 총 수지층 두께가 120㎛를 넘으면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지지만, 내층 회로간의 절연층인 수지층이 너무 얇아져서 내층 회로간의 절연성을 불안정하게 만드는 경향이 생기는 경우가 있기 때문이다. 또한, 경화 수지층 두께가 2㎛ 미만이면, 표면 처리 동박의 조화 처리 표면의 표면 조도를 고려할 필요가 생기는 경우가 있다. 반대로 경화 수지층 두께가 20㎛를 넘으면, 경화가 완료된 수지층에 의한 효과는 특히 향상되지 않게 되는 경우가 있고, 총 절연층 두께는 두꺼워진다.In addition, the total resin layer thickness of the cured resin layer and the semi-cured resin layer is preferably 0.1 μm to 120 μm, preferably 5 μm to 120 μm, preferably 10 μm to 120 μm, and 10 μm to It is more preferably 60 µm. The thickness of the cured resin layer is preferably 2 μm to 30 μm, preferably 3 μm to 30 μm, and more preferably 5 to 20 μm. In addition, the thickness of the semi-cured resin layer is preferably 3 μm to 55 μm, preferably 7 μm to 55 μm, and more preferably 15 to 115 μm. When the total resin layer thickness exceeds 120 µm, it may be difficult to manufacture a multilayer printed wiring board with a thin thickness, and when it is less than 5 µm, it is easy to form a multilayer printed wiring board with a thin thickness, but the resin layer as an insulating layer between inner circuits This is because there may be a tendency to make the insulation between the inner layer circuits unstable because it becomes too thin. In addition, when the thickness of the cured resin layer is less than 2 µm, it may be necessary to consider the surface roughness of the roughened surface of the surface-treated copper foil. Conversely, when the thickness of the cured resin layer exceeds 20 µm, the effect of the cured resin layer may not be particularly improved, and the total insulating layer thickness becomes thicker.

또한, 상기 수지층의 두께를 0.1㎛~5㎛로 하는 경우에는, 수지층과 표면 처리 동박의 밀착성을 향상시키기 위해서, 표면 처리 동박의 조화 처리된 표면에 내열층 및/또는 방청층 및/또는 내후성층을 마련한 후에, 상기 내열층 또는 방청층 또는 내후성층 위에 수지층을 형성하는 것이 바람직하다.In addition, when the thickness of the resin layer is 0.1 μm to 5 μm, in order to improve the adhesion between the resin layer and the surface-treated copper foil, a heat-resistant layer and/or a rust-preventing layer and/or a roughened surface of the surface-treated copper foil After providing the weather-resistant layer, it is preferable to form a resin layer on the heat-resistant layer or the anti-rust layer or the weather-resistant layer.

또한, 상술한 수지층의 두께는, 임의의 10점에서 단면 관찰로 측정한 두께의 평균값을 말한다.In addition, the thickness of the above-mentioned resin layer means the average value of the thickness measured by cross section observation at arbitrary 10 points.

게다가, 이 수지 부착 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우의 또한 다른 제품 형태로는, 상기 극박 구리층(표면 처리 동박)의 조화 처리 표면 위에 수지층을 마련하고, 수지층을 반경화 상태로 한 후, 그 다음 캐리어를 박리 하여 캐리어가 존재하지 않는 수지 부착 극박 구리층(표면 처리 동박)의 형태로 제조하는 것도 가능하다.Moreover, as another product form in the case where the surface-treated copper foil with a resin is an ultra-thin copper layer of a copper foil with a carrier, a resin layer is provided on the roughened surface of the ultra-thin copper layer (surface-treated copper foil), and the resin layer is radiused. It is also possible to manufacture in the form of an ultrathin copper layer with a resin (surface-treated copper foil) in which no carrier is present by peeling off the carrier after being brought into an activated state.

이하, 본 발명과 관련되는 캐리어 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.Hereinafter, some examples of the manufacturing process of the printed wiring board using the copper foil with a carrier which concerns on this invention are shown.

본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법 중 어느 하나의 방법에 따라서 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 포함하는 것으로 하는 것도 가능하다.In one embodiment of the method for manufacturing a printed wiring board according to the present invention, a process of preparing a copper foil with a carrier and an insulating substrate according to the present invention, a process of laminating the copper foil with a carrier and an insulating substrate, and insulating the copper foil with a carrier After laminating the substrate so that the ultra-thin copper layer side faces the insulating substrate, a copper-clad laminate is formed through a process of stripping the carrier of the copper foil with a carrier, and thereafter, a semi-additive method, a modified semi-additive method, and a partial additive. And forming a circuit according to any one of the method and the subtractive method. The insulating substrate may also include an inner layer circuit.

본 발명에서 세미애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 전기 도금 및 에칭을 이용해서 도체 패턴을 형성하는 방법을 나타낸다.In the present invention, the semi-additive method refers to a method of forming a pattern by performing a thin electroless plating on an insulating substrate or a copper foil seed layer, and then forming a conductor pattern using electroplating and etching.

따라서, 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using a semi-additive method, a process of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,A process of removing all of the exposed ultra-thin copper layer by peeling the carrier by a method such as etching or plasma using a corrosion solution such as acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing through-holes and/or blind vias in the exposed resin by removing the ultra-thin copper layer by etching,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A process of desmearing the area including the through hole or/and blind via,

상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,Process for providing an electroless plating layer for the region containing the resin and the through hole or / and blind via,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,Process for providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing the plating resist, and thereafter, removing the plating resist in the region where the circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,The process of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정A process of removing the electroless plating layer in an area other than the area where the circuit is formed by flash etching or the like

을 포함한다.It includes.

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using a semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,A process of removing all of the exposed ultra-thin copper layer by peeling the carrier by a method such as etching or plasma using a corrosion solution such as acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer on the surface of the resin exposed by removing the ultra-thin copper layer by etching,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,Process for providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing the plating resist, and thereafter, removing the plating resist in the region where the circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,The process of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정A process of removing the electroless plating layer and the ultra-thin copper layer in an area other than the area where the circuit is formed by flash etching or the like

을 포함한다.It includes.

본 발명에서 모디파이드 세미애디티브법이란, 절연층상에 금속박을 적층하여 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리에 두께를 부여한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층상에 회로를 형성하는 방법을 가리킨다.In the present invention, the modifed semi-additive method is to deposit a metal foil on an insulating layer to protect the non-circuit forming portion by a plating resist, and to give the copper to the thickness of the circuit forming portion by electrolytic plating, and then remove the resist to form the circuit. Pointing to a method of forming a circuit on an insulating layer by removing (flash) etching of a metal foil other than the part.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Accordingly, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using a modified semi-additive method, a process of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing through-holes and/or blind vias on the ultra-thin copper layer exposed by peeling off the carrier and the insulating substrate,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A process of desmearing the area including the through hole or/and blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,Process for providing an electroless plating layer for the region including the through hole or / and the blind via,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,The process of providing a plating resist on the surface of the ultra-thin copper layer exposed by peeling off the carrier,

상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,After providing the plating resist, a step of forming a circuit by electrolytic plating,

상기 도금 레지스트를 제거하는 공정,The process of removing the plating resist,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정A process of removing the ultra-thin copper layer exposed by removing the plating resist by flash etching

을 포함한다.It includes.

모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using a modified semi-additive method, a process of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층 위에 도금 레지스트를 마련하는 공정,A process of preparing a plating resist on the ultra-thin copper layer exposed by peeling off the carrier,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing the plating resist, and thereafter, removing the plating resist in the region where the circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,The process of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정A process of removing the electroless plating layer and the ultra-thin copper layer in an area other than the area where the circuit is formed by flash etching or the like

을 포함한다.It includes.

본 발명에서 부분적 애디티브법이란, 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비어홀 용 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고, 에칭해서 도체 회로를 형성하며, 필요에 따라서 솔더레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로상, 스루홀이나 비어홀 등에 무전해 도금 처리로 두께를 부여하여 프린트 배선판을 제조하는 방법을 가리킨다.In the present invention, the partial additive method imparts catalytic nuclei to a substrate formed by providing a conductor layer and, if necessary, a hole formed through a hole for through-holes or via-holes, etched to form a conductor circuit, and solder as necessary. Pointing to a method for producing a printed wiring board by providing a thickness by electroless plating treatment on the conductor circuit, through-holes or via-holes, etc. after the formation of the resist or plating resist.

따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Accordingly, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the partial additive method, a process of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing through-holes and/or blind vias on the ultra-thin copper layer exposed by peeling off the carrier and the insulating substrate,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A process of desmearing the area including the through hole or/and blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,A step of imparting a catalyst nucleus to the region including the through hole or/and blind via,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,Process of providing an etching resist on the surface of the ultra-thin copper layer exposed by peeling off the carrier,

상기 에칭 레지스트에 대해서 노광하고 회로 패턴을 형성하는 공정,A step of exposing the etching resist and forming a circuit pattern,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,The step of forming a circuit by removing the ultra-thin copper layer and the catalyst core by a method such as etching or plasma using a corrosion solution such as acid,

상기 에칭 레지스트를 제거하는 공정,The process of removing the etching resist,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거해서 노출한 상기 절연 기판 표면에, 솔더레지스트 또는 도금 레지스트를 마련하는 공정,A step of preparing a solder resist or a plating resist on the surface of the insulating substrate exposed by removing the ultra-thin copper layer and the catalyst nucleus by a method such as etching or plasma using a corrosion solution such as acid,

상기 솔더레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정A process of providing an electroless plating layer in an area where the solder resist or plating resist is not provided

을 포함한다.It includes.

본 발명에서 서브트랙티브법이란, 동장 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.The subtractive method in the present invention refers to a method of forming a conductor pattern by selectively removing unnecessary portions of copper foil on a copper-clad laminate by etching or the like.

따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the subtractive method, the step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing through-holes and/or blind vias on the ultra-thin copper layer exposed by peeling off the carrier and the insulating substrate,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A process of desmearing the area including the through hole or/and blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,Process for providing an electroless plating layer for the region including the through hole or / and the blind via,

상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,The step of providing an electrolytic plating layer on the surface of the electroless plating layer,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,A step of providing an etching resist on the surface of the electrolytic plating layer and/or the ultra-thin copper layer,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,Forming a circuit pattern by exposing the etching resist,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,The step of forming the circuit by removing the ultra-thin copper layer and the electroless plating layer and the electrolytic plating layer by a method such as etching or plasma using a corrosion solution such as acid,

상기 에칭 레지스트를 제거하는 공정Process for removing the etching resist

을 포함한다.It includes.

서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using a subtractive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,The step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,After laminating the copper foil with a carrier and an insulating substrate, the process of peeling the carrier of the copper foil with a carrier,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing through-holes and/or blind vias on the ultra-thin copper layer exposed by peeling off the carrier and the insulating substrate,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A process of desmearing the area including the through hole or/and blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,Process for providing an electroless plating layer for the region including the through hole or / and the blind via,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,Forming a mask on the surface of the electroless plating layer,

마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer on the surface of the electroless plating layer without a mask,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,A step of providing an etching resist on the surface of the electrolytic plating layer and/or the ultra-thin copper layer,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,Forming a circuit pattern by exposing the etching resist,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,The step of forming the circuit by removing the ultra-thin copper layer and the electroless plating layer by a method such as etching or plasma using a corrosion solution such as acid,

상기 에칭 레지스트를 제거하는 공정Process for removing the etching resist

을 포함한다.It includes.

스루홀 또는/및 블라인드 비어를 마련하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 좋다.The step of providing the through hole or/and the blind via, and the subsequent desmear step need not be performed.

또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,In addition, the manufacturing method of the printed wiring board of this invention is a process of forming a circuit on the said ultra-thin copper layer side surface or the said carrier side surface of the copper foil with a carrier of this invention,

상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,Forming a resin layer on the ultra-thin copper layer side surface or the carrier side surface of the copper foil with a carrier so that the circuit is buried,

상기 수지층 상에 회로를 형성하는 공정,Forming a circuit on the resin layer,

상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및A step of peeling the carrier or the ultra-thin copper layer after forming a circuit on the resin layer, and

상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정After peeling the carrier or the ultra-thin copper layer, the step of exposing the circuit buried in the resin layer formed on the ultra-thin copper layer-side surface or the carrier-side surface by removing the ultra-thin copper layer or the carrier

을 포함하는 프린트 배선판의 제조 방법이어도 좋다.The manufacturing method of the printed wiring board containing this may be sufficient.

여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 상세하게 설명한다. 또한, 여기에서는 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박을 예를 들어 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 가지는 캐리어 부착 동박을 이용해도 마찬가지로 하기 프린트 배선판의 제조 방법을 실시할 수 있다.Here, a specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention is demonstrated in detail. In addition, although the copper foil with a carrier which has the ultra-thin copper layer in which the roughening process layer was formed is demonstrated here as an example, it is not limited to this, Even if it uses the copper foil with carrier which has the ultra-thin copper layer in which the roughening process layer is not formed, it is similar The following manufacturing method of a printed wiring board can be implemented.

공정 1：우선, 표면에 조화 처리층이 형성된 극박 구리층, 또는 표면에 조화 처리층이 형성된 캐리어를 가지는 캐리어 부착 동박(1번째 층)을 준비한다.Step 1: First, a copper foil (1st layer) with a carrier having an ultrathin copper layer having a roughening treatment layer on its surface or a carrier having a roughening treatment layer on its surface is prepared.

공정 2：그 다음, 극박 구리층의 조화 처리층상, 또는 캐리어의 조화 처리층상에 레지스트를 도포하고, 노광·현상을 실시하여 레지스트를 소정의 형상으로 에칭한다.Step 2: Then, a resist is applied on the roughened layer of the ultra-thin copper layer or on the roughened layer of the carrier, and exposure and development are performed to etch the resist into a predetermined shape.

공정 3：그 다음, 회로용 도금을 형성한 후, 레지스트를 제거함으로써 소정의 형상의 회로 도금을 형성한다.Step 3: Next, after forming the circuit plating, the resist is removed to form a circuit plating of a predetermined shape.

공정 4：그 다음, 회로 도금을 덮도록(회로 도금이 매몰하도록) 극박 구리층 위, 또는 캐리어 위에 매립 수지를 마련하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2번째 층)을 극박 구리층측, 또는 캐리어측으로부터 접착시킨다.Step 4: Next, the resin layer is laminated by providing a buried resin on the ultra-thin copper layer or on the carrier so as to cover the circuit plating (so that the circuit plating is buried), and then the other copper foil with a carrier (second layer) is ultra-thin It adheres from the copper layer side or the carrier side.

공정 5：그 다음, 2번째 층의 캐리어 부착 동박으로부터 캐리어를 벗긴다. 또한, 2번째 층에는 캐리어를 갖지 않는 동박을 이용해도 좋다.Step 5: Then, the carrier is peeled off from the copper foil with a carrier on the second layer. Further, a copper foil having no carrier may be used for the second layer.

공정 6：그 다음, 2번째 층의 극박 구리층 또는 동박 및 수지층의 소정 위치에 천공을 실시하고, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.Step 6: Subsequently, perforation is performed at predetermined positions of the ultra-thin copper layer or copper foil and resin layer of the second layer, and the circuit plating is exposed to form blind vias.

공정 7：그 다음, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.Step 7: Next, copper is buried in the blind via to form a via fill.

공정 8：그 다음, 비어 필 위, 추가로 필요한 경우에는 그 외의 부분에, 상기 공정 2 및 3과 같이 하여 회로 도금을 형성한다.Step 8: Next, a circuit plating is formed on the via fill and in other parts, if necessary, in the same manner as in steps 2 and 3 above.

공정 9：그 다음, 1번째 층의 캐리어 부착 동박으로부터 캐리어, 또는 극박 구리층을 벗긴다.Step 9: Then, the carrier or the ultra-thin copper layer is peeled off from the copper foil with a carrier of the first layer.

공정 10：그 다음, 플래시 에칭에 의해 양 표면의 극박 구리층(2번째 층에 동박을 마련한 경우에는 동박, 1번째 층의 회로용 도금을 캐리어의 조화 처리층상에 마련한 경우에는 캐리어)을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.Step 10: Then, ultra-thin copper layers on both surfaces (copper foil when a second layer is provided with copper foil and carrier when a first layer of circuit plating is provided on the carrier roughening layer) are removed by flash etching. , Exposing the surface of the circuit plating in the resin layer.

공정 11：그 다음, 수지층 내의 회로 도금상에 범프를 형성하고, 상기 땜납 위에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.Step 11: Next, a bump is formed on the circuit plating in the resin layer, and a copper filler is formed on the solder. Thus, a printed wiring board using the copper foil with a carrier of the present invention is produced.

상기 다른 캐리어 부착 동박(2번째 층)은, 본 발명의 캐리어 부착 동박을 이용해도 좋고, 종래의 캐리어 부착 동박을 이용해도 좋으며, 추가로 통상의 동박을 이용해도 좋다. 또한, 2번째 층의 회로상에, 추가로 회로를 1층 혹은 복수 층 형성해도 좋고, 그것들의 회로 형성을 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 실시해도 좋다.The other copper foil with a carrier (2nd layer) may use the copper foil with a carrier of this invention, you may use the conventional copper foil with a carrier, and further you may use a normal copper foil. Further, on the circuit of the second layer, one or more layers of circuits may be additionally formed, and these circuits may be formed in a semi-additive method, a subtractive method, a partial additive method or a modified semi-additive method. You may implement according to either method.

또한, 매립 수지(레진)에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.Moreover, a well-known resin and a prepreg can be used for a buried resin (resin). For example, BT (bismaleimide triazine) resin, prepreg glass impregnated with BT resin, ABF film manufactured by Ajinomoto Fine Techno Co., Ltd. or ABF can be used. Moreover, the resin layer and/or resin and/or prepreg described in this specification can be used for the said filling resin (resin).

또한, 상기 1번째 층에 이용되는 캐리어 부착 동박은, 상기 캐리어 부착 동박의 캐리어측 표면 또는 극박 구리층측 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐으로써 1번째 층에 이용되는 캐리어 부착 동박은 지지를 받고, 주름이 생기기 어려워지기 때문에 생산성이 향상한다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1번째 층에 이용되는 캐리어 부착 동박을 지지하는 효과를 갖는 것이면, 모든 기판 또는 수지층을 이용할 수 있다. 예를 들면 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수 있다.Moreover, the copper foil with a carrier used for the said 1st layer may have a board|substrate or a resin layer on the carrier side surface or the ultra-thin copper layer side surface of the said copper foil with a carrier. By having the substrate or resin layer, the copper foil with a carrier used for the first layer is supported, and there is an advantage that productivity is improved because wrinkles are less likely to occur. In addition, any substrate or resin layer can be used as long as it has the effect of supporting the copper foil with a carrier used for the first layer. For example, as the substrate or resin layer, carriers, prepregs, resin layers or known carriers, prepregs, resin layers, metal plates, metal foils, inorganic compound plates, inorganic compound foils, organic compound plates described herein, A foil of an organic compound can be used.

본 발명의 표면 처리 동박을, 조화 처리면 측으로부터 수지 기판에 맞붙여서 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특히 제한을 받지 않지만, 예를 들면, 리지드 PWB 용으로 종이기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머(LCP) 필름, 불소 수지 필름 등을 사용할 수 있다. 또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용한 경우, 폴리이미드 필름을 이용한 경우보다, 상기 필름과 표면 처리 동박과의 박리 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후, 구리 회로를 커버 레이로 덮어서 상기 필름과 구리 회로가 잘 벗겨지지 않게 하여, 박리 강도의 저하에 따른 상기 필름과 구리 회로의 박리를 방지할 수 있다.The laminated body can be manufactured by sticking the surface-treated copper foil of this invention to a resin substrate from the roughening-treated surface side. The resin substrate is not particularly limited as long as it has properties applicable to printed wiring boards, but, for example, for rigid PWB, paper-based phenolic resin, paper-based epoxy resin, synthetic fiber cloth-based epoxy resin, glass cloth/paper composite-based epoxy resin , Glass cloth and glass non-woven composite base material epoxy resin and glass cloth-based epoxy resin and the like, and for FPC, a polyester film, a polyimide film, a liquid crystal polymer (LCP) film, a fluorine resin film, and the like can be used. In addition, when a liquid crystal polymer (LCP) film or a fluorine resin film is used, the peel strength of the film and the surface-treated copper foil tends to be smaller than that of a polyimide film. Therefore, in the case of using a liquid crystal polymer (LCP) film or a fluorine resin film, after forming a copper circuit, the copper circuit is covered with a cover layer so that the film and the copper circuit are not easily peeled off. Peeling of the film and the copper circuit can be prevented.

또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름은 유전 탄젠트가 작기 때문에, 액정 폴리머(LCP) 필름이나 불소 수지 필름과 본원 발명과 관련되는 표면 처리 동박을 이용한 동장 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로(고주파로 신호의 전송을 실시하는 회로) 용도에 적합하다. 또한, 본원 발명과 관련되는 표면 처리 동박은 조화 처리 입자의 크기가 작고, 광택도가 높기 때문에 표면이 평활하며, 고주파 회로 용도에도 적합하다.In addition, since the liquid crystal polymer (LCP) film or the fluororesin film has a small dielectric tangent, copper clad laminates, printed wiring boards, and printed circuit boards using the liquid crystal polymer (LCP) film or the fluororesin film and the surface-treated copper foil according to the present invention are high frequency. Suitable for circuits (circuits that transmit signals at high frequencies). In addition, the surface-treated copper foil according to the present invention has a small size of roughened particles and a high gloss, so that the surface is smooth and is suitable for high-frequency circuit applications.

첩합 방법은, 리짓드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시켜서, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 조화 처리되어 있는 측의 면으로부터 프리프레그에 중첩하여 가열 가압시켜서 실시할 수 있다. FPC의 경우, 폴리이미드 필름 등의 기재에 접착제를 통해서, 또는 접착제를 사용하지 않고 고온 고압 하에서 동박에 적층 접착하거나, 또는 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.In the case of the rigid PWB, the prepreg is prepared by impregnating a resin such as a glass cloth and curing the resin to a semi-cured state. It can be carried out by superimposing the copper foil on the prepreg from the side on which the copper foil is roughened and subjecting it to heat and pressure. In the case of FPC, a laminated sheet can be produced by adhesively bonding to a copper foil under a high temperature and high pressure without using an adhesive to a substrate such as a polyimide film, or by applying, drying or curing a polyimide precursor. .

본 발명의 적층체는 각종 프린트 배선판(PWB)에 사용 가능하고, 특히 제한되는 것은 아니지만, 예를 들면, 도체 패턴의 층 수의 관점에서는 한쪽 면 PWB, 양면 PWB, 다층 PWB(3층 이상)에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리짓드 PWB, 플렉시블(flexible) PWB(FPC), 리지드·플렉스 PWB에 적용 가능하다.The laminate of the present invention can be used for various printed wiring boards (PWB), but is not particularly limited, for example, from the viewpoint of the number of layers of the conductor pattern, one side PWB, double sided PWB, multi-layer PWB (three or more layers) It is applicable, and it is applicable to a rigid PWB, a flexible PWB (FPC), and a rigid-flex PWB from a viewpoint of the kind of insulating substrate material.

본 발명에 있어서, 「프린트 배선판」에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을 2개 이상 접속하여, 프린트 배선판이 2개 이상 접속한 프린트 배선판을 제조할 수 있고, 또한 본 발명의 프린트 배선판을 적어도 1개와, 또한 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있으며, 이러한 프린트 배선판을 이용해서 전자기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」에는 구리 배선도 포함되는 것으로 한다. 게다가, 본 발명의 프린트 배선판을 부품과 접속해서 프린트 배선판을 제조해도 좋다. 또한, 본 발명의 프린트 배선판을 적어도 1개와, 또한 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 게다가 본 발명의 프린트 배선판이 2개 이상 접속한 프린트 배선판과 부품을 접속하는 것으로, 프린트 배선판이 2개 이상 접속한 프린트 배선판을 제조해도 좋다. 여기서, 「부품」으로는 연결기나 LCD(Liquid　Crystal　Display), LCD에 이용되는 유리 기판 등의 전자 부품, IC(Integrated　Circuit), LSI(Large　scale　integrated　circuit), VLSI(Very　Large　scale　integrated　circuit), ULSI　(Ultra－Large　Scale　Integration)등의 반도체 집적회로를 포함하는 전자 부품(예를 들면, IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정하기 위해서 필요한 부품 등을 들 수 있다.In the present invention, the "printed wiring board" is also intended to include a printed wiring board, printed circuit board, and printed board on which parts are mounted. Further, two or more printed wiring boards of the present invention can be connected to produce a printed wiring board in which two or more printed wiring boards are connected, and at least one printed wiring board of the present invention and one printed wiring board of the present invention or A printed wiring board that does not correspond to the printed wiring board of the present invention can be connected, and electronic devices can also be manufactured using such a printed wiring board. In addition, in this invention, "copper circuit" shall also include copper wiring. Furthermore, the printed wiring board may be manufactured by connecting the printed wiring board of the present invention with a component. Further, at least one of the printed wiring boards of the present invention and one printed wiring board of the present invention or a printed wiring board which does not correspond to the printed wiring board of the present invention are connected, and in addition, two or more printed wiring boards of the present invention are connected. You may manufacture a printed wiring board in which two or more printed wiring boards are connected by connecting the and parts. Here, the ``parts'' include connectors, LCDs (LiquidryCrystal　Display), electronic components such as glass substrates used in LCDs, ICs (IntegrateduCircuit), LSIs (Large　scale　integrated　circuit), VLSI(Very　Large　scale　integrated　circuit), Electronic components (e.g., IC chips, LSI chips, VLSI chips, ULSI chips), including semiconductor integrated circuits such as ULSI　 (Ultra-Large　ScaleegIntegration), parts for shielding electronic circuits, and printed circuit board covers, etc. And parts necessary for fixing.

[실시예][Example]

이하, 실시예 및 비교예에 근거하여 설명한다. 또한, 본 실시예는 어디까지나 일례로써, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 형태 또는 변형을 포함하는 것이다. 또한, 이하의 실시예 1~5, 8~12 및 비교예 1~3, 7, 9의 원박에는 압연 동박 TPC(JIS　H3100　C1100에 규격되어 있는 터프 피치동, JX금속제) 18㎛를 사용했다. 실시예 6, 7, 비교예 4, 5, 11, 12의 원박에는 두께 18㎛의 전해 동박 HLP박, JX금속제를 이용했다. 또한, 비교예 6, 8, 10에 대해서는 두께 18㎛의 전해 동박 JTC박 JX금속제를 이용했다.Hereinafter, it demonstrates based on an Example and a comparative example. In addition, this embodiment is an example to the last, and is not limited only to this example. That is, it includes the other forms or variations included in the present invention. In addition, for the foils of Examples 1 to 5, 8 to 12 and Comparative Examples 1 to 3 and 7, 9, rolled copper foil TPC (tough pitch copper standardized in JISJH3100　C1100, made of JX metal) was used at 18 μm. As the raw foils of Examples 6, 7, and Comparative Examples 4, 5, 11, and 12, an electrolytic copper foil HLP foil having a thickness of 18 μm and JX metal were used. In addition, about Comparative Examples 6, 8, and 10, the electrolytic copper foil JTC foil JX metal of 18 micrometers in thickness was used.

또한, 실시예 13~15의 원박에는 이하의 방법에 따라서 제조한 캐리어 부착 동박을 이용했다.Moreover, the copper foil with a carrier manufactured according to the following method was used for the raw foils of Examples 13-15.

실시예 15는, 두께 18㎛의 전해 동박(JX금속제 JTC박)을 캐리어로서 준비하고, 실시예 13, 14에 대해서는 상술한 두께 18㎛의 압연 동박 TPC를 캐리어로서 준비했다. 그리고 하기 조건으로, 캐리어의 표면에 중간층을 형성하고, 중간층의 표면에 극박 구리층을 형성했다. 또한, 캐리어가 전해 동박인 경우에는 광택면(S면)에 중간층을 형성했다.In Example 15, an 18 µm-thick electrolytic copper foil (JTC metal JTC foil) was prepared as a carrier, and for Examples 13 and 14, the above-mentioned 18-µm-thick rolled copper foil TPC was prepared as a carrier. And under the following conditions, an intermediate layer was formed on the surface of the carrier, and an ultrathin copper layer was formed on the surface of the intermediate layer. In addition, when the carrier was an electrolytic copper foil, an intermediate layer was formed on the glossy surface (S surface).

·실시예 13Example 13

＜중간층＞<Intermediate level>

(1) Ni층(Ni 도금)(1) Ni layer (Ni plating)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금 함으로써 1000㎍/d㎡의 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.The carrier was electroplated with a roll-to-roll type continuous plating line under the following conditions to form a Ni layer having an adhesion amount of 1000 µg/dm 2. Specific plating conditions are described below.

황산 니켈：270~280 g/LNickel sulfate: 270-280 g/L

염화 니켈：35~45 g/LNickel chloride: 35-45 g/L

초산 니켈：10~20 g/LNickel acetate: 10-20 g/L

붕산：30~40 g/LBoric acid: 30-40 g/L

광택제：사카린, 부틴디올 등Brightener: Saccharin, butyndiol, etc.

도데실 황산나트륨：55~75 ppmSodium dodecyl sulfate: 55 to 75 ppm

pH：4~6pH: 4-6

욕 온도：55~65℃Bath temperature: 55-65℃

전류 밀도：10A/d㎡Current density: 10A/d㎡

(2) Cr층(전해 크로메이트 처리)(2) Cr layer (electrolytic chromate treatment)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서 Ni층 위에 11㎍/d㎡의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.Then, after washing and pickling the surface of the Ni layer formed in (1), the Cr layer having an adhesion amount of 11 µg/dm 2 on the Ni layer was continuously electrolytic chromated on the roll-to-roll type continuous plating line under the following conditions. Attached.

중크롬산 칼륨 1~10 g/L, 아연 0 g/LPotassium dichromate 1-10 g/L, zinc 0 g/L

pH：7~10pH: 7-10

액온：40~60℃Liquid temperature: 40~60℃

전류 밀도：2A/d㎡Current density: 2A/d㎡

＜극박 구리층＞<Ultra thin copper layer>

그 다음, (2)에서 형성한 Cr층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Cr층 위에 두께 1.5㎛의 극박 구리층을 이하의 조건으로 전기 도금하여 형성하고, 캐리어 부착 동박을 제작했다.Then, the surface of the Cr layer formed in (2) was washed and pickled, and then, on a roll-to-roll type continuous plating line, an ultra-thin copper layer with a thickness of 1.5 µm was electroplated under the following conditions. A copper foil with a carrier was produced.

구리 농도：90~110 g/LCopper concentration: 90-110 g/L

황산 농도：90~110 g/LSulfuric acid concentration: 90-110 g/L

염화물 이온 농도：50~90 ppmChloride ion concentration: 50-90 ppm

레벨링제 1(비스(3 술포프로필)디술피드)：10~30 ppmLeveling agent 1 (bis(3 sulfopropyl) disulfide): 10 to 30 ppm

레벨링제 2(아민 화합물)：10~30 ppmLeveling agent 2 (amine compound): 10-30 ppm

또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.In addition, the following amine compound was used as the leveling agent 2.

Figure 112018031711130-pat00003
Figure 112018031711130-pat00003

(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다. )(In the above formula, R 1 and R 2 are selected from the group consisting of hydroxyalkyl group, ether group, aryl group, aromatic substituted alkyl group, unsaturated hydrocarbon group, and alkyl group.)

전해액 온도：50~80℃Electrolyte temperature: 50~80℃

전류 밀도：100A/d㎡Current density: 100A/d㎡

전해액 선속：1.5~5 m/secElectrolyte flux: 1.5-5 m/sec

·실시예 14Example 14

＜중간층＞<Intermediate level>

(1) Ni－Mo층(니켈 몰리브덴 합금 도금)(1) Ni-Mo layer (nickel molybdenum alloy plating)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금을 함으로써 3000㎍/d㎡ 부착량의 Ni-Mo층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.The carrier was subjected to electroplating in a roll-to-roll type continuous plating line under the following conditions to form a Ni-Mo layer having an adhesion amount of 3000 µg/dm2. Specific plating conditions are described below.

(액 조성) 황산 니켈 육수화물：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥(Liquid composition) Nickel sulfate hexahydrate: 50 g/d㎥, sodium molybdate dihydrate: 60 g/d㎥, sodium citrate: 90 g/d㎥

(액온) 30℃(Liquid temperature) 30℃

(전류 밀도) 1~4 A/d㎡(Current density) 1~4 A/d㎡

(통전 시간) 3~25초(Power-on time) 3 to 25 seconds

＜극박 구리층＞<Ultra thin copper layer>

(1)에서 형성한 Ni-Mo층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 2㎛로 한 것 외에는 실시예 13과 같은 조건으로 극박 구리층을 형성했다.An ultra-thin copper layer was formed on the Ni-Mo layer formed in (1). An ultra-thin copper layer was formed under the same conditions as in Example 13 except that the thickness of the ultra-thin copper layer was 2 µm.

·실시예 15Example 15

＜중간층＞<Intermediate level>

(1) Ni층(Ni 도금)(1) Ni layer (Ni plating)

실시예 13과 같은 조건으로 Ni층을 형성했다.A Ni layer was formed under the same conditions as in Example 13.

(2) 유기물층(유기물층 형성 처리)(2) Organic material layer (organic material layer formation treatment)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 하기 조건으로 Ni층 표면에 대해서 농도 1~30 g/L의 카르복시벤조트리아졸(CBTA)을 포함하는 액온 40℃, pH 5의 수용액을 20~120초간 샤워링하여 분무함으로써 유기물층을 형성했다.Then, after washing and pickling the surface of the Ni layer formed in (1), the temperature of the solution was 40°C containing carboxybenzotriazole (CBTA) having a concentration of 1 to 30 g/L relative to the surface of the Ni layer under the following conditions. , by spraying an aqueous solution of pH 5 for 20 to 120 seconds and spraying to form an organic layer.

＜극박 구리층＞<Ultra thin copper layer>

(2)에서 형성한 유기물층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 5㎛로 한 것 외에는 실시예 13과 같은 조건으로 극박 구리층을 형성했다.An ultrathin copper layer was formed on the organic material layer formed in (2). An ultra-thin copper layer was formed under the same conditions as in Example 13 except that the thickness of the ultra-thin copper layer was 5 µm.

상술한 압연 동박, 전해 동박 또는 캐리어 부착 동박의 극박 구리층 표면에, 하기에 나타내는 조건 범위에서, 조화 처리를 실시하고, 필요에 따라서 내열층, 및/또는 방청층을 마련하며, 그 다음 크로메이트 처리를 실시하고, 추가로 실란 도포 처리(실란 커플링 처리)를 실시하여 실시예, 비교예에 관한 표면 처리 동박의 제조를 실시할 수 있다.The surface of the ultra-thin copper layer of the above-mentioned rolled copper foil, electrolytic copper foil, or copper foil with a carrier is subjected to a roughening treatment within the conditions shown below, and a heat-resistant layer and/or rust-preventive layer is provided as necessary, followed by chromate treatment. And further, a silane coating treatment (silane coupling treatment) can be carried out to produce the surface-treated copper foil according to Examples and Comparative Examples.

상술한 압연 동박, 전해 동박 또는 캐리어 부착 동박의 극박 구리층 표면에 이하의 조화 처리를 실시했다. 그 후, 실시예 4, 5, 7, 9, 10, 13, 비교예 4, 5, 10, 11에 대해서는 이하의 내열층을 마련했다. 또한, 실시예 12, 15, 비교예 12에 대해서는 이하의 방청층을 마련했다. 그 외의 실시예, 비교예에서는 내열층, 방청층을 마련하지 않았다. 그 다음, 이하의 크로메이트 처리를 실시했다. 그 다음에 이하의 실란 커플링 처리를 실시했다.The following roughening treatment was performed on the surface of the ultra-thin copper layer of the above-mentioned rolled copper foil, electrolytic copper foil, or copper foil with a carrier. Thereafter, the following heat-resistant layers were prepared for Examples 4, 5, 7, 9, 10, 13 and Comparative Examples 4, 5, 10, and 11. In addition, the following rust preventive layers were prepared for Examples 12, 15 and Comparative Example 12. In other examples and comparative examples, a heat-resistant layer and an anti-rust layer were not provided. Next, the following chromate treatment was performed. Next, the following silane coupling treatment was performed.

또한, 전해 동박으로서 HLP박을 이용한 경우에는, M면(석출면, 전해 동박을 제조할 때의 전해 동박 제조 장치의 전해 드럼측과는 반대측 면)에 상술한 조화 처리등의 표면 처리를 실시했다. 또한, 전해 동박으로서 JTC박을 이용한 경우에는, 전해 동박의 S면(광택면, 전해 동박을 제조할 때의 전해 동박 제조 장치의 전해 드럼측 면)에 상술한 조화 처리 등의 표면 처리를 실시했다.In addition, when HLP foil was used as the electrolytic copper foil, surface treatment such as the above-described roughening treatment was performed on the M surface (the surface opposite to the electrolytic drum side of the electrolytic copper foil manufacturing apparatus for producing the electrolytic copper foil). . In addition, when JTC foil was used as the electrolytic copper foil, surface treatment such as the above-described roughening treatment was performed on the S surface of the electrolytic copper foil (glossy surface, electrolytic drum side surface of the electrolytic copper foil manufacturing apparatus when producing the electrolytic copper foil). .

상기 조화 처리(6단계 도금：하기 도금 처리 1~6을 이 순서대로 실시한다)의 조건을 이하에 나타낸다. 또한, 도금 처리 1~6의 각 전류 밀도 및 쿨롱양을 표 1에 나타낸다.The conditions of the roughening process (6 step plating: plating processes 1 to 6 below are performed in this order) are shown below. In addition, Table 1 shows the current density and coulomb amount of the plating treatments 1 to 6.

·도금 처리 1 및 도금 처리 3·Plating treatment 1 and plating treatment 3

(액 조성)(Liquid composition)

Cu：10~20 g/LCu: 10-20 g/L

W：1~5 ppmW: 1-5 ppm

도데실 황산나트륨：1~10 ppmSodium dodecyl sulfate: 1-10 ppm

황산：70~110 g/LSulfuric acid: 70-110 g/L

액온：20~30℃Liquid temperature: 20~30℃

전류 밀도：50~110 A/d㎡Current density: 50-110 A/d㎡

도금 시간：1.0~2.0초Plating time: 1.0-2.0 seconds

·도금 처리 2 및 도금 처리 4~6·Plating treatment 2 and plating treatment 4~6

(액 조성)(Liquid composition)

Cu：10~20 g/LCu: 10-20 g/L

W：1~5 ppmW: 1-5 ppm

도데실 황산나트륨：1~10 ppmSodium dodecyl sulfate: 1-10 ppm

황산：70~110 g/LSulfuric acid: 70-110 g/L

액온：20~30℃Liquid temperature: 20~30℃

전류 밀도：6~8 A/d㎡Current density: 6-8 A/d㎡

도금 시간：3.1~5.8초Plating time: 3.1-5.8 seconds

또한, 조화 처리층을 마련한 후에, 이하의 표 2에 기재한 대로, 이하의 내열층 또는 방청층을 마련했다. 또한, 표 2의 「내열층」 란의 「Ni－Co 도금」, 「Co－Mo 도금」, 「Ni－Mo 도금」, 「Co 도금」은 각각, 이하의 조건으로 Ni－Co 도금, Ni－Mo 도금, Co 도금을 실시한 것을 의미한다. 표 2의 「내열층」 란의 「－」은 내열층을 마련하지 않았던 것을 의미한다. 또한, 표 2의 「방청층」 란의 「Zn-Ni 도금」은 이하의 조건으로 Zn-Ni 도금을 실시한 것을 의미한다. 또한, 표 2의 「방청층」 란의 「－」은 방청층을 마련하지 않았던 것을 의미한다. 그 후, 크로메이트 처리층 및 실란 커플링 처리층을 마련했다.Moreover, after providing the roughening process layer, as described in Table 2 below, the following heat-resistant layer or rust-preventive layer was provided. In addition, "Ni-Co plating", "Co-Mo plating", "Ni-Mo plating", and "Co plating" in the column of "heat-resistant layer" in Table 2, respectively, are Ni-Co plating and Ni- under the following conditions. It means that Mo plating and Co plating were performed. "-" in the "heat-resistant layer" column of Table 2 means that a heat-resistant layer was not provided. In addition, "Zn-Ni plating" in the column of "rust prevention layer" in Table 2 means that Zn-Ni plating was performed under the following conditions. In addition, "-" in the "rust prevention layer" column of Table 2 means that an antirust layer was not provided. Thereafter, a chromate treatment layer and a silane coupling treatment layer were prepared.

·내열층 형성 처리·Heat resistant layer formation treatment

Ni 도금Ni plating

액 조성：니켈 10~40 g/LLiquid composition: Nickel 10-40 g/L

pH：1.0~5.0pH: 1.0-5.0

액온：30~70℃Liquid temperature: 30~70℃

전류 밀도：1~9 A/d㎡Current density: 1~9 A/d㎡

통전 시간：0.1~3초Power-on time: 0.1 to 3 seconds

Ni－Co 도금Ni-Co plating

액 조성：코발트 1~20 g/L, 니켈 1~20 g/LLiquid composition: Cobalt 1-20 g/L, nickel 1-20 g/L

pH：1.5~3.5pH: 1.5-3.5

액온：30~80℃Liquid temperature: 30~80℃

전류 밀도：1~20 A/d㎡Current density: 1-20 A/d㎡

통전 시간：0.5~4초Power-on time: 0.5 to 4 seconds

Co 도금Co plating

액 조성：코발트 10~40 g/LLiquid composition: Cobalt 10-40 g/L

pH：1.0~5.0pH: 1.0-5.0

액온：30~70℃Liquid temperature: 30~70℃

전류 밀도：1~9 A/d㎡Current density: 1~9 A/d㎡

통전 시간：0.1~3초Power-on time: 0.1 to 3 seconds

Co－Mo 도금Co-Mo plating

액 조성：코발트 1~20 g/L, 몰리브덴 1~20 g/LLiquid composition: Cobalt 1-20 g/L, molybdenum 1-20 g/L

pH：1.5~3.5pH: 1.5-3.5

액온：30~80℃Liquid temperature: 30~80℃

전류 밀도：1~20 A/d㎡Current density: 1-20 A/d㎡

통전 시간：0.5~4초Power-on time: 0.5 to 4 seconds

Ni－Mo 도금Ni-Mo plating

액 조성：몰리브덴 1~20 g/L, 니켈 1~20 g/LLiquid composition: 1-20 g/L of molybdenum, 1-20 g/L of nickel

pH：1.5~3.5pH: 1.5-3.5

액온：30~80℃Liquid temperature: 30~80℃

전류 밀도：1~20 A/d㎡Current density: 1-20 A/d㎡

통전 시간：0.5~4초Power-on time: 0.5 to 4 seconds

·방청층 형성 처리·Anti-rust layer formation treatment

Zn－Ni 도금Zn-Ni plating

액 조성：아연 10~30 g/L, 니켈 1~10 g/LLiquid composition: Zinc 10-30 g/L, nickel 1-10 g/L

pH：3~4pH: 3-4

액온：40~50℃Liquid temperature: 40~50℃

전류 밀도：0.5~5 A/d㎡Current density: 0.5 to 5 A/d㎡

통전 시간：1~3초Energizing time: 1-3 seconds

(크로메이트 처리)(Chromate treatment)

상기 크로메이트 처리에서 사용하는 처리액의 액 조성 및 처리 조건을 이하에 나타낸다.The liquid composition and treatment conditions of the treatment liquid used in the chromate treatment are shown below.

K2Cr2O7：2~7 g/LK 2 Cr 2 O 7 ：2~7 g/L

Zn：0.1~1 g/LZn: 0.1-1 g/L

pH：3~4pH: 3-4

액온：50~60℃Liquid temperature: 50~60℃

전류 밀도：0.5~3 A/d㎡Current density: 0.5 to 3 A/d㎡

도금 시간：1.5~3.5초Plating time: 1.5-3.5 seconds

(실란 커플링 처리)(Silane coupling treatment)

상기 실란 도포 처리(실란 커플링 처리)는, 디아미노실란：1.0~2.0vol%의 처리액을 이용해서 샤워 도포에 의해 실시했다.The silane coating treatment (silane coupling treatment) was performed by shower coating using a diaminosilane: 1.0 to 2.0 vol% treatment liquid.

제작한 샘플의 표면 처리층 및 샘플의 표면 처리층을 가지는 측의 표면에 대해서 이하의 평가를 실시했다.The following evaluation was performed about the surface of the produced sample and the surface on the side which has the surface treatment layer of the sample.

(금속 부착량)(Metal adhesion amount)

표면 처리층의 Cu 이외의 각종 금속 부착량의 측정에 대해서, 50㎜×50㎜의 동박 표면의 표면 처리층의 피막을 HNO3(2중량%)와 HCl(5중량%)을 혼합한 용액(잔부：물)에 용해하고, 그 용액 중의 금속 농도를 ICP 발광 분광 분석 장치(에스아이아이·나노테크놀로지 주식회사제, SFC－3100)로 정량하고, 단위면적당 금속량(㎍/d㎡)을 산출해서 이끌어냈다. 이 때, 측정하고 싶은 면과 반대면의 금속 부착량이 혼입하지 않도록, 필요에 따라서 마스킹을 실시하여 분석했다. 또한, 측정은 상술한 조화 처리, 내열층을 마련하는 처리, 방청층을 마련하는 처리 및 크로메이트 처리, 추가로 실란 도포 처리(실란 커플링 처리)를 실시한 후의 샘플(모든 표면 처리를 실시한 후의 샘플)에 대해 실시했다. 또한, 상술한 HNO3(2중량%)와 HCl(5중량%)을 혼합한 용액에 표면 처리층이 용해하지 않는 경우에는, 적당히 표면 처리층이 용해하는 액을 이용해서 표면 처리층의 피막을 용해한 후에, 상술한 방법과 동일하게 각종 금속의 부착량을 측정해도 좋다.For the measurement of various metal adhesion amounts other than Cu of the surface treatment layer, a solution (residual balance) of HNO 3 (2% by weight) and HCl (5% by weight) mixed with the coating of the surface treatment layer on the surface of a copper foil of 50 mm×50 mm : Dissolved in water), the metal concentration in the solution was quantified with an ICP emission spectroscopic analysis device (SFC-3100, manufactured by S-I Nano Technology Co., Ltd.), and the amount of metal per unit area (µg/d㎡) was calculated and led. I did it. At this time, masking was performed as necessary to analyze, so that the amount of metal adhesion between the surface to be measured and the surface to be measured was not mixed. In addition, the measurement is the sample after performing the above-mentioned roughening process, the process of providing a heat-resistant layer, the process of providing a rust-prevention layer, and the chromate process, and also the silane coating process (silane coupling process) (sample after all surface treatments are performed). About. In addition, when the surface treatment layer does not dissolve in the solution of HNO 3 (2% by weight) and HCl (5% by weight) described above, a coating of the surface treatment layer is appropriately used using a solution that the surface treatment layer dissolves. After dissolution, the amount of adhesion of various metals may be measured in the same manner as described above.

(3개 이상의 돌기를 가지는 입자의 개수)(Number of particles with 3 or more projections)

각 샘플의 표면 처리층의 표면에 대해서 바로 위로부터(즉, 각 샘플을 싣는 스테이지의 각도를 0도(수평)로 하여), 주식회사 히타치 하이테크놀로지즈제 S4700(주사형전자현미경)을 이용하여, 가속 전압을 15kV로 하고, 20000배의 배율로 입자 관찰 및 사진 촬영을 실시하여, 얻어진 사진에 근거하여 3개 이상의 돌기를 가지는 입자의 개수(개/㎛2)를 측정했다. 6㎛×5㎛ 크기의 시야를 3시야에서 3개 이상의 돌기를 가지는 입자의 개수(개/㎛2)를 측정하고, 3시야 평균의 3개 이상의 돌기를 가지는 입자의 개수를, 3개 이상의 돌기를 가지는 입자의 개수의 값으로 했다. 또한, 사진을 관찰할 때의 콘트라스트(contrast) 등은 후술하는 단차나 입자의 중첩, 골을 평가하기 쉽게 적당히 조정해도 좋다.The surface of the surface treatment layer of each sample is accelerated directly from above (i.e., the angle of the stage on which each sample is loaded is 0 degrees (horizontal)) using S4700 (scanning electron microscope) manufactured by Hitachi High-Technologies Co., Ltd. The voltage was set to 15 kV, particle observation and photographing were performed at a magnification of 20000 times, and the number of particles having 3 or more protrusions (pieces/µm 2 ) was measured based on the obtained photograph. The number of 6㎛ × 5㎛ size particles having a third number of particles having at least three projections on the field of view (one / ㎛ 2) measured, and at least three projections of the third field of view of an average field of view, three or more protrusions The value of the number of particles having. In addition, the contrast or the like when observing a photograph may be appropriately adjusted to facilitate evaluation of the steps, overlap of particles, and valleys described later.

또한, 입자가 3개 이상의 돌기를 가지는지 아닌지는 이하와 같이 판정했다.In addition, it was determined as follows whether the particles have three or more protrusions.

상술한 사진에서 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 그 표면이 주위의 부분보다 주사형 전자현미경(SEM)의 관찰에 이용하는 전자선의 입사 방향과 평행에 가까운 것을 의미한다.In the above-described photograph, as the contour portion of the particle, a portion brighter than the surrounding portion means that its surface is closer to the incident direction of the electron beam used for observation of the scanning electron microscope (SEM) than the surrounding portion.

그 때문에, 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 주위의 부분보다 경사가 급한 부분(주위의 부분보다 동박 표면에 대해서 수직에 가까운 부분)이다. 즉, 입자의 윤곽 부분으로서, 주위의 부분보다도 밝은 부분의 내측 부분은, 입자의 윤곽 부분으로서 주위의 부분보다 밝은 부분의 외측 부분보다 높은 위치에 있다고 할 수 있다.Therefore, as the contour portion of the particle, the portion brighter than the surrounding portion is a portion having a steeper slope than the surrounding portion (a portion closer to the surface of the copper foil than the surrounding portion). That is, it can be said that as the contour portion of the particle, the inner portion of the portion brighter than the surrounding portion is at a higher position than the outer portion of the brighter portion than the surrounding portion as the contour portion of the particle.

따라서, 도 3의 (A)와 같이 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 단차로 판단했다.Therefore, as shown in Fig. 3(A), a portion brighter than the surrounding portion as a contour portion of the particles was judged as a step.

또한, 주위의 부분보다 어두운 부분은 주위의 부분보다 낮은 부분(골)이거나, 또는 입자의 겹침에 의해서 전자선이 닿기 어려운 부분인 것을 의미한다.In addition, a part darker than the surrounding part means a part (gol) lower than the surrounding part, or a part where electron beams are difficult to reach due to overlapping of particles.

도 4의 (A)와 같이, 주위의 부분보다 어두운 부분의 양측 모두, 서서히 밝아지는 부분은 주위 부분보다 낮은 부분, 즉, 골이라고 판단했다. 골은 하나의 입자와 그 근처의 입자와의 경계라고 판단했다.As shown in FIG. 4(A), it was determined that the portion that gradually becomes brighter on both sides of the darker portion than the surrounding portion is a portion lower than the surrounding portion, that is, the goal. The goal was judged to be the boundary between a particle and a nearby particle.

도 3의 (B)와 같이, 단차에 인접하는 주위 부분보다 어두운 부분은, 단차의 돌출로 인해서 전자선이 잘 닿지 않는 부분이라고 판단했다. 따라서, 단차 1이 존재하고, 상기 단차보다 낮은 부분에 다시 단차 2가 존재하는 경우, 단차에 인접하는 주위의 부분보다 어두운 부분은 입자의 중첩으로 판단했다. 그리고 단차 2도 하나의 입자의 일부분이라고 판단했다. 여기서, 「낮다」란, 다른 부분보다 동박에 대해서 수직 방향(동박의 판두께 방향)에 보다 가까운 것, 또는, 다른 부분보다 주사형 전자현미경의 시료 스테이지에 대해서 수직 방향(동박의 판두께 방향)에 보다 가까운 것을 포함하는 개념이다.As shown in Fig. 3B, a portion darker than the peripheral portion adjacent to the step was judged to be a portion where the electron beam does not easily reach due to the protrusion of the step. Therefore, when step 1 is present and step 2 is again present at a portion lower than the step, a portion darker than the surrounding portion adjacent to the step is judged as overlapping of particles. And it was judged that step 2 was also part of one particle. Here, "lower" means that it is closer to the vertical direction (plate thickness direction of the copper foil) with respect to the copper foil than the other parts, or perpendicular to the sample stage of the scanning electron microscope than the other parts (plate thickness direction of the copper foil). It is a concept that includes things closer to.

또한, 도 4의 (B)와 같이 상술한 단차 1보다 낮은 부분에 단차 2가 관찰되지 않는 경우에는, 단차에 인접하는 주위의 부분보다 어두운 부분은 하나의 입자와 그 근처의 입자의 경계라고 판단했다.In addition, when step 2 is not observed in a portion lower than step 1 described above as shown in FIG. 4B, it is determined that a portion darker than the surrounding portion adjacent to the step is a boundary between a particle and a particle nearby. did.

1. 입자의 특정1. Particle identification

이하와 같이, 하나 하나의 입자를 특정했다.Each particle was specified as follows.

주위보다 밝은 부분은 주위보다 높은 부분이기 때문에 입자라고 판단했다.The part brighter than the surroundings was considered to be a particle because it is a part higher than the surroundings.

그리고 1개의 입자의 정점 부분은 1개의 입자로 카운트 했다.And the apex part of one particle was counted as one particle.

주위보다 높게 보이는 부분을 입자의 정점 부분으로 했다.The part that looked higher than the surrounding was used as the apex part of the particle.

도 6의 (A)와 같이, 입자의 정점 부분보다 낮게 보이는 부분(즉, 입자의 정점 부분 아래에 있는 것처럼 보이는 부분)은 입자의 일부라고 판단했다.As shown in FIG. 6(A), it was determined that the portion that appears lower than the apex portion of the particle (that is, the portion that appears to be below the apex portion of the particle) is part of the particle.

도 6의 (B)와 같이, 하나의 입자의 정점 부분보다 낮게 보이는 부분에 인접하는, 상기 입자의 정점 부분과는 다른 높게 보이는 부분은, 다른 입자의 정점 부분으로 하여 다른 입자로서 카운트 했다.As shown in Fig. 6(B), a portion that looks higher than the apex portion of the particle adjacent to a portion that appears lower than the apex portion of one particle was counted as another particle as the apex portion of the other particle.

도 4의 (C)와 같이, 상술한 경계로 둘러싸이는 부분은 하나의 입자로 판단했다. 도 4의 (C)의 점선으로 둘러싸이는 입자는, 골과, 상술한 단차 1보다 낮은 부분에 단차 2가 관찰되지 않는 경우, 단차에 인접하고 있는 주위의 부분보다 어두운 부분으로 둘러싸여 있다.As shown in Fig. 4C, the part surrounded by the above-described boundary was judged as one particle. The particle surrounded by the dotted line in Fig. 4C is surrounded by a bone and a darker portion than the surrounding portion adjacent to the step, when step 2 is not observed in the portion lower than step 1 described above.

2. 상술한 사진에서, 상술한 1.로 특정한 각 입자에 대하여, 다음의 측정을 실시했다. 각 입자에 대해서 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 경우, 상기 볼록부를 입자의 돌기이라고 판정했다.2. In the above-mentioned photograph, the following measurement was performed for each particle specified by 1. described above. For each particle, when the length of the convex portion of the particle was 0.050 µm or more, and the width of the convex portion of the particle was 0.220 µm or less, it was determined that the convex portion was a projection of the particle.

(1) 입자의 볼록부의 길이의 측정(1) Measurement of the length of the convex portion of the particle

i. 상술한 사진에서 입자의 상부 부분에 포함되는 최대의 원(이하, 「최대의 원」이라고 기재한다)을 그린다.i. In the above picture, the largest circle (hereinafter referred to as "the largest circle") included in the upper part of the particle is drawn.

·여기서 입자의 상부 부분이란 이하의 어느 한 부분으로 했다.-Here, the upper part of the particle was defined as any of the following parts.

i. 입자의 가장 높다고 생각되는 부분을 포함하고, 둘레 길이의 70% 이상의 부분에 상술한 단차를 가지는 입자 부분i. Part of the particle that includes the portion considered to be the highest of the particle and has the above-described step in a portion of 70% or more of the circumferential length

ii. 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골로 둘러싸인 입자 부분ii. Part of the particle, including the part considered to be the highest of the particle, and surrounded by the above-mentioned bone

iii. 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골과 상술한 단차로 둘러싸인 입자의 부분iii. Part of the particle containing the part considered to be the highest of the particle, and surrounded by the above-described bone and the above-described step

여기서 「높다」란, 다른 부분보다 동박으로부터 수직 방향(동박의 판 두께 방향)으로 더 떨어져 있는 것, 또는 다른 부분보다 주사형 전자현미경의 시료 스테이지로부터 수직 방향(동박의 판 두께 방향)으로 더 떨어져 있는 것을 포함하는 개념이다.Here, "high" means that it is further away from the copper foil in the vertical direction (plate thickness direction of the copper foil) than the other part, or is further away from the sample stage of the scanning electron microscope in the vertical direction (plate thickness direction of the copper foil) than the other parts. It is a concept that includes what is.

·일반적으로 SEM 사진에서는, 전자선의 입사 방향에 대한 표면의 각도가 같은 경우, 높은 부분(SEM의 시료 스테이지로부터 더 멀어지고 있는 부분)이 밝게 표시된다. 따라서 전자선의 입사 방향에 대한 표면의 각도가 같은 경우, SEM 사진에서 보다 밝은 부분은 보다 높은 부분을 의미한다. 마찬가지로, 전자선의 입사 방향에 대한 표면 각도가 같은 경우, SEM 사진에서 보다 어두운 부분은 보다 낮은 부분을 의미한다. 따라서, SEM 사진의 밝고 어두움에 따라서 높고 낮음을 판단할 수 있다.In general, in the SEM photograph, when the angle of the surface with respect to the incident direction of the electron beam is the same, a high portion (the portion further away from the sample stage of the SEM) is brightly displayed. Therefore, when the angle of the surface with respect to the incident direction of the electron beam is the same, the lighter portion in the SEM photograph means a higher portion. Similarly, when the surface angle to the incident direction of the electron beam is the same, the darker portion in the SEM photograph means the lower portion. Therefore, it can be determined that it is high and low according to the light and dark of the SEM photograph.

도 7에, 입자의 가장 높다고 생각되는 부분을 포함하고, 둘레 길이의 70% 이상의 부분에 상술한 단차를 가지는 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.Fig. 7 shows an example of a particle portion (a portion surrounded by a dotted line) that includes the portion considered to be the highest of the particles and has the above-described step in a portion of 70% or more of the circumferential length.

도 8에, 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골로 둘러싸인 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.Fig. 8 shows an example of the particle portion (the portion surrounded by the dotted line) surrounded by the above-mentioned bone, including the portion considered to be the highest of the particles.

도 9에, 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골과 상술한 단차로 둘러싸인 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.Fig. 9 shows an example of a particle portion (a portion surrounded by a dotted line) surrounded by the above-described bone and the above-described step, including the portion considered to be the highest of the particles.

ii. 최대의 원으로부터 나와 있는 입자 부분을 입자의 볼록부로 한다. 그리고 입자의 볼록부의 정점으로부터 최대 원의 중심에 직선 1을 긋는다. 그리고 입자의 볼록부의 정점으로부터 최대의 원까지의 직선 1의 길이를 입자의 볼록부의 길이로 했다.ii. The part of the particle protruding from the largest circle is taken as the convex part of the particle. Then, a straight line 1 is drawn from the vertex of the particle to the center of the largest circle. And the length of the straight line 1 from the vertex of the particle convex part to the largest circle was taken as the length of the convex part of the particle.

여기서, 입자의 볼록부의 정점은 각 입자의 볼록부에서 상기 입자의 볼록부의 정점 양측보다, 최대의 원의 중심으로부터의 거리가 먼 점으로 했다.Here, the apex of the convex portion of the particle is a point at which the distance from the center of the largest circle is greater than both sides of the apex of the particle at the convex portion of each particle.

·상술한 단차, 및/또는 골, 및/또는 입자의 중첩으로 둘러싸인 부분 안에, 상술한 단차 부분이 있는 경우에는, 상기 단차 부분도 입자의 볼록부의 하나로 했다.-In the case where the above-described stepped portion and/or the bone and/or the above-described stepped portion are in a portion surrounded by overlapping particles, the stepped portion is also considered as one of the convex portions of the particle.

도 10의 (A)에, 최대의 원의 중심을 검은색 원, 입자의 볼록부의 정점을 흰색 원으로 기재한 예를 나타낸다. 최대의 원으로부터 나와 있는 입자의 볼록부의 정점을 가지는 부분이 입자의 볼록부이다.10A shows an example in which the center of the largest circle is a black circle, and the vertices of the convex portions of the particles are white circles. The part having the apex of the convex part of the particle emerging from the largest circle is the convex part of the particle.

도 10의 (A)에, 직선 1을 기재한 도면을 도 10의 (B)에 나타낸다. 검은색 원과 흰색 원을 연결하는 직선이 직선 1이다.Fig. 10(B) shows a diagram in which straight line 1 is described in Fig. 10(B). The straight line connecting the black circle and the white circle is straight line 1.

참고로, 이 도면에서 몇 개 입자의 볼록부의 길이를 도 10의 (C)로 나타낸다.For reference, in this figure, the lengths of the convex portions of several particles are shown in Fig. 10C.

사진의 테두리 밖에 일부가 나와 있는 입자에 대해서도 카운트했다.We also counted particles that were partially out of the border of the photo.

이 경우, 사진의 테두리 내에서, 사진의 테두리 내에 존재하는 부분의 원호가 입자의 상부 부분에 포함되는 최대의 원을 그렸다. 즉, 상술한 최대의 원의 일부는 사진의 테두리 밖에는 나와 있어도 좋다(도 11).In this case, within the frame of the picture, the largest circle in which the arc of the part existing in the frame of the picture is included in the upper part of the particle was drawn. That is, a part of the above-mentioned largest circle may appear outside the border of the picture (FIG. 11).

(2) 입자 볼록부의 폭 측정(2) Measuring the width of the convex part of the particle

상술한 직선 1과 수직인 직선으로서, 상술한 직선 1이 통과하는 입자의 볼록부의 정점으로부터, 직선 1 위를 최대의 원의 중심 쪽으로 0.050㎛ 이동한 곳의 점을 통과하는 직선 2를 긋는다. 그리고 직선 2가 상술한 입자의 볼록부를 지나는 길이를 입자 볼록부의 폭으로 했다. 직선 2가 상술한 입자의 볼록부를 통과하는 길이는, 직선 2가 상술한 입자의 볼록부의 윤곽과 교차하는 점에서, 직선 2가 상술한 입자의 볼록부의 윤곽과 교차하는 다른 일방의 점까지의 길이로 했다. 도 12의 흰색 점과 검은색 점을 연결하는 직선(직선 1)에 수직으로 교차하는 직선(실선)이 직선 2이다.As a straight line perpendicular to the straight line 1 described above, a straight line 2 passing through the point where the straight line 1 is moved 0.050 µm toward the center of the largest circle is drawn from the apex of the particle through which the straight line 1 passes. Then, the length of the straight line 2 passing through the convex portion of the above-described particle was defined as the width of the particle convex portion. The length of the straight line 2 passing through the convex portion of the particle described above is the length from the point where the straight line 2 intersects the contour of the convex portion of the particle described above to the point of the other line intersecting the contour of the convex portion of the particle described above. I made it. The straight line (solid line) intersecting perpendicular to the straight line (straight line 1) connecting the white point and the black point in FIG. 12 is the straight line 2.

(3) 그리고 입자 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자 볼록부의 폭이 0.220㎛ 이하인 경우, 상기 입자의 볼록부를 돌기라고 판정했다.(3) When the length of the particle convex portion was 0.050 µm or more, and the width of the particle convex portion was 0.220 µm or less, it was determined that the convex portion of the particle was to be turned.

그리고 상술한 돌기를 3개 이상 가지는 입자를 「3개 이상의 돌기를 가지는 입자」라고 판정했다.Then, the particles having three or more projections described above were determined as "particles having three or more projections".

실시예 3의 표면 처리 동박의 표면 처리층은 4개 이상의 돌기를 가지는 입자, 5개 이상의 돌기를 가지는 입자, 및 6개 이상의 돌기를 가지는 입자를 가지고 있었다.The surface treatment layer of the surface-treated copper foil of Example 3 had particles having 4 or more protrusions, particles having 5 or more protrusions, and particles having 6 or more protrusions.

(박리 강도)(Peel strength)

실시예 및 비교예의 표면 처리 동박을 표면 처리층을 가지는 측으로부터 수지 기판(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체) 필름, 주식회사 쿠라레제 Vecstar(등록 상표)　CTZ－두께 50㎛))에 적층하여 동장 적층판을 만들었다. 그리고 상술한 수지 기판으로부터 표면 처리 동박을 벗길 때의 상태 박리 강도 및, 상술한 동장 적층판을 150℃에서 3일간, 150℃에서 7일간, 및/또는 150℃에서 10일간 열처리를 한 후에, 실온에서 상술한 수지 기판으로부터 상술한 표면 처리 동박을 벗길 때의 박리 강도를 90도로 벗겨서 측정했다. 박리 강도는 회로 폭 3㎜로 하고, 90도 각도로 50㎜/min의 속도로 상술한 수지 기판과 표면 처리 동박을 벗긴 경우이다. 2회 측정하여 그 평균값으로 했다.The surface-treated copper foils of Examples and Comparative Examples are resin substrates (LCP: liquid crystal polymer resin (copolymer of hydroxybenzoic acid (ester) and hydroxy naphthoic acid (ester)) film from the side having a surface treatment layer), Kurecre Co., Ltd. Vecstar ( It was laminated on a registered trademark)　CTZ-thickness 50㎛)) to make a copper-clad laminate. And the state peel strength when peeling the surface-treated copper foil from the above-mentioned resin substrate, and the above-mentioned copper clad laminate was heat treated at 150°C for 3 days, at 150°C for 7 days, and/or at 150°C for 10 days, and then at room temperature. The peel strength when peeling the above-mentioned surface-treated copper foil from the above-mentioned resin substrate was peeled off and measured at 90 degrees. The peel strength is a case where the circuit width is 3 mm and the aforementioned resin substrate and the surface-treated copper foil are peeled off at a speed of 50 mm/min at an angle of 90 degrees. It measured twice and made it the average value.

또한, 상술한 박리 강도의 평균값에 근거하여, 다음 식으로 박리 강도 유지율(%)을 산출했다.Moreover, peeling strength retention (%) was computed by the following formula based on the average value of peeling strength mentioned above.

박리 강도 유지율(%)=150℃에서, 72시간(3일간), 168시간(7일간) 또는 240시간(10일간) 가열 후의 박리 강도(kg/㎝)/상태 박리 강도(kg/㎝)×100Peel strength retention rate (%) = 150° C., peeling strength after heating for 72 hours (3 days), 168 hours (7 days), or 240 hours (10 days)/state peel strength (kg/cm)× 100

(전송 손실)(Transmission loss)

18㎛ 두께의 각 샘플에 대해서, 수지 기판(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체) 필름(주식회사 쿠라레제 Vecstar(등록 상표)　CTZ－두께 50㎛)과 맞붙인 후, 에칭으로 특성 임피던스가 50Ω가 되도록 마이크로 스트립 선로를 형성하며, HP사제의 네트워크 분석기 HP8720C를 이용하여 투과 계수를 측정하고, 주파수 20GHz에서의 전송 손실을 구했다. 또한, 실시예 13~15에 대해서는, 캐리어 부착 동박의 극박 구리층측 표면을 상술한 수지 기판과 맞붙인 후, 캐리어를 박리한 후, 구리 도금을 하여 극박 구리층과 구리 도금의 합계 두께를 18㎛로 한 후에, 상기와 같은 전송 손실을 측정했다. 주파수 20GHz에서의 전송 손실 평가로써 3.7dB/10㎝ 미만을 ◎, 3.7dB/10㎝ 이상 그리고 4.1dB/10㎝ 미만을 ○, 4.1dB/10㎝ 이상 그리고 5.0dB/10㎝ 미만을 △, 5.0dB/10㎝ 이상을 ×로 했다.For each sample having a thickness of 18 µm, a resin substrate (LCP: liquid crystal polymer resin (a copolymer of hydroxybenzoic acid (ester) and hydroxy naphthoic acid (ester)) film) (Vecstar (registered trademark) Kurtz Co., Ltd.) CTZ-thickness 50 After bonding with µm), a microstrip line was formed so that the characteristic impedance would be 50 Ω by etching, the transmission coefficient was measured using a network analyzer HP8720C manufactured by HP, and the transmission loss at a frequency of 20 GHz was obtained. About 13-15, after attaching the surface of the ultra-thin copper layer of the copper foil with a carrier to the above-mentioned resin substrate, after peeling a carrier, copper plating is performed, and the total thickness of the ultra-thin copper layer and copper plating is 18 micrometers, The transmission loss was measured as follows: As a transmission loss evaluation at a frequency of 20 GHz, less than 3.7 dB/10 cm ◎, 3.7 dB/10 cm or more and less than 4.1 dB/10 cm were ○, 4.1 dB/10 cm or more and 5.0 It was (triangle|delta) and 5.0dB/10cm or more were made into (x) less than dB/10 cm.

(표면 조도)(Surface roughness)

－표면 조도(Rz)－-Surface roughness (Rz)-

주식회사 코사카 연구소제 접촉식 조도계 SP－11을 사용하여 JIS　B0601－1994에 준거해서 10점 평균 조도(Rz)를 표면 처리 동박의 표면 처리층을 가지는 측의 표면에 대해서 측정했다. 측정 기준 길이 0.8㎜, 평가 길이 4㎜, 절단치 0.25㎜, 전송 속도 0.1㎜/초의 조건으로 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 Rz값으로 했다. 압연 동박에 대해서는 압연 방향과 수직인 방향(TD)의 측정으로, 또는 전해 동박에 대해서는 전해 동박의 제조 장치에서의 전해 동박의 진행 방향과 수직인 방향(TD)의 측정으로, 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 각각의 샘플의 조도 값으로 했다.A 10-point average roughness (Rz) was measured for the surface having the surface-treated layer of the surface-treated copper foil in accordance with JIS #B0601-1994 using a contact roughness meter SP-11 manufactured by Kosaka Research Institute. The measurement positions were changed 10 times under the conditions of a measurement reference length of 0.8 mm, an evaluation length of 4 mm, a cut value of 0.25 mm, and a transmission speed of 0.1 mm/sec. The average value of the 10 measurements was taken as the Rz value. Change the measurement position by measuring the direction (TD) perpendicular to the rolling direction for the rolled copper foil, or by measuring the direction (TD) perpendicular to the traveling direction of the electrolytic copper foil in the electrolytic copper foil manufacturing apparatus for the electrolytic copper foil 10 Conducted once, the average value of 10 measurements was taken as the roughness value of each sample.

－제곱 평균 제곱근 높이(Rq), 최대 산 높이(Rp), 최대 골 깊이(Rv), 평균 높이(Rc), 10점 평균 조도(Rzjis) 및 산술 평균 조도(Ra)－-Square mean square root height (Rq), maximum mountain height (Rp), maximum bone depth (Rv), average height (Rc), 10-point average roughness (Rzjis) and arithmetic mean roughness (Ra)-

또한, 올림푸스사제 레이저 현미경 OLS4000으로, 표면 처리 동박의 표면 처리층을 가지는 측 표면의 제곱 평균 제곱근 높이(Rq), 최대 산 높이(Rp), 최대 골 깊이(Rv), 평균 높이(Rc), 10점 평균 조도(Rzjis) 및 산술 평균 조도(Ra)를 JIS　B0601　2001에 준거하여 측정했다. 표면 처리 동박 표면의 배율 1000배 관찰에서 평가 길이 647㎛, 절단치 제로의 조건으로, 압연 동박에 대해서는 압연 방향과 수직인 방향(TD)의 측정으로, 또는 전해 동박에 대해서는 전해 동박의 제조 장치에서의 전해 동박의 진행 방향과 수직인 방향(TD)의 측정으로, 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 각각의 조도값으로 했다. 또한, 레이저 현미경에 의한 측정 환경 온도는 23~25℃로 했다.In addition, with Olympus laser microscope OLS4000, the square root mean square height (Rq), maximum peak height (Rp), maximum bone depth (Rv), average height (Rc), 10 of the side surface having the surface treated layer of the surface-treated copper foil The point average roughness (Rzjis) and arithmetic mean roughness (Ra) were measured according to JIS 　B0601 　2001. In the observation of 1000 times magnification of the surface of the surface-treated copper foil, the evaluation length was 647 µm, the cutting value was zero, the measurement of the direction perpendicular to the rolling direction (TD) for the rolled copper foil, or the manufacturing apparatus of the electrolytic copper foil for the electrolytic copper foil. By measuring the direction (TD) perpendicular to the traveling direction of the electrolytic copper foil, the measurement positions were changed 10 times, and the average value of the 10 measurements was taken as the respective illuminance value. In addition, the measurement environment temperature by a laser microscope was made into 23-25 degreeC.

각 평가 결과를 표 1(표 1-1 및 표 1-2) 및 표 2(표 2-1 및 표 2-2)에 나타낸다.Each evaluation result is shown in Table 1 (Table 1-1 and Table 1-2) and Table 2 (Table 2-1 and Table 2-2).

[표 1-1][Table 1-1]

Figure 112018031711130-pat00004
Figure 112018031711130-pat00004

[표 1-2][Table 1-2]

Figure 112018031711130-pat00005
Figure 112018031711130-pat00005

[표 2-1][Table 2-1]

Figure 112018031711130-pat00006
Figure 112018031711130-pat00006

[표 2-2][Table 2-2]

Figure 112018031711130-pat00007
Figure 112018031711130-pat00007

표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하인 실시예 1~15에 기재된 표면 처리 동박 또는 캐리어 부착 동박은, 수지와 표면 처리 동박의 밀착성과 전송 특성이 양호했다.And the total coating weight of Co, Ni and Mo in the surface treatment layer below 1000㎍ / d㎡, the surface treatment layer is 0.4 more particles having three or more projections / ㎛ 2 or more has, tactile roughness of the surface treatment layer side The surface roughness (Rz) measured by is 1.3 µm or less, or the surface roughness (Rp) measured by the laser microscope on the surface treatment layer side is 1.59 µm or less, or the surface roughness measured by the laser microscope on the surface treatment layer side ( Rv) is 1.75 µm or less, or the surface roughness (Rzjis) measured by a laser microscope on the surface treatment layer side is 3.3 µm or less, or the surface roughness (Rc) measured by a laser microscope on the surface treatment layer side is 1.0 µm or less. Or, in Examples 1 to 15, wherein the surface roughness (Ra) measured by the laser microscope on the surface treatment layer side was 0.4 µm or less, or the surface roughness (Rq) measured by the laser microscope on the surface treatment layer side was 0.5 µm or less. The described surface-treated copper foil or copper foil with a carrier had good adhesion and transfer characteristics between the resin and the surface-treated copper foil.

도 1에, 실시예 3의 표면 처리층 표면의 현미경 관찰 사진을 나타낸다.1 shows a microscopic observation photograph of the surface of the surface treatment layer of Example 3.

도 2에, 비교예 9의 표면 처리층 표면의 현미경 관찰 사진을 나타낸다.2 shows a microscopic observation photograph of the surface of the surface treatment layer of Comparative Example 9.

또한, 본 출원은 2017년 3월 31일에 출원한 일본 특허출원 제2017-73280호에 기초하는 우선권을 주장하는 것으로, 이 일본 특허출원의 모든 내용을 본 출원에 원용한다.In addition, this application claims priority based on Japanese Patent Application No. 2017-73280 filed on March 31, 2017, and the entire contents of this Japanese patent application are incorporated in this application.

Claims (32)

동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rz) measured by a contact roughness meter on the surface treatment layer side is 1.3 µm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rp) measured by the laser microscope on the surface treatment layer side is 1.59 μm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rv) of the surface treatment layer measured by the laser microscope is 1.75 μm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer is 3.3 μm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rc) measured by the laser microscope on the surface treatment layer side is 1.0 µm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Ra) measured by the laser microscope on the surface treatment layer side is 0.4 μm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 동박과,
상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하이고,
상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.Copper Foil,
A surface treatment layer on at least one or both surfaces of the copper foil,
The total adhesion amount of Co, Ni, and Mo in the surface treatment layer is 1000 μg/dm 2 or less,
The surface treatment layer has 0.4 or more µm 2 particles having 3 or more protrusions,
The surface roughness (Rq) measured by the laser microscope on the surface treatment layer side is 0.5 μm or less,
The said projection is a surface-treated copper foil which is a convex part of the particle whose length of the convex part of a particle is 0.050 micrometers or more, and the width of the convex part of a particle is 0.220 micrometers or less. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.7개/㎛2 이상 가지는 표면 처리 동박.The method according to any one of claims 1 to 7,
The said surface treatment layer is the surface-treated copper foil which has 0.7/micrometer 2 or more of the particle|grains which have the said 3 or more processus|protrusion. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 1.0개/㎛2 이상 가지는 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface treatment layer is a surface-treated copper foil having at least 1.0 particles/µm 2 or more particles having three or more protrusions. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층은, 이하의 (10－1) 및 (10－2) 중 어느 1개 또는 2개를 만족시키는 표면 처리 동박.
(10－1) 상기 표면 처리층은 이하의 어느 1개를 만족시킨다,
·상기 3개 이상의 돌기를 가지는 입자를 0.5개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 0.6개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 0.7개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 0.8개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 0.9개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 1.0개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 1.1개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 1.2개/㎛2 이상 가진다
·상기 3개 이상의 돌기를 가지는 입자를 1.3개/㎛2 이상 가진다
(10－2) 상기 표면 처리층은 이하의 어느 1개를 만족시킨다,
·상기 3개 이상의 돌기를 가지는 입자를 50.0개/㎛2 이하 가진다
·상기 3개 이상의 돌기를 가지는 입자를 40.0개/㎛2 이하 가지는,
·상기 3개 이상의 돌기를 가지는 입자를 30.0개/㎛2 이하 가지는,
·상기 3개 이상의 돌기를 가지는 입자를 20.0개/㎛2 이하 가지는,
·상기 3개 이상의 돌기를 가지는 입자를 15.0개/㎛2 이하 가지는,
·상기 3개 이상의 돌기를 가지는 입자를 10.0개/㎛2 이하 가지는,
·상기 3개 이상의 돌기를 가지는 입자를 5.0개/㎛2 이하 가지는,The method according to any one of claims 1 to 7,
The said surface treatment layer is a surface-treated copper foil which satisfies any one or two of the following (10-1) and (10-2).
(10-1) The surface treatment layer satisfies any of the following,
· 0.5 or more µm 2 particles having 3 or more protrusions
-0.6 or more µm 2 particles having 3 or more protrusions
· 0.7 or µm 2 or more particles having 3 or more protrusions
· 0.8 or more µm 2 particles having 3 or more protrusions
· 0.9 or more µm 2 particles having 3 or more protrusions
-1.0 or more µm 2 particles having 3 or more protrusions
· 1.1 or more µm 2 particles having 3 or more protrusions
· 1.2 or more µm 2 particles having 3 or more protrusions
· 1.3 or more µm 2 particles having 3 or more protrusions
(10-2) The surface treatment layer satisfies any of the following,
· 50.0 particles/µm 2 or less particles having 3 or more protrusions
40.0 particles/µm 2 or less particles having 3 or more protrusions,
30.0 particles/µm 2 or less particles having 3 or more protrusions,
20.0 particles/µm 2 or less particles having 3 or more protrusions,
15.0 particles having 3 or more of the above-mentioned protrusions/having 2 μm or less,
-10.0 or less µm 2 particles having 3 or more protrusions,
-5.0 or less µm 2 particles having the above 3 or more projections, 제1항 내지 제7항 중 어느 한 항에 있어서,
이하의 (11－1)~(11－7) 항목 중 어느 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개를 만족시키는 표면 처리 동박.
(11－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이다
(11－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이다
(11－3) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이다
(11－4) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이다
(11－5) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이다
(11－6) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이다
(11－7) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하이다The method according to any one of claims 1 to 7,
Surface-treated copper foil which satisfies any 2 or 3 or 4 or 5 or 6 or 7 of the following (11-1) to (11-7) items.
(11-1) The surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side is 1.3 µm or less.
(11-2) The surface roughness (Rp) measured by a laser microscope on the surface treatment layer is 1.59 µm or less.
(11-3) The surface roughness (Rv) of the surface treatment layer measured by the laser microscope is 1.75 µm or less.
(11-4) The surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer side is 3.3 µm or less.
(11-5) The surface roughness (Rc) measured by a laser microscope on the surface treatment layer side is 1.0 µm or less.
(11-6) The surface roughness (Ra) measured by a laser microscope on the surface treatment layer side is 0.4 µm or less.
(11-7) The surface roughness (Rq) measured by a laser microscope on the surface treatment layer is 0.5 µm or less. 제11항에 있어서,
이하의 (12－1)~(12－7) 항목 중 어느 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개를 만족시키는 표면 처리 동박.
(12－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의
(12－1－1) 및 (12－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－1－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.30㎛ 이하이다,
·1.2㎛ 이하이다,
·1.1㎛ 이하이다,
·1.10㎛ 이하이다,
·1.0㎛ 이하이다,
·1.00㎛ 이하이다,
(12－1－2) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다
·0.02㎛ 이상이다
·0.60㎛ 이상이다
·0.65㎛ 이상이다
·0.70㎛ 이상이다
·0.75㎛ 이상이다
·0.80㎛ 이상이다
·0.85㎛ 이상이다
·0.89㎛ 이상이다
(12－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 (12－2－1) 및 (12－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－2－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 어느 1개를 만족시킨다,
·1.49㎛ 이하이다
·1.39㎛ 이하이다
·1.29㎛ 이하이다
·1.09㎛ 이하이다
(12－2－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다
·0.02㎛ 이상이다
·0.70㎛ 이상이다
·0.75㎛ 이상이다
·0.80㎛ 이상이다
(12－3) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 (12－3－1) 및 (12－3－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－3－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 어느 1개를 만족시킨다,
·1.65㎛ 이하이다
·1.55㎛ 이하이다
·1.50㎛ 이하이다
·1.45㎛ 이하이다
·1.30㎛ 이하이다
(12－3－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다
·0.02㎛ 이상이다
·0.98㎛ 이상이다
(12－4) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 (12－4－1) 및 (12－4－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－4－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 어느 1개를 만족시킨다,
·3.30㎛ 이하이다
·3.2㎛ 이하이다
·3.1㎛ 이하이다
·3.0㎛ 이하이다
·2.20㎛ 이하이다
·2.10㎛ 이하이다
(12－4－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상
·0.02㎛ 이상이다
·1.00㎛ 이상이다
·1.10㎛ 이상이다
·1.20㎛ 이상이다
·1.30㎛ 이상이다
·1.40㎛ 이상이다
·1.50㎛ 이상이다
·1.60㎛ 이상이다
·1.70㎛ 이상이다
(12－5) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 (12－5－1) 및 (12－5－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－5－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 어느 1개를 만족시킨다,
·1.00㎛ 이하이다,
·0.9㎛ 이하이다,
·0.90㎛ 이하이다,
·0.85㎛ 이하이다,
·0.8㎛ 이하이다,
·0.7㎛ 이하이다,
·0.70㎛ 이하로 ,
(12－5－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다
·0.02㎛ 이상이다
·0.50㎛ 이상이다
·0.55㎛ 이상이다
·0.60㎛ 이상이다
(12－6) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 (12－6－1) 및 (12－6－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－6－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 어느 1개를 만족시킨다,
·0.40㎛ 이하이다,
·0.39㎛ 이하이다,
·0.38㎛ 이하이다,
·0.37㎛ 이하이다,
·0.30㎛ 이하이다,
·0.28㎛ 이하이다,
·0.26㎛ 이하이다,
·0.24㎛ 이하이다,
·0.23㎛ 이하이다,
·0.22㎛ 이하이다,
(12－6－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다
·0.02㎛ 이상이다
·0.20㎛ 이상이다
·0.21㎛ 이상이다
(12－7) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 (12－7－1) 및 (12－7－2) 중 어느 1개 또는 2개를 만족시킨다,
(12－7－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 어느 1개를 만족시킨다,
·0.50㎛ 이하이다,
·0.49㎛ 이하이다,
·0.48㎛ 이하이다,
·0.47㎛ 이하이다,
·0.34㎛ 이하이다,
·0.33㎛ 이하이다,
(12－7－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다,
·0.02㎛ 이상이다,
·0.25㎛ 이상이다,
·0.26㎛ 이상이다,
·0.27㎛ 이상이다,
·0.28㎛ 이상이다,
·0.29㎛ 이상이다,
·0.30㎛ 이상이다.The method of claim 11,
Surface-treated copper foil which satisfies any one or two or three or four or five or six or seven of the following (12-1) to (12-7) items.
(12-1) The surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side is
Any one or two of (12-1-1) and (12-1-1) is satisfied.
(12-1-1) The surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side satisfies any of the following,
· 1.30㎛ or less,
·1.2㎛ or less,
·1.1㎛ or less,
·1.10㎛ or less,
·1.0㎛ or less,
1.00 μm or less,
(12-1-2) The surface roughness (Rz) measured by the contact roughness meter on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
It is more than 0.60㎛
It is more than 0.65㎛
It is more than 0.70㎛
·0.75㎛ or more
It is more than 0.80㎛
It is more than 0.85㎛
・0.89㎛ or more
(12-2) The surface roughness (Rp) measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-2-1) and (12-2-2),
(12-2-1) The surface roughness (Rp) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·1.49㎛ or less
·1.39㎛ or less
·1.29㎛ or less
·1.09㎛ or less
(12-2) The surface roughness (Rp) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
It is more than 0.70㎛
·0.75㎛ or more
It is more than 0.80㎛
(12-3) The surface roughness (Rv) measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-3-1) and (12-3-2),
(12-3-1) The surface roughness (Rv) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·1.65㎛ or less
·1.55㎛ or less
·1.50㎛ or less
·1.45㎛ or less
·1.30㎛ or less
(12-3-2) The surface roughness (Rv) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
・0.98㎛ or more
(12-4) The surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-4-1) and (12-4-2),
(12-4-1) The surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·3.30㎛ or less
·3.2㎛ or less
·3.1㎛ or less
·3.0 μm or less
·2.20㎛ or less
·2.10㎛ or less
(12-4) The surface roughness (Rzjis) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
1.00㎛ or more
・1.10㎛ or more
It is more than 1.20㎛
It is more than 1.30㎛
It is more than 1.40㎛
·1.50㎛ or more
・1.60㎛ or more
It is more than 1.70㎛
(12-5) The surface roughness (Rc) measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-5-1) and (12-5-2),
(12-5-1) The surface roughness (Rc) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
1.00 μm or less,
Less than 0.9㎛,
-0.90 µm or less,
0.85 µm or less,
0.8 μm or less,
·0.7㎛ or less,
·0.70㎛ or less,
(12-5-2) The surface roughness (Rc) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
·0.50㎛ or more
·0.55㎛ or more
It is more than 0.60㎛
(12-6) The surface roughness Ra measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-6-1) and (12-6-2),
(12-6-1) The surface roughness Ra measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.40㎛ or less,
-0.39 µm or less,
-0.38 µm or less,
· 0.37㎛ or less,
-0.30 µm or less,
0.28 µm or less,
0.26 µm or less,
·0.24㎛ or less,
·0.23㎛ or less,
·0.22㎛ or less,
(12-6-2) The surface roughness Ra measured by the laser microscope on the surface treatment layer side satisfies any of the following,
·0.01㎛ or more
·0.02㎛ or more
It is more than 0.20㎛
·0.21㎛ or more
(12-7) The surface roughness (Rq) measured by the laser microscope on the surface treatment layer side satisfies any one or two of the following (12-7-1) and (12-7-2),
(12-7-1) The surface roughness (Rq) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
0.50 µm or less,
·0.49㎛ or less,
·0.48㎛ or less,
·0.47㎛ or less,
· 0.34㎛ or less,
·0.33㎛ or less,
(12-7-2) The surface roughness (Rq) measured by the laser microscope on the surface treatment layer side satisfies any of the following,
・0.01㎛ or more,
It is more than 0.02㎛,
·0.25㎛ or more,
0.26 µm or more,
0.27 µm or more,
It is more than 0.28㎛,
· 0.29㎛ or more,
It is 0.30 µm or more. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 800㎍/d㎡ 이하인 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface-treated copper foil whose total adhesion amount of Co, Ni, and Mo in the said surface treatment layer is 800 micrograms/dm or less. 제13항에 있어서,
상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.The method of claim 13,
The surface-treated copper foil whose total adhesion amount of Co, Ni, and Mo in the said surface treatment layer is 600 micrograms/dm<2> or less. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층에서의 Co의 부착량이 400㎍/d㎡ 이하인 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface-treated copper foil whose adhesion amount of Co in the said surface treatment layer is 400 micrograms/dm<2> or less. 제15항에 있어서,
상기 표면 처리층에서의 Co의 부착량이 320㎍/d㎡ 이하인 표면 처리 동박.The method of claim 15,
The surface-treated copper foil whose adhesion amount of Co in the said surface treatment layer is 320 microgram/dm<2> or less. 제16항에 있어서,
상기 표면 처리층에서의 Co의 부착량이 240㎍/d㎡ 이하인 표면 처리 동박.The method of claim 16,
The surface-treated copper foil whose adhesion amount of Co in the said surface treatment layer is 240 micrograms/dm<2> or less. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층에서의 Ni의 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface-treated copper foil whose adhesion amount of Ni in the said surface treatment layer is 600 micrograms/dm<2> or less. 제18항에 있어서,
상기 표면 처리층에서의 Ni의 부착량이 480㎍/d㎡ 이하인 표면 처리 동박.The method of claim 18,
The surface-treated copper foil whose Ni adhesion amount in the said surface treatment layer is 480 microgram/dm<2> or less. 제19항에 있어서,
상기 표면 처리층에서의 Ni의 부착량이 360㎍/d㎡ 이하인 표면 처리 동박.The method of claim 19,
The surface-treated copper foil whose adhesion amount of Ni in the said surface treatment layer is 360 microgram/dm<2> or less. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층에서의 Mo의 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface-treated copper foil whose adhesion amount of Mo in the said surface treatment layer is 600 micrograms/dm<2> or less. 제21항에 있어서,
상기 표면 처리층에서의 Mo의 부착량이 480㎍/d㎡ 이하인 표면 처리 동박.The method of claim 21,
The surface-treated copper foil in which the adhesion amount of Mo in the surface treatment layer is 480 µg/dm 2 or less. 제22항에 있어서,
상기 표면 처리층에서의 Mo의 부착량이 360㎍/d㎡ 이하인 표면 처리 동박.The method of claim 22,
The surface-treated copper foil in which the adhesion amount of Mo in the surface treatment layer is 360 µg/dm 2 or less. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층이 조화 처리층을 포함하는 표면 처리 동박.The method according to any one of claims 1 to 7,
The surface-treated copper foil in which the said surface treatment layer contains a roughening process layer. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 표면 처리층상에 수지층을 구비하는 표면 처리 동박.The method according to any one of claims 1 to 7,
A surface-treated copper foil provided with a resin layer on the surface-treated layer. 제1항 내지 제7항 중 어느 한 항에 있어서,
1GHz 이상의 고주파 회로 기판용인 표면 처리 동박.The method according to any one of claims 1 to 7,
Surface-treated copper foil for high-frequency circuit boards of 1 GHz or higher. 캐리어, 중간층, 극박 구리층을 이 순서대로 가지고,
상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박.The carrier, the middle layer, and the ultra-thin copper layer in this order,
The copper foil with a carrier in which the said ultra-thin copper layer is the surface-treated copper foil in any one of Claims 1-7. 이하의 (28－1) 또는 (28－2)의 어느 1개로 수지 기판을 가지는 적층판.
(28－1) 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박
(28－2) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박A laminated board having a resin substrate in any one of the following (28-1) or (28-2).
(28-1) The surface-treated copper foil according to any one of items 1 to 7
(28-2) A copper foil with a carrier having a carrier, an intermediate layer, and an ultra-thin copper layer, wherein the ultra-thin copper layer is the surface-treated copper foil according to any one of claims 1 to 7. 이하의 (29－1) 또는 (29－2)의 어느 1개를 이용한 프린트 배선판의 제조 방법.
(29－1) 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박
(29－2) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박The manufacturing method of a printed wiring board using either of the following (29-1) or (29-2).
(29-1) The surface-treated copper foil according to any one of items 1 to 7
(29-2) A copper foil with a carrier having a carrier, an intermediate layer, and an ultra-thin copper layer, wherein the ultra-thin copper layer is the surface-treated copper foil according to any one of claims 1 to 7. 제29항에 기재된 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법.A method for manufacturing an electronic device using a printed wiring board manufactured by the method according to claim 29. 제27항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고,
그 후, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.A process for preparing the copper foil with a carrier according to claim 27 and an insulating substrate,
The step of laminating the copper foil with a carrier and an insulating substrate,
After laminating the copper foil with a carrier and an insulating substrate, a copper-clad laminate is formed through a process of removing the carrier of the copper foil with a carrier,
Thereafter, a method of manufacturing a printed wiring board comprising a step of forming a circuit according to any one of a semi-additive method, a subtractive method, a partial additive method, or a modified semi-additive method. 제27항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.A step of forming a circuit on the ultra-thin copper layer side surface or the carrier side surface of the copper foil with a carrier according to claim 27,
Forming a resin layer on the ultra-thin copper layer side surface or the carrier side surface of the copper foil with the carrier so that the circuit is buried,
Forming a circuit on the resin layer,
After forming a circuit on the resin layer, the step of peeling the carrier or the ultra-thin copper layer, and
After the carrier or the ultra-thin copper layer is peeled, the step of exposing the circuit buried in the resin layer formed on the ultra-thin copper layer-side surface or the carrier-side surface by removing the ultra-thin copper layer or the carrier is performed. The manufacturing method of the printed wiring board containing.
KR1020180037010A 2017-03-31 2018-03-30 Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board KR102126613B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017073280 2017-03-31
JPJP-P-2017-073280 2017-03-31

Publications (2)

Publication Number Publication Date
KR20180111671A KR20180111671A (en) 2018-10-11
KR102126613B1 true KR102126613B1 (en) 2020-06-24

Family

ID=63671135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037010A KR102126613B1 (en) 2017-03-31 2018-03-30 Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board

Country Status (6)

Country Link
US (1) US20180288867A1 (en)
JP (1) JP7055049B2 (en)
KR (1) KR102126613B1 (en)
CN (1) CN108696986B (en)
PH (1) PH12018000096A1 (en)
TW (1) TWI699459B (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992840B1 (en) * 2017-06-20 2019-06-27 케이씨에프테크놀로지스 주식회사 Copper foil with minimized bagginess and tear, electrode comprisng the same, secondary battery comprising the same and method for manufacturing the same
US11375624B2 (en) 2018-04-27 2022-06-28 Jx Nippon Mining & Metals Corporation Surface treated copper foil, copper clad laminate, and printed circuit board
JP6816193B2 (en) 2019-03-26 2021-01-20 古河電気工業株式会社 Surface-treated copper foil, and copper-clad laminates and printed wiring boards using this
JP6827083B2 (en) * 2019-03-29 2021-02-10 古河電気工業株式会社 Surface-treated copper foil, copper-clad laminate, and printed wiring board
CN113677532A (en) * 2019-04-16 2021-11-19 Ａｇｃ株式会社 Laminate, method for manufacturing printed circuit board, and antenna
TWM593711U (en) * 2019-06-12 2020-04-11 金居開發股份有限公司 Advanced reverse electrolytic copper foil and copper foil substrate thereof
TWM608774U (en) * 2019-06-19 2021-03-11 金居開發股份有限公司 Advanced reverse-treated electrodeposited copper foil and copper clad laminate using the same
JP2021021137A (en) 2019-06-19 2021-02-18 金居開發股▲分▼有限公司 Advanced treated electrodeposited copper foil having long and island-shaped structures and copper clad laminate using the same
TWI740515B (en) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 Liquid crystal polymer film and laminate comprising the same
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same
KR102517417B1 (en) * 2021-07-09 2023-04-03 주식회사 다이브 Copper foil for semiconductor and maunfacturing method thereof
KR20240051952A (en) * 2021-08-30 2024-04-22 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 Laminate of resin layer and metal layer and method of manufacturing same
CN115023058B (en) * 2022-06-20 2023-04-18 清华大学深圳国际研究生院 Method for transferring high-precision circuit to flexible stretchable substrate
CN115038237B (en) * 2022-08-11 2022-11-22 广州方邦电子股份有限公司 Metal foil, copper-clad laminated plate and printed circuit board

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS474025Y1 (en) 1968-06-20 1972-02-12
JP3518992B2 (en) * 1998-06-05 2004-04-12 ソニーケミカル株式会社 Flexible printed wiring board
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100899588B1 (en) * 2000-10-26 2009-05-27 오우크-미츠이, 인크 . Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
JP3590784B2 (en) * 2001-08-02 2004-11-17 株式会社巴川製紙所 Copper clad board for printed circuit board using fluororesin fiber paper and method for producing the same
JP4379854B2 (en) * 2001-10-30 2009-12-09 日鉱金属株式会社 Surface treated copper foil
JP4161304B2 (en) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 Metal foil for high frequency circuits
JP2004244656A (en) 2003-02-12 2004-09-02 Furukawa Techno Research Kk Copper foil which can deal with high-frequency application and method for manufacturing the same
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP4833556B2 (en) * 2004-02-06 2011-12-07 古河電気工業株式会社 Surface treated copper foil
WO2006068291A1 (en) * 2004-12-21 2006-06-29 Teijin Limited Electric double layer capacitor
JP4609850B2 (en) * 2005-08-01 2011-01-12 古河電気工業株式会社 Multilayer circuit board
KR101722430B1 (en) * 2009-07-24 2017-04-03 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Regin composite electrolytic copper foil, copper clad laminate and printed wiring board
JP5299260B2 (en) * 2009-12-24 2013-09-25 信越化学工業株式会社 Method for surface treatment of solid material
WO2011138876A1 (en) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 Copper foil for printed circuit
JP5576514B2 (en) * 2013-01-11 2014-08-20 Ｊｘ日鉱日石金属株式会社 Surface-treated copper foil, laminated board, printed wiring board and printed circuit board
JP6425401B2 (en) * 2013-04-26 2018-11-21 Ｊｘ金属株式会社 Copper foil for high frequency circuit, copper clad laminate for high frequency circuit, printed wiring board for high frequency circuit, copper foil with carrier for high frequency circuit, electronic device, and method of manufacturing printed wiring board
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP5710737B1 (en) * 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 Surface-treated copper foil, laminated board, printed wiring board, printed circuit board, and electronic equipment
TWI616122B (en) * 2014-05-28 2018-02-21 Jx Nippon Mining & Metals Corp Surface-treated copper foil, copper foil with carrier, laminated body, printed wiring board, electronic device, method for producing surface-treated copper foil, and method for producing printed wiring board
TWI593548B (en) * 2015-01-09 2017-08-01 Jx Nippon Mining & Metals Corp Attached to the metal substrate
KR101942621B1 (en) * 2015-02-06 2019-01-25 제이엑스금속주식회사 Copper foil with carrier, laminate, printed circuit board, electronic device and method of manufacturing printed circuit board
JP6473028B2 (en) * 2015-03-31 2019-02-20 日鉄ケミカル＆マテリアル株式会社 Copper-clad laminate, printed wiring board and method of using the same

Also Published As

Publication number Publication date
CN108696986A (en) 2018-10-23
CN108696986B (en) 2021-01-01
PH12018000096A1 (en) 2019-02-18
KR20180111671A (en) 2018-10-11
JP7055049B2 (en) 2022-04-15
JP2018172790A (en) 2018-11-08
TWI699459B (en) 2020-07-21
US20180288867A1 (en) 2018-10-04
TW201837243A (en) 2018-10-16

Similar Documents

Publication Publication Date Title
KR102126613B1 (en) Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP5885790B2 (en) Surface treated copper foil and laminated board using the same, copper foil with carrier, printed wiring board, electronic device, method for manufacturing electronic device, and method for manufacturing printed wiring board
JP5885791B2 (en) Surface-treated copper foil and laminate using the same, copper foil with carrier, copper foil, printed wiring board, electronic device, method for manufacturing electronic device, and method for manufacturing printed wiring board
KR20160090255A (en) Copper foil with carrier, laminate, printed circuit board and method of manufacturing printed circuit board
JP2015148011A (en) Surface treated copper foil, laminate using the same, printed wiring board, electronic apparatus and method for manufacturing printed wiring board
JP5855259B2 (en) Surface-treated copper foil and laminate using the same
JP6343204B2 (en) Surface-treated copper foil and copper foil with carrier using the same, laminated board, printed wiring board, electronic device, and method for producing printed wiring board
KR20180064992A (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP2023037628A (en) Surface-treated copper foil, copper foil with carrier, laminate, method for producing printed wiring board, and method for producing electronic device
JP5758033B2 (en) Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for manufacturing printed wiring board
WO2014073694A1 (en) Surface-treated copper foil and laminate using same, copper-clad laminate, printed circuit board, and electronic device
JP5746402B2 (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP7033905B2 (en) Manufacturing method of surface-treated copper foil, copper foil with carrier, laminate, printed wiring board and manufacturing method of electronic equipment
WO2014038718A1 (en) Surface-treated copper foil and laminate using same, copper-clad laminated board, printed circuit board, and electronic device
JP5758034B2 (en) Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP6343205B2 (en) Copper foil with carrier and laminate manufacturing method using the same, printed wiring board, electronic device, printed wiring board manufacturing method, and electronic device manufacturing method
WO2014109396A1 (en) Surface treated copper foil, laminate board, copper foil with carrier, printed wiring board, printed circuit board, electronic device, and method for production of printed wiring board
JP2015061757A (en) Copper foil with carrier and laminated board, printed wiring board and electronic device using same, as well as method for producing printed wiring board
JP2016145390A (en) Copper foil with carrier, laminate, printed wiring board and method for producing printed wiring board
JP7002200B2 (en) Manufacturing method of surface-treated copper foil, copper foil with carrier, laminate, printed wiring board and manufacturing method of electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant