KR102121341B1 - Method of manufacturing display substrate - Google Patents
Method of manufacturing display substrate Download PDFInfo
- Publication number
- KR102121341B1 KR102121341B1 KR1020190157383A KR20190157383A KR102121341B1 KR 102121341 B1 KR102121341 B1 KR 102121341B1 KR 1020190157383 A KR1020190157383 A KR 1020190157383A KR 20190157383 A KR20190157383 A KR 20190157383A KR 102121341 B1 KR102121341 B1 KR 102121341B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact hole
- region
- transmission portion
- organic insulating
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims description 139
- 238000002161 passivation Methods 0.000 claims description 39
- 230000000903 blocking effect Effects 0.000 claims description 35
- 238000002834 transmittance Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 44
- 239000004065 semiconductor Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
- G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
표시 기판의 제조 방법은 베이스 기판 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 상에 제2 도전층을 형성하는 단계, 상기 제1 및 제2 도전층 상에 유기 절연막을 형성하는 단계, 상기 유기 절연막 및 상기 제1 절연막을 통해 상기 제1 도전층을 노출하는 제1 콘택홀 및 상기 유기 절연막을 통해 상기 제2 도전층을 노출하는 제2 콘택홀을 형성하는 단계, 및 상기 유기 절연막 상에 상기 제1 콘택홀을 통해 상기 제1 도전층과 전기적으로 연결되고, 상기 제2 콘택홀을 통해 상기 제2 도전층과 전기적으로 연결되는 도전 전극을 형성하는 단계를 포함한다. 상기 제1 콘택홀에서 상기 제1 도전층과 상기 도전 전극이 접하는 면적의 크기는 상기 제2 콘택홀에서 상기 제2 도전층과 상기 도전 전극이 접하는 면적의 크기보다 같다. A method of manufacturing a display substrate includes forming a first conductive layer on a base substrate, forming a first insulating layer on the first conductive layer, forming a second conductive layer on the first insulating layer, and Forming an organic insulating layer on the first and second conductive layers, a first contact hole exposing the first conductive layer through the organic insulating layer and the first insulating layer, and the second conductive layer through the organic insulating layer Forming a second contact hole to be exposed, and being electrically connected to the first conductive layer through the first contact hole on the organic insulating layer, and being electrically connected to the second conductive layer through the second contact hole And forming a conductive electrode to be connected. The size of the area where the first conductive layer contacts the conductive electrode in the first contact hole is the same as the size of the area where the second conductive layer contacts the conductive electrode in the second contact hole.
Description
본 발명은 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 표시 기판의 제조에 이용되는 노광 마스크를 이용한 표시 기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a display substrate, and more particularly, to a method for manufacturing a display substrate using an exposure mask used for manufacturing the display substrate.
표시 기판과 같은 기판은 베이스 기판, 상기 베이스 기판 상에 형성된 게이트층, 상기 게이트층에 상의 일부에 형성된 소스/드레인층, 및 상기 게이트층 및 상기 소스/드레인층 상에 형성된 유기 절연막을 포함한다.A substrate such as a display substrate includes a base substrate, a gate layer formed on the base substrate, a source/drain layer formed on a portion of the gate layer, and an organic insulating layer formed on the gate layer and the source/drain layer.
최근에는, 상기 표시 기판에 포함된 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 상기 표시 기판의 주변 영역에 형성한다. 즉, 상기 게이트 라인에 상기 게이트 신호를 출력하는 아몰퍼스 실리콘 게이트(Amorphous Silicon Gate: ASG)가 상기 표시 기판에 형성된다.Recently, a gate driver for outputting a gate signal to a gate line included in the display substrate is formed in a peripheral region of the display substrate. That is, an amorphous silicon gate (ASG) for outputting the gate signal to the gate line is formed on the display substrate.
상기 표시 기판에 형성된 상기 게이트 구동부는 복수의 스테이지들을 포함하고, 각각의 상기 스테이지들은 복수의 박막 트랜지스터들을 포함하며, 상기 박막 트랜지스터들 중에 적어도 하나의 박막 트랜지스터에 포함된 게이트 전극 및 소스 전극 또는 드레인 전극은 전기적으로 연결된다. 즉, 상기 게이트층 및 상기 소스/드레인층이 연결된다.The gate driver formed on the display substrate includes a plurality of stages, each of the stages includes a plurality of thin film transistors, and a gate electrode and a source electrode or a drain electrode included in at least one of the thin film transistors Are electrically connected. That is, the gate layer and the source/drain layer are connected.
상기 소스/드레인층 및 상기 게이트층을 전기적으로 연결하기 위해, 상기유기 절연층을 노광하여 상기 유기 절연층에 상기 소스/드레인층을 노출하는 제1 콘택홀을 형성하고 상기 게이트층을 노출하는 제2 콘택홀을 형성한다.In order to electrically connect the source/drain layer and the gate layer, an organic insulating layer is exposed to form a first contact hole exposing the source/drain layer in the organic insulating layer and exposing the gate layer. 2 Form a contact hole.
하지만, 상기 소스/드레인층 상에 배치된 상기 유기 절연층의 두께보다 상기 게이트층 상에 배치된 상기 유기 절연층의 두께가 더 두껍다. 그러므로, 상기 유기 절연막을 노광하는 과정에서 상기 게이트층이 노출되지 않을 수 있고, 이에 따라, 상기 기판의 불량이 발생하는 문제점이 있다.However, the thickness of the organic insulating layer disposed on the gate layer is greater than that of the organic insulating layer disposed on the source/drain layer. Therefore, the gate layer may not be exposed in the process of exposing the organic insulating layer, and accordingly, there is a problem in that the substrate is defective.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 기판의 불량을 감소시킬 수 있는 표시 기판을 제공하는 것이다. Accordingly, the technical problem of the present invention has been devised in this regard, and an object of the present invention is to provide a display substrate capable of reducing defects in the substrate.
본 발명의 다른 목적은 노광 마스크 및 상기 노광 마스크를 이용한 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide an exposure mask and a method for manufacturing a substrate using the exposure mask.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 노광 마스크는 제1 투과부, 제2 투과부 및 차단부를 포함한다. 상기 제1 투과부는 게이트층 및 상기 게이트층 상에 형성된 소스/드레인층이 배치되는 제1 영역 상에 배치되고, 상기 소스/드레인층 상에 형성된 유기 절연막에 상기 소스/드레인층을 노출하는 제1 콘택홀을 형성하기 위해 광의 제1 에너지를 투과한다. 상기 제2 투과부는 상기 게이트층이 상기 소스/드레인층에 의해 노출되는 제2 영역 상에 배치되고, 상기 게이트층 상에 형성된 상기 유기 절연막에 상기 게이트층을 노출하며 상기 제1 콘택홀의 크기보다 크거나 같은 크기를 가지는 제2 콘택홀을 형성하기 위해 상기 광의 상기 제1 에너지보다 큰 상기 광의 제2 에너지를 투과한다. 상기 차단부는 상기 제1 영역 및 상기 제2 영역 경계 상에 배치되고, 상기 광을 차단한다.An exposure mask according to an embodiment for realizing the above object of the present invention includes a first transmission portion, a second transmission portion and a blocking portion. The first transmissive portion is disposed on a first region where a gate layer and a source/drain layer formed on the gate layer are disposed, and a first exposing the source/drain layer to an organic insulating layer formed on the source/drain layer. The first energy of light is transmitted to form a contact hole. The second transmission portion is disposed on a second region where the gate layer is exposed by the source/drain layer, exposes the gate layer to the organic insulating layer formed on the gate layer, and is larger than the size of the first contact hole. In order to form a second contact hole having the same size, the second energy of the light greater than the first energy of the light is transmitted. The blocking portion is disposed on the boundary between the first region and the second region, and blocks the light.
본 발명의 일 실시예에서, 상기 제1 영역 및 상기 제2 영역이 배치되는 방향으로, 상기 제1 투과부는 제1 길이를 가질 수 있고, 상기 제2 투과부는 상기 제1 길이보다 긴 제2 길이를 가질 수 있다.In an embodiment of the present invention, in a direction in which the first region and the second region are disposed, the first transmission portion may have a first length, and the second transmission portion may have a second length longer than the first length. Can have
본 발명의 일 실시예에서, 상기 제1 투과부는 제1 면적을 가질 수 있고, 상기 제2 투과부는 상기 제1 면적보다 큰 제2 면적을 가질 수 있다.In one embodiment of the present invention, the first transmission portion may have a first area, and the second transmission portion may have a second area larger than the first area.
본 발명의 일 실시예에서, 상기 제1 투과부의 제1 투과율 및 상기 제2 투과부의 제2 투과율은 서로 동일할 수 있다.In one embodiment of the present invention, the first transmittance of the first transmission portion and the second transmittance of the second transmission portion may be the same.
본 발명의 일 실시예에서, 상기 제1 투과부는 제1 투과율을 가지는 제1 반투과막을 포함할 수 있다.In one embodiment of the present invention, the first transmissive portion may include a first semi-transmissive film having a first transmittance.
본 발명의 일 실시예에서, 상기 제2 투과부는 상기 제1 투과율보다 높은 제2 투과율을 가지는 제2 반투과막을 포함할 수 있다.In one embodiment of the invention, the second transmission portion may include a second semi-transmissive film having a second transmittance higher than the first transmittance.
본 발명의 일 실시예에서, 각각의 상기 제1 투과부 및 상기 제2 투과부는 슬릿을 포함할 수 있다.In one embodiment of the present invention, each of the first transmission portion and the second transmission portion may include a slit.
본 발명의 일 실시예에서, 상기 제2 투과부에 포함된 상기 슬릿의 개수는 상기 제1 투과부에 포함된 상기 슬릿의 개수보다 많을 수 있다.In one embodiment of the present invention, the number of slits included in the second transmission portion may be greater than the number of slits included in the first transmission portion.
본 발명의 일 실시예에서, 상기 제1 투과부는 제1 투과율을 가지는 제1 반투과막을 포함할 수 있다.In one embodiment of the present invention, the first transmissive portion may include a first semi-transmissive film having a first transmittance.
본 발명의 일 실시예에서, 상기 제2 투과부는 상기 제1 투과율보다 높은 제2 투과율을가지는 제2 반투과막을 포함할 수 있다.In one embodiment of the present invention, the second transmission portion may include a second semi-transmissive film having a second transmittance higher than the first transmittance.
본 발명의 일 실시예에서, 상기 제1 영역 및 상기 제2 영역이 배치되는 방향으로, 상기 제1 투과부의 제1 길이 및 상기 제2 투과부의 제2 길이는 서로 동일할 수 있다.In an embodiment of the present invention, in a direction in which the first region and the second region are disposed, the first length of the first transmission portion and the second length of the second transmission portion may be the same.
본 발명의 일 실시예에서, 상기 제1 투과부의 제1 면적 및 상기 제2 투과부의 제2 면적은 서로 동일할 수 있다.In one embodiment of the present invention, the first area of the first transmission portion and the second area of the second transmission portion may be the same.
본 발명의 일 실시예에서, 각각의 상기 제1 투과부 및 상기 제2 투과부는 슬릿을 포함할 수 있다.In one embodiment of the present invention, each of the first transmission portion and the second transmission portion may include a slit.
본 발명의 일 실시예에서, 상기 제2 콘택홀에서 상기 게이트층과 접하는 부분의 크기는 상기 제1 콘택홀에서 상기 소스/드레인층과 접하는 부분의 크기보다 크거나 같을 수 있다.In one embodiment of the present invention, the size of the portion contacting the gate layer in the second contact hole may be greater than or equal to the size of a portion contacting the source/drain layer in the first contact hole.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 기판의 제조 방법에서, 제1 영역 및 제2 영역을 포함하는 베이스 기판 상에 게이트층이 형성된다. 상기 게이트층 상에 게이트 절연막이 형성된다. 상기 제1 영역의 상기 게이트 절연막 상에 반도체층이 형성된다. 상기 반도체층 상에 소스/드레인층이 형성된다. 상기 제1 영역의 상기 소스/드레인층 상 및 상기 제2 영역의 상기 게이트 절연막 상에 유기 절연막이 형성된다. 상기 제1 영역 상에 광의 제1 에너지가 투과하는 제1 투과부가 배치되고, 상기 제2 영역 상에 상기 광의 상기 제1 에너지보다 큰 상기 광의 제2 에너지가 투과하는 제2 투과부가 배치되며, 상기 제1 영역 및 상기 제2 영역의 경계 상에 상기 광을 차단하는 차단부가 배치되도록 노광 마스크가 배치된다. 상기 노광 마스크를 통해 상기 광이 상기 유기 절연막으로 인가되어, 상기 제1 영역에 상기 소스/드레인층을 노출하는 제1 콘택홀 및 상기 제2 영역에 상기 게이트층을 노출하며 상기 제1 콘택홀의 크기보다 큰 크기를 가지는 제2 콘택홀이 형성된다. 상기 유기 절연층 상에, 상기 제1 콘택홀 및 상기 제2 콘택홀을 통해 상기 소스/드레인층 및 상기 게이트층을 전기적으로 연결하는 도전 전극이 형성된다.In a method of manufacturing a substrate according to another embodiment for realizing the object of the present invention described above, a gate layer is formed on a base substrate including a first region and a second region. A gate insulating film is formed on the gate layer. A semiconductor layer is formed on the gate insulating layer in the first region. A source/drain layer is formed on the semiconductor layer. An organic insulating layer is formed on the source/drain layer in the first region and on the gate insulating layer in the second region. A first transmission portion through which the first energy of light is transmitted is disposed on the first region, and a second transmission portion through which the second energy of the light greater than the first energy of the light is transmitted is disposed on the second region, wherein An exposure mask is disposed on a boundary between the first region and the second region so that a blocking portion blocking the light is disposed. The first contact hole exposing the source/drain layer to the first region and the gate layer exposed to the second region by applying the light to the organic insulating layer through the exposure mask, and the size of the first contact hole A second contact hole having a larger size is formed. A conductive electrode electrically connecting the source/drain layer and the gate layer through the first contact hole and the second contact hole is formed on the organic insulating layer.
본 발명의 일 실시예에서, 상기 제1 영역 및 상기 제2 영역이 배치되는 방향으로, 상기 제1 투과부는 제1 길이를 가지고, 상기 제2 투과부는 상기 제1 길이보다 긴 제2 길이를 가질 수 있다.In one embodiment of the present invention, in a direction in which the first region and the second region are disposed, the first transmission portion has a first length, and the second transmission portion has a second length longer than the first length. Can be.
본 발명의 일 실시예에서, 상기 제1 투과부는 제1 면적을 가지고, 상기 제2 투과부는 상기 제1 면적보다 큰 제2 면적을 가질 수 있다.In one embodiment of the present invention, the first transmission portion may have a first area, and the second transmission portion may have a second area larger than the first area.
본 발명의 일 실시예에서, 상기 제1 투과부는 제1 투과율을 가지는 제1 반투과막을 포함하고, 상기 제2 투과부는 상기 제1 투과율보다 높은 제2 투과율을 가지는 제2 반투과막을 포함할 수 있다.In one embodiment of the present invention, the first transmission portion may include a first semi-transmissive layer having a first transmittance, and the second transmission portion may include a second semi-transmissive layer having a second transmittance higher than the first transmittance. have.
본 발명의 일 실시예에서, 상기 제1 투과부의 제1 면적 및 상기 제2 투과부의 제2 면적은 서로 동일할 수 있다.In one embodiment of the present invention, the first area of the first transmission portion and the second area of the second transmission portion may be the same.
본 발명의 일 실시예에서, 상기 게이트층은 상기 베이스 기판 상에 배치되어 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부에 포함된 박막 트랜지스터의 게이트 전극일 수 있고, 상기 소스/드레인층은 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극일 수 있으며, 상기 도전 전극은 상기 게이트 전극 및 상기 소스 전극 또는 상기 드레인 전극을 전기적으로 연결하는 브릿지 전극일 수 있다.In one embodiment of the present invention, the gate layer may be a gate electrode of a thin film transistor disposed on the base substrate and included in a gate driver outputting a gate signal to a gate line, and the source/drain layer is the thin film transistor May be a source electrode or a drain electrode, and the conductive electrode may be a bridge electrode electrically connecting the gate electrode and the source electrode or the drain electrode.
본 발명의 일 실시예에서, 상기 게이트층은 게이트 패드일 수 있고, 상기 소스/드레인층은 데이터 패드일 수 있으며, 상기 도전 전극은 상기 게이트 패드 및 상기 데이터 패드를 전기적으로 연결하는 브릿지 전극일 수 있다.In one embodiment of the present invention, the gate layer may be a gate pad, the source/drain layer may be a data pad, and the conductive electrode may be a bridge electrode electrically connecting the gate pad and the data pad. have.
본 발명의 일 실시예에서, 상기 제2 콘택홀에서 상기 게이트층과 접하는 부분의 크기는 상기 제1 콘택홀에서 상기 소스/드레인층과 접하는 부분의 크기보다 크거나 같을 수 있다.In one embodiment of the present invention, the size of the portion contacting the gate layer in the second contact hole may be greater than or equal to the size of the portion contacting the source/drain layer in the first contact hole.
이와 같은 노광 마스크 및 이를 이용한 기판의 제조 방법에 따르면, 광의 제1 에너지를 투과하는 제1 투과부 및 상기 제1 에너지보다 큰 상기 광의 제2 에너지를 투과하는 제2 투과부를 포함하는 상기 노광 마스크를 이용하여, 기판의 제1 영역 및 제2 영역에서 각각 제1 두께 및 상기 제1 두께보다 두꺼운 제2 두께를 가지는 유기 절연막의 아래에 배치된 서로 다른 층들을 노출하는 제1 콘택홀 및 제2 콘택홀을 형성할 수 있다. 따라서, 상기 제2 두께를 가진 상기 유기 연막의 아래에 배치된 층(layer)이 노출되지 않음으로 인한 기판의 불량을 감소시킬 수 있다.According to such an exposure mask and a method of manufacturing a substrate using the same, the exposure mask including the first transmission portion transmitting the first energy of light and the second transmission portion transmitting the second energy of the light greater than the first energy is used Thus, a first contact hole and a second contact hole exposing different layers disposed under the organic insulating layer having a first thickness and a second thickness greater than the first thickness, respectively, in the first region and the second region of the substrate. Can form. Therefore, it is possible to reduce defects in the substrate due to the layer not being exposed under the organic smoke layer having the second thickness.
도 1은 본 발명의 일 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.
도 2a는 도 1에 도시된 상기 노광 마스크의 제1 투과부를 나타내는 평면도이다.
도 2b는 도 1에 도시된 상기 노광 마스크의 제2 투과부를 나타내는 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.
도 4a는 도 3에 도시된 상기 노광 마스크의 제1 투과부를 나타내는 평면도이다.
도 4b는 도 3에 도시된 상기 노광 마스크의 제2 투과부를 나타내는 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.
도 6a는 도 5에 도시된 상기 노광 마스크의 제1 투과부를 나타내는 평면도이다.
도 6b는 도 5에 도시된 상기 노광 마스크의 제2 투과부를 나타내는 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.
도 8a는 도 7에 도시된 상기 노광 마스크의 제1 투과부를 나타내는 평면도이다.
도 8b는 도 7에 도시된 상기 노광 마스크의 제2 투과부를 나타내는 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.
도 10a는 도 9에 도시된 상기 노광 마스크의 제1 투과부를 나타내는 평면도이다.
도 10b는 도 9에 도시된 상기 노광 마스크의 제2 투과부를 나타내는 평면도이다.
도 11a 내지 11c는 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 나타내는 단면도들이다.1 is a cross-sectional view showing an exposure mask and a substrate according to an embodiment of the present invention.
FIG. 2A is a plan view showing a first transmission portion of the exposure mask shown in FIG. 1.
2B is a plan view showing a second transmission portion of the exposure mask shown in FIG. 1.
3 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
4A is a plan view showing a first transmission portion of the exposure mask illustrated in FIG. 3.
4B is a plan view showing a second transmission portion of the exposure mask shown in FIG. 3.
5 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
6A is a plan view illustrating a first transmission portion of the exposure mask shown in FIG. 5.
6B is a plan view showing a second transmission portion of the exposure mask shown in FIG. 5.
7 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
8A is a plan view illustrating a first transmission portion of the exposure mask shown in FIG. 7.
8B is a plan view illustrating a second transmission portion of the exposure mask illustrated in FIG. 7.
9 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
10A is a plan view showing a first transmission portion of the exposure mask shown in FIG. 9.
10B is a plan view showing a second transmission portion of the exposure mask shown in FIG. 9.
11A to 11C are cross-sectional views illustrating a method of manufacturing a substrate according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
실시예 1Example 1
도 1은 본 발명의 일 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.1 is a cross-sectional view showing an exposure mask and a substrate according to an embodiment of the present invention.
도 1을 참조하면, 본 실시예에 따른 상기 기판(100)은 베이스 기판(110), 게이트층(120), 게이트 절연막(130), 반도체층(140), 소스/드레인층(150), 패시베이션막(160), 유기 절연막(170) 및 도전 전극(180)을 포함한다. 상기 기판(100)은 액정 표시 장치와 같은 표시 장치의 표시 기판일 수 있다.Referring to FIG. 1, the
상기 베이스 기판(110)은 제1 영역(A1) 및 제2 영역(A2)을 포함한다. 상기 베이스 기판(110)은 유리 기판 또는 플라스틱 기판일 수 있다.The
상기 게이트층(120)은 상기 베이스 기판(110) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트층(120)은 구리 물질 및 티타늄 물질을 포함할 수 있다.The
상기 게이트 절연막(130)은 상기 게이트층(120) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트 절연막(130)은 질화 규소(SiNx) 물질을 포함할 수 있다.The
상기 반도체층(140)은 상기 게이트 절연막(130) 상에 형성된다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 반도체층(140)은 활성층 및 상기 활성층 상에 형성된 오믹 콘택층을 포함할 수 있다. 상기 반도체층(140)은 규소 물질을 포함할 수 있다.The
상기 소스/드레인층(150)은 상기 반도체층(140) 상에 형성된다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 소스/드레인층(150)은 구리 물질 및 티타늄 물질을 포함할 수 있다.The source/
상기 패시베이션막(160)은 상기 소스/드레인층(160) 및 상기 게이트 절연막(130) 상에 형성된다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 패시베이션막(160)은 질화 규소(SiNx) 물질을 포함할 수 있다.The
상기 유기 절연막(170)은 상기 패시베이션막(160) 상에 형성된다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 제2 두께(T2)를 가진다.The organic insulating
상기 유기 절연막(170)에는 제1 콘택홀(191) 및 제2 콘택홀(192)이 형성된다. 상기 제1 콘택홀(191)은 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출하고, 상기 제2 콘택홀(192)은 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출한다. 상기 제2 콘택홀(192)의 크기는 상기 제1 콘택홀(191)의 크기보다 크거나 같다. 구체적으로, 상기 제2 콘택홀(192)에서 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다. 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)은 상기 노광 마스크(200)를 이용하여 형성된다.A
상기 도전 전극(180)은 상기 유기 절연막(170) 상에 형성되고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 전기적으로 연결한다. 구체적으로, 상기 도전 전극(180)은 상기 제1 영역(A1)의 상기 유기 절연막(170)에 형성되어 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191) 및 상기 제2 영역(A2)의 상기 유기 절연막(170)에 형성되어 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)을 통해 상기 소스/드레인층(150) 및 상기 게이트층(120)을 전기적으로 연결한다. 상기 도전 전극(180)은 인듐 주석 산화물(indium tin oxide: ITO) 물질 또는 인듐 아연 산화물(indium zinc oxide: IZO) 물질을 포함할 수 있다.The
상기 게이트층(120)은 상기 베이스 기판(110) 상에 배치되어 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부에 포함된 박막 트랜지스터의 게이트 전극일 수 있고, 상기 소스/드레인층(150)은 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극일 수 있으며, 상기 도전 전극(180)은 상기 게이트 전극 및 상기 소스 전극 또는 상기 드레인 전극을 전기적으로 연결하는 브릿지 전극일 수 있다.The
이와 달리, 상기 게이트층(120)은 게이트 패드일 수 있고, 상기 소스/드레인층(150)은 데이터 패드일 수 있으며, 상기 도전 전극은 상기 게이트 패드 및 상기 데이터 패드를 전기적으로 연결하는 브릿지 전극일 수 있다.Alternatively, the
상기 노광 마스크(200)는 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하기 위해 이용된다. 구체적으로, 상기 유기 절연막(170)이 형성된 후, 상기 유기 절연막(170) 상에 상기 노광 마스크(200)를 배치하고, 상기 유기 절연막(170)에 광(UV)을 선택적으로 인가한다. 예를 들면, 상기 광(UV)은 자외선일 수 있다.The
상기 노광 마스크(200)는 차단부(210), 제1 투과부(220) 및 제2 투과부(230)를 포함한다. 상기 노광 마스크(200)는 바이너리 마스크일 수 있다.The
도 2a는 도 1에 도시된 상기 노광 마스크(200)의 상기 제1 투과부(220)를 나타내는 평면도이고, 도 2b는 도 1에 도시된 상기 노광 마스크(200)의 상기 제2 투과부(230)를 나타내는 평면도이다.FIG. 2A is a plan view showing the first
도 1 내지 2b를 참조하면, 상기 차단부(210)는 상기 광(UV)이 상기 유기 절연막(170)으로 인가되지 않도록 상기 광(UV)을 차단한다. 상기 차단부(210)는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성되지 않는 영역에 대응하여 배치된다. 따라서, 상기 차단부(210)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. 상기 차단부(210)는 크롬 물질을 포함할 수 있다.1 to 2B, the blocking
상기 제1 투과부(220)는 상기 제1 영역(A1)에 배치되고, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(230)는 상기 제2 영역(A2)에 배치되고, 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
상기 제1 투과부(220)의 제1 투과율 및 상기 제2 투과부(230)의 제2 투과율은 서로 동일할 수 있다.The first transmittance of the
상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다. 그러므로, 상기 제1 콘택홀(191)을 형성하는 상기 광(UV)의 에너지 및 상기 제2 콘택홀(192)을 형성하는 상기 광(UV)의 에너지가 서로 동일할 경우, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)은 노출되지만 상기 제2 영역(A2)에서 상기 게이트층(120)이 노출되지 않을 수 있다. The organic insulating
하지만, 상기 제1 영역(A1) 및 상기 제2 영역(A2)이 배치되는 방향으로 상기 노광 마스크(200)의 상기 제1 투과부(220)는 제1 길이를 가지고, 상기 노광 마스크(200)의 상기 제2 투과부(220)는 상기 제1 길이보다 긴 제2 길이를 가진다. 또한, 상기 제1 투과부(220)는 제1 면적을 가지고, 상기 제2 투과부(230)는 상기 제1 면적보다 큰 제2 면적을 가진다. 예를 들면, 상기 제1 투과부(220)의 면적은 14 μm * 17 μm일 수 있고, 상기 제2 투과부(230)의 면적은 17.5 μm * 20.5 μm일 수 있다. However, the
그러므로, 상기 제1 투과부(220)를 투과하는 상기 광(UV)의 제1 에너지보다 상기 제2 투과부(230)를 투과하는 상기 광(UV)의 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 큰 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다.Therefore, the second energy of the light UV passing through the
본 실시예에 따르면, 상기 제1 면적을 가지는 제1 투과부(220) 및 상기 제1 면적보다 큰 상기 제2 면적을 가지는 제2 투과부(230)를 포함하는 상기 바이너리 마스크를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to this embodiment, using the binary mask including the
실시예 2Example 2
도 3은 본 발명의 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.3 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
본 실시예에 따른 도 3의 기판(100)은 이전의 실시예에 따른 도 1의 상기 기판(100)과 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.The
도 3을 참조하면, 상기 기판(100)은 상기 베이스 기판(110), 상기 게이트층(120), 상기 게이트 절연막(130), 상기 반도체층(140), 상기 소스/드레인층(150), 상기 패시베이션막(160), 상기 유기 절연막(170) 및 상기 도전 전극(180)을 포함한다.Referring to FIG. 3, the
상기 베이스 기판(110)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 포함한다. 상기 게이트층(120)은 상기 베이스 기판(110) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트 절연막(130)은 상기 게이트층(120) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140)은 상기 게이트 절연막(130) 상에 형성된다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 소스/드레인층(150)은 상기 반도체층(140) 상에 형성된다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 패시베이션막(160)은 상기 소스/드레인층(160) 및 상기 게이트 절연막(130) 상에 형성된다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. The
상기 유기 절연막(170)은 상기 패시베이션막(160) 상에 형성된다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 상기 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다.The organic insulating
상기 유기 절연막(170)에는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성된다. 상기 제1 콘택홀(191)은 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출하고, 상기 제2 콘택홀(192)은 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출한다. 상기 제2 콘택홀(192)의 크기는 상기 제1 콘택홀(191)의 크기보다 크거나 같다. 구체적으로, 상기 제2 콘택홀(192)에서 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다.The
상기 노광 마스크(300)는 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하기 위해 이용된다. 구체적으로, 상기 유기 절연막(170)이 형성된 후, 상기 유기 절연막(170) 상에 상기 노광 마스크(300)를 배치하고, 상기 유기 절연막(170)에 상기 광(UV)을 선택적으로 인가한다.The
상기 노광 마스크(300)는 차단부(310), 제1 투과부(320) 및 제2 투과부(330)를 포함한다. The
도 4a는 도 3에 도시된 상기 노광 마스크(300)의 상기 제1 투과부(320)를 나타내는 평면도이고, 도 4b는 도 3에 도시된 상기 노광 마스크(300)의 상기 제2 투과부(330)를 나타내는 평면도이다.FIG. 4A is a plan view showing the first
도 3 내지 4b를 참조하면, 상기 차단부(310)는 상기 광(UV)이 상기 유기 절연막(170)으로 인가되지 않도록 상기 광(UV)을 차단한다. 상기 차단부(310)는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성되지 않는 영역에 대응하여 배치된다. 따라서, 상기 차단부(310)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. 상기 차단부(310)는 크롬 물질을 포함할 수 있다.3 to 4B, the blocking
상기 제1 투과부(320)는 상기 제1 영역(A1)에 배치되고, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(330)는 상기 제2 영역(A2)에 배치되고, 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
각각의 상기 제1 투과부(320) 및 상기 제2 투과부(330)는 슬릿을 포함한다. 따라서, 상기 노광 마스크(300)는 슬릿 마스크일 수 있다. 예를 들면, 상기 슬릿을 형성하는 부분에서, 상기 광(UV)을 차단하는 라인의 폭은 1.3 μm일 수 있고, 상기 광(UV)을 투과시키는 스페이스의 폭은 1.3 μm일 수 있다.Each of the
상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다. 그러므로, 상기 제1 콘택홀(191)을 형성하는 상기 광(UV)의 에너지 및 상기 제2 콘택홀(192)을 형성하는 상기 광(UV)의 에너지가 서로 동일할 경우, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)은 노출되지만 상기 제2 영역(A2)에서 상기 게이트층(120)이 노출되지 않을 수 있다.The organic insulating
하지만, 상기 제1 영역(A1) 및 상기 제2 영역(A2)이 배치되는 방향으로 상기 노광 마스크(300)의 상기 제1 투과부(320)는 제1 길이를 가지고, 상기 노광 마스크(300)의 상기 제2 투과부(320)는 상기 제1 길이보다 긴 제2 길이를 가진다. 또한, 상기 제1 투과부(320)는 제1 면적을 가지고, 상기 제2 투과부(330)는 상기 제1 면적보다 큰 제2 면적을 가진다.However, in the direction in which the first area A1 and the second area A2 are disposed, the
그러므로, 상기 제1 투과부(320)를 투과하는 상기 광(UV)의 제1 에너지보다 상기 제2 투과부(330)를 투과하는 상기 광(UV)의 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 상기 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 큰 상기 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다.Therefore, the second energy of the light UV passing through the
본 실시예에 따르면, 상기 제1 면적을 가지는 제1 투과부(320) 및 상기 제1 면적보다 큰 상기 제2 면적을 가지는 제2 투과부(330)를 포함하는 상기 슬릿 마스크를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to the present embodiment, the first slit mask using the slit mask including the
실시예 3Example 3
도 5는 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.5 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
본 실시예에 따른 도 5의 기판(100)은 이전의 실시예에 따른 도 1의 상기 기판(100)과 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.The
도 5를 참조하면, 상기 기판(100)은 상기 베이스 기판(110), 상기 게이트층(120), 상기 게이트 절연막(130), 상기 반도체층(140), 상기 소스/드레인층(150), 상기 패시베이션막(160), 상기 유기 절연막(170) 및 상기 도전 전극(180)을 포함한다.5, the
상기 베이스 기판(110)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 포함한다. 상기 게이트층(120)은 상기 베이스 기판(110) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트 절연막(130)은 상기 게이트층(120) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140)은 상기 게이트 절연막(130) 상에 형성된다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 소스/드레인층(150)은 상기 반도체층(140) 상에 형성된다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 패시베이션막(160)은 상기 소스/드레인층(160) 및 상기 게이트 절연막(130) 상에 형성된다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. The
상기 유기 절연막(170)은 상기 패시베이션막(160) 상에 형성된다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 상기 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다.The organic insulating
상기 유기 절연막(170)에는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성된다. 상기 제1 콘택홀(191)은 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출하고, 상기 제2 콘택홀(192)은 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출한다. 상기 제2 콘택홀(192)의 크기는 상기 제1 콘택홀(191)의 크기보다 크거나 같다. 구체적으로, 상기 제2 콘택홀(192)에서 상기 도전 전극(180)이 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 도전 전극(180)이 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다.The
상기 노광 마스크(400)는 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하기 위해 이용된다. 구체적으로, 상기 유기 절연막(170)이 형성된 후, 상기 유기 절연막(170) 상에 상기 노광 마스크(400)를 배치하고, 상기 유기 절연막(170)에 상기 광(UV)을 선택적으로 인가한다.The
상기 노광 마스크(400)는 차단부(410), 제1 투과부(420) 및 제2 투과부(430)를 포함한다. The
도 6a는 도 5에 도시된 상기 노광 마스크(400)의 상기 제1 투과부(420)를 나타내는 평면도이고, 도 6b는 도 5에 도시된 상기 노광 마스크(400)의 상기 제2 투과부(430)를 나타내는 평면도이다.6A is a plan view showing the
도 5 내지 6b를 참조하면, 상기 차단부(410)는 상기 광(UV)이 상기 유기 절연막(170)으로 인가되지 않도록 상기 광(UV)을 차단한다. 상기 차단부(410)는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성되지 않는 영역에 대응하여 배치된다. 따라서, 상기 차단부(410)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. 상기 차단부(410)는 크롬 물질을 포함할 수 있다.5 to 6B, the blocking
상기 제1 투과부(420)는 상기 제1 영역(A1)에 배치되고, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(430)는 상기 제2 영역(A2)에 배치되고, 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
상기 제1 투과부(420)는 제1 반투과막을 포함하고, 상기 제2 투과부(430)는 제2 반투과막을 포함한다. 따라서, 상기 노광 마스크(400)는 반투과 마스크일 수 있다.The
상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다. 그러므로, 상기 제1 콘택홀(191)을 형성하는 상기 광(UV)의 에너지 및 상기 제2 콘택홀(192)을 형성하는 상기 광(UV)의 에너지가 서로 동일할 경우, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)은 노출되지만 상기 제2 영역(A2)에서 상기 게이트층(120)이 노출되지 않을 수 있다.The organic insulating
하지만, 상기 제1 투과부(420)는 제1 투과율을 가지고, 상기 제2 투과부(430)는 상기 제1 투과율보다 높은 제2 투과율을 가진다. 구체적으로, 상기 제1 투과부(420)에 포함된 상기 제1 반투과막은 상기 제1 투과율을 가지고, 상기 제2 투과부(430)에 포함된 상기 제2 반투과막은 상기 제1 투과율보다 높은 상기 제2 투과율을 가진다.However, the
그러므로, 상기 제1 투과부(420)를 투과하는 상기 광(UV)의 제1 에너지보다 상기 제2 투과부(430)를 투과하는 상기 광(UV)의 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 상기 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 큰 상기 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다.Therefore, the second energy of the light UV passing through the
상기 제1 영역(A1) 및 상기 제2 영역(A2)이 배치되는 방향으로 상기 제1 투과부(420)의 제1 길이 및 상기 제2 투과부(430)의 제2 길이는 서로 동일할 수 있다. 또한, 상기 제1 투과부(420)의 제1 면적 및 상기 제2 투과부(430)의 제2 면적은 서로 동일할 수 있다. 이와 달리, 상기 제1 영역(A1) 및 상기 제2 영역(A2)이 배치되는 방향으로 상기 제1 투과부(420)는 상기 제1 길이를 가지고, 상기 제2 투과부(420)는 상기 제1 길이보다 긴 상기 제2 길이를 가질 수 있다. 또한, 상기 제1 투과부(420)는 상기 제1 면적을 가지고, 상기 제2 투과부(430)는 상기 제1 면적보다 큰 상기 제2 면적을 가질 수 있다.The first length of the
본 실시예에서는, 상기 제1 투과부(420)가 상기 제1 반투과막을 포함하고, 상기 제2 투과부(430)가 상기 제2 반투과막을 포함하지만, 이에 한정하지 아니한다. 예를 들면, 상기 제1 투과부(420)는 상기 제1 반투과막을 포함하고, 상기 제2 투과부(430)는 상기 제2 반투과막을 포함하지 않을 수 있다.In this embodiment, the
본 실시예에 따르면, 상기 제1 투과율을 가지는 제1 투과부(420) 및 상기 제1 투과율보다 큰 상기 제2 투과율을 가지는 제2 투과부(430)를 포함하는 상기 반투과 마스크를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to the present embodiment, by using the semi-transmissive mask including the
실시예 4Example 4
도 7은 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.7 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
본 실시예에 따른 도 7의 기판(100)은 이전의 실시예에 따른 도 1의 상기 기판(100)과 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.The
도 7을 참조하면, 상기 기판(100)은 상기 베이스 기판(110), 상기 게이트층(120), 상기 게이트 절연막(130), 상기 반도체층(140), 상기 소스/드레인층(150), 상기 패시베이션막(160), 상기 유기 절연막(170) 및 상기 도전 전극(180)을 포함한다.Referring to FIG. 7, the
상기 베이스 기판(110)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 포함한다. 상기 게이트층(120)은 상기 베이스 기판(110) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트 절연막(130)은 상기 게이트층(120) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140)은 상기 게이트 절연막(130) 상에 형성된다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 소스/드레인층(150)은 상기 반도체층(140) 상에 형성된다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 패시베이션막(160)은 상기 소스/드레인층(160) 및 상기 게이트 절연막(130) 상에 형성된다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. The
상기 유기 절연막(170)은 상기 패시베이션막(160) 상에 형성된다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 상기 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다.The organic insulating
상기 유기 절연막(170)에는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성된다. 상기 제1 콘택홀(191)은 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출하고, 상기 제2 콘택홀(192)은 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출한다. 상기 제2 콘택홀(192)의 크기는 상기 제1 콘택홀(191)의 크기보다 크거나 같다. 구체적으로, 상기 제2 콘택홀(192)에서 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다.The
상기 노광 마스크(500)는 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하기 위해 이용된다. 구체적으로, 상기 유기 절연막(170)이 형성된 후, 상기 유기 절연막(170) 상에 상기 노광 마스크(500)를 배치하고, 상기 유기 절연막(170)에 상기 광(UV)을 선택적으로 인가한다.The
상기 노광 마스크(500)는 차단부(510), 제1 투과부(520) 및 제2 투과부(530)를 포함한다. The
도 8a는 도 7에 도시된 상기 노광 마스크(500)의 상기 제1 투과부(520)를 나타내는 평면도이고, 도 8b는 도 7에 도시된 상기 노광 마스크(500)의 상기 제2 투과부(530)를 나타내는 평면도이다.8A is a plan view showing the
도 7 내지 8b를 참조하면, 상기 차단부(510)는 상기 광(UV)이 상기 유기 절연막(170)으로 인가되지 않도록 상기 광(UV)을 차단한다. 상기 차단부(510)는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성되지 않는 영역에 대응하여 배치된다. 따라서, 상기 차단부(510)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. 상기 차단부(410)는 크롬 물질을 포함할 수 있다.7 to 8B, the blocking
상기 제1 투과부(520)는 상기 제1 영역(A1)에 배치되고, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(530)는 상기 제2 영역(A2)에 배치되고, 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
상기 제1 투과부(520)는 제1 반투과막을 포함하고, 상기 제2 투과부(430)는 제2 반투과막을 포함한다. 따라서, 상기 노광 마스크(400)는 반투과 마스크일 수 있다. 또한, 각각의 상기 제1 투과부(520) 및 상기 제2 투과부(530)는 슬릿을 포함한다. 따라서, 상기 노광 마스크(500)는 슬릿 마스크일 수 있다.The first
상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다. 그러므로, 상기 제1 콘택홀(191)을 형성하는 상기 광(UV)의 에너지 및 상기 제2 콘택홀(192)을 형성하는 상기 광(UV)의 에너지가 서로 동일할 경우, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)은 노출되지만 상기 제2 영역(A2)에서 상기 게이트층(120)이 노출되지 않을 수 있다.The organic insulating
하지만, 상기 제1 투과부(520)는 제1 투과율을 가지고, 상기 제2 투과부(530)는 상기 제1 투과율보다 높은 제2 투과율을 가진다. 구체적으로, 상기 제1 투과부(520)에 포함된 상기 제1 반투과막은 상기 제1 투과율을 가지고, 상기 제2 투과부(530)에 포함된 상기 제2 반투과막은 상기 제1 투과율보다 높은 상기 제2 투과율을 가진다.However, the
그러므로, 상기 제1 투과부(520)를 투과하는 상기 광(UV)의 제1 에너지보다 상기 제2 투과부(530)를 투과하는 상기 광(UV)의 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 상기 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 큰 상기 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다.Therefore, the second energy of the light UV passing through the
상기 제1 투과부(420)의 제1 면적 및 상기 제2 투과부(430)의 제2 면적은 서로 동일할 수 있다. 이와 달리, 상기 제1 투과부(420)는 상기 제1 면적을 가지고, 상기 제2 투과부(430)는 상기 제1 면적보다 큰 상기 제2 면적을 가질 수 있다.The first area of the
본 실시예에서는, 상기 제1 투과부(420)가 상기 제1 반투과막을 포함하고, 상기 제2 투과부(430)가 상기 제2 반투과막을 포함하지만, 이에 한정하지 아니한다. 예를 들면, 상기 제1 투과부(420)는 상기 제1 반투과막을 포함하고, 상기 제2 투과부(430)는 상기 제2 반투과막을 포함하지 않을 수 있다.In this embodiment, the
본 실시예에 따르면, 상기 제1 투과율을 가지고 상기 슬릿이 형성된 제1 투과부(520) 및 상기 제1 투과율보다 큰 상기 제2 투과율을 가지고 상기 슬릿이 형성된 제2 투과부(530)를 포함하는 상기 반투과 마스크를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to this embodiment, the half including the
실시예 5Example 5
도 9는 본 발명의 또 다른 실시예에 따른 노광 마스크 및 기판을 나타내는 단면도이다.9 is a cross-sectional view showing an exposure mask and a substrate according to another embodiment of the present invention.
본 실시예에 따른 도 9의 기판(100)은 이전의 실시예에 따른 도 1의 상기 기판(100)과 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.The
도 9를 참조하면, 상기 기판(100)은 상기 베이스 기판(110), 상기 게이트층(120), 상기 게이트 절연막(130), 상기 반도체층(140), 상기 소스/드레인층(150), 상기 패시베이션막(160), 상기 유기 절연막(170) 및 상기 도전 전극(180)을 포함한다.9, the
상기 베이스 기판(110)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 포함한다. 상기 게이트층(120)은 상기 베이스 기판(110) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 게이트 절연막(130)은 상기 게이트층(120) 상에 형성되고, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140)은 상기 게이트 절연막(130) 상에 형성된다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 소스/드레인층(150)은 상기 반도체층(140) 상에 형성된다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다. 상기 패시베이션막(160)은 상기 소스/드레인층(160) 및 상기 게이트 절연막(130) 상에 형성된다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. The
상기 유기 절연막(170)은 상기 패시베이션막(160) 상에 형성된다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 상기 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다.The organic insulating
상기 유기 절연막(170)에는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성된다. 상기 제1 콘택홀(191)은 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출하고, 상기 제2 콘택홀(192)은 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출한다. 상기 제2 콘택홀(192)의 크기는 상기 제1 콘택홀(191)의 크기보다 크거나 같다. 구체적으로, 상기 제2 콘택홀(192)에서 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다.The
상기 노광 마스크(600)는 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하기 위해 이용된다. 구체적으로, 상기 유기 절연막(170)이 형성된 후, 상기 유기 절연막(170) 상에 상기 노광 마스크(600)를 배치하고, 상기 유기 절연막(170)에 상기 광(UV)을 선택적으로 인가한다.The
상기 노광 마스크(600)는 차단부(610), 제1 투과부(620) 및 제2 투과부(630)를 포함한다. The
도 10a는 도 9에 도시된 상기 노광 마스크(600)의 상기 제1 투과부(620)를 나타내는 평면도이고, 도 10b는 도 9에 도시된 상기 노광 마스크(600)의 상기 제2 투과부(630)를 나타내는 평면도이다.10A is a plan view showing the
도 9 내지 10b를 참조하면, 상기 차단부(610)는 상기 광(UV)이 상기 유기 절연막(170)으로 인가되지 않도록 상기 광(UV)을 차단한다. 상기 차단부(610)는 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)이 형성되지 않는 영역에 대응하여 배치된다. 따라서, 상기 차단부(610)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. 상기 차단부(610)는 크롬 물질을 포함할 수 있다.9 to 10B, the blocking
상기 제1 투과부(620)는 상기 제1 영역(A1)에 배치되고, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(630)는 상기 제2 영역(A2)에 배치되고, 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
각각의 상기 제1 투과부(620) 및 상기 제2 투과부(630)는 슬릿을 포함한다. 따라서, 상기 노광 마스크(600)는 슬릿 마스크일 수 있다. Each of the
상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)를 가지고, 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가진다. 그러므로, 상기 제1 콘택홀(191)을 형성하는 상기 광(UV)의 에너지 및 상기 제2 콘택홀(192)을 형성하는 상기 광(UV)의 에너지가 서로 동일할 경우, 상기 제1 영역(A1)에서 상기 소스/드레인층(150)은 노출되지만 상기 제2 영역(A2)에서 상기 게이트층(120)이 노출되지 않을 수 있다.The organic insulating
하지만, 상기 제1 영역(A1) 및 상기 제2 영역(A2)이 배치되는 방향으로 상기 노광 마스크(600)의 상기 제1 투과부(620)는 제1 길이를 가지고, 상기 노광 마스크(600)의 상기 제2 투과부(620)는 상기 제1 길이보다 긴 제2 길이를 가진다. 또한, 상기 제1 투과부(620)는 제1 면적을 가지고, 상기 제2 투과부(630)는 상기 제1 면적보다 큰 제2 면적을 가진다. 또한, 상기 제1 투과부(620)에 포함된 상기 슬릿의 개수보다 상기 제2 투과부(630)에 포함된 상기 슬릿의 개수가 더 많다.However, the
그러므로, 상기 제1 투과부(620)를 투과하는 상기 광(UV)의 제1 에너지보다 상기 제2 투과부(630)를 투과하는 상기 광(UV)의 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 상기 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 큰 상기 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다.Therefore, the second energy of the light UV passing through the
본 실시예에 따르면, 상기 제1 면적을 가지고 상기 슬릿을 포함하는 제1 투과부(620) 및 상기 제1 면적보다 큰 상기 제2 면적을 가지고 상기 제1 투과부(620)에 포함된 상기 슬릿의 개수보다 많은 개수의 상기 슬릿을 포함하는 제2 투과부(630)를 포함하는 상기 슬릿 마스크를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to this embodiment, the number of the slits included in the
실시예 6Example 6
도 11a 내지 11c는 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 나타내는 단면도들이다. 11A to 11C are cross-sectional views illustrating a method of manufacturing a substrate according to another embodiment of the present invention.
본 실시예에 따른 상기 기판(100)은 이전의 실시예에 따른 도 1의 상기 기판(100)과 실질적으로 동일하다. 또한, 본 실시예에 따른 노광 마스크(200)는 이전의 실시예에 따른 도 1의 상기 노광 마스크(200)와 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.The
도 11a를 참조하면, 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 포함하는 상기 베이스 기판(110) 상에 상기 게이트층(120)을 형성한다. 상기 게이트층(120)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다.Referring to FIG. 11A, the
상기 게이트층(120) 상에 상기 게이트 절연막(130)을 형성한다. 상기 게이트 절연막(130)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다.The
상기 게이트 절연막(130) 상에 상기 반도체층(140)을 형성한다. 상기 반도체층(140)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 반도체층(140)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다.The
상기 반도체층(140) 상에 상기 소스/드레인층(150)을 형성한다. 상기 소스/드레인층(150)은 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에는 형성되지 않는다. 따라서, 상기 소스/드레인층(150)은 상기 제2 영역(A2)에서 상기 게이트 절연막(130) 및 상기 게이트층(120)을 노출한다.The source/
상기 소스/드레인층(150) 및 상기 게이트 절연막(130) 상에 상기 패시베이션막(160)을 형성한다. 상기 패시베이션막(160)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다.The
상기 패시베이션막(160) 상에 상기 유기 절연막(170)을 형성한다. 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성된다. 상기 반도체층(140) 및 상기 소스/드레인층(150)이 상기 제1 영역(A1)에 형성되고 상기 제2 영역(A2)에 형성되지 않으므로, 상기 유기 절연막(170)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에서 단차를 형성한다. 따라서, 상기 제1 영역(A1)에서 상기 소스/드레인층(150) 상에 배치된 상기 유기 절연막(170)은 제1 두께(T1)를 가지고, 상기 제2 영역(A2)에서 상기 게이트층(130) 상에 배치된 상기 유기 절연막(170)은 상기 제1 두께(T1)보다 두꺼운 제2 두께(T2)를 가진다.The organic insulating
도 11b를 참조하면, 상기 유기 절연막(170) 상에 상기 노광 마스크(200)를 배치한다. 상기 노광 마스크(200)는 차단부(210), 제1 투과부(220) 및 제2 투과부(230)를 포함한다. Referring to FIG. 11B, the
상기 차단부(210)는 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 경계에 인접하여 배치된다. The blocking
상기 제1 투과부(220)는 상기 제1 면적을 가지고, 상기 제1 영역(A1)에 배치된다. 상기 제1 투과부(220)는 상기 제1 영역(A1)에서 상기 소스/드레인층(150)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제1 영역(A1)에서 상기 유기 절연막(170) 및 상기 패시베이션막(160)이 식각되고, 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191)이 형성된다.The
상기 제2 투과부(230)는 상기 제1 면적보다 큰 상기 제2 면적을 가지고, 상기 제2 영역(A2)에 배치된다. 상기 제2 투과부(230)는 상기 제2 영역(A2)에서 상기 게이트층(120)을 노출시키기 위해 상기 광(UV)을 투과시킨다. 따라서, 상기 제2 영역(A2)에서 상기 유기 절연막(170), 상기 패시베이션막(160) 및 상기 게이트 절연막(130)이 식각되고, 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)이 형성된다.The
상기 제1 투과부(220)의 상기 제1 면적보다 상기 제2 투과부(230)의 상기 제2 면적이 더 크므로, 상기 제1 투과부(220)를 투과하는 상기 광(UV)의 상기 제1 에너지보다 상기 제2 투과부(230)를 투과하는 상기 광(UV)의 상기 제2 에너지가 더 크다. 따라서, 상기 제1 콘택홀(191)은 제1 크기를 가지고, 상기 제2 콘택홀(192)은 상기 제1 크기보다 크거나 같은 제2 크기를 가지며, 상기 소스/드레인층(150) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)를 가지고 상기 게이트층(120) 상에 배치되는 상기 유기 절연막(170)이 상기 제1 두께(T1)보다 두꺼운 상기 제2 두께(T2)를 가지더라도 상기 게이트층(120)이 노출될 수 있다. 즉, 상기 제2 콘택홀(192)에서 상기 게이트층(120)과 접하는 부분의 크기는 상기 제1 콘택홀(191)에서 상기 소소/드레인층(150)과 접하는 부분의 크기보다 크거나 같다.Since the second area of the
도 11c를 참조하면, 상기 유기 절연막(170) 상에 상기 도전 전극(180)을 형성한다. 구체적으로, 상기 도전 전극(180)이 상기 제1 영역(A1)의 상기 유기 절연막(170)에 형성되어 상기 소스/드레인층(150)을 노출하는 상기 제1 콘택홀(191) 및 상기 제2 영역(A2)의 상기 유기 절연막(170)에 형성되어 상기 게이트층(120)을 노출하는 상기 제2 콘택홀(192)을 통해 상기 소스/드레인층(150) 및 상기 게이트층(120)을 전기적으로 연결하도록 상기 도전 전극(180)을 형성한다. 따라서, 상기 기판(100)이 형성된다.Referring to FIG. 11C, the
본 실시예에서는, 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하는 공정에서 도 1의 상기 노광 마스크(200)가 이용되었으나, 이에 한정하지 아니한다. 예를 들면, 상기 기판(100)의 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성하는 공정에서 도 3의 상기 노광 마스크(300), 도 5의 상기 노광 마스크(400), 도 7의 상기 노광 마스크(500) 및 도 9의 상기 노광 마스크(600) 중 적어도 하나가 이용될 수 있다.In this embodiment, the
본 실시예에 따르면, 상기 광(UV)의 상기 제1 에너지를 투과하는 상기 제1 투과부(220) 및 상기 제1 에너지보다 큰 상기 광(UV)의 상기 제2 에너지를 투과하는 상기 제2 투과부(230)를 포함하는 상기 노광 마스크(200)를 이용하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서 각각 상기 제1 두께(T1) 및 상기 제2 두께(T2)를 가지는 상기 유기 절연막(170)에 상기 제1 콘택홀(191) 및 상기 제2 콘택홀(192)을 형성할 수 있고, 상기 소스/드레인층(150) 및 상기 게이트층(120)을 노출시킬 수 있다. 따라서, 상기 게이트층(120)이 노출되지 않음으로 인한 상기 기판(100)의 불량을 감소시킬 수 있다.According to this embodiment, the
이상에서 설명된 바와 같이, 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시 패널 구동 장치를 포함하는 표시 장치에 의하면, 사용자가 이동하더라도 3차원 입체 영상 크로스토크의 발생을 감소시킬 수 있으므로, 3차원 입체 영상을 표시하는 표시 장치의 표시 품질이 향상될 수 있다.As described above, according to the display panel driving method, the display panel driving device for performing the same, and the display device including the display panel driving device, it is possible to reduce the occurrence of 3D stereoscopic crosstalk even when the user moves. Therefore, display quality of a display device displaying a 3D stereoscopic image may be improved.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand.
100, 400: 표시 장치 110, 410: 표시 패널 어셈블리
120, 420: 표시 패널 130, 430: 배리어부
150: 타이밍 제어부 200, 500: 구동부
210: 데이터 구동부 220: 게이트 구동부
300, 600: 움직임 구동부 310, 610: 촬영부
330, 630: 사용자 위치 데이터 출력부
350, 650: 움직임 제어부 352, 652: 메모리
354, 654: 비교부 356, 656: 계산부100, 400:
120, 420:
150:
210: data driver 220: gate driver
300, 600:
330, 630: user location data output
350, 650: motion control unit 352, 652: memory
354, 654: comparison section 356, 656: calculation section
Claims (15)
상기 제1 도전층 상에 제1 절연막을 형성하는 단계;
상기 제1 절연막 상에 제2 도전층을 형성하는 단계;
상기 제1 및 제2 도전층 상에 유기 절연막을 형성하는 단계;
상기 유기 절연막 및 상기 제1 절연막을 통해 상기 제1 도전층을 노출하는 제1 콘택홀 및 상기 유기 절연막을 통해 상기 제2 도전층을 노출하는 제2 콘택홀을 형성하는 단계; 및
상기 유기 절연막 상에 상기 제1 콘택홀을 통해 상기 제1 도전층과 전기적으로 연결되고, 상기 제2 콘택홀을 통해 상기 제2 도전층과 전기적으로 연결되는 도전 전극을 형성하는 단계를 포함하고,
상기 제1 콘택홀에서 상기 제1 도전층과 상기 도전 전극이 접하는 면적의 크기는 상기 제2 콘택홀에서 상기 제2 도전층과 상기 도전 전극이 접하는 면적의 크기보다 크거나 같고,
상기 유기 절연막은 상기 제2 도전층과 중첩하는 부분에서 제2 두께를 갖고, 상기 제2 도전층과 중첩하지 않는 부분에서 상기 제2 두께와 다른 제1 두께를 갖는 것을 특징으로 하는 표시 기판의 제조 방법. Forming a first conductive layer on the base substrate;
Forming a first insulating film on the first conductive layer;
Forming a second conductive layer on the first insulating film;
Forming an organic insulating film on the first and second conductive layers;
Forming a first contact hole exposing the first conductive layer through the organic insulating film and the first insulating film and a second contact hole exposing the second conductive layer through the organic insulating film; And
Forming a conductive electrode on the organic insulating layer electrically connected to the first conductive layer through the first contact hole, and electrically connected to the second conductive layer through the second contact hole,
The size of the area where the first conductive layer contacts the conductive electrode in the first contact hole is greater than or equal to the size of the area where the second conductive layer contacts the conductive electrode in the second contact hole,
The organic insulating film has a second thickness at a portion overlapping the second conductive layer, and a first thickness different from the second thickness at a portion not overlapping the second conductive layer. Way.
상기 제1 도전층은 상기 제2 도전층과 부분적으로 중첩하는 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
The first conductive layer partially overlaps with the second conductive layer.
상기 유기 절연막을 형성하는 단계 전에,
상기 제1 및 제2 도전층 상에 패시베이션막을 형성하는 단계를 더 포함하고,
상기 제1 및 제2 콘택홀을 형성하는 단계에서는,
상기 유기 절연막, 상기 패시베이션막 및 상기 제1 절연막을 통해 상기 제1 도전층을 노출하는 상기 제1 콘택홀 및 상기 유기 절연막 및 상기 패시베이션막을 통해 상기 제2 도전층을 노출하는 상기 제2 콘택홀을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
Before the step of forming the organic insulating film,
Further comprising the step of forming a passivation film on the first and second conductive layers,
In the step of forming the first and second contact holes,
The first contact hole exposing the first conductive layer through the organic insulating film, the passivation film and the first insulating film and the second contact hole exposing the second conductive layer through the organic insulating film and the passivation film A method of manufacturing a display substrate, characterized in that it is formed.
상기 제1 콘택홀의 깊이는 상기 제2 콘택홀의 깊이 보다 큰 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
The depth of the first contact hole is a method of manufacturing a display substrate, characterized in that greater than the depth of the second contact hole.
상기 제1 도전층과 상기 제2 도전층은 비표시 영역인 주변 영역에 배치되는 게이트 구동부의 회로 배선을 포함하고,
상기 제1 도전층은 영상이 표시되는 표시 영역에 배치되는 게이트 라인을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
The first conductive layer and the second conductive layer include circuit wiring of a gate driver disposed in a peripheral area that is a non-display area,
The first conductive layer includes a gate line disposed in a display area where an image is displayed.
상기 제1 및 제2 콘택홀을 형성하는 단계는
제1 에너지가 투과하는 제1 투과부, 상기 제1 에너지보다 작은 제2 에너지가 투과하는 제2 투과부, 및 상기 제1 투과부와 상기 제2 투과부 사이에 광을 차단하는 차단부를 포함하는 노광 마스크를 배치하는 단계; 및
상기 노광 마스크를 통해 상기 광을 상기 유기 절연막으로 인가하여, 상기 제1 투과부에 대응하여 상기 제1 콘택홀 및 상기 제2 투과부에 대응하여 상기 제2 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
The step of forming the first and second contact holes
An exposure mask including a first transmission portion through which a first energy is transmitted, a second transmission portion through which a second energy smaller than the first energy is transmitted, and a blocking portion blocking light between the first transmission portion and the second transmission portion is disposed. To do; And
And applying the light to the organic insulating layer through the exposure mask to form the first contact hole corresponding to the first transmission portion and the second contact hole corresponding to the second transmission portion. Method for manufacturing a display substrate.
상기 제1 투과부는 제1 투과율을 가지는 제1 반투과막을 포함하고, 상기 제2 투과부는 상기 제1 투과율보다 낮은 제2 투과율을 가지는 제2 반투과막을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.The method of claim 6,
The first transmissive portion includes a first semi-transmissive film having a first transmittance, and the second transmissive portion comprises a second semi-transmissive film having a second transmittance lower than the first transmittance. .
상기 제1 투과부의 제1 면적 및 상기 제2 투과부의 제2 면적은 서로 동일한 것을 특징으로 하는 표시 기판의 제조 방법.The method of claim 7,
A method of manufacturing a display substrate, wherein the first area of the first transmission portion and the second area of the second transmission portion are the same.
상기 제1 투과부는 제1 면적을 가지고, 상기 제2 투과부는 상기 제1 면적보다 작은 제2 면적을 가지는 것을 특징으로 하는 표시 기판의 제조 방법.The method of claim 6,
The method of claim 1, wherein the first transmission portion has a first area, and the second transmission portion has a second area smaller than the first area.
상기 슬릿을 형성하는 부분에서, 상기 광을 차단하는 라인의 폭은 1.3 μm이고, 상기 광을 투과시키는 스페이스의 폭은 1.3 μm인 것을 특징으로 하는 표시 기판의 제조 방법. The method of claim 10,
In the portion forming the slit, the width of the line blocking the light is 1.3 μm, and the width of the space transmitting the light is 1.3 μm.
상기 제1 투과부 면적과 상기 제2 투과부의 면적은 서로 다른 것을 특징으로 하는 표시 기판의 제조 방법. The method of claim 6,
A method of manufacturing a display substrate, wherein the area of the first transmission portion and the area of the second transmission portion are different.
상기 제1 및 제2 콘택홀을 형성하는 단계에서,
노광 마스크를 배치하는 단계; 및
상기 노광 마스크를 통해 광을 상기 유기 절연막으로 인가하여, 상기 제1 콘택홀 및 상기 제2 콘택홀을 형성하는 단계를 포함하고,
상기 제1 콘택홀을 형성하기 위해 노광되는 면적과 상기 제2는 콘택홀을 형성하기 위해 노광되는 면적은 서로 다른 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
In the step of forming the first and second contact holes,
Placing an exposure mask; And
And applying the light to the organic insulating layer through the exposure mask to form the first contact hole and the second contact hole,
A method of manufacturing a display substrate, characterized in that the area exposed to form the first contact hole and the area exposed to form the second contact hole are different.
상기 제1 두께는 상기 제2 두께보다 큰 것을 특징으로 하는 표시 기판의 제조 방법. According to claim 1,
The first thickness is greater than the second thickness of the display substrate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190157383A KR102121341B1 (en) | 2019-11-29 | 2019-11-29 | Method of manufacturing display substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190157383A KR102121341B1 (en) | 2019-11-29 | 2019-11-29 | Method of manufacturing display substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120134921A Division KR102052933B1 (en) | 2012-11-27 | 2012-11-27 | Display substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190138764A KR20190138764A (en) | 2019-12-16 |
| KR102121341B1 true KR102121341B1 (en) | 2020-06-11 |
Family
ID=69052103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190157383A KR102121341B1 (en) | 2019-11-29 | 2019-11-29 | Method of manufacturing display substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102121341B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863926B (en) * | 2020-07-31 | 2022-12-02 | 京东方科技集团股份有限公司 | Display substrate, preparation method thereof and mask |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101054339B1 (en) * | 2003-12-04 | 2011-08-04 | 삼성전자주식회사 | Polycrystalline Mask and Silicon Crystallization Method Using The Same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306769B1 (en) * | 2000-01-31 | 2001-10-23 | Advanced Micro Devices | Use of dual patterning masks for printing holes of small dimensions |
| KR101232044B1 (en) * | 2005-02-24 | 2013-02-12 | 삼성디스플레이 주식회사 | Array substrate, method of manufacturing the same and display panel having the same |
| KR101261450B1 (en) * | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
| KR20080013163A (en) * | 2006-08-07 | 2008-02-13 | 삼성전자주식회사 | Mask, display substrate and method of fabricating using the same |
| KR20090009618A (en) * | 2007-07-20 | 2009-01-23 | 엘지디스플레이 주식회사 | 3tone mask for exposure |
-
2019
- 2019-11-29 KR KR1020190157383A patent/KR102121341B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101054339B1 (en) * | 2003-12-04 | 2011-08-04 | 삼성전자주식회사 | Polycrystalline Mask and Silicon Crystallization Method Using The Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190138764A (en) | 2019-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620531B2 (en) | TFT array substrate, display panel and display device | |
| US9711542B2 (en) | Method for fabricating display panel | |
| KR102080065B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR102052933B1 (en) | Display substrate | |
| US9983451B2 (en) | Rework method of array substrate for display device and array substrate formed by the method | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| US11215893B2 (en) | Array substrate, method for manufacturing the same, and display apparatus | |
| KR102178196B1 (en) | Array substrate and method of fabricating the same | |
| JP2004341550A (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| JP2010128418A (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2009128761A (en) | Substrate device and method for manufacturing the same, and display device | |
| JP2005234091A (en) | Display device | |
| KR20100018473A (en) | Display device | |
| KR101354434B1 (en) | Display device and method of manufacturing the same | |
| KR102121341B1 (en) | Method of manufacturing display substrate | |
| US8421096B2 (en) | Pixel structure and display panel | |
| WO2011021425A1 (en) | Array substrate, method for manufacturing array substrate, and display device | |
| KR20070029853A (en) | Array substrate with a built in image sensor for liquid crystal display device and method of fabricating the same | |
| KR100493380B1 (en) | Method for manufacturing liquid crystal display device | |
| KR20060068442A (en) | Tft substrate for display apparatus and making method of the same | |
| KR20040058840A (en) | An array substrate for Liquid crystal display and method for fabricating the same | |
| KR20170081070A (en) | Horizontal electric field type liquid crystal display device and method of fabricating the same | |
| KR100637061B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
| KR102133345B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR20080047711A (en) | Methode of array substrate for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |