KR102118179B1 - Manufacturing method of display apparatus and display apparatus manufactured by that method - Google Patents

Manufacturing method of display apparatus and display apparatus manufactured by that method Download PDF

Info

Publication number
KR102118179B1
KR102118179B1 KR1020190161871A KR20190161871A KR102118179B1 KR 102118179 B1 KR102118179 B1 KR 102118179B1 KR 1020190161871 A KR1020190161871 A KR 1020190161871A KR 20190161871 A KR20190161871 A KR 20190161871A KR 102118179 B1 KR102118179 B1 KR 102118179B1
Authority
KR
South Korea
Prior art keywords
carrier substrate
chip
heat
chips
substrate
Prior art date
Application number
KR1020190161871A
Other languages
Korean (ko)
Inventor
민재식
이재엽
박재석
조병구
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to KR1020190161871A priority Critical patent/KR102118179B1/en
Priority to KR1020200033568A priority patent/KR102346172B1/en
Application granted granted Critical
Publication of KR102118179B1 publication Critical patent/KR102118179B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing

Abstract

The present invention relates to a method and a device for manufacturing a display device, which are applied with a technology of separating R, G, and B chips formed on each wafer through etching, a technology of transferring each of the separated chips to a carrier substrate, a technology of selectively transferring a part of each of the chips transferred to the carrier substrate to a thermal peeling carrier substrate, and a technology capable of sequentially transferring each of the chips transferred to the thermal peeling carrier substrate to a display panel. According to an embodiment of the present invention, the method of the present invention comprises: a chip forming step of forming a plurality of chips and a protective layer for passivating the plurality of chips on a wafer; an etching step of etching the protective layer for each of the chips on the wafer; a carrier substrate attachment step of attaching a chip array, which is etched on the wafer and arranged in a matrix, to a carrier substrate; a wafer removal step of removing the wafer from the chip array; a transfer step of arranging a thermal peeling carrier substrate having a material peeled by heat on the chip array, and applying predetermined heat to the thermal peeling carrier substrate to selectively transfer a part of the chip array transferred to the carrier substrate to the thermal peeling carrier substrate; and a display panel transfer step of transferring to a display panel the part of the chip array transferred to the thermal peeling carrier substrate.

Description

디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치{MANUFACTURING METHOD OF DISPLAY APPARATUS AND DISPLAY APPARATUS MANUFACTURED BY THAT METHOD}A manufacturing method of a display device and a display device manufactured by the method{MANUFACTURING METHOD OF DISPLAY APPARATUS AND DISPLAY APPARATUS MANUFACTURED BY THAT METHOD}

본 발명은 각 웨이퍼 상에 형성된 R칩, G칩 및 B칩을 에칭을 통해 분리하는 기술, 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 열 박리 캐리어 기판으로 선택적으로 전사하는 기술, 열 박리 캐리어 기판에 전사된 각 칩을 디스플레이 패널로 순차적으로 전사할 수 있는 기술을 적용한 디스플레이 장치의 제조 방법 및 장치에 관한 것이다.The present invention is a technology for separating R chips, G chips, and B chips formed on each wafer through etching, a technique for transferring each separated chip to a carrier substrate, and thermally peeling a part of each chip transferred to the carrier substrate The present invention relates to a method and apparatus for manufacturing a display device to which a technology for selectively transferring, and a technology capable of sequentially transferring each chip transferred to a heat-exfoliating carrier substrate to a display panel is applied.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. A light emitting diode (LED) is one of light emitting devices that emit light when a current is applied. The light-emitting diode can emit high-efficiency light at a low voltage, and thus has excellent energy saving effect.

최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.In recent years, the luminance problem of light emitting diodes has been greatly improved, and has been applied to various devices such as a backlight unit of a liquid crystal display device, a display panel, a display device, and a home appliance.

마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다. The size of the micro light-emitting diode (μ-LED) is very small, from 1 to 100 μm, and approximately 25 million pixels are required to realize a 40-inch display device.

따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽 앤 플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다. Therefore, there is a problem that it takes at least a month in time as a simple pick and place method to make one 40-inch display device.

기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다. Existing micro light-emitting diodes (μ-LEDs) are manufactured in plural on a sapphire substrate, and then, by a mechanical transfer method, pick & place, micro light-emitting diodes are individually glass or flexible substrates. Is transferred.

마이크로 발광 다이오드를 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다. Since the micro light emitting diodes are picked up and transferred one by one, it is referred to as a 1:1 pick and place transfer method.

그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다. However, since the size of the micro light emitting diode chip fabricated on the sapphire substrate is small and the thickness is thin, the chip is damaged during the pick and place transfer process of transferring the micro light emitting diode chips one by one, the transfer fails, or the alignment of the chip ( Alignment has failed or a problem such as a tilt of the chip has been generated.

또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.In addition, there is a problem that the time required for the transcription process takes too long.

대한민국 공개특허 10-2019-0096256Republic of Korea Patent Publication 10-2019-0096256

본 발명은, 베이스 기판에 형성 또는 배치된 다수의 칩을 소정의 열과 압력을 이용하여 선택적으로 전사시킬 수 있는 방법을 제공한다. The present invention provides a method of selectively transferring a plurality of chips formed or disposed on a base substrate using predetermined heat and pressure.

또한, 웨이퍼에서 캐리어 기판으로 전사된 다수의 칩들 중 일부를 열 박리 캐리어 기판으로 선택적으로 전사할 수 있는 방법을 제공하고자 한다.In addition, it is intended to provide a method for selectively transferring some of a plurality of chips transferred from a wafer to a carrier substrate to a thermal peeling carrier substrate.

또한, 캐리어 기판에서 열 박리 캐리어 기판으로의 선택적 칩 전사율을 향상시킬 수 있는 방법을 제공하고자 한다.In addition, it is intended to provide a method capable of improving the selective chip transfer rate from a carrier substrate to a thermally peeled carrier substrate.

또한, 웨이퍼에서 캐리어 기판으로 전사된 다수의 칩들 중 일부를 열 박리 캐리어 기판으로 선택적으로 전사하는 기술과 열 박리 캐리어 기판에 전사된 칩을 디스플레이 패널로 순차적으로 전사하는 기술을 이용하여 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.In addition, a display device is manufactured by using a technology of selectively transferring some of the plurality of chips transferred from a wafer to a carrier substrate to a thermal peeling carrier substrate and a technology of sequentially transferring a chip transferred to a thermal peeling carrier substrate to a display panel. I want to provide a way to do it.

또한, 각 웨이퍼에서 칩을 다이싱공정으로 행렬 단위로 분리하면, 레이저 열에 의한 EPI의 손상 및 넷 다이(Net Die)감소가 발생한다. 반면에 에칭 공정 및 LLO 공정을 이용하면, EPI 손상을 근본적으로 차단하고 LED 칩의 생산 효율을 높일 수 있는 칩의 분리 방법을 제공하고자 한다.In addition, if the chips are separated from each wafer in matrix units by a dicing process, damage to the EPI and reduction of net dies are caused by laser heat. On the other hand, by using the etching process and the LLO process, it is intended to provide a chip separation method that can fundamentally block EPI damage and increase the production efficiency of the LED chip.

또한, 마이크로 LED 기반의 디스플레이 장치를 신속하게 제조할 수 있고, 전사 오류를 최소화할 수 있는 방법을 제공하고자 한다.In addition, it is intended to provide a method for quickly manufacturing a micro LED-based display device and minimizing transcription errors.

또한, 다양한 크기와 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.In addition, it is intended to provide a method for manufacturing a display device having various sizes and various pitches between pixels.

또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 픽셀을 구비한 웨이퍼를 이용할 수 있는 방법을 제공하고자 한다.Also, it is intended to provide a method of using a wafer having as many RGB pixels as possible on a limited area regardless of the resolution of the display device.

또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 방법을 제공하고자 한다.In addition, it is intended to provide a method for quickly manufacturing a large-area display device.

본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problem to be solved of the present invention is not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description. will be.

본 발명의 실시 형태에 따른 열 박리 기판을 이용한 전사 방법은, 베이스 기판 상에 형성 또는 배치된 다수의 칩을, 열에 의해 박리되는 물질을 포함하는 열 박리 기판 상으로 전사한다.In the transfer method using the thermal peeling substrate according to the embodiment of the present invention, a plurality of chips formed or disposed on the base substrate are transferred onto a thermal peeling substrate containing a material peeled off by heat.

본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼 상에 다수의 칩과 다수의 칩을 패시베이션하는 보호층을 형성하는, 칩 형성 단계; 상기 웨이퍼 상의 각각의 칩 별로 상기 보호층을 에칭하는, 에칭 단계; 상기 웨이퍼 상에 에칭되어 행렬로 배열된 칩 어레이를 캐리어 기판에 부착하는, 캐리어 기판 부착 단계; 상기 웨이퍼를 상기 칩 어레이로부터 제거하는, 웨이퍼 제거 단계; 상기 칩 어레이 상에 열에 의해 박리되는 물질을 갖는 열 박리 캐리어 기판을 배치하고, 상기 열 박리 캐리어 기판으로 소정의 열을 가하여 상기 캐리어 기판에 전사된 상기 칩 어레이 중 일부 칩 어레이를 상기 열 박리 캐리어 기판으로 선택적으로 전사하는, 전사 단계; 및 상기 열 박리 캐리어 기판에 전사된 상기 일부 칩 어레이를 디스플레이 패널로 전사하는, 디스플레이 패널 전사 단계;를 포함한다. A method of manufacturing a display device according to an embodiment of the present invention includes: a chip forming step of forming a plurality of chips and a protective layer for passivating a plurality of chips on a wafer; An etching step of etching the protective layer for each chip on the wafer; Attaching a chip array etched on the wafer and arranged in a matrix to a carrier substrate, a carrier substrate attaching step; A wafer removal step of removing the wafer from the chip array; A thermal peeling carrier substrate having a material peeled off by heat is disposed on the chip array, and a predetermined heat is applied to the thermal peeling carrier substrate to apply some of the chip array of the chip array transferred to the carrier substrate to the thermal peeling carrier substrate Selectively transferring, a transfer step; And a display panel transfer step of transferring the part of the chip array transferred to the heat exfoliating carrier substrate to a display panel.

또한, 본 발명에 따른 디스플레이 장치는, 상술한 디스플레이 장치의 제조 방법에 의해 제조될 수 있다.Further, the display device according to the present invention may be manufactured by the above-described method for manufacturing a display device.

상술한 본 발명의 구성에 따르면, 베이스 기판에 형성 또는 배치된 다수의 칩을 소정의 열과 압력을 이용하여 선택적으로 전사시킬 수 있는 이점이 있다.According to the above-described configuration of the present invention, there is an advantage in that a plurality of chips formed or disposed on the base substrate can be selectively transferred using a predetermined heat and pressure.

또한, 각 웨이퍼 상에 형성된 R칩, G칩 및 B칩을 에칭을 통해 분리하는 기술, 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 열 박리 캐리어 기판으로 선택적으로 전사하는 기술, 열 박리 캐리어 기판에 전사된 각 칩을 디스플레이 패널로 순차적으로 전사할 수 있는 이점이 있다.In addition, the technology of separating the R chips, G chips, and B chips formed on each wafer through etching, a technique of transferring each separated chip to a carrier substrate, and a part of each chip transferred to the carrier substrate as a thermal peeling carrier substrate There is an advantage of selectively transferring technology and sequentially transferring each chip transferred to a heat-exfoliating carrier substrate to a display panel.

또한, 캐리어 기판에서 열 박리 캐리어 기판으로의 선택적 칩 전사율을 향상시킬 수 있는 이점이 있다.In addition, there is an advantage that can improve the selective chip transfer rate from the carrier substrate to the thermal peeling carrier substrate.

또한, 웨이퍼 상에 형성된 칩을 전사하기 위해 행렬 단위로 분리하는 공정에서 기존의 레이저 다이싱 공정을 사용하지 않고 에칭 공정을 사용함으로써, 레이저의 열로 인한 EPI 손상을 막고, 소잉(Sawing, 기계적 다이싱) 공정시 톱날의 두께로 인한 다이싱 면적이 큼으로 인해 Net Die 감소 효과를 가져올 수 있고, 다이싱 공정에서 발생되는 파티클 오염으로 인한 마이크로 LED의 광효율 감소 및 불량 증가를 사전에 방지할 수 있는 효과를 가져온다. In addition, in the process of separating the chips formed on the wafer into matrix units, an etching process is used instead of a conventional laser dicing process, thereby preventing EPI damage due to the heat of the laser and sawing (mechanical dicing) ) In the process, it is possible to bring down the net die due to the large dicing area due to the thickness of the saw blade, and it is possible to prevent the decrease in the light efficiency and the increase in defects of the micro LED due to particle contamination in the dicing process in advance. Brings

또한, 마이크로급의 발광 소자를 하나하나 제어하지 않고, 선택된 다수의 발광 소자를 한꺼번에 디스플레이 패널로 신속히 전사할 수 있으므로, 디스플레이 장치의 제조 비용과 시간을 현저히 줄일 수 있는 이점이 있다.In addition, since a plurality of selected light-emitting elements can be quickly transferred to a display panel at a time without controlling the micro-level light-emitting elements one by one, there is an advantage of significantly reducing manufacturing cost and time of the display device.

또한, 다양한 크기와 칩간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 장점이 있다.In addition, there is an advantage in that a display device having various sizes and various pitches between chips can be manufactured.

또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 칩이 형성된 각각의 웨이퍼를 사용하므로, 웨이퍼 제작 비용을 줄일 수 있고, 색변환층 형성 공정이 필요하지 않는 장점이 있다. In addition, since each wafer having as many RGB chips as possible on a limited area regardless of the resolution of the display device is used, the manufacturing cost of the wafer can be reduced, and a color conversion layer forming process is not required.

또한, 대면적의 디스플레이 장치를 제조할 경우 상기 전사방법을 위치를 변경하며 반복적으로 실행하여 신속하게 제조할 수 있는 이점이 있다.In addition, when manufacturing a large-area display device, there is an advantage in that the transfer method can be rapidly produced by repeatedly performing a change of position.

도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 R 칩, G 칩 및 B 칩들이 형성된 도면이다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 5는 도 4의 에칭된 칩을 웨이퍼로부터 캐리어 기판으로 전사시키는 공정도이고, 도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 7의 (a) 내지 (c)는 도 1에 도시된 열 박리 캐리어 기판을 준비하는 단계(S150)을 설명하기 위한 공정도이다.
도 8 내지 도 10은 도 1에 도시된 칩 어레이를 선택적으로 캐리어 기판에서 열 박리 캐리어 기판으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.
도 11은, 도 8 내지 도 10과 같은 과정으로, 제2 캐리어 기판(210R)에 형성되어 있던 G LED 칩 어레이 중 일부 G LED 칩(100G)이 선택적으로 제2 열 박리 캐리어 기판(220G)으로 전사된 것을 보여주는 도면이다.
도 12는, 도 8 내지 도 10과 같은 과정으로, 제3 캐리어 기판(210B)에 형성되어 있던 B LED 칩 어레이 중 일부 B LED 칩(100B)이 선택적으로 제3 열 박리 캐리어 기판(220G)으로 전사된 것을 보여주는 도면이다.
도 13 내지 도 14는 제1 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차로 전사되는 공정의 예시 도면들이다.
도 15 내지 도 16은 제2 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차 전사되는 공정의 다른 예시 도면들이다.
도 17 내지 도 18은 제3 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차 전사되는 공정의 또 다른 예시 도면들이다.1 is a flowchart illustrating a method of manufacturing a display device according to an embodiment of the present invention.
2 is a diagram in which R chips, G chips, and B chips are formed on each wafer according to an embodiment of the present invention.
3 is a process diagram of growing each Epi on each wafer according to an embodiment of the present invention.
4 is a process diagram of etching each chip formed on each wafer in one chip unit according to an embodiment of the present invention.
5 is a process diagram of transferring the etched chip of FIG. 4 from the wafer to the carrier substrate, and FIG. 6 is a process diagram of removing the wafer by the LLO technique.
6 is a process diagram of removing the wafer by the LLO technique.
7A to 7C are process diagrams for explaining the step (S150) of preparing the heat-release carrier substrate shown in FIG. 1.
8 to 10 are exemplary views for explaining a process of selectively transferring the chip array shown in FIG. 1 from a carrier substrate to a thermally peeled carrier substrate.
11 is the same process as that of FIGS. 8 to 10, some G LED chips 100G among the G LED chip arrays formed on the second carrier substrate 210R are selectively transferred to the second thermal peeling carrier substrate 220G. This is a drawing showing what has been transferred.
12 is the same process as that of FIGS. 8 to 10, some of the B LED chip 100B among the B LED chip arrays formed on the third carrier substrate 210B are selectively transferred to the third thermal peeling carrier substrate 220G. This is a drawing showing what has been transferred.
13 to 14 are exemplary views of a process in which the chip array is secondarily transferred from the first heat-peel carrier substrate to the display panel.
15 to 16 are other exemplary views of a process in which the chip array is secondarily transferred from the second thermal release carrier substrate to the display panel.
17 to 18 are other exemplary views of a process in which the chip array is secondarily transferred from the third thermal release carrier substrate to the display panel.

실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. In the description of the embodiment, in the case of being described as being formed on the "top (top) or bottom (bottom)" of each component, the upper (upper) or lower (bottom) two components are in direct contact with each other Or one or more other components are disposed between two components.

또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as "up (up) or down (down)", it may include the meaning of the downward direction as well as the upward direction based on one component.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity. Also, the size of each component does not entirely reflect the actual size.

본 발명에서 사용되는 칩, CSP, LED 픽셀 CSP, LED 서브 픽셀 CSP는 다음과 같이 정의될 수 있다.The chip, CSP, LED pixel CSP, and LED sub-pixel CSP used in the present invention can be defined as follows.

칩은 LED 칩, RGB 칩, R 칩, G 칩, B 칩, 미니(Mini) LED 칩 및 마이크로(Micro) LED 칩 등을 모두 포함하는 개념이다. 이하에서는, 설명의 편의 상, 상기 칩을 R 칩, G 칩 또는 B 칩으로 설명하지만, 상기 칩이 R 칩, G 칩 또는 B 칩으로만 한정되는 것은 아님에 유의해야 한다.The chip is a concept including all of an LED chip, an RGB chip, an R chip, a G chip, a B chip, a Mini LED chip, and a Micro LED chip. Hereinafter, for convenience of description, the chip will be described as an R chip, a G chip, or a B chip, but it should be noted that the chip is not limited to an R chip, a G chip, or a B chip.

CSP(Chip Scale Package)는 단일 칩 패키지(single chip package)의 발전에 있어 최근 매우 주목 받는 패키지로서 반도체/패키지 면적비가 80% 이상인 단일 칩 패키지를 의미한다.CSP (Chip Scale Package) is a package that has recently attracted much attention in the development of a single chip package (single chip package) means a single chip package having a semiconductor/package area ratio of 80% or more.

LED 픽셀 CSP는 Red LED, Green LED 및 Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미한다.The LED pixel CSP refers to a single package in which one LED pixel is CSP packaged with a red LED, a green LED, and a blue LED as one pixel unit.

LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미한다.The LED sub-pixel CSP refers to a single package in which each of the red LED, green LED, and blue LED is packaged in one sub-pixel unit and CSP packaged in one LED sub-pixel unit.

웨이퍼 상에 형성된 발광체는 LED 칩으로 정의될 수 있다.The luminous body formed on the wafer may be defined as an LED chip.

도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.1 is a flowchart illustrating a method of manufacturing a display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 각각의 다수의 칩을 형성하는 단계(S110), 각각의 칩을 하나의 칩 별로 웨이퍼를 에칭(Etching)하는 단계(S120), 칩 단위로 분리된 각각의 웨이퍼의 칩 어레이를 캐리어 기판에 부착하는 단계(S130), LLO(Laser Lift Off) 공정에 의해 웨이퍼를 제거하는 단계(S140), 열 박리 캐리어 기판을 준비하는 단계(S150), 칩 어레이를 캐리어 기판으로부터 열 박리 캐리어 기판으로 선택적으로 전사하는 단계(S160), 열 박리 캐리어 기판에 선택적으로 전사된 칩 어레이를 디스플레이 패널로 순차적으로 전사하는 단계(S170) 및 열 박리 캐리어 기판을 제거하는 단계(S180)를 포함한다. Referring to FIG. 1, in the method of manufacturing a display device according to an embodiment of the present invention, forming a plurality of chips on each wafer (S110), etching the wafer for each chip by one chip ( Etching (S120), attaching the chip array of each wafer separated in chip units to the carrier substrate (S130), removing the wafer by laser lift off (LLO) process (S140), thermal peeling Preparing a carrier substrate (S150), selectively transferring the chip array from the carrier substrate to the thermally delaminated carrier substrate (S160), sequentially transferring the chip array selectively transferred to the thermally delaminated carrier substrate to the display panel (S170) and the step of removing the thermal release carrier substrate (S180).

S110 단계, S120 단계, S130 단계, S140 단계, S150 단계, S160 단계, S170, S180 단계를 이하에서 첨부된 도면을 참조하여 상세히 설명한다.Steps S110, S120, S130, S140, S150, S160, S170, and S180 will be described in detail below with reference to the accompanying drawings.

도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다. 2 is a diagram in which chips are formed on each wafer according to an embodiment of the present invention.

도 2에 도시된 바와 같이 본 발명의 실시 형태는 R칩, G칩 및 B칩이 각각 형성된 3개의 웨이퍼를 예시로서 설명하나 이에 한정되지는 않는다.As illustrated in FIG. 2, the embodiment of the present invention describes three wafers each formed with R chips, G chips, and B chips, but is not limited thereto.

도 2를 참조하면, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 같은 파장 대역의 광을 방출하는 복수의 발광 소자(11R, 11G, 11B)를 형성한다. Referring to FIG. 2, a plurality of light emitting elements 11R, 11G, and 11B that emit light of the same wavelength band is formed on each one of the wafers 10R, 10G, and 10B.

여기서, 발광 소자(11R, 11G, 11B)는 적색, 녹색, 청색의 광을 방출하는 발광 칩일 수 있다.Here, the light emitting elements 11R, 11G, and 11B may be light emitting chips that emit red, green, and blue light.

복수의 발광 소자(11R, 11G, 11B)는 각각의 웨이퍼(10R, 10G, 10B) 상에서 복수의 행과 열을 따라 등간격으로 이격된 채 배열될 수 있다. The plurality of light emitting elements 11R, 11G, and 11B may be arranged at equal intervals along a plurality of rows and columns on each wafer 10R, 10G, and 10B.

등간격으로 배치된 발광 소자(11R, 11G, 11B)는 행 또는 열 방향으로 이후 디스플레이 패널에 전사되므로, 상대적으로 고가인 웨이퍼의 전체 면적으로 효율적으로 활용하여 발광 소자의 제조 단가를 낮출 수 있다.Since the light-emitting elements 11R, 11G, and 11B arranged at equal intervals are subsequently transferred to the display panel in the row or column direction, the manufacturing cost of the light-emitting element can be lowered by efficiently utilizing the entire area of a relatively expensive wafer.

한편, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 다수의 칩을 형성한 후, 각 칩 별로 웨이퍼를 에칭 공정을 거쳐 각 칩 별로 분리할 수 있다.On the other hand, after forming a plurality of chips on each one wafer (10R, 10G, 10B), the wafer for each chip can be separated for each chip through an etching process.

각각의 웨이퍼(10R, 10G, 10B) 상에 형성된 칩 간의 피치(W)는 디스플레이 패널 상에 형성된 칩 간의 피치와 동일하거나 소정의 값의 비례상수의 배수로 정하여지는 것이 바람직하다.The pitch W between chips formed on each of the wafers 10R, 10G, and 10B is preferably the same as the pitch between chips formed on the display panel or is determined by a multiple of a proportional constant of a predetermined value.

이는 후술할 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩들을 행렬 단위로 선택적으로 전사할 때 전사를 용이하게 할 수 있다.This can facilitate transfer when selectively transferring the chips from the thermal peeling carrier substrate, which will be described later, to the display panel in matrix units.

도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.3 is a process diagram of growing each Epi on each wafer according to an embodiment of the present invention.

도 3을 참조하면, 3개의 웨이퍼(10R, 10G, 10B) 각각의 일면 상에 소정의 광을 방출하는 에피(11R, 11G, 11B)를 성장시킨다. 3, epi wafers 11R, 11G, and 11B emitting predetermined light are grown on one surface of each of the three wafers 10R, 10G, and 10B.

여기서, 웨이퍼(10R, 10G, 10B)는 사파이어(Al2O3), 실리콘, 갈륨비소(GaAs), 질화갈륨(GaN) 및 질화아연(ZnN) 중 어느 하나의 기판일 수 있다. 그러나 이에 한정하는 것은 아니며, 웨이퍼로 이용될 수 어떠한 기판이든 사용가능하다. Here, the wafers 10R, 10G, and 10B may be any one of sapphire (Al2O3), silicon, gallium arsenide (GaAs), gallium nitride (GaN), and zinc nitride (ZnN). However, the present invention is not limited thereto, and any substrate that can be used as a wafer can be used.

성장된 각각의 에피(11R, 11G, 11B) 상에 패드(14r, 14g, 14b)를 형성하고, 에피(11R, 11G, 11B)와 패드(14r, 14g, 14b)를 패시베이션(Passivation)하는 보호층(13)을 형성한다. Protection to form pads 14r, 14g, 14b on each of the grown epis 11R, 11G, 11B, and passivation of epis 11R, 11G, 11B and pads 14r, 14g, 14b The layer 13 is formed.

여기서, 패드(14r, 14g, 14b)는 확장되지 않은 것으로서, 일반적인 패드의 크기와 형상을 가질 수 있다. Here, the pads 14r, 14g, and 14b are not expanded, and may have a size and shape of a general pad.

보호층(13)을 형성할 때, 패드(14r, 14g, 14b)가 보호층(13)의 외부에 노출되도록 형성하는 것이 이후 패드의 영역을 확장하는 데 있어서 바람직하다.When forming the protective layer 13, it is preferable to form the pads 14r, 14g, 14b so as to be exposed to the outside of the protective layer 13 in expanding the area of the pad.

도 3에는 도 1에서의 A-A Section과 B-B Section의 단면도를 각각 표현하고 있으며, 바람직하게는 칩 당 한 쌍의 (+), (-) 전극은 Epi 층 아래에 형성되는데, A-A section 기준으로 전극을 상하 형성할 수 있으며 필요에 따라서는 좌우로 형성하는 것도 가능함은 물론이다.In FIG. 3, cross-sectional views of the AA section and the BB section in FIG. 1 are respectively expressed, and preferably, a pair of (+) and (-) electrodes per chip is formed under the Epi layer. It can be formed up and down and, if necessary, can be formed left and right.

웨이퍼(10R, 10G, 10B) 상에 형성된 발광체는 칩 단위로 전기적으로 분리된 상태이며, 본 발명에서는 LED 칩이라 칭하며, 이후 칩 별로 에칭된 후 웨이퍼(10R, 10G, 10B)로부터 캐리어 기판으로 전사된다. The light emitters formed on the wafers 10R, 10G, and 10B are electrically separated on a chip-by-chip basis, and are referred to as LED chips in the present invention. do.

도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.4 is a process diagram of etching each chip formed on each wafer in one chip unit according to an embodiment of the present invention.

도 4를 참조하면, 도 3과 같이 웨이퍼(10B, 10G, 10B)에 에피(11R, 11G, 11B) 및 패드(14r, 14g, 14b)를 형성시키고, 보호층(13)을 각각의 칩 별로 에칭하여 물리적으로 분리된 다수의 칩(100R, 100G, 100B)을 형성한다. 여기서, 각 칩과 칩을 둘러싸는 보호층(13)을 본 명세서에서 칩이라 칭하도록 한다. 물론, 각 칩과 칩을 둘러싸는 보호층(13)을 픽셀 CSP 또는 서브 픽셀 CSP로도 칭할 수 있다. Referring to FIG. 4, epitaxial 11R, 11G, and 11B and pads 14r, 14g, and 14b are formed on the wafers 10B, 10G, and 10B as shown in FIG. 3, and the protective layer 13 is formed for each chip. Etching to form a plurality of physically separated chips (100R, 100G, 100B). Here, each chip and the protective layer 13 surrounding the chip will be referred to as a chip in this specification. Of course, each chip and the protective layer 13 surrounding the chip may also be referred to as a pixel CSP or sub-pixel CSP.

여기서, 칩(100R, 100G, 100B) 별로 에칭하는 공정은 습식(Wet) 또는 건식(Dry) 에칭이 적용될 수 있으며, 에칭에 의해 LED 칩 모양이 정의되며, 이때 웨이퍼(10B, 10G, 10B)는 그대로 잔존하게 된다.Here, in the process of etching for each chip (100R, 100G, 100B), wet or dry etching may be applied, and the shape of the LED chip is defined by etching, wherein the wafers 10B, 10G, and 10B are It will remain as it is.

이하의 도면들에서 하나의 칩(100R, 100G, 100B)은 도 4에서 형성된 칩(100R, 100G, 100B)으로 도시되어 있으나, 이에 한정하는 것은 아니며, 도 2에서 행과 열 방향으로 에칭된 칩(100R, 100G, 100B) 어레이일 수도 있다. In the following drawings, one chip 100R, 100G, 100B is illustrated as a chip 100R, 100G, 100B formed in FIG. 4, but is not limited thereto, and the chip etched in the row and column directions in FIG. 2 It may be an (100R, 100G, 100B) array.

각각의 칩(100R, 100G, 100B)은 와이어가 불필요한 플립 칩 구조를 가질 수 있다. Each chip 100R, 100G, and 100B may have a flip chip structure in which a wire is unnecessary.

와이어 대신에 패드(14r, 14g, 14b)로 전기적 연결이 가능하며, 칩(100R, 100G, 100B) 각각은 패드(14r, 14g, 14b)를 통한 외부 제어신호에 따라 다양한 색상의 광을 방출할 수 있다. Electrical connection is possible with pads 14r, 14g, 14b instead of wire, and each of the chips 100R, 100G, 100B emits light of various colors according to an external control signal through pads 14r, 14g, 14b. Can be.

또한, 본 발명에서 칩(100R, 100G, 100B) 각각은 R, G, B 별로 각각 서브 픽셀을 구성하여 CSP 형태로 제작된 새로운 개념의 소형 패키지화될 수 있다.In addition, in the present invention, each of the chips 100R, 100G, and 100B can be packaged in a compact form of a new concept produced in the form of a CSP by configuring subpixels for each R, G, and B.

R 칩(100R), G 칩(100G) 및 B 칩(100B)은 하나의 발광 소자 또는 발광체를 구성할 수 있다. The R chip 100R, the G chip 100G, and the B chip 100B may constitute one light emitting device or a light emitting body.

각각의 칩(100R, 100G, 100B)을 복수로 행과 열 방향으로 캐리어 기판에 부착시킴으로써 칩 어레이를 전사할 수 있는 선공정이 수행될 수 있고, 캐리어 기판으로부터 열 박리 캐리어 기판으로 선택적으로 전사하고, 열 박리 캐리어 기판에 배열된 칩 어레이가 후술할 디스플레이 패널로 순차적으로 전사될 수 있다.By attaching each chip (100R, 100G, 100B) to the carrier substrate in a plurality of row and column directions, a pre-process can be performed to transfer the chip array, and selectively transfer from the carrier substrate to the thermally peeled carrier substrate and , The chip array arranged on the heat-exfoliating carrier substrate may be sequentially transferred to a display panel to be described later.

도 4에서와 같이 각각의 웨이퍼(10B, 10G, 10B) 상에서 칩(100R, 100G, 100B) 형태로 에칭된 칩 어레이들을 캐리어 기판에 부착하여 웨이퍼를 제거하는 공정을 수행하고, 이후 캐리어 기판으로부터 열 박리 캐리어 기판으로 선택적 전사 및 디스플레이 패널로 순차적으로 선택적 전사시키는 공정을 살펴본다.As shown in FIG. 4, a process of removing wafers is performed by attaching chip arrays etched in the form of chips 100R, 100G, and 100B on each wafer 10B, 10G, and 10B to a carrier substrate, and then heats from the carrier substrate. The process of selectively transferring to a release carrier substrate and sequentially transferring to a display panel will be described.

이하의 도면들은 도 1의 웨이퍼 상에서 행렬 배열된 칩 어레이에서 행(가로) 배열 기준으로 설명된다.The following figures are described on the basis of row (horizontal) arrangement in a chip array matrixed on the wafer of FIG. 1.

도 5는 도 4의 에칭된 칩을 웨이퍼로부터 캐리어 기판으로 전사시키는 공정도이고, 도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.5 is a process diagram of transferring the etched chip of FIG. 4 from the wafer to the carrier substrate, and FIG. 6 is a process diagram of removing the wafer by the LLO technique.

도 5 및 도 6은 에칭된 칩을 디스플레이 패널로 전사시키기 위해 웨이퍼(10R, 10G, 10B)를 제거하기 위한 공정이다.5 and 6 is a process for removing the wafer (10R, 10G, 10B) to transfer the etched chip to the display panel.

도 5를 참조하면, 에칭에 의해 칩이 행렬 방향으로 분리된 후(도 4와 같이), 캐리어 기판(210R, 210G, 210B)을 웨이퍼(10R, 10G, 10B)의 반대 방향의 칩(100R, 100G, 100B)에 부착시킨다. 즉, 캐리어 기판(210R, 210G, 210B)을 칩(100R, 100G, 100B)의 패드(14r, 14g, 14b)측에 부착시킨다.Referring to FIG. 5, after the chip is separated in the matrix direction by etching (as shown in FIG. 4 ), the carrier substrates 210R, 210G, and 210B are placed in the opposite direction of the wafers 10R, 10G, and 10B (100R, 100G, 100B). That is, the carrier substrates 210R, 210G, 210B are attached to the pads 14r, 14g, 14b side of the chips 100R, 100G, 100B.

여기서, 캐리어 기판(210R, 210G, 210B)은 '베이스 기판'으로도 명명될 수 있다. 이하에서는 설명의 편의 상 캐리어 기판으로 지칭하도록 한다.Here, the carrier substrates 210R, 210G, and 210B may also be referred to as a'base substrate'. Hereinafter, for convenience of description, it will be referred to as a carrier substrate.

도 6를 참조하면, 도 5와 같은 상태에서 LLO(Laser Lift Off) 공정에 의해 웨이퍼(10R, 10G, 10B)를 제거시키면, 칩(100R, 100G, 100B)은 제1 캐리어 기판(210R, 210G, 210B)에 부착된 상태로 놓이게 되며, 이때 칩(100R, 100G, 100B)의 방향은 반대 방향으로 발광체가 노출된 상태로 배치된다.Referring to FIG. 6, when the wafers 10R, 10G, and 10B are removed by a laser lift off (LLO) process in the same state as in FIG. 5, the chips 100R, 100G, and 100B are first carrier substrates 210R, 210G , 210B), and in this case, the directions of the chips 100R, 100G, and 100B are disposed with the light emitting body exposed in the opposite direction.

캐리어 기판(210R, 210G, 210B)은, R LED 칩 어레이가 형성된 제1 캐리어 기판(210R), G LED 칩 어레이가 형성된 제2 캐리어 기판(210G) 및 B LED 칩이 어레이가 형성된 제3 캐리어 기판(210B)을 포함할 수 있다.The carrier substrates 210R, 210G, and 210B include a first carrier substrate 210R formed with an R LED chip array, a second carrier substrate 210G formed with a G LED chip array, and a third carrier substrate formed with an array of B LED chips. It may include (210B).

캐리어 기판(210R, 210G, 210B)으로부터 열 박리 캐리어 기판으로 발광체를 선택적으로 전사시키는 공정을 설명함에 앞서서, 열 박리 캐리어 기판을 준비하는 단계(S150)부터 설명하도록 한다.Prior to describing the process of selectively transferring the light-emitting body from the carrier substrates 210R, 210G, and 210B to the thermal release carrier substrate, a step (S150) of preparing the thermal release carrier substrate will be described.

도 7의 (a) 및 (b)는 도 1에 도시된 열 박리 캐리어 기판(220)을 준비하는 단계(S150)을 설명하기 위한 공정도이다.7A and 7B are process diagrams for explaining the step (S150) of preparing the thermal release carrier substrate 220 shown in FIG. 1.

본 명세서에서 열 박리 캐리어 기판(220)은 '열 박리 기판'으로도 명명될 수 있다. 따라서, 열 박리 캐리어 기판(220)은 열 박리 기판으로도 해석될 수 있으며, 이하에서는 설명의 편의 상 열 박리 캐리어 기판(220)으로 지칭한다.In this specification, the thermal release carrier substrate 220 may also be referred to as a “thermal release substrate”. Therefore, the thermal peeling carrier substrate 220 may also be interpreted as a thermal peeling substrate, hereinafter referred to as thermal peeling carrier substrate 220 for convenience of description.

도 7의 (a) 및 (b)를 참조하면, 기판(221) 상에 베이스 층(223)을 형성하고, 베이스층(223) 상에 열에 의해 박리되는 물질(225)를 갖는 접착층(227)을 형성한다. Referring to (a) and (b) of FIG. 7, the base layer 223 is formed on the substrate 221, and the adhesive layer 227 having the material 225 peeled off by heat on the base layer 223 To form.

기판(221)은 유리(Glass), 석영(Quartz), 인공 석영(synthetic Quartz) 및 금속(metal) 중 어느 하나의 물질로 구성될 수 있다. 기판(221)은 가급적 유연하지 않은 단단한 물질로 구성되는 것이 바람직하다.The substrate 221 may be made of any one of glass, quartz, synthetic quartz, and metal. The substrate 221 is preferably made of a hard material that is not as flexible as possible.

베이스층(223)은 수지 재질로서, 예를 들어, 폴리에스터(PET), PP(폴리프로필렌), PE(폴리에틸렌), PVC(폴리비닐클로라이드), 폴리이미드(PI), PEN(polyethylene naphthalene), 유리섬유에 PTFE(polytetrafluoro ethylene)를 코팅한 필름, ETFE (ethylene terafluoroethylene), PEEK(polyether ether keton), PPS(polyphenylene sulfide), PES(polyether sulfone) 중 어느 하나 일 수 있다.The base layer 223 is a resin material, for example, polyester (PET), PP (polypropylene), PE (polyethylene), PVC (polyvinyl chloride), polyimide (PI), PEN (polyethylene naphthalene), It may be any one of a film coated with polytetrafluoro ethylene (PTFE) on glass fiber, ETFE (ethylene terafluoroethylene), PEEK (polyether ether keton), PPS (polyphenylene sulfide), or PES (polyether sulfone).

열에 의해 박리되는 물질(225)은 외부로부터의 열에 의해 박리되는 물질 또는 외형이 변형되는 물질일 수 있다. 예를 들어 외부로부터의 열에 의해 부피가 커지는 발포제일 수 있다.The material 225 that is peeled off by heat may be a material that is peeled off by heat from the outside or a material whose shape is deformed. For example, it may be a foaming agent that is bulky due to heat from the outside.

접착층(227)은 아크릴 점착제 및 실리콘 수지 조성물 중 어느 하나일 수 있다. 접착층(227) 내에 열에 의해 박리되는 물질(225)이 포함된다.The adhesive layer 227 may be any one of an acrylic adhesive and a silicone resin composition. A material 225 that is peeled off by heat is included in the adhesive layer 227.

접착층(227)과 열에 의해 박리되는 물질(225)을 100(중량%)으로 하였을 때, 열에 의해 박리되는 물질(225)은 5 내지 20 (중량%)일 수 있으나, 이에 한정하는 것은 아니며, 사용자에 필요에 따라 다른 중량비를 가질 수도 있다.When the adhesive layer 227 and the material 225 exfoliated by heat are 100 (wt%), the material 225 exfoliated by heat may be 5 to 20 (wt%), but is not limited thereto. It may have a different weight ratio as needed.

열에 의해 박리되는 물질(225)의 크기는 접착층(227)의 두께보다 작다. 하지만, 열에 의해 박리되는 물질(225)이 외부로부터 열을 받으면, 외형이 커져 변형되는데, 변형된 외형은 접착층(227)의 두께보다 크다. 열에 의해 박리되는 물질(225)의 외형이 변함으로서, 열에 의해 박리되는 물질(225)이 접착층(227)에 부착된 칩들을 물리적으로 밀어내는 압력을 형성할 수 있다. 형성된 압력에 의해 칩들이 접착층(227)으로부터 분리될 수 있다.The size of the material 225 peeled off by heat is smaller than the thickness of the adhesive layer 227. However, when the material 225 peeled by heat receives heat from the outside, the outer shape becomes large and deformed, and the deformed outer shape is larger than the thickness of the adhesive layer 227. As the external shape of the material 225 peeled off by the heat changes, the material 225 peeled off by heat may form a pressure that physically pushes chips attached to the adhesive layer 227. Chips may be separated from the adhesive layer 227 by the formed pressure.

열 박리 캐리어 기판(220)은 복수로 준비될 수 있다. 예를 들어, R 발광체가 전사되는 제1 열 박리 캐리어 기판, G 발광체가 전사되는 제2 열 박리 캐리어 기판 및 B 발광체가 전사되는 제3 열 박리 캐리어 기판이 각각 준비될 수 있다.The thermal release carrier substrate 220 may be prepared in plural. For example, a first thermal peeling carrier substrate to which the R emitter is transferred, a second thermal peeling carrier substrate to which the G emitter is transferred, and a third thermal peeling carrier substrate to which the B emitter is transferred may be prepared, respectively.

도 8 내지 도 10은 도 1에 도시된 칩 어레이를 선택적으로 캐리어 기판에서 열 박리 캐리어 기판으로 선택적으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.8 to 10 are exemplary views for explaining a process of selectively transferring the chip array shown in FIG. 1 from a carrier substrate to a thermally peeled carrier substrate.

도 8을 참조하면, R LED 칩 어레이(100R)가 형성된 제1 캐리어 기판(210R) 상에 제1 열 박리 캐리어 기판(220R)을 배치한다. R LED 칩(100R)들 상에 제1 열 박리 캐리어 기판(220R)의 접착층(227)을 접촉시켜 서로 부착되도록 한다. Referring to FIG. 8, the first thermal release carrier substrate 220R is disposed on the first carrier substrate 210R on which the R LED chip array 100R is formed. The adhesive layers 227 of the first thermal release carrier substrate 220R are contacted on the R LED chips 100R to be attached to each other.

도 9를 참조하면, 제1 열 박리 캐리어 기판(220R) 상에 제1 마스크층(230R)을 형성한다. 제1 마스크층(230R)은 베이스층(231)과 베이스층(231) 상에 패터닝된 금속층(235a, 235b)를 포함한다. Referring to FIG. 9, a first mask layer 230R is formed on the first thermal release carrier substrate 220R. The first mask layer 230R includes a base layer 231 and metal layers 235a and 235b patterned on the base layer 231.

베이스층(231)은 외부로부터 입사된 광자(photon)가 통과할 수 있는 재질로 구성될 수 있는데, 예를 들어, 석영(Quartz)으로 구성될 수 있다.The base layer 231 may be formed of a material through which photons incident from the outside can pass, for example, may be composed of quartz (Quartz).

금속층(235a, 235b)은 베이스층(231)의 하면에 패터닝된 것일 수 있다. 금속층(235a, 235b)은 광자를 반사하거나 흡수하므로 열이 발생한다. 반면에 금속층(235a, 235b)이 없고 투명한 베이스층(231)은 광자가 투과되어 열이 거의 발생하지 않는다. 따라서, R LED 칩 어레이(100R) 중 패터닝된 금속층(235a, 235b)에서는 열이 발생하여 아래에 위치하는 칩(100R)으로 열전도가 이루어지고, 패터닝된 금속층(235a, 235b) 아래에 위치하지 않는 칩(100R)으로는 열전도가 발생하지 않는다.The metal layers 235a and 235b may be patterned on the lower surface of the base layer 231. Since the metal layers 235a and 235b reflect or absorb photons, heat is generated. On the other hand, there are no metal layers 235a and 235b, and the transparent base layer 231 hardly generates heat as photons are transmitted. Accordingly, heat is generated in the patterned metal layers 235a and 235b of the R LED chip array 100R, and heat conduction is performed to the chip 100R positioned below, and is not located under the patterned metal layers 235a and 235b. Thermal conductivity does not occur with the chip 100R.

이웃하는 두 개의 금속층(235a, 235b)의 피치(pitch)는 후술할 디스플레이 패널의 이웃하는 두 개의 패드 사이의 피치에 대응될 수 있다. 따라서, 금속층(235a, 235b)을 패터닝할 때, 디스플레이 패널의 두 패드 사이의 피치를 고려하는 것이 바람직하다. 예를 들어, 이웃하는 두 개의 패터닝된 금속층(235a, 235b)의 피치(pitch)는 디스플레이 패널의 두 패드 사이의 피치의 K배 일 수 있다.The pitch of the two adjacent metal layers 235a and 235b may correspond to the pitch between two adjacent pads of the display panel, which will be described later. Therefore, when patterning the metal layers 235a and 235b, it is desirable to consider the pitch between two pads of the display panel. For example, the pitch of two neighboring patterned metal layers 235a and 235b may be K times the pitch between two pads of the display panel.

제1 마스크층(230R)을 형성한 후, 제1 마스크층(230R) 위로 소정의 광자를 가한다. 광자는 적외선 광자일 수 있으나, 이에 한정하는 것은 아니며, 광자는 가시광선 또는 자외선의 광자일 수 있다.After forming the first mask layer 230R, a predetermined photon is applied over the first mask layer 230R. The photon may be an infrared photon, but is not limited thereto, and the photon may be a visible light or an ultraviolet photon.

가해진 광자 중 제1 마스크층(230R)의 패터닝된 금속층(235a, 235b)으로 입사된 광자는 패터닝된 금속층(235a, 235b)에 열을 발생시키고, 패터닝된 금속층(235a, 235b)으로 입사되지 않은 나머지 광자는 제1 마스크층(230R)을 통과할 뿐 열을 발생시키지 않는다.Of the applied photons, photons incident on the patterned metal layers 235a and 235b of the first mask layer 230R generate heat in the patterned metal layers 235a and 235b, and are not incident on the patterned metal layers 235a and 235b. The remaining photons pass through the first mask layer 230R but do not generate heat.

도 10을 참조하면, 제1 마스크층(230R)을 통과한 광자(photon)는 제1 열 박리 캐리어 기판(220R)의 기판(221)과 베이스층(223)을 통과한 후, 제1 열 박리 캐리어 기판(220R)의 열에 의해 박리되는 물질(225)로 입사된다. 열에 의해 박리되는 물질(225)은 입사된 광자에 의해 발포 현상이 발생된다. 즉, 외형이 커지도록 변형된다. 열에 의해 박리되는 물질(225)의 크기가 접착층(227)의 두께보다 더 커지면서, 열에 의해 박리되는 물질(225)이 접착층(227)에 붙어있던 칩(100R)들 중 일부 칩(100R')을 밀어낸다. 즉, 외형이 변형된 열에 의해 박리되는 물질(225)이 선택된 일부 칩(100R')에 소정의 압력을 제공한다. 열에 의해 박리되는 물질(225)이 제공하는 압력은 선택된 일부 칩(100R')을 접착층(227)으로부터 이격시키며, 선택된 일부 칩(100R')과 제1 캐리어 기판(210R) 사이의 접착력을 향상시킬 수 있다.Referring to FIG. 10, after photons passing through the first mask layer 230R pass through the substrate 221 and the base layer 223 of the first thermal peeling carrier substrate 220R, the first thermal peeling is performed. It is incident on the material 225 that is peeled off by the heat of the carrier substrate 220R. The material 225 exfoliated by heat is foamed by the incident photons. That is, it is deformed so that the outer shape becomes large. As the size of the material 225 peeled by heat becomes larger than the thickness of the adhesive layer 227, some of the chips 100R' among the chips 100R where the material 225 peeled by heat adheres to the adhesive layer 227 Push it out. That is, the material 225 that is peeled off by the heat whose shape is deformed provides a predetermined pressure to some selected chips 100R'. The pressure provided by the material 225 peeled off by heat separates some of the selected chips 100R' from the adhesive layer 227, and improves the adhesion between the selected some chips 100R' and the first carrier substrate 210R. You can.

도 10에 도시된 바와 같이, 칩(100R)과 제1 열 박리 캐리어 기판(220R)의 접착층(227)의 사이의 접착력은, 상기 칩(100R)과 제1 캐리어 기판(210R) 사이의 접착력보다 크다. 이러한 접착력의 차이에 의해, 제1 열 박리 캐리어 기판(220R)과 제1 캐리어 기판(210R)이 서로 분리될 때, 상기 칩(100R)이 제1 열 박리 캐리어 기판(220R)으로 전사될 수 있다.As shown in FIG. 10, the adhesion between the chip 100R and the adhesive layer 227 of the first thermal release carrier substrate 220R is greater than that between the chip 100R and the first carrier substrate 210R. Big. Due to this difference in adhesive force, when the first thermal peeling carrier substrate 220R and the first carrier substrate 210R are separated from each other, the chip 100R may be transferred to the first thermal peeling carrier substrate 220R. .

도 10에 도시된 바와 같이, 열 박리 캐리어 기판(220R)에 전사되어 있던 다수의 칩(100R) 중 일부 칩(100R')들은 캐리어 기판(210R)에 전사되고, 나머지 칩(100R)들은 제1 열 박리 캐리어 기판(220R)에 전사된다. 다시 말해, 패터닝된 금속층(235a, 235b) 아래에 위치한 칩(100R)은 제1 캐리어 기판(210R)에 전사되고, 패터닝된 금속층(235a, 235b) 아래에 위치되지 않은 칩(100R')은 제1 열 박리 캐리어 기판(220R)에 전사된다. 이는 열에 의해 박리되는 물질(225)이 외부로부터의 광자에 의해 변형된 열에 의해 박리되는 물질(225')로 변형된 것에 기인한다. 열에 의해 박리되는 물질(225)은 광자에 의해 크기가 변형되고, 열에 의해 박리되는 물질(225)의 변형에 의해 소정의 압력이 발생되고, 발생된 압력이 칩(100R')으로 가해져 칩(100R')과 접착층(227) 사이의 접착력을 저하시킨다. 이러한 프로세스에 의해, 제1 캐리어 기판(210R)에 전사되어 있던 다수의 칩들 중 선택된 칩(100R)들(패터닝된 금속층(235a, 235b) 아래에 배치되지 않은 칩(100R)들)이 제1 열 박리 캐리어 기판(220R)으로 전사될 수 있다.As shown in FIG. 10, some of the chips 100R' among the plurality of chips 100R transferred to the thermal release carrier substrate 220R are transferred to the carrier substrate 210R, and the remaining chips 100R are first It is transferred to the thermal release carrier substrate 220R. In other words, the chip 100R located under the patterned metal layers 235a and 235b is transferred to the first carrier substrate 210R, and the chip 100R' not located under the patterned metal layers 235a and 235b is made of It is transferred to one heat release carrier substrate 220R. This is due to the fact that the material 225 peeled off by heat is transformed into a material peeled off by heat deformed by photons from the outside. The material 225 exfoliated by heat is deformed in size by photons, and a predetermined pressure is generated by deformation of the material 225 exfoliated by heat, and the generated pressure is applied to the chip 100R' to form the chip 100R ') and the adhesive strength between the adhesive layer 227 is reduced. By this process, selected chips 100R (chips 100R not disposed under the patterned metal layers 235a and 235b) among the plurality of chips transferred to the first carrier substrate 210R are first opened. It may be transferred to the release carrier substrate 220R.

여기서, 다수의 칩(100R) 중에서 특정 행 또는 열 단위로 소정의 열을 가하여, 상기 다수의 칩(100R) 중 특정 행 또는 열 단위를 선택적으로 전사할 수도 있다.Here, a specific row or column unit of the plurality of chips 100R may be selectively transferred by applying a predetermined column in a specific row or column unit.

도 11은, 도 8 내지 도 10과 같은 과정으로, 제2 캐리어 기판(210G)에 형성되어 있던 G LED 칩 어레이 중 일부 G LED 칩(100G)이 선택적으로 제2 열 박리 캐리어 기판(220G)으로 전사된 것을 보여주는 도면이다.11 is the same process as that of FIGS. 8 to 10, some G LED chips 100G among the G LED chip arrays formed on the second carrier substrate 210G are selectively transferred to the second thermal peeling carrier substrate 220G. This is a drawing showing what has been transferred.

도 12는, 도 8 내지 도 10과 같은 과정으로, 제3 캐리어 기판(210B)에 형성되어 있던 B LED 칩 어레이 중 일부 B LED 칩(100B)이 선택적으로 제3 열 박리 캐리어 기판(220G)으로 전사된 것을 보여주는 도면이다.FIG. 12 is a process similar to FIGS. 8 to 10, in which some of the B LED chips 100B among the B LED chip arrays formed on the third carrier substrate 210B are selectively transferred to the third thermal peeling carrier substrate 220G. This is a drawing showing what has been transferred.

이와 같이, 캐리어 기판에 형성되어 있던 칩 어레이를 열 박리 캐리어 기판으로 전사하는 단계를 '1차 전사'로 명명할 수도 있으며, 열 단위 또는 행 단위로 선택하여 전사된다는 의미에서 선택적 전사라 명명할 수도 있다.As described above, the step of transferring the chip array formed on the carrier substrate to the thermal peeling carrier substrate may be referred to as'primary transfer', or may be referred to as selective transfer in the sense of being transferred by selecting in units of columns or rows. have.

한편, 열 박리 캐리어 기판(220)은 투명한 재질일 수 있다. 열 박리 캐리어 기판(220)이 투명한 재질이면, 열 박리 캐리어 기판(220)에 각각의 칩(100R-SP1, 100R-SP2, 100R-SP3)을 전사할 때, 위치 조정과 틀어짐 등을 외부에 구비된 비전 시스템(미도시)을 통해 조정 또는 제어할 수 있는 이점이 있다.On the other hand, the thermal release carrier substrate 220 may be a transparent material. When the thermal peeling carrier substrate 220 is a transparent material, when transferring each chip (100R-SP1, 100R-SP2, 100R-SP3) to the thermal peeling carrier substrate 220, position adjustment and misalignment are provided externally. It has the advantage of being able to be adjusted or controlled via a vision system (not shown).

도 13 내지 도 14는 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차로 전사되는 공정의 예시 도면들이다.13 to 14 are exemplary views of a process in which the chip array is secondarily transferred from the heat-peel carrier substrate to the display panel.

도 13을 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것이고, (B)는 디스플레이 패널(300) 상에 제1 열 박리 캐리어 기판(220R)을 얼라인시켜 R 칩 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.Referring to FIG. 13, (A) shows pads 31-SP1, ..., 31-SP6 of the display panel 300, and (B) is a first thermal peeling carrier substrate on the display panel 300. The 220R is aligned to show the state in which the R chip array is secondarily transferred onto the display panel 300.

디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 1열과 4열에는 솔더 페이스트(33-SP1, 33-SP4)가 형성되며, 그 해당 열 위치에 각각 R 칩(100R-SP1, 100R-SP4)이 전사된다.Pads 31-SP1, ..., 31-SP6 are formed in columns 1 to 6 of the display panel 300, and solder pastes 33-SP1 and 33-SP4 are formed in columns 1 and 4, and correspondingly The R chips 100R-SP1 and 100R-SP4 are transferred to the column positions, respectively.

다만, 디스플레이 패널(300)의 패드 상에는 1열과 4열에만 솔더 페이스트가 형성된 것으로 도시되었지만, 모든 열에 솔더 페이스트(33-SP1, …, 33-SP6)가 형성되더라도 무방하다. However, although the solder paste is shown to be formed only in the first and fourth rows on the pad of the display panel 300, it is acceptable to use the solder pastes 33-SP1, ..., and 33-SP6 in all rows.

도 14는 도 13에서 제1 열 박리 캐리어 기판(220R)으로부터 디스플레이 패널(300)로 R 칩 어레이가 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.14 illustrates a cross-sectional process in which the R chip array is transferred from the first thermal peeling carrier substrate 220R to the display panel 300 in FIG. 13 in more detail.

도 14의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포한다. Referring to FIG. 14A, solder pastes 33 are applied on a plurality of pads 31 of the display panel 300.

디스플레이 패널(300) 아래에는 TFT 어레이 기판(400)이 배치될 수 있다.The TFT array substrate 400 may be disposed under the display panel 300.

여기서, 솔더 페이스트(33)는 1열과 4열의 패드(31-SP1, 31-SP4) 상에만 도포될 수 있지만, 나머지 패드 상에도 도포되어도 무관하다.Here, the solder paste 33 may be applied only on the pads 31-SP1 and 31-SP4 in rows 1 and 4, but may be applied on the remaining pads.

1열과 4열의 패드(바람직하게는 전(前)열+3열의 간격으로 배치된 패드)에는 선택적으로 R 칩 어레이의 하나의 열이 전사되고, 이후 1열과 4열 사이의 2열과 3열 패드(각각 전(前)열+3열의 간격으로 배치된 패드)에는 순차적으로 G 칩 어레이의 하나의 열, B 칩 어레이의 하나의 열이 전사된다.One row of the R chip array is selectively transferred to the first row and fourth row pads (preferably the pads arranged at the intervals of the previous row + the third row), and then the second row and third row pads between the first row and fourth row ( Each column (pads arranged at intervals of the front row + 3 rows) sequentially transfers one row of the G chip array and one row of the B chip array.

솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.The solder paste 33 may be applied to various pads 31 of the display panel 300 through various methods such as screen printing, dispensing, and jetting.

다음으로, 도 14의 (B)를 참조하면, 제1 열 박리 캐리어 기판(220R)에 부착된 R 칩 어레이(100R-SP1, 100R-SP4)를 디스플레이 패널(300) 상으로 배치하고, R 칩 어레이(100R-SP1, 100R-SP4)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1, 33-SP4)에 접촉시킨다. Next, referring to (B) of FIG. 14, the R chip arrays 100R-SP1 and 100R-SP4 attached to the first thermal release carrier substrate 220R are disposed on the display panel 300, and the R chip The pads of the arrays 100R-SP1 and 100R-SP4 are brought into contact with the solder pastes 33-SP1 and 33-SP4 applied on the pad 31 of the display panel 300.

솔더 페이스트(33-SP1, 33-SP4)를 통해 R 칩 어레이(100R-SP1, 100R-SP4)의 패드와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP1, 33-SP4) 내부에 포함된 솔더 파티클(Solder particle)이 일부 R 칩 어레이(100R-SP1, 100R-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4) 사이로 자기조립(self-assembly)될 수 있다.After the pads of the R chip arrays 100R-SP1 and 100R-SP4 are contacted with the solder pastes 33-SP1 and 33-SP4 and the pad 31 of the display panel 300, for example, self-aligning paste (Self Align Paste, SAP) When a certain amount of heat is applied using the soldering method, the solder particles contained in the solder paste (33-SP1, 33-SP4) have some R chip arrays (100R-SP1, 100R) -It may be self-assembled between the pad of SP4 and the pads 31-SP1 and 31-SP4 of the display panel 300.

한편, 솔더 페이스트(33) 내부에 포함된 열경화성 수지는 열에 의해 경화될 수 있다.Meanwhile, the thermosetting resin included in the solder paste 33 may be cured by heat.

다음으로, 도 14의 (C)를 참조하면, R 칩 어레이(100R-SP1, 100R-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4)가 솔더링되면, 제1 열 박리 캐리어 기판(220R) 위에서 소정의 열을 가한다. 상기 열에 의해 소정의 광자가 제1 열 박리 캐리어 기판(220R)의 열에 의해 박리되는 물질(225)로 입사된다. 열에 의해 박리되는 물질(225)은 입사된 열에 의해 크기가 커져 변형된 열에 의해 박리되는 물질(225')로 변형된다. 변형된 열에 의해 박리되는 물질(225')이 R 칩 어레이(100R-SP1, 100R-SP4)을 밀어내어, R 칩 어레이(100R-SP1, 100R-SP4)이 제1 열 박리 캐리어 기판(220R)의 접착층(227)으로부 떨어진다. 이후, 제1 열 박리 캐리어 기판(220R)을 R 칩 어레이(100R-SP1, 100R-SP4)로부터 이격시키면, R 칩 어레이(100R-SP1, 100R-SP4)가 디스플레이 패널(300)으로 전사된다.Next, referring to (C) of FIG. 14, when the pads of the R chip arrays 100R-SP1 and 100R-SP4 and the pads 31-SP1 and 31-SP4 of the display panel 300 are soldered, the first A predetermined heat is applied on the thermal release carrier substrate 220R. A predetermined photon by the heat is incident on the material 225 that is peeled off by the heat of the first thermal peeling carrier substrate 220R. The material 225 exfoliated by heat is transformed into a material 225' exfoliated by the deformed heat by increasing in size by the incident heat. The material 225' exfoliated by the deformed heat pushes the R chip arrays 100R-SP1 and 100R-SP4, so that the R chip arrays 100R-SP1 and 100R-SP4 are the first thermal peel carrier substrate 220R. It falls from the adhesive layer 227 of the. Thereafter, when the first thermal peeling carrier substrate 220R is separated from the R chip arrays 100R-SP1 and 100R-SP4, the R chip arrays 100R-SP1 and 100R-SP4 are transferred to the display panel 300.

여기서, 변형된 열에 의해 박리되는 물질(225')이 R 칩 어레이(100R-SP1, 100R-SP4)을 밀어내어, R 칩 어레이(100R-SP1, 100R-SP4)이 제1 열 박리 캐리어 기판(220R)의 접착층(227)으로부 떨어지기 때문에, R 칩 어레이(100R-SP1, 100R-SP4)과 제1 열 박리 캐리어 기판(220R) 사이의 접착력이 거의 존재하지 않는다. 따라서, 이러한 프로세스에 의해 R 칩 어레이(100R-SP1, 100R-SP4)가 디스플레이 패널(300)로 거의 완벽하게 전사될 수 있다.Here, the material 225' exfoliated by the deformed heat pushes the R chip array 100R-SP1, 100R-SP4, so that the R chip array 100R-SP1, 100R-SP4 is the first thermal release carrier substrate ( Since it falls from the adhesive layer 227 of 220R), there is almost no adhesive force between the R chip arrays 100R-SP1 and 100R-SP4 and the first thermal release carrier substrate 220R. Therefore, the R chip arrays 100R-SP1 and 100R-SP4 can be almost completely transferred to the display panel 300 by this process.

도 15 내지 도 16은 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차 전사되는 공정의 다른 예시 도면들이다.15 to 16 are other exemplary views of a process in which a chip array is secondarily transferred from a heat-peel carrier substrate to a display panel.

도 15를 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것으로서, 도 13 내지 도 14의 공정을 거쳐 1열과 4열에는 R 서브 픽셀 어레이가 전사된 상태이고, (B)는 디스플레이 패널(300) 상에 제2 열 박리 캐리어 기판(220G)을 얼라인시켜 G 서브 픽셀 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.Referring to FIG. 15, (A) shows the pads 31-SP1, ..., 31-SP6 of the display panel 300, and R sub-pixels in columns 1 and 4 through the process of FIGS. 13 to 14 The array is in a transferred state, and (B) shows a state in which the second sub-column carrier substrate 220G is aligned on the display panel 300 to secondaryly transfer the G sub-pixel array on the display panel 300. will be.

디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 2열과 5열에는 솔더 페이스트(33-SP2, 33-SP5)가 형성되며, 그 해당 열 위치에 각각 G 칩 어레이(100G-SP1, 100G-SP4)가 전사된다.Pads 31-SP1, ..., 31-SP6 are formed in rows 1 to 6 of the display panel 300, and solder pastes 33-SP2 and 33-SP5 are formed in rows 2 and 5, and corresponding The G chip arrays 100G-SP1 and 100G-SP4 are transferred to the column positions, respectively.

도 16은 도 15에서 제2 열 박리 캐리어 기판(220G)으로부터 디스플레이 패널(300)로 G 칩 어레이가 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.FIG. 16 illustrates a cross-sectional process in which the G chip array is transferred from the second thermal release carrier substrate 220G to the display panel 300 in FIG. 15 in more detail.

도 16의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포하며, 1열과 4열에는 이미 전단계에서 R 칩 어레이(100R-SP1, 100R-SP4)가 전사된 상태로 위치한다. Referring to FIG. 16A, solder pastes 33 are applied on a plurality of pads 31 of the display panel 300, and in the first row and fourth row, the R chip array 100R- SP1, 100R-SP4) are located in the transferred state.

여기서, 솔더 페이스트(33)는 2열과 5열의 패드(31-SP2, 31-SP5) 상에만 도포될 수 있지만, 나머지 패드 상에도 도포되어도 무관하다.Here, the solder paste 33 may be applied only on the pads 31-SP2 and 31-SP5 of the second row and the fifth row, but may be applied on the remaining pads.

다음으로, 도 16의 (B)를 참조하면, 제2 열 박리 캐리어 기판(220G)에 부착된 G 칩 어레이(100G-SP1, 100G-SP4)를 디스플레이 패널(300) 상으로 배치하고, G 칩 어레이(100G-SP1, 100G-SP4)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP2, 33-SP5)에 접촉시킨다. Next, referring to (B) of FIG. 16, the G chip arrays 100G-SP1 and 100G-SP4 attached to the second thermal peeling carrier substrate 220G are disposed on the display panel 300, and the G chip The pads of the arrays 100G-SP1 and 100G-SP4 are brought into contact with the solder pastes 33-SP2 and 33-SP5 applied on the pads 31 of the display panel 300.

솔더 페이스트(33-SP2, 33-SP5)를 통해 G 칩 어레이(100G-SP1, 100G-SP4)의 패드와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP2, 33-SP5) 내부에 포함된 솔더 파티클(Solder particle)이 G 칩 어레이(100G-SP1, 100G-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5) 사이로 자기조립(self-assembly)될 수 있다.After the pads of the G chip arrays 100G-SP1 and 100G-SP4 are contacted with the solder pastes 33-SP2 and 33-SP5 and the pads 31 of the display panel 300, for example, self-aligning paste (Self Align Paste, SAP) When a predetermined amount of heat is applied using the soldering method, the solder particles contained in the solder pastes 33-SP2 and 33-SP5 become G chip arrays (100G-SP1, 100G-). It may be self-assembled between the pad of SP4) and the pads 31-SP2 and 31-SP5 of the display panel 300.

다음으로, 도 16의 (C)를 참조하면, G 칩 어레이(100G-SP1, 100G-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5)가 솔더링되면, 제2 열 박리 캐리어 기판(220G)으로 소정의 열을 가해서 제2 열 박리 캐리어 기판(220G) 내의 열에 의해 박리되는 물질(225)을 변형시킨다. 변형된 열에 의해 박리되는 물질(225')이 G 칩 어레이(100G-SP1, 100G-SP4)을 밀어내어, G 칩 어레이(100G-SP1, 100G-SP4)이 제2 열 박리 캐리어 기판(220G)의 접착층(227)으로부터 떨어진다. 이후, 제2 열 박리 캐리어 기판(220G)을 G 칩 어레이(100G-SP1, 100G-SP4)로부터 이격시키면, G 칩 어레이(100G-SP1, 100G-SP4)가 디스플레이 패널(300)로 전사된다.Next, referring to (C) of FIG. 16, when the pads of the G chip arrays 100G-SP1 and 100G-SP4 and the pads 31-SP2 and 31-SP5 of the display panel 300 are soldered, the second A predetermined heat is applied to the thermal peeling carrier substrate 220G to deform the material 225 peeled off by heat in the second thermal peeling carrier substrate 220G. The material 225' exfoliated by the deformed heat pushes out the G chip array 100G-SP1, 100G-SP4, so that the G chip array 100G-SP1, 100G-SP4 is the second heat release carrier substrate 220G. From the adhesive layer 227. Thereafter, when the second thermal peeling carrier substrate 220G is separated from the G chip arrays 100G-SP1 and 100G-SP4, the G chip arrays 100G-SP1 and 100G-SP4 are transferred to the display panel 300.

도 17 내지 도 18은 열 박리 캐리어 기판으로부터 디스플레이 패널로 칩 어레이가 2차 전사되는 공정의 또 다른 예시 도면들이다.17 to 18 are other exemplary views of a process in which a chip array is secondarily transferred from a heat-peel carrier substrate to a display panel.

도 17을 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것으로서, 도 13 내지 도 14의 공정, 도 15 내지 도 16의 공정을 거쳐 1열과 4열에는 R 칩 어레이, 2열과 5열에는 G 칩 어레이가 전사된 상태이고, (B)는 디스플레이 패널(300) 상에 제3 열 박리 캐리어 기판(220B)을 얼라인시켜 B 칩 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.Referring to FIG. 17, (A) shows the pads 31-SP1, ..., 31-SP6 of the display panel 300, and passes through the process of FIGS. 13 to 14 and the process of FIGS. 15 to 16. The R chip array is transferred to columns 1 and 4, and the G chip array is transferred to columns 2 and 5, and (B) is a B chip array by aligning the third column peeling carrier substrate 220B on the display panel 300. It shows the secondary transfer state on the display panel 300.

디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 3열과 6열에는 솔더 페이스트(33-SP3, 33-SP6)가 형성되며, 그 해당 열 위치에 각각 B 칩 어레이(100B-SP1, 100B-SP4)가 전사된다.Pads 31-SP1, ..., 31-SP6 are formed in columns 1 to 6 of the display panel 300, and solder pastes 33-SP3 and 33-SP6 are formed in columns 3 and 6. The B chip arrays 100B-SP1 and 100B-SP4 are transferred to the column positions, respectively.

도 18은 도 17에서 제3 열 박리 캐리어 기판(220B)으로부터 디스플레이 패널(300)로 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.FIG. 18 illustrates a cross-sectional process in which the process of transferring from the third thermal release carrier substrate 220B to the display panel 300 in FIG. 17 is described in more detail.

도 18의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포하며, 1열과 4열, 2열과 5열 각각에는 이미 전단계에서 R 칩 어레이 어레이(100R-SP1, 100R-SP4) 및 G 칩 어레이 어레이(100G-SP1, 100G-SP4)가 전사된 상태로 위치한다. Referring to FIG. 18(A), solder pastes 33 are applied on a plurality of pads 31 of the display panel 300, and the first and fourth columns, the second and fifth columns, respectively, are already applied in the previous step. The R chip array arrays 100R-SP1 and 100R-SP4 and the G chip array arrays 100G-SP1 and 100G-SP4 are located in a transferred state.

다음으로, 도 18의 (B)를 참조하면, 제3 열 박리 캐리어 기판(220B)에 부착된 B 칩 어레이(100B-SP1, 100B-SP4)을 디스플레이 패널(300) 상으로 배치하고, B 칩 어레이(100B-SP1, 100B-SP4)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP3, 33-SP6)에 접촉시킨다. Next, referring to (B) of FIG. 18, the B chip arrays 100B-SP1 and 100B-SP4 attached to the third thermal release carrier substrate 220B are placed on the display panel 300, and the B chip The pads of the arrays 100B-SP1 and 100B-SP4 are brought into contact with the solder pastes 33-SP3 and 33-SP6 applied on the pads 31 of the display panel 300.

솔더 페이스트(33-SP3, 33-SP6)를 통해 B 칩 어레이(100B-SP1, 100B-SP4)의 패드와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP3, 33-SP6) 내부에 포함된 솔더 파티클(Solder particle)이 B 칩 어레이(100B-SP1, 100B-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6) 사이로 자기조립(self-assembly)될 수 있다.After the pads of the B chip arrays 100B-SP1, 100B-SP4 and the pads 31 of the display panel 300 are contacted through the solder pastes 33-SP3, 33-SP6, for example, self-aligning paste (Self Align Paste, SAP) When a predetermined amount of heat is applied using the soldering method, the solder particles contained in the solder pastes 33-SP3 and 33-SP6 have B chip arrays (100B-SP1, 100B-). It may be self-assembled between the pad of SP4) and the pads 31-SP3 and 31-SP6 of the display panel 300.

다음으로, 도 18의 (C)를 참조하면, B 칩 어레이(100B-SP1, 100B-SP4)의 패드와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6)가 솔더링되면, 제3 열 박리 캐리어 기판(220B)으로 소정의 열을 가해서 제3 열 박리 캐리어 기판(220B) 내의 열에 의해 박리되는 물질(225)을 변형시킨다. 변형된 열에 의해 박리되는 물질(225')이 B 칩 어레이(100B-SP1, 100B-SP4)을 밀어내어, B 칩 어레이(100B-SP1, 100B-SP4)이 제3 열 박리 캐리어 기판(220B)의 접착층(227)으로부터 떨어진다. 이후, 제3 열 박리 캐리어 기판(220B)을 B 칩 어레이(100B-SP1, 100B-SP4)로부터 이격시키면, B 칩 어레이(100B-SP1, 100B-SP4)가 디스플레이 패널(300)로 전사된다.Next, referring to (C) of FIG. 18, when the pads of the B chip arrays 100B-SP1 and 100B-SP4 and the pads 31-SP3 and 31-SP6 of the display panel 300 are soldered, the third A predetermined heat is applied to the thermal peeling carrier substrate 220B to deform the material 225 peeled off by the heat in the third thermal peeling carrier substrate 220B. The material 225' exfoliated by the deformed heat pushes the B chip arrays 100B-SP1, 100B-SP4, so that the B chip arrays 100B-SP1, 100B-SP4 are the third thermal peel carrier substrate 220B From the adhesive layer 227. Thereafter, when the third thermal peeling carrier substrate 220B is separated from the B chip arrays 100B-SP1 and 100B-SP4, the B chip arrays 100B-SP1 and 100B-SP4 are transferred to the display panel 300.

이와 같이, 도 13 내지 도 18의 공정을 순차적으로 적용하면, 하나의 완성된 픽셀 CSP 어레이가 배열된 디스플레이 패널(300)을 제조할 수 있게 되며, 도 10, 도 11 및 도 12 각각의 제1 내지 제3 열 박리 캐리어 기판(220R, 220G, 220B)에 선택적으로 전사된 R, G, B 칩 어레이를 디스플레이 패널(300)의 1열로부터 마지막 열까지 순차적으로 전사가 가능하게 된다.As described above, when the processes of FIGS. 13 to 18 are sequentially applied, it is possible to manufacture the display panel 300 in which one completed pixel CSP array is arranged, and the first of each of FIGS. 10, 11, and 12 is possible. It is possible to sequentially transfer the R, G, and B chip arrays selectively transferred to the third to third thermal peeling carrier substrates 220R, 220G, and 220B from the first column to the last column of the display panel 300.

이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, and the like exemplified in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been mainly described above, these are merely examples and do not limit the present invention, and those of ordinary skill in the art to which the present invention pertains have the above-described scope without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications not illustrated are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.

10R, 10G, 10B : 웨이퍼
100R, 100G, 100B : 칩
210R, 210G, 210B : 캐리어 기판
220R, 220G, 220B : 열 박리 캐리어 기판
300 : 디스플레이 패널
400 : TFT 어레이 기판10R, 10G, 10B: Wafer
100R, 100G, 100B: Chip
210R, 210G, 210B: carrier substrate
220R, 220G, 220B: thermal peel carrier substrate
300: display panel
400: TFT array substrate

Claims (15)

웨이퍼 상에 형성된 다수의 칩을 접착력에 의해 캐리어 기판으로 전사하는 1차 전사 단계; 및
상기 캐리어 기판 상에 형성 또는 배치된 다수의 칩을, 열에 의해 박리되는 물질을 포함하는 열 박리 기판 상으로 전사하는 2차 전사 단계;를 포함하고,
상기 2차 전사 단계는,
상기 열 박리 기판 상에 베이스층을 형성하고, 상기 베이스층 상에 패터닝된 금속층을 형성하는, 마스크층 형성 단계;
상기 마스크층 위로 소정의 열을 가하여, 상기 열에 의해 박리되는 물질 중 상기 금속층 아래에 위치된 물질의 크기를 변형시키는, 물질 변형 단계;
상기 물질의 크기 변형이 상기 다수의 칩 중 일부 칩을 밀어내는 압력으로 작용하여 상기 다수의 칩 중 일부 칩이 상기 열 박리 기판으로부터 분리되는, 압력 작용 단계; 및
상기 열 박리 기판을 상기 캐리어 기판으로부터 분리하여 상기 다수의 칩 중 상기 일부 칩이 상기 열 박리 기판으로 전사되는, 선택적 전사 단계;를 포함하는, 열 박리 기판을 이용한 전사 방법.
A primary transfer step of transferring a plurality of chips formed on the wafer to a carrier substrate by adhesive force; And
Including; a secondary transfer step of transferring a plurality of chips formed or disposed on the carrier substrate onto a thermal release substrate comprising a material peeled off by heat;
The secondary transfer step,
Forming a base layer on the thermal release substrate, and forming a patterned metal layer on the base layer, a mask layer forming step;
A material deformation step of applying a predetermined heat over the mask layer to deform the size of a material located under the metal layer among materials exfoliated by the heat;
A pressure acting step in which the size deformation of the material acts as a pressure to push out some of the plurality of chips so that some of the plurality of chips are separated from the thermal release substrate; And
And a selective transfer step of separating the thermal release substrate from the carrier substrate and transferring some of the chips from the plurality of chips to the thermal release substrate.
제 1 항에 있어서,
상기 다수의 칩 중에서 특정 행 또는 열 단위로 소정의 열을 가하여, 상기 다수의 칩 중 특정 행 또는 열 단위를 선택적으로 전사하는, 열 박리 기판을 이용한 전사 방법.
According to claim 1,
A transfer method using a thermal release substrate, by selectively transferring a specific row or column unit among the plurality of chips by applying a predetermined column in a specific row or column unit.
제 1 항에 있어서,
상기 열에 의해 박리되는 물질은 상기 열에 의해 발포되는 발포성 물질인, 열 박리 기판을 이용한 전사 방법.
According to claim 1,
The material to be peeled off by the heat is a foaming material foamed by the heat, a transfer method using a heat peeling substrate.
제 3 항에 있어서,
상기 발포성 물질은 상기 열에 의해 부피가 커지고, 상기 다수의 칩 중 나머지 칩을 밀어내는 압력으로 작용하여 상기 다수의 칩 중 나머지 칩이 상기 열 박리 기판으로부터 분리되는, 열 박리 기판을 이용한 전사 방법.
The method of claim 3,
The foamable material is bulky by the heat, and acts as a pressure to push out the remaining chips among the plurality of chips, so that the remaining chips among the plurality of chips are separated from the thermal release substrate.
삭제delete 삭제delete 제 1 항에 있어서, 상기 열 박리 기판은,
기판;
상기 기판 상에 배치된 베이스층; 및
상기 베이스층 상에 배치되고, 상기 열에 의해 박리되는 물질을 갖는 접착층;을 포함하고,
상기 물질의 변형 전 크기는 상기 접착층의 두께보다 작고,
상기 물질의 변형 후 크기는 상기 접착층의 두께보다 큰,
열 박리 기판을 이용한 전사 방법.
The method of claim 1, wherein the thermal release substrate,
Board;
A base layer disposed on the substrate; And
It is disposed on the base layer, the adhesive layer having a material peeled off by the heat; includes,
The size before deformation of the material is smaller than the thickness of the adhesive layer,
The size after deformation of the material is larger than the thickness of the adhesive layer,
Transfer method using a thermal release substrate.
제 7 항에 있어서,
상기 접착층과 상기 칩 사이의 접착력은 상기 캐리어 기판과 상기 칩 사이의 접착력보다 큰, 열 박리 기판을 이용한 전사 방법.
The method of claim 7,
The adhesive method between the adhesive layer and the chip is greater than the adhesive force between the carrier substrate and the chip, a transfer method using a thermal release substrate.
웨이퍼 상에 다수의 칩과 다수의 칩을 패시베이션하는 보호층을 형성하는, 칩 형성 단계;
상기 웨이퍼 상의 각각의 칩 별로 상기 보호층을 에칭하는, 에칭 단계;
상기 웨이퍼 상에 에칭되어 행렬로 배열된 칩 어레이를 캐리어 기판에 부착하는, 캐리어 기판 부착 단계;
상기 웨이퍼를 상기 칩 어레이로부터 제거하는, 웨이퍼 제거 단계;
상기 칩 어레이 상에 열에 의해 박리되는 물질을 갖는 열 박리 캐리어 기판을 배치하고, 상기 열 박리 캐리어 기판으로 소정의 열을 가하여 상기 캐리어 기판에 전사된 상기 칩 어레이 중 일부 칩 어레이를 상기 열 박리 캐리어 기판으로 선택적으로 전사하는, 전사 단계; 및
상기 열 박리 캐리어 기판에 전사된 상기 일부 칩 어레이를 디스플레이 패널로 전사하는, 디스플레이 패널 전사 단계;를 포함하고,
상기 전사 단계는,
상기 열 박리 캐리어 기판 상에 베이스층을 형성하고, 상기 베이스층 상에 패터닝된 금속층을 형성하는, 마스크층 형성 단계;
상기 마스크층 위로 상기 소정의 열을 가하여, 상기 열에 의해 박리되는 물질 중 상기 금속층 아래에 위치된 물질의 크기를 변형시키는, 물질 변형 단계;
상기 열에 의해 박리되는 물질의 크기 변형이 상기 칩 어레이 중 나머지 칩 어레이를 밀어내는 압력으로 작용하여 상기 칩 어레이 중 상기 나머지 칩 어레이가 상기 열 박리 캐리어 기판으로부터 분리되는, 압력 작용 단계; 및
상기 열 박리 캐리어 기판을 상기 캐리어 기판으로부터 분리하여 상기 칩 어레이 중 상기 일부 칩 어레이가 상기 열 박리 캐리어 기판으로 전사되는, 선택적 전사 단계;를 포함하는, 디스플레이 장치의 제조 방법.
A chip forming step of forming a plurality of chips and a protective layer for passivating the plurality of chips on the wafer;
An etching step of etching the protective layer for each chip on the wafer;
Attaching a chip array etched on the wafer and arranged in a matrix to a carrier substrate, a carrier substrate attaching step;
A wafer removal step of removing the wafer from the chip array;
A thermal peeling carrier substrate having a material peeled off by heat is disposed on the chip array, and a predetermined heat is applied to the thermal peeling carrier substrate to apply some of the chip array of the chip array transferred to the carrier substrate to the thermal peeling carrier substrate Selectively transferring, a transfer step; And
Including; a display panel transfer step of transferring the part of the chip array transferred to the heat exfoliating carrier substrate to a display panel;
The transfer step,
Forming a base layer on the heat exfoliating carrier substrate, and forming a patterned metal layer on the base layer, a mask layer forming step;
Modifying the size of the material located under the metal layer among the materials exfoliated by the heat by applying the predetermined heat over the mask layer;
A pressure acting step in which the size deformation of the material peeled off by the heat acts as a pressure to push the rest of the chip array out of the chip array, so that the rest of the chip array in the chip array is separated from the heat peeling carrier substrate; And
And a selective transfer step of separating the thermal peeling carrier substrate from the carrier substrate and transferring some of the chip arrays from the chip array to the thermal peeling carrier substrate.
삭제delete 제 9 항에 있어서, 상기 열 박리 캐리어 기판은,
기판;
상기 기판 상에 배치된 베이스층; 및
상기 베이스층 상에 배치되고, 상기 열에 의해 박리되는 물질을 갖는 접착층;을 포함하고,
상기 물질의 변형 전 크기는 상기 접착층의 두께보다 작고,
상기 물질의 변형 후 크기는 상기 접착층의 두께보다 크고,
상기 접착층과 상기 칩 사이의 접착력은 상기 캐리어 기판과 상기 칩 사이의 접착력보다 큰, 디스플레이 장치의 제조 방법.
10. The method of claim 9, wherein the heat-release carrier substrate,
Board;
A base layer disposed on the substrate; And
It is disposed on the base layer, the adhesive layer having a material peeled off by the heat; includes,
The size before deformation of the material is smaller than the thickness of the adhesive layer,
The size after deformation of the material is larger than the thickness of the adhesive layer,
A method of manufacturing a display device, wherein an adhesive force between the adhesive layer and the chip is greater than an adhesive force between the carrier substrate and the chip.
제 9 항에 있어서, 상기 디스플레이 패널 전사 단계는,
서로 다른 다수의 열 박리 캐리어 기판들로부터 순차적으로 칩 어레이들을 제공받아 하나의 상기 디스플레이 패널을 형성하는, 디스플레이 장치의 제조 방법.
10. The method of claim 9, The display panel transfer step,
A method of manufacturing a display device, in which chip arrays are sequentially provided from a plurality of different thermal peeling carrier substrates to form one display panel.
제 9 항에 있어서,
상기 웨이퍼는 사파이어(Al2O3), 실리콘, 갈륨비소(GaAs), 질화갈륨(GaN) 및 질화아연(ZnN) 중 어느 하나이고,
상기 웨이퍼 제거 단계는 LLO(Laser Lift Off) 공정을 통해 상기 웨이퍼를 상기 칩 어레이로부터 제거하는,
디스플레이 장치의 제조 방법.
The method of claim 9,
The wafer is any one of sapphire (Al2O3), silicon, gallium arsenide (GaAs), gallium nitride (GaN), and zinc nitride (ZnN),
The wafer removal step removes the wafer from the chip array through a laser lift off (LLO) process,
Method for manufacturing a display device.
제 9 항에 있어서,
상기 디스플레이 패널 전사 단계는,
상기 디스플레이 패널의 다수의 패드 상에 솔더 페이스트를 도포하는, 솔더 페이스트 도포 단계;
상기 열 박리 캐리어 기판에 전사된 상기 칩 어레이의 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는, 솔더링 단계;
상기 열 박리 캐리어 기판 위로 소정의 열을 가하여, 상기 열에 의해 박리되는 물질의 크기를 변형시키는, 물질 변형 단계; 및
상기 물질의 크기 변형이 상기 열 박리 캐리어 기판에 전사된 상기 칩 어레이를 밀어내는 압력으로 작용하여 상기 열 박리 캐리어 기판에 전사된 상기 칩 어레이가 상기 열 박리 캐리어 기판으로부터 분리되는, 압력 작용 단계;
를 포함하는, 디스플레이 장치의 제조 방법.
The method of claim 9,
The display panel transfer step,
A solder paste application step of applying solder paste on a plurality of pads of the display panel;
A soldering step of soldering by contacting the pad of the chip array transferred to the heat-exfoliating carrier substrate to the applied solder paste;
A material deformation step of applying a predetermined heat on the heat exfoliating carrier substrate to deform the size of the material exfoliated by the heat; And
A pressure action step in which the size deformation of the material acts as a pressure to push the chip array transferred to the heat release carrier substrate so that the chip array transferred to the heat release carrier substrate is separated from the heat release carrier substrate;
A method of manufacturing a display device comprising a.
삭제delete
KR1020190161871A 2019-12-06 2019-12-06 Manufacturing method of display apparatus and display apparatus manufactured by that method KR102118179B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190161871A KR102118179B1 (en) 2019-12-06 2019-12-06 Manufacturing method of display apparatus and display apparatus manufactured by that method
KR1020200033568A KR102346172B1 (en) 2019-12-06 2020-03-19 Manufacturing method of display apparatus and display apparatus manufactured by that method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190161871A KR102118179B1 (en) 2019-12-06 2019-12-06 Manufacturing method of display apparatus and display apparatus manufactured by that method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200033568A Division KR102346172B1 (en) 2019-12-06 2020-03-19 Manufacturing method of display apparatus and display apparatus manufactured by that method

Publications (1)

Publication Number Publication Date
KR102118179B1 true KR102118179B1 (en) 2020-06-02

Family

ID=71090688

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190161871A KR102118179B1 (en) 2019-12-06 2019-12-06 Manufacturing method of display apparatus and display apparatus manufactured by that method
KR1020200033568A KR102346172B1 (en) 2019-12-06 2020-03-19 Manufacturing method of display apparatus and display apparatus manufactured by that method

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200033568A KR102346172B1 (en) 2019-12-06 2020-03-19 Manufacturing method of display apparatus and display apparatus manufactured by that method

Country Status (1)

Country Link
KR (2) KR102118179B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038804A (en) * 2023-10-08 2023-11-10 罗化芯显示科技开发(江苏)有限公司 Transfer method of miniature light-emitting diode chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (en) * 2001-06-27 2003-01-10 Sony Corp Transfer method for element and arrangement method for element by using the same as well as method of manufacturing image display device
JP2003307751A (en) * 2003-03-07 2003-10-31 Toshiba Corp Active matrix board and manufacturing method therefor
KR20170079930A (en) * 2015-12-31 2017-07-10 한국광기술원 Light emitting diode assembly and method for transfering thereof
KR20190096256A (en) 2018-02-08 2019-08-19 한국과학기술원 Active-Matrix RGB vertical microLED display using transfer member and selective-transferring method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (en) * 2001-06-27 2003-01-10 Sony Corp Transfer method for element and arrangement method for element by using the same as well as method of manufacturing image display device
JP2003307751A (en) * 2003-03-07 2003-10-31 Toshiba Corp Active matrix board and manufacturing method therefor
KR20170079930A (en) * 2015-12-31 2017-07-10 한국광기술원 Light emitting diode assembly and method for transfering thereof
KR20190096256A (en) 2018-02-08 2019-08-19 한국과학기술원 Active-Matrix RGB vertical microLED display using transfer member and selective-transferring method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038804A (en) * 2023-10-08 2023-11-10 罗化芯显示科技开发(江苏)有限公司 Transfer method of miniature light-emitting diode chip
CN117038804B (en) * 2023-10-08 2023-12-26 罗化芯显示科技开发(江苏)有限公司 Transfer method of miniature light-emitting diode chip

Also Published As

Publication number Publication date
KR102346172B1 (en) 2022-01-03
KR20210071794A (en) 2021-06-16

Similar Documents

Publication Publication Date Title
JP6744870B2 (en) Micro light emitting diode transfer method, manufacturing method, micro light emitting diode device, and electronic device
KR102239715B1 (en) Micro light-emitting diode device and its manufacturing method
US10833220B2 (en) Micro light emitting diode device
US11621384B2 (en) Light-emitting device and manufacturing method thereof
JP6546278B2 (en) Method of transporting micro light emitting diode, manufacturing method, apparatus and electronic device
KR102225498B1 (en) Led chip transferring method and adevice using foam, manufacturing method of display apparatus using the same
US20110260184A1 (en) Semiconductor light emitting device and method for manufacturing same
JP2017537475A (en) Micro light-emitting diode transport method, manufacturing method, apparatus, and electronic apparatus
KR102218988B1 (en) Photoresist transferring resin for led chip transferring, led chip transferring method using photoresist transferring resin and manufacturing method of display apparatus using the same
JP2002311858A (en) Method for transferring element and method for arranging element using the same method and method for manufacturing picture display device
TWI763476B (en) Fabrication method of display device
KR20210116456A (en) Light emitting element transfer method for display and display device
JP2002314052A (en) Element transfer method, element arraying method using the same, and manufacturing method of image display device
KR102360325B1 (en) Manufacturing method of display apparatus and display apparatus manufactured by that method
CN116404027A (en) Micro-LED Micro display and preparation method thereof
KR20180038223A (en) Led display apparatus and method for manufacturing the same
JP2022190184A (en) Display panel manufacture method
KR102118179B1 (en) Manufacturing method of display apparatus and display apparatus manufactured by that method
KR102216369B1 (en) Led chip transferring method and adevice using foam and photoresist, manufacturing method of display apparatus using the same
KR102385376B1 (en) Layout structure between substrate, micro LED array and micro vacuum module for micro LED array transfer using micro vacuum module and Method for manufacturing micro LED display using the same
KR20190112916A (en) Display apparatus and method for manufacturing thereof
KR102323587B1 (en) Manufacturing method of display apparatus and display apparatus manufactured by that method
KR102323586B1 (en) Led sub-pixel csp with extended electrode pad and manufactured method thereof
TW202218215A (en) Red LED assembly, display panel and preparation method wherein the red LED chip assembly comprises an insulating substrate and a plurality of red LED chips arranged on the insulating substrate
KR102626606B1 (en) Method for manufacturing display apparatus and display apparatus

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant