KR102114344B1 - 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 - Google Patents
이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 Download PDFInfo
- Publication number
- KR102114344B1 KR102114344B1 KR1020130064781A KR20130064781A KR102114344B1 KR 102114344 B1 KR102114344 B1 KR 102114344B1 KR 1020130064781 A KR1020130064781 A KR 1020130064781A KR 20130064781 A KR20130064781 A KR 20130064781A KR 102114344 B1 KR102114344 B1 KR 102114344B1
- Authority
- KR
- South Korea
- Prior art keywords
- layout
- image sensor
- region
- pixel array
- dti
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000007667 floating Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 33
- 238000012546 transfer Methods 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 실시예에 따라 각각이 복수의 트랜지스터들을 포함하는 복수의 단위 픽셀들을 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법은 상기 단위 픽셀은 상기 복수의 트랜지스터들 각각의 게이트의 하부 P-WELL 영역, 소스 영역 및 드레인 영역과 DTI(Deep Trench Isolation) 영역 사이에 형성되는 STI (Shallow Trench Isolation)영역을 포함하고, 상기 DTI 영역은 적어도 2 개 이상의 물질로 채워진다.
Description
본 발명은 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템에 관한 것이며, 보다 상세하게는 이미지 센서의 제작 목적에 따라 픽셀 어레이의 레이아웃을 달리 생성하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다.
이러한 이미지 센서는 여러가지 요인에 의해 출력 신호에 노이즈가 발생할 수 있으며, 이는 이미지 센서의 성능에 직결되므로 이를 줄이기 위한 여러가지 연구가 이루어지고 있다. 또한, 스마트폰(smart-phone), 디지털 카메라(digital camera) 등의 광범위한 보급에 따라 이미지 센서의 수요가 증대되고 있고 보다 정교하고 품질 높은 이미지에 대한 요구도 커지고 있다. 또한, 이미지 센서가 이용되는 분야가 다양해지는 만큼 이미지 센서의 제작 목적에 따라 특성을 달리하는 이미지 센서의 제작이 요구되고 있다.
본 발명이 이루고자 하는 과제는 이미지 센서의 제작 목적에 따라 픽셀 어레이의 레이아웃을 달리 생성하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템을 제공하는데 있다.
본 발명의 실시예에 따라 각각이 복수의 트랜지스터들을 포함하는 복수의 단위 픽셀들을 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법은 상기 단위 픽셀은 상기 복수의 트랜지스터들 각각의 게이트의 하부 P-WELL 영역, 소스 영역 및 드레인 영역과 DTI(Deep Trench Isolation) 영역 사이에 형성되는 STI (Shallow Trench Isolation)영역을 포함하고, 상기 DTI 영역은 적어도 2 개 이상의 물질로 채워진다.
실시예에 따라 상기 단위 픽셀은 상기 STI와 접촉하여 형성되는 플로팅 디퓨젼을 더 포함한다.
실시예에 따라 상기 STI는 상기 플로팅 디퓨젼과 상기 복수의 트랜지스터들과의 사이에 형성된다.
실시예에 따라 상기 복수의 단위 픽셀들은 매트릭스 형태로 배열된다.
실시예에 따라 상기 복수의 트랜지스터들 중 전송 트랜지스터의 게이트는 트렌치(trench) 공정으로 형성된다.
실시예에 따라 상기 단위 픽셀은 상기 복수의 트랜지스터들 중 전송 트랜지스터의 게이트와 인접하여 형성되는 제1 접지를 더 포함한다.
실시예에 따른 이미지 센서는 상기 이미지 센서의 픽셀 어레이 레이아웃 생성 방법에 의해 생성된 픽셀 어레이를 포함한다.
본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이 레이아웃 생성 시스템은 이미지 센서의 픽셀 어레이에 대한 복수의 레이아웃들을 저장하는 레이아웃 파일 저장 매체 및 상기 복수의 레이아웃들 중 어느 하나를 선택하고, 상기 선택된 레이아웃을 기초로 상기 레이아웃 파일 저장 매체로부터 리드하거나 새로 생성하여 최종 레이아웃을 생성하는 레이아웃 생성 모듈을 포함하며, 상기 복수의 레이아웃들은 제1 단위 픽셀의 레이아웃을 포함하고, 상기 제1 단위 픽셀은 복수의 제1 트랜지스터들 및 상기 복수의 제1 트랜지스터들 중 제1 드라이브 트랜지스터의 게이트의 하부 P-WELL 영역과 제1 DTI 영역 사이에 형성되는 제1 STI(Shallow Trench Isolation)를 포함한다.
실시예에 따라 상기 제1 단위 픽셀은 상기 제1 DTI 영역과의 사이에 형성되는 상기 제1 STI와 접촉하여 형성되는 제1 플로팅 디퓨젼을 더 포함한다.
실시예에 따라 상기 제1 STI는 상기 제1 플로팅 디퓨젼과 상기 복수의 제1 트랜지스터들과의 사이에 형성된다.
실시예에 따라 상기 제1 단위 픽셀의 레이아웃은 상기 복수의 제1 단위 픽셀들이 매트릭스 형태로 배열된다.
실시예에 따라 상기 제1 STI는 상기 복수의 제1 트랜지스터들 중 제1 선택 트랜지스터의 게이트의 하부 P-WELL 영역과 상기 제1 DTI 영역과의 사이에 형성된다.
실시예에 따라 상기 제1 단위 픽셀은 상기 복수의 제1 트랜지스터들 중 제1 전송 트랜지스터의 게이트와 인접하여 형성되는 제1 접지를 더 포함한다.
본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성 방법에 의하면, 이미지 센서 제작 목적을 고려하여 레이아웃을 선택하고 픽셀 어레이를 제조함으로써 상기 이미지 센서 제작 목적에 부합하는 픽셀 어레이를 포함한 이미지 센서를 제작할 수 있다.
도 1은 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 2는 도 1에 도시된 이미지 센서에 포함된 픽셀 어레이의 일부를 나타낸 블록도이다.
도 3a 내지 도 3e는 도 1에 도시된 이미지 센서의 픽셀 어레이에 포함되는 단위 픽셀의 예를 각각 도시한 회로도이다.
도 4a은 본 발명의 실시예에 따른 제1 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 4b는 도 4a에 도시된 제1 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 5a은 본 발명의 실시예에 따른 제2 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 5b는 도 5a에 도시된 제2 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성을 위한 레이아웃 생성 시스템을 나타낸 블록도이다.
도 7은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성 방법을 나타낸 흐름도이다.
도 8은 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 9는 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 이미지 센서에 포함된 픽셀 어레이의 일부를 나타낸 블록도이다.
도 3a 내지 도 3e는 도 1에 도시된 이미지 센서의 픽셀 어레이에 포함되는 단위 픽셀의 예를 각각 도시한 회로도이다.
도 4a은 본 발명의 실시예에 따른 제1 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 4b는 도 4a에 도시된 제1 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 5a은 본 발명의 실시예에 따른 제2 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 5b는 도 5a에 도시된 제2 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성을 위한 레이아웃 생성 시스템을 나타낸 블록도이다.
도 7은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성 방법을 나타낸 흐름도이다.
도 8은 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 9는 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이미지 처리 시스템(Image Process system, 10)은 이미지 센서(Image sensor, 100), 이미지 프로세서(DSP, 200), 디스플레이 유닛(Display Unit, 300) 및 렌즈(500)를 포함할 수 있다.
상기 이미지 센서(100)는 픽셀 어레이(APS array, 110), 로우 드라이버(Row Driver, 120), 상관 이중 샘플링(CDS:Correlated Double Sampling) 블록(130), 아날로그 디지털 컨버터(Analog Digital Converter; 이하 ADC, 140), 램프 신호 발생기(Ramp Generator, 160) 및 타이밍 제너레이터(Timing Generator, 170), 카운터 컨트롤러(counter controller, 171), 제어 레지스터 블록(control Register Block, 180) 및 버퍼(Buffer, 190)를 포함한다.
상기 이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(500)를 통해 촬상된 대상물(object, 400)을 센싱하고, 상기 이미지 프로세서(DSP, 200)는 상기 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(300)에 출력할 수 있다. 이때, 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 상기 디스플레이 유닛(300)은 컴퓨터, 휴대폰, 또는 카메라가 구비된 전자 장치 등으로 구현될 수 있다.
이때, 상기 이미지 프로세서(DSP, 200)는 카메라 컨트롤(210), 이미지 신호 프로세서(220) 및 PC I/F(230)를 포함한다. 상기 카메라 컨트롤(210)은 상기 제어 레지스터 블록(180)을 제어한다. 이때, 상기 카메라 컨트롤(210)은 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 상기 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(Image Signal Processor, 220)는 상기 버퍼(190)의 출력 신호인 이미지 데이터를 입력받아 이미지를 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
상기 이미지 신호 프로세서(Image Signal Processor, 220)는 도 1에서는 DSP(200) 내부에 위치하는 것으로 도시하였으나, 이는 당업자에 의해 설계 변경이 가능하다. 예컨대, 상기 이미지 신호 프로세서(Image Signal Processor, 220)는 상기 이미지 센서(100) 내부에 위치할 수도 있다.
픽셀 어레이(110)는 다수의 광 감지 소자, 예컨대 포토(photo) 다이오드 또는 핀드 포토 다이오드(pinned photo diode) 등의 광 감지 소자를 포함한다. 픽셀 어레이(110)는 다수의 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 영상 신호를 생성한다.
타이밍 제너레이터(170)는 로우 드라이버(120), ADC(140), 램프 신호 발생기(160) 및 카운터 컨트롤러(171) 각각에 제어 신호 또는 클럭 신호를 출력하여 상기 로우 드라이버(120), ADC(140), 램프 신호 발생기(160) 및 카운터 컨트롤러(171)의 동작 또는 타이밍을 제어할 수 있으며, 제어 레지스터 블록(180)은 램프 신호 발생기(160), 타이밍 제너레이터(170), 카운터 컨트롤러(171) 및 버퍼(190) 각각에 제어 신호를 출력하여 동작을 제어할 수 있다. 이때, 상기 제어 레지스터 블록(180)은 상기 카메라 컨트롤(210)의 제어를 받아 동작한다.
카운터 컨트롤러(171)는 상기 제어 레지스터 블록(180)으로부터 제어 신호를 수신하여 상기 ADC(140)에 포함된 복수의 카운터(미도시)들에 카운터 제어 신호(counter control signal, CCS)를 전송하여 상기 카운터(미도시)들의 동작을 제어할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 예컨대, 로우 드라이버(120)는 픽셀 어레이(110)을 구성하는 각 단위 픽셀의 전송 트랜지스터들을 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 행 선택 신호에 의해 선택되는 행(row)으로부터 리셋 신호와 영상 신호를 CDS(130)로 출력한다. 상기 CDS(130)는 입력받은 리셋 신호와 영상 신호를 상관 이중 샘플링을 수행할 수 있다.
ADC(140)는 상기 램프 신호 발생기(160)로부터 제공된 램프 신호(Vramp)와 CDS(130)로부터 출력되는 상관 이중 샘플링된 신호를 비교하여 그 결과 신호를 출력하고, 상기 결과 신호를 카운팅하여 버퍼(190)로 출력한다.
버퍼(190)는 상기 ADC(130)로부터 출력된 디지털 신호를 임시 저장한 후 센싱하고 증폭하여 출력한다. 이때, 상기 버퍼(190)는 임시 저장을 위해 각 열에 하나씩 포함된 복수의 컬럼 메모리 블록(예컨대, SRAM) 및 상기 ADC(130)로부터 출력된 디지털 신호를 센싱하고 증폭하기 위한 센스 앰프(SA)를 포함할 수 있다.
도 2는 도 1에 도시된 이미지 센서에 포함된 픽셀 어레이의 일부를 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 이미지 센서에 포함된 픽셀 어레이(110')는 다수의 단위 픽셀들(112)이 m x n 매트릭스(matrix) 형태(m 및 n은 2 이상의 자연수)로 배열된 구조를 가질 수 있다. 상기 다수의 단위 픽셀들(112) 각각은 액티브 영역(active area, 114) 및 DTI 영역(Deep Trench Isolation area, 116)을 포함할 수 있다.
상기 액티브 영역(114)은 후술할 복수의 트랜지스터(transistor)들, 광전 변환 소자, 접지(ground), 플로팅 디퓨젼(floating diffusion) 등을 포함할 수 있다. 상기 액티브 영역(114)은 대상물(400)로부터 입사되는 광의 세기에 따라 가변되는 광전하를 생성하여, 그에 대응하는 픽셀 신호를 로우 드라이버(120)로부터 출력되는 제어 신호들에 따라 로우 단위로 CDS 블록(130)으로 출력할 수 있다.
상기 DTI 영역(116)은 상기 액티브 영역(114)의 테두리에 형성될 수 있고, 서로 인접하는 상기 액티브 영역(114)끼리의 전기적 또는 광학적인 분리를 위해 형성될 수 있다. DTI 공정(process)으로 형성된 상기 DTI 영역(116)에는 산화물(oxide), 폴리실리콘(polysilicon) 등이 채워질 수 있다. 이러한 DTI 영역(116)은 상기 액티브 영역(114)끼리의 캐리어(carrier) 교환으로 신호 대 잡음비(signal-to-noise ratio)를 저하시키는 전기적 크로스토크(electric crosstalk) 현상을 방지할 수 있다.
또한, DTI 영역(116)의 측벽은 빛의 반사율이 높은 물질로 도핑(doping)되어 상기 액티브 영역(114)으로 입사되는 빛이 인접하는 다른 액티브 영역으로 투과하여 신호 대 잡음비를 저하시키는 광학적 크로스토크(optical crosstalk) 현상을 방지할 수 있다. 예컨대, 상기 DTI 영역(116)의 측벽은 반사율이 높은 보론(boron)이 도핑된 폴리 실리콘막(poly silicon)으로 형성될 수 있으나, 이에 한정되지 않는다.
도 3a 내지 도 3e는 도 1에 도시된 이미지 센서의 픽셀 어레이에 포함되는 단위 픽셀의 예를 각각 도시한 회로도이다.
도 3a를 참조하면, 단위 픽셀(112a)은 포토 다이오드(PD), 트랜스퍼 트랜지스터(Tx), 플로팅 디퓨젼 노드 (FD), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함할 수 있다.
여기서, 포토 다이오드(PD)는 광전 변환 소자의 예시로서, 포토트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 3a에서는 하나의 포토다이오드(PD)와 4개의 MOS트랜지스터들(Tx, Rx, Dx, 및 Sx)을 포함하는 4T 구조의 단위 픽셀을 예시하고 있지만, 본 발명에 따른 실시 예가 이에 한정되는 것은 아니며, 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)를 포함하는 적어도 3개의 트랜지스터들과 포토다이오드(PD)를 포함하는 모든 회로들에 본 발명에 따른 실시 예가 적용될 수 있다.
단위 픽셀(112a)의 동작을 살펴보면, 포토 다이오드(PD)는 대상물(400)로부터 입사되는 광의 세기에 따라 가변되는 광전하를 생성한다. 전송 트랜지스터(Tx)는 로우 드라이버(120)로부터 출력되는 전송 제어 신호(TG)에 따라 상기 생성된 광전하를 플로팅 디퓨젼 노드(FD)로 전송할 수 있다.
상기 플로팅 디퓨젼 노드(FD)에 축적된 광전하에 따른 전위에 따라 드라이브 트랜지스터(Dx)는 선택 트랜지스터(Sx)로 상기 광전하를 증폭하여 전송할 수 있다.
선택 트랜지스터(Sx)는 드레인 단자가 상기 드라이브 트랜지스터(Dx)의 소스 단자에 연결되고, 로우 드라이버(120)로부터 출력되는 선택 신호(SEL)에 따라 단위 픽셀(112a)에 연결된 칼럼 라인으로 픽셀 신호를 출력할 수 있다.
리셋 트랜지스터(Rx)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 VDD로 리셋할 수 있다.
단위 픽셀의 다른 실시 예가 도 3b 내지 도 3e에 도시된다.
도 3b에 도시된 단위 픽셀(112b)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함할 수 있다. 상기 포토다이오드가 생성한 광전하는 바로 플로팅 디퓨젼 노드(FD)에 축적될 수 있고, 드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)의 동작에 따라 칼럼 라인으로 픽셀 신호를 출력할 수 있다.
도 3c에 도시된 단위 픽셀(112c)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD), 전송 트랜지스터(Tx), 리셋 트랜지스터(Rx) 및 드라이브 트랜지스터(Tx)를 포함할 수 있다. 상기 리셋 트랜지스터(Rx)는 n 채널 디프레션형 트랜지스터(n-channel depression type transistor)로 구현될 수 있다. 상기 리셋 트랜지스터(Rx)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호에 따라 플로팅 디퓨젼 노드(FD)를 VDD로 리셋하거나, 로우 레벨(예컨대, 0V)로 셋팅하여 선택 트랜지스터(Sx)와 유사한 기능을 수행할 수 있다.
도 3d에 도시된 단위 픽셀(112d)은 5-트랜지스터(5T) 구조의 단위 픽셀로서, 포토다이오드(PD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함하며, 이외에 하나의 트랜지스터(Gx)를 더 포함한다.
도 3e에 도시된 단위 픽셀(112e)은 5-트랜지스터 단위 픽셀로서, 포토다이오드(PD)와, 리셋 트랜지스터(Rx)와, 드라이브 트랜지스터(Dx)와, 선택 트랜지스터(Sx)를 포함하며, 이외에 한 개의 트랜지스터(Px)를 더 포함한다.
도 4a은 본 발명의 실시예에 따른 제1 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 4b는 도 4a에 도시된 제1 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 4a를 참조하면, 본 발명의 실시예에 따른 제1 단위 픽셀의 레이아웃(400)은 제1 단위 픽셀(405)에 포함되는 각 소자들의 배치 상태를 나타내고 있다. 상기 제1 단위 픽셀들(405)은 m x n 매트릭스 형태(m 및 n은 2 이상의 자연수)로 도 1의 상기 픽셀 어레이(110)를 구성할 수 있다.
상기 제1 단위 픽셀의 레이아웃(400)은 DTI 영역(410) 및 액티브 영역(420)을 포함할 수 있다. 상기 DTI 영역(410)은 도 2에서 설명한 바와 같이 인접하는 액티브 영역들(420)끼리의 전기적 크로스토크와 광학적 크로스토크 현상을 방지하기 위해 형성될 수 있다.
상기 액티브 영역(420)은 STI(Shallow Trench Isolation, 422), 플로팅 디퓨젼(424), 전송 트랜지스터(Tx)의 게이트(426), 드라이브 트랜지스터(Dx)의 게이트(428), 선택 트랜지스터(Sx)의 게이트(430), 리셋 트랜지스터(Rx)의 게이트(432), 접지(434) 및 P-WELL 영역(436)을 포함할 수 있다. 도 4a에서는 도 3a에 도시된 4T 구조의 단위 픽셀의 레이아웃을 나타내고 있으나, 본 발명은 이에 한정되지 않고 3T 구조, 5T 구조 등 다른 구조의 단위 픽셀에도 적용될 수 있다. 또한, 상기 액티브 영역(420)에 포함되는 각각의 소자들의 배치는 도 4a에 한정되지 않고 얼마든지 설계 변경이 가능할 수 있다.
상기 STI(422)는 상기 DTI 영역(410)의 안쪽에서 상기 플로팅 디퓨젼(424), 전송 트랜지스터(Tx)의 게이트(426), 드라이브 트랜지스터(Dx)의 게이트(428), 선택 트랜지스터(Sx)의 게이트(430), 리셋 트랜지스터(Rx)의 게이트(432), 접지(434) 및 P-WELL 영역(436)의 주변에 형성될 수 있다. 상기 STI(422)는 상기 각 영역의 전기적인 분리를 위해 STI 공정으로 형성될 수 있고, 상기 DTI 영역(410)에 비해 얕은 깊이를 가질 수 있다.
상기 플로팅 디퓨젼(424)은 전송 트랜지스터(Tx)의 게이트(426)와 인접하여 형성될 수 있다. 상기 플로팅 디퓨젼(424)은 도 3a 내지 도 3e의 플로팅 디퓨젼 노드(FD)에 해당하며, 포토 다이오드(PD)에 의해 생성되는 광전하가 전송 트랜지스터(Tx)를 통해 전송되어 축적되는 노드이다.
상기 전송 트랜지스터(Tx), 드라이브 트랜지스터(Dx), 선택 트랜지스터(Sx) 및 리셋 트랜지스터(Rx)의 게이트들(426, 428, 430, 432)은 도 3a 내지 도 3e에서 설명한 바와 같이 각각의 제어 신호를 입력받거나 플로팅 디퓨젼 노드(FD)에 연결될 수 있다.
상기 접지(434)는 상기 제1 단위 픽셀(405)의 동작에 필요한 접지 전압을 공급할 수 있다. 예컨대, 상기 접지(434)는 상기 포토 다이오드(PD)의 일측단에 접지 전압을 공급할 수 있다.
상기 P-WELL 영역(436)은 상기 접지(434), 상기 드라이브 트랜지스터(Dx)의 게이트(428), 상기 선택 트랜지스터(Sx)의 게이트(430) 및 상기 리셋 트랜지스터(Rx)의 게이트(432)의 주변에 형성될 수 있다. 상기 P-WELL 영역(436)에는 n++로 도핑된 영역(미도시)이 형성될 수 있고 상기 n++로 도핑된 영역(미도시)은 상기 드라이브 트랜지스터(Dx), 선택 트랜지스터(Sx), 리셋 트랜지스터(Rx)의 소스 단자 또는 드레인 단자로서의 역할을 할 수 있다. 상기 P-WELL 영역(607)은 상기 n++로 도핑된 영역(미도시)을 전기적으로 절연시킬 수 있다.
도 4b를 참조하면, 제1 단위 픽셀(405)을 수직선(A-A')을 따라 수직으로 자른 수직 단면을 나타낸다. 상기 제1 단위 픽셀(405)은 마이크로 렌즈(micro lens, 460), 컬러 필터(color filter, 462), 반사 방지층(anti-reflection layer, 463), 반도체 기판(466)이 적층되어 형성될 수 있고, 상기 반도체 기판(466)은 DTI 영역(410), 에픽택셜층(epitaxial layer, 464), 포토 다이오드(470), P-WELL(436), STI(422), 드라이브 트랜지스터(Dx)의 게이트(428), 전송 트랜지스터(Tx)의 게이트(426) 및 플로팅 디퓨젼(424)을 포함할 수 있다. 도 4b에서는 대상물로부터 반사되는 빛이 입사되는 방향을 가장 하부로 정의하며, 상기 제1 단위 픽셀(405)에 포함되는 트랜지스터들이 NMOS 트랜지스터로 가정하고 설명하기로 한다. 실시예에 따라 상기 제1 단위 픽셀(405)에 포함되는 트랜지스터들은 PMOS 트랜지스터로 구현될 수 있다.
마이크로 렌즈(460)는 상기 제1 단위 픽셀(405)의 하부에 상기 제1 단위 픽셀(405)에 대응하는 위치에 형성될 수 있으며, 상기 마이크로 렌즈(460)는 집광력(light gathering power)을 높여 이미지 품질을 높이기 위해 사용될 수 있다.
컬러 필터(462)는 상기 마이크로 렌즈(460)의 상부에 형성될 수 있고, 특정 파장의 빛(예컨대, 레드(Red), 그린(Green), 블루(Blue), 마젠타(Magenta), 옐로우(Yellow), 사이언(Cyan))을 선택적으로 투과시킬 수 있다. 실시예에 따라, 컬러 필터(462)의 하부에는 오버 코팅 레이어(over-coating layer)라고 불리는 평탄층(미도시)이 형성될 수 있다. 실시예에 따라 상기 컬러 필터(462)는 상기 제1 단위 픽셀(405)이 깊이 센서(depth sensor)를 구성하는 경우 생략될 수 있다.
반사 방지층(463)은 상기 컬러 필터(462)의 상부에 형성될 수 있고, 상기 마이크로 렌즈(460) 및 상기 컬러 필터(462)를 통해 입사하는 입사광이 반사되는 것을 방지할 수 있다. 즉, 반사 방지층(463)은 입사광을 효율적으로 투과시킴으로써 이미지 센서의 성능(예컨대, 수광 효율 및 광 감도)을 향상시킬 수 있다.
DTI 영역(410)은 도 2에서 설명한 바와 같이 인접하는 픽셀(미도시)과의 관계에서 전기적 크로스토크 및 광학적 크로스토크 현상을 방지할 수 있다. DTI 영역(410)은 인접하는 픽셀(미도시)과의 전기적/광학적 분리를 위해 산화물(oxide, 412) 및/또는 폴리 실리콘(polysilicon, 414)을 포함할 수 있다. 에픽택셜층(464)은 p형 벌크(bulk) 실리콘 기판 상에 형성되는 p형 에피택셜 층일 수 있다.
포토 다이오드(470)는 이온 주입(ion implantation) 공정을 수행함으로써 상기 에피택셜층(464) 내에 n형 영역으로 형성될 수 있다. 실시예에 따라, 상기 포토다이오드(470)는 복수의 도핑 영역들이 적층된 형태로 형성될 수 있다. 이 경우 상부 도핑 영역은 n+형 이온이 주입되어 형성될 수 있고, 하부 도핑 영역은 n-형 이온이 주입되어 형성될 수 있다. 상기 포토 다이오드(470)는 높은 필팩터(fill-factor)를 얻기 위해, 상기 제1 단위 픽셀(405)에서 DTI 영역(410)을 제외한 전 면적에 걸쳐 형성될 수 있다. 상기 필팩터는 단위 픽셀의 면적과 수광 영역의 비율로 정의할 수 있으며, 그 값이 높을수록 수광 효율이 높다.
P-WEEL 영역(436)은 상기 포토 다이오드(470)의 상부에 형성될 수 있고, 상부의 트랜지스터들과 상기 포토 다이오드(470)를 전기적으로 절연시킬 수 있다. 또한, 각 트랜지스터들의 게이트(428, 430, 432)와 인접하여 n++로 도핑되는 영역(미도시)은 각 트랜지스터들의 소스 및 드레인 단자로 동작할 수 있다. 반도체 기판(466)의 상부에는 다층의 도전 라인들(미도시)이 포함될 수 있으며, 다층의 도전 라인(미도시)들은 예를 들어, 구리, 알루미늄과 같은 금속 물질을 포함하는 도전 물질을 패터닝하는 방식으로 형성될 수 있다.
STI(422)는 인접하는 소자들 사이의 전기적인 분리를 위해 형성될 수 있다.
드라이브 트랜지스터(Dx)의 게이트(428) 및 전송 트랜지스터(Tx)의 게이트(426)는 각각 대응하는 게이트 절연막(409) 상부에 형성될 수 있다. 상기 게이트 절연막(409)은 SiO2, SiON, SiN, Al2O3, Si3N4, GexOyNz, GexSiyOz 또는 고유전율 물질일 수 있고, 고유전율 물질은 HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합 등을 원자층 증착법으로 형성된 것일 수 있다.
특히, 상기 전송 트랜지스터(Tx)의 게이트(426)는 포토 다이오드(470)가 반도체 기판(466)의 중간에 형성된 것에 대응하여 트렌치(trench) 공정으로 형성될 수 있다. 실시예에 따라 상기 전송 트랜지스터(Tx)의 게이트(426)는 상기 포토 다이오드(470)의 상부 경계면 깊이 이상 또는 이하로 형성될 수 있다.
플로팅 디퓨젼(470)은 상기 전송 트랜지스터(Tx)의 게이트(426)와 인접하여 형성될 수 있고, 포토 다이오드(470)와의 사이에 에픽택셜층(464)이 형성되어 전기적으로 절연될 수 있다.
도 4a 및 도 4b를 참조하면, 제1 경계 내지 제3 경계(440, 450, 460)가 도시되어 있다. 상기 제1 경계(440)는 상기 DTI 영역(410)과 상기 플로팅 디퓨젼(470) 사이의 경계를 나타낸다. 상기 제1 경계(440)에서 상기 DTI 영역(410)과 상기 플로팅 디퓨젼(470)은 서로 접촉하여 형성될 수 있다.
제2 경계(450)는 상기 드라이브 트랜지스터(Dx)의 게이트(428) 및 상기 선택 트랜지스터(Sx)의 게이트(430)의 주변에 형성되는 P-WELL 영역(436)과 상기 DTI 영역(410) 사이의 경계를 나타낸다. 상기 제2 경계(450)에서 상기 드라이브 트랜지스터(Dx)의 게이트(428) 및 상기 선택 트랜지스터(Sx)의 게이트(430)의 주변에 형성되는 P-WELL 영역(436)과 상기 DTI 영역(410)은 서로 접촉하여 형성될 수 있다.
제3 경계(460)는 상기 리셋 트랜지스터(Rx)의 게이트(432)의 주변에 형성되는 P-WELL 영역(436)과 상기 DTI 영역(410) 사이의 경계를 나타낸다. 상기 제3 경계(460)에서 상기 리셋 트랜지스터(Rx)의 게이트(432)의 주변에 형성되는 P-WELL 영역(436)과 상기 DTI 영역(410)은 서로 접촉하여 형성될 수 있다.
상기 DTI 영역(410)은 트랜치 공정(trench process)으로 형성될 수 있다. 상기 트랜치 공정은 상기 제1 단위 픽셀(405)을 포함하는 반도체 기판(466)에 적당한 깊이의 트랜치를 형성하는 것으로, 상기 트랜치의 깊이가 상대적으로 깊은 DTI 공정과 상대적으로 얕은 STI 공정으로 나뉠 수 있다. 상기 DTI 공정으로 형성되는 표면은 상기 STI 공정으로 형성되는 표면보다 거칠 수 있다.
따라서, 상기 제1 경계(440)에서 플로팅 디퓨젼(424)은 DTI 영역(410)과 바로 접하게 되어 플로팅 디퓨젼(424)의 수직면이 거칠게 될 수 있다. 상기 플로팅 디퓨젼(424)은 광전 변환 소자에서 생성된 광전하가 축적된 후 드라이브 트랜지스터(Dx)에 의해 센싱되어 영상 신호를 발생하는 기초가 된다.
이 경우 제1 경계(440)에서 플로팅 디퓨젼(424)의 수직면이 거칠게 되면 플로팅 디퓨젼(424)의 전압 레벨에 영향을 줄 수 있다. 이 영향은 선택 트랜지스터(Sx)로부터 출력되는 픽셀 신호에 노이즈(noise)를 발생시킬 수 있고, 상기 노이즈로 인해 이미지 센서(100)의 이미지 품질이 저하될 수 있다.
또한, 상기 제2 경계(450)와 상기 제3 경계(460)에서 상기 드라이브 트랜지스터(Dx)의 게이트(428), 상기 선택 트랜지스터(Sx)의 게이트(430) 및 상기 리셋 트랜지스터(Rx)의 게이트(432)의 주변에 형성되는 P-WELL 영역(436)은 상기 DTI 영역(410)과 바로 접하게 되어 상기 P-WELL 영역(436)의 수직면이 거칠게 될 수 있다. 상기 P-WELL 영역(436)은 각각의 트랜지스터들의 소스 단자와 드레인 단자 역할을 하는 n++ 도핑 영역(미도시)을 포함할 수 있다. 각각의 트랜지스터의 게이트(428, 430, 432)에 문턱 전압 이상의 전압이 인가되는 경우 상기 소스 단자와 드레인 단자 사이에 전하 이동이 발생하며 이러한 전하 이동은 상기 P-WELL 영역(436)을 통해 이루어 질 수 있다.
이 경우 제2 경계(450)와 상기 제3 경계(460)에서 P-WELL 영역(436)의 수직면이 거칠게 되면 에치 데미지(etch damage)로 인해 계면 리키지 전류가 증가하게 되어 픽셀 신호에 노이즈를 발생시킬 수 있다. 즉, 상기 각각의 트랜지스터들의 소스와 드레인 단자 간에 전하의 이동시 거친 표면의 트랩(trap) 현상에 의해 플리커 노이즈(flicker noise, 1/f noise)가 발생할 수 있다. 결과적으로 상기 플리커 노이즈로 인해 이미지 센서(100)의 이미지 품질이 저하될 수 있다. 특히, 상기 드라이브 트랜지스터(Dx)의 소스와 드레인 단자 사이의 P-WELL 영역(436)의 플리커 노이즈는 이미지 품질에 중대한 영향을 미칠 수 있다.
도 4a와 같이 레이아웃이 형성되는 경우 상술한 바와 같이 제1 경계 내지 제3 경계(440, 450, 460)에서 노이즈가 발생할 수는 있으나, 후술할 도 5a와 같이 레이아웃이 형성되는 경우보다 픽셀 사이즈를 더욱 소형화 할 수 있으며 레이아웃 생성시 제1 경계 내지 제3 경계(440, 450, 460)에서의 STI를 고려하지 않는 등의 공정의 간소화가 이루어질 수 있다. 또한, 각 트랜지스터의 소스 및 드레인 단자 사이에 형성되는 P-WELL의 폭(W1)을 일정 간격 이상으로 유지할 수 있다.
따라서, 이미지 센서의 제작 목적상 노이즈의 영향을 최소화할 필요가 없는 경우 후술할 도 6의 레이아웃 생성 모듈(630)은 픽셀 어레이의 레이아웃 생성시 도 4a의 제1 단위 픽셀의 레이아웃(400)과 같이 생성할 수 있다.
제1 경계 내지 제3 경계(440, 450, 460)의 형성 방법에 대해 살펴보면, 먼저 P-WELL 영역(436) 및 플로팅 디퓨젼(424)이 형성되고 DTI 공정으로 DTI 영역(410)이 형성될 수 있다. 이후 DTI 영역(410)은 산화물(oxide, 412) 및/또는 폴리 실리콘(polysilicon, 414)으로 채워질 수 있다. 또한, 드라이브 트랜지스터(Dx)의 게이트(428)와 게이트(428)에 대응하는 게이트 절연막(409)이 순차적으로 형성될 수 있다.
도 5a은 본 발명의 실시예에 따른 제2 단위 픽셀의 레이아웃을 나타내는 블록도이고, 도 5b는 도 5a에 도시된 제2 단위 픽셀의 수직 단면을 나타내는 블록도이다.
도 5a 및 도 5b를 참조하면, 상기 제2 단위 픽셀의 레이아웃(500)과 상기 제2 단위 픽셀(505)의 수직 단면(B-B')은 도 4a에 도시된 제1 단위 픽셀의 레이아웃(400)과 도 4b에 도시된 제1 단위 픽셀(405)의 수직 단면과 유사하므로 차이점을 위주로 설명하기로 한다. 즉, 도 5a 및 5b에 도시된 각각의 구성 요소들(500 내지 570)은 도 4a 및 4b에 도시된 각각의 구성 요소들(400 내지 470)과 실질적으로 동일하다.
상기 제2 단위 픽셀의 레이아웃(500)에서 제1 경계(540)는 DTI 영역(510)과 플로팅 디퓨젼(524) 사이의 경계를 나타낸다. 도 4a의 제1 단위 픽셀(405)과 달리 상기 제1 경계(540)에서 상기 DTI 영역(510)과 상기 플로팅 디퓨젼(524)은 서로 직접 접촉하여 형성되지 않고 그 사이에 STI(522)가 형성될 수 있다.
제2 경계(550)는 드라이브 트랜지스터(Dx)의 게이트(528) 및 선택 트랜지스터(Sx)의 게이트(530)의 주변에 형성되는 P-WELL 영역(536)과 상기 DTI 영역(510) 사이의 경계를 나타낸다. 도 4a의 제1 단위 픽셀(405)과 달리 상기 제2 경계(550)에서 상기 드라이브 트랜지스터(Dx)의 게이트(528) 및 상기 선택 트랜지스터(Sx)의 게이트(530)의 주변에 형성되는 P-WELL 영역(536)과 상기 DTI 영역(510)은 서로 접촉하여 형성되지 않고 그 사이에 STI(522)가 형성될 수 있다.
제3 경계(560)는 리셋 트랜지스터(Rx)의 게이트(532)의 주변에 형성되는 P-WELL 영역(536)과 상기 DTI 영역(510) 사이의 경계를 나타낸다. 도 4a의 제1 단위 픽셀(405)과 달리 상기 제3 경계(560)에서 상기 리셋 트랜지스터(Rx)의 게이트(532)의 주변에 형성되는 P-WELL 영역(536)과 상기 DTI 영역(510)은 서로 접촉하여 형성되지 않고 그 사이에 STI(522)가 형성될 수 있다.
도 4a 및 도 4b에서 설명한 바와 같이 DTI 공정으로 형성되는 표면은 STI 공정으로 형성되는 표면보다 거칠게 되어 노이즈가 발생할 수 있다. 따라서, 상기 제2 단위 픽셀의 레이아웃(500)은 도 4a 및 도 4b의 제1 단위 픽셀의 레이아웃(400)과 달리 상기 제1 경계(540)에서 플로팅 디퓨젼(524)과 DTI 영역(510) 사이에 수직면이 상대적으로 거칠지 않은 STI(522)를 형성할 수 있다.
이 경우 제1 경계(540)에서 STI(522)를 형성함으로써 제1 단위 픽셀(405)의 플로팅 디퓨젼(424)에 비해 전압 레벨의 변화를 줄일 수 있다. 따라서, 감소된 노이즈로 인해 이미지 센서(100)의 이미지 품질이 향상될 수 있다.
또한, 상기 제2 경계(550)와 상기 제3 경계(560)에서 드라이브 트랜지스터(Dx)의 게이트(528), 선택 트랜지스터(Sx)의 게이트(530) 및 리셋 트랜지스터(Rx)의 게이트(532)의 주변에 형성되는 P-WELL 영역(536)과 상기 DTI 영역(510) 사이에 수직면이 상대적으로 거칠지 않은 STI(522)를 형성할 수 있다.
상기 P-WELL 영역(536)에서 각각의 트랜지스터들(528, 530, 532)의 소스 단자와 드레인 단자 역할을 하는 n++ 도핑 영역(미도시) 사이의 전하 이동이 이루어질 수 있다. 도 4a 및 도 4b와 달리 상기 제2 경계(550)와 상기 제3 경계(560)에서 P-WELL 영역(536)의 수직면이 상대적으로 거칠지 않게 되어 에치 데미지로 인한 계면 리키지 전류가 감소하게 되어 픽셀 신호에 노이즈를 감소시킬 수 있다. 즉, 상기 각각의 트랜지스터들(528, 530, 532)의 소스와 드레인 단자 간에 전하의 이동시 거친 표면의 트랩 현상이 완화되어 플리커 노이즈가 감소되고, 결과적으로 이미지 센서(100)의 이미지 품질이 향상될 수 있다.
도 5a와 같이 레이아웃이 형성되는 경우 상술한 바와 같이 제1 경계 내지 제3 경계(540, 550, 560)에서 노이즈가 감소될 수 있다. 다만, 도 4a와 같이 레이아웃이 형성되는 경우보다 픽셀 사이즈가 다소 증가할 수 있으며 레이아웃 생성시 제1 경계 내지 제3 경계(540, 550, 560)에서의 STI 고려해야 하는 등의 공정이 복잡해질 수 있다.
따라서, 이미지 센서의 제작 목적상 노이즈의 영향을 최소화할 필요가 있는 경우 후술할 레이아웃 생성 모듈(630)은 픽셀 어레이의 레이아웃 생성시 도 5a의 제2 단위 픽셀의 레이아웃(500)과 같이 생성할 수 있다.
제1 경계 내지 제3 경계(540, 550, 560)의 형성 방법에 대해 살펴보면, 먼저 P-WELL 영역(536) 및 플로팅 디퓨젼(524)이 형성되고 STI 공정으로 STI 영역(522)이 형성될 수 있다. STI 영역(522)은 산화물(oxide)로 채워질 수 있다. 이후 DTI 공정으로 DTI 영역(510)이 형성될 수 있다. DTI 영역(510)은 산화물(oxide, 512) 및/또는 폴리 실리콘(polysilicon, 514)으로 채워질 수 있다. 또한, 드라이브 트랜지스터(Dx)의 게이트(528)와 게이트(528)에 대응하는 게이트 절연막(509)이 순차적으로 형성될 수 있다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성을 위한 레이아웃 생성 시스템을 나타낸 블록도이다.
도 4a 내지 도 6을 참조하면, 상기 레이아웃 생성 시스템(600)은 프로그램 저장 매체(610), 레이아웃 파일 저장 매체(620) 및 레이아웃 생성 모듈(630)을 포함할 수 있다.
상기 프로그램 저장 매체(610)는 상기 레이아웃의 생성을 위한 일련의 명령을 저장할 수 있고, 상기 레이아웃 파일 저장 매체(620)는 이미지 센서(100)의 픽셀 어레이(110)의 다수의 레이아웃을 저장할 수 있다. 실시예에 따라 상기 레이아웃 파일 저장 매체(620)는 검색이 용이한 데이터 베이스로 구현될 수 있다.
상기 프로그램 저장 매체(610) 및 상기 레이아웃 파일 저장 매체(620)는 전원 공급 여부와 관계없이 각 정보를 저장할 수 있는 컴팩트 디스크(CD), 비휘발성 메모리(non-volatile memory) 등으로 구현될 수 있다. 상기 비휘발성 메모리는 예컨대, 플래시 메모리(Flash Memory), 상변화 메모리(Phase Change Random Access Memory; PRAM) 또는 저항성 메모리(Resistive Random Access Memory; RRAM)일 수 있다.
상기 레이아웃 생성 모듈(630)은 하나 이상의 프로그램을 실행할 수 있는 프로세서(미도시)를 포함할 수 있으며, 상기 프로그램 저장 매체(610)로부터 필요한 명령을 리드하여 수행할 수 있다. 상기 레이아웃 생성 모듈(630)은 이미지 센서(100)의 제작 목적을 고려하여 이미지 센서(100)의 픽셀 어레이(110)의 레이아웃을 생성할 수 있다. 즉, 상기 레이아웃 생성 모듈(630)은 레이아웃 생성시 이미지 센서(100)의 제작 목적 예컨대, 노이즈 발생을 최소화하여야하는지 여부, 각 트랜지스터의 소스와 드레인 단자 사이에 형성되는 P-WELL의 폭을 넓혀야 하는지 여부, 픽셀 사이즈 최소화 여부, 공정의 간소화 등을 고려하여 제1 단위 픽셀의 레이아웃(400) 또는 제2 단위 픽셀의 레이아웃(500) 중 어느 하나를 선택할 수 있다.
상기 레이아웃 생성 모듈(630)은 상기 선택된 레이아웃을 기초로 단위 픽셀의 크기, 간격, 상기 단위 픽셀에 포함되는 트랜지스터들의 갯수, 각 소자들이 가까워 질수 있는 최대 유효 거리를 고려한 위치를 결정할 수 있다. 상기 레이아웃 생성 모듈(630)은 상기 결정된 사항에 부합하는 레이아웃이 상기 레이아웃 파일 저장 매체(620)에 존재하는지 먼저 검색하여, 존재할 경우 상기 레이아웃 파일 저장 매체(620)로부터 리드(read)할 수 있다. 만약 상기 결정된 사항에 부합하는 레이아웃이 상기 레이아웃 파일 저장 매체(620)에 존재하지 않는 경우 상기 레이아웃 생성 모듈(630)은 상기 결정된 사항에 따라 새로운 레이아웃을 생성할 수 있다.
즉, 상기 레이아웃 생성 시스템(600)은 이미지 센서(100)의 픽셀 어레이(110)의 최종 레이아웃을 생성하여 반도체 공정 모듈(650)로 전송할 수 있다. 상기 반도체 공정 모듈(650)은 상기 레이아웃에 따라 마스크를 생성하고 트랜치 공정, 갭 필링(gap filling) 공정, 세정 공정, 게이트 생성 공정 등을 수행하여 이미지 센서(100)의 픽셀 어레이(110)를 제조할 수 있다. 실시예에 따라 상기 레이아웃 생성 시스템(600)은 상기 반도체 공정 모듈(650)의 일부로서 구현될 수 있다.
도 7은 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성 방법을 나타낸 흐름도이다.
도 4a 내지 도 7을 참조하면, 레이아웃 생성 모듈(630)은 이미지 센서(100)의 제작 목적을 고려하여 이미지 센서(100)의 픽셀 어레이(110)의 레이아웃을 생성할 수 있다. 즉, 상기 레이아웃 생성 모듈(63)은 레이아웃 생성시 이미지 센서(100)의 제작 목적 예컨대, 노이즈 발생을 최소화하여야하는지 여부, 각 트랜지스터의 소스와 드레인 단자 사이에 형성되는 P-WELL의 폭을 넓혀야 하는지 여부, 픽셀 사이즈 최소화 여부, 공정의 간소화 등을 고려하여 제1 단위 픽셀의 레이아웃(400) 또는 제2 단위 픽셀의 레이아웃(500) 중 어느 하나를 선택할 수 있다.(S710).
상기 레이아웃 생성 모듈(630)은 상기 선택된 레이아웃을 기초로, 단위 픽셀의 크기, 간격, 상기 단위 픽셀에 포함되는 트랜지스터들의 갯수, 각 소자들이 가까워 질수 있는 최대 유효 거리를 고려한 위치를 결정할 수 있다. 상기 레이아웃 생성 모듈(63)은 상기 결정된 사항에 부합하는 레이아웃이 상기 레이아웃 파일 저장 매체(620)에 존재하는지 먼저 검색하여, 존재할 경우 상기 레이아웃 파일 저장 매체(620)로부터 리드(read)할 수 있다. 만약 상기 결정된 사항에 부합하는 레이아웃이 상기 레이아웃 파일 저장 매체(620)에 존재하지 않는 경우 상기 레이아웃 생성 모듈(630)은 상기 결정된 사항에 따라 새로운 레이아웃을 생성할 수 있다(S720).
반도체 공정 모듈(650)은 상기 레이아웃 생성 모듈(630)로부터 최종 레이아웃을 수신하고, 상기 레이아웃에 따라 마스크를 생성하고 트랜치 공정, 갭 필링(gap filling) 공정, 세정 공정, 게이트 생성 공정 등을 수행하여 이미지 센서(100)의 픽셀 어레이(110)를 제조할 수 있다(S730).
따라서, 본 발명의 실시예에 따른 이미지 센서의 픽셀 어레이의 레이아웃 생성 방법에 의하면, 이미지 센서 제작 목적을 고려하여 레이아웃을 선택하고 픽셀 어레이를 제조함으로써 상기 이미지 센서 제작 목적에 부합하는 픽셀 어레이를 포함한 이미지 센서를 제작할 수 있다.
도 8은 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 8을 참조하면, 상기 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, IPTV 또는 스마트 폰으로 구현될 수 있다.
상기 전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이(1050)를 포함한다.
어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(1040)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의 PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 상기 전자 시스템(1000)은 Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.
도 9는 본 발명의 실시예에 따른 단위 픽셀을 포함하는 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.
도 9를 참조하면, 이미지 처리 시스템(1100)은 프로세서(1110), 메모리(1120), 이미지 센서(100), 디스플레이 유닛(1130) 및 인터페이스(1140)를 포함할 수 있다.
프로세서(1110)는 이미지 센서(100)의 동작을 제어할 수 있다. 예컨대, 프로세서(1110)는 이미지 센서(100)로부터 깊이 정보와 컬러 정보(예컨대, 레드 정보, 그린 정보, 블루 정보, 마젠타 정보, 사이언 정보, 또는 엘로우 정보 중에서 적어도 하나)에 기초하여 2차원 또는 3차원 이미지를 생성할 수 있다.
메모리(1120)는 프로세서(1110)의 제어에 따라 버스(1150)를 통하여 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 상기 생성된 이미지를 저장할 수 있고, 프로세서(1110)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 상기 메모리(1120)는 예컨대, 비휘발성 메모리(non-volatile memory)로 구현될 수 있다.
이미지 센서(100)는 프로세서(1110)의 제어 하에 각 디지털 픽셀 신호(예컨대, 컬러 정보 또는 깊이 정보)에 기초하여 2차원 또는 3차원 이미지 정보를 생성할 수 있다.
디스플레이 유닛(1130)은 상기 생성된 이미지를 프로세서(1110) 또는 메모리(1120)로부터 수신하여 디스플레이(예컨대, LCD, AMOLED)를 통하여 디스플레이할 수 있다.
인터페이스(1140)는 2차원 또는 3차원 이미지를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1140)는 무선 인터페이스로 구현될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이미지 센서(100)
픽셀 어레이(110)
제1 단위 픽셀의 레이아웃(400)
제2 단위 픽셀의 레이아웃(500)
레이아웃 생성 시스템(600)
픽셀 어레이(110)
제1 단위 픽셀의 레이아웃(400)
제2 단위 픽셀의 레이아웃(500)
레이아웃 생성 시스템(600)
Claims (10)
- 각각이 복수의 트랜지스터들을 포함하는 복수의 단위 픽셀들을 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법에 있어서,
상기 단위 픽셀은 상기 복수의 트랜지스터들 각각의 게이트의 하부 P-WELL 영역, 소스 영역 및 드레인 영역과 DTI(Deep Trench Isolation) 영역 사이에 형성되는 STI (Shallow Trench Isolation)영역을 포함하고,
상기 DTI 영역은 적어도 2 개 이상의 물질로 채워지며,
상기 STI 영역 중 상기 P-WELL 영역과 상기 DTI 영역 사이에 배치된 부분은 상기 DTI 영역에 접촉하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제1항에 있어서,
상기 단위 픽셀은 상기 STI와 접촉하여 형성되는 플로팅 디퓨젼을 더 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제2항에 있어서,
상기 STI는 상기 플로팅 디퓨젼과 상기 복수의 트랜지스터들과의 사이에 형성되는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제1항에 있어서,
상기 복수의 단위 픽셀들은 매트릭스 형태로 배열되는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제1항에 있어서,
상기 복수의 트랜지스터들 중 전송 트랜지스터의 게이트는 트렌치(trench) 공정으로 형성되는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제1항에 있어서,
상기 단위 픽셀은 상기 복수의 트랜지스터들 중 전송 트랜지스터의 게이트와 인접하여 형성되는 제1 접지를 더 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 방법. - 제1항의 상기 이미지 센서의 픽셀 어레이 레이아웃 생성 방법에 의해 생성된 픽셀 어레이를 포함하는 이미지 센서.
- 이미지 센서의 픽셀 어레이에 대한 복수의 레이아웃들을 저장하는 레이아웃 파일 저장 매체; 및
상기 복수의 레이아웃들 중 어느 하나를 선택하고, 상기 선택된 레이아웃을 기초로 상기 레이아웃 파일 저장 매체로부터 리드하거나 새로 생성하여 최종 레이아웃을 생성하는 레이아웃 생성 모듈을 포함하며,
상기 복수의 레이아웃들은 제1 단위 픽셀의 레이아웃을 포함하고,
상기 제1 단위 픽셀은 복수의 제1 트랜지스터들 및 상기 복수의 제1 트랜지스터들 중 제1 드라이브 트랜지스터의 게이트의 하부 P-WELL 영역과 제1 DTI 영역 사이에 형성되는 제1 STI(Shallow Trench Isolation)를 포함하고,
상기 제1 STI 영역 중 상기 P-WELL 영역과 상기 제1 DTI 영역 사이에 배치된 부분은 상기 제1 DTI 영역에 접촉하는 이미지 센서의 픽셀 어레이 레이아웃 생성 시스템. - 제8항에 있어서,
상기 제1 단위 픽셀은 상기 제1 DTI 영역과의 사이에 형성되는 상기 제1 STI와 접촉하여 형성되는 제1 플로팅 디퓨젼을 더 포함하는 이미지 센서의 픽셀 어레이 레이아웃 생성 시스템. - 제9항에 있어서,
상기 제1 STI는 상기 제1 플로팅 디퓨젼과 상기 복수의 제1 트랜지스터들과의 사이에 형성되는 이미지 센서의 픽셀 어레이 레이아웃 생성 시스템.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130064781A KR102114344B1 (ko) | 2013-06-05 | 2013-06-05 | 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 |
| US14/286,040 US9420209B2 (en) | 2013-06-05 | 2014-05-23 | Method of generating pixel array layout for image sensor and layout generating system using the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130064781A KR102114344B1 (ko) | 2013-06-05 | 2013-06-05 | 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140142966A KR20140142966A (ko) | 2014-12-15 |
| KR102114344B1 true KR102114344B1 (ko) | 2020-05-22 |
Family
ID=52005189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130064781A KR102114344B1 (ko) | 2013-06-05 | 2013-06-05 | 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9420209B2 (ko) |
| KR (1) | KR102114344B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11887542B2 (en) | 2022-04-29 | 2024-01-30 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150029262A (ko) * | 2013-09-10 | 2015-03-18 | 삼성전자주식회사 | 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 |
| KR102383649B1 (ko) * | 2014-08-19 | 2022-04-08 | 삼성전자주식회사 | Cmos 이미지 센서 |
| CN104900666B (zh) * | 2015-05-07 | 2017-08-11 | 重庆鹰谷光电有限公司 | 深槽隔离防串扰的光电探测器及其制作方法 |
| KR102519343B1 (ko) | 2016-02-11 | 2023-04-06 | 삼성전자주식회사 | 이미지 센서 |
| KR102591525B1 (ko) * | 2018-05-28 | 2023-10-23 | 에스케이하이닉스 주식회사 | 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서 |
| JP2020013817A (ja) * | 2018-07-13 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| KR102611170B1 (ko) * | 2018-12-28 | 2023-12-08 | 에스케이하이닉스 주식회사 | 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치 |
| KR20210004595A (ko) * | 2019-07-05 | 2021-01-13 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| KR20220003834A (ko) * | 2020-07-02 | 2022-01-11 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| WO2022104658A1 (en) * | 2020-11-19 | 2022-05-27 | Huawei Technologies Co., Ltd. | Solid state imaging device |
| US11872333B1 (en) | 2022-07-25 | 2024-01-16 | William M. Gosney | Cassette apparatus utilizing venting for processing of blood to remove pathogen cells therein |
| US11801336B1 (en) | 2022-07-25 | 2023-10-31 | William M. Gosney | Cassette apparatus utilizing electric field for processing of blood to neutralize pathogen cells therein |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110180689A1 (en) * | 2010-01-28 | 2011-07-28 | Stmicroelectronics S.A. | Compact image sensor arrangement |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030085415A1 (en) | 2001-11-02 | 2003-05-08 | Chong-Yao Chen | CMOS image sensor device |
| US8120079B2 (en) | 2002-09-19 | 2012-02-21 | Quantum Semiconductor Llc | Light-sensing device for multi-spectral imaging |
| US6818930B2 (en) | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US7091536B2 (en) | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
| US7205584B2 (en) | 2003-12-22 | 2007-04-17 | Micron Technology, Inc. | Image sensor for reduced dark current |
| US7154136B2 (en) | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Isolation structures for preventing photons and carriers from reaching active areas and methods of formation |
| US8183516B2 (en) | 2004-07-28 | 2012-05-22 | Quantum Semiconductor Llc | Layouts for the monolithic integration of CMOS and deposited photonic active layers |
| KR100612564B1 (ko) * | 2005-02-24 | 2006-08-11 | 매그나칩 반도체 유한회사 | 파티션 노이즈를 감소시킬 수 있는 이미지센서 |
| KR100670606B1 (ko) | 2005-08-26 | 2007-01-17 | (주)이엠엘에스아이 | 크로스 토크를 감소시키는 이미지 센서의 소자 분리 구조체및 그 제조방법 |
| US7538371B2 (en) | 2005-09-01 | 2009-05-26 | United Microelectronics Corp. | CMOS image sensor integrated with 1-T SRAM and fabrication method thereof |
| KR100748342B1 (ko) * | 2005-09-14 | 2007-08-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
| KR100730469B1 (ko) | 2005-12-29 | 2007-06-19 | 매그나칩 반도체 유한회사 | 픽셀간 크로스토크를 방지한 씨모스이미지센서 및 그의제조 방법 |
| KR100809323B1 (ko) | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | 크로스토크가 감소하고 감도가 증가한 이미지 센서 |
| KR100815941B1 (ko) | 2006-11-27 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 형성 방법 |
| US20080233695A1 (en) | 2007-03-19 | 2008-09-25 | Texas Instruments Inc. | Integration method of inversion oxide (TOXinv) thickness reduction in CMOS flow without added pattern |
| US7866557B2 (en) * | 2007-09-27 | 2011-01-11 | Symbol Technologies, Inc. | Imaging-based bar code reader utilizing modified rolling shutter operation |
| US20090115017A1 (en) | 2007-11-01 | 2009-05-07 | Honeywell International Inc. | Selective formation of trenches in wafers |
| US8003425B2 (en) * | 2008-05-14 | 2011-08-23 | International Business Machines Corporation | Methods for forming anti-reflection structures for CMOS image sensors |
| EP2133918B1 (en) | 2008-06-09 | 2015-01-28 | Sony Corporation | Solid-state imaging device, drive method thereof and electronic apparatus |
| US8278152B2 (en) | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
| KR20100050331A (ko) | 2008-11-05 | 2010-05-13 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP5493669B2 (ja) | 2009-10-07 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 |
| KR101083638B1 (ko) | 2010-07-05 | 2011-11-17 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
-
2013
- 2013-06-05 KR KR1020130064781A patent/KR102114344B1/ko active IP Right Grant
-
2014
- 2014-05-23 US US14/286,040 patent/US9420209B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110180689A1 (en) * | 2010-01-28 | 2011-07-28 | Stmicroelectronics S.A. | Compact image sensor arrangement |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11887542B2 (en) | 2022-04-29 | 2024-01-30 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9420209B2 (en) | 2016-08-16 |
| KR20140142966A (ko) | 2014-12-15 |
| US20140362272A1 (en) | 2014-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102114344B1 (ko) | 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 | |
| KR101967835B1 (ko) | 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이 | |
| US9818781B2 (en) | Image pixel including a plurality of trenches, image sensor including the same, and image processing system including the same | |
| KR102263042B1 (ko) | 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템 | |
| KR102286111B1 (ko) | 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템 | |
| KR102009192B1 (ko) | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 | |
| US10396119B2 (en) | Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor | |
| KR102212138B1 (ko) | 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이 | |
| US9190440B2 (en) | Image sensor and method for fabricating the same | |
| US9711554B2 (en) | Image sensor | |
| US20160204143A1 (en) | Image sensors and methods of forming the same | |
| KR102575458B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR102072359B1 (ko) | 이미지 센서 | |
| US10084007B2 (en) | Image sensor having pickup region | |
| US20130248954A1 (en) | Unit Pixel of Image Sensor and Image Sensor Including the Same | |
| KR102382183B1 (ko) | 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 | |
| KR102301778B1 (ko) | 이미지 센서, 및 상기 이미지 센서의 픽셀 | |
| US9793310B2 (en) | Image sensor devices using offset pixel patterns | |
| KR20150029262A (ko) | 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 | |
| KR20150081093A (ko) | 이미지 센서, 및 이를 포함하는 이미지 처리 시스템 | |
| KR102215822B1 (ko) | 이미지 센서의 단위 픽셀, 이를 포함하는 이미지 센서 및 이미지 센서의 제조 방법 | |
| US11227883B2 (en) | Image sensing device having a shared pixel structure including MOS transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |