KR102107248B1 - 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법 - Google Patents

코발트 및 팔라듐을 포함하는 막을 에칭하는 방법 Download PDF

Info

Publication number
KR102107248B1
KR102107248B1 KR1020140031446A KR20140031446A KR102107248B1 KR 102107248 B1 KR102107248 B1 KR 102107248B1 KR 1020140031446 A KR1020140031446 A KR 1020140031446A KR 20140031446 A KR20140031446 A KR 20140031446A KR 102107248 B1 KR102107248 B1 KR 102107248B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
film
etching
temperature
Prior art date
Application number
KR1020140031446A
Other languages
English (en)
Other versions
KR20140114779A (ko
Inventor
에이이치 니시무라
마사토 구시비키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140114779A publication Critical patent/KR20140114779A/ko
Application granted granted Critical
Publication of KR102107248B1 publication Critical patent/KR102107248B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

코발트 및 팔라듐을 포함하는 막을 에칭하는 방법이 제공된다. 상기 막 상에는, 하드 마스크가 마련되어 있다. 이 방법은, 이온 스퍼터 에칭에 의해 상기 막을 에칭하는 공정 a와, 할로겐 원소를 포함하는 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 b와, 탄소를 포함하는 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 c와, 희가스를 포함하는 제3 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 d를 포함한다. 이 방법에서는, 공정 a, 공정 b, 및, 공정 c에 있어서, 상기 피처리체를 배치하는 배치대의 온도가 10℃ 이하의 제1 온도로 설정된다. 또, 공정 d에 있어서, 상기 피처리체를 배치하는 배치대의 온도가, 상기 제1 온도보다도 높은 제2 온도로 설정된다.

Description

코발트 및 팔라듐을 포함하는 막을 에칭하는 방법{METHOD FOR ETCHING FILM CONTAINING COBALT AND PALLADIUM}
본 발명의 여러 가지의 측면 및 실시형태는, 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 반도체 재료로 구성된 막의 에칭을 위해, 플라즈마 에칭이 종래부터 이용되고 있다. 플라즈마 에칭에서는, 처리 가스의 플라즈마에 피처리체를 노출시킴으로써, 에칭 대상의 막을 화학적으로 또는 물리적으로 에칭할 수 있다.
또, 전자 디바이스는, 난(難)에칭재로 이루어지는 막을 갖는 경우가 있고, 난에칭 재료를 플라즈마 에칭에 의해서 패터닝하는 것도 필요해지고 있다. 예컨대, 특허문헌 1에는, 난에칭 재료의 일종으로서, 코발트(Co) 및 팔라듐(Pd)을 포함하는 막(「CoPd막」이라고 함)을 갖는 MRAM 소자가 기재되어 있다. 또, 동 문헌에는, 탄화수소 가스 및 불활성 가스를 포함하는 혼합 가스의 플라즈마를 발생시켜, CoPd막의 온도를 250℃ 이하로 설정하고, 바이어스 전력에 의해서 이온을 CoPd막에 인입시킴(끌어넣음)으로써, CoPd막을 에칭하는 것이 기재되어 있다.
특허문헌 1 : 일본 특허 공개 제2011-14881호 공보
특허문헌 1에 기재되어 있는 바와 같이, CoPd막은, 소위 이온 스퍼터 에칭에 의해서 패터닝된다. 그러나, CoPd막의 에칭에 이용되는 하드 마스크는, CoPd막의 이온 스퍼터 에칭에 대한 선택성이 낮다. 따라서, 특허문헌 1에 기재된 에칭 방법에서는, CoPd막의 에칭 완료까지의 사이에, 하드 마스크의 측면의 수직성이 현저히 저하된다. 또, 이온 스퍼터 에칭에 의해서 깎인 막의 구성 재료는, 하드 마스크 및 에칭에 의해서 형성된 막의 측면에 재부착된다.
따라서, 본 기술 분야에 있어서는, 코발트 및 팔라듐을 포함하는 막을, 하드 마스크의 측면의 수직성의 열화를 억제하면서 에칭할 수 있고, 그리고, 피처리체에 재부착되는 퇴적물을 제거하는 것이 필요로 되고 있다.
일측면에 있어서는, 피처리체의 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법이 제공된다. 상기 막 상에는, 하드 마스크가 마련되어 있다. 이 방법은, (a) 이온 스퍼터 에칭에 의해 상기 막을 에칭하는 공정(이하, 「공정 a」라고 함)과, (b) 상기 막을 에칭하는 공정 후, 할로겐 원소를 포함하는 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정(이하, 「공정 b」라고 함)과, (c) 상기 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 후, 탄소를 포함하는 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정(이하, 「공정 c」라고 함)과, (d) 상기 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 후, 희가스를 포함하는 제3 가스의 플라즈마에 상기 피처리체를 노출시키는 공정(이하, 「공정 d」라고 함)을 포함한다. 이 방법에서는, 공정 a, 공정 b, 및, 공정 c에 있어서, 상기 피처리체를 배치하는 배치대의 온도가 10℃ 이하의 제1 온도로 설정된다. 또한, 공정 d에 있어서, 상기 피처리체를 배치하는 배치대의 온도가, 상기 제1 온도보다도 높은 제2 온도로 설정된다. 일 형태에 있어서는, 공정 a∼c가 순서대로 반복되고, 그 후, 피처리체를 대기에 노출시키지 않고, 공정 d가 실시되어도 좋다. 또, 코발트 및 팔라듐을 포함하는 막은, 코발트층 및 팔라듐층이 교대로 설치된 다층막이라도 좋고, 코발트 및 팔라듐이 합금화함으로써 구성된 막이라도 좋다. 이하, 코발트 및 팔라듐을 포함하는 막을 「CoPd막」이라고 칭한다.
상기 일측면에 따른 방법에서는, 공정 a에 있어서, 10℃ 이하의 저온으로 설정된 배치대 상에서 이온 스퍼터 에칭에 의해 CoPd막이 깎인다. 이러한 온도 하에서의 이온 스퍼터 에칭에 따르면, 하드 마스크의 측면의 수직성의 열화를 억제할 수 있다. 또, 이 방법에서는, 하드 마스크 및 에칭에 의해서 형성된 막의 측면에 부착되는 퇴적물이 공정 b에 있어서 할로겐화되고, 공정 c에 있어서 피처리체가 탄소를 포함하는 가스의 플라즈마에 노출된다. 이에 따라, 배치대의 온도를 10℃ 이하의 온도로 설정해도, 퇴적물이 부분적으로 제거될 수 있다. 또, 퇴적물이 부분적으로 제거될 수 있는 이유는, 공정 a 및 b에 있어서 배치대의 온도를 10℃ 이하로 설정하고 있기 때문에, 퇴적물의 결정성이 낮아지기 때문인 것으로 추측된다. 또한, 이 방법에서는, 비교적 고온의 제2 온도로 설정된 배치대 상에서 피처리체가 제3 가스의 플라즈마에 노출된다. 이에 따라, 부분적으로 남겨진 퇴적물을 제거하는 것도 가능해진다.
일 형태에 있어서는, 제1 온도는 -10℃ 이하이다. 이러한 온도로 설정된 배치대 상에 피처리체를 배치하여 공정 a∼c를 실시함으로써, 하드 마스크의 측면의 수직성의 열화를 더욱 억제하는 것이 가능해진다.
일 형태에 있어서는, 제3 가스는, 수소 가스를 더욱 포함하고 있어도 좋다. 공정 c에서는 탄소를 포함하는 가스의 플라즈마에 피처리체가 노출되기 때문에, 피처리체 상에는 탄소를 함유하는 막이 형성될 수 있다. 제3 가스에 수소를 포함함으로써, 피처리체상에 형성된 탄소를 함유하는 막도 제거하는 것이 가능해진다.
이상 설명한 바와 같이, 코발트 및 팔라듐을 포함하는 막을, 하드 마스크의 측면의 수직성의 열화를 억제하면서 에칭할 수 있고, 그리고, 피처리체에 재부착되는 퇴적물을 제거하는 것이 가능해진다.
도 1은 코발트 및 팔라듐을 포함하는 막을 갖는 피처리체의 일례를 도시하는 도면이다.
도 2는 일 실시형태에 따른 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법을 도시하는 흐름도이다.
도 3은 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
도 4는 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
도 5는 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
도 6은 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
도 7은 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
도 8은 일 실시형태에 따른 처리 시스템을 개략적으로 나타내는 도면이다.
도 9는 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 10은 일 실시형태에 따른 다른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 11은 도 10에 나타내는 플라즈마 처리 장치의 고주파 안테나의 평면도이다.
도 12는 실험예 1, 실험예 2 및 비교 실험예 1의 결과를 나타내는 도면이다.
도 13은 실험예 3, 비교 실험예 2 및 3의 결과를 나타내는 도면이다.
이하, 도면을 참조하여 여러 가지의 실시형태에 관해서 상세히 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
우선, 일 실시형태의 코발트 및 팔라듐을 포함하는 막(이하, 「CoPd막」이라고 함)을 에칭하는 방법을 적용할 수 있는 피처리체에 관해서 설명한다. 도 1은, CoPd막을 갖는 피처리체의 일례를 나타내는 도면이다. 도 1에는, MRAM 소자의 제조에 이용되는 피처리체(W)의 단면이 도시되어 있다. 이 피처리체(이하, 「웨이퍼」라고 함)(W)는, 기판(SB), 하부 전극층(LE), 핀 고정층(PL), 제1 자성층(MG1), 절연층(IL), 제2 자성층(MG2), CoPd막(CP), 상부 전극층(UE), 및 하드 마스크(HM)를 갖고 있다.
하부 전극층(LE)은, 기판(SB) 상에 마련되어 있고, 예컨대, Ti(티탄)로 구성될 수 있다. 하부 전극층(LE) 상에는, 핀 고정층(PL)이 마련되어 있다. 핀 고정층(PL)은, 반강자성체 재료로 구성되고, 예컨대, IrMn, 또는 PtMn으로 구성될 수 있다. 이 핀 고정층(PL) 상에는, MTJ(자기 터널 접합)를 구성하는 제1 자성층(MG1), 절연층(IL), 제2 자성층(MG2)이 순서대로 적층되어 있다. 제1 자성층(MG1) 및 제2 자성층(MG2)은, 예컨대, CoFeB로 구성될 수 있다. 또, 절연층(IL)은, MgO 또는 Al2O3로 구성될 수 있다.
제2 자성층(MG2) 상에는, CoPd막(CP)이 마련되어 있다. 도 1에 나타내는 웨이퍼(W)의 CoPd막(CP)은, Co 층 및 Pd 층이 교대로 적층됨에 따라 구성되는 다층막이다. 이 CoPd막(CP) 상에는, 상부 전극층(UE)이 마련되어 있다. 상부 전극층(UE)은, 예컨대, Ru로 구성될 수 있다. 또, 상부 전극층(UE) 상에는, 하드 마스크(HM)가 마련되어 있다. 하드 마스크(HM)는, 상부 전극층(UE) 및 CoPd막(CP)의 에칭용의 마스크이며, 예컨대, W(텅스텐)로 구성될 수 있다. 또한, 하드 마스크(HM)는, Ta, TiN 등으로 구성되어 있어도 좋다.
이하, 일 실시형태의 CoPd막을 에칭하는 방법을, 도 1에 나타내는 웨이퍼(W)를 그 적용 대상으로 삼아 예로 들어 설명한다. 도 2는, 일 실시형태에 따른 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법을 나타내는 흐름도이다. 이하, 도 2에 나타내는 방법 MT1을, 도 2와 함께 도 3∼도 7을 참조하면서 설명한다. 도 3∼도 7은, 도 2에 나타내는 방법의 각 공정을 설명하기 위한 도면이다.
방법 MT1에서는, 우선, 공정 ST1이 실시된다. 공정 ST1에서는, 플라즈마 처리 장치의 처리 용기 내에 있어서, 이온 스퍼터 에칭에 의해서 CoPd막(CP)이 에칭된다. 공정 ST1에 있어서는, 희가스, 예컨대 Ar 가스의 플라즈마가 생성되고, 도 3에 나타낸 바와 같이, 플라즈마 중의 이온이 바이어스 전력에 의해서 웨이퍼(W)에 인입된다. 도 3에 있어서는, 화살표의 기단(基端)에 그려진 원이 이온을 나타내고 있다. 이와 같이, 공정 ST1에서는, 이온이 웨이퍼(W)에 인입됨에 따라, CoPd막(CP)이 물리적으로 에칭된다. 이 공정 ST1은, 웨이퍼(W)를 배치하는 배치대의 온도가 10℃ 이하인 제1 온도로 설정된 상태로 실시된다. 일 실시형태에 있어서는, 공정 ST1의 배치대의 온도는, -10℃ 이하라도 좋다.
또, 상부 전극층(UE)의 에칭도 CoPd막(CP)의 에칭과 동일하게 실행할 수 있고, 따라서, 첫회에 실시되는 공정 ST1은, 상부 전극층(UE)의 에칭을 겸하고 있어도 좋다.
공정 ST1에 의해서 CoPd막(CP)이 에칭되면, 도 4에 나타낸 바와 같이, 상기 막(CP)으로부터 깎인 물질은 퇴적물(DF)이 되어, 하드 마스크(HM)의 표면, 상부 전극층(UE)의 측면, 및, 에칭에 의해서 형성된 CoPd막(CP)의 측면에 부착된다. 방법 MT1에서는, 공정 ST1에 있어서 형성된 퇴적물(DF)을 부분적으로 제거하기 위해서, 도 2에 나타낸 바와 같이, 공정 ST2 및 공정 ST3이 실시된다.
공정 ST2에서는, 플라즈마 처리 장치의 처리 용기 내에 있어서 제1 가스의 플라즈마에 웨이퍼(W)가 노출된다. 이 제1 가스는, 할로겐 원소를 포함할 수 있다. 예컨대, 제1 가스는, NF3 가스를 포함할 수 있다. 이 공정 ST2도, 웨이퍼(W)를 배치하는 배치대의 온도가 10℃ 이하의 제1 온도로 설정된 상태로 실시된다. 일 실시형태에 있어서는, 공정 ST2의 배치대의 온도는, -10℃ 이하라도 좋다.
덧붙여, 제1 가스는, 하드 마스크(HM)의 에칭을 억제하기 위해서, 탄소를 포함하고 있어도 좋다. 예컨대, 제1 가스는, 메탄 가스를 포함할 수 있다. 이에 따라, 탄소에 기초하는 보호막이 하드 마스크(HM)의 표면에 형성되어, 하드 마스크(HM)의 에칭이 억제될 수 있다.
공정 ST2가 실시되면, 도 5에 나타낸 바와 같이, 할로겐 원소, 또는 할로겐 원소를 포함하는 분자의 활성종이 생성되고, 상기 활성종에 퇴적물(DF)이 노출된다. 도 5에 있어서는, 화살표의 기단에 그려진 원이, 활성종을 나타내고 있다. 이 공정 ST2의 결과, 퇴적물(DF)이 할로겐화되고, 도 6에 나타낸 바와 같이, 퇴적물(DF)이, 할로겐화된 퇴적물(DFX)로 변화된다.
도 2에 나타낸 바와 같이, 방법 MT1에서는, 계속해서, 공정 ST3이 실시된다. 공정 ST3에서는, 플라즈마 처리 장치의 처리 용기 내에 있어서 제2 가스의 플라즈마에 웨이퍼(W)가 노출된다. 이 제2 가스는, 탄소를 포함할 수 있다. 예컨대, 제2 가스는, 메탄 가스를 포함할 수 있다. 또, 제2 가스는, 메탄 가스 대신에, 혹은 이에 더하여, CHF3, CH2F2, CH3F, C4F6라는 CxFY, CO, 또는 CO2이라는 다른 가스를 포함하고 있어도 좋다. 이 공정 ST3도, 웨이퍼(W)를 배치하는 배치대의 온도가 10℃ 이하의 제1 온도로 설정된 상태로 실시된다. 일 실시형태에 있어서는, 공정 ST3의 배치대의 온도는, -10℃ 이하라도 좋다.
일 실시형태에 있어서는, 또, 제2 가스는, 수소 가스를 포함하고 있어도 좋다. 전술한 바와 같이, 제2 가스는 탄소를 포함하고 있기 때문에, 웨이퍼(W)의 표면에 탄소에 기초한 막이 형성될 수 있다. 그러나, 탄소의 양이 과잉이 되면, 막이 과잉으로 형성되게 된다. 제2 가스에 수소 가스를 첨가함으로써 제2 가스 중의 탄소가 희석되기 때문에, 과잉의 막의 형성이 억제된다.
공정 ST3이 실시되면, 도 6에 나타낸 바와 같이, 탄소, 또는 탄소를 포함하는 분자의 활성종이 생성되고, 상기 활성종에 퇴적물(DFX)이 노출된다. 도 6에 있어서는, 화살표의 기단에 그려진 원이, 활성종을 나타내고 있다. 이 공정 ST3의 결과, 퇴적물(DFX)이 부분적으로 제거된다.
도 1에 되돌아가, 일 실시형태의 방법 MT1에서는, 공정 ST4에 있어서, 종료 조건이 만족되는지 아닌지가 판정된다. 종료 조건은, 예컨대, 공정 ST1∼ST3의 사이클이 반복되는 상한 횟수이다. 이 종료 조건이 만족되지 않는 경우에는, 다시 공정 ST1로부터의 처리가 행해진다. 한편, 종료 조건이 만족되는 경우에는, 방법 MT1은, 부분적으로 남겨진 퇴적물을 제거하기 위한 처리로 이행한다.
일 실시형태에 있어서는, 공정 ST1∼ST3의 사이클의 반복 후, 별도의 플라즈마 처리 장치의 처리 용기 내에 있어서 웨이퍼(W)를 다시 처리하기 위해서, 웨이퍼(W)는 진공 반송계를 통해 상기 별도의 플라즈마 처리 장치에 반송된다(공정 ST5). 공정 ST1∼공정 ST3은 10℃ 이하의 저온에서 실시되어 있기 때문에, 웨이퍼(W)가 대기 중에서 반송되면, 웨이퍼(W)는 결로할 수 있다. 한편, 진공 반송계를 통해 웨이퍼(W)를 반송함으로써, 웨이퍼(W)의 결로를 방지할 수 있다.
계속해서, 방법 MT1에서는, 공정 ST6이 실시된다. 공정 ST6에서는, 전술한 별도의 플라즈마 처리 장치의 처리 용기 내에 있어서, 웨이퍼(W)가 제3 가스의 플라즈마에 노출된다. 이 제3 가스는, Ar 가스라는 희가스를 포함할 수 있다. 이 공정 ST6에서는, 웨이퍼(W)를 배치하는 배치대의 온도가, 제1 온도보다도 높은 제2 온도로 설정된다. 제2 온도는, 100℃ 이상인 것이 바람직하고, 200℃ 라도 좋다.
일 실시형태에 있어서는, 제3 가스는, 수소 가스를 포함하고 있어도 좋다. 전술한 바와 같이, 웨이퍼(W)의 표면에는, 이전의 공정에 있어서 사용된 탄소에 기초한 막이 잔존할 수 있다. 제3 가스에 수소 가스를 첨가함으로써, 탄소에 기초한 막을 제거하는 것이 가능하다.
또한, 일 실시형태에 있어서는, 공정 ST6은, 웨이퍼(W)에 이온을 인입하기 위한 바이어스 전력을 사용하지 않는다. 즉, 공정 ST6은, 무바이어스 상태로 실시되어도 좋다. 공정 ST6은 비교적 고온하에서 실시되기 때문에, 무바이어스 상태로 공정 ST6을 실시함으로써, 웨이퍼(W)의 표면이나 하드 마스크(HM)에 대한 손상을 억제하는 것이 가능해진다.
이 공정 ST6이 실시되면, 웨이퍼(W)의 표면은, 희가스 원자의 활성종, 혹은 이에 더하여 수소의 활성종에 노출된다. 이에 따라, 웨이퍼(W)의 표면에 부착하고 있었던 퇴적물(DFX)이 제거된다. 그 결과, 도 7에 나타낸 바와 같이, 에칭된 CoPd막(CP)이 얻어진다.
전술한 바와 같이, 방법 MT1의 공정 ST1에서는, 배치대의 온도가 10℃ 이하의 제1 온도로 설정된다. 이러한 제1 온도 하에서의 이온 스퍼터 에칭에 따르면, 하드 마스크(HM)의 에칭이 억제되기 때문에, 하드 마스크(HM)의 측면의 수직성의 열화를 억제할 수 있다. 또, 제1 온도가 -10℃ 이하이면, 하드 마스크(HM)의 측면의 수직성의 열화가 더욱 억제된다.
또한, 방법 MT1에서는, 퇴적물(DF)이 공정 ST2에 있어서 할로겐화되고, 공정 ST3에 있어서 웨이퍼(W)가 탄소를 포함하는 제2 가스의 플라즈마에 노출된다. 이에 따라, 배치대의 온도를 10℃ 이하의 온도로 설정하더라도, 퇴적물(DF)이 부분적으로 제거될 수 있다. 퇴적물(DF)이 부분적으로 제거될 수 있는 이유는, 공정 ST1 및 ST2에 있어서 배치대의 온도를 10℃ 이하로 설정하고 있기 때문에, 퇴적물(DF)(또는 DFX)의 결정성이 낮아지기 때문인 것으로 추측된다. 또, 퇴적물(DF)은 할로겐화됨으로써, 탄소를 포함하는 분자와 착체를 형성하기 쉬운 상태가 되는 것으로 추측된다. 이에 따라, 제1 온도에 배치대의 온도가 설정되어 있더라도, 퇴적물(DF)을 제거하는 것이 가능해지는 것으로 추측된다.
또, 방법 MT1의 공정 ST6에서는, 부분적으로 남겨진 퇴적물을 제거하기 위해서, 비교적 고온의 제2 온도로 설정된 배치대 상에 웨이퍼(W)가 배치되어 처리된다. 이에 따라, 저온하의 공정 ST1∼ST3의 처리에 있어서 부분적으로 남겨진 퇴적물을 제거하는 것이 가능해진다.
이하, 방법 MT1의 실시에 이용하는 것이 가능한 처리 시스템에 관해서 설명한다. 도 8은, 일 실시형태에 따른 처리 시스템을 개략적으로 나타낸 도면이다. 도 8에 나타내는 처리 시스템(300)은, 배치대(322a∼322d), 수용 용기(324a∼324d), 로더 모듈(LM), 로드록 챔버(LL1, LL2), 프로세스 모듈(PM1, PM2, PM3) 및, 트랜스퍼 챔버(321)를 구비하고 있다.
배치대(322a∼322d)는, 로더 모듈(LM)의 한 가장자리를 따라서 배열되어 있다. 이들 배치대(322a∼322d)의 위에는, 수용 용기(324a∼324d)가 각각 배치되어 있다. 수용 용기(324a∼324d) 내에는, 웨이퍼(W)가 수용되어 있다.
로더 모듈(LM) 내에는, 반송 로봇(Rb1)이 설치되어 있다. 반송 로봇(Rb1)은, 수용 용기(324a∼324d) 중 어느 하나에 수용되어 있는 웨이퍼(W)를 꺼내어, 상기 웨이퍼(W)를 로드록 챔버(LL1 또는 LL2)에 반송한다.
로드록 챔버(LL1 및 LL2)는, 로더 모듈(LM)의 별도의 한 가장자리를 따라서 설치되어 있고, 예비 감압실을 구성하고 있다. 로드록 챔버(LL1 및 LL2)는, 트랜스퍼 챔버(321)에 게이트 밸브를 통해 각각 접속되어 있다.
트랜스퍼 챔버(321)는, 감압 가능한 챔버이며, 상기 챔버 내에는 별도의 반송 로봇(Rb2)이 설치되어 있다. 이 트랜스퍼 챔버(321)내의 반송 로봇(Rb2)을 이용함으로써, 방법 MT1의 공정 ST5, 즉, 진공 환경 하에서의 웨이퍼(W)의 반송이 가능해진다.
트랜스퍼 챔버(321)에는, 프로세스 모듈(PM1∼PM2)이 대응의 게이트 밸브를 통해 각각 접속되어 있다. 반송 로봇(Rb2)은, 로드록 챔버(LL1 또는 LL2)로부터 웨이퍼(W)를 꺼내어, 프로세스 모듈(PM1 및 PM2)에 순서대로 반송한다. 처리 시스템(300)의 프로세스 모듈(PM1)은, 플라즈마 처리 장치이며, 공정 ST1∼ST3을 실시할 수 있는 장치이다. 또, 처리 시스템(300)의 프로세스 모듈(PM2)은, 플라즈마 처리 장치이며, 공정 ST6을 실시할 수 있는 장치이다.
도 9는, 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 9에는, 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 도시되어 있다. 도 9에 나타내는 플라즈마 처리 장치(10)는, 처리 시스템(300)의 프로세스 모듈 PM1로서 이용될 수 있다.
플라즈마 처리 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 대략 원통 형상을 갖고 있고, 그 내부 공간으로서 처리 공간(S)을 구획하고 있다. 플라즈마 처리 장치(10)는, 처리 용기(12) 내에 배치대(SG)를 구비하고 있다. 배치대(SG)는, 대략 원판 형상의 베이스(14) 및 정전 척(50)을 포함하고 있다. 베이스(14)는, 처리 공간(S)의 아래쪽에 설치되어 있다. 베이스(14)는, 예컨대 알루미늄제이며, 하부 전극을 구성하고 있다. 베이스(14)는, 후술하는 정전 척(50)의 열을 흡열하여, 정전 척(50)을 냉각하는 기능을 갖는다.
베이스(14)의 내부에는, 냉매 유로(15)가 형성되어 있고, 냉매 유로(15)에는, 냉매 입구 배관, 냉매 출구 배관이 접속된다. 그리고, 냉매 유로(15)의 안에 적절한 냉매, 예컨대 냉각수 등을 칠러 유닛을 이용하여 순환시킴으로써, 베이스(14) 및 정전 척(50)을 소정의 온도로 제어할 수 있는 구성으로 되어 있다.
또, 플라즈마 처리 장치(10)는, 통형상 유지부(16) 및 통형상 지지부(17)를 더욱 구비하고 있다. 통형상 유지부(16)는, 베이스(14)의 측면 및 바닥면의 가장자리부에 접하여, 베이스(14)를 유지하고 있다. 통형상 지지부(17)는, 처리 용기(12)의 바닥부로부터 수직 방향으로 연장하고, 통형상 유지부(16)를 개재하여 베이스(14)를 지지하고 있다. 플라즈마 처리 장치(10)는, 이 통형상 유지부(16)의 상면에 배치되는 포커스 링(18)을 더욱 구비하고 있다. 포커스 링(18)은, 예컨대, 실리콘 또는 석영으로 구성될 수 있다.
처리 용기(12)의 측벽과 통형상 지지부(17)의 사이에는, 배기로(20)가 형성되어 있다. 배기로(20)의 입구 또는 그 도중에는, 배플판(22)이 부착되어 있다. 또, 배기로(20)의 바닥부에는, 배기구(24)가 설치되어 있다. 배기구(24)는, 처리 용기(12)의 바닥부에 끼워 넣어진 배기관(28)에 의해서 구획되어 있다. 이 배기관(28)에는, 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 진공 펌프를 갖고 있어, 처리 용기(12) 내의 처리 공간(S)을 소정의 진공도까지 감압할 수 있다. 또, 처리 용기(12)의 측벽에는, 웨이퍼(W)의 반입 출구를 개폐하는 게이트 밸브(30)가 부착되어 있다.
베이스(14)에는, 이온 인입용의 고주파 바이어스 전원을 발생하는 고주파 전원(32)이 정합기(34)를 통해 전기적으로 접속되어 있다. 고주파 전원(32)은, 예컨대, 400 KHz의 고주파 바이어스 전력을 하부 전극, 즉, 베이스(14)에 인가한다.
플라즈마 처리 장치(10)는, 또한, 안에 샤워 헤드(38)를 구비하고 있다. 샤워 헤드(38)는, 처리 공간(S)의 위쪽에 설치되어 있다. 샤워 헤드(38)는, 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은, 대략 원판 형상을 갖는 도전성의 판으로, 상부 전극을 구성하고 있다. 전극판(40)에는, 플라즈마 생성용의 고주파 전원(35)이 정합기(36)를 통해 전기적으로 접속되어 있다. 제1 고주파 전원(35)은, 예컨대 60 MHz의 고주파 전력을 전극판(40)에 인가한다. 고주파 전원(32) 및 고주파 전원(35)에 의해서 베이스(14) 및 전극판(40)에 고주파 전력이 각각 부여되면, 베이스(14)와 전극판(40) 사이의 공간, 즉, 처리 공간(S)에는 고주파 전계가 형성된다.
전극판(40)에는, 복수의 가스 통기공(40h)이 형성되어 있다. 전극판(40)은, 전극 지지체(42)에 의해서 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는, 버퍼실(42a)이 설치되어 있다. 플라즈마 처리 장치(10)는, 가스 공급부(44)를 더욱 구비하고 있고, 버퍼실(42a)의 가스 도입구(25)에는 가스 공급 도관(46)을 통해 가스 공급부(44)가 접속되어 있다. 가스 공급부(44)는, 처리 공간(S)에 처리 가스를 공급한다. 가스 공급부(44)는, 복수종의 가스를 공급할 수 있다. 일 실시형태에 있어서는, 가스 공급부(44)는, Ar 가스, 수소(H2) 가스, 메탄 가스, 및, NF3 가스를 선택적으로 가스 공급 도관(46)을 통해 샤워 헤드(38)에 공급할 수 있다.
전극 지지체(42)에는, 복수의 가스 통기공(40h)에 각각 연속하는 복수의 구멍이 형성되어 있고, 상기 복수의 구멍은 버퍼실(42a)에 연통하고 있다. 따라서, 가스 공급부(44)로부터 공급되는 가스는, 버퍼실(42a), 가스 통기공(40h)을 경유하여, 처리 공간(S)에 공급된다.
일 실시형태에 있어서는, 처리 용기(12)의 천장부에, 고리형 또는 동심형으로 연장하는 자장 형성 기구(48)가 설치되어 있다. 이 자장 형성 기구(48)는, 처리 공간(S)에서의 고주파 방전의 개시(플라즈마 착화)를 용이하게 하여 방전을 안정되게 유지하도록 기능한다.
일 실시형태에 있어서는, 베이스(14)의 상면에 정전 척(50)이 설치되어 있다. 이 정전 척(50)은, 전극(52), 및, 한 쌍의 절연막(54a 및 54b)을 포함하고 있다. 절연막(54a 및 54b)은, 세라믹 등의 절연체에 의해 형성되는 막이다. 전극(52)은, 도전막으로, 절연막(54a)과 절연막(54b) 사이에 설치되어 있다. 이 전극(52)에는, 스위치(SW)를 통해 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 전극(52)에 직류 전압이 부여되면, 쿨롱력이 발생하고, 상기 쿨롱력에 의해서 웨이퍼(W)가 정전 척(50) 상에 흡착 유지된다. 정전 척(50)의 내부에는, 가열 소자인 히터(53)가 매립되어, 웨이퍼(W)를 소정 온도로 가열할 수 있도록 되어 있다. 히터(53)는, 배선을 통해 히터 전원에 접속된다.
플라즈마 처리 장치(10)는, 가스 공급 라인(58 및 60), 및, 전열 가스 공급부(62 및 64)를 더욱 구비하고 있다. 전열 가스 공급부(62)는, 가스 공급 라인(58)에 접속되어 있다. 이 가스 공급 라인(58)은, 정전 척(50)의 상면까지 연장되어, 상기 상면의 중앙 부분에 있어서 고리형으로 연장하고 있다. 전열 가스 공급부(62)는, 예컨대 He 가스라는 전열 가스를, 정전 척(50)의 상면과 웨이퍼(W) 사이에 공급한다. 또, 전열 가스 공급부(64)는 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은, 정전 척(50)의 상면까지 연장되어, 상기 상면에 있어서 가스 공급 라인(58)을 둘러싸도록 고리형으로 연장하고 있다. 전열 가스 공급부(64)는, 예컨대 He 가스라는 전열 가스를, 정전 척(50)의 상면과 웨이퍼(W) 사이에 공급한다.
일 실시형태에 있어서는, 플라즈마 처리 장치(10)는, 제어부(66)를 더욱 구비하고 있다. 이 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 및, 전열 가스 공급부(62 및 64)에 접속되어 있다. 제어부(66)는, 배기 장치(26), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 및, 전열 가스 공급부(62 및 64)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의해, 배기 장치(26)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 고주파 바이어스 전력의 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 고주파 전력의 공급, 정합기(36)의 임피던스 조정, 가스 공급부(44)에 의한 처리 가스의 공급, 전열 가스 공급부(62 및 64) 각각에 따른 전열 가스의 공급이 제어된다.
이 플라즈마 처리 장치(10)에서는, 가스 공급부(44)로부터 Ar 가스를 처리 공간(S)에 공급하여 상기 가스를 여기시킴에 따라, 공정 ST1을 실시하는 것이 가능하다. 또, 공정 ST1에 있어서 이용되는 가스는, Ar 가스 이외의 다른 희가스라도 좋고, 희가스 이외의 가스라도 좋다. 또한, 가스 공급부(44)로부터 NF3 가스를 처리 공간(S)에 공급하여, 상기 가스를 여기시킴에 따라 공정 ST2를 실시하는 것이 가능하다. 또한, 공정 ST2에 있어서는, NF3에 대신하는 다른 할로겐 함유 가스가 이용되어도 좋다. 또, 공정 ST2에 있어서는, 메탄 가스라는 탄소를 포함하는 가스, 및/또는 Ar 가스라는 희가스가, 처리 공간(S)에 공급되어도 좋다. 또, 플라즈마 처리 장치(10)에서는, 가스 공급부(44)로부터 메탄 가스를 처리 공간(S)에 공급하여 상기 가스를 여기시킴에 따라, 공정 ST3을 실시하는 것이 가능하다. 또한, 공정 ST3에서는, 탄소를 포함하는 다른 가스가 이용되어도 좋고, 또, 처리 공간(S)에 공급되는 가스에 수소 가스가 포함되어 있어도 좋다.
계속해서, 도 10 및 도 11을 참조한다. 도 10은, 일 실시형태에 따른 다른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 11은, 도 10에 나타내는 플라즈마 처리 장치의 고주파 안테나의 평면도이다. 도 10에 나타내는 플라즈마 처리 장치(100)는, 처리 시스템(300)의 프로세스 모듈(PM2)로서 이용하는 것이 가능하다.
플라즈마 처리 장치(100)는, 금속제(예컨대 알루미늄제)의 통형상(예컨대 원통형)으로 형성된 처리 용기(192)를 구비한다. 처리 용기(192)는, 그 내부에 공간(S100)을 구획하고 있다.
처리 용기(192)의 바닥부에는, 웨이퍼(W)를 배치하기 위한 배치대(110)가 설치되어 있다. 배치대(110)는, 알루미늄 등으로 구성되어 있고, 대략 기둥형(예컨대 원주형)으로 성형되어 있다. 또, 배치대(110)에는, 웨이퍼(W)를 쿨롱력에 의해 흡착 유지하는 정전 척, 히터나 냉매 유로 등의 온도 조정 기구 등, 필요에 따라서 여러 가지 기능이 마련되어 있다.
처리 용기(192)의 천장부에는, 예컨대 석영 유리나 세라믹 등으로 구성된 판형 유전체(194)가 배치대(110)에 대향하도록 설치되어 있다. 예컨대, 판형 유전체(194)는, 원판형으로 형성되어 있고, 처리 용기(192)의 천장부에 형성된 개구를 막도록 기밀하게 부착되어 있다.
처리 용기(192)에는, 가스 공급부(120)가 접속되어 있다. 가스 공급부(120)는, 공간(S100)에 가스를 공급한다. 구체적으로, 가스 공급부(120)는, Ar 가스를 공급한다. 또한, 가스 공급부(120)는, Ar 가스 대신에 다른 희가스를 공급해도 좋다. 또, 가스 공급부(120)는, 일 실시형태에 있어서는, 희가스에 더하여 수소(H2) 가스를 공간(S100)에 공급해도 좋다.
처리 용기(192)의 바닥부에는, 처리 용기(192) 내의 분위기를 배출하는 배기부(130)가 배기관(132)을 통해 접속되어 있다. 배기부(130)는, 예컨대 진공 펌프에 의해 구성되어, 처리 용기(192) 내를 소정의 압력까지 감압할 수 있도록 되어 있다.
처리 용기(192)의 측벽부에는 웨이퍼 반출 입구(134)가 형성되고, 웨이퍼 반출 입구(134)에는 게이트 밸브(136)가 설치되어 있다. 예컨대 웨이퍼(W)의 반입 시에는, 게이트 밸브(136)가 개방되어, 웨이퍼(W)가 처리 용기(192) 내의 배치대(110) 상에 배치되고, 게이트 밸브(136)가 폐쇄되어, 웨이퍼(W)의 처리가 행해진다.
처리 용기(192)의 천장부에는, 판형 유전체(194)의 상측면(외측면)에 평면형의 고주파 안테나(140)와, 고주파 안테나(140)를 덮는 실드 부재(160)가 배치되어 있다. 고주파 안테나(140)는, 크게 나누면, 판형 유전체(194)의 중앙부에 배치된 내측 안테나 소자(142A)와, 그 외주를 둘러싸도록 배치된 외측 안테나 소자(142B)로 구성되어 있다. 안테나 소자(142A, 142B)는 각각, 예컨대 구리, 알루미늄, 스테인레스 등의 도체로 구성된 스파이럴 코일형으로 형성될 수 있다.
안테나 소자(142A, 142B)는 모두, 복수의 협지체(144)로 협지되어 일체로 되어 있다. 각 협지체(144)는, 예컨대, 도 11에 나타낸 바와 같이 막대형으로 형성되어 있고, 이들 협지체(144)는, 내측 안테나 소자(142A)의 중앙 부근으로부터 외측 안테나 소자(142B)의 외측으로 끌어내도록 방사형으로 배치되어 있다. 도 11은 각 안테나 소자(142A, 142B)를 3개의 협지체(144)로 협지한 경우의 구체예이다.
실드 부재(160)는, 내측 안테나 소자(142A)를 둘러싸도록 각 안테나 소자(142A, 142B) 사이에 설치된 통형상의 내측 실드벽(162A)과, 외측 안테나 소자(142B)를 둘러싸도록 설치된 통형상의 외측 실드벽(162B)을 구비하고 있다. 이에 따라, 판형 유전체(194)의 상측면은, 내측 실드벽(162A)의 내측의 중앙부(중앙 존)와, 각 실드벽(162A, 162B) 사이의 둘레가장자리부(둘레가장자리 존)로 나누어진다.
내측 안테나 소자(142A) 상에는, 내측 실드벽(162A)의 개구를 막도록 원판형의 내측 실드판(164A)이 설치되어 있다. 외측 안테나 소자(142B) 상에는, 각 실드벽(162A, 162B) 사이의 개구를 막도록 도넛판형의 외측 실드판(164B)이 설치되어 있다. 또, 내측 실드판(164A), 외측 실드판(164B)은 각각, 액츄에이터(168A, 168B)에 의해서 따로 따로 높이를 조정할 수 있도록 되어 있다.
안테나 소자(142A, 142B)에는 각각, 고주파 전원(150A, 150B)이 각각 접속되어 있다. 이에 따라, 안테나 소자(142A, 142B)에는 동일한 주파수 또는 상이한 주파수의 고주파를 인가할 수 있다. 내측 안테나 소자(142A)에 고주파 전원(150A)으로부터 소정의 주파수(예컨대 40 MHz)의 고주파를 소정의 파워로 공급하면, 처리 용기(192) 내에 형성된 유도 자계에 의해서, 처리 용기(192) 내에 도입된 가스가 여기되어, 웨이퍼(W) 상의 중앙부에 도넛형의 플라즈마가 생성된다.
또, 외측 안테나 소자(142B)에 고주파 전원(150B)으로부터 소정의 주파수(예컨대 60 MHz)의 고주파를 소정의 파워로 공급하면, 처리 용기(192) 내에 형성된 유도 자계에 의해서, 처리 용기(192)내에 도입된 가스가 여기되어, 웨이퍼(W) 상의 둘레가장자리부에 별도의 도넛형의 플라즈마가 생성된다.
플라즈마 처리 장치(100)는, 제어부(200)를 더욱 구비하고 있다. 이 제어부(200)에 의해서 플라즈마 처리 장치(100)의 각 부가 제어되도록 되어 있다. 제어부(200)는, 플라즈마 처리 장치(100)에서 원하는 처리가 실행되도록, 원하는 프로세스 처리 레시피에 따라서 플라즈마 처리 장치(100)의 각 부를 제어할 수 있다.
이 플라즈마 처리 장치(100)에서 공정 ST6을 실시하는 경우에는, 가스 공급부(120)로부터 희가스를 포함하는 제3 가스가 공간(S100)에 공급되고, 안테나 소자(142A, 142B)에 전력이 공급되며, 공간(S100) 내에 유도 자계가 형성된다. 이에 따라, 공간(S100) 내에 있어서 제3 가스가 여기되어, 플라즈마가 생성된다. 이 플라즈마 중의 활성종에 웨이퍼(W)가 노출됨으로써, 웨이퍼(W)에 부착하고 있는 퇴적물이 제거된다.
이하, 방법 MT1의 평가를 위해 행한 실험예에 관해서 설명한다. 이하에 설명하는 실험예는, 처리 시스템(300)을 이용하여 행한 것이다.
(실험예 1, 실험예 2 및 비교 실험예 1)
실험예 1 및 2에서는, 처리 시스템(300)을 이용하여 방법 MT1의 공정 ST1∼ST3의 사이클을 실시했다. 실험예 1 및 2에서 이용한 웨이퍼(W)는, 도 1에 나타낸 구조를 갖는 것으로, 20 nm 두께의 CoPd막(CP), 5 nm 두께의 Ru로 구성된 상부 전극층(UE), 100 nm 두께의 W(텅스텐)로 구성된 하드 마스크(HM)을 갖는 것이었다. 실험예 1에서는, 배치대의 온도를 10℃로 설정하고, 이하에 나타내는 조건의 공정 ST1∼ST3을 포함하는 사이클을 8회 반복했다.
(실험예 1의 공정 ST1의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 300 W
H2 가스: 410 sccm
CH4 가스: 30 sccm
SiF4 가스: 10 sccm
처리 시간: 30초
(실험예 1의 공정 ST2의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 0 W
CH4 가스: 50 sccm
NF3 가스: 50 sccm
SF6 가스: 350 sccm
처리 시간: 10초
(실험예 1의 공정 ST3의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 300 W
Ar 가스: 100 sccm
H2 가스: 320 sccm
CH4 가스: 30 sccm
처리 시간: 30초
실험예 2에서는, 배치대의 온도를 -10℃로 설정하고, 이하에 나타내는 조건의 공정 ST1∼ST3을 포함하는 사이클을 10회 반복했다.
(실험예 2의 공정 ST1의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 500 W
H2 가스: 410 sccm
CH4 가스: 30 sccm
SiF4 가스: 10 sccm
처리시간: 30초
(실험예 2의 공정 ST2의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 0 W
Ar 가스: 350 sccm
CH4 가스: 50 sccm
NF3 가스: 50 sccm
처리시간: 20초
(실험예 2의 공정 ST3의 조건)
처리 용기내 압력: 10 mTorr(1.333 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 300 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 500 W
Ar 가스: 100 sccm
H2 가스: 320 sccm
CH4 가스: 30 sccm
처리 시간: 20초
또, 비교 실험예 1로서, 배치대의 온도를 60℃로 설정하고, 실험예 1 및 2와 동일한 웨이퍼(W)에 대하여, 이하에 나타내는 조건의 플라즈마 처리를 행했다.
(비교 실험예 1의 플라즈마 처리 조건)
처리 용기내 압력: 30 mTorr(4 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 800 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 1000 W
CO2 가스: 80 sccm
CH4 가스: 70 sccm
처리 시간: 150초
실험예 1, 실험예 2 및 비교 실험예 1의 전술한 처리 조건에 의해 CoPd막을 에칭한 후, 웨이퍼(W)의 SEM 사진을 취득했다. 도 12에, SEM 사진에 나타나 있던 윤곽을 그린 선도를 나타낸다. 도 12의 (a)에는 비교 실험예 1의 웨이퍼의 선도, 도 12의 (b)에는 실험예 1의 웨이퍼의 선도, 도 12의 (c)에는, 실험예 2의 웨이퍼의 선도가 도시되어 있다. 도 12의 (a)에 나타낸 바와 같이, 비교 실험예 1의 결과, 60℃의 처리에서는 하드 마스크(HM)의 측면의 수직성이 유지되지 않고, 하드 마스크(HM)의 숄더부가 완전히 손실되어 있는 것이 확인되었다. 한편, 도 12의 (b) 및 (c)에 나타낸 바와 같이, 실험예 1 및 2의 결과, 하드 마스크(HM)의 숄더부가 유지되어 있는 것이 확인되었다. 또, -10℃에서 처리를 행한 실험예 2에서는, 하드 마스크(HM)의 측면의 수직성이 보다 효과적으로 유지되는 것이 확인되었다.
(실험예 3, 비교 실험예 2 및 3)
실험예 3에서는, 실험예 1과 동일한 웨이퍼(W)에 대하여, 이하에 나타내는 조건으로 방법 MT1을 실시했다. 또, 공정 ST1∼ST3에서는 배치대의 온도를 -10℃로 설정하고, 공정 ST6에서는, 배치대의 온도를 200℃로 설정했다. 또, 공정 ST1∼ST3의 사이클을 3회 반복했다.
(실험예 3의 공정 ST1의 조건)
처리 용기내 압력: 30 mTorr(4 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 100 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 300 W
Ar 가스: 450 sccm
처리 시간: 20초
(실험예 3의 공정 ST2의 조건)
처리 용기내 압력: 30 mTorr(4 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 100 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 0 W
Ar 가스: 300 sccm
CH4 가스: 100 sccm
NF3 가스: 50 sccm
처리 시간: 10초
(실험예 3의 공정 ST3의 조건)
처리 용기내 압력: 30 mTorr(4 Pa)
고주파 전원(35)의 고주파 전력: 60 MHz, 100 W
고주파 전원(32)의 고주파 바이어스 전력: 400 kHz, 200 W
H2 가스: 430 sccm
CH4 가스: 20 sccm
처리 시간: 20초
(실험예 3의 공정 ST6의 조건)
처리 용기내 압력: 1000 mTorr(133.3 Pa)
고주파 전원(150A, 150B)의 고주파 전력: 40 MHz, 2000 W
이온 인입용의 바이어스 전력: 0 W
Ar 가스: 1100 sccm
H2 가스: 135 sccm
처리 시간: 180초
또, 비교 실험예 2에서는, 실험예 3과 동일한 웨이퍼(W)를 이용하여 동일한 처리 조건을 이용했지만, 최종 사이클의 공정 ST3 전에 처리를 종료시켰다. 또한, 비교 실험예 3에서는, 실험예 3과 동일한 웨이퍼(W)를 이용하여 동일한 처리 조건을 이용했지만, 공정 ST6을 실시하지 않았다.
그리고, 실험예 3, 비교 실험예 2 및 3 각각의 처리 후의 웨이퍼(W)의 SEM 사진을 취득했다. 도 13에, SEM 사진에 나타나 있던 윤곽을 그린 선도를 나타낸다. 도 13의 (a)에는 비교 실험예 2의 웨이퍼의 선도, 도 13의 (b)에는 비교 실험예 3의 웨이퍼의 선도, 도 13의 (c)에는, 실험예 3의 웨이퍼의 선도가 도시되어 있다. 도 13의 (a)에 나타낸 바와 같이, 비교 실험예 2의 결과, 최종 사이클의 공정 ST3 전에 처리를 종료시키면, 하드 마스크(HM)의 주위에 퇴적물(D)이 잔존하고 있는 것이 확인되었다. 또한, 도 13에 나타내는 퇴적물(D)은, 할로겐화된 퇴적물(DFX)이, SEM 사진의 취득시에 수분을 흡착하여 형성된 것이다. 또한, 비교 실험예 3의 결과, 도 13의 (b)에 나타낸 바와 같이, 공정 ST6을 행하지 않은 경우에는, 공정 ST1∼공정 ST1의 처리에 의해 퇴적물(D)은 부분적으로 제거되어, 상기 퇴적물(D)의 양은 감소하고 있지만, 여전히 남겨져 있는 것이 확인되었다. 한편, 실험예 3의 결과, 도 13의 (c)에 나타낸 바와 같이, 하드 마스크(HM)의 주위로부터 퇴적물이 대략 완전히 제거되는 것이 확인되었다.
이상의 실험예 3, 비교 실험예 2 및 3의 결과로부터, 방법 MT1에서는, 공정 ST1∼ST3을 포함하는 사이클에 의해, 저온에서도 부분적으로 퇴적물을 제거하는 것이 가능하고, 상기 사이클 후에 공정 ST6에 있어서, 비교적 고온의 환경 하에서 웨이퍼(W)를 처리함으로써, 퇴적물을 대략 완전히 제거 가능한 것이 확인되었다. 또, 실험예 3에서는, 공정 ST6에 있어서의 처리 용기 내의 압력은, 공정 ST1∼ST3의 처리 용기 내의 압력보다도 높게 설정되어 있었다. 이로부터, 퇴적물의 제거에는, 공정 ST6에 있어서 비교적 고압의 조건을 이용하는 것이 유효한 것도 확인되었다.
10 : 플라즈마 처리 장치, 12 : 처리 용기, SG : 배치대, 14 : 베이스, 50 : 정전 척, 26 : 배기 장치, 32 : 고주파 전원(바이어스 전력), 35 : 고주파 전원(플라즈마 생성용 고주파 전력), 38 : 샤워 헤드, 44 : 가스 공급부, 66 : 제어부, 100 : 플라즈마 처리 장치, 110 : 배치대, 120 : 가스 공급부, 130 : 배기부, 140 : 고주파 안테나, 150A, 150B : 고주파 전원, 192 : 처리 용기, 200 : 제어부, 300 : 처리 시스템, 321 : 트랜스퍼 챔버, PM1 : 프로세스 모듈(플라즈마 처리 장치(10)), PM2 : 프로세스 모듈(플라즈마 처리 장치(100)), W : 피처리체(웨이퍼), CP : CoPd막

Claims (4)

  1. 피처리체의 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법으로서, 상기 막 상에는 하드 마스크가 마련되어 있고,
    이온 스퍼터 에칭에 의해 상기 막을 에칭하는 공정과,
    상기 막을 에칭하는 공정 후, 할로겐 원소를 포함하는 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정과,
    상기 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 후, 탄소를 포함하는 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정과,
    상기 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정 후, 희가스를 포함하는 제3 가스의 플라즈마에 상기 피처리체를 노출시키는 공정
    을 포함하고,
    상기 막을 에칭하는 공정, 상기 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정, 및, 상기 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정에 있어서, 상기 피처리체를 배치하는 배치대의 온도는 10℃ 이하의 제1 온도로 설정되고,
    상기 제3 가스의 플라즈마에 상기 피처리체를 노출시키는 공정에 있어서, 상기 피처리체를 배치하는 배치대의 온도는, 상기 제1 온도보다도 높은 제2 온도로 설정되는 것인 피처리체의 코발트 및 팔라듐을 포함하는 막의 에칭 방법.
  2. 제1항에 있어서, 상기 제1 온도는 -10℃ 이하인 것인 피처리체의 코발트 및 팔라듐을 포함하는 막의 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제3 가스는 수소 가스를 더 포함하는 것인 피처리체의 코발트 및 팔라듐을 포함하는 막의 에칭 방법.
  4. 제1항 또는 제2항에 있어서, 상기 막을 에칭하는 공정, 상기 제1 가스의 플라즈마에 상기 피처리체를 노출시키는 공정, 및, 상기 제2 가스의 플라즈마에 상기 피처리체를 노출시키는 공정이 순서대로 반복되고, 계속해서, 상기 제3 가스의 플라즈마에 상기 피처리체를 노출시키는 공정이 행해지는 것인 피처리체의 코발트 및 팔라듐을 포함하는 막의 에칭 방법.
KR1020140031446A 2013-03-19 2014-03-18 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법 KR102107248B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013056584A JP2014183184A (ja) 2013-03-19 2013-03-19 コバルト及びパラジウムを含む膜をエッチングする方法
JPJP-P-2013-056584 2013-03-19

Publications (2)

Publication Number Publication Date
KR20140114779A KR20140114779A (ko) 2014-09-29
KR102107248B1 true KR102107248B1 (ko) 2020-05-06

Family

ID=51569445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031446A KR102107248B1 (ko) 2013-03-19 2014-03-18 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법

Country Status (4)

Country Link
US (1) US8962489B2 (ko)
JP (1) JP2014183184A (ko)
KR (1) KR102107248B1 (ko)
TW (1) TWI591722B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film
JP2017033982A (ja) * 2015-07-29 2017-02-09 東京エレクトロン株式会社 多層膜をエッチングする方法
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
TWI805162B (zh) * 2017-04-18 2023-06-11 日商東京威力科創股份有限公司 被處理體之處理裝置
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
KR102546091B1 (ko) * 2017-10-27 2023-06-22 도쿄엘렉트론가부시키가이샤 에칭 방법
WO2020176640A1 (en) 2019-02-28 2020-09-03 Lam Research Corporation Ion beam etching with sidewall cleaning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184921A1 (en) 2001-04-24 2003-10-02 Yasunari Sugita Magnetoresistive element and magnetoresistive magnetic head, magnetic recording apparatus and magnetoresistive memory device using the same
US20080268288A1 (en) 2005-05-10 2008-10-30 The Regents Of The University Of California, A Corporation Of California Spinodally Patterned Nanostructures
US20110205669A1 (en) 2010-02-22 2011-08-25 Kabushiki Kaisha Toshiba Method for manufacturing magneto-resistance effect element, magnetic head assembly, and magnetic recording and reproducing apparatus
US20110227179A1 (en) 2010-03-17 2011-09-22 Kabushiki Kaisha Toshiba Magnetoresistive element, method of manufacturing the same, and magnetic memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US20100304504A1 (en) 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184921A1 (en) 2001-04-24 2003-10-02 Yasunari Sugita Magnetoresistive element and magnetoresistive magnetic head, magnetic recording apparatus and magnetoresistive memory device using the same
US20080268288A1 (en) 2005-05-10 2008-10-30 The Regents Of The University Of California, A Corporation Of California Spinodally Patterned Nanostructures
US20110205669A1 (en) 2010-02-22 2011-08-25 Kabushiki Kaisha Toshiba Method for manufacturing magneto-resistance effect element, magnetic head assembly, and magnetic recording and reproducing apparatus
US20110227179A1 (en) 2010-03-17 2011-09-22 Kabushiki Kaisha Toshiba Magnetoresistive element, method of manufacturing the same, and magnetic memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.T. Moneck et al. 'Development of Methanol Based Reactive Ion Etching Processes for Nanoscale Magnetic Devices', NSTI-Nanotech 2011

Also Published As

Publication number Publication date
KR20140114779A (ko) 2014-09-29
TWI591722B (zh) 2017-07-11
TW201443993A (zh) 2014-11-16
JP2014183184A (ja) 2014-09-29
US20140287591A1 (en) 2014-09-25
US8962489B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
KR102107248B1 (ko) 코발트 및 팔라듐을 포함하는 막을 에칭하는 방법
KR102363052B1 (ko) 피처리체를 처리하는 방법
KR101926478B1 (ko) 에칭 처리 방법
KR101744625B1 (ko) 에칭 방법
US10304664B2 (en) Systems and methods of treating a substrate
US20180033958A1 (en) Method for etching magnetic layer
TWI606509B (zh) 金屬層之蝕刻方法
JP2014112664A (ja) エッチング処理方法及び基板処理装置
WO2020106386A1 (en) A cluster processing system for forming a transition metal material
KR102526306B1 (ko) 반도체 제조 방법 및 플라즈마 처리 장치
US8932959B2 (en) Method and system for etching plural layers on a workpiece including a lower layer containing an advanced memory material
TW201532181A (zh) 載置台及電漿處理裝置
TWI757483B (zh) 蝕刻方法
TWI759348B (zh) 被處理體之處理方法
TW201921432A (zh) 被處理體之處理方法
US9711371B2 (en) Method of etching organic film
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
CN108511389B (zh) 半导体制造方法和等离子体处理装置
KR20150117227A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant