KR102102915B1 - Device and method for processing video signals for multi vision synchronization - Google Patents
Device and method for processing video signals for multi vision synchronization Download PDFInfo
- Publication number
- KR102102915B1 KR102102915B1 KR1020180109740A KR20180109740A KR102102915B1 KR 102102915 B1 KR102102915 B1 KR 102102915B1 KR 1020180109740 A KR1020180109740 A KR 1020180109740A KR 20180109740 A KR20180109740 A KR 20180109740A KR 102102915 B1 KR102102915 B1 KR 102102915B1
- Authority
- KR
- South Korea
- Prior art keywords
- video
- frames
- image
- signal processing
- processing apparatus
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
개시된 기술은 멀티비전의 동기화를 위한 영상신호 처리 장치 및 방법에 관한 것으로, 복수개의 입력단자(Input port)를 통해 복수개의 디코더에 연결되고 상기 복수개의 디코더의 클락에 따라 전송되는 복수개의 영상신호를 저장하는 프레임 버퍼; 상기 복수개의 영상신호 각각에 대한 송출경로를 설정하고 상기 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색하고 상기 키프레임을 이용하여 상기 각 영상의 송출시점을 동기화하는 프로세서; 및 상기 송출경로를 설정하기 위한 테이블값을 미리 저장하고 상기 프로세서의 제어에 따라 상기 테이블값을 로딩하는 메모리;를 포함한다. 따라서 영상신호에 포함된 키프레임을 이용하여 비교적 간단한 방법으로 영상을 동기화하는 효과가 있다.The disclosed technology relates to a video signal processing apparatus and method for synchronization of multi-vision, and is connected to a plurality of decoders through a plurality of input ports and transmits a plurality of video signals transmitted according to the clocks of the plurality of decoders. A frame buffer to store; Setting a transmission path for each of the plurality of video signals, analyzing a plurality of frames included in the plurality of video signals, searching for key frames of each video, and synchronizing the transmission time of each video using the key frames Processor; And a memory for storing table values for setting the transmission path in advance and loading the table values under the control of the processor. Therefore, there is an effect of synchronizing an image in a relatively simple method using a key frame included in the image signal.
Description
개시된 기술은 멀티비전을 이용하여 한 화면을 이루는 다채널 영상의 신호들을 동기화하여 출력하는 영상신호 처리 장치 및 방법에 관한 것이다.The disclosed technology relates to an image signal processing apparatus and method for synchronizing and outputting signals of a multi-channel image constituting a screen using multi-vision.
현재는 일부의 채널에서만 UHD 화질로 방송을 송출하고 있으나 머지않아 전 채널에서 UHD 화질의 방송이 송출될 것으로 전망된다. 이에 따라 영상 서비스를 제공하는 업체들을 중심으로 4K 초고선명 영상을 지원하는 시스템에 대한 관심이 고조되고 있다.Currently, only some channels are broadcasting UHD quality, but it is expected that in the near future UHD quality broadcasting will be transmitted from all channels. Accordingly, interest in a system supporting 4K ultra-high definition images is increasing, centering on companies providing video services.
한편, 이러한 초고선명 화질의 영상을 출력하는데 있어서 다수의 영상을 입력받으면 이를 특정한 포트로 송출되도록 중계역할을 수행하는 매트릭스 스위처를 이용한다. 매트릭스 스위처는 마치 네트워크의 라우터처럼 내부에 설정된 테이블에 따라 입력되는 복수개의 영상들 각각에 대한 송출 경로를 설정하는 것이 가능하다. 이에 따라 입력되는 각각의 영상들은 서로 다른 디스플레이를 통해 출력된다.On the other hand, when outputting such a high-definition image quality, when a plurality of images are input, a matrix switcher that performs a relaying role is transmitted to be transmitted to a specific port. The matrix switcher is capable of setting a transmission path for each of a plurality of images input according to a table set therein like a router of a network. Accordingly, each inputted image is output through a different display.
한편, 종래의 경우에는 이러한 매트릭스 스위처는 단순히 영상의 출력되는 포트를 설정하는 역할을 수행하였기 때문에 영상 처리 대역폭만 충분히 확보된다면 제 기능을 수행하는데 별다른 무리가 없었다. 그러나 채널의 개수가 늘어나거나 영상 데이터가 많아지게 되면 영상 처리 대역폭을 초과하거나 매트릭스 스위처의 메모리 사용량이 늘어나게 되어 화면에 렉이 발생하는 등의 문제가 발생하였다.On the other hand, in the conventional case, since the matrix switcher simply serves to set the port for outputting the image, if the image processing bandwidth is sufficiently secured, there is little difficulty in performing the function. However, when the number of channels increases or the number of image data increases, a problem such as exceeding the image processing bandwidth or increasing the memory usage of the matrix switcher causes a lag on the screen.
한국 등록특허 10-1600865호(발명의 명칭 : 스튜디오용 HD/UHD급 멀티채널 영상 데이터 라우팅 스위치 시스템 및 그 방법)을 참조하면 영상 데이터를 특정 포트로 라우팅함과 동시에 스위칭을 수행하여 각 포트에서 하나 이상의 채널을 통합하여 렉을 방지하는 기술이 개시되어 있다. 그러나 일정 수준의 채널숫자를 갖는 시스템에서는 효율적일 수 있겠으나 각 채널마다 영상 송출에 따른 설정이 제각각이라 렉이 발생할 수 있고 처리되는 영상 데이터의 양이 증가하면 여전히 동일한 문제점이 발생할 가능성이 있다. Referring to Korean Patent Registration No. 10-1600865 (Invention name: HD / UHD-class multi-channel video data routing switch system and method for studio), routing video data to a specific port and performing switching simultaneously, one at each port A technique for preventing a rack by integrating the above channels has been disclosed. However, in a system having a certain number of channels, it may be efficient, but since each channel has different settings according to video transmission, a lag may occur and an increase in the amount of image data processed may still cause the same problem.
개시된 기술은 멀티비전을 이용하여 한 화면을 이루는 다채널 영상의 신호들을 동기화하여 고품질의 영상을 출력하는 영상신호 처리 장치 및 방법을 제공하는데 있다.The disclosed technology provides an image signal processing apparatus and method for synchronizing signals of a multi-channel image constituting a screen using multi-vision to output a high-quality image.
상기의 기술적 과제를 이루기 위하여 개시된 기술의 제 1 측면은 복수개의 입력단자(Input port)를 통해 복수개의 디코더에 연결되고 상기 복수개의 디코더의 클락에 따라 전송되는 복수개의 영상신호를 저장하는 프레임 버퍼, 상기 복수개의 영상신호 각각에 대한 송출경로를 설정하고 상기 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색하고 상기 키프레임을 이용하여 상기 각 영상의 송출시점을 동기화하는 프로세서 및 상기 송출경로를 설정하기 위한 테이블값을 미리 저장하고 상기 프로세서의 제어에 따라 상기 테이블값을 로딩하는 메모리를 포함하는 영상신호 처리 장치를 제공하는데 있다.A first aspect of the disclosed technology to achieve the above technical problem is a frame buffer for connecting a plurality of decoders through a plurality of input ports and storing a plurality of video signals transmitted according to the clocks of the plurality of decoders, Setting a transmission path for each of the plurality of video signals, analyzing a plurality of frames included in the plurality of video signals, searching for key frames of each video, and synchronizing the transmission time of each video using the key frames It is to provide an image signal processing apparatus including a memory for loading a table value according to the control of the processor and pre-storing a table value for setting a processor and the transmission path.
상기의 기술적 과제를 달성하기 위하여 개시된 기술의 제 2 측면은 신호처리 장치가 복수개의 디코더 각각의 클락에 따라 전송되는 복수개의 영상신호를 상기 영상신호의 개수와 동일한 수의 프레임 버퍼에 저장하는 제 1 단계, 상기 신호처리 장치가 기 저장된 테이블값을 토대로 상기 복수개의 영상신호 각각에 대한 송출경로를 설정하는 제 2 단계 및 상기 신호처리 장치가 상기 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색하고 상기 키프레임을 이용하여 상기 각 영상의 송출시점을 동기화하는 제 3 단계를 포함하는 영상신호 처리 방법을 제공하는데 있다.In order to achieve the above technical problem, a second aspect of the disclosed technology is a first in which a signal processing apparatus stores a plurality of video signals transmitted according to clocks of a plurality of decoders in a frame buffer having the same number as the number of the video signals. Step, a second step in which the signal processing apparatus sets a transmission path for each of the plurality of image signals based on a pre-stored table value, and the signal processing apparatus analyzes a plurality of frames included in the plurality of image signals. It is to provide an image signal processing method including a third step of searching for key frames of an image and synchronizing the transmission time of each image using the key frame.
개시된 기술의 실시 예들은 다음의 장점들을 포함하는 효과를 가질 수 있다. 다만, 개시된 기술의 실시 예들이 이를 전부 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다. Embodiments of the disclosed technology may have effects including the following advantages. However, since the embodiments of the disclosed technology are not meant to include all of them, the scope of rights of the disclosed technology should not be understood as being limited thereby.
개시된 기술의 일 실시예에 따르면 멀티비전의 동기화를 위한 영상신호 처리 장치 및 방법은 적은 영상 처리 대역폭으로도 디코더로부터 다수의 영상을 수신하는 장점이 있다.According to an embodiment of the disclosed technology, an image signal processing apparatus and method for synchronization of multi-visions has an advantage of receiving multiple images from a decoder even with a small image processing bandwidth.
또한, 영상신호에 포함된 키프레임을 이용하여 비교적 간단한 방법으로 영상을 동기화하는 효과가 있다.In addition, there is an effect of synchronizing an image in a relatively simple method using a key frame included in the image signal.
또한, 하나의 화면을 이루는 다채널 영상을 송출할 시 디코더의 클락과 다른 출력클락을 이용하여 영상에 포함될 수 있는 지터 특성을 제거하는 효과가 있다.In addition, when transmitting a multi-channel image constituting one screen, there is an effect of removing jitter characteristics that may be included in the image by using a different clock from the decoder clock.
또한, 화면출력 시 영상신호에 대한 크로마 업샘플링을 통해 보다 고품질의 영상을 출력하는 효과가 있다.In addition, there is an effect of outputting a higher quality image through chroma upsampling of the image signal during screen output.
도 1은 개시된 기술의 일 실시예에 따른 영상신호 처리 장치의 블록도이다.
도 2는 영상신호 처리 장치가 연결된 멀티비전 시스템을 나타낸 도면이다.
도 3은 개시된 기술의 일 실시에에 따른 영상신호 처리 방법에 대한 순서도이다.
도 4는 키프레임을 이용하여 영상의 시작 프레임을 탐색하는 것을 나타낸 도면이다.
도 5는 출력클락을 이용하여 프레임 버퍼에 저장된 영상들의 출력 시간을 맞추는 것을 나타낸 도면이다.1 is a block diagram of an image signal processing apparatus according to an embodiment of the disclosed technology.
2 is a view showing a multi-vision system to which a video signal processing device is connected.
3 is a flowchart of a video signal processing method according to an embodiment of the disclosed technology.
FIG. 4 is a diagram illustrating a search for a start frame of an image using a key frame.
5 is a view showing that the output time of the images stored in the frame buffer is matched using the output clock.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention can be applied to various changes and may have various embodiments, and specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
제 1, 제 2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 상기 용어들에 의해 한정되지는 않으며, 단지 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first, second, A, B, etc. may be used to describe various components, but the components are not limited by the above terms, and only for the purpose of distinguishing one component from other components Used only. For example, the first component may be referred to as a second component without departing from the scope of the present invention, and similarly, the second component may be referred to as a first component. The term and / or includes a combination of a plurality of related described items or any one of a plurality of related described items.
본 명세서에서 사용되는 용어에서 단수의 표현은 문맥상 명백하게 다르게 해석되지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 한다. 그리고 "포함한다" 등의 용어는 설시된 특징, 개수, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 단계 동작 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하지 않는 것으로 이해되어야 한다.It should be understood that a singular expression in the terminology used herein includes a plural expression unless the context clearly interprets otherwise. And the term "comprises" means that there are features, numbers, steps, operations, components, parts or combinations of the features described, and one or more other features, numbers, steps, operating elements, parts. Or it should be understood that it does not exclude the possibility of the presence or addition of those in combination.
도면에 대한 상세한 설명을 하기에 앞서, 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. Prior to the detailed description of the drawings, it is intended to clarify that the division of components in this specification is only divided by the main functions of each component. That is, two or more components to be described below may be combined into one component, or one component may be divided into two or more for each subdivided function.
그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다. 따라서, 본 명세서를 통해 설명되는 각 구성부들의 존재 여부는 기능적으로 해석되어야 할 것이다.In addition, each of the components to be described below may additionally perform some or all of the functions of other components in addition to the main functions in charge of the components, and some of the main functions of each of the components are different. Needless to say, it may also be carried out in a dedicated manner. Therefore, the presence or absence of each component described through this specification should be interpreted functionally.
도 1은 개시된 기술의 일 실시예에 따른 영상신호 처리 장치(100)의 블록도이다. 그리고 도 2는 영상신호 처리 장치(100)가 연결된 멀티비전 시스템(200)을 나타낸 도면이다. 도 1 및 도 2를 참조하면 영상신호 처리 장치(100)는 프레임 버퍼(110), 프로세서(120) 및 메모리(130)를 포함한다.1 is a block diagram of an image signal processing apparatus 100 according to an embodiment of the disclosed technology. And Figure 2 is a view showing a multi-vision system 200 to which the video signal processing apparatus 100 is connected. 1 and 2, the image signal processing apparatus 100 includes a frame buffer 110, a processor 120, and a memory 130.
프레임 버퍼(110)는 복수개의 입력단자(Input port)를 통해 복수개의 디코더에 연결된다. 그리고 복수개의 디코더의 클락에 따라 전송되는 복수개의 영상신호를 수신하여 저장한다. 여기에서 복수개의 디코더는 한 화면을 구성하는 각 부분의 영상을 디코딩하여 전송한다. 예컨대, 시스템(200)이 4k영상 4개를 이용하여 8K 멀티비전(205)을 송출하는 경우 4K영상 각각이 하나의 채널을 가지며 멀티비전(205) 화면의 좌상단, 우상단, 좌하단 및 우하단의 디스플레이로 영상을 송출하는 것일 수 있다. 그리고 복수개의 디코더는 이와 같이 하나의 화면의 특정 영역에 출력되는 영상을 저장하고 있다가 시스템(200)의 관리자로부터 입력되는 제어신호에 따라 각자 디코딩을 수행할 수 있다.The frame buffer 110 is connected to a plurality of decoders through a plurality of input ports. Then, a plurality of video signals transmitted according to the clocks of the plurality of decoders are received and stored. Here, the plurality of decoders decodes and transmits images of each part constituting one screen. For example, when the system 200 transmits 8K multi-vision 205 using four 4k images, each of the 4K images has one channel and the upper left, upper right, lower left and lower right of the multi-vision 205 screen. It may be sending an image to the display. In addition, the plurality of decoders may store an image output in a specific area of one screen as described above, and then decode each of them according to a control signal input from an administrator of the system 200.
한편, 프레임 버퍼(110)에 디코딩된 영상신호를 전송하는 복수개의 디코더들은 한 화면을 출력하기 위한 영상데이터를 저장하지만 서로 다른 모델이거나 다른 제품일 수 있다. 즉, 각자 서로 다른 클락에 따라 영상신호를 프레임 버퍼(110)에 전송할 수 있다. 따라서 프레임 버퍼(110)는 디코더들로부터 전송되는 복수개의 영상신호와 동일한 개수로 분리된 영역에 영상신호를 각각 저장한다. 도 2를 참조로 예를 들면 입력되는 영상신호가 4개이므로 프레임 버퍼(110)의 4개의 영역에 영상신호가 저장될 수 있다. 물론 프레임 버퍼(110)는 물리적으로 4개가 구비될 수도 있고, 논리적인 방법으로 버퍼의 영역을 4개 영역으로 분할하여 영상신호를 저장할 수도 있다.Meanwhile, the plurality of decoders transmitting the decoded image signal to the frame buffer 110 stores image data for outputting one screen, but may be different models or different products. That is, video signals may be transmitted to the frame buffer 110 according to different clocks. Accordingly, the frame buffer 110 stores image signals in regions separated by the same number as the plurality of image signals transmitted from decoders. Referring to FIG. 2, for example, since there are four input video signals, the video signals may be stored in four regions of the frame buffer 110. Of course, four frame buffers 110 may be physically provided, or an image may be stored by dividing the buffer area into four areas in a logical manner.
프로세서(120)는 복수개의 영상신호 각각에 대한 송출경로를 확인한다. 프로세서(120)는 고정된 설정에 따른 송출경로를 이용하거나 외부에서 입력되는 설정값에 따라 복수개의 영상신호들에 대한 송출경로를 설정할 수 있다. 전자의 경우에는 프로세서(120)가 별도의 설정값을 가지지 않고 고정된 송출경로를 통해 영상신호를 출력하는 것이고, 후자의 경우에는 사용자로부터 입력되는 테이블 설정값에 따라 디폴트 경로와 다르게 설정되는 송출경로를 통해 영상신호를 전송하는 것일 수 있다. 예컨대, 종래의 신호처리 스위처 또는 신호처리 스위치와 같이 각각의 영상에 대한 출력경로에 대한 정보를 포함하는 테이블값을 이용하여 각 영상에 대한 송출경로를 설정하는 것일 수 있다. 이러한 테이블값은 일반적으로 메모리(130)에 저장되며 메모리(130)는 프로세서(120)에서 전송되는 요청에 따라 테이블값을 읽거나 인터페이스(103)를 통해 시스템(200)의 관리자로부터 입력되는 값에 따라 테이블값을 저장할 수 있다. The processor 120 checks a transmission path for each of a plurality of video signals. The processor 120 may use a transmission path according to a fixed setting or set a transmission path for a plurality of video signals according to a setting value input from the outside. In the former case, the processor 120 outputs a video signal through a fixed transmission path without a separate setting value, and in the latter case, a transmission path that is set differently from the default path according to a table setting value input from a user. It may be to transmit the video signal through. For example, a transmission path for each image may be set by using a table value including information about an output path for each image, such as a conventional signal processing switcher or signal processing switch. These table values are generally stored in the memory 130, and the memory 130 reads the table values according to the request transmitted from the processor 120 or the values input from the administrator of the system 200 through the interface 103. So you can store table values.
한편, 프로세서(120)는 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색한다. 여기에서 키프레임은 각 영상을 구성하는 다수의 프레임들 각각에 대한 정보를 포함하고 있는 일종의 메타데이터를 의미한다. 예컨대, 해당 프레임에 대한 RGB 또는 YCbCr 값에 대한 정보, 프레임의 변화율에 대한 정보 등을 포함하는 것일 수 있다. Meanwhile, the processor 120 analyzes a plurality of frames included in a plurality of image signals to search for key frames of each image. Here, the key frame means a kind of metadata including information on each of a plurality of frames constituting each image. For example, it may include information on RGB or YCbCr values for a corresponding frame, information on a rate of change of a frame, and the like.
일반적으로 키프레임은 짧은 단위로 생성되며 동영상을 보다 쉽게 탐색할 수 있는 일종의 기준점 역할을 수행한다. 프로세서(120)는 이러한 키프레임을 이용하여 각 영상의 송출시점을 동기화한다. 일 실시예로, 프로세서(120)는 키프레임에 포함된 YCbCr 값에 대한 정보를 획득하고, YCbCr 값을 토대로 복수개의 프레임들에서 영상이 시작되는 프레임을 탐색할 수 있다. 일반적으로 화면을 통해 출력되는 영상신호의 경우 영상이 시작되기 전에 일정 구간이 빈 화면이거나 블랙아웃으로 이루어져 있다. 즉 이 구간에서는 영상의 색상값은 고정되어 있다. 프로세서(120)는 이러한 정보에 기반하여 각 영상에서 어느 프레임이 영상의 시작 프레임인지 탐색하는 것이 가능하다.In general, keyframes are generated in short units and serve as a kind of reference point that makes it easier to navigate videos. The processor 120 synchronizes the transmission time of each image using these key frames. In one embodiment, the processor 120 may obtain information on the YCbCr value included in the keyframe, and search for a frame in which an image starts from a plurality of frames based on the YCbCr value. In general, in the case of a video signal output through a screen, a predetermined section is a blank screen or blackout before the video starts. That is, in this section, the color value of the image is fixed. Based on this information, the processor 120 can search which frame in each image is the start frame of the image.
한편, 프로세서(120)는 복수개의 프레임들에 대한 색상값을 탐색하고 상기 복수개의 프레임들 중 상기 색상값의 변화가 발생한 첫 번째 프레임을 기준으로 상기 송출시점을 동기화할 수도 있다. 즉, 영상의 시작 이전의 프레임들은 색상값의 변화량이 없기 때문에 키프레임을 통해 색상값에 변화가 발생하는 특정 프레임의 위치를 탐색하여 해당 프레임부터 영상이 송출되도록 하는 것이 가능하다.Meanwhile, the processor 120 may search for color values for a plurality of frames and synchronize the transmission time based on the first frame in which the change of the color value among the plurality of frames occurs. That is, since the frames before the start of the image do not have a change in color value, it is possible to search for the position of a specific frame in which the color value changes through the key frame so that the image is transmitted from the frame.
한편, 프로세서(120)는 영상신호를 송출하기 위한 송출클락을 생성한다. 앞서 프레임 버퍼(110)에 영상을 전송한 복수개의 디코더들은 각자의 클락에 따라 영상신호를 전송한다. 이때, 디코더의 클락에 따른 지터 특성이 영상신호에 포함될 수 있다. 일반적으로 영상을 화면에 출력하는 디스플레이 영역에서는 영상을 입력하는 디코더의 특성을 그대로 따라가기 때문에 디코더가 전송한 영상신호에 영상의 끊김이나 깜빡임과 같은 지터특성이 포함된다면 한 화면으로 출력하는 과정에서 오류가 발생할 수 있다. 따라서, 프로세서(120)는 이러한 문제점을 해결하고자 디코더의 클락을 그대로 이용하는 대신 자신이 별도의 출력클락을 생성하고 이를 토대로 멀티비전(205)에 영상신호를 송출한다. Meanwhile, the processor 120 generates a transmission clock for transmitting a video signal. The plurality of decoders that previously transmitted the image to the frame buffer 110 transmits the image signal according to their respective clocks. At this time, jitter characteristics according to the clock of the decoder may be included in the video signal. In general, the display area that outputs an image to the screen follows the characteristics of the decoder that inputs the image, so if the video signal transmitted by the decoder includes jitter characteristics such as interruption or flickering of the image, an error occurs in the process of outputting to one screen. Can occur. Accordingly, the processor 120 instead of using the clock of the decoder as it is to solve this problem, it generates a separate output clock and transmits a video signal to the multi-vision 205 based on this.
또한, 프로세서는 영상신호를 송출하기 이전에 크로마 업샘플링을 수행하여 보다 고품질의 영상을 출력할 수 있다. 예컨대, 각 영상신호에 대한 송출경로를 설정한 이후에 크로마 업샘플링 모듈을 이용하여 크로마 업샘플링을 수행할 수 있다. 또는 영상신호의 동기화를 수행한 이후에 크로마 업샘플링을 수행할 수도 있다. 즉, 입력단자를 통해 디코더로부터 크로마 업샘플링이 처리된 영상신호를 수신하지 않고, 멀티비전(205)으로 영상을 송출하기 전에 크로마 업샘플링을 수행한다. 이러한 방법에 따르면 신호처리 장치(100)가 영상신호를 전송받는 과정에서 보다 적은 양의 영상신호를 처리할 수 있으므로 대역폭이나 메모리를 초과하지 않는 장점이 있다In addition, the processor may perform chroma upsampling before transmitting an image signal to output a higher quality image. For example, after setting a transmission path for each video signal, chroma upsampling may be performed using a chroma upsampling module. Alternatively, chroma upsampling may be performed after synchronizing the video signals. That is, the chroma upsampling is performed before the image is transmitted to the multi-vision 205 without receiving the image signal processed with the chroma upsampling from the decoder through the input terminal. According to this method, since the signal processing apparatus 100 can process a smaller amount of video signals in the process of receiving the video signals, there is an advantage of not exceeding bandwidth or memory.
도 3은 개시된 기술의 일 실시에에 따른 멀티비전의 동기화를 위한 영상신호 처리 방법에 대한 순서도이다. 도 3을 참조하면 영상신호 처리 방법은 이하의 제 1 내지 제 3 단계들(S310, S320, S330)을 포함한다.3 is a flowchart of a video signal processing method for synchronization of multi-vision according to an embodiment of the disclosed technology. Referring to FIG. 3, the image signal processing method includes the following first to third steps (S310, S320, and S330).
S310 단계에서 영상신호 처리 장치는 복수개의 디코더 각각의 클락에 따라 전송되는 복수개의 영상신호를 영상신호의 개수와 동일한 수의 프레임 버퍼에 저장한다. 도 2를 통해 설명한 바와 같이 입력되는 영상신호의 개수가 4개이면 프레임 버퍼도 4개가 구비되며 영상신호는 각각의 버퍼로 전송될 수 있다.In step S310, the image signal processing apparatus stores a plurality of image signals transmitted according to the clocks of each of the plurality of decoders in a frame buffer having the same number of image signals. As described with reference to FIG. 2, if the number of input video signals is four, four frame buffers are also provided, and the video signals may be transmitted to respective buffers.
여기에서 복수개의 디코더들은 각각 디코딩한 영상신호를 각자의 클락에 따라 전송한다. 여기에서 디코더는 서로 다른 모델일 수 있고 클락 역시 서로 동기화되지 않은 다른 클락을 이용할 수 있다. 영상신호 처리 장치는 이하의 단계를 통해 디코더의 클락을 버리고 자신이 새로 생성한 클락을 이용하므로 디코더의 클락과 관계없이 영상신호의 개수와 동일한 수의 프레임 버퍼에 영상을 저장한다.Here, the plurality of decoders respectively transmit the decoded video signals according to their respective clocks. Here, the decoders may be different models, and the clocks may use different clocks that are not synchronized with each other. The video signal processing apparatus discards the clock of the decoder through the following steps and uses the newly generated clock to store the image in the frame buffer of the same number as the number of video signals regardless of the clock of the decoder.
S320 단계에서 영상신호 처리 장치는 기 저장된 테이블값을 토대로 복수개의 영상신호 각각에 대한 송출경로를 설정한다. 영상신호 처리 장치는 고정된 출력경로에 따라 디코더에서 전송되는 영상신호를 멀티비전으로 전송할 수 있다. 이 경우에는 장치 내부적으로 어떤 테이블이나 설정값이 입력되지 않고 단순히 디코더의 설정이나 고정된 출력경로에 따라 영상신호를 전송할 수 있다. 물론 종래의 매트릭스 스위처 또는 매트릭스 스위치와 같이 유동적인 출력경로에 따라 영상신호를 전송할 수도 있다. 이러한 경우에는 장치 내부에 테이블값이 저장되며 이 테이블값을 토대로 출력경로가 설정될 수 있다.In step S320, the video signal processing apparatus sets a transmission path for each of the plurality of video signals based on the pre-stored table values. The video signal processing apparatus may transmit a video signal transmitted from a decoder in a multi-vision according to a fixed output path. In this case, no table or setting value is input internally to the device, and a video signal can be transmitted simply according to a decoder setting or a fixed output path. Of course, it is also possible to transmit a video signal according to a flexible output path like a conventional matrix switcher or matrix switch. In this case, a table value is stored inside the device, and an output path can be set based on the table value.
여기에서 테이블값은 라우터의 라우팅테이블과 같이 영상신호를 특정 출력포트로 출력하기 위한 정보를 포함하는 것이다. 예컨대, 도 2의 경우라면 디코더 2(202)의 영상신호는 멀티비전(205)의 채널 4에서 출력하도록 하고, 디코더 3(203)의 영상신호는 채널 1에서 출력하도록 하는 설정값일 수 있다.Here, the table value includes information for outputting a video signal to a specific output port, such as a router routing table. For example, in the case of FIG. 2, the video signal of decoder 2 202 may be output from channel 4 of multi-vision 205, and the video signal of decoder 3 203 may be set to output from channel 1.
S330 단계에서 영상신호 처리 장치는 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색한다. 그리고 키프레임을 이용하여 각 영상의 송출시점을 동기화한다. 일 실시예로, 영상신호 처리 장치는 키프레임에 포함된 YCbCr 값에 대한 정보를 획득하고, YCbCr 값을 토대로 복수개의 프레임들에서 영상이 시작되는 프레임을 탐색하여 동기화를 수행할 수 있다. 키프레임은 앞서 도 1을 통해 설명한 바와 같이 각 프레임들에 대한 여러 가지 정보를 포함하고 있는데 이러한 키프레임에 포함된 정보를 토대로 영상신호에서 영상이 시작되는 시점의 프레임을 탐색하는 것이 가능하다. 물론 신호처리 장치는 S330 단계에 따라 복수개의 프레임들에 대한 색상값을 탐색하고 복수개의 프레임들 중 색상값의 변화가 발생한 첫 번째 프레임을 기준으로 송출시점을 동기화할 수 있다. In step S330, the image signal processing apparatus analyzes a plurality of frames included in the plurality of image signals to search for key frames of each image. Then, the transmission time of each video is synchronized using a key frame. In one embodiment, the image signal processing apparatus may obtain information on the YCbCr value included in the keyframe, and perform synchronization by searching for a frame in which the image starts in a plurality of frames based on the YCbCr value. As described above with reference to FIG. 1, keyframes include various information for each frame. Based on the information included in these keyframes, it is possible to search for a frame at a time when an image starts in an image signal. Of course, the signal processing apparatus may search for color values for a plurality of frames according to step S330 and synchronize the transmission time based on the first frame in which a color value change among the plurality of frames occurs.
한편, S330 단계에서 영상신호 처리 장치는 영상신호를 송출하기 위한 송출클락을 생성한다. 신호처리 장치는 디코더가 영상신호를 전송하는데 따른 클락을 그대로 이용하지 않고 자신이 생성한 송출클락을 이용하여 영상신호를 멀티비전으로 전송한다. 이와 같이 별도의 송출클락을 이용하면 디코딩 과정에서 영상신호에 유입될 수 있는 지터의 영향을 받지 않기 때문에 보다 고품질의 영상을 송출하는 것이 가능하다. 물론, 영상신호 처리 장치가 생성한 송출클락에 따라 멀티비전으로 각 영상들을 전송하기 때문에 영상의 동기화 또한 함께 수행될 수 있다. 멀티비전에서는 각 영상신호를 수신하여 하나의 화면을 송출하게 된다.Meanwhile, in step S330, the image signal processing apparatus generates a transmission clock for transmitting the image signal. The signal processing apparatus does not use the clock according to which the decoder transmits the video signal, but transmits the video signal to the multi-vision using the transmission clock generated by itself. If a separate transmission clock is used as described above, it is possible to transmit a higher quality video because it is not affected by jitter that may be introduced into the video signal during decoding. Of course, since each image is transmitted in a multi-vision according to the transmission clock generated by the image signal processing apparatus, synchronization of images may also be performed. In multi-vision, each video signal is received and one screen is transmitted.
한편, 영상신호 처리 장치는 각 영상을 송출하기 이전에 크로마 업샘플링을 수행하는 제 4 단계를 더 수행한다. 즉, 디코더로부터 크로마 업샘플링이 적용된 영상신호를 수신하지 않고 원본영상을 수신하여 이를 출력하기 전에 자신이 크로마 업샘플링을 수행한다. 일 실시예로, 각 영상신호에 대한 송출경로를 설정한 이후에 크로마 업샘플링을 수행하거나 영상신호를 동기화한 이후에 크로마 업샘플링을 수행할 수 있다. 따라서 영상신호 처리 장치는 영상신호를 보다 적은 용량으로 입력받아 처리할 수 있으므로 높은 대역폭이나 메모리를 요구하지 않는 장점이 있다.Meanwhile, the image signal processing apparatus further performs a fourth step of performing chroma upsampling before transmitting each image. That is, before receiving and outputting the original image without receiving the image signal to which the chroma upsampling is applied from the decoder, the user performs chroma upsampling. In one embodiment, chroma upsampling may be performed after setting a transmission path for each video signal or chroma upsampling may be performed after synchronizing video signals. Therefore, the video signal processing apparatus has an advantage of not requiring a high bandwidth or memory because it can receive and process a video signal with a smaller capacity.
도 4는 키프레임을 이용하여 영상의 시작 프레임을 탐색하는 것을 나타낸 도면이다. 도 4를 참조하면 4개의 버퍼에는 각 영상들의 프레임이 저장되어 있다. 여기에서 B 프레임은 블랙으로 출력되는 프레임이고, I 프레임은 이미지가 출력되는 프레임을 의미한다. 영상신호 처리 장치는 이들 버퍼 내부에 저장된 프레임들에 대한 키프레임을 분석하여 최초로 이미지가 출력되는 프레임의 위치를 찾는 것이 가능하다.FIG. 4 is a diagram illustrating a search for a start frame of an image using a key frame. Referring to FIG. 4, frames of each image are stored in four buffers. Here, the B frame is a frame output in black, and the I frame means a frame in which the image is output. The video signal processing apparatus can analyze the key frames for the frames stored in these buffers to find the position of the frame where the image is first output.
일 실시예로, 영상신호 처리 장치는 버퍼1의 키프레임(401), 버퍼2의 키프레임(402), 버퍼3의 키프레임(403) 및 버퍼4의 키프레임(404)을 통해 다음의 프레임부터 이미지가 출력되는 것을 확인하면 영상 송출시점으로 해당 프레임을 위치시킬 수 있다. 즉, 각 영상의 동기화를 수행할 수 있다.In one embodiment, the image signal processing apparatus may perform the following frame through the key frame 401 of buffer 1, the key frame 402 of buffer 2, the key frame 403 of buffer 3, and the key frame 404 of buffer 4 If you confirm that the image is output from, you can locate the frame at the time of video transmission. That is, synchronization of each image can be performed.
도 5는 출력클락을 이용하여 프레임 버퍼에 저장된 영상들의 출력 시간을 맞추는 것을 나타낸 도면이다. 도 5를 참조하면 앞서 도 4를 통해 처리된 각 영상의 프레임들에서 B 프레임들을 드랍하여 최초의 이미지 프레임을 영상 송출시점에 동기화 하는 것을 확인할 수 있다. 즉, 버퍼1은 최초 이미지 프레임 앞의 3개 프레임(501)을 드랍하고, 버퍼2는 최초 이미지 프레임 앞의 2개 프레임(502)을 드랍하고, 버퍼3은 최초 이미지 프레임 앞의 4개 프레임(503)을 드랍하고, 버퍼4는 최초 이미지 프레임 앞의 3개 프레임(504)을 드랍하여 각각 프레임 버퍼에서 위치를 이동하게 된다. 여기에서 영상신호 처리 장치는 버려진 프레임의 수만큼 디코딩된 영상을 추가로 저장하는 것이 가능하다.5 is a view showing that the output time of the images stored in the frame buffer is matched using the output clock. Referring to FIG. 5, it can be seen that the first image frame is synchronized to the time of image transmission by dropping B frames from the frames of each image previously processed through FIG. 4. That is, buffer 1 drops 3 frames 501 before the first image frame, buffer 2 drops 2 frames 502 before the first image frame, and buffer 3 4 frames before the first image frame ( 503), and the buffer 4 drops three frames 504 in front of the first image frame to move the position in each frame buffer. Here, the image signal processing apparatus can further store the decoded image by the number of discarded frames.
개시된 기술의 일 실시예에 따른 멀티비전의 동기화를 위한 영상신호 처리 장치 및 방법은 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 개시된 기술의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.The image signal processing apparatus and method for synchronizing multi-visions according to an embodiment of the disclosed technology have been described with reference to the embodiment shown in the drawings for ease of understanding, but this is only exemplary, and common knowledge in the art Those of ordinary skill in the art will appreciate that various modifications and other equivalent embodiments are possible. Therefore, the true technical protection scope of the disclosed technology should be defined by the appended claims.
100 : 영상신호 처리 장치 101 : 입력단자
102 : 출력단자 103 : 인터페이스
110 : 프레임 버퍼 120 : 프로세서
130 : 메모리 200 : 멀티비전 시스템
201~204 : 디코더 205 : 멀티비전100: video signal processing device 101: input terminal
102: output terminal 103: interface
110: frame buffer 120: processor
130: memory 200: multi-vision system
201 ~ 204: Decoder 205: Multivision
Claims (11)
상기 복수개의 영상신호 각각에 대한 송출경로를 확인하고 상기 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색하고 상기 키프레임을 이용하여 상기 각 영상의 송출시점을 동기화하는 프로세서; 및
상기 송출경로를 설정하기 위한 테이블값을 미리 저장하고 상기 프로세서의 제어에 따라 상기 테이블값을 로딩하는 메모리;를 포함하되,
상기 프로세서는 상기 키프레임에 포함된 YCbCr 값에 대한 정보를 획득하고, 상기 YCbCr 값을 토대로 상기 복수개의 프레임들 각각의 시작프레임을 탐색하고 상기 시작프레임을 정렬하여 상기 복수개의 영상의 송출시점을 동기화하고,
상기 송출경로 또는 상기 영상신호를 동기화한 이후에 상기 영상에 대한 크로마 업샘플링을 수행하는 영상신호 처리 장치.A frame buffer connected to a plurality of decoders through a plurality of input ports and storing a plurality of video signals transmitted according to the clocks of the plurality of decoders;
Checking a transmission path for each of the plurality of video signals, analyzing a plurality of frames included in the plurality of video signals, searching for key frames of each video, and synchronizing the transmission time of each video using the key frames Processor; And
Includes a memory for storing the table value for setting the transmission path in advance and loading the table value under the control of the processor.
The processor acquires information on the YCbCr value included in the key frame, searches for the start frame of each of the plurality of frames based on the YCbCr value, and aligns the start frames to synchronize the transmission time of the plurality of images and,
An image signal processing apparatus that performs chroma upsampling on the image after synchronizing the transmission path or the image signal.
상기 프로세서는 상기 복수개의 프레임들에 대한 색상값을 탐색하고 상기 복수개의 프레임들 중 상기 색상값의 변화가 발생한 첫 번째 프레임을 기준으로 상기 송출시점을 동기화하는 영상신호 처리 장치.According to claim 1,
The processor searches for color values for the plurality of frames and synchronizes the transmission time based on the first frame in which the change of the color value occurs among the plurality of frames.
상기 프레임 버퍼는 상기 복수개의 디코더가 각자 서로 다른 클락에 따라 전송하는 복수개의 영상신호를 상기 복수개의 영상신호와 동일한 개수로 분리된 영역에 각각 저장하는 영상신호 처리 장치.According to claim 1,
The frame buffer is a video signal processing apparatus for storing a plurality of video signals transmitted by the plurality of decoders according to different clocks, respectively, in areas separated by the same number of the video signals.
상기 프로세서는 영상신호를 송출하기 위한 송출클락을 생성하고, 상기 송출클락에 따라 상기 영상의 송출시점을 동기화하는 영상신호 처리 장치.According to claim 1,
The processor generates a transmission clock for transmitting an image signal, and the image signal processing apparatus for synchronizing the transmission time of the image according to the transmission clock.
상기 영상신호 처리 장치가 기 저장된 테이블값을 토대로 상기 복수개의 영상신호 각각에 대한 송출경로를 확인하는 제 2 단계; 및
상기 영상신호 처리 장치가 상기 복수개의 영상신호에 포함된 복수개의 프레임들을 분석하여 각 영상의 키프레임을 탐색하고 상기 키프레임을 이용하여 상기 각 영상의 송출시점을 동기화하는 제 3 단계;를 포함하되,
상기 영상신호 처리 장치는 키프레임에 포함된 YCbCr 값에 대한 정보를 획득하고, 상기 YCbCr 값을 토대로 상기 복수개의 프레임들 각각의 시작프레임을 탐색하고 상기 시작프레임을 정렬하여 상기 복수개의 영상의 송출시점을 동기화하고,
상기 영상을 송출하기 직전에 상기 영상에 대한 크로마 업샘플링을 수행하는 영상신호 처리 방법.A first step in which the video signal processing apparatus stores a plurality of video signals transmitted according to the clocks of each of the plurality of decoders in a frame buffer having the same number of video signals;
A second step in which the video signal processing apparatus checks a transmission path for each of the plurality of video signals based on a pre-stored table value; And
And a third step in which the video signal processing apparatus analyzes a plurality of frames included in the plurality of video signals, searches for key frames of each video, and synchronizes the transmission time of each video using the key frames. ,
The video signal processing apparatus acquires information on the YCbCr value included in the key frame, searches the start frame of each of the plurality of frames based on the YCbCr value, and sorts the start frames to transmit the plurality of images To synchronize,
A video signal processing method for performing chroma upsampling on the video immediately before transmitting the video.
상기 영상신호 처리 장치는 상기 복수개의 프레임들에 대한 색상값을 탐색하고 상기 복수개의 프레임들 중 색상값의 변화가 발생한 첫 번째 프레임을 기준으로 상기 송출시점을 동기화하는 영상신호 처리 방법.The method of claim 7,
The video signal processing apparatus searches a color value for the plurality of frames and synchronizes the transmission time based on the first frame in which a change in color value among the plurality of frames occurs.
상기 제 3 단계는 상기 영상신호 처리 장치가 영상신호를 송출하기 위한 송출클락을 생성하고, 상기 송출클락에 따라 상기 영상의 송출시점을 동기화하는 영상신호 처리 방법.The method of claim 7,
The third step is a video signal processing method in which the video signal processing apparatus generates a transmission clock for transmitting an image signal, and synchronizes the transmission time of the image according to the transmission clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180109740A KR102102915B1 (en) | 2018-09-13 | 2018-09-13 | Device and method for processing video signals for multi vision synchronization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180109740A KR102102915B1 (en) | 2018-09-13 | 2018-09-13 | Device and method for processing video signals for multi vision synchronization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200030916A KR20200030916A (en) | 2020-03-23 |
| KR102102915B1 true KR102102915B1 (en) | 2020-04-21 |
Family
ID=69998429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180109740A KR102102915B1 (en) | 2018-09-13 | 2018-09-13 | Device and method for processing video signals for multi vision synchronization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102102915B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102621335B1 (en) * | 2021-10-13 | 2024-01-05 | (주)나임기술 | Image acquisition device and method using high-speed serial interface |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101600865B1 (en) * | 2015-03-20 | 2016-03-08 | (주)루먼텍 | Multi-channel hd/uhd image data routing switch system for being used in a studio and the method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140323B1 (en) * | 2010-06-29 | 2012-05-02 | 주식회사 디지털존 | Multivision system and frame synchronization method between video play apparatuses |
| KR101754571B1 (en) * | 2015-11-09 | 2017-07-19 | (주)루먼텍 | An apparatus for switching/routing image signals through bandwidth splitting and reduction and the method thereof |
-
2018
- 2018-09-13 KR KR1020180109740A patent/KR102102915B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101600865B1 (en) * | 2015-03-20 | 2016-03-08 | (주)루먼텍 | Multi-channel hd/uhd image data routing switch system for being used in a studio and the method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200030916A (en) | 2020-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474359B2 (en) | System and method of displaying a video stream | |
| KR20090031168A (en) | Apparatus and method for simultaneously playing moving pictures of multiple channels | |
| US20140344868A1 (en) | Switching method of different display windows of a tv | |
| US20240015361A1 (en) | Multi-mode conversion of multiple video streams | |
| JP4339322B2 (en) | Transport stream receiving apparatus for providing multiple screens and control method thereof | |
| US8892888B2 (en) | Multiple stream decrypting and decoding systems and related methods thereof | |
| CN103338392A (en) | Method for seamless switching of images in video polling | |
| KR20010003738A (en) | Digital broadcasting receiver for implementing PIP using a plurality of decoders | |
| KR102102915B1 (en) | Device and method for processing video signals for multi vision synchronization | |
| KR102128463B1 (en) | Multi channel high resolution video system | |
| CN114866841A (en) | Ultra-high-definition multi-picture display system and method with echoing function | |
| US20060132504A1 (en) | Content combining apparatus and method | |
| KR20040098852A (en) | Method and apparatus for displaying screen when a channel of digital television is converting | |
| WO2005029855A1 (en) | Video signal processor | |
| US11172247B2 (en) | Method to change the service of a digital television decoder equipped with a plurality of tuners | |
| JP5920442B2 (en) | Digital satellite broadcast receiving apparatus and receiving method | |
| JP5664699B2 (en) | Information reproducing apparatus and information reproducing method | |
| JP6023989B2 (en) | Digital broadcast receiving apparatus and receiving method | |
| JP5861735B2 (en) | Digital broadcast receiving apparatus and receiving method | |
| KR100216121B1 (en) | Dualized operation method of system data using bus control in tv receiver | |
| JP2016116243A (en) | Video display device and video display method | |
| KR20080067495A (en) | A broadcasting receiver and a controlling method for a broadcasting receiver | |
| KR20030066023A (en) | Apparatus for processing error of mpeg transport streams | |
| JP2012100315A (en) | Information reproducing apparatus and information reproducing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |