KR102097692B1 - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR102097692B1 KR102097692B1 KR1020180037455A KR20180037455A KR102097692B1 KR 102097692 B1 KR102097692 B1 KR 102097692B1 KR 1020180037455 A KR1020180037455 A KR 1020180037455A KR 20180037455 A KR20180037455 A KR 20180037455A KR 102097692 B1 KR102097692 B1 KR 102097692B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- active layer
- film transistor
- manufacturing
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052792 caesium Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000010406 interfacial reaction Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Abstract
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 게이트 절연막을 종래와 같이 증착법 또는 용액 공정법을 사용하지 않고, 열처리를 통하여 패터닝된 산화물 반도체 층(활성층)과 게이트 전극의 계면을 산화시켜 게이트 절연막을 형성함으로써, 초박형 절연막이 가능함과 동시에 절연막 형성 공정의 단순화에 의해 제조 비용을 대폭 절감할 수 있는 박막 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor, and more specifically, to oxidize an interface between a gate electrode and an oxide semiconductor layer (active layer) patterned through a heat treatment without using a vapor deposition method or a solution process method as in the prior art. The present invention relates to a method of manufacturing a thin film transistor that enables an ultra-thin insulating film to be formed, and at the same time, greatly reduces manufacturing costs by simplifying an insulating film forming process.
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 게이트 절연막을 종래와 같이 증착법 또는 용액 공정법을 사용하지 않고, 열처리를 통하여 패터닝된 산화물 반도체 층(활성층)과 게이트 전극의 계면을 산화시켜 게이트 절연막을 형성함으로써, 초박형 절연막이 가능함과 동시에 절연막 형성 공정의 단순화에 의해 제조 비용을 대폭 절감할 수 있는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor and a method for manufacturing the same, and more specifically, without using a deposition method or a solution process method for a gate insulating film as in the prior art, the interface between the gate layer and the oxide semiconductor layer (active layer) patterned through heat treatment The present invention relates to a thin film transistor and a method of manufacturing the thin film transistor capable of reducing the manufacturing cost by simplifying the insulating film forming process while simultaneously forming an insulating film by oxidizing to form a gate insulating film.
디스플레이의 발전과 집적회로의 발전은 전자산업의 고도화를 이루어 가고 있지만 집적도의 증가 및 동작속도의 증가에 따라 소비전력이 기하급수적으로 증가하고 있으며 현재 디스플레이를 중심으로 널리 사용되는 박막 트랜지스터의 응용분야로는 Bio 센서 플랫폼 등이 있으며, 박막 트랜지스터의 응용 분야에서도 저소비전력이 요구되어 박막 트랜지스터의 저 전력화가 필요하다. The development of displays and the development of integrated circuits are advancing the electronics industry, but power consumption is increasing exponentially with increasing integration and operating speed. There are bio sensor platforms, etc., and low power consumption is also required in thin film transistor applications.
사용 전원전압을 줄이기 위해서는 문턱 전압을 줄여야 하고, 이 경우 게이트 절연막을 얇게 해야 문턱 전압을 줄일 수 있다. In order to reduce the power supply voltage, the threshold voltage must be reduced, and in this case, the threshold voltage may be reduced by thinning the gate insulating layer.
상기 문턱 전압 및 동작 전압을 극도로 줄이기 위하여 금속막과 산화막의 계면 반응을 이용하는 것을 연구 개발의 목표로 하고 있다. 공정이 단순하면서도 구동 전압이 낮은 박막 트랜지스터를 개발하고 이에 적합한 회로를 개발하여 동작소비전력을 낮추게 되는 것이다.The goal of research and development is to use the interfacial reaction between a metal film and an oxide film to extremely reduce the threshold voltage and operating voltage. The process is simple, but a thin film transistor with a low driving voltage is developed and a circuit suitable for this is developed to lower the power consumption of the operation.
한편, 휴대기기, wearable device 혹은 health care 용도의 바이오센서 장치는 더욱더 저소비전력이 요구되며 박막 트랜지스터의 동작 전압이 낮아져야 한다.Meanwhile, a biosensor device for a portable device, a wearable device, or a health care application requires more low power consumption and a lower operating voltage of the thin film transistor.
또한, 절연막을 형성하는 과정에서 화학 기상 증착(CVD), 물리 기상 증착 (PVD)으로 형성해야 하는데, 이 경우, 투자 유지비용이 많이 들어가고 절연막을 증착하는 동안 반도체층에 이온 데미지(damage)를 입힐 수 있다. In addition, chemical vapor deposition (CVD) and physical vapor deposition (PVD) must be performed in the process of forming the insulating film. In this case, investment maintenance costs are high and ion damage is caused to the semiconductor layer during the insulating film deposition. Can be.
따라서, 트랜지스터는 절연막 두께가 얇을수록 낮은 구동 전압에서 동작하기 때문에 절연막을 얇게 형성하고, 절연막 공정을 단순화할 수 있는 고성능 박막 트랜지스터의 개발이 절실히 요구되고 있는 실정이다.Therefore, since the transistor operates at a lower driving voltage as the thickness of the insulating film is thinner, there is an urgent need to develop a high-performance thin film transistor capable of forming an insulating film thinner and simplifying the insulating film process.
본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로, 본 발명의 목적은 게이트 절연막을 증착법 또는 용액 공정법을 사용하지 않고, 반도체 층과 게이트 전극의 열처리를 통하여 산화반응으로 이용하여 자기 정렬된 상부 게이트 박막 트랜지스터를 형성하여 절연막 공정을 단순화시킨 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.The present invention has been devised in view of the above problems, and an object of the present invention is to self-align the gate insulating film by using an oxidation reaction through heat treatment of the semiconductor layer and the gate electrode without using a deposition method or a solution process method. It is to provide a thin film transistor and a method for manufacturing the thin film transistor by simplifying an insulating film process by forming a gate thin film transistor.
본 발명의 다른 목적은, 열처리를 통한 반도체 층과 게이트 전극의 계면반응을 이용하여 초박형 절연막을 형성시키고, 또한 게이트 절연막의 패턴공정 없이 자기 정렬된 상부 박막 트랜지스터를 구현함으로써, 저전압 고성능 박막 트랜지스터의 제조가 가능한 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to form an ultra-thin insulating film using an interface reaction between a semiconductor layer and a gate electrode through heat treatment, and also to implement a self-aligned upper thin film transistor without a pattern process of the gate insulating film, thereby producing a low-voltage high-performance thin film transistor. It is possible to provide a thin film transistor and a method for manufacturing the same.
상기 목적들을 달성하기 위한 본 발명에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 산화물 반도체를 증착하여 채널로서 활성층을 형성하는 제 1 단계; 상기 활성층 상에 게이트 전극을 형성하는 제 2 단계; 열처리를 통하여 상기 게이트 전극의 계면을 산화시켜 상기 활성층과 상기 게이트 전극 사이에 게이트 절연막을 형성하는 제 3 단계; 및 상기 게이트 전극 외측으로 소스 및 드레인 전극을 형성하여 상기 활성층과 전기적으로 연결시키는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a thin film transistor according to the present invention for achieving the above objects includes a first step of depositing an oxide semiconductor on a substrate to form an active layer as a channel; A second step of forming a gate electrode on the active layer; A third step of oxidizing the interface of the gate electrode through heat treatment to form a gate insulating film between the active layer and the gate electrode; And a fourth step of forming source and drain electrodes outside the gate electrode to electrically connect the active layer.
여기서, 상기 제 1 단계는, 박막 트랜지스터 기재로서 기판을 준비하는 단계; 상기 기판의 상면에 산화물 반도체를 증착하여 형성하는 단계; 및 상기 산화물 반도체를 패터닝하여 일정 폭의 채널인 활성층을 형성하는 단계를 포함하여 이루어짐이 바람직하다.Here, the first step comprises: preparing a substrate as a thin film transistor substrate; Depositing and forming an oxide semiconductor on an upper surface of the substrate; And patterning the oxide semiconductor to form an active layer that is a channel having a predetermined width.
또한, 상기 기판은, 실리콘 기판, 유리 기판, 또는 플라스틱 기판인 것이 바람직하다.In addition, the substrate is preferably a silicon substrate, a glass substrate, or a plastic substrate.
또한, 상기 산화물 반도체는 비정질 인듐(In)·갈륨(Ga)·산화아연(ZnO) 물질인 이그조(IGZO) 금속 산화물인 것이 바람직하다.In addition, the oxide semiconductor is preferably an indium (In), gallium (Ga), zinc oxide (ZnO) material of the Igzo (IGZO) metal oxide.
또한, 상기 산화물 반도체의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나를 이용하여 수행하고, 상기 활성층의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝함이 바람직하다.In addition, deposition of the oxide semiconductor is performed using any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation, and forming the active layer using a photomask. It is preferable to pattern by wet etching or dry etching by applying a photolithography process.
또한, 상기 제 2 단계는, 상기 활성층 및 상측으로 노출된 기판 상에 게이트 금속 박막을 증착하는 단계; 및 상기 금속 박막을 패터닝하여 상기 활성층의 상측 중앙에 게이트 상기 게이트 전극을 형성함이 바람직하다.In addition, the second step may include: depositing a gate metal thin film on the active layer and a substrate exposed upward; And forming the gate electrode in the center of the upper side of the active layer by patterning the metal thin film.
또한, 상기 게이트 전극의 좌우 폭은 상기 활성층의 좌우 폭보다 짧게 형성됨이 바람직하다.Further, it is preferable that the left and right widths of the gate electrode are shorter than the left and right widths of the active layer.
또한, 상기 금속 박막은 산화물과 쉽게 반응할 수 있는 Cs, Al, Ti, 및 Mo 중 어느 하나일 수 있다.In addition, the metal thin film may be any one of Cs, Al, Ti, and Mo that can easily react with oxide.
또한, 상기 금속 박막의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나에 의해 수행되며, 상기 게이트 전극의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝함이 바람직하다.Further, deposition of the metal thin film is performed by any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation, and the formation of the gate electrode uses a photomask. It is preferable to pattern by wet etching or dry etching by applying a photolithography process.
또한, 상기 제 3 단계는, 상기 게이트 전극과 상기 활성층의 계면 반응 및 자기 정렬에 의해 상기 게이트 전극의 폭 크기만큼의 상기 게이트 절연막이 형성됨이 바람직하다.In addition, in the third step, it is preferable that the gate insulating film is formed as much as the width of the gate electrode by interfacial reaction and self-alignment of the gate electrode and the active layer.
또한, 상기 제 4 단계는, 상기 기판의 노출된 상면의 외곽부, 상기 게이트 전극의 노출된 상면 및 측면, 상기 게이트 절연막의 노출된 양측면, 상기 게이트 절연막을 통해 외측으로 노출된 활성층의 외곽부 상에 층간 절연막을 증착하는 단계; 상기 층간 절연막의 외곽부를 식각하여 전극 연결을 위한 제 1 및 제 2 비아홀을 형성하는 단계; 상기 제 1 및 제 2 비아홀이 형성된 층간 절연막의 상측으로 전도성 박막을 증착하는 단계; 및 상기 전도성 박막을 패터닝하여 상기 제 1 및 제 2 비아홀 영역에 각각 소스 전극 및 드레인 전극을 형성하여 상기 활성층의 외곽 노출부에 접합되어 전기적으로 연결시켜 소자를 완성하는 단계를 포함하여 이루어짐이 바람직하다.In addition, the fourth step, the outer portion of the exposed top surface of the substrate, the exposed top and side surfaces of the gate electrode, the exposed side surfaces of the gate insulating film, on the outer portion of the active layer exposed through the gate insulating film Depositing an interlayer insulating film on; Forming first and second via holes for electrode connection by etching the outer portion of the interlayer insulating layer; Depositing a conductive thin film on an upper side of the interlayer insulating film on which the first and second via holes are formed; And patterning the conductive thin film to form a source electrode and a drain electrode in the first and second via hole regions, respectively, and bonding them to the outer exposed portion of the active layer to electrically connect to complete the device. .
또한, 상기 층간 절연막의 증착 및 상기 전도성 박막의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나에 의해 수행될 수 있다.In addition, the deposition of the interlayer insulating film and the deposition of the conductive thin film may be performed by any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation.
또한, 상기 전도성 박막은 전도성 산화물인 ITO(Indium Tin Oxide) 또는 AZO (aluminum zinc oxide)인 것이 바람직하다.In addition, the conductive thin film is preferably a conductive oxide of ITO (Indium Tin Oxide) or AZO (aluminum zinc oxide).
상술한 본 발명에 따른 박막 트랜지스터의 제조 방법에 의하면, 게이트 절연막을 종래와 같이 증착법 또는 용액 공정법을 사용하지 않고, 열처리를 통하여 패터닝된 산화물 반도체 층(활성층)과 게이트 전극의 계면을 산화시켜 게이트 절연막을 형성함으로써, 초박형 절연막이 가능함과 동시에 절연막 형성 공정의 단순화에 의해 제조 비용을 대폭 절감할 수 있는 효과가 있다.According to the above-described method of manufacturing a thin film transistor according to the present invention, a gate insulating film is gated by oxidizing an interface between a patterned oxide semiconductor layer (active layer) and a gate electrode through heat treatment without using a deposition method or a solution process method as in the prior art. By forming the insulating film, an ultra-thin insulating film is possible, and at the same time, the manufacturing cost can be greatly reduced by simplifying the insulating film forming process.
또한, TFT의 저전력화가 가능하여 TFT 차세대 응용 분야인 loT, Wearable, Bio 센서 플랫폼 등에 유용하게 적용할 수 있으며, 게이트 절연막의 초박형화가 가능하여 저전압 고성능 TFT 개발이 가능하여 생체 에너지 등 주변 에너지를 이용하는 에너지 harvest 결합형의 경우에도 유용하게 적용할 수 있는 장점도 있다.In addition, it is possible to reduce the power consumption of the TFT, which can be usefully applied to loT, Wearable, and Bio sensor platforms, which are TFT's next-generation applications, and it is possible to develop a low-voltage, high-performance TFT by enabling ultra-thinning of the gate insulating film. There is also an advantage that can be usefully applied in the case of a harvesting combined type.
도 1은 본 발명에 따른 자기 정렬 박막 트랜지스터의 제조 공정을 나타내는 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 수직 구조 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 공정도들이다. 1 is a flow chart showing a manufacturing process of a self-aligned thin film transistor according to the present invention.
2A to 2J are process diagrams sequentially showing a method of manufacturing a vertical structure thin film transistor according to an embodiment of the present invention.
본 발명은 그 기술적 사상 또는 주요한 특징으로부터 벗어남이 없이 다른 여러가지 형태로 실시될 수 있다. 따라서, 본 발명의 실시예들은 모든 점에서 단순한 예시에 지나지 않으며 한정적으로 해석되어서는 안된다.The present invention can be implemented in various other forms without departing from its technical spirit or main characteristics. Accordingly, the embodiments of the present invention are merely illustrative in all respects and should not be interpreted as limiting.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. The terms are used only for the purpose of distinguishing one component from other components. For example, the first component may be referred to as a second component without departing from the scope of the present invention, and similarly, the second component may be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. When an element is said to be "connected" or "connected" to another component, it is understood that other components may be directly connected to or connected to the other component, but there may be other components in between. It should be.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that no other component exists in the middle.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise.
본 출원에서, "포함하다" 또는 "구비하다", "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, the terms "include" or "have", "have", etc. are intended to indicate that there are features, numbers, steps, actions, components, parts or combinations thereof described in the specification, but one Or other features or numbers, steps, actions, components, parts, or combinations thereof, should not be excluded in advance.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the present invention pertains.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in a commonly used dictionary should be interpreted as having meanings consistent with meanings in the context of related technologies, and should not be interpreted as ideal or excessively formal meanings unless explicitly defined in the present application. Does not.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the most preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art to which the present invention pertains can describe the present invention in detail. .
도 1은 본 발명에 따른 자기 정렬 박막 트랜지스터의 제조 공정을 나타내는 순서도이고, 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 수직 구조 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 공정도들이다. 1 is a flowchart illustrating a manufacturing process of a self-aligned thin film transistor according to the present invention, and FIGS. 2A to 2J are process views sequentially showing a method of manufacturing a vertical structure thin film transistor according to an embodiment of the present invention.
먼저, 본 발명에 따른 박막 트랜지스터의 제조 방법은, 도 1에 도시된 바와 같이, 기판(10) 상에 산화물 반도체(21)를 증착하여 채널(활성층)(20)을 형성하는 제 1 단계(S10), 상기 채널(활성층)(20) 상에 금속 전극(게이트 전극)(30)을 형성하는 제 2 단계(S20), 열처리를 통하여 상기 금속 전극(30)의 계면을 산화시켜 상기 활성층(채널)(20)과 상기 금속 전극(30) 사이에 게이트 절연막(40)을 형성하는 제 3 단계(S30); 및 상기 게이트 전극(30) 외측으로 소스 및 드레인 전극(50, 60)을 형성하여 상기 활성층(20)과 전기적으로 연결되는 제 4 단계(S40)로 크게 이루어진다.First, in the method of manufacturing a thin film transistor according to the present invention, as shown in FIG. 1, a first step (S10) of depositing an
본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 도 2a 내지 도 2j를 참조하여 더욱 상세히 설명하기로 한다.A method of manufacturing a thin film transistor according to an embodiment of the present invention will be described in more detail with reference to FIGS. 2A to 2J.
먼저, 도 2a에 도시된 바와 같이, 박막 트랜지스터 기재로서 기판(10)을 준비한다.First, as shown in FIG. 2A, the
상기 기판(10)은, 실리콘 기판, 유리 기판, 또는 플라스틱 기판 등일 수 있다.The
이어서, 도 2b에 도시된 바와 같이, 외부로 노출된 기판(10)의 상면에 산화물 반도체를 증착하여 형성한다. Subsequently, as shown in FIG. 2B, an oxide semiconductor is deposited on the top surface of the
상기 산화물 반도체는 비정질 인듐(In)·갈륨(Ga)·산화아연(ZnO) 물질인 이그조(IGZO) 금속 산화물이 가장 바람직하다. 그러나, 모든 산화물 재료를 사용할 수 있으며, 그 산화 재료의 종류를 한정하는 것은 아니다.The oxide semiconductor is most preferably an amorphous indium (In), gallium (Ga), zinc oxide (ZnO) material, an Izozo (IGZO) metal oxide. However, any oxide material can be used, and the type of the oxide material is not limited.
물론, 상기 산화물 반도체의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 등을 사용하여 형성할 수 있다.Of course, the deposition of the oxide semiconductor may be formed by sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation.
계속해서, 도 2c에 도시된 바와 같이, 상기 산화물 반도체를 패터닝하여 일정 폭의 채널인 활성층(20)을 형성한다.Subsequently, as shown in FIG. 2C, the oxide semiconductor is patterned to form an
상기 활성층(20)의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝함이 바람직하다. 다른 예로서, 마스크를 사용하지 않는 전자빔 리소그래피, 홀로그램 리소그래피 방법 등을 적용할 수 있다.Formation of the
이어서, 도 2d에 도시된 바와 같이, 상기 일정폭으로 패터닝된 산화물 반도체에 의한 활성층(20) 및 노출된 기판(10) 상에 게이트 전극인 금속 전극(30)을 형성하기 위한 금속 박막(31)을 형성한다.Subsequently, as shown in FIG. 2D, a metal
상기 금속의 종류로는 산화물과 쉽게 반응할 수 있는 Cs, Al, Ti, Mo 등이 사용됨이 바람직하다. 물론, 상기 금속 박막의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 증기법(evaporation) 등을 사용하여 형성할 수 있다.As the type of the metal, Cs, Al, Ti, Mo, and the like, which can easily react with oxide, are preferably used. Of course, the deposition of the metal thin film may be formed using sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, evaporation, or the like.
이어서, 도 2e에 도시된 바와 같이, 상기 금속 박막(31)을 패터닝하여 상기 활성층(20)의 상측 중앙에 게이트 전극으로서의 금속 전극(30)을 형성한다.Subsequently, as shown in FIG. 2E, the metal
상기 게이트 전극인 금속 전극(30)의 좌우 폭은 상기 활성층(20)의 좌우 폭보다 짧게 형성되며, 이는 상기 활성층(20)의 외곽 영역이 후술하는 소스 및 드레인 전극(50, 60)에 연결되어 조절 전류가 흐를 수 있도록 하기 위한 것이다.The left and right widths of the
상기 게이트 전극인 금속 전극(30)의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝함이 바람직하다. 다른 예로서, 마스크를 사용하지 않는 전자빔 리소그래피, 홀로그램 리소그래피 방법 등을 적용할 수 있다.The formation of the
계속해서, 도 2f에 도시된 바와 같이, 열처리를 통하여 상기 게이트 전극인 금속 전극(30)과 상기 산화물 반도체인 활성층(20)의 계면을 산화시켜 게이트 절연막(40)을 형성한다.Subsequently, as illustrated in FIG. 2F, a
여기서 상기 열처리로 인해 산화물 반도체인 활성층(20)의 산소(O) 결합이 끊어지며, 산소(O)는 게이트 전극인 금속 전극(30)과 결합되어지는 것이다(ex : Al->Al2O3).Here, the oxygen (O) of the
즉, 열처리를 통하여 상기 게이트 전극(30)과 산화물 반도체인 활성층(20)의 계면 반응으로 게이트 전극(30)의 폭 크기(면적) 만큼의 게이트 절연막(40)이 형성되어지는 것이다.That is, through the heat treatment, the
이때, 상기 금속 전극(30)에 양의 전압을 가하여 계면의 산화시 더욱 산화를 촉진할 수 있다. 또한, 산소분위기에서 자외선을 조사하게 되면 산화의 촉진이 더욱 가속화된다.At this time, a positive voltage is applied to the
계속해서, 도 2g에 도시된 바와 같이, 상기 기판(10)의 노출된 상면의 외곽부, 상기 게이트 전극(30)의 노출된 상면 및 측면, 상기 게이트 절연막(40)의 노출된 양측면, 상기 게이트 절연막(40)을 통해 외측으로 노출된 활성층(20)의 외곽부 상에 층간 절연막(41)을 형성한다. Subsequently, as shown in FIG. 2G, the outer portion of the exposed top surface of the
상기 층간 절연막(41)은 상기 기판(10), 활성층(20), 게이트 전극(30), 및 게이트 절연막(40)을 외부의 영향으로부터 보호하는 역할을 수행한다. The
상기 층간 절연막(41)은 질화물, 산화물, 또는 유기 절연물질 등을 적용할 수 있다. 상기 층간 절연막(41)은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 증기법(evaporation) 등을 사용하여 형성할 수 있다.The interlayer insulating
이어서, 도 2h에 도시된 바와 같이, 상기 층간 절연막(41)의 외곽부를 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 식각하여 전극 연결을 위한 제 1 및 제 2 비아홀(42, 43)을 형성한다.Subsequently, as illustrated in FIG. 2H, first and second via
상기 제 1 및 제 2 비아홀(42, 43)은 상기 활성층(20)의 외곽 영역이 노출되도록 하여 후술하는 소스 전극 및 드레인 전극을 형성하여 상기 활성층(20)과 접합되어 연결하는 통로 역할을 수행한다.The first and second via
이어서, 도 2i에 도시된 바와 같이, 제 1 및 제 2 비아홀(42, 43)이 형성된 층간 절연막(41)의 상측으로 전도성 산화물인 ITO(Indium Tin Oxide) 또는 AZO (aluminum zinc oxide)와 같은 전도성 박막(44)을 형성한다.Subsequently, as illustrated in FIG. 2I, conductivity such as indium tin oxide (ITO) or aluminum zinc oxide (AZO), which is a conductive oxide, is formed above the
상기 전도성 박막(44)의 증착도 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 증기법(evaporation) 등을 사용하여 형성할 수 있다.The deposition of the conductive
계속해서, 도 2j에 도시된 바와 같이, 전도성 산화물이 ITO(Indium Tin Oxide)와 같은 전도성 박막(44)을 패터닝하여 상기 제 1 및 제 2 비아홀(42, 43) 영역에 각각 소스 전극(50) 및 드레인 전극(60)을 형성하여 상기 활성층(30)의 외곽 노출부에 접합되어 전기적으로 연결시켜 소자를 완성하게 된다.Subsequently, as illustrated in FIG. 2J, a
한편, 상술한 예에서는 자기정렬 구조에 대해 설명하고 있지만, 바텀 게이트(bottom gate) 구조의 TFT 에도 적용이 가능하다. 즉, 최초에 게이트 금속(메탈)을 증착 및 패터닝 하고, 이어서 TFT 활성층용 산화물을 증착 및 패터닝하고, 게이트 금속과 메탈 사이에 계면산화를 적용하여 박막의 계면 산화막을 형성하고 이어서 소스/드레인 전극을 형성하는 구조에도 적용가능함은 물론이다.On the other hand, although the self-aligned structure is described in the above-described example, it can also be applied to a TFT having a bottom gate structure. That is, the gate metal (metal) is first deposited and patterned, and then the oxide for the TFT active layer is deposited and patterned, and interfacial oxidation is applied between the gate metal and the metal to form an interfacial oxide film of a thin film, followed by a source / drain electrode. Of course, it is applicable to the structure to be formed.
본 발명은 상기의 상세한 설명에서 언급되는 형태로만 한정되는 것은 아님을 잘 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. 또한, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 그 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.It will be understood that the present invention is not limited to the forms mentioned in the above detailed description. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims. It is also to be understood that the invention includes all modifications and equivalents and alternatives within the spirit and scope of the invention as defined by the appended claims.
10: 기판
20: 활성층(채널) 21: 산화물 반도체
30: 금속 전극(게이트 전극) 31: 상기 금속 박막
40: 게이트 절연막 41: 층간 절연막
42: 제 1 및 제 2 비아홀
44: 전도성 박막
50: 소스 전극
60: 드레인 전극10: substrate
20: active layer (channel) 21: oxide semiconductor
30: metal electrode (gate electrode) 31: the metal thin film
40: gate insulating film 41: interlayer insulating film
42: first and second via holes
44: conductive thin film
50: source electrode
60: drain electrode
Claims (16)
상기 활성층 상에 게이트 전극을 형성하는 제 2 단계;
열처리를 통하여 상기 게이트 전극의 계면을 산화시켜 상기 활성층과 상기 게이트 전극 사이에 게이트 절연막을 형성하는 제 3 단계; 및
상기 게이트 전극 외측으로 소스 및 드레인 전극을 형성하여 상기 활성층과 전기적으로 연결시키는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하며,
상기 제 3 단계는,
상기 열처리로 인해 산화물 반도체인 활성층의 O 결합이 끊어지며, O는 상기 게이트 전극과 결합되는 것을 특징으로 하고,
상기 계면 산화시에 상기 게이트 전극에 양의 전압을 가하거나 산소분위기에서 자외선을 조사하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
A first step of depositing an oxide semiconductor on the substrate to form an active layer as a channel;
A second step of forming a gate electrode on the active layer;
A third step of oxidizing the interface of the gate electrode through heat treatment to form a gate insulating film between the active layer and the gate electrode; And
And a fourth step of forming a source and a drain electrode outside the gate electrode and electrically connecting the active layer,
The third step,
O of the active layer which is an oxide semiconductor due to the heat treatment The coupling is broken, and O is characterized in that it is combined with the gate electrode,
A method of manufacturing a thin film transistor characterized by applying a positive voltage to the gate electrode or irradiating ultraviolet rays in an oxygen atmosphere during the interface oxidation.
상기 제 1 단계는,
박막 트랜지스터 기재로서 기판을 준비하는 단계;
상기 기판의 상면에 산화물 반도체를 증착하여 형성하는 단계; 및
상기 산화물 반도체를 패터닝하여 일정 폭의 채널인 활성층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 1,
The first step,
Preparing a substrate as a thin film transistor substrate;
Depositing and forming an oxide semiconductor on an upper surface of the substrate; And
And forming an active layer, which is a channel having a predetermined width, by patterning the oxide semiconductor.
상기 기판은, 실리콘 기판, 유리 기판, 또는 플라스틱 기판인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 2,
The substrate is a silicon substrate, a glass substrate, or a method of manufacturing a thin film transistor, characterized in that a plastic substrate.
상기 산화물 반도체는 비정질 인듐(In)·갈륨(Ga)·산화아연(ZnO) 물질인 이그조(IGZO) 금속 산화물인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 2,
The oxide semiconductor is a method of manufacturing a thin film transistor, characterized in that the amorphous indium (In), gallium (Ga), zinc oxide (ZnO) material of the Igzo (IGZO) metal oxide.
상기 산화물 반도체의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나를 이용하여 수행하고, 상기 활성층의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 2,
Deposition of the oxide semiconductor is performed using any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation, and the formation of the active layer is photolithography using a photomask. A method of manufacturing a thin film transistor characterized by patterning by wet etching or dry etching by applying a process.
상기 제 2 단계는,
상기 활성층 및 상측으로 노출된 기판 상에 게이트 금속 박막을 증착하는 단계; 및
상기 게이트 금속 박막을 패터닝하여 상기 활성층의 상측 중앙에 상기 게이트 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 1,
The second step,
Depositing a gate metal thin film on the active layer and the substrate exposed upward; And
The gate metal thin film is patterned to form the gate electrode in the upper center of the active layer.
상기 게이트 전극의 좌우 폭은 상기 활성층의 좌우 폭보다 짧게 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
The method of claim 6,
A method of manufacturing a thin film transistor characterized in that the left and right widths of the gate electrode are shorter than the left and right widths of the active layer.
상기 게이트 금속 박막은 산화물과 쉽게 반응할 수 있는 Cs, Al, Ti, 및 Mo 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
The method of claim 6,
The gate metal thin film is a method of manufacturing a thin film transistor, characterized in that any one of Cs, Al, Ti, and Mo that can easily react with the oxide.
상기 게이트 금속 박막의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나에 의해 수행되며, 상기 게이트 전극의 형성은 포토 마스크를 사용하는 포토리소그라피 공정을 적용하여 습식 식각 또는 건식 식각으로 패터닝하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
The method of claim 6,
Deposition of the gate metal thin film is performed by any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation, and the formation of the gate electrode is a photo using a photomask. A method of manufacturing a thin film transistor characterized by patterning by wet etching or dry etching by applying a lithography process.
상기 게이트 전극과 상기 활성층의 계면 반응 및 자기 정렬에 의해 상기 게이트 전극의 폭 크기만큼의 상기 게이트 절연막이 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 1,
A method of manufacturing a thin film transistor, characterized in that the gate insulating film is formed as much as the width of the gate electrode by interfacial reaction and self-alignment of the gate electrode and the active layer.
상기 제 4 단계는,
상기 기판의 노출된 상면의 외곽부, 상기 게이트 전극의 노출된 상면 및 측면, 상기 게이트 절연막의 노출된 양측면, 상기 게이트 절연막을 통해 외측으로 노출된 활성층의 외곽부 상에 층간 절연막을 증착하는 단계;
상기 층간 절연막의 외곽부를 식각하여 전극 연결을 위한 제 1 및 제 2 비아홀을 형성하는 단계;
상기 제 1 및 제 2 비아홀이 형성된 층간 절연막의 상측으로 전도성 박막을 증착하는 단계; 및
상기 전도성 박막을 패터닝하여 상기 제 1 및 제 2 비아홀 영역에 각각 소스 전극 및 드레인 전극을 형성하여 상기 활성층의 외곽 노출부에 접합되어 전기적으로 연결시켜 소자를 완성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
According to claim 1,
The fourth step,
Depositing an interlayer insulating film on an outer portion of the exposed top surface of the substrate, exposed top and side surfaces of the gate electrode, exposed side surfaces of the gate insulating layer, and an outer portion of the active layer exposed through the gate insulating layer;
Forming first and second via holes for electrode connection by etching the outer portion of the interlayer insulating layer;
Depositing a conductive thin film on an upper side of the interlayer insulating film on which the first and second via holes are formed; And
And patterning the conductive thin film to form a source electrode and a drain electrode in the first and second via hole regions, respectively, and bonding and electrically connecting to the outer exposed portion of the active layer to complete the device. Method of manufacturing a thin film transistor.
상기 층간 절연막의 증착 및 상기 전도성 박막의 증착은 스퍼터링, 화학기상 증착법, 물리기상 증착법, 원자층 증착법, 전자빔 증착법, 및 증기법(evaporation) 중 어느 하나에 의해 수행되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
The method of claim 13,
The deposition of the interlayer insulating film and the deposition of the conductive thin film are performed by any one of sputtering, chemical vapor deposition, physical vapor deposition, atomic layer deposition, electron beam deposition, and evaporation. Way.
상기 전도성 박막은 전도성 산화물인 ITO(Indium Tin Oxide) 또는 AZO (aluminum zinc oxide)인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
The method of claim 13,
The conductive thin film is a method of manufacturing a thin film transistor characterized in that the conductive oxide is ITO (Indium Tin Oxide) or AZO (aluminum zinc oxide).
A self-aligned thin film transistor manufactured by the manufacturing method according to any one of claims 1 to 9, 11, 13 to 15.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180037455A KR102097692B1 (en) | 2018-03-30 | 2018-03-30 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180037455A KR102097692B1 (en) | 2018-03-30 | 2018-03-30 | Thin film transistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190114552A KR20190114552A (en) | 2019-10-10 |
| KR102097692B1 true KR102097692B1 (en) | 2020-05-26 |
Family
ID=68206484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180037455A KR102097692B1 (en) | 2018-03-30 | 2018-03-30 | Thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102097692B1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008505A (en) * | 1999-07-01 | 2001-02-05 | 김영환 | Method of forming transistor provided with metal-gate electrode |
| KR100560796B1 (en) * | 2004-06-24 | 2006-03-13 | 삼성에스디아이 주식회사 | organic TFT and fabrication method of the same |
| KR100785038B1 (en) * | 2006-04-17 | 2007-12-12 | 삼성전자주식회사 | Amorphous ZnO based Thin Film Transistor |
| KR20150033155A (en) * | 2013-09-23 | 2015-04-01 | 삼성디스플레이 주식회사 | Thin film transistor and method of the same |
| KR102169014B1 (en) * | 2013-10-14 | 2020-10-23 | 삼성디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method for the same |
-
2018
- 2018-03-30 KR KR1020180037455A patent/KR102097692B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190114552A (en) | 2019-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399274B2 (en) | Organic light emitting display and method of manufacturing the same | |
| US10109647B2 (en) | MOTFT with un-patterned etch-stop | |
| CN110071176B (en) | Top gate self-aligned metal oxide semiconductor TFT, manufacturing method thereof and display panel | |
| JP2014131047A (en) | Thin-film transistor and thin-film transistor display board | |
| KR102568632B1 (en) | Transistor array panel, manufacturing method thereof, and disalay device including the same | |
| WO2016029541A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| WO2018113214A1 (en) | Thin film transistor and manufacturing method therefor, display substrate and display device | |
| WO2014131242A1 (en) | Thin film transistor array substrate, preparation method and display device | |
| JP2011129865A (en) | Thin film transistor and method of forming the same | |
| JP2015519745A (en) | Method for increasing the electrical conductivity of a metal oxide semiconductor layer | |
| WO2017024612A1 (en) | Oxide semiconductor tft substrate manufacturing method and structure thereof | |
| JP2017208532A (en) | Method for manufacturing dual gate thin-film transistor of fully-self-aligned type | |
| US20180069022A1 (en) | Thin-film transistor and method of fabricating the same | |
| WO2017219412A1 (en) | Method for manufacturing top gate thin-film transistor | |
| US7923735B2 (en) | Thin film transistor and method of manufacturing the same | |
| WO2016123979A1 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
| KR102046127B1 (en) | Method of manufacturing vertical thin film transistor | |
| CN105990332B (en) | Thin film transistor base plate and its display panel | |
| WO2016169162A1 (en) | Method for manufacture of array substrate, array substrate, and display device | |
| US10879401B2 (en) | Transistor panel having a good insulation property and a manufacturing method thereof | |
| KR102097692B1 (en) | Thin film transistor and manufacturing method thereof | |
| EP3547351A1 (en) | Array substrate and manufacturing method therefor | |
| JPWO2022249872A5 (en) | ||
| TW201205810A (en) | Method of manufacturing thin film transistors and transistor circuits | |
| TWI401750B (en) | Thin film transistor and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |