KR102092120B1 - apparatus for producing semiconductor - Google Patents

apparatus for producing semiconductor Download PDF

Info

Publication number
KR102092120B1
KR102092120B1 KR1020160047610A KR20160047610A KR102092120B1 KR 102092120 B1 KR102092120 B1 KR 102092120B1 KR 1020160047610 A KR1020160047610 A KR 1020160047610A KR 20160047610 A KR20160047610 A KR 20160047610A KR 102092120 B1 KR102092120 B1 KR 102092120B1
Authority
KR
South Korea
Prior art keywords
process chamber
plasma
substrate
manufacturing apparatus
chamber
Prior art date
Application number
KR1020160047610A
Other languages
Korean (ko)
Other versions
KR20170119779A (en
Inventor
최재성
Original Assignee
극동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 극동대학교 산학협력단 filed Critical 극동대학교 산학협력단
Priority to KR1020160047610A priority Critical patent/KR102092120B1/en
Publication of KR20170119779A publication Critical patent/KR20170119779A/en
Application granted granted Critical
Publication of KR102092120B1 publication Critical patent/KR102092120B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

증기 세척 방식을 이용하여 기판을 세척하는 세척 공정 챔버; 원자층 증착법을 이용하여 상기 기판 상부에 플라즈마 패시베이션 막을 형성하는 PEALD 공정 챔버; 및 상기 플라즈마 패시베이션 막 상부에 절연층을 형성하는 열 ALD 공정 챔버를 포함하는 반도체 제조 장치가 개시된다. A cleaning process chamber for cleaning the substrate using a steam cleaning method; A PEALD process chamber for forming a plasma passivation film on the substrate using an atomic layer deposition method; And a thermal ALD process chamber for forming an insulating layer on the plasma passivation film.

Description

반도체 제조 장치{apparatus for producing semiconductor}Semiconductor manufacturing device {apparatus for producing semiconductor}

본 발명은 반도체 제조 장치에 관한 것으로서, 구체적으로는 플라즈마 패시베이션 층을 포함하는 반도체 소자 제조 장치에 관한 것이다. The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor device manufacturing apparatus including a plasma passivation layer.

반도체 소자에서 게이트 절연 박막을 형성하기 위해, 산화(oxidation) 방법, 화학 기상 증착(CVD) 방법, RTP(Rapid Thermal Process)방법, 원자층 증착(ALD: Atomic Layer Deposition) 방법 등이 이용되고 있다. 하지만, 소자 직접도가 높아지고 소자의 고속화 및 저전력이 요구되면서 기판과 게이트 산화막간의 경계면에 생기는 포획 전하 밀도(Dit: Density of Interface Trap)의 문제로 소자의 고속화 및 저전력에 영향을 미치게 되었다. In order to form a gate insulating thin film in a semiconductor device, an oxidation method, a chemical vapor deposition (CVD) method, a rapid thermal process (RTP) method, an atomic layer deposition (ALD) method, and the like are used. However, as the directness of the device increases and the device needs to be increased in speed and low power, it has an effect on the device's speed and low power due to the problem of the density of interface trap (Dit) that occurs at the interface between the substrate and the gate oxide film.

본 발명의 목적은 저온에서 플라즈마 원자증착(PEALD)장치를 이용해서 기판위에 패시베이션 층을 형성하고, 같은 장치 내에서 in-situ로 Thermal ALD를 이용하여 유전체 층을 형성하는 반도체 제조 장치를 제공하는데 있다. An object of the present invention is to provide a semiconductor manufacturing apparatus that forms a passivation layer on a substrate using a plasma atomic deposition (PEALD) device at a low temperature, and a dielectric layer using thermal ALD in-situ in the same device. .

또한, 본 발명의 목적은 PEALD를 이용해서 패시베이션 층을 형성하기 전에 같은 장치 내에서 수증기(Vapor) 상태로 wafer를 전세척(pre-cleaning)하는 반도체 제조 장치를 제공하는데 있다. Also, an object of the present invention is to provide a semiconductor manufacturing apparatus for pre-cleaning a wafer in a vapor state in the same apparatus before forming a passivation layer using PEALD.

상기 시술적 과제 달성을 위해, 본 발명은 플라즈마 원자층 증착(PEALD) 프로세스 챔버를 이용하여 기판상에 암모니아 가스를 펄스 형태로 주입하여 질소-기판 결합 구조를 갖는 패시베이션 층 형성과 패시베이션 층 형성이 끝난 후, 한 장치 내에서 진공 상태를 유지하고 있는 다른 열 원자층 증착(Thermal ALD) 프로세스 챔버로 이동하여, 고유전층(High-k dielectric Layer)를 형성하는 것을 특징으로 한다. In order to achieve the above procedure, the present invention is completed by forming a passivation layer and a passivation layer having a nitrogen-substrate bonding structure by injecting ammonia gas onto the substrate in a pulse form using a plasma atomic layer deposition (PEALD) process chamber. Then, it moves to another thermal atomic layer deposition (Thermal ALD) process chamber maintaining a vacuum in one device, and is characterized by forming a high-k dielectric layer.

아울러서, 옵션 프로세스 챔버로 PEALD 전 기판의 전세척(Pre-cleaning)을 목적으로 같은 장치 내에 구성된 수증기 상태 전세척(Vapor type Pre-cleaning) 챔버를 이용하여 패시베이션 층을 형성하기 전에 기판위에 Pre-cleaning을 실시한다. In addition, an optional process chamber is used for pre-cleaning of the substrate before PEALD, using a vapor-type pre-cleaning chamber configured in the same device for pre-cleaning on the substrate before forming the passivation layer. To conduct.

본 발명의 일 측면에 따르면, 증기 세척 방식을 이용하여 기판을 세척하는 세척 공정 챔버; 원자층 증착법을 이용하여 상기 기판 상부에 플라즈마 패시베이션 막을 형성하는 PEALD 공정 챔버; 및 상기 플라즈마 패시베이션 막 상부에 절연층을 형성하는 열 ALD 공정 챔버를 포함하는 반도체 제조 장치가 제공된다.According to an aspect of the present invention, a cleaning process chamber for cleaning a substrate using a steam cleaning method; A PEALD process chamber for forming a plasma passivation film on the substrate using an atomic layer deposition method; And a thermal ALD process chamber for forming an insulating layer on the plasma passivation film.

본 발명의 실시예에 따르면 전세척(Pre-cleaning) 공정과 PEALD를 이용하여 패시베이션 층을 형성하고 Thermal ALD를 이용하여 고유전체 층 형성을 연속해서 진공상태에서 in-situ로 진행할 수 있기 때문에 기판과 패시베이션 층, 패시베이션 층과 고유전체 막간 경계면에 발생하는 포획전하 밀도(Dit)를 낮출 수 있고, 이를 통해 고유전체 막의 특성을 개선하여(누설 전류 감소 등…) 반도체 소자의 고속화와 저전력화를 가능하게 된다. According to an embodiment of the present invention, a passivation layer is formed using a pre-cleaning process and PEALD, and a high dielectric layer can be continuously formed in-situ under vacuum using thermal ALD. The capture charge density (Dit) generated at the interface between the passivation layer, the passivation layer and the high dielectric film can be lowered, thereby improving the characteristics of the high dielectric film (reducing leakage current, etc ...), enabling high-speed and low-power semiconductor devices do.

도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치의 구성도이다.
도 2는 본 발명의 일 실시에에 따른 세척 공정 챔버의 개략도이다.
도 3는 본 발명의 일 실시예에 따른 PEALD 공정 챔버(1200)의 구조를 개략적인 도면이다.
도 4은 도 3에 도시된 PEALD 공정 챔버를 이용한 플라즈마 패시베이션 막 형성을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 열 ALD 공정 챔버의 구조도이다.
도 6 a 내지 도 6 c는 도 5에 도시된 열 ALD 공정 챔버에서 nanolaminate된 HfAlO 박막이 증착되는 과정을 설명하기 위한 도면이다.
도 7은 도3에 도시된 PEALD 공정 챔버에서 형성된 플라즈마 패시베이션 막 위에 도 4에 도시된 열 ALD 공정 챔버에서 형성된 HfAlO 박막을 나타낸 도면이다.
도 8은 도 1에 도시된 반도체 제조 장치에 의해 생성된 반도체 소자의 TEM(Transmission Electron Microscope) 사진이다.
도 9는 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 커패시턴스-전압 곡선을 나타낸 도면이다.
도 10는 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 누설 전류를 측정한 결과를 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 Dit 수치를 나타낸 도면이다. 1 is a block diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.
2 is a schematic diagram of a cleaning process chamber according to one embodiment of the present invention.
3 is a schematic diagram of the structure of a PEALD process chamber 1200 according to an embodiment of the present invention.
FIG. 4 is a diagram for explaining plasma passivation film formation using the PEALD process chamber shown in FIG. 3.
5 is a structural diagram of a thermal ALD process chamber according to an embodiment of the present invention.
6A to 6C are views illustrating a process of depositing a nanolaminate HfAlO thin film in the thermal ALD process chamber shown in FIG. 5.
FIG. 7 is a view showing the HfAlO thin film formed in the thermal ALD process chamber shown in FIG. 4 on the plasma passivation film formed in the PEALD process chamber shown in FIG. 3.
8 is a TEM (Transmission Electron Microscope) picture of the semiconductor device produced by the semiconductor manufacturing apparatus shown in FIG.
9 is a diagram showing a capacitance-voltage curve of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.
10 is a view showing a result of measuring a leakage current of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.
11 is a view showing a Dit value of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서 및 청구항에서 사용되는 단수 표현은, 달리 언급하지 않는 한 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.The present invention can be variously changed and can have various embodiments, and specific embodiments will be illustrated in the drawings and described in detail through detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the present invention, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. In addition, the singular expressions used in the specification and claims should be interpreted to mean “one or more” in general unless stated otherwise.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, and in describing with reference to the accompanying drawings, identical or corresponding components are assigned the same reference numbers, and redundant description thereof will be omitted. Shall be

도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치의 구성도이다. 1 is a block diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 반도체 제조 장치(1000)는 세척 공정 챔버(1100, pre-cleaning chamber), PEALD 공정 챔버(1200, PEALD process chamber), 열 ALD 공정 챔버(1200, Thermal ALD process chamber), , 이송 챔버(1400), 웨이퍼 어라이너(1500, Wafer Aligner), 로드록 챔버 A(1600, Load Lock chamber A), 웨이퍼 쿨러(1700, Wafer Cooler) 및 로드록 챔버 B(1800, Load Lock chamber B)를 포함한다. 도 1에 도시된 바와 같이 반도체 제조장치(1000)의 이송챔버(1400)는 상기 세척 공정 챔버(1100), PEALD 공정 챔버(1200), 및 열 ALD 공정 챔버(1200)와 각각 일측변이 접하도록 형성된다.또한, 반도체 제조 장치(1000)는 실시형태에 따라 각 구성의 위치가 서로 바뀔 수 있으며, 생산성 향상을 위해 각 구성을 복수로 포함할 수 있다. 여기서, 반도체 제조 장치의 내부 즉, 각 챔버 내부는 진공 상태로 유지된다. Referring to Figure 1, the semiconductor manufacturing apparatus 1000 is a cleaning process chamber (1100, pre-cleaning chamber), PEALD process chamber (1200, PEALD process chamber), thermal ALD process chamber (1200, Thermal ALD process chamber),, Transfer chamber 1400, wafer aligner 1500, load lock chamber A, wafer cooler 1700, and load lock chamber B 1800 It includes. As illustrated in FIG. 1, the transfer chamber 1400 of the semiconductor manufacturing apparatus 1000 is formed so that one side of the cleaning process chamber 1100, the PEALD process chamber 1200, and the thermal ALD process chamber 1200 contact each side. In addition, according to the embodiment, the positions of the respective components of the semiconductor manufacturing apparatus 1000 may be changed, and a plurality of respective components may be included to improve productivity. Here, the inside of the semiconductor manufacturing apparatus, that is, each chamber is maintained in a vacuum state.

세척 공정 챔버(1100)는 기판을 PEALD 챔버에서 패시베이션 하기 전에 기판을 세척액을 사용하여 표면에 부착된 파티클, 자연 산화막, 유기 및 무기 불순물을 제거한다. 구체적으로, 세척 공정 챔버(1100)는 기판을 HCL 또는 암모니아수(NH4OH) 와 초순수(Deionized Water)를 일정 비율로 섞은 (실시 예에서는 HCL: DI를 1:1로 섞음) 용액을 이용하여 약 1~2분 동안 세척을 실시하고, 이후 연속적으로 (NH4)2S (실시예에서는 20% (NH4)2S를 사용)용액에서 약 10~30분간 세척을 실시 한다. 이때, 세척 공정 챔버(1100) 내의 온도는 약 20~25℃를 유지한다. 또한, 세척 공정 챔버(1100)는 HCL 전에 자연산화막 제거를 위해서 1~100% HF용액에 약 1~10분 동안 세척할 수도 있다. 세척 공정 챔버(1100) 내 압력은 상압(대기압)~약저압(759 Torr~100 Torr 내외)으로 유지된다. The cleaning process chamber 1100 removes particles, natural oxides, organic and inorganic impurities attached to the surface of the substrate using a cleaning solution before the substrate is passivated in the PEALD chamber. Specifically, the cleaning process chamber 1100 uses a solution in which a substrate is mixed with HCL or ammonia water (NH 4 OH) and ultrapure water (Deionized Water) in a certain ratio (in this embodiment, HCL: DI is mixed 1: 1). Washing is carried out for 1 ~ 2 minutes, and then continuously washed with (NH 4 ) 2 S (20% (NH 4 ) 2 S in the example) solution for about 10 to 30 minutes. At this time, the temperature in the cleaning process chamber 1100 is maintained at about 20 ~ 25 ℃. In addition, the cleaning process chamber 1100 may be washed in 1 to 100% HF solution for about 1 to 10 minutes to remove the natural oxide film before HCL. The pressure in the cleaning process chamber 1100 is maintained at normal pressure (atmospheric pressure) to low pressure (around 759 Torr to 100 Torr).

PEALD 공정 챔버(1200)는 기판 상부에 플라즈마 패시베이션 막을 형성한다. 구체적으로, PEALD 공정 챔버(1200)는 PEALD 공정 챔버(1200) 내부로 기판이 이송 챔버에 의해 로드되면, PEALD 공정 챔버(1200)는 원자층 증착 방식을 이용하여 기판 상부에 패시베이션 층을 형성한다. 여기서, 기판은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 GaAs, InP, InGaAs, InAs 등의 화합물을 포함할 수 있다. 또한, 기판은 n+InP 기판에 n-type In0 .53Ga0 .47As (Si doped: 1.0 × 1017 cm?3)를 성장시켜 형성된 것일 수 있다.The PEALD process chamber 1200 forms a plasma passivation film on the substrate. Specifically, when the substrate is loaded into the PEALD process chamber 1200 by the transfer chamber, the PEALD process chamber 1200 forms a passivation layer on the substrate using an atomic layer deposition method. Here, the substrate may be a semiconductor substrate including silicon, germanium, silicon-germanium, or the like, or may include compounds such as GaAs, InP, InGaAs, and InAs. Further, the substrate is n-type In 0 .53 Ga 0 .47 As the n + InP substrate: may be formed by growing a (Si doped 1.0 × 10 17 cm 3?).

일 실시예에서, PEALD 공정 챔버(1200)는 Ar, H₂, N₂, O₂, N₂O, NH₃ 등의 가스를 이용하여 기판 상부에 플라즈마 패시베이션 막을 형성할 수 있다.In one embodiment, the PEALD process chamber 1200 may form a plasma passivation film on the substrate using gas such as Ar, H₂, N₂, O₂, N₂O, NH₃.

일 실시에에서, PEALD 공정 챔버(1200)는 DC 플라즈마, AC 플라즈마, RF 플라즈마, 초고주파 플라즈마 등을 이용하여 기판 상부에 플라즈마 패시베이션 막을 형성할 수 있다. In one embodiment, the PEALD process chamber 1200 may form a plasma passivation film on the substrate using DC plasma, AC plasma, RF plasma, and ultra-high frequency plasma.

열 ALD 공정 챔버는 열 원자층 증착 방식을 이용하여, 기판 상부에 형성된 플라즈마 패시베이션 막 상부 면에 절연층을 형성한다. The thermal ALD process chamber uses a thermal atomic layer deposition method to form an insulating layer on the upper surface of the plasma passivation film formed on the substrate.

일 실시예에서, 열 ALD 공정 챔버는 기판 상부에 형성된 플라즈마 패시베이션 나노 막 상부 면에 수준으로 HfAlO를 적층할 수 있다. In one embodiment, the thermal ALD process chamber may deposit HfAlO at a level on the top surface of the plasma passivation nano film formed on the substrate.

도 2는 본 발명의 일 실시예에 따른 세척 공정 챔버의 개략도를 나타낸 도면이다. 2 is a view showing a schematic diagram of a cleaning process chamber according to an embodiment of the present invention.

도 2를 참조하면, 세척 공정 챔버(1100)는 증기 세척에 사용되는 가스를 세척 공정 챔부 내부로 유입시키기 위한 다수의 밸브(1110), 증기 세척에 사용되는 가스를 세척 공정 챔버(1100) 내부에 고루 분사 시키기 위한 샤워 헤드(1120) 및 세척 대상이 되는 기판을 고정시키는 기판 홀더(1130)을 포함한다. Referring to FIG. 2, the cleaning process chamber 1100 includes a plurality of valves 1110 for introducing gas used for steam cleaning into the cleaning process chamber, and gas used for steam cleaning inside the cleaning process chamber 1100. It includes a shower head 1120 for evenly spraying and a substrate holder 1130 for fixing a substrate to be cleaned.

도 3은 본 발명의 일 실시예에 따른 PEALD 공정 챔버(1200)의 구조를 개략적으로 도면이다. 3 is a schematic diagram of the structure of a PEALD process chamber 1200 according to an embodiment of the present invention.

도 3을 참조하면, PEALD 공정 챔버(1200)는 상부 전극, 하부 전극, 기판 홀더, 샤워 헤드, 가스관, 파워 발생기를 포함한다. Referring to FIG. 3, the PEALD process chamber 1200 includes an upper electrode, a lower electrode, a substrate holder, a shower head, a gas pipe, and a power generator.

상부 전극은 PEALD 공정 챔버(1200) 내부에 유입된 가스를 플라즈마 상태로 만들기 위해, 공정 챔버(1100)의 내부에 위치하며, 파워 발생기와 연결된다. The upper electrode is located inside the process chamber 1100 to connect the gas introduced into the PEALD process chamber 1200 to a plasma state, and is connected to a power generator.

하부 전극은 전극은 PEALD 공정 챔버(1200) 내부에 유입된 가스를 플라즈마 상태로 만들기 위해, 상부 전극과 일정한 간격을 두고 PEALD 공정 챔버(1200)의 내부에 위치하며, 접지와 연결된다. 또한, 하부 전극도 상부 전극과 마찬가지로 파워 발생기와 연결될 수 도 있다.The lower electrode is positioned inside the PEALD process chamber 1200 at a predetermined distance from the upper electrode to make the gas introduced into the PEALD process chamber 1200 into a plasma state, and is connected to the ground. Also, the lower electrode may be connected to the power generator like the upper electrode.

기판 홀더는 PEALD 공정의 대상이 되는 기판을 고정하며, 하부 전극의 상부에 위치한다. 또한, 실시예에 따라서, 기판 홀더는 가열 장치를 포함할 수 있다. The substrate holder fixes the substrate to be subjected to the PEALD process, and is located on the lower electrode. Further, according to an embodiment, the substrate holder may include a heating device.

샤워 헤드는 플라즈마로 변환될 가스를 PEALD 공정 챔버(1200) 내부에 유입시키 위한 것으로, 가스관과 연결되며 상부 전극과 하부 전극 사이에 위치한다. The shower head is for introducing a gas to be converted into plasma into the PEALD process chamber 1200 and is connected to the gas pipe and is located between the upper electrode and the lower electrode.

가스관은 플라즈마로 변환될 가스를 PEALD 공정 챔버(1200) 내부에 유입시키기 위한 것으로, 샤워 헤드와 연결된다. 또한, 실시예에 따라서, 가스관은 다수의 가스를 PEALD 공정 챔버(1200) 내부로 유입하고자 하는 경우에는 복수로 구현될 수 있다. The gas pipe is for introducing a gas to be converted into plasma into the PEALD process chamber 1200 and is connected to the shower head. In addition, depending on the embodiment, the gas pipe may be implemented in plural when a plurality of gases are to be introduced into the PEALD process chamber 1200.

파워 발생기는 PEALD 공정 챔버(1200) 내부에 유입된 가스를 플라즈마 형태로 변환하기 위해, 상부 전극에 연결되어 상부 전극에 교류 전압을 공급한다. 또한, 실시예에 따라서, 파워 발생기는 직류 전원을 공급할 수 있다. 또한, 실시예에 따라서, 하부전극에도 교류 또는 직류 전원을 공급할 수 있다.The power generator is connected to the upper electrode and supplies an alternating voltage to the upper electrode in order to convert the gas introduced into the PEALD process chamber 1200 into a plasma form. Further, according to the embodiment, the power generator may supply DC power. In addition, AC or DC power may be supplied to the lower electrode according to the embodiment.

도 4은 도 3에 도시된 PEALD 공정 챔버를 이용한 플라즈마 패시베이션 막을 형성을 설명하기 위한 도면이다. 4 is a view for explaining the formation of a plasma passivation film using the PEALD process chamber shown in FIG. 3.

도 4을 참조하면, 반도체 제조 장치는 PEALD 공정 챔버 내부에서 기판을 암모니아 플라즈마에 3분간 노출 시킨다. 구체적으로, 반도체 제조 장치는 전 세척(Pre-Cleaning)이 완료된 기판을 PEALD process 챔버의 기판 홀더에 로딩을 한 후 약 30초간 N2로 챔버를 퍼지시킨 다음, NH3 가스를 분당 100cc로 샤워 헤드를 통하여 챔버 내부로 주입한다. 이때, 반도체 제조 장치는 600 W RF 플라즈마 소스를 사용하여 약 3분간 기판에 플라즈마 처리를 해 준다. 이때 플라즈마 공급 power는 30W~60W 범위가 사용된다. 이 때 기판의 가열 온도는 약 250℃이다. 또한, PEALD 공정 챔버 내의 압력은 약 0.5~0.6 Torr로 유지된다. NH3 가스는 플라즈마 상태, 즉 NH+, N+ 등의 상태로 여기(extation)되어 기판과 반응하여, 그 결과 기판 상에 패시베이션 박막이 증착된다. 반응 부산물은 배기구를 통하여 밖으로 배출된다.Referring to FIG. 4, the semiconductor manufacturing apparatus exposes the substrate to the ammonia plasma for 3 minutes in the PEALD process chamber. Specifically, the semiconductor manufacturing apparatus loads the substrate on which the pre-cleaning is completed to the substrate holder of the PEALD process chamber, purges the chamber with N 2 for about 30 seconds, and then showers NH 3 gas at 100 cc per minute. Inject into the chamber through. At this time, the semiconductor manufacturing apparatus performs a plasma treatment on the substrate for about 3 minutes using a 600 W RF plasma source. At this time, the plasma supply power is used in the range of 30W to 60W. At this time, the heating temperature of the substrate is about 250 ° C. In addition, the pressure in the PEALD process chamber is maintained at about 0.5 to 0.6 Torr. NH 3 The gas is excited in a plasma state, that is, NH + , N + , and reacts with the substrate, and as a result, a passivation thin film is deposited on the substrate. Reaction by-products are discharged through the exhaust port.

도 5는 본 발명의 일 실시예에 따른 열 ALD 공정 챔버의 구조도이다. 5 is a structural diagram of a thermal ALD process chamber according to an embodiment of the present invention.

도 5를 참조하면, 열 ALD 공정 챔버는 복수의 가스관(1310), 샤워 헤드(1320) 및 기판 홀더()1330 를 포함한다. 복수의 가스관은 기판 상부에 증착될 가스를 열 ALD 공정 챔버 내부로 주입하기 위한 것으로, 샤워 헤드와 연결된다. 여기서, 열 ALD 공정 챔버 내부에 유입되는 가스는 N2, TEMAH(tetrakis[ethylmethylamino]hafnium), TMA(trimethylauminum), H2O 등이 포함될 수 있다. 샤워 헤드는 복수의 가스관과 연결되어 열 ALD 공정 챔버의 상부에 위치하며, 열 ALD 공정 챔버 내부에 고르게 가스를 유입시킨다. 기판 홀더는 열 ALD 공정의 대상이되는 기판을 고정하기 위한 것으로, 샤워 헤드와 일정한 간격을 두고 열 ALD 공정 챔버 내부에 위치하며, 접지와 연결된다. 또한, 실시예에 따라서, 기판 홀더는 웨이퍼에 열을 가하기 위한 가열 장치를 포함할 수 있다. Referring to FIG. 5, the thermal ALD process chamber includes a plurality of gas pipes 1310, a shower head 1320, and a substrate holder 1330. The plurality of gas pipes is for injecting gas to be deposited on the substrate into the thermal ALD process chamber, and is connected to the shower head. Here, the gas introduced into the thermal ALD process chamber may include N 2 , TEMAH (tetrakis [ethylmethylamino] hafnium), TMA (trimethylauminum), H 2 O, and the like. The shower head is connected to a plurality of gas pipes and is located at the top of the thermal ALD process chamber, and evenly introduces gas into the thermal ALD process chamber. The substrate holder is for fixing the substrate to be subjected to the thermal ALD process, and is located inside the thermal ALD process chamber at regular intervals from the shower head, and is connected to ground. Further, according to an embodiment, the substrate holder may include a heating device for applying heat to the wafer.

도 6 a 내지 도 6 c는 도 4에 도시된 열 ALD 공정 챔버에서 nanolaminate된 HfAlO 박막이 증착되는 과정을 설명하기 위한 도면이다. 6A to 6C are views illustrating a process of depositing a nanolaminate HfAlO thin film in the thermal ALD process chamber shown in FIG. 4.

도 6 a를 참조하면, 반도체 제조 장치는 도 2에 나타낸 PEALD 프로세스 챔버에서 기판에 패시베이션 막을 층착이 완료 된 후, 웨이퍼 이송 로봇(wafer transfer robot)을 이용하여 기판(wafer)를 언로딩(unloading) 한 후 진공 상태에서 기판을 도 4에 나타낸 Thermal ALD 챔버 내로 wafer transfer robot을 이용하여 기판 홀더에 로딩(loading)을 한다. 로딩이 완료되면, 반도체 제조 장치는 Thermal ALD 챔버내로 반응 가스 및 퍼지 가스가 반응 챔버로 순서대로 펄스 형태로 유입된다. 반도체 제조 장치는 nanolaminate 형태로 된 HfAlO 박막 형성을 위해서는 첫 스텝(step)으로 먼저 질소(nitrogen) 가스를 펄스 형태로 공급을 한다. 질소 펄스 유지 시간은 약 60초 이다. 이후 반도체 제조 장치는 Hf(Hafnium)을 함유한 전구체(precursor)인 TEMAH가 펄스 흐름 제어기를 사용하여 펄스 형태로 반응 챔버내로 유입시켜 기판 상부에 HfO2 박막을 형성한다. 이후, 반도체 제조 장치는 AL(Aluminum)을 함유한 전구체인 TMA가 펄스 흐름 제어기를 사용하여 펄스 형태로 반응 챔버내로 유입시켜, Al2O3 박막을 형성한다. 여기서, 산화제 가스로 H2O 가 챔버내로 펄스 형태로 공급이 된다. 이후, 반도체 제조 장치는 질소 가스를 펄스 형태로 열 ALD 공정 챔버 내부에 주입한다. 펄스 지속 시간은 약 60초 이다. 이러한 과정을 거쳐 기판 상부에 생성된 층을 한 Stack이라 하고 하며, HfO2와 Al2O3가 샌드위치로 형성 된 HfAlO 의 한 층(Stack)이 생성 된다. 본 실시예에 따라서, 반도체 제조 장치는 상기 과정을 약 40회(Cycle) 반복하여 최종 원하는 Hf: Al의 조성이 1:1 조성을 갖는 nanolaminate된 9nm 두께를 갖는 HfAlO 박막을 생성한다. 여기서, 횟 수(cylcle)수는 원하는 층의 두께에 따라 달라질 수 있다. 이 때의 열 ALD 공정 챔버 내의 온도는 약 250℃로 유지되고, 열 ALD 공정 챔버 내의 압력은 약 300 mTorr로 유지된 한다. 이러한 조건에서 HfAlO의 1회 (Cycle)당 박막 성장 속도는 약 2.3 Å/cycle 이다. Referring to FIG. 6A, the semiconductor manufacturing apparatus unloads a wafer using a wafer transfer robot after the deposition of a passivation film on the substrate is completed in the PEALD process chamber shown in FIG. 2. After that, the substrate is loaded into the substrate holder in a vacuum using a wafer transfer robot into the Thermal ALD chamber shown in FIG. 4. When the loading is completed, the semiconductor manufacturing apparatus sequentially flows the reaction gas and the purge gas into the thermal ALD chamber in the form of pulses. In order to form a nanolaminate type HfAlO thin film, a semiconductor manufacturing device first supplies nitrogen gas in a pulse form as a first step. The nitrogen pulse holding time is about 60 seconds. Thereafter, in the semiconductor manufacturing apparatus, TEMAH, a precursor containing Hf (Hafnium), is introduced into the reaction chamber in a pulse form using a pulse flow controller to form an HfO 2 thin film on the substrate. Thereafter, in the semiconductor manufacturing apparatus, TMA, which is a precursor containing AL (Aluminum), is introduced into the reaction chamber in a pulse form using a pulse flow controller to form an Al 2 O 3 thin film. Here, H 2 O is supplied as a oxidant gas into the chamber in a pulse form. Subsequently, the semiconductor manufacturing apparatus injects nitrogen gas into the thermal ALD process chamber in a pulse form. The pulse duration is about 60 seconds. Through this process, the layer formed on the top of the substrate is called a stack, and a layer of HfAlO formed by sandwiching HfO 2 and Al 2 O 3 is formed. According to this embodiment, the semiconductor manufacturing apparatus repeats the above process about 40 times (Cycle) to produce an HfAlO thin film having a nanolaminate 9 nm thickness having a final desired composition of Hf: Al 1: 1. Here, the number of cycles may vary depending on the thickness of the desired layer. At this time, the temperature in the thermal ALD process chamber is maintained at about 250 ° C, and the pressure in the thermal ALD process chamber is maintained at about 300 mTorr. Under these conditions, the rate of thin film growth per cycle (Cycle) of HfAlO is about 2.3 Å / cycle.

도 6 b를 참조하면, 반도체 제조 장치는 먼저 TEMAH 라인을 질소로 선 퍼지 (pre-N2 purging)을 약 0.3초간 펄스 형태로 실시한 후 TEMAH를 약 0.8초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이 후, 반도체 제조 장치는 TEMAH 라인을 질소로 후 퍼지(post-N2 purging)를 약 0.3초간 수행한다. 이 후, 반도체 제조 장치는 질소 퍼지를 약 30초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이 후, 반도체 제조 장치는 H2O 산화제(oxidant)를 약 0.5초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이후, 반도체 제조 장치는 질소 퍼지를 약 30초간 펄스 형태로 챔버내로 공급한다.Referring to FIG. 6 b, the semiconductor manufacturing apparatus first performs a pre-N 2 purging of the TEMAH line with nitrogen in a pulse form for about 0.3 seconds, and then supplies the TEMAH into a thermal ALD process chamber in a pulse form for about 0.8 seconds. . Thereafter, the semiconductor manufacturing apparatus performs post-N 2 purging for about 0.3 seconds after the TEMAH line is nitrogen. Thereafter, the semiconductor manufacturing apparatus supplies nitrogen purge into the thermal ALD process chamber in a pulse form for about 30 seconds. Thereafter, the semiconductor manufacturing apparatus supplies H 2 O oxidant into the thermal ALD process chamber in a pulse form for about 0.5 seconds. Thereafter, the semiconductor manufacturing apparatus supplies nitrogen purge into the chamber in a pulse form for about 30 seconds.

도 6 c를 참조하면, 반도체 제조 장치는 TMA를 약 0.5초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이후, 반도체 제조 장치는 질소 퍼지를 약 15초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이후, 반도체 제조 장치는 H2O 산화제(oxidant)를 약 0.5초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다. 이 후, 반도체 소자 제조 장치는 질소 퍼지를 약 15초간 펄스 형태로 열 ALD 공정 챔버 내로 공급한다.Referring to FIG. 6C, the semiconductor manufacturing apparatus supplies TMA into the thermal ALD process chamber in a pulse form for about 0.5 seconds. Thereafter, the semiconductor manufacturing apparatus supplies nitrogen purge into the thermal ALD process chamber in a pulse form for about 15 seconds. Thereafter, the semiconductor manufacturing apparatus supplies H 2 O oxidant to the thermal ALD process chamber in a pulse form for about 0.5 seconds. Thereafter, the semiconductor device manufacturing apparatus supplies nitrogen purge into the thermal ALD process chamber in a pulse form for about 15 seconds.

도 7은 도 3에 도시된 PEALD 공정 챔버에서 형성된 플라즈마 패시베이션 막 위에 도 5에 도시된 열 ALD 공정 챔버에서 형성된 HfAlO 박막을 나타낸 도면이다. FIG. 7 is a view showing an HfAlO thin film formed in the thermal ALD process chamber shown in FIG. 5 on the plasma passivation film formed in the PEALD process chamber shown in FIG. 3.

도 7을 참조하면, HfO2 1 cycle 및 Al2O3 1 cycle 이 HfAlO 1 층(stack)을 형성한다. 따라서, 원하는 HfAlO 박막 두께에 따라 이 들 층(stack)수가 결정된다. 본 발명의 실시예에서는 약 9nm 두께의 HfAlO 층을 형성하기 위해서 40 층(stack)을 만들었다.Referring to FIG. 7, HfO 2 1 cycle and Al 2 O 3 1 cycle form HfAlO 1 stack. Therefore, the number of these stacks is determined according to the desired thickness of the HfAlO thin film. In the embodiment of the present invention, 40 stacks were formed to form an HfAlO layer of about 9 nm thickness.

도 8은 도 1에 도시된 반도체 제조 장치에 의해 생성된 반도체 소자의 TEM(Transmission Electron Microscope) 사진이다.8 is a TEM (Transmission Electron Microscope) picture of the semiconductor device produced by the semiconductor manufacturing apparatus shown in FIG.

도 8을 참조하면, 도 3에 도시된 PEALD 공정 챔버에서 형성된 플라즈마 패시베이션 층, 도 5에 도시된 열 ALD 공정 챔버에서 형성된 HfAlO 박막이 증착된 형태를 확인할 수 있다. Referring to FIG. 8, it can be seen that a plasma passivation layer formed in the PEALD process chamber shown in FIG. 3 and a HfAlO thin film formed in the thermal ALD process chamber shown in FIG. 5 are deposited.

도 9는 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 커패시턴스-전압 곡선을 나타낸 도면이다. 9 is a diagram showing a capacitance-voltage curve of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 9를 참조하면, 도 9의 (a)는 본 발명의 일 실시예에 따른 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자, 도 9의 (b)는 본 발명의 일 실시예에 따른 30W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자, 도 9의 (c)는 50W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자의 커패시턴스-전압 특성을 나타낸다. 각 도면은 반도체 소자의 동작 주파수를 1kHz, 10kHz, 100kHz 및 1MHz로 하여 측정된 커패시턴스-전압 특성을 포함한다. Referring to Figure 9, Figure 9 (a) is a semiconductor device that does not include a plasma passivation film according to an embodiment of the present invention, Figure 9 (b) is a 30W ammonia plasma according to an embodiment of the present invention A semiconductor device including a plasma passivation film formed by using, FIG. 9 (c) shows the capacitance-voltage characteristics of a semiconductor device including a plasma passivation film formed by using 50W ammonia plasma. Each figure includes capacitance-voltage characteristics measured by setting the operating frequency of the semiconductor device to 1 kHz, 10 kHz, 100 kHz, and 1 MHz.

인버전 영역(inversion region)에서 주파수대 별로 그래프의 퍼짐 현상(frequency dispersion)은 암모니아 플라즈마 패시베이션 처리를 한 도 9의 (b) 및 (c)의 반도체 소자에서 플라즈마 패시베이션 처리를 하지 않은 도 9의 (a)와 비교하여 상당히 개선됨을 알 수 있다. 즉, 플라즈마 패시베이션 막을 포함하는 반도체 소자는 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자 보다 동작 주파수에 따른 영향을 적게 받는 것을 확인할 수 있다. 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자에서 발생하는 넓은 범위의 주파수 퍼짐 현상은 플라즈마 패시베이션 막을 포함하는 반도체 소자에서 보다 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자의 기판과 절연층사이에서 발생하는 계면 트랩이 더 많이 존재함을 의미한다. 즉, 암모니아 플라즈마 패시베이션 막은 계면 트랩의 수를 감소시켰다. The frequency dispersion of the graphs for each frequency band in the inversion region is shown in FIGS. 9 (a) and 9 (a) without plasma passivation treatment in the semiconductor devices of FIGS. 9 (b) and 9 (c). ). That is, it can be seen that the semiconductor device including the plasma passivation film is less affected by the operating frequency than the semiconductor device not including the plasma passivation film. In a wide range of frequency spreading phenomenon occurring in a semiconductor device not including a plasma passivation film, there are more interface traps generated between a substrate and an insulating layer of a semiconductor device not including a plasma passivation film than in a semiconductor device including a plasma passivation film. Means That is, the ammonia plasma passivation film reduced the number of interfacial traps.

도 10는 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 누설 전류를 측정한 결과를 나타낸 도면이다. 10 is a view showing a result of measuring a leakage current of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 10를 참조하면, 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자, 30W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자 및 50W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자의 인가 바이어스 전압에 따른 누설 전류가 도시되어 있다. 암모니아 플라즈마 패시베이션 처리된 반도체 소자는 플라즈마 패시베이션 처리를 하지 않은 반도체 소자와 비교하여 낮은 누설 전류를 가짐을 확인할 수 있다. 암모니아 플라즈마 패시베이션 처리된 반도체 소자간에는 암모니아 플라즈마의 전력이 30W일때가 50W일때보다 훨씬 낮은 누설 전류 밀도(Jg = 7 × 10?9 A/cm2 at Vg = ?2 V)를 가짐을 확인할 수 있다. 또한, 암모니아 플라즈마 패시베이션 처리된 반도체 소자는 플라즈마 패시베이션 처리를 하지 않은 반도체 소자 보다 낮은 누설 전류 값을 갖는다. 이는 암모니아 플라즈마 패시베이션 막이 기판과 절연층 계면에서 발생하는 계면 트랩의 생성을 효과적으로 억제함을 암시한다. 30W의 암모니아 플라즈마를 이용한 반도체 소자와 50W의 암모니아 플라즈마를 이용한 반도체 소자간에는 전압 인가 스트레스 유도 누설 전류에서 작은 증가를 보인다. Referring to FIG. 10, an applied bias voltage of a semiconductor device not including a plasma passivation film, a semiconductor device including a plasma passivation film formed using a 30W ammonia plasma, and a semiconductor device including a plasma passivation film formed using a 50W ammonia plasma The leakage current according to is shown. It can be seen that the ammonia plasma passivation-treated semiconductor device has a low leakage current as compared to a semiconductor device without plasma passivation. It can be seen that the ammonia plasma passivation-treated semiconductor devices have a much lower leakage current density (Jg = 7 × 10 ? 9 A / cm 2 at Vg =? 2 V) when the power of the ammonia plasma is 30 W and 50 W. In addition, a semiconductor device subjected to ammonia plasma passivation has a lower leakage current value than a semiconductor device not subjected to plasma passivation. This suggests that the ammonia plasma passivation film effectively suppresses the formation of interfacial traps occurring at the interface between the substrate and the insulating layer. Between the semiconductor device using a 30W ammonia plasma and the semiconductor device using a 50W ammonia plasma, there is a small increase in voltage applied stress induced leakage current.

도 11은 본 발명의 일 실시예에 따른 반도체 제조 장치에 의해 생성된 반도체 소자의 Dit 수치를 나타낸 도면이다. 11 is a view showing a Dit value of a semiconductor device generated by a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 11을 참조하면, 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자, 30W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자 및 50W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자의 Dit(Density of Interface Trap) 수치가 도시되어 있다. 암모니아 플라즈마 패시베이션 막을 포함하는 반도체 소자들이 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자보다 낮은 값의 Dit를 가지며, 특히, 암모니아 플라즈마 패시베이션 막을 포함하는 반도체 소자 중 30W의 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막을 포함하는 반도체 소자가 플라즈마 패시베이션 막을 포함하지 않는 반도체 소자 보다 훨씬 낮은 값의 Dit를 가진다. 30W 암모니아 플라즈마를 이용하여 생성된 플라즈마 패시베이션 막을 포함하는 반도체 소자에서 관찰된 최소 Dit 값은 약 1.4 × 1013 eV?1/cm2이다. 즉, 암모니아 플라즈마를 이용하여 형성된 플라즈마 패시베이션 막은 HfAlO 절연층과 In0 .53Ga0 .47As 의 기판사이의 계면의 품질을 향상 시킴을 의미한다. Referring to FIG. 11, Dit (Density) of a semiconductor device not including a plasma passivation film, a semiconductor device including a plasma passivation film formed using a 30W ammonia plasma, and a semiconductor device including a plasma passivation film formed using a 50W ammonia plasma of Interface Trap) values are shown. Semiconductor devices including an ammonia plasma passivation film have a lower value of Dit than semiconductor devices that do not include a plasma passivation film, and in particular, semiconductors comprising a plasma passivation film formed using 30W ammonia plasma among semiconductor devices including an ammonia plasma passivation film The device has a much lower value of Dit than a semiconductor device that does not contain a plasma passivation film. The minimum Dit value observed in a semiconductor device including a plasma passivation film generated using 30W ammonia plasma is about 1.4 × 10 13 eV ? 1 / cm 2 . That is, it means to improve the quality of the interface between the plasma and the passivation film HfAlO insulating layer In 0 .53 Ga 0 .47 As the substrate formed with the ammonia plasma Sikkim.

이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, the present invention has been focused on the embodiments. Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in terms of explanation, not limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the equivalent range should be interpreted as being included in the present invention.

1100 : 세척 공정 챔버
1200 : PEALD 공정 챔버
1300 : 열 ALD 공정 챔버
1400 : 이송 챔버
1500 : 웨이퍼 어라이너
1600 : 로드록 챔버 A
1700 : 웨이퍼 쿨러
1800 : 로드록 챔버 B1100: cleaning process chamber
1200: PEALD process chamber
1300: Thermal ALD process chamber
1400: transfer chamber
1500: wafer aligner
1600: Loadlock chamber A
1700: wafer cooler
1800: Load lock chamber B

Claims (8)

반도체 제조장치에 있어서,
상기 반도체 제조장치는
증기 세척 방식을 이용하여 기판을 세척하는 세척 공정 챔버;
원자층 증착법을 이용하여 상기 기판 상부에 플라즈마 패시베이션 막을 형성하는 PEALD 공정 챔버;
상기 플라즈마 패시베이션 막 상부에 절연층을 형성하는 열 ALD 공정 챔버; 및
상기 세척 공정 챔버, PEALD 공정 챔버, 및 열 ALD 공정 챔버와 각각 일측변과 접하도록 형성되어 상기 기판을 연속해서 진공상태에서 in-situ로 세척 공정 챔버에서, PEALD 공정 챔버 및 열 ALD 공정 챔버로 이송시키는 이송챔버를 포함하고
상기 세척공정챔버는 상기 기판을 HCL 또는 암모니아수(NH4OH) 와 초순수(Deionized Water)를 일정 비율로 섞은 용액으로 1~2분 동안 세척을 실시하고, 이후 연속적으로 (NH4)2S용액에서 10~30분간 세척을 실시하고,
상기 PEALD 공정 챔버는 상기 세척 공정 챔버에서 세척 공정이 완료된 기판을 기판 홀더에 로딩을 한 후, 30초간 N2로 챔버를 퍼지시킨 다음, NH3 가스를 분당 100cc로 샤워 헤드를 통하여 챔버 내부로 주입한 후, Ar, H₂, N₂, O₂, N₂O 및 NH₃ 중 적어도 하나 또는 그 조합의 가스를 10~200sccm의 가스 플로우를 이용하여, 0.1~1.0 Torr의 압력 및 섭씨 10~400도의 온도에서 상기 플라즈마 패시베이션 막을 형성하는 것을 특징으로 하며,
상기 열 ALD 공정 챔버는 Ar, N₂, TEMAH(tetrakis[ethylmethylamino]hafnium), TMA(trimethylauminum), H2O 중 적어도 하나 또는 그 조합을 이용하되, 100~500 mTorr의 압력 및 섭씨 200~400도의 온도에서 상기 TEMAH를 펄스 형태로 공급하여 성장시킨 HfO2 절연막과 상기 TMA를 펄스 형태로 공급하여 성장시킨 Al2O3 절연막을 스택(Stack) 형태로 반복시켜 HfAlO 절연막을 형성하는 것을 특징으로 하는 반도체 제조 장치.
In the semiconductor manufacturing apparatus,
The semiconductor manufacturing apparatus
A cleaning process chamber for cleaning the substrate using a steam cleaning method;
A PEALD process chamber for forming a plasma passivation film on the substrate using an atomic layer deposition method;
A thermal ALD process chamber forming an insulating layer on the plasma passivation film; And
The cleaning process chamber, the PEALD process chamber, and the thermal ALD process chamber are formed to contact one side, respectively, and the substrate is continuously transferred in-situ in a vacuum to the PEALD process chamber and the thermal ALD process chamber. And the transfer chamber
The washing process chamber is washed with a solution of HCL or ammonia water (NH4OH) and deionized water in a certain ratio for 1 to 2 minutes, and subsequently 10 to 30 minutes in (NH4) 2S solution. Wash it,
The PEALD process chamber loads the substrate on which the cleaning process has been completed in the cleaning process chamber into the substrate holder, purges the chamber with N 2 for 30 seconds, and then injects NH 3 gas into the chamber through the shower head at 100 cc per minute. After that, the gas of at least one of Ar, H₂, N₂, O₂, N₂O, and NH₃ or a combination thereof is subjected to the plasma passivation at a pressure of 0.1 to 1.0 Torr and a temperature of 10 to 400 degrees Celsius using a gas flow of 10 to 200 sccm. Characterized by forming a film,
The thermal ALD process chamber uses at least one of Ar, N₂, TEMAH (tetrakis [ethylmethylamino] hafnium), TMA (trimethylauminum), H 2 O, or a combination thereof, a pressure of 100 to 500 mTorr and a temperature of 200 to 400 degrees Celsius A semiconductor manufacturing apparatus characterized by forming the HfAlO insulating film by repeating the HfO2 insulating film grown by supplying the TEMAH in pulse form and the Al 2 O 3 insulating film grown by supplying the TMA in pulse form in a stack form. .
삭제delete 삭제delete 제1항에 있어서,
상기 PEALD 공정 챔버는,
DC 플라즈마, AC 플라즈마, RF 플라즈마, ICP 플라즈마 및 초고밀도 플라즈마 중에서 적어도 하나를 이용하는 것을 특징으로 하는 반도체 제조 장치.



According to claim 1,
The PEALD process chamber,
A semiconductor manufacturing apparatus characterized by using at least one of DC plasma, AC plasma, RF plasma, ICP plasma and ultra-high density plasma.



삭제delete 삭제delete 삭제delete 삭제delete
KR1020160047610A 2016-04-19 2016-04-19 apparatus for producing semiconductor KR102092120B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160047610A KR102092120B1 (en) 2016-04-19 2016-04-19 apparatus for producing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160047610A KR102092120B1 (en) 2016-04-19 2016-04-19 apparatus for producing semiconductor

Publications (2)

Publication Number Publication Date
KR20170119779A KR20170119779A (en) 2017-10-30
KR102092120B1 true KR102092120B1 (en) 2020-03-24

Family

ID=60301194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047610A KR102092120B1 (en) 2016-04-19 2016-04-19 apparatus for producing semiconductor

Country Status (1)

Country Link
KR (1) KR102092120B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562961A (en) * 1991-08-30 1993-03-12 Sharp Corp Wafer cleaning method
KR101475996B1 (en) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 Insulator, capacitor with the same and fabricating method thereof, and method for fabricating semiconductor device
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill

Also Published As

Publication number Publication date
KR20170119779A (en) 2017-10-30

Similar Documents

Publication Publication Date Title
US10410943B2 (en) Method for passivating a surface of a semiconductor and related systems
US9911676B2 (en) System and method for gas-phase passivation of a semiconductor surface
US9905492B2 (en) System and method for gas-phase passivation of a semiconductor surface
KR102658746B1 (en) Methods for improving the performance of hafnium oxide-based ferroelectric materials using plasma and/or heat treatment
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US8440268B2 (en) Method and apparatus for growing plasma atomic layer
US10134585B2 (en) Low temperature atomic layer deposition of oxides on compound semiconductors
CN102005380A (en) Method for depositing AlN (Aluminum Nitride)/high-k grid medium double-layer structure by adopting atom layer
Breeden et al. Al2O3/Si0. 7Ge0. 3 (001) & HfO2/Si0. 7Ge0. 3 (001) interface trap state reduction via in-situ N2/H2 RF downstream plasma passivation
CN116254518B (en) Preparation method of silicon nitride film
US20130280918A1 (en) Methods and apparatus for forming silicon passivation layers on germanium or iii-v semiconductor devices
KR102092120B1 (en) apparatus for producing semiconductor
KR102046163B1 (en) Method of fabricating semiconductor device
KR20230015472A (en) System and Method for gas-phase passivation of a semiconductor surface
KR102162902B1 (en) Semiconductor device and method for fabricating the same
Jia et al. Properties of LaAlO3 thin film on GaAs (1 0 0) treated by in situ NH3 plasma
Choi et al. Effect of NH 3 plasma passivation on the electrical characteristics of a nanolaminated ALD HfAlO on InGaAs MOS capacitor
US20230360905A1 (en) Method of forming a silicon comprising layer
KR20220078622A (en) Method and apparatus for processing a surface of a semiconductor substrate
KR100702027B1 (en) Semiconductor device and method for manufacturing semiconductor device
Sun et al. The effect of in-situ ozone annealing per cycle on Al 2 O 3 gate dielectric deposited by atomic layer deposition using TMA and H 2 O for InGaAs MOS capacitor
KR20160063567A (en) Method of forming thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant