KR102091842B1 - 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR102091842B1
KR102091842B1 KR1020130089415A KR20130089415A KR102091842B1 KR 102091842 B1 KR102091842 B1 KR 102091842B1 KR 1020130089415 A KR1020130089415 A KR 1020130089415A KR 20130089415 A KR20130089415 A KR 20130089415A KR 102091842 B1 KR102091842 B1 KR 102091842B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
conductivity type
light emitting
Prior art date
Application number
KR1020130089415A
Other languages
English (en)
Other versions
KR20150014136A (ko
Inventor
채종현
이준섭
서대웅
강민우
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130089415A priority Critical patent/KR102091842B1/ko
Priority to PCT/KR2014/006904 priority patent/WO2015016561A1/en
Publication of KR20150014136A publication Critical patent/KR20150014136A/ko
Priority to US14/848,232 priority patent/US9640719B2/en
Priority to US14/848,242 priority patent/US9520534B2/en
Priority to US14/985,162 priority patent/US9847457B2/en
Priority to US15/838,264 priority patent/US10573785B2/en
Priority to US16/782,969 priority patent/US10784406B2/en
Application granted granted Critical
Publication of KR102091842B1 publication Critical patent/KR102091842B1/ko
Priority to US17/024,167 priority patent/US10950755B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는, 제1 도전형 반도체층; 제2 도전형 반도체층; 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층; 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드 영역; 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드 영역; 및 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부 사이에 형성된 스파크 갭(spark gap)을 포함한다. 상기 스파크 갭에 의해 정전 보호 기능을 달성할 수 있다.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 신뢰성이 향상된 발광 다이오드 및 그것에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.
질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극 패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.
한편, P-전극 패드에 의한 광 손실을 방지하고 방열 효율을 높이기 위해 플립칩 구조의 발광 다이오드가 사용되고 있으며, 대면적 플립칩 구조의 발광 다이오드에서 전류 분산을 돕기 위한 다양한 전극 구조가 제안되고 있다(US6,486,499 참조). 예컨대, P형 반도체층 상에 반사 전극을 형성하고, P형 반도체층과 활성층을 식각하여 노출된 N형 반도체층 상에 전류 분산을 위한 연장부들을 형성하고 있다.
P형 반도체층 상에 형성된 반사 전극은 활성층에서 생성된 광을 반사시켜 광 추출 효율을 향상시키며 또한 P형 반도체층 내의 전류 분산을 돕는다. 한편, N형 반도체층에 접속된 연장부들은 N형 반도체층 내의 전류 분산을 도와 넓은 활성 영역에서 고르게 광을 생성하도록 한다. 특히, 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에 있어서, P형 반도체층 내의 전류분산과 함께 N형 반도체층 내의 전류 분산이 요구된다.
그러나 종래 기술은 선형의 연장부들을 사용함에 따라 연장부들의 저항이 커서 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생된다.
한편, 발광 다이오드는 최종 제품에 사용될 때, 발광 다이오드 모듈로 모듈화된다. 발광 다이오드 모듈은 일반적으로 인쇄회로보드와 상기 인쇄회로보드 상에 장착된 발광 다이오드 패키지를 포함하며, 발광 다이오드는 칩 형태로 발광 다이오드 패키지 내에 실장된다. 종래의 발광 다이오드 칩은 실버 페이스트 또는 AuSn 솔더를 이용하여 서브마운트나 리드프레임 또는 리드 전극 등에 실장되어 패키징되며, 그 후 발광 다이오드 패키지가 인쇄회로보드 등에 솔더 페이스트를 통해 실장된다. 이에 따라, 발광 다이오드 칩 상의 패드들은 솔더 페이스트로부터 멀리 떨어져 위치하며, 상대적으로 안정한 실버 페이스트나 AuSn 등 접착 재료을 통해 접착된다.
그런데, 최근 발광 다이오드의 패드들을 직접 인쇄회로보드 등에 솔더 페이스트를 이용하여 접착시켜 발광 다이오드 모듈을 제조하는 기술이 연구되고 있다. 예컨대, 발광 다이오드 칩을 패키징화하지 않고 직접 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작하거나, 또는 소위 웨이퍼 레벨 발광 다이오드 패키지를 제작하고 이 패키지를 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작할 수 있다. 이들의 경우, 패드들이 직접 솔더 페이스트에 접하기 때문에, 솔더 페이스트 내의 주석(Sn) 등의 금속 원소가 패드들을 통해 발광 다이오드 내로 확산하고 이에 따라 발광 다이오드 내에서 전기적 단락이 발생되어 소자 불량이 초래될 수 있다.
한편, 질화갈륨 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 사파이어 기판 상에 에피택셜 성장된다. 그러나 사파이어 기판 상에 성장된 에피층들은 V-피트, 실전위(threading dislocation) 등의 많은 결정 결함을 내포하고 있다. 외부에서 고전압의 정전기가 인가될 때, 전류가 에피층 내의 결정결함에 집중되어 다이오드의 항복(Breakdown)이 쉽게 발생된다.
정전기인 ESD(Electrostatic Discharge), 스위치에서 발생하는 스파크인 EFT(Electrical Fast Transient), 공기 중의 낙뢰인 라이트닝 서지(Lightning Surge)에 대해 LED의 신뢰성을 확보하는 일은 매우 중요하다.
일반적으로, 발광 다이오드를 패키징할 때, 정전 방전을 방지하기 위해 사용되는 제너 다이오드는 값이 비싸고, 제너 다이오드를 실장하는 공정들의 추가로 인해 발광 다이오드 패키징 공정수 및 제조 비용이 증가된다. 더욱이, 제너 다이오드가 LED 패키지 내에서 발광 다이오드 근처에 실장되므로, 제너 다이오드에 의한 광 흡수에 기인하여 패키지의 발광 효율이 낮아지며, 이에 따라 LED 패키지의 수율이 떨어진다.
미국등록특허 US6,486,499호
본 발명이 해결하고자 하는 과제는, 정전 방전 보호 기능을 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있어 솔더 페이스트를 이용하여 인쇄회로보드 등에 직접 실장할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전류 분산 성능을 개선한 발광 다이오드를 제공하는 것이다.
본 발명의 다른 특징 및 장점들은 이하의 설명에 의해 명확하게 이해될 수 있을 것이다.
본 발명의 일 태양에 따른 발광 다이오드는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드 영역; 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드 영역; 및 상기 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 상기 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부 사이에 형성된 스파크 갭(spark gap)을 포함한다. 상기 스파크 갭에 의해 정전 보호 기능을 달성할 수 있다.
상기 발광 다이오드는 상기 제2 도전형 반도체층을 덮는 상부 절연층을 더 포함할 수 있다. 또한, 상기 상부 절연층은 상기 스파크 갭을 노출하는 개구부를 포함할 수 있다. 상기 스파크 갭이 외부에 노출됨에 따라, 에어(air)를 통한 전기 스파크를 통해 정전기를 방전할 수 있다.
상기 발광 다이오드는, 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함할 수 있다. 상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함한다. 한편, 상기 제1 전극 패드 영역은 상기 메사 측에서 상기 제1 도전형 반도체층에 전기적으로 접속할 수 있다.
또한, 상기 발광 다이오드는, 상기 메사 상에 위치하는 반사 전극 구조체; 및 상기 메사 및 상기 제1 도전형 반도체층을 덮되, 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 전기적으로 접속하고, 상기 반사 전극 구조체 및 메사로부터 절연된 전류 분산층을 더 포함할 수 있다. 나아가, 상기 상부 절연층은 상기 전류 분산층을 덮으며, 상기 제1 선단부는 상기 전류 분산층의 일부일 수 있다.
더욱이, 상기 발광 다이오드는, 상기 전류 분산층의 개구부 내에서 상기 반사 전극 구조체 상에 위치하는 확산 방지 보강층을 더 포함할 수 있다. 나아가, 상기 제2 선단부는 상기 확산 방지 보강층의 일부일 수 있다. 또한, 상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성될 수 있다.
한편, 상기 상부 절연층은 상기 전류 분산층을 노출시켜 상기 제1 전극 패드 영역을 한정하는 제1 개구부와 상기 확산 방지 보강층을 노출시켜 상기 제2 전극 패드 영역을 한정하는 제2 개구부를 가질 수 있다.
또한, 상기 발광 다이오드는, 상기 메사와 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 메사로부터 절연시키는 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 가진다.
한편, 상기 스파크 갭은 상기 제1 전극 패드 영역과 상기 제2 전극 패드 영역 사이에 위치할 수 있다. 상기 스파크 갭은 제1 전극 패드 영역과 제2 전극 패드 영역 사이에 정전기와 같은 고전압이 인가되었을 때, 전기 스파크가 발생된다. 이를 위해, 상기 제1 선단부와 제2 선단부의 사이는 다른 부분들에 비해 상대적으로 더 가까울 수 있다. 또한, 상기 제1 선단부 및 제2 선단부는 반원형 또는 각진 형상을 갖고 서로 마주볼 수 있다.
본 발명의 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고; 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층 상에 메사를 형성하고; 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극 패드 영역 및 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극 패드 영역을 형성하는 것을 포함한다. 나아가, 상기 발광 다이오드는 상기 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 상기 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부에 의해 스파크 갭이 형성된다.
상기 방법은, 상기 제2 도전형 반도체층 상에 반사 전극 구조체를 형성하고;
상기 메사 및 상기 제1 도전형 반도체층을 덮되, 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고, 상기 메사로부터 절연된 전류 분산층을 형성하는 것을 더 포함할 수 있다.
상기 전류 분산층에 의해 제1 도전형 반도체층 내에 전류를 고르게 분산시킬 수 있다. 한편, 상기 제1 선단부는 상기 전류 분산층의 일부일 수 있다.
상기 방법은, 상기 반사 전극 구조체 상에 확산 방지 보강층을 형성하는 것을 더 포함할 수 있다. 상기 확산 방지 보강층은 상기 전류 분산층과 함께 형성될 수 있으며, 상기 제2 선단부는 상기 확산 방지 보강층의 일부일 수 있다. 따라서, 전류 분산층, 확산 방지 보강층과 함께 제1 및 제2 선단부들이 동일 공정으로 함께 형성될 수 있다.
상기 방법은, 상기 전류 분산층을 덮는 상부 절연층을 형성하는 것을 더 포함할 수 있다. 상기 상부 절연층은 상기 전류 분산층을 노출시켜 제1 전극 패드 영역을 한정하는 제1 개구부와 상기 확산 방지 보강층을 노출시켜 제2 전극 패드 영역을 한정하는 제2 개구부를 가질 수 있다.
또한, 상기 상부 절연층은 상기 제1 선단부 및 제2 선단부를 노출하는 개구부를 더 포함할 수 있다. 상기 개구부는 상기 제1 및 제2 개구부들로부터 떨어져 위치한다.
한편, 상기 방법은, 상기 전류 분산층을 형성하기 전에, 상기 메사 및 상기 제1 도전형 반도체층을 덮는 하부 절연층을 형성하는 것을 더 포함할 수 있다. 상기 하부 절연층은 상기 반사 전극 구조체 및 상기 제1 도전형 반도체층을 노출시키는 개구부들을 가진다.
상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함할 수 있다.
상기 방법은, 상기 제1 전극 패드 영역 및 상기 제2 전극 패드 영역 상에 도금 기술을 이용하여 Sn 확산 방지 도금층을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 스파크 갭을 이용하여 정전기 등으로부터 발광 다이오드를 보호할 수 있다. 나아가, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있는 발광 다이오드 및 그것을 제조하는 방법이 제공될 수 있다. 또한, 전류 분산 성능이 개선된 발광 다이오드, 특히 플립칩형 발광 다이오드가 제공될 수 있다. 이에 더하여, 전류 분산층을 이용하여 발광 다이오드의 반사율을 개선할 수 있으며, 따라서 광 추출 효율이 향상된 발광 다이오드가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 9의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 (c)는 절취선 B-B를 따라 취해진 단면도를 나타낸다.
도 11 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 (c)는 절취선 B-B를 따라 취해진 단면도를 나타낸다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드가 실장된 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 발광 다이오드 모듈은 패드들(53a, 53b)을 갖는 인쇄회로보드(51) 및 솔더 페이스트(55)를 통해 인쇄회로보드(51)에 접착된 발광 다이오드(100)를 포함한다.
인쇄회로보드는 인쇄회로가 형성된 기판으로서, 발광 다이오드 모듈을 제공하기 위한 기판이면 특별히 한정되지 않는다.
한편, 종래에는 리드 프레임이나 리드 전극들이 형성된 인쇄회로기판에 발광 다이오드가 실장되고, 이러한 발광 다이오드가 실장된 패키지가 인쇄회로보드 상에 실장되어 왔다. 그러나, 본 실시예에서는 발광 다이오드(100)가 직접 솔더 페이스트(55)를 통해 인쇄회로보드(51) 상에 실장되어 있다.
발광 다이오드(100)는 플립칩 형태로 뒤집어져서 인쇄회로보드 상에 실장된다. 발광 다이오드(100)는 인쇄회로보드에 실장되기 위해 제1 전극 패드 영역(43a) 및 제2 전극 패드 영역(43b)을 가진다. 이들 제1 및 제2 전극 패드 영역들(43a, 43b)은 발광 다이오드(100)의 일면에서 리세스되어 위치할 수 있다.
한편, 발광 다이오드(100)의 하면, 즉 제1 및 제2 전극 패드 영역들(43a, 43b)에 대향하는 면은 파장변환기(45)로 덮일 수 있다. 파장변환기(45)는 발광 다이오드(100)의 하면뿐만 아니라 측면을 덮을 수 있다.
도 1은 설명의 편의를 위해 개략적으로 도시된 것이며, 후술하는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조 및 각 구성요소들이 더욱 명확하게 이해될 것이다. 더욱이, 본 발명의 실시예들에 따른 발광 다이오드는 인쇄회로보드에 직접 실장되는 것에 반드시 한정되는 것은 아니다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 9의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 (c)는 절취선 B-B를 따라 취해진 단면도를 나타낸다.
우선, 도 2을 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 상기 기판(100)은 질화가륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다.
제1 도전형 반도체층은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
한편, 제2 도전형 반도체층(27) 상에 예비 산화층(29)이 형성될 수 있다. 예비 산화층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있다.
이어서, 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)은 반사전극 구조체를 형성하기 위한 개구부(30a)를 갖도록 패터닝된다. 상기 개구부(30a)는, 도 2(a) 및 도 2(b)에 도시된 바와 같이, 입구의 폭보다 바닥부의 폭이 넓도록 형성된다. 네거티브 타입의 포토레지스트를 사용함으로써 위와 같은 형상의 개구부(30a)를 갖는 포토레지스트 패턴(30)을 용이하게 형성할 수 있다.
도 3을 참조하면, 포토레지스트 패턴(30)을 식각마스크로 사용하여 예비 산화층(29)을 식각한다. 예비 산화층(29)은 습식 식각 기술을 이용하여 식각될 수 있다. 이에 따라, 포토레지스트 패턴(30)의 개구부(30a) 내의 예비 산화층(29)이 식각되어 제2 도전형 반도체층(27)을 노출시키는 예비 산화층(29)의 개구부들(29a)이 형성된다. 개구부들(29a)은 대체로 포토레지스트 패턴(30)의 개구부(30a)의 바닥부 면적과 유사하거나 그보다 넓은 면적을 갖는다.
도 4를 참조하면, 이어서, 리프트 오프 기술을 이용하여 반사 전극 구조체(35)가 형성된다. 반사 전극 구조체(35)는 반사 금속부(31), 캐핑 금속부(32) 및 산화 방지 금속부(33)를 포함할 수 있다. 반사 금속부(31)는 반사층을 포함하며, 상기 캐핑 금속부(32)와의 사이에 응력 완화층을 포함할 수 있다. 응력 완환층은 반사 금속부(31)와 캐핑 금속부(32)의 열팽창 계수 차이에 의한 응력을 완화한다.
반사 금속부(31)는, 예컨대, Ni/Ag/Ni/Au로 형성될 수 있으며, 전체 두께가 약 1600Å일 수 있다. 반사 금속부(31)는 도시한 바와 같이 측면이 경사지게, 즉, 바닥부가 상대적으로 더 넓은 형상을 갖도록 형성된다. 이러한 반사 금속부(31)는 전자-빔 증발법을 이용하여 형성될 수 있다.
한편, 캐핑 금속부(32)는 반사 금속부(31)의 상면 및 측면을 덮어 반사 금속부(31)를 보호한다. 캐핑 금속부(32)는 스퍼터링 기술을 이용하여 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다. 캐핑 금속부(32)는 Ni, Pt, Ti, 또는 Cr을 포함할 수 있으며, 예컨대 약 5쌍의 Ni/Pt 또는 약 5쌍의 Ni/Ti를 증착하여 형성될 수 있다. 이와 달리, 상기 캐핑 금속부(32)는 TiW, W, 또는 Mo을 포함할 수 있다.
응력 완화층은 반사층과 캐핑 금속부(32)의 금속 물질에 따라 다양하게 선택될 수 있다. 예컨대, 상기 반사층이 Al 또는 Al합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사층이 Al 또는 Al합금이고, 캐핑 금속부(32)가 Cr, Pt, Rh, Pd 또는 Ni인 경우, 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 Cr 또는 Ni인 경우, 응력 완화층은 Cu, Cr, Rh, Pd, TiW, Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 산화 방지 금속부(33)는 캐핑 금속부(32)의 산화를 방지하기 위해 Au를 포함하며, 예컨대 Au/Ni 또는 Au/Ti로 형성될 수 있다. Ti는 SiO2와 같은 산화층의 접착력이 양호하므로 선호된다. 산화 방지 금속부(33) 또한 스퍼터링 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다.
상기 반사 전극 구조체(35)가 증착된 후, 포토레지스트 패턴(30)이 제거됨으로써 도 4에 도시한 바와 같이 제2 도전형 반도체층(27) 상에 반사 전극 구조체(35)가 남게 된다.
상기 반사 전극 구조체(35)의 형상은 도시한 바와 같이 분지부(35b)와 연결부(35a)를 포함할 수 있다. 상기 분지부들(35b)은 기다란 형상을 가질 수 있으며 서로 평행할 수 있다. 한편, 연결부(35a)는 분지부들(35b)을 서로 연결한다. 그러나, 반사 전극 구조체(35)는 특정 형상에 한정되는 것은 아니며, 다양한 형상으로 변형될 수 있다.
도 5를 참조하면, 상기 제1 도전형 반도체층(21) 상에 메사(M)가 형성된다. 메사(M)는 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 상기 메사(M) 상에 반사 전극 구조체(35)가 위치한다.
상기 메사(M)는 제1 도전형 반도체층(23)이 노출되도록 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝함으로써 형성될 수 있다. 상기 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.
메사(M)는 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상의 분지부(Mb)와 이들 분지부를 연결하는 연결부(Ma)를 가질 수 있다. 이러한 형상에 의해 제1 도전형 반도체층(23)에서 전류가 고르게 분산될 수 있는 발광 다이오드를 제공할 수 있다. 다만, 메사(M)는 특정 형상으로 한정되는 것은 아니며, 그 형상은 다양하게 변형될 수 있다. 한편, 상기 반사 전극 구조체(35)는 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.
상기 제2 도전형 반도체층(27) 및 활성층(25)을 식각하는 동안, 그 위에 잔존하는 예비 산화층(29) 또한 부분적으로 식각되어 제거된다. 한편, 메사(M) 상에서 반사 전극 구조체(35)의 가장자리 근처에 예비 산화층(29)이 잔류할 수 있으나, 이 예비 산화층(29)은 습식 식각 공정 등을 통해 제거될 수도 있다. 또는, 메사들(M)을 형성하기 전에 예비 산화층(29)이 미리 제거될 수도 있다.
도 6을 참조하면, 상기 메사(M)가 형성된 후, 메사(M) 및 제1 도전형 반도체층을 덮도록 하부 절연층(37)이 형성된다. 상기 하부 절연층(37)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 상기 하부 절연층(37)은 예컨대 4000~12000Å의 두께로 형성될 수 있다. 상기 하부 절연층(37)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(37)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
이어서, 하부 절연층(37) 및 제1 도전형 반도체층(23)을 레이저 스크라이빙 기술을 이용하여 칩 단위로 분리하는 분리 영역(23h)이 형성된다. 레이저 스크라이빙에 의해 기판(21) 상면에도 홈이 형성될 수 있다. 이에 따라, 제1 도전형 반도체층(23)의 가장자리 근처에서 기판(21)이 노출된다.
레이저 스크라이빙 기술을 이용하여 제1 도전형 반도체층(23)을 칩 단위로 분리하기 때문에 분리 공정을 위한 별도의 포토 마스크를 생략할 수 있다. 그러나, 본 발명은 레이저 스크라이빙 기술을 이용한 분리 공정에 한정되는 것은 아니며, 통상적인 사진 및 식각 기술을 이용하여 상기 하부 절연층(37)을 형성하기 전 또는 후에 제1 도전형 반도체층(23)을 분리할 수도 있다.
상기 메사(M)는 도 6에 도시한 바와 같이 제1 도전형 반도체층(23)의 상부 영역 내부에 한정되어 위치하도록 형성될 수 있다. 즉, 메사(M)가 제1 도전형 반도체층(23)의 상부 영역 상에 아일랜드 형태로 위치할 수 있다.
도 7을 참조하면, 이어서 하부 절연층(37)을 패터닝하여 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(37a, 37b)을 형성한다. 예컨대, 하부 절연층(37)은 제1 도전형 반도체층(23)을 노출시키는 개구부들(37b)과 반사 전극 구조체(35)를 노출시키는 개구부들(37a)을 가질 수 있다.
개구부들(37a)은 메사(M) 상부에 한정되어 위치하며, 특히 메사(M)의 연결부 상에 위치할 수 있다. 한편, 개구부들(37b)은 메사(M)의 분지부(Mb)들 사이의 영역 및 기판(21) 가장자리 근처에 위치할 수 있으며, 메사(M)의 분지부(Mb)를 따라 연장하는 기다란 형상을 가질 수 있다.
도 8을 참조하면, 상기 하부 절연층(37) 상에 전류 분산층(39)이 형성된다. 상기 전류 분산층(39)은 메사(M) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(39)은 메사(M) 상부 영역 내에 위치하고 상기 반사 전극 구조체(35)를 노출시키는 개구부(39a)를 갖는다. 전류 분산층(39)은 하부 절연층(37)의 개구부들(37b)을 통해 상기 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 한편, 전류 분산층(39)은 하부 절연층(37)에 의해 메사(M) 및 반사 전극들(35)로부터 절연된다.
전류 분산층(39)의 개구부(39a)는 전류 분산층(39)이 반사 전극 구조체들(35)에 접속하는 것을 방지하도록 하부 절연층(37)의 개구부(37a)보다 더 넓은 면적을 갖는다. 따라서, 상기 개구부(39a)의 측벽은 하부 절연층(37) 상에 위치한다.
전류 분산층(39)은 개구부들(39a)을 제외한 기판(21)의 거의 전 영역 상부에 형성된다. 따라서, 상기 전류 분산층(39)을 통해 전류가 쉽게 분산될 수 있다.
상기 전류 분산층(39)은 오믹 콘택층, 금속 반사층, 확산 방지층 및 산화방지층을 포함할 수 있다. 상기 오믹 콘택층에 의해 상기 전류 분산층이 제1 도전형 반도체층에 오믹 콘택할 수 있다. 예를 들어, 오믹 콘택층으로 Ti, Cr, Ni 등이 사용될 수 있다. 한편, 상기 금속 반사층은 전류 분산층으로 입사된 광을 반사시켜 발광 다이오드의 반사율을 증가시킨다. 금속 반사층으로는 Al이 사용될 수 있다. 또한, 확산 방지층은 금속 원자의 확산을 방지하여 금속 반사층을 보호한다. 특히, 확산 방지층은 Sn과 같은 솔더 페이스트 내의 금속 원자의 확산을 방지할 수 있다. 확산 방지층은 Cr, Ti, Ni, Mo, TiW 또는 W 또는 이들의 조합을 포함할 수 있다. Mo, TiW 및 W은 단층으로 형성될 수 있다. 한편, Cr, Ti, Ni은 쌍으로 형성될 수 있다. 특히, 상기 확산 방지층은 Ti/Ni 또는 Ti/Cr을 적어도 2쌍 포함할 수 있다. 한편, 산화방지층은 확산 방지층의 산화를 방지하기 위해 형성되며, Au를 포함할 수 있다.
상기 전류 분산층의 반사율은 65 내지 75%일 수 있다. 이에 따라, 반사 전극 구조체에 의한 광 반사에 더하여, 전류 분산층에 의한 광 반사를 얻을 수 있으며, 따라서, 메사 측벽 및 제1 도전형 반도체층을 통해 진행하는 광을 반사시킬 수 있다.
상기 전류 분산층은 상기 산화방지층 상에 위치하는 접착층을 더 포함할 수 있다. 접착층은 Ti, Cr, Ni 또는 Ta를 포함할 수 있다. 접착층은 전류 분산층과 상부 절연층의 접착력을 향상시키기 위해 사용될 수 있으며, 생략될 수도 있다.
예를 들어, 상기 전류 분산층(39)은 Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
한편, 전류 분산층(39)을 형성하는 동안 반사 전극 구조체(35) 상에 확산 방지 보강층(40)이 형성된다. 상기 확산 방지 보강층(40)은 전류 분산층(39)과 동일 재료로 동일 공정에 의해 형성될 수 있다. 확산 방지 보강층(40)은 전류 분산층(39)으로부터 이격된다. 확산 방지 보강층(40)은 전류 분산층(39)의 개구부(39a) 내에 위치한다.
한편, 상기 확산 방지 보강층(40)은 그로부터 연장된 선단부(40a)를 가지며, 전류 분산층(39)은 선단부(40a)를 마주보는 선단부(39b)를 가진다. 선단부(40a)는 하부 절연층(37)의 개구부(37a)를 벗어나 하부 절연층(37) 상에 위치할 수 있다. 그러나, 이에 한정되는 것은 아니며, 하부 절연층(37)의 개구부(37a)의 형상이 선단부(40a) 형상과 유사하게 변형되고, 선단부(40a)는 하부 절연층(37)의 개구부(40a) 내에 한정되어 위치할 수도 있다.
한편, 전류 분산층(39)의 선단부(39b)는 하부 절연층(37) 상에 위치하며, 상기 선단부(40a)로부터 이격된다. 선단부(39b)와 선단부(40a)는 스파크 갭(spark gap)을 형성한다. 따라서, 이들 선단부들(39b, 40a)은 정전기와 같은 고전압이 전류 분산층(39)과 확산방지 보강층(40) 사이에 인가될 경우, 전기 스파크가 선단부들(39b, 40a) 사이에서 발생하도록 다른 부분들에 비해 더 가깝거나 각진 형상을 가질 수 있다. 예컨대, 선단부들(39b, 40a)은, 도 8에 도시한 바와 같이, 반원형 형상을 갖거나, 또는 각진 형상을 가지고 서로 마주볼 수 있다.
도 9를 참조하면, 전류 분산층(39) 상에 상부 절연층(41)이 형성된다. 상부 절연층(41)은 전류 분산층(39)을 노출시켜 제1 패드 영역(43a)을 정의하는 개구부(41a)와 함께, 반사 전극 구조체(35)를 노출시켜 제2 패드 영역(43a)을 정의하는 개구부(41b)를 갖는다. 상기 개구부(41a)는 메사(M)의 분지부들(Mb)에 수직한 방향으로 기다란 형상을 가질 수 있다. 한편, 상부 절연층(41)의 개구부(41b)는 전류 분산층(39)의 개구부(39a)에 비해 더 좁은 면적을 갖고, 따라서, 상부 절연층(41)이 개구부(39a) 측벽을 덮을 수 있다.
반사 전극 구조체(35) 상에 확산 방지 보강층(40)이 형성된 경우, 상기 개구부(41b)는 확산 방지 보강층(40)을 노출시킨다. 이 경우, 반사 전극 구조체(35)는 상부 절연층(41) 및 확산 방지 보강층(40)에 의해 밀봉될 수 있다.
나아가, 상기 상부 절연층(41)은 선단부(39b)와 선단부(40a)의 적어도 일부를 노출시키는 개구부(41c)를 가진다. 이에 따라, 선단부(39b)와 선단부(40a) 사이의 스파크 갭이 외부에 노출되며, 따라서, 에어(air)를 통한 전기 스파크에 의해 정전 방전을 일으킬 수 있다.
또한, 상부 절연층(41)은 칩 분리 영역(23h)에도 형성되어 제1 도전형 반도체층(23)의 측면을 덮을 수 있다. 이에 따라, 수분 등이 제1 도전형 반도체층의 상하 계면을 통해 침투되는 것을 방지할 수 있다.
상기 상부 절연층(41)은 솔더 페이스트의 금속 원소들이 확산되는 것을 방지하도록 실리콘 질화막으로 형성되는 것이 바람직하며, 1㎛ 이상 2㎛ 이하의 두께로 형성될 수 있다. 1㎛ 미만이면, 솔더 페이스트의 금속 원소들의 확산을 방지하기 어렵다.
선택적으로, 상기 제1 전극 패드 영역(43a) 및 제2 전극 패드 영역(43b) 상에 ENIG(electroless nickel immersion gold)와 같은 무전해 도금 기술을 이용하여 Sn 확산 방지 도금층(도시하지 않음)이 추가로 형성될 수 있다.
제1 전극 패드 영역(43a)은 전류 분산층(39)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속하고, 제2 전극 패드 영역(43b)은 확산 방지 보강층(40), 반사 전극 구조체(35)를 통해 제2 도전형 반도체층(27)에 전기적으로 접속한다.
상기 제1 전극 패드 영역(43a) 및 제2 전극 패드 영역(43b)은 솔더 페이스트를 통해 발광 다이오드를 인쇄회로보드 등에 실장하기 위해 사용된다. 따라서, 솔더 페이스트에 의해 제1 전극 패드 영역(43a)과 제2 전극 패드 영역(43b)가 단락되는 것을 방지하기 위해, 전극 패드들 사이의 거리는 약 300㎛ 이상인 것이 바람직하다.
그 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제작된다. 이때, 상기 기판(21)은 레이저 스크라이빙 기술을 이용하여 형성된 분리 영역(23h)에서 분리될 수 있으며, 따라서 칩 분리를 위해 레이저 스크라이빙을 추가로 수행할 필요는 없다.
상기 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.
도 10을 참조하면, 서로 분리된 발광 다이오드 상에 파장변환기(45)가 형성된다. 파장변환기(45)는 형광체를 함유하는 수지를 프린팅 기법을 이용하여 발광 다이오드 상에 코팅하거나, 또는 에어로졸 분사 장치를 이용하여 형광체 분말을 기판(21) 상에 코팅함으로써 형성될 수 있다. 특히, 에어로졸 증착 방법을 이용함으로써, 발광 다이오드에 균일한 두께의 형광체 박막을 형성할 수 있어 발광 다이오드에서 출사되는 광의 색상 균일도가 향상된다. 이에 따라, 본 발명의 실시예들에 따른 발광 다이오드가 완성되며, 상기 발광 다이오드는 도 1에 도시한 바와 같이 솔더 페이스트를 통해 인쇄회로보드(51)의 대응 패드들(53a, 53b)에 접착될 수 있다.
본 실시예에 있어서, 상부 절연층(41)에 의해 노출된 제1 및 제2 전극 패드영역들(43a, 43b)이 직접 인쇄회로보드에 실장되는 것으로 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 상기 전극 패드 영역들(43a, 43b)에 추가로 패드 전극 패턴을 형성하여 더 확장된 패드 영역들을 형성할 수도 있다. 다만, 이 경우, 전극 패턴을 형성하기 위해 추가의 포토 마스크가 사용될 것이다.
도 11 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 (c)는 절취선 B-B를 따라 취해진 단면도를 나타낸다.
앞서 설명한 실시예들에 있어서, 메사(M)는 반사 전극 구조체(35)를 형성한 후에 형성되었으나, 본 실시예에 있어서, 메사(M)가 반사 전극 구조체(35)를 형성하기 전에 형성된다.
우선, 도 11을 참조하면, 도 2를 참조하여 설명한 바와 같이, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 그 후, 패터닝 공정을 통해 메사(M)가 형성된다. 상기 메사(M)는 도 5를 참조하여 설명한 것과 유사하므로 상세한 설명은 생략한다.
도 12를 참조하면, 제1 도전형 반도체층(23) 및 메사(M)를 덮도록 예비 산화층(29)이 형성된다. 예비 산화층(29)은 도 2를 참조하여 설명한 바와 동일한 재료 및 제조 기술을 이용하여 형성될 수 있다. 상기 예비 산화층(29) 상에 개구부(30a)를 갖는 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)의 개구부(30a)는 메사(M)의 상부 영역 내에 위치한다. 포토레지스트 패턴(30)은 메사(M)가 형성된 기판(21) 상에 형성되는 것을 제외하면, 도 2를 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.
도 13을 참조하면, 상기 포토레지스트 패턴(30)을 식각 마스크로 사용하여 예비 산화층(29)이 식각되고, 이에 따라 제2 도전형 반도체층(27)을 노출시키는 개구부들(29a)이 형성된다.
도 14를 참조하면, 이어서, 도 4를 참조하여 상세히 설명한 바와 같이, 반사 전극 구조체(35)가 리프트 오프 기술을 이용하여 각 메사들(M) 상에 형성된다. 그 후, 도 6 내지 도 11을 참조하여 설명한 바와 유사한 공정을 거쳐 발광 다이오드가 제작될 수 있다.
본 실시예에 따르면, 메사(M)가 반사 전극 구조체(35)보다 먼저 형성되므로, 예비 산화층(29)이 메사(M)의 측면 및 메사(M) 사이의 영역에 잔류할 수 있다. 상기 예비 산화층(29)은 그 후 하부 절연층(39)으로 덮이며, 하부 절연층(39)과 함께 패터닝된다.
앞에서 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 특정 실시예에 한정되는 것은 아니다. 또한, 특정 실시예에서 설명된 사항은 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에서도 유사하게 적용될 수 있다.

Claims (18)

  1. 제1 도전형 반도체층;
    제2 도전형 반도체층;
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층;
    상기 제1 도전형 반도체층에 전기적으로 접속된 전류 분산층;
    상기 제2 도전형 반도체층에 전기적으로 접속된 확산 방지 보강층;
    상기 전류 분산층을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드 영역; 및
    상기 확산 방지 보강층을 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드 영역을 포함하고,
    상기 전류 분산층은 상기 제2 도전형 반도체층 상에 개구부를 갖고, 상기 확산 방지 보강층은 상기 전류 분산층의 개구부 내에 배치되어 상기 전류 분산층에 의해 둘러싸이며,
    상기 확산 방지 보강층은 상기 제2 전극 패드 영역으로부터 돌출된 돌출부를 갖고,
    상기 전류 분산층은 상기 돌출부를 수용하는 오목부를 갖는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 상기 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부 사이에 형성된 스파크 갭; 및
    상기 전류 분산층 및 상기 확산 방지 보강층을 덮는 상부 절연층을 더 포함하되,
    상기 제1 선단부는 상기 전류 분산층의 일부이며,
    상기 상부 절연층은 상기 스파크 갭을 노출하는 개구부를 포함하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고,
    상기 제1 전극 패드 영역은 상기 메사 측에서 상기 제1 도전형 반도체층에 전기적으로 접속하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 메사 상에 위치하는 반사 전극 구조체를 더 포함하고,
    상기 전류 분산층은 상기 메사 및 상기 제1 도전형 반도체층을 덮고, 상기 제1 도전형 반도체층에 전기적으로 접속하고, 상기 반사 전극 구조체 및 메사로부터 절연되며,
    상기 전류 분산층의 개구부는 상기 반사 전극 구조체를 노출시키는 발광 다이오드.
  5. 청구항 2에 있어서,
    상기 제2 선단부는 상기 확산 방지 보강층의 일부인 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성된 발광 다이오드.
  7. 청구항 2에 있어서,
    상기 상부 절연층은 상기 전류 분산층을 노출시켜 상기 제1 전극 패드 영역을 한정하는 제1 개구부와 상기 확산 방지 보강층을 노출시켜 상기 제2 전극 패드 영역을 한정하는 제2 개구부를 가지는 발광 다이오드.
  8. 청구항 4에 있어서,
    상기 발광 다이오드는, 상기 메사와 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 메사로부터 절연시키는 하부 절연층을 더 포함하되,
    상기 하부 절연층은 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 갖는 발광 다이오드.
  9. 청구항 2에 있어서,
    상기 스파크 갭은 상기 제1 전극 패드 영역과 상기 제2 전극 패드 영역 사이에 위치하는 발광 다이오드.
  10. 청구항 2에 있어서,
    상기 제1 선단부 및 제2 선단부는 반원형 또는 각진 형상을 갖고 서로 마주보는 발광 다이오드.
  11. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고,
    상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층 상에 메사를 형성하고,
    상기 제2 도전형 반도체층 상에 반사 전극 구조체를 형성하고,
    상기 메사 및 상기 제1 도전형 반도체층을 덮되, 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹 콘택하고, 상기 메사로부터 절연된 전류 분산층과 함께, 상기 반사 전극 구조체 상에 확산 방지 보강층을 형성하고,
    상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극 패드 영역 및 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극 패드 영역을 형성하는 것을 포함하고,
    상기 확산 방지 보강층은 상기 전류 분산층의 개구부 내에 배치되어 상기 전류 분산층에 의해 둘러싸이며,
    상기 확산 방지 보강층은 상기 제2 전극 패드 영역으로부터 돌출된 돌출부를 갖고,
    상기 전류 분산층은 상기 돌출부를 수용하는 오목부를 갖는 발광 다이오드 제조 방법.
  12. 청구항 11에 있어서,
    상기 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 상기 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부에 의해 스파크 갭이 형성되되,
    상기 제1 선단부는 상기 전류 분산층의 일부인 발광 다이오드 제조 방법.
  13. 청구항 12에 있어서,
    상기 제2 선단부는 상기 확산 방지 보강층의 일부인 발광 다이오드 제조 방법.
  14. 청구항 11에 있어서,
    상기 전류 분산층을 덮는 상부 절연층을 형성하는 것을 더 포함하되,
    상기 상부 절연층은 상기 전류 분산층을 노출시켜 제1 전극 패드 영역을 한정하는 제1 개구부와 상기 확산 방지 보강층을 노출시켜 제2 전극 패드 영역을 한정하는 제2 개구부를 가지는 발광 다이오드 제조 방법.
  15. 청구항 14에 있어서,
    상기 제1 전극 패드 영역에 전기적으로 연결된 제1 선단부와 상기 제2 전극 패드 영역에 전기적으로 연결된 제2 선단부에 의해 스파크 갭이 형성되되,
    상기 상부 절연층은 상기 제1 선단부 및 제2 선단부를 노출하는 개구부를 더 포함하되,
    상기 개구부는 상기 제1 및 제2 개구부들로부터 떨어져 위치하는 발광 다이오드 제조 방법.
  16. 청구항 14에 있어서,
    상기 전류 분산층을 형성하기 전에, 상기 메사 및 상기 제1 도전형 반도체층을 덮는 하부 절연층을 형성하는 것을 더 포함하되,
    상기 하부 절연층은 상기 반사 전극 구조체 및 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖는 발광 다이오드 제조 방법.
  17. 청구항 16에 있어서,
    상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함하는 발광 다이오드 제조 방법.
  18. 청구항 11에 있어서,
    상기 제1 전극 패드 영역 및 상기 제2 전극 패드 영역 상에 도금 기술을 이용하여 Sn 확산 방지 도금층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
KR1020130089415A 2013-07-29 2013-07-29 발광 다이오드 및 그것을 제조하는 방법 KR102091842B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020130089415A KR102091842B1 (ko) 2013-07-29 2013-07-29 발광 다이오드 및 그것을 제조하는 방법
PCT/KR2014/006904 WO2015016561A1 (en) 2013-07-29 2014-07-29 Light emitting diode, method of fabricating the same and led module having the same
US14/848,232 US9640719B2 (en) 2013-07-29 2015-09-08 Light emitting diode, method of fabricating the same and LED module having the same
US14/848,242 US9520534B2 (en) 2013-07-29 2015-09-08 Light emitting diode, method of fabricating the same and LED module having the same
US14/985,162 US9847457B2 (en) 2013-07-29 2015-12-30 Light emitting diode, method of fabricating the same and LED module having the same
US15/838,264 US10573785B2 (en) 2013-07-29 2017-12-11 Light emitting diode, method of fabricating the same and LED module having the same
US16/782,969 US10784406B2 (en) 2013-07-29 2020-02-05 Light emitting diode, method of fabricating the same and led module having the same
US17/024,167 US10950755B2 (en) 2013-07-29 2020-09-17 Light emitting diode, method of fabricating the same and LED module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089415A KR102091842B1 (ko) 2013-07-29 2013-07-29 발광 다이오드 및 그것을 제조하는 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037631A Division KR20150014353A (ko) 2014-03-31 2014-03-31 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20150014136A KR20150014136A (ko) 2015-02-06
KR102091842B1 true KR102091842B1 (ko) 2020-03-20

Family

ID=52571074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089415A KR102091842B1 (ko) 2013-07-29 2013-07-29 발광 다이오드 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102091842B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183620B2 (en) 2016-11-30 2021-11-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting cells

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102331337B1 (ko) * 2015-02-16 2021-11-26 서울바이오시스 주식회사 발광 소자
WO2016133292A1 (ko) * 2015-02-16 2016-08-25 서울바이오시스 주식회사 광 추출 효율이 향상된 발광 소자
WO2017030396A1 (ko) * 2015-08-18 2017-02-23 엘지이노텍(주) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2018101616A1 (ko) * 2016-11-30 2018-06-07 서울바이오시스주식회사 복수의 발광셀들을 가지는 발광 다이오드

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267834A (ja) 2009-05-15 2010-11-25 Stanley Electric Co Ltd 光半導体装置モジュール及びこれに用いられる熱伝導チップ
JP2013069802A (ja) 2011-09-21 2013-04-18 Samsung Electronics Co Ltd 半導体発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
GB2335084B (en) * 1998-02-21 2003-04-02 Mitel Corp Spark gap for high voltage integrated circuit electrostatic discharge protection
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Esd보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR20070016898A (ko) * 2005-08-03 2007-02-08 삼성전기주식회사 보호 소자를 갖춘 발광소자 및 그 제조방법
KR100875128B1 (ko) * 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267834A (ja) 2009-05-15 2010-11-25 Stanley Electric Co Ltd 光半導体装置モジュール及びこれに用いられる熱伝導チップ
JP2013069802A (ja) 2011-09-21 2013-04-18 Samsung Electronics Co Ltd 半導体発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183620B2 (en) 2016-11-30 2021-11-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting cells

Also Published As

Publication number Publication date
KR20150014136A (ko) 2015-02-06

Similar Documents

Publication Publication Date Title
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US9640719B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
US10784406B2 (en) Light emitting diode, method of fabricating the same and led module having the same
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP5813620B2 (ja) 集積電子構成要素を有する半導体発光装置
KR20150014353A (ko) 발광 다이오드
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101826950B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR102103882B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102002618B1 (ko) 발광 다이오드
KR102002617B1 (ko) 발광 다이오드
KR20150052513A (ko) 발광 소자 및 그 제조 방법
KR102149911B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20190129809A (ko) 정전방전 보호 기능을 갖는 발광 다이오드 칩
KR20150067566A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant