KR102090365B1 - Method of assigning characteristic value for certification honest semiconductor chip - Google Patents
Method of assigning characteristic value for certification honest semiconductor chip Download PDFInfo
- Publication number
- KR102090365B1 KR102090365B1 KR1020170078868A KR20170078868A KR102090365B1 KR 102090365 B1 KR102090365 B1 KR 102090365B1 KR 1020170078868 A KR1020170078868 A KR 1020170078868A KR 20170078868 A KR20170078868 A KR 20170078868A KR 102090365 B1 KR102090365 B1 KR 102090365B1
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- flop
- semiconductor chip
- mask
- group
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
반도체 칩 정품 인증용 고유값 설정 방법이 제공된다. 상기 반도체 칩 정품 인증용 고유값 설정 방법은, 물리적 복제 방지 기능(PUF)을 이용하여 반도체 칩 내 복수의 플립플롭들의 초기값을 확인하고, 상기 복수의 플립플롭들의 클래스를 분류하되, 계속하여 0의 값을 갖는 플립플롭의 클래스를 U0로 정의하고, 계속하여 1의 값을 갖는 플립플롭의 클래스를 U1로 정의하고, 0 및 1 중에서 임의적인 값을 갖는 플립플롭의 클래스를 ND로 정의하는 단계, 상기 클래스를 이용하여 플립플롭 마스크를 형성하는 단계, 및 상기 플립플롭 마스크를 이용하여, 상기 반도체 칩의 고유값을 설정하는 단계를 포함할 수 있다. A method for setting an eigenvalue for semiconductor chip activation is provided. The method for setting the eigenvalue for activation of the semiconductor chip confirms the initial values of a plurality of flip-flops in the semiconductor chip using a physical copy protection function (PUF), classifies the class of the plurality of flip-flops, and continues to 0 The class of the flip-flop having the value of U is defined as U0, the class of the flip-flop having the value of 1 is defined as U1, and the class of the flip-flop having an arbitrary value among 0 and 1 is defined as ND. , Forming a flip-flop mask using the class, and setting an eigenvalue of the semiconductor chip using the flip-flop mask.
Description
본 발명은 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 데이터베이스, 및 이를 포함하는 인증서버에 관련된 것으로, 보다 상세하게는, 물리적 복제 방지 기능을 이용한 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 포함하는 데이터베이스, 및 이를 포함하는 인증서버에 관련된 것이다. The present invention relates to a method for setting an eigenvalue for authenticating a semiconductor chip, a database including a eigenvalue for authenticating a semiconductor chip, and an authentication server including the same, and more specifically, authenticating a semiconductor chip using a physical copy protection function It relates to a method for setting a unique value for a semiconductor, a database including a unique value for semiconductor chip activation, and an authentication server including the same.
최근 다양한 스마트 기기가 보급됨에 따라서, 스마트 기기를 이용한 금융 거래, 무인 자동차 분야에 활용이 급증하고 있다. 이러한 IoT 환경의 확산은 해킹에 대한 위험성도 높아져 개인 정보 유출등 많은 보안 사고를 유발하게 되어 보다 안전한 보안에 대한 요구가 높아지기 시작했다. Recently, as various smart devices are widely used, their use in the fields of financial transactions and unmanned vehicles using smart devices is rapidly increasing. The spread of the IoT environment also increases the risk of hacking, causing many security incidents such as personal information leakage, and the demand for safer security has started to increase.
특히 기존의 소프트웨어 기반의 암호화 Key 관리 기술에 대한 보안 우려로, 보다 안전한 Key 관리와 경량 IoT 기기에 적합한 가볍고 간단한 암호화Key 관리를 할 수 있는 하드웨어를 이용한 보안방식에 대한 요구도 나타나고 있다.In particular, as a security concern about the existing software-based encryption key management technology, there is also a demand for a security method using hardware capable of safer key management and light and simple encryption key management suitable for lightweight IoT devices.
이러한 문제 해결을 위해 접근하고 있는 방법 중 하 나가 PUF (Physical Unclonable Function;물리적 복제 방지 기능) 기술이다. PUF란 반도체 제조 공정에서 발생하는 공정편차를 이 용하여 chip 내부에 구현된 예측하기 어려운 랜덤한 디지털 값을 생성하는 시스템을 의미한다. 하드웨어적으로 예측 불가능한 값이 출력되므로 복제가 불가능하다PUF (Physical Unclonable Function) is one of the approaches approached to solve this problem. PUF refers to a system that generates unpredictable random digital values implemented inside a chip by using process deviations that occur in semiconductor manufacturing processes. Replication is impossible because the output is unpredictable in hardware.
예를 들어, 대한민국 공개특허 공보 10-2016-0109891에는 암호키 생성 시점에서 PUF 출력값과 최초에 생성된 암호 키 간 동일성을 검증하여, PUF 출력값으로부터 안정적으로 암호키를 생성하는 PUF 기반 암호키 생성 방법 및 장치가 개시되어 있다.For example, in Korean Patent Publication No. 10-2016-0109891, a method for generating a PUF-based encryption key that verifies the identity between a PUF output value and an initially generated encryption key at the time of encryption key generation and stably generates an encryption key from the PUF output value And apparatus.
본 발명이 해결하고자 하는 일 기술적 과제는, 고신뢰성의 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 데이터베이스, 및 이를 포함하는 인증서버를 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a highly reliable method for setting a unique value for authenticating a semiconductor chip, a database including a unique value for authenticating a semiconductor chip, and an authentication server including the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, cost 효율이 향상된 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 데이터베이스, 및 이를 포함하는 인증서버를 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a method for setting an eigenvalue for authenticating a semiconductor chip with improved cost efficiency, a database including a eigenvalue for authenticating a semiconductor chip, and an authentication server including the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 안정성이 향상된 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 데이터베이스, 및 이를 포함하는 인증서버를 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a method for setting a unique value for semiconductor chip activation with improved stability, a database including a unique value for semiconductor chip activation, and an authentication server including the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다. The technical problem to be solved by the present invention is not limited to the above.
상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 칩 정품 인증용 고유값 설정 방법을 제공한다. In order to solve the above technical problem, the present invention provides a method for setting a unique value for authenticating a semiconductor chip.
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 고유값 설정 방법은, 물리적 복제 방지 기능(PUF)을 이용하여 반도체 칩 내 복수의 플립플롭들의 초기값을 확인하고, 상기 복수의 플립플롭들의 클래스를 분류하되, 계속하여 0의 값을 갖는 플립플롭의 클래스를 U0로 정의하고, 계속하여 1의 값을 갖는 플립플롭의 클래스를 U1로 정의하고, 0 및 1 중에서 임의적인 값을 갖는 플립플롭의 클래스를 ND로 정의하는 단계, 상기 클래스를 이용하여 플립플롭 마스크를 형성하는 단계, 및 상기 플립플롭 마스크를 이용하여, 상기 반도체 칩의 고유값을 설정하는 단계를 포함할 수 있다. According to an embodiment of the present invention, the method for setting a unique value for authenticating a semiconductor chip uses an physical copy protection function (PUF) to check initial values of a plurality of flip-flops in a semiconductor chip and classify the classes of the plurality of flip-flops. Classify, but continue to define a class of flip-flops with a value of 0 as U0, continue to define a class of flip-flops with a value of 1 as U1, and a class of flip-flops with a random value from 0 and 1 Defining as ND, forming a flip-flop mask using the class, and setting an eigenvalue of the semiconductor chip using the flip-flop mask.
일 실시 예에 따르면, 상기 플립플롭 마스크를 형성하는 단계는, 상기 클래스에서, U1 및 U0를 유효값으로 정의하고, ND를 무효값을 정의하는 것을 포함할 수 있다. According to an embodiment, forming the flip-flop mask may include defining U1 and U0 as valid values and defining an ND invalid value in the class.
일 실시 예에 따르면, 상기 반도체 칩의 고유값을 설정하는 단계는, 상기 플립플롭 마스크에서 상기 유효값에 대응하는 상기 플립플롭의 초기값이, 상기 고유값으로 설정되는 것을 포함할 수 있다. According to an embodiment, the setting of the eigenvalue of the semiconductor chip may include setting the initial value of the flip-flop corresponding to the effective value in the flip-flop mask as the eigenvalue.
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 고유값 설정 방법은, 물리적 복제 방지 기능(PUF)을 이용하여 제1 내지 제2 반도체 칩들 내 복수의 플립플롭들의 초기값을 확인하여, 상기 복수의 플립플롭들의 클래스를 분류하되, 계속하여 0의 값을 갖는 플립플롭의 클래스를 U0로 정의하고, 계속하여 1의 값을 갖는 플립플롭의 클래스를 U1로 정의하고, 0 및 1 중에서 임의적인 값을 갖는 플립플롭의 클래스를 ND로 정의하는 단계, 상기 제1 반도체 칩의 상기 클래스에서, U1 및 U0가 유효값으로 정의되고, ND가 무효값으로 정의된 제1 그룹 플립플롭 마스크를 형성하는 단계, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는 상기 제1 반도체 칩의 상기 복수의 플립플롭들의 초기값을, 상기 제1 반도체 칩의 상기 고유값으로 설정하는 단계, 및 상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 이상인지 판단하여, 기준개수 이상인 경우, 상기 제1 그룹 플립플롭 마스크를 이용하여, 상기 제2 반도체 칩의 상기 고유값을 설정하고, 기준개수 미만인 경우, 상기 제2 반도체 칩의 상기 클래스를 이용하여 제2 그룹 플립플롭 마스크를 형성하는 단계를 포함할 수 있다. According to an embodiment of the present invention, the method for setting a unique value for authenticating a semiconductor chip uses an physical copy protection function (PUF) to check initial values of a plurality of flip-flops in the first to second semiconductor chips, and Classify the classes of flip-flops, continue to define a class of flip-flops with a value of 0 as U0, and continue to define a class of flip-flops with a value of 1 as U1, and random values of 0 and 1 Defining a class of flip-flops having ND, in the class of the first semiconductor chip, forming a first group flip-flop mask in which U1 and U0 are defined as valid values and ND is defined as invalid values; Setting initial values of the plurality of flip-flops of the first semiconductor chip corresponding to the effective values of the first group flip-flop mask to the eigenvalues of the first semiconductor chip, and the second Among the classes of the semiconductor chip, it is determined whether the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask is greater than or equal to a reference number, and when the number is greater than or equal to the reference number, the first group flip-flop mask is used. And setting the eigenvalue of the second semiconductor chip and, if less than the reference number, forming a second group flip-flop mask using the class of the second semiconductor chip.
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 고유값 설정 방법은, 상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 이상인 경우, 상기 제1 그룹 플립플롭 마스크 및 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것을 포함할 수 있다. According to an embodiment of the present invention, the method for setting the eigenvalue for authenticating a semiconductor chip is based on the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask among the classes of the second semiconductor chip. When the number is greater than or equal to the number, the first group flip-flop mask and the eigenvalue of the first semiconductor chip may be updated.
일 실시 예에 따르면, 상기 제1 그룹 플립플롭 마스크를 갱신하는 것은, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제2 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 갱신된 제1 그룹 플립플롭 마스크의 유효값으로 정의되고, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제2 반도체 칩의 플립플롭의 ND에 대응하는 유효값은, 무효값으로 정의되는 것을 포함할 수 있다. According to an embodiment, updating the first group flip-flop mask may include, among the valid values of the first group flip-flop mask before updating, the valid values corresponding to U1 and U0 of the flip-flop of the second semiconductor chip are updated. It is defined as an effective value of the first group flip-flop mask, and among the valid values of the first group flip-flop mask before updating, an effective value corresponding to ND of the flip-flop of the second semiconductor chip includes being defined as an invalid value. can do.
일 실시 예에 따르면, 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것은, 갱신된 상기 제1 그룹 플립플롭 마스크를 이용하여, 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것을 포함할 수 있다. According to an embodiment, updating the eigenvalue of the first semiconductor chip may include updating the eigenvalue of the first semiconductor chip using the updated first group flip-flop mask. .
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 고유값 설정 방법은, 상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 미만인 경우, 상기 제2 반도체 칩의 상기 클래스에서 U1 및 U0가 유효값으로 정의되고, ND가 무효값으로 정의된 제2 그룹 플립플롭 마스크를 형성하는 단계, 및 상기 제2 그룹 플립플롭 마스크의 상기 유효값에 대응하는, 상기 제2 반도체 칩의 상기 복수의 플립플롭들의 초기값을 이용하여 상기 제2 반도체 칩의 상기 고유값을 설정하는 단계를 포함할 수 있다. According to an embodiment of the present invention, the method for setting the eigenvalue for authenticating a semiconductor chip is based on the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask among the classes of the second semiconductor chip. Forming a second group flip-flop mask in which U1 and U0 are defined as valid values and ND is defined as an invalid value in the class of the second semiconductor chip, if less than the number, and of the second group flip-flop mask And setting the eigenvalue of the second semiconductor chip by using initial values of the plurality of flip-flops of the second semiconductor chip corresponding to the effective value.
상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 칩 정품 인증용 고유값을 갖는 데이터베이스를 제공한다. In order to solve the above technical problem, the present invention provides a database having a unique value for authenticating a semiconductor chip.
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 고유값을 갖는 데이터베이스는, 상술된 반도체 칩 정품 인증용 고유값 설정 방법에 따라서 설정된 반도체 칩 정품 인증용 고유값을 가질 수 있다. According to an embodiment of the present disclosure, the database having a unique value for authenticating a semiconductor chip may have a unique value for authenticating a semiconductor chip set according to the above-described method for setting a unique value for authenticating a semiconductor chip.
상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 칩 정품 인증용 고유값을 갖는 데이터베이스를 포함하는 반도체 칩 정품 인증용 서버를 제공한다. In order to solve the above technical problem, the present invention provides a semiconductor chip activation server including a database having a unique value for semiconductor chip activation.
일 실시 예에 따르면, 상기 반도체 칩 정품 인증용 서버는, 상술된 실시 예에 따른 데이터베이스를 포함할 수 있다. According to an embodiment, the server for authenticating a semiconductor chip may include a database according to the above-described embodiment.
본 발명의 실시 예에 따르면, 물리적 복제 방지 기능(PUF)을 이용하여, 반도체 칩 내 복수의 플립플롭의 초기값을 확인하고, 이를 이용하여 플립플롭의 클래스가 분류된다. 분류된 클래스를 이용하여 플립플롭 마스크를 형성하고, 플립플롭 마스크를 이용하여, 반도체 칩의 고유값을 설정할 수 있다. 복수의 반도체 칩들에 대해서 플립플롭 마스크를 이용하여 그룹화하고, 그룹화된 고유값들을 갱신함에 따라서, 반도체 칩의 고유값을 효율적으로 저장할 수 있다.According to an embodiment of the present invention, an initial value of a plurality of flip-flops in a semiconductor chip is identified using a physical copy protection function (PUF), and a class of flip-flops is classified using the same. A flip-flop mask may be formed using the classified classes, and a unique value of the semiconductor chip may be set using the flip-flop mask. By grouping a plurality of semiconductor chips using a flip-flop mask and updating the grouped eigenvalues, it is possible to efficiently store the eigenvalues of the semiconductor chip.
도 1은 스캔 플립플롭의 초기값을 확인하여 반도체 칩 내의 플립플롭 클래스를 정의하는 것을 설명하기 위한 도면이다.
도 2는 반도체 칩들 사이의 외부 PUF 클래스(External PUF Classes)를 정의하는 것을 설명하기 위한 도면이다.
도 3은 도 1 및 도 2를 참조하여 설명된 내부 PUF 클래스 및 외부 PUF 클래스를 이용한 데이터베이스화 방법을 설명하기 위한 도면이다.
도 4는 스캔 플립플롭의 초기값을 확인하기 위한 스캔 체인을 설명하기 위한 것이다.
도 5는 본 발명의 실시 예에 따른 반도체 칩 정품 인증용 고유값의 설정 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 제1 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면이다.
도 7은 도 6에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다.
도 8 및 도 9는 본 발명의 실시 예에 따른 제2 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이다.
도 10은 도 8 및 도 9에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다.
도 11 및 도 12는 본 발명의 실시 예에 따른 제3 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이다.
도 13은 본 발명의 실시 예에 따른 제2 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이다.
도 14는 도 11 내지 도 13에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 제4 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이다.
도 16은 본 발명의 실시 예에 따른 제1 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이다.
도 17은 도 15 및 도 16에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다.
도 18 및 도 19는 본 발명의 실시 예에 따른 제5 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이다.
도 20은 본 발명의 실시 예에 따른 제2 및 제3 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이다.
도 21은 도 18 내지 도 20에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다.
도 22는 본 발명의 실시 예에 따른 반도체 칩 정품 인증용 데이터베이스 및 서버를 설명하기 위한 도면이다. 1 is a view for explaining defining a flip-flop class in a semiconductor chip by checking an initial value of a scan flip-flop.
FIG. 2 is a diagram for explaining defining external PUF classes between semiconductor chips.
FIG. 3 is a view for explaining a databaseization method using an inner PUF class and an outer PUF class described with reference to FIGS. 1 and 2.
4 is for explaining the scan chain for confirming the initial value of the scan flip-flop.
5 is a flow chart for explaining a method for setting a unique value for authenticating a semiconductor chip according to an embodiment of the present invention.
6 is a view for explaining a method for setting a unique value for authenticating a first semiconductor chip according to an embodiment of the present invention.
FIG. 7 is a diagram for explaining a method of storing the eigenvalue set according to FIG. 6.
8 and 9 are diagrams for explaining a method for setting a unique value for authenticating a second semiconductor chip according to an embodiment of the present invention.
10 is a view for explaining a method of storing the eigenvalues set according to FIGS. 8 and 9.
11 and 12 are diagrams for explaining a method for setting a unique value for authenticating a third semiconductor chip according to an embodiment of the present invention.
13 is a view for explaining a method of updating a eigenvalue for activation of a second semiconductor chip according to an embodiment of the present invention.
14 is a view for explaining a method of storing the eigenvalues set according to FIGS. 11 to 13.
15 is a view for explaining a method for setting a unique value for authenticating a fourth semiconductor chip according to an embodiment of the present invention.
16 is a view for explaining a method of updating a unique value for authenticating a first semiconductor chip according to an embodiment of the present invention.
17 is a view for explaining a method of storing the eigenvalues set according to FIGS. 15 and 16.
18 and 19 are diagrams for explaining a method for setting an eigenvalue for authenticating a fifth semiconductor chip according to an embodiment of the present invention.
20 is a view for explaining a method of updating the eigenvalues for authenticating second and third semiconductor chips according to an embodiment of the present invention.
21 is a diagram for explaining a method of storing the eigenvalues set according to FIGS. 18 to 20.
22 is a view for explaining a database and a server for authenticating a semiconductor chip according to an embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete and that the spirit of the present invention is sufficiently conveyed to those skilled in the art.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Further, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another component. Therefore, what is referred to as the first component in one embodiment may be referred to as the second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. Also, in this specification, 'and / or' is used to mean including at least one of the components listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다. In the specification, a singular expression includes a plural expression unless the context clearly indicates otherwise. Also, terms such as “include” or “have” are intended to indicate the presence of features, numbers, steps, elements or combinations thereof described in the specification, and one or more other features, numbers, steps, or configurations. It should not be understood as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in this specification, "connecting" is used in a sense to include both indirectly connecting a plurality of components, and directly connecting.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, when it is determined that detailed descriptions of related well-known functions or configurations may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.
도 1은 스캔 플립플롭의 초기값을 확인하여 반도체 칩 내의 플립플롭 클래스를 정의하는 것을 설명하기 위한 도면이다.1 is a view for explaining defining a flip-flop class in a semiconductor chip by checking an initial value of a scan flip-flop.
도 1을 참조하면, 복수의 플립플롭을 갖는 반도체 칩이 준비된다. 반도체 칩에 파워를 인가하면, 반도체 칩 내의 플립플롭들은 0 또는 1의 값을 임의적으로 가질 수 있다. 도 1에 도시된 바와 같이, 복수회 반복하여 파워를 인가하는 경우, 동일한 값을 유지하는 플립플롭이 존재할 수 있다. 1, a semiconductor chip having a plurality of flip-flops is prepared. When power is applied to the semiconductor chip, flip-flops in the semiconductor chip may have a value of 0 or 1. As shown in FIG. 1, when power is repeatedly applied a plurality of times, a flip-flop maintaining the same value may exist.
일 실시 예에 따르면, 플립플롭의 초기값을 이용하여 복수의 플립플롭의 클래스가 분류될 수 있다. 구체적으로, 계속하여 0의 값을 갖는 플립플롭의 클래스는 U0로 정의되고, 계속하여 1의 값을 갖는 플립플롭의 클래스는 U1으로 정의되고, 0 및 1 중에서 임의적인 값을 갖는 플립플롭의 클래스는 ND(Not Determined)로 정의될 수 있다. 다시 말하면, 반도체 칩 내부의 내부 PUF 클래스(internal PUF Classes)가 정의될 수 있다. According to an embodiment, a plurality of flip-flop classes may be classified using the initial values of the flip-flops. Specifically, a class of a flip-flop having a value of 0 continuously is defined as U0, a class of a flip-flop having a value of 1 continuously is defined as U1, and a class of a flip-flop having an arbitrary value among 0 and 1 Can be defined as ND (Not Determined). In other words, internal PUF classes inside the semiconductor chip may be defined.
도 2는 반도체 칩들 사이의 외부 PUF 클래스(External PUF Classes)를 정의하는 것을 설명하기 위한 도면이다. FIG. 2 is a diagram for explaining defining external PUF classes between semiconductor chips.
도 2글 참조하면, 도 1을 참조하여 설명된 방법으로, 제1 내지 제5 반도체 칩들(Chip1~Chip5)의 클래스가 정의될 수 있다. Referring to FIG. 2, in the method described with reference to FIG. 1, classes of the first to fifth semiconductor chips Chip1 to Chip5 may be defined.
이후, 제1 내지 제5 반도체 칩들(Chip1~Chip5) 사이의 외부 PUF 클래스가 정의될 수 있다. 구체적으로, 제1 내지 제5 반도체 칩들(Chip1~Chip5)의 동일한 위치의 플립플롭들이 항상 U0인 경우, AU0(Always-Unanimous 0)로 정의될 수 있다. 또한, 제1 내지 제5 반도체 칩들(Chip1~Chip5)의 동일한 위치의 플립플롭들이 항상 U1인 경우, AU1(Always-Unanimous 1)로 정의될 수 있다. 또한, 제1 내지 제5 반도체 칩들(Chip1~Chip5)의 동일한 위치의 플립플롭들이 U0 및 U1의 값을 교대로 갖는 경우 UU(Unique-Unanimous)로 정의될 수 있다. 또한, 제1 내지 제5 반도체 칩들(Chip1~Chip5)의 동일한 위치의 플립플롭들이 U0 또는 U1과 함께 ND가 있는 위치의 플립플롭은 SND(Sometimes Not Determined)로 정의될 수 있다. Thereafter, external PUF classes between the first to fifth semiconductor chips Chip1 to Chip5 may be defined. Specifically, when the flip-flops of the same positions of the first to fifth semiconductor chips (Chip1 to Chip5) are always U0, they may be defined as Always-Unanimous 0 (AU0). In addition, when the flip-flops of the same positions of the first to fifth semiconductor chips (Chip1 to Chip5) are always U1, they may be defined as Always-Unanimous 1 (AU1). In addition, when the flip-flops of the same positions of the first to fifth semiconductor chips (Chip1 to Chip5) have the values of U0 and U1 alternately, it may be defined as UU (Unique-Unanimous). In addition, flip-flops at positions where the flip-flops at the same positions of the first to fifth semiconductor chips (Chip1 to Chip5) have ND together with U0 or U1 may be defined as Sometimes Not Determined (SND).
상술된 바와 같이, 이러한 외부 PUF 클래스는 내부 PUF 클래스를 이용하여 생성될 수 있다. As described above, this external PUF class can be generated using an internal PUF class.
도 3은 도 1 및 도 2를 참조하여 설명된 내부 PUF 클래스 및 외부 PUF 클래스를 이용한 데이터베이스화 방법을 설명하기 위한 도면이다. FIG. 3 is a view for explaining a databaseization method using an inner PUF class and an outer PUF class described with reference to FIGS. 1 and 2.
도 3을 참조하면, Unanimous Selection은 도 1을 참조하여 설명된 내부 PUF 클래스를 database화 시킨 것을 설명하기 위한 것이다. Database는 Unanimous한 플립플롭의 위치와 클래스 값을 저장할 수 있다. 구체적으로, 예를 들어, 제1 반도체 칩(Chip 1)에서 0000은 가장 첫 번째 플립플롭의 위치를 나타내며 이 플립플롭의 클래스 U0를 0으로 저장하였다. 0010은 세 번째 플립플롭의 위치를 나타내며 이 플립플롭의 클래스 U1를 1로 저장하였다. 0011은 네 번째 플립플롭의 위치를 나타내며 이 플립플롭의 클래스 U0를 0으로 저장하였다. 이와 같은 방법으로 제1 내지 제4 반도체 칩(Chip1~Chip4)의 플립플롭의 클래스를 저장할 수 있다. Referring to FIG. 3, Unanimous Selection is for explaining the database of the inner PUF class described with reference to FIG. 1. Database can store Unanimous flip-flop location and class value. Specifically, for example, 0000 in the first semiconductor chip (Chip 1) represents the position of the first flip-flop, and the class U0 of the flip-flop is stored as 0. 0010 denotes the position of the third flip-flop and the class U1 of this flip-flop is stored as 1. 0011 represents the position of the fourth flip-flop and stores the class U0 of the flip-flop as 0. In this way, flip-flop classes of the first to fourth semiconductor chips (Chip1 to Chip4) may be stored.
Unique-Unanimous Selection은 도 2를 참조하여 설명된 외부 PUF 클래스를 database화 시킨 것을 설명하기 위한 것이다. Database는 UU에 해당하는 플립플롭의 위치와 클래스 값을 저장할 수 있다. 구체적으로 예를 들어, inter chip class에서 2행 2열에 위치하는 UU의 경우, 위치 값은 0101(십진수: 5)로 저장되고, 해당 위치의 클래스 값은 제1 내지 제3 반도체 칩(Chip1~Chip3)들이 각각 1 0 1의 값을 가지므로, 0101: 1/0/1 로 저장될 수 있다. Unique-Unanimous Selection is for explaining the database of the external PUF class described with reference to FIG. 2. The database can store the position and class value of the flip-flop corresponding to the UU. Specifically, for example, in the case of a UU located in 2 rows and 2 columns in an inter chip class, the position value is stored as 0101 (decimal: 5), and the class value of the corresponding position is the first to third semiconductor chips (Chip1 to Chip3) ) Because each has a value of 1 0 1, it can be stored as 0101: 1/0/1.
도 3을 참조하여 설명된 데이터베이스화 방법 중에서, Unanimous Selection의 경우, 데이터 양이 방대한 문제점이 있고, Unique-Unanimous Selection은 반도체 칩 내의 플립플롭 클래스가 UU 값을 갖지 않는 경우 데이터베이스화할 수 없는 문제가 있다. Among the databaseization methods described with reference to FIG. 3, in the case of Unanimous Selection, there is a huge problem in the amount of data, and Unique-Unanimous Selection has a problem that cannot be databaseized when the flip-flop class in the semiconductor chip does not have a UU value. .
도 4는 스캔 플립플롭의 초기값을 확인하기 위한 스캔 체인을 설명하기 위한 것이다. 4 is for explaining the scan chain for confirming the initial value of the scan flip-flop.
도 4를 참조하면, 스캔체인은 반도체의 본래의 기능을 수행하는 Data-in path와 테스트시 원하는 값을 인가하고 출력하는 Scan-path로 구성될 수 있다. 도 4의 (a) 는 SE(Scan Enable)값에 0을 인가하여 반도체 function을 수행하는 경로를 구성할 수 있다. 도 4의 (b)는 SE값을 1로 인가하여 플립플롭에 저장되어있는 값들을 Data out 경로로 출력한다. 따라서 본 발명에서는 반도체 회로에 전원을 인가 후 Scan-path를 통하여 각 칩의 스캔 플립플롭의 초기값 관측을 할 수 있다.Referring to FIG. 4, the scan chain may be composed of a data-in path that performs the original function of the semiconductor and a scan-path that applies and outputs a desired value during testing. 4 (a) may configure a path for performing a semiconductor function by applying 0 to a SE (Scan Enable) value. 4 (b) applies the SE value to 1 and outputs the values stored in the flip-flop to the Data out path. Therefore, in the present invention, it is possible to observe the initial value of the scan flip-flop of each chip through the scan-path after applying power to the semiconductor circuit.
도 5는 본 발명의 실시 예에 따른 반도체 칩 정품 인증용 고유값의 설정 방법을 설명하기 위한 순서도이다. 5 is a flow chart for explaining a method for setting a unique value for authenticating a semiconductor chip according to an embodiment of the present invention.
도 5를 참조하면, 물리적 복제 방지 기능(PUF)을 이용하여 반도체 칩 내 복수의 플립플롭들의 초기값을 확인하고, 상기 복수의 플립플롭들의 클래스가 분류될 수 있다(S110). 구체적으로, 도 1을 참조하여 설명된 것과 같이, 반도체 칩들 내의 플립플롭들의 클래스는 U1, U0, ND로 구분될 수 있다. Referring to FIG. 5, an initial value of a plurality of flip-flops in a semiconductor chip may be checked using a physical copy protection function (PUF), and a class of the plurality of flip-flops may be classified (S110). Specifically, as described with reference to FIG. 1, classes of flip-flops in semiconductor chips may be divided into U1, U0, and ND.
해당 반도체 칩의 고유값을 설정하기 위해 그룹 플립플롭 마스크의 존재 여부가 판단된다(S120). 다시 말하면, 해당 반도체 칩 이전에 다른 반도체 칩을 이용하여 그룹 플립플롭 마스크가 생성된 것이 있는지 판단된다. In order to set the eigenvalue of the semiconductor chip, it is determined whether a group flip-flop mask exists (S120). In other words, it is determined whether a group flip-flop mask has been generated using another semiconductor chip before the corresponding semiconductor chip.
그룹 플립플롭 마스크가 없는 경우, 다시 말하면, 해당 반도체 칩의 고유값 설정이 처음인 경우, 해당 반도체 칩의 클래스를 이용하여 플립플롭 마스크가 형성된다(S130). 플립플롭 마스크를 형성하는 단계는, 해당 반도체 칩의 플립플롭의 클래스에서, U1 및 U0를 유효값으로 정의하고, ND를 무효값을 정의하는 것을 포함할 수 있다. 해당 반도체 칩의 플립플롭 마스크는 제1 그룹 플립플롭 마스크로 정의될 수 있다. If there is no group flip-flop mask, that is, when the eigenvalue setting of the corresponding semiconductor chip is the first, a flip-flop mask is formed using the class of the corresponding semiconductor chip (S130). The step of forming the flip-flop mask may include defining U1 and U0 as valid values and defining ND as an invalid value in the class of flip-flops of the corresponding semiconductor chip. The flip-flop mask of the corresponding semiconductor chip may be defined as a first group flip-flop mask.
상기 제1 그룹 플립플롭 마스크를 이용하여, 해당 반도체 칩의 고유값이 설정될 수 있다(S140). 플립플롭 마스크에서 유효값에 대응하는 플립플롭의 초기값이, 해당 반도체 칩의 고유값으로 설정될 수 있다. Using the first group flip-flop mask, an eigenvalue of the corresponding semiconductor chip may be set (S140). In the flip-flop mask, an initial value of the flip-flop corresponding to an effective value may be set as an eigenvalue of the corresponding semiconductor chip.
고유값을 설정할 반도체 칩이 추가적으로 있는지 판단된다(S160). 고유값을 설정할 반도체 칩이 추가적으로 있는 경우, S120의 단계로 회귀하고, 고유값을 설정할 반도체 칩이 없는 경우, 종료된다. It is determined whether there is additionally a semiconductor chip for setting the eigenvalue (S160). If there is additionally a semiconductor chip to set the eigenvalue, the process returns to step S120, and when there is no semiconductor chip to set the eigenvalue, the process ends.
S120 단계에서, 그룹 플립플롭 마스크가 이미 존재하는 경우, 그룹 플립플롭 마스크의 사용 개수가 기준개수 이상인지 판단된다(S135). 구체적으로, 해당 반도체 칩의 클래스 중에서, 그룹 플립플롭 마스크의 유효값에 대응하는, U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다. 만약, 그룹 플립플롭 마스크가 복수개 존재하는 경우(제1 내지 제4 그룹 플립플롭 마스크), 순차적으로 그룹 플립플롭 마스크의 사용 개수가 기준개수 이상인지 판단될 수 있다. In step S120, if the group flip-flop mask already exists, it is determined whether the number of use of the group flip-flop mask is greater than or equal to the reference number (S135). Specifically, among the classes of the semiconductor chip, it may be determined whether the number of U1 and U0 corresponding to the effective value of the group flip-flop mask is greater than or equal to the reference number. If there are a plurality of group flip-flop masks (first to fourth group flip-flop masks), it may be determined whether the number of use of the group flip-flop masks is greater than or equal to the reference number.
그룹 플립플롭 마스크의 사용 개수가 기준개수 미만인 경우, S130단계로 해당 반도체 칩의 클래스를 이용하여 플립플롭 마스크가 형성될 수 있다(S130). When the number of use of the group flip-flop mask is less than the reference number, in step S130, a flip-flop mask may be formed using the class of the corresponding semiconductor chip (S130).
그룹 플립플롭 마스크의 사용 개수가 기준개수 이상인 경우, 해당 그룹 플립플롭을 이용하여 반도체 칩의 고유값이 설정된다(S145). 구체적으로, 해당 그룹 플립플롭 마스크의 유효값에 대응하는 해당 반도체 칩의 플립플롭의 초기값이 해당 반도체 칩의 고유값으로 설정될 수 있다.When the number of use of the group flip-flop mask is greater than or equal to the reference number, the eigenvalue of the semiconductor chip is set using the group flip-flop (S145). Specifically, the initial value of the flip-flop of the corresponding semiconductor chip corresponding to the effective value of the group flip-flop mask may be set as an eigenvalue of the corresponding semiconductor chip.
또한, 해당 그룹 플립플롭 마스크, 및 해당 그룹에 속하는 다른 반도체 칩의 고유값이 갱신된다(S155). 구체적으로, 갱신 전 해당 그룹 플립플롭 마스크의 유효값 중에서, 해당 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 갱신된 해당 그룹 플립플롭 마스크의 유효값으로 정의되고, 갱신 전 해당 그룹 플립플롭 마스크의 유효값 중에서, 해당 반도체 칩의 플립플롭의 ND에 대응하는 유효값은, 무효값으로 정의될 수 있다. 또한, 갱신된 해당 그룹 플립플롭 마스크의 유효값에 대응하는 다른 반도체 칩의 플립플롭의 초기값이 다른 반도체 칩의 고유값으로 갱신될 수 있다.Also, the eigenvalues of the group flip-flop mask and other semiconductor chips belonging to the group are updated (S155). Specifically, among the valid values of the group flip-flop mask before update, the valid values corresponding to U1 and U0 of the flip-flop of the corresponding semiconductor chip are defined as valid values of the updated group flip-flop mask, and the corresponding group before update Among the valid values of the flip-flop mask, an effective value corresponding to ND of the flip-flop of the corresponding semiconductor chip may be defined as an invalid value. Also, the initial value of the flip-flop of another semiconductor chip corresponding to the updated valid value of the group flip-flop mask may be updated to the unique value of the other semiconductor chip.
이하, 도 6 내지 도 21을 참조하여, 도 5를 참조하여 설명된 반도체 칩의 고유값 설정 방법이 설명된다.Hereinafter, a method for setting the eigenvalue of the semiconductor chip described with reference to FIG. 5 will be described with reference to FIGS. 6 to 21.
도 6은 본 발명의 실시 예에 따른 제1 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면이고, 도 7은 도 6에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다. 6 is a view for explaining a method for setting a eigenvalue for first semiconductor chip activation according to an embodiment of the present invention, and FIG. 7 is a view for explaining a method for storing the eigenvalue set according to FIG. 6.
도 6을 참조하면, 제1 내지 제10 플립플롭(F1~F10)을 포함하는 제1 반도체 칩에 대한 고유값이 설정된다. 다시 말하면, 첫번째 반도체 칩에 대한 고유값이 설정된다. 도 1을 참조하여 설명된 방법으로, 제1 반도체 칩 내의 클래스가 정의될 수 있다. Referring to FIG. 6, the eigenvalues for the first semiconductor chip including the first to tenth flip-flops F1 to F10 are set. In other words, the eigenvalue for the first semiconductor chip is set. In the method described with reference to FIG. 1, a class in the first semiconductor chip may be defined.
제1 반도체 칩의 플립플롭들(F1~F10)은 도 1을 참조하여 설명된 것과 같이, U0, U1, ND의 클래스를 가질 수 있다. The flip-flops F1 to F10 of the first semiconductor chip may have classes of U0, U1, and ND, as described with reference to FIG. 1.
제1 반도체 칩의 플립플롭들(F1~F10)의 클래스를 이용하여, 제1 그룹 플립플롭 마스크가 형성될 수 있다. 제1 그룹 플립플롭 마스크는 제1 반도체 칩의 플립플롭 클래스에서 U1 및 U0를 유효값(즉, 1)로 정의하고, ND를 무효값(즉, 0)으로 정의할 수 있다. A first group flip-flop mask may be formed using a class of flip-flops F1 to F10 of the first semiconductor chip. The first group flip-flop mask may define U1 and U0 as valid values (ie, 1) and ND as invalid values (ie, 0) in the flip-flop class of the first semiconductor chip.
제1 그룹 플립플롭 마스크를 이용하여, 제1 반도체 칩의 고유값이 설정될 수 있다. 구체적으로, 제1 그룹 플립플롭 마스크에서 유효값인 U0 및 U1에 대응하는 플립플롭의 초기값이 제1 반도체 칩의 고유값으로 설정될 수 있다. 다시 말하면, 제1 플립플롭(F1)의 초기값 0, 제2 플립플롭(F2)의 초기값 1, 제3 플립플롭(F3)의 초기값 0, 제4 플립플롭(F4)의 초기값 1, 제6 플립플롭(F6)의 초기값 0, 제8 플립플롭(F8)의 초기값 1, 제10 플립플롭(F10)의 초기값 0이, 제1 반도체 칩의 고유값 0101010으로 설정될 수 있다. The eigenvalue of the first semiconductor chip may be set using the first group flip-flop mask. Specifically, the initial values of the flip-flops corresponding to U0 and U1, which are valid values in the first group flip-flop mask, may be set as eigenvalues of the first semiconductor chip. In other words, the
또한, 도 7에 도시된 바와 같이, 데이터베이스에 그룹 식별번호, 사용한 플립플롭의 수, 플립플롭 마스크가 매칭되어 저장되고, 칩 식별번호 및 고유값이 매칭되어 저장될 수 있다. In addition, as shown in FIG. 7, the group identification number, the number of flip-flops used, and the flip-flop mask are matched and stored in the database, and the chip identification number and the unique value can be matched and stored.
제1 반도체 칩이 고유값을 설정하는 첫번째 반도체 칩에 해당하므로, 그룹 식별번호는 1로 정의된다. 다시 말하면, 제1 그룹의 플립플롭 마스크가 제1 반도체 칩의 고유값 설정 단계에서 정의될 수 있다. 사용한 플립플롭 수는 제1 그룹 플립플롭 마스크에서 유효값의 개수로 정의될 수 있다.Since the first semiconductor chip corresponds to the first semiconductor chip that sets the eigenvalue, the group identification number is defined as 1. In other words, the first group of flip-flop masks may be defined in the eigenvalue setting step of the first semiconductor chip. The number of flip-flops used may be defined as the number of valid values in the first group flip-flop mask.
도 8 및 도 9는 본 발명의 실시 예에 따른 제2 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이고, 도 10은 도 8 및 도 9에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다. 8 and 9 are diagrams for explaining a method for setting a eigenvalue for activation of a second semiconductor chip according to an embodiment of the present invention, and FIG. 10 is a method for storing a eigenvalue set according to FIGS. 8 and 9 It is a drawing to do.
도 8 내지 도 10을 참조하면, 제1 내지 제10 플립플롭(F1~F10)을 포함하는 제2 반도체 칩에 대한 고유값이 설정된다. 다시 말하면, 두번째 반도체 칩에 대한 고유값이 설정된다. 도 1을 참조하여 설명된 방법으로, 제2 반도체 칩 내의 클래스가 정의될 수 있다. 8 to 10, the eigenvalues of the second semiconductor chip including the first to tenth flip-flops F1 to F10 are set. In other words, the eigenvalue for the second semiconductor chip is set. In the method described with reference to FIG. 1, a class in the second semiconductor chip may be defined.
제2 반도체 칩의 플립플롭들(F1~F10)은 도 1을 참조하여 설명된 것과 같이, U0, U1, ND의 클래스를 가질 수 있다. The flip-flops F1 to F10 of the second semiconductor chip may have classes of U0, U1, and ND, as described with reference to FIG. 1.
제2 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제2 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다. 제2 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제2 반도체 칩의 플립플롭의 U1 및 U0의 개수가 사용 플립플롭의 수로 정의된다. 이하, 기준 개수는 4개인 것으로 설명되나, 이에 한정되는 것은 아니다. Among the classes of the second semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the second semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number. Among the classes of the second semiconductor chip, the number of U1 and U0 of the flip-flop of the second semiconductor chip, which corresponds to the effective value of the first group flip-flop mask, is defined as the number of flip-flops used. Hereinafter, the reference number is described as four, but is not limited thereto.
도 8에 도시된 바와 같이, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제2 반도체 칩의 플립플롭의 U1 및 U0의 개수가 3개일 수 있다. 즉, 사용된 플립플롭의 수가 3개이다. 구체적으로, 제2 반도체 칩의 제1 플립플롭(F1), 제2 플립플롭(F2), 및 제10 플립플롭(F10)이 각각 U1, U0, 및 U0의 값을 가지면서, 제1 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.8, the number of U1 and U0 of the flip-flop of the second semiconductor chip corresponding to the
제1 그룹 플립플롭 마스크의 유효값에 대응하는 제2 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이하이다. 즉, 사용된 플립플롭의 수가 4개 이하이다. 이에 따라, 도 7 및 도 8을 참조하여 설명된 것과 같이, 제2 반도체 칩의 플립플롭들(F1~F10)을 이용하여 제2 그룹 플립플롭 마스크가 생성되고, 제2 반도체 칩의 고유값이 설정될 수 있다. The number of U1 and U0 of the flop flop of the second semiconductor chip corresponding to the effective value of the first group flip-flop mask is 4 or less, which is the reference number. That is, the number of flip-flops used is four or less. Accordingly, as described with reference to FIGS. 7 and 8, a second group flip-flop mask is generated using flip-flops F1 to F10 of the second semiconductor chip, and the eigenvalue of the second semiconductor chip is Can be set.
구체적으로, 제2 반도체 칩의 플립플롭들(F1~F10)의 클래스를 이용하여, 제2 그룹 플립플롭 마스크가 형성될 수 있다. 제2 그룹 플립플롭 마스크는 제2 반도체 칩의 플립플롭 클래스에서 U1 및 U0를 유효값(즉, 1)로 정의하고, ND를 무효값(즉, 0)으로 정의할 수 있다. Specifically, a second group flip-flop mask may be formed using the classes of flip-flops F1 to F10 of the second semiconductor chip. The second group flip-flop mask may define U1 and U0 as valid values (ie, 1) and ND as invalid values (ie, 0) in the flip-flop class of the second semiconductor chip.
제2 플립플롭 마스크를 이용하여, 제2 반도체 칩의 고유값이 설정될 수 있다. 구체적으로, 제2 플립플롭 마스크에서 유효값인 U0 및 U1에 대응하는 플립플롭의 초기값이 제2 반도체 칩의 고유값으로 설정될 수 있다. 다시 말하면, 제1 플립플롭(F1)의 초기값 1, 제2 플립플롭(F2)의 초기값 0, 제5 플립플롭(F5)의 초기값 1, 제7 플립플롭(F7)의 초기값 1, 제9 플립플롭(F9)의 초기값 1, 및 제10 플립플롭(F10)의 초기값 0이, 제2 반도체 칩의 고유값 101110으로 설정될 수 있다. The eigenvalue of the second semiconductor chip may be set using the second flip-flop mask. Specifically, the initial values of the flip-flops corresponding to U0 and U1, which are valid values in the second flip-flop mask, may be set as eigenvalues of the second semiconductor chip. In other words, the
또한, 도 10에 도시된 바와 같이, 데이터베이스에 그룹 식별번호, 사용한 플립플롭의 수, 플립플롭 마스크가 매칭되어 저장되고, 칩 식별번호 및 고유값이 매칭되어 저장될 수 있다. 사용한 플립플롭의 수는 각 그룹별 플립플롭 마스크의 유효값의 개수로 정의될 수 있다.In addition, as shown in FIG. 10, the group identification number, the number of flip-flops used, and the flip-flop mask are matched and stored in the database, and the chip identification number and the unique value are matched and stored. The number of flip-flops used may be defined as the number of valid values of the flip-flop mask for each group.
도 11 및 도 12는 본 발명의 실시 예에 따른 제3 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이고, 도 13은 본 발명의 실시 예에 따른 제2 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이고, 도 14는 도 11 내지 도 13에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다. 11 and 12 are diagrams for explaining a method for setting a eigenvalue for activation of a third semiconductor chip according to an embodiment of the present invention, and FIG. 13 is a eigenvalue for activation of a second semiconductor chip according to an embodiment of the present invention FIG. 14 is a view for explaining a method of updating, and FIG. 14 is a view for explaining a method of storing the eigenvalue set according to FIGS. 11 to 13.
도 11 내지 도 14를 참조하면, 제1 내지 제10 플립플롭(F1~F10)을 포함하는 제3 반도체 칩에 대한 고유값이 설정된다. 다시 말하면, 세번째 반도체 칩에 대한 고유값이 설정된다. 도 1을 참조하여 설명된 방법으로, 제3 반도체 칩 내의 클래스가 정의될 수 있다. 11 to 14, eigenvalues for the third semiconductor chip including the first to tenth flip-flops F1 to F10 are set. In other words, the eigenvalue for the third semiconductor chip is set. In the method described with reference to FIG. 1, a class in the third semiconductor chip may be defined.
제3 반도체 칩의 플립플롭들(F1~F10)은 도 1을 참조하여 설명된 것과 같이, U0, U1, ND의 클래스를 가질 수 있다. The flip-flops F1 to F10 of the third semiconductor chip may have classes of U0, U1, and ND, as described with reference to FIG. 1.
제3 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크, 및 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 순차적으로 판단될 수 있다. 다시 말하면, 제3 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제1 그룹 플립플롭 마스크를 이용하여 제3 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 제3 반도체 칩의 클래스 중에서, 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제2 그룹 플립플롭 마스크를 이용하여 제3 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 도 6을 참조하여 설명된 것과 같이, 제3 반도체 칩의 클래스를 이용하여, 제3 그룹 플립플롭 마스크가 생성되고, 고유값이 설정될 수 있다. Among the classes of the third semiconductor chip, it is sequentially determined whether the number of U1 and U0 of the flip-flop of the third semiconductor chip is greater than or equal to the reference number, corresponding to the valid values of the first group flip-flop mask and the second group flip-flop mask. Can be. In other words, among the classes of the third semiconductor chip, if the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number, the first group flip-flop mask is used. By using, the eigenvalue of the third semiconductor chip is set. If less than the reference number, if the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the effective value of the second group flip-flop mask among the classes of the third semiconductor chip, the second group The eigenvalue of the third semiconductor chip is set using the flip-flop mask. If it is less than the reference number, as described with reference to FIG. 6, a third group flip-flop mask is generated using a class of the third semiconductor chip, and an eigenvalue can be set.
먼저, 제3 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다. 상술된 바와 같이, 기준 개수는 4개인 것으로 설명되나, 이에 한정되는 것은 아니다. First, among the classes of the third semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number. As described above, the reference number is described as four, but is not limited thereto.
도 11에 도시된 바와 같이, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 3개일 수 있다. 즉, 사용된 플립플롭의 개수가 3개이다. 구체적으로, 제3 반도체 칩의 제1 플립플롭(F1), 제2 플립플롭(F2), 및 제3 플립플롭(F3)이 각각 U1, U1, 및 U0의 값을 가지면서, 제1 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.As illustrated in FIG. 11, the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the
제1 그룹 플립플롭 마스크의 유효값에 대응하는 제3 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이하이다. 즉, 사용된 플립플롭의 개수가 4개 이하이다. 이에 따라, 제3 반도체 칩의 클래스 중에서, 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다.The number of U1 and U0 of the flop flop of the third semiconductor chip corresponding to the effective value of the first group flip-flop mask is 4 or less, which is the reference number. That is, the number of flip-flops used is four or less. Accordingly, among the classes of the third semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the effective value of the second group flip-flop mask is greater than or equal to the reference number.
도 12에 도시된 바와 같이, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 5개일 수 있다. 즉, 사용된 플립플롭의 개수가 5개이다. 구체적으로, 제3 반도체 칩의 제1 플립플롭(F1), 제2 플립플롭(F2), 제5 플립플롭(F5), 제7 플립플롭(F7), 및 제9 플립플롭(F9)이 각각 U1, U1, U0, U1, 및 U0의 값을 가지면서, 제2 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.As illustrated in FIG. 12, the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the
제2 그룹 플립플롭 마스크의 유효값에 대응하는 제3 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이상이다. 즉, 사용된 플립플롭의 개수가 4개 이상이다. 이에 따라, 제2 그룹 플립플롭 마스크를 이용하여 제3 반도체 칩의 고유값이 설정될 수 있다. 구체적으로, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제3 반도체 칩의 플립플롭의 초기값이 제3 반도체 칩의 고유값으로 설정될 수 있다. 다시 말하면, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하면서 U1 및 U0를 갖는 제3 반도체 칩의 제1 플립플롭(F1)의 초기값 1, 제2 플립플롭(F2)의 초기값 1, 제5 플립플롭(F5)의 초기값 0, 제7 플립플롭(F7)의 초기값 1, 및 제9 플립플롭(F9)의 초기값 0이 제3 반도체 칩의 고유값 11010으로 설정될 수 있다. The number of U1 and U0 of the flop flop of the third semiconductor chip corresponding to the effective value of the second group flip-flop mask is four or more, which is the reference number. That is, the number of flip-flops used is four or more. Accordingly, the eigenvalue of the third semiconductor chip may be set using the second group flip-flop mask. Specifically, the initial value of the flip-flop of the third semiconductor chip corresponding to the
제3 반도체 칩의 고유값의 설정에 사용된 플립플롭 수가 제2 반도체 칩 고유값 설정에 사용된 플립플롭의 수보다 작다. 이에 따라, 제2 그룹 플립플롭 마스크가 갱신되고, 갱신된 제2 그룹 플립플롭 마스크를 이용하여, 제2 반도체 칩의 고유값이 갱신될 수 있다. The number of flip-flops used for setting the eigenvalue of the third semiconductor chip is smaller than the number of flip-flops used for setting the eigenvalue of the second semiconductor chip. Accordingly, the second group flip-flop mask may be updated, and the eigenvalue of the second semiconductor chip may be updated using the updated second group flip-flop mask.
갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제3 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 선택적으로, 갱신된 제2 그룹 플립플롭 마스크의 유효값(즉, 1)으로 정의되고, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제3 반도체 칩의 플립플롭의 U1 및 U0에 대응하지 않은 유효값(ND에 대응하능 유효값)은 무효값(즉, 0)으로 정의될 수 있다. 구체적으로, 도 11 및 도 12에 도시된 바와 같이, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제3 반도체 칩의 U1 및 U0를 갖는 제1, 제2, 제5, 제7, 및 제8 플립플롭(F1, F2, F5, F7, F8)에 대응하는 유효값은 그대로 유효값으로 유지되지만, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제3 반도체 칩의 ND를 갖는 제10 플립플롭(F10)에 대응하는 유효값은 무효값으로 정의될 수 있다. Among the valid values of the second group flip-flop mask before updating, the valid values corresponding to U1 and U0 of the flip-flops of the third semiconductor chip are, optionally, valid values of the updated second group flip-flop mask (i.e., 1). Is defined, and among the valid values of the second group flip-flop mask before the update, the valid values that do not correspond to U1 and U0 of the flip-flop of the third semiconductor chip (effective values corresponding to ND) are invalid values (ie, 0). Can be defined as Specifically, as shown in FIGS. 11 and 12, among the valid values of the second group flip-flop mask before update, the first, second, fifth, seventh, and U1 and U0 of the third semiconductor chip The effective values corresponding to the eighth flip-flops F1, F2, F5, F7, and F8 are maintained as effective values, but among the valid values of the second group flip-flop mask before updating, the third value has ND of the third semiconductor chip. An effective value corresponding to 10 flip-flops F10 may be defined as an invalid value.
이후, 갱신된 제2 그룹 플립플롭 마스크를 이용하여, 제2 반도체 칩의 고유값이 갱신될 수 있다. 구체적으로, 도 13에 도시된 바와 같이, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제2 반도체 칩의 플립플롭의 초기값이 제2 반도체 칩의 고유값으로 갱신될 수 있다. 다시 말하면, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하명서 U1 및 U0를 갖는 제2 반도체 칩의 제1 플립플롭(F1)의 초기값 1, 제2 플립플롭(F2)의 초기값 0, 제5 플립플롭(F5)의 초기값 1, 제7 플립플롭(F7)의 초기값 1, 및 제9 플립플롭(F9)의 초기값 1이 제2 반도체 칩의 고유값 10111으로 갱신될 수 있다. Thereafter, the eigenvalue of the second semiconductor chip may be updated using the updated second group flip-flop mask. Specifically, as shown in FIG. 13, the initial value of the flip-flop of the second semiconductor chip corresponding to the
또한, 도 14에 도시된 바와 같이, 데이터베이스에 그룹 식별번호, 사용한 플립플롭의 수, 갱신된 플립플롭 마스크가 매칭되어 저장되고, 칩 식별번호 및 갱신된 고유값이 매칭되어 저장될 수 있다. In addition, as shown in FIG. 14, the group identification number, the number of flip-flops used, and the updated flip-flop mask are matched and stored in the database, and the chip identification number and the updated unique value can be matched and stored.
도 15는 본 발명의 실시 예에 따른 제4 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이고, 도 16은 본 발명의 실시 예에 따른 제1 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이고, 도 17은 도 15 및 도 16에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다. 15 is a diagram for explaining a method for setting a eigenvalue for activation of a fourth semiconductor chip according to an embodiment of the present invention, and FIG. 16 is a method for updating a eigenvalue for activation of a first semiconductor chip according to an embodiment of the present invention 17 is a view for explaining a method of storing the eigenvalues set according to FIGS. 15 and 16.
도 15 내지 도 17을 참조하면, 제1 내지 제10 플립플롭(F1~F10)을 포함하는 제4 반도체 칩에 대한 고유값이 설정된다. 다시 말하면, 네 번째 반도체 칩에 대한 고유값이 설정된다. 도 1을 참조하여 설명된 방법으로, 제4 반도체 칩 내의 클래스가 정의될 수 있다. 15 to 17, eigenvalues for the fourth semiconductor chip including the first to tenth flip-flops F1 to F10 are set. In other words, the eigenvalue for the fourth semiconductor chip is set. In the method described with reference to FIG. 1, a class in the fourth semiconductor chip may be defined.
제4 반도체 칩의 플립플롭들(F1~F10)은 도 1을 참조하여 설명된 것과 같이, U0, U1, ND의 클래스를 가질 수 있다. The flip-flops F1 to F10 of the fourth semiconductor chip may have classes of U0, U1, and ND, as described with reference to FIG. 1.
제4 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크, 및 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제4 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 순차적으로 판단될 수 있다. 다시 말하면, 제4 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제4 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제1 그룹 플립플롭 마스크를 이용하여 제4 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 제4 반도체 칩의 클래스 중에서, 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제3 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제2 그룹 플립플롭 마스크를 이용하여 제3 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 도 6을 참조하여 설명된 것과 같이, 제4 반도체 칩의 클래스를 이용하여, 제3 그룹 플립플롭 마스크가 생성되고, 고유값이 설정될 수 있다. Among the classes of the fourth semiconductor chip, it is sequentially determined whether the number of U1 and U0 of the flip-flop of the fourth semiconductor chip is greater than or equal to the reference number corresponding to the valid values of the first group flip-flop mask and the second group flip-flop mask. Can be. In other words, among the classes of the fourth semiconductor chip, if the number of U1 and U0 of the flip-flop of the fourth semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number, the first group flip-flop mask is used. By using, the eigenvalue of the fourth semiconductor chip is set. If it is less than the reference number, if the number of U1 and U0 of the flip-flop of the third semiconductor chip corresponding to the effective value of the second group flip-flop mask among the classes of the fourth semiconductor chip, the second group The eigenvalue of the third semiconductor chip is set using the flip-flop mask. If it is less than the reference number, as described with reference to FIG. 6, a third group flip-flop mask is generated using the class of the fourth semiconductor chip, and the eigenvalue can be set.
먼저, 제4 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제4 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다. 상술된 바와 같이, 기준 개수는 4개인 것으로 설명되나, 이에 한정되는 것은 아니다. First, among the classes of the fourth semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the fourth semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number. As described above, the reference number is described as four, but is not limited thereto.
도 15에 도시된 바와 같이, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제4 반도체 칩의 플립플롭의 U1 및 U0의 개수가 6개일 수 있다. 즉, 사용된 플립플롭의 개수가 6개이다. 구체적으로, 제4 반도체 칩의 제1 플립플롭(F1), 제2 플립플롭(F2), 제4 플립플롭(F4), 제6 플립플롭(F6), 제8 플립플롭(F8), 및 제10 플립플롭(F10)이 각각 U1, U1, U1, U0, U0, 및 U0의 값을 가지면서, 제1 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.As illustrated in FIG. 15, the number of U1 and U0 of the flip-flop of the fourth semiconductor chip corresponding to the
제1 그룹 플립플롭 마스크의 유효값에 대응하는 제4 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이상이다. 즉, 사용된 플립플롭의 개수가 4개 이상이다. 이에 따라, 제1 그룹 플립플롭 마스크를 이용하여 제4 반도체 칩의 고유값이 설정될 수 있다. 구체적으로, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제4 반도체 칩의 플립플롭의 초기값이 제4 반도체 칩의 고유값으로 설정될 수 있다. 다시 말하면, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하면서 U1 및 U0를 갖는 제4 반도체 칩의 제1 플립플롭(F1)의 초기값 1, 제2 플립플롭(F2)의 초기값 1, 제4 플립플롭(F4)의 초기값 1, 제6 플립플롭(F6)의 초기값 0, 제8 플립플롭(F8)의 초기값 0, 및 제10 플립플로(F10)의 초기값 1이 제4 반도체 칩의 고유값 111000으로 설정될 수 있다. The number of U1 and U0 of the flop flop of the fourth semiconductor chip corresponding to the effective value of the first group flip-flop mask is four or more, which is the reference number. That is, the number of flip-flops used is four or more. Accordingly, the eigenvalue of the fourth semiconductor chip may be set using the first group flip-flop mask. Specifically, the initial value of the flip-flop of the fourth semiconductor chip corresponding to the
제4 반도체 칩의 고유값의 설정에 사용된 플립플롭 수가 제1 반도체 칩 고유값 설정에 사용된 플립플롭의 수보다 작다. 이에 따라, 제1 그룹 플립플롭 마스크가 갱신되고, 갱신된 제1 그룹 플립플롭 마스크를 이용하여, 제1 반도체 칩의 고유값이 갱신될 수 있다. The number of flip-flops used for setting the eigenvalue of the fourth semiconductor chip is smaller than the number of flip-flops used for setting the eigenvalue of the first semiconductor chip. Accordingly, the first group flip-flop mask is updated, and the eigenvalue of the first semiconductor chip can be updated using the updated first group flip-flop mask.
갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제4 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 선택적으로, 갱신된 제1 그룹 플립플롭 마스크의 유효값(즉, 1)으로 정의되고, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제4 반도체 칩의 플립플롭의 U1 및 U0에 대응하지 않은 유효값(ND에 대응하능 유효값)은 무효값(즉, 0)으로 정의될 수 있다. 구체적으로, 도 15 및 도 16에 도시된 바와 같이, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제4 반도체 칩의 U1 및 U0를 갖는 제1, 제2, 제4, 제6, 제9 및 제10 플립플롭(F1, F2, F4, F6, F8, F10)에 대응하는 유효값은 그대로 유효값으로 유지되지만, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제4 반도체 칩의 ND를 갖는 제3 플립플롭(F3)에 대응하는 유효값은 무효값으로 정의될 수 있다. Among the valid values of the first group flip-flop mask before the update, the valid values corresponding to U1 and U0 of the flip-flop of the fourth semiconductor chip are, optionally, valid values of the updated first group flip-flop mask (ie, 1). Is defined, and among the valid values of the first group flip-flop mask before update, valid values (ie, effective values corresponding to ND) of U1 and U0 of the flip-flop of the fourth semiconductor chip are invalid values (ie, 0). Can be defined as Specifically, as shown in FIGS. 15 and 16, among the valid values of the first group flip-flop mask before update, the first, second, fourth, sixth, and sixth having U1 and U0 of the fourth semiconductor chip The valid values corresponding to the ninth and tenth flip-flops F1, F2, F4, F6, F8, and F10 remain as valid values, but among the valid values of the first group flip-flop mask before updating, the fourth semiconductor chip The valid value corresponding to the third flip-flop F3 having ND may be defined as an invalid value.
이후, 갱신된 제1 그룹 플립플롭 마스크를 이용하여, 제1 반도체 칩의 고유값이 갱신될 수 있다. 구체적으로, 도 16에 도시된 바와 같이, 갱신된 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제1 반도체 칩의 플립플롭의 초기값이 제1 반도체 칩의 고유값으로 갱신될 수 있다. 다시 말하면, 갱신된 제1 그룹 플립플롭 마스크의 유효값 1에 대응하명서 U1 및 U0를 갖는 제1 반도체 칩의 제1 플립플롭(F1)의 초기값 0, 제2 플립플롭(F2)의 초기값 1, 제4 플립플롭(F4)의 초기값 1, 제6 플립플롭(F6)의 초기값 0, 제8 플립플롭(F8)의 초기값 1, 및 제10 플립플롭(F10)의 초기값 0이 제1 반도체 칩의 고유값 011010으로 갱신될 수 있다. Thereafter, the eigenvalue of the first semiconductor chip may be updated using the updated first group flip-flop mask. Specifically, as illustrated in FIG. 16, the initial value of the flip-flop of the first semiconductor chip corresponding to the
또한, 도 17에 도시된 바와 같이, 데이터베이스에 그룹 식별번호, 사용한 플립플롭의 수, 갱신된 플립플롭 마스크가 매칭되어 저장되고, 칩 식별번호 및 갱신된 고유값이 매칭되어 저장될 수 있다. In addition, as shown in FIG. 17, the group identification number, the number of flip-flops used, and the updated flip-flop mask are matched and stored in the database, and the chip identification number and the updated unique value can be matched and stored.
도 18 및 도 19는 본 발명의 실시 예에 따른 제5 반도체 칩 정품 인증용 고유값 설정 방법을 설명하기 위한 도면들이고, 도 20은 본 발명의 실시 예에 따른 제2 및 제3 반도체 칩 정품 인증용 고유값의 갱신 방법을 설명하기 위한 도면이고, 도 21은 도 18 내지 도 20에 따라 설정된 고유값을 저장하는 방법을 설명하기 위한 도면이다. 18 and 19 are diagrams for explaining a method for setting an eigenvalue for activation of a fifth semiconductor chip according to an embodiment of the present invention, and FIG. 20 is activation of a second and third semiconductor chip according to an embodiment of the present invention Fig. 21 is a view for explaining a method for updating the eigenvalues, and Fig. 21 is a view for explaining a method for storing the eigenvalues set according to Figs.
도 18 내지 도 20을 참조하면, 제1 내지 제10 플립플롭(F1~F10)을 포함하는 제5 반도체 칩에 대한 고유값이 설정된다. 다시 말하면, 다섯 번째 반도체 칩에 대한 고유값이 설정된다. 도 1을 참조하여 설명된 방법으로, 제5 반도체 칩 내의 클래스가 정의될 수 있다. 18 to 20, eigenvalues for the fifth semiconductor chip including the first to tenth flip-flops F1 to F10 are set. In other words, the eigenvalue for the fifth semiconductor chip is set. In the method described with reference to FIG. 1, a class in the fifth semiconductor chip may be defined.
제5 반도체 칩의 플립플롭들(F1~F10)은 도 1을 참조하여 설명된 것과 같이, U0, U1, ND의 클래스를 가질 수 있다. The flip-flops F1 to F10 of the fifth semiconductor chip may have classes of U0, U1, and ND, as described with reference to FIG. 1.
제5 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크, 및 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 순차적으로 판단될 수 있다. 다시 말하면, 제5 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제1 그룹 플립플롭 마스크를 이용하여 제5 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 제5 반도체 칩의 클래스 중에서, 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인 경우, 제2 그룹 플립플롭 마스크를 이용하여 제5 반도체 칩의 고유값이 설정된다. 만약, 기준개수 미만인 경우, 도 6을 참조하여 설명된 것과 같이, 제5 반도체 칩의 클래스를 이용하여, 제3 그룹 플립플롭 마스크가 생성되고, 고유값이 설정될 수 있다. Among the classes of the fifth semiconductor chip, it is sequentially determined whether the number of U1 and U0 of the flip-flop of the fifth semiconductor chip is greater than or equal to the reference number corresponding to the valid values of the first group flip-flop mask and the second group flip-flop mask. Can be. In other words, in the class of the fifth semiconductor chip, if the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to the effective value of the first group flip-flop mask is greater than or equal to the reference number, the first group flip-flop mask is used. By using, the eigenvalue of the fifth semiconductor chip is set. If less than the reference number, if the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to the effective value of the second group flip-flop mask among the classes of the fifth semiconductor chip, the second group The eigenvalue of the fifth semiconductor chip is set using the flip-flop mask. If it is less than the reference number, as described with reference to FIG. 6, a third group flip-flop mask is generated using the class of the fifth semiconductor chip, and an eigenvalue can be set.
먼저, 제5 반도체 칩의 클래스 중에서, 제1 그룹 플립플롭 마스크의 유효값에 대응하는, 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다. 상술된 바와 같이, 기준 개수는 4개인 것으로 설명되나, 이에 한정되는 것은 아니다. First, among the classes of the fifth semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to an effective value of the first group flip-flop mask is greater than or equal to a reference number. As described above, the reference number is described as four, but is not limited thereto.
도 18에 도시된 바와 같이, 제1 그룹 플립플롭 마스크의 유효값 1에 대응하는 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 3개일 수 있다. 즉, 사용된 플립플롭의 개수가 3개이다. 구체적으로, 제5 반도체 칩의 제2 플립플롭(F2), 제6 플립플롭(F6), 및 제10 플립플롭(F10)이 각각 U0, U0, 및 U0의 값을 가지면서, 제1 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.As illustrated in FIG. 18, the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to the
제1 그룹 플립플롭 마스크의 유효값에 대응하는 제5 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이하이다. 즉, 사용된 플립플롭의 개수가 4개 이하이다. 이에 따라, 제5 반도체 칩의 클래스 중에서, 제2 그룹 플립플롭 마스크의 유효값에 대응하는, 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 기준개수 이상인지 판단될 수 있다.The number of U1 and U0 of the flop flop of the fifth semiconductor chip corresponding to the effective value of the first group flip-flop mask is 4 or less, which is a reference number. That is, the number of flip-flops used is four or less. Accordingly, among the classes of the fifth semiconductor chip, it may be determined whether the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to the effective value of the second group flip-flop mask is greater than or equal to the reference number.
도 19에 도시된 바와 같이, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제5 반도체 칩의 플립플롭의 U1 및 U0의 개수가 4개일 수 있다. 즉, 사용된 플립플롭의 개수가 4개이다. 구체적으로, 제5 반도체 칩의 제2 플립플롭(F2), 제5 플립플롭(F5), 제7 플립플롭(F7), 및 제9 플립플롭(F9)이 각각 U0, U1, U1, 및 U1 값을 가지면서, 제2 그룹 플립플롭 마스크의 유효값 1에 대응할 수 있다.As illustrated in FIG. 19, the number of U1 and U0 of the flip-flop of the fifth semiconductor chip corresponding to the
제2 그룹 플립플롭 마스크의 유효값에 대응하는 제5 반도체 칩의 플롭플롭의 U1 및 U0의 개수가 기준개수인 4개 이상이다. 즉, 사용된 플립플롭의 개수가 4개 이상이다. 이에 따라, 제2 그룹 플립플롭 마스크를 이용하여 제5 반도체 칩의 고유값이 설정될 수 있다. 구체적으로, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제5 반도체 칩의 플립플롭의 초기값이 제5 반도체 칩의 고유값으로 설정될 수 있다. 다시 말하면, 제2 그룹 플립플롭 마스크의 유효값 1에 대응하면서 U1 및 U0를 갖는 제5 반도체 칩의 제2 플립플롭(F2)의 초기값 0, 제5 플립플롭(F5)의 초기값 1, 제7 플립플롭(F7)의 초기값 1, 및 제9 플립플롭(F9)의 초기값 1이 제3 반도체 칩의 고유값 0111로 설정될 수 있다. The number of U1 and U0 of the flop flop of the fifth semiconductor chip corresponding to the effective value of the second group flip-flop mask is 4 or more, which is a reference number. That is, the number of flip-flops used is four or more. Accordingly, the eigenvalue of the fifth semiconductor chip may be set using the second group flip-flop mask. Specifically, the initial value of the flip-flop of the fifth semiconductor chip corresponding to the
제5 반도체 칩의 고유값의 설정에 사용된 플립플롭 수가 제2 및 제3 반도체 칩 고유값 설정에 사용된 플립플롭의 수보다 작다. 이에 따라, 제2 그룹 플립플롭 마스크가 갱신되고, 갱신된 제2 그룹 플립플롭 마스크를 이용하여, 제2 및 제3 반도체 칩의 고유값이 갱신될 수 있다. The number of flip-flops used for setting the eigenvalues of the fifth semiconductor chip is smaller than the number of flip-flops used for setting the eigenvalues of the second and third semiconductor chips. Accordingly, the second group flip-flop mask is updated, and the eigenvalues of the second and third semiconductor chips can be updated using the updated second group flip-flop mask.
갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제5 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 선택적으로, 갱신된 제2 그룹 플립플롭 마스크의 유효값(즉, 1)으로 정의되고, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제5 반도체 칩의 플립플롭의 U1 및 U0에 대응하지 않은 유효값(ND에 대응하능 유효값)은 무효값(즉, 0)으로 정의될 수 있다. 구체적으로, 도 19 및 도 20에 도시된 바와 같이, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제5 반도체 칩의 U1 및 U0를 갖는 제2, 제5, 제7, 및 제9 플립플롭(F2, F5, F7, F9)에 대응하는 유효값은 그대로 유효값으로 유지되지만, 갱신 전 제2 그룹 플립플롭 마스크의 유효값 중에서, 제5 반도체 칩의 ND를 갖는 제1 플립플롭(F1)에 대응하는 유효값은 무효값으로 정의될 수 있다. Among the valid values of the second group flip-flop mask before updating, the valid values corresponding to U1 and U0 of the flip-flop of the fifth semiconductor chip are, optionally, valid values of the updated second group flip-flop mask (i.e., 1). Is defined, and among the valid values of the second group flip-flop mask before update, an effective value (that is, a valid value corresponding to ND) of U1 and U0 of the flip-flop of the fifth semiconductor chip is an invalid value (ie, 0). Can be defined as Specifically, as shown in FIGS. 19 and 20, among the valid values of the second group flip-flop mask before updating, the second, fifth, seventh, and ninth flips having U1 and U0 of the fifth semiconductor chip The valid values corresponding to the flops F2, F5, F7, and F9 are maintained as valid values, but among the valid values of the second group flip-flop mask before updating, the first flip-flop F1 having the ND of the fifth semiconductor chip ) May be defined as an invalid value.
이후, 갱신된 제2 그룹 플립플롭 마스크를 이용하여, 제2 반도체 칩의 고유값이 갱신될 수 있다. 구체적으로, 도 20에 도시된 바와 같이, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제2 반도체 칩의 플립플롭의 초기값이 제2 반도체 칩의 고유값으로 갱신될 수 있다. 다시 말하면, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하명서 U1 및 U0를 갖는 제2 반도체 칩의 제2 플립플롭(F2)의 초기값 0, 제5 플립플롭(F5)의 초기값 1, 제7 플립플롭(F7)의 초기값 1, 및 제9 플립플롭(F9)의 초기값 1이 제2 반도체 칩의 고유값 0111로 갱신될 수 있다. Thereafter, the eigenvalue of the second semiconductor chip may be updated using the updated second group flip-flop mask. Specifically, as shown in FIG. 20, the initial value of the flip-flop of the second semiconductor chip corresponding to the
또한, 갱신된 제2 그룹 플립플롭 마스크를 이용하여, 제3 반도체 칩의 고유값이 갱신될 수 있다. 구체적으로, 도 20에 도시된 바와 같이, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하는 제3 반도체 칩의 플립플롭의 초기값이 제3 반도체 칩의 고유값으로 갱신될 수 있다. 다시 말하면, 갱신된 제2 그룹 플립플롭 마스크의 유효값 1에 대응하명서 U1 및 U0를 갖는 제3 반도체 칩의 제2 플립플롭(F2)의 초기값 1, 제5 플립플롭(F5)의 초기값 0, 제7 플립플롭(F7)의 초기값 1, 및 제9 플립플롭(F9)의 초기값 0이 제3 반도체 칩의 고유값 0111로 갱신될 수 있다. Further, the eigenvalue of the third semiconductor chip may be updated using the updated second group flip-flop mask. Specifically, as illustrated in FIG. 20, the initial value of the flip-flop of the third semiconductor chip corresponding to the
또한, 도 21에 도시된 바와 같이, 데이터베이스에 그룹 식별번호, 사용한 플립플롭의 수, 갱신된 플립플롭 마스크가 매칭되어 저장되고, 칩 식별번호 및 갱신된 고유값이 매칭되어 저장될 수 있다. In addition, as shown in FIG. 21, the group identification number, the number of flip-flops used, and the updated flip-flop mask are matched and stored in the database, and the chip identification number and the updated unique value can be matched and stored.
이와 같이, 본 발명의 실시 예에 따르면, 물리적 복제 방지 기능(PUF)을 이용하여, 반도체 칩 내 복수의 플립플롭의 초기값을 확인하고, 이를 이용하여 플립플롭의 클래스가 분류된다. 분류된 클래스를 이용하여 플립플롭 마스크를 형성하고, 플립플롭 마스크를 이용하여, 반도체 칩의 고유값을 설정할 수 있다. As described above, according to an embodiment of the present invention, an initial value of a plurality of flip-flops in a semiconductor chip is identified using a physical copy protection function (PUF), and the class of the flip-flops is classified using the same. A flip-flop mask may be formed using the classified classes, and a unique value of the semiconductor chip may be set using the flip-flop mask.
또한, 복수의 반도체 칩들에 대해서 플립플롭 마스크를 이용하여 그룹화하고, 그룹화된 고유값들을 갱신함에 따라서, 반도체 칩의 고유값을 효율적으로 저장할 수 있다. In addition, by grouping a plurality of semiconductor chips using a flip-flop mask and updating the grouped eigenvalues, it is possible to efficiently store the eigenvalues of the semiconductor chip.
이에 따라, 고신뢰성 및 고안전성을 갖는 동시에, cost 효율이 향상된 반도체 칩 정품 인증용 고유값 설정 방법이 제공될 수 있다. Accordingly, a method for setting a unique value for authenticating a semiconductor chip that has high reliability and high safety and has improved cost efficiency can be provided.
도 22는 본 발명의 실시 예에 따른 반도체 칩 정품 인증용 데이터베이스 및 서버를 설명하기 위한 도면이다. 22 is a view for explaining a database and a server for authenticating a semiconductor chip according to an embodiment of the present invention.
도 22를 참조하면, 사용자 단말기(100) 및 서버(200)가 제공된다. 상기 서버는, 도 1 내지 도 21을 참조하여 설명된 반도체 칩 정품 인증용 고유값이 저장된 데이터베이스를 포함할 수 있다. Referring to FIG. 22, a
사용자 단말기(100)는 도 1 내지 도 21을 참조하여 설명된 방법으로, 사용자 단말기(100) 내의 반도체 칩 정품 인증용 고유값을 도출할 수 있다. 사용자 단말기(100)는 사용자 단말기(100)에서 도출된 고유값과 서버(200)가 저장하고 있는 고유값의 비교를 위한 요청 신호를 서버(200)로 전달할 수 있다. The
서버(200)는 사용자 단말기(100)의 요청 신호에 응답하여, 데이터베이스에 저장된 고유값과, 사용자 단말기(100)로부터 받은 고유값을 비교하여, 인증을 수행할 수 있다. The
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As described above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted by the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
100: 사용자 단말기
200: 서버100: user terminal
200: server
Claims (10)
상기 제1 반도체 칩의 상기 클래스에서, U1 및 U0가 유효값으로 정의되고, ND가 무효값으로 정의된 제1 그룹 플립플롭 마스크를 형성하는 단계;
상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는 상기 제1 반도체 칩의 상기 복수의 플립플롭들의 초기값을, 상기 제1 반도체 칩의 고유값으로 설정하는 단계; 및
상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 이상인 경우, 상기 제1 그룹 플립플롭 마스크 및 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것을 포함하되,
상기 제1 그룹 플립플롭 마스크를 갱신하는 것은, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제2 반도체 칩의 플립플롭의 U1 및 U0에 대응하는 유효값이, 갱신된 제1 그룹 플립플롭 마스크의 유효값으로 정의되고, 갱신 전 제1 그룹 플립플롭 마스크의 유효값 중에서, 제2 반도체 칩의 플립플롭의 ND에 대응하는 유효값은, 무효값으로 정의되는 것을 포함하고,
상기 제1 반도체 칩의 상기 고유값을 갱신하는 것은, 갱신된 상기 제1 그룹 플립플롭 마스크를 이용하여, 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것을 포함하는 반도체 칩 정품 인증용 고유값 설정 방법.
The initial values of a plurality of flip-flops in the first to second semiconductor chips are identified by using a physical copy protection function (PUF) to classify the classes of the plurality of flip-flops, but continue to include a value of 0. Defining a class as U0, subsequently defining a class of flip-flops having a value of 1 as U1, and defining a class of flip-flops having an arbitrary value among 0 and 1 as ND;
Forming a first group flip-flop mask in which U1 and U0 are defined as valid values and ND is defined as invalid values in the class of the first semiconductor chip;
Setting initial values of the plurality of flip-flops of the first semiconductor chip corresponding to the effective values of the first group flip-flop mask as eigenvalues of the first semiconductor chip; And
Among the classes of the second semiconductor chip, when the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask is greater than or equal to a reference number, the first group flip-flop mask and the first semiconductor chip Updating the eigenvalues,
Updating the first group flip-flop mask may include, among the valid values of the first group flip-flop mask before updating, valid values corresponding to U1 and U0 of the flip-flop of the second semiconductor chip, in which the updated first group flip-flop mask is updated. The effective value corresponding to ND of the flip-flop of the second semiconductor chip is defined as an invalid value, which is defined as the effective value of the mask, and among the valid values of the first group flip-flop mask before update
Updating the eigenvalue of the first semiconductor chip includes updating the eigenvalue of the first semiconductor chip by using the updated first group flip-flop mask Way.
상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 이상인지 판단하여, 기준개수 미만인 경우, 상기 제2 반도체 칩의 상기 클래스를 이용하여 제2 그룹 플립플롭 마스크를 형성하는 것을 포함하는 반도체 칩 정품 인증용 고유값 설정 방법.
According to claim 4,
Among the classes of the second semiconductor chip, if the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask is greater than or equal to a reference number and less than the reference number, the second semiconductor chip is A method of setting an eigenvalue for semiconductor chip activation including forming a second group flip-flop mask using a class.
상기 제1 반도체 칩의 상기 고유값을 갱신하는 것은,
갱신된 상기 제1 그룹 플립플롭 마스크를 이용하여, 상기 제1 반도체 칩의 상기 고유값을 갱신하는 것을 포함하는 반도체 칩 정품 인증용 고유값 설정 방법.
According to claim 4,
Updating the eigenvalue of the first semiconductor chip,
And updating the eigenvalue of the first semiconductor chip by using the updated first group flip-flop mask.
상기 제2 반도체 칩의 상기 클래스 중에서, 상기 제1 그룹 플립플롭 마스크의 상기 유효값에 대응하는, U1 및 U0의 개수가 기준개수 미만인 경우,
상기 제2 반도체 칩의 상기 클래스에서 U1 및 U0가 유효값으로 정의되고, ND가 무효값으로 정의된 제2 그룹 플립플롭 마스크를 형성하는 단계; 및
상기 제2 그룹 플립플롭 마스크의 상기 유효값에 대응하는, 상기 제2 반도체 칩의 상기 복수의 플립플롭들의 초기값을 이용하여 상기 제2 반도체 칩의 상기 고유값을 설정하는 단계를 포함하는 반도체 칩 정품 인증용 고유값 설정 방법.
According to claim 4,
Among the classes of the second semiconductor chip, when the number of U1 and U0 corresponding to the effective value of the first group flip-flop mask is less than the reference number,
Forming a second group flip-flop mask in which U1 and U0 are defined as valid values and ND is defined as invalid values in the class of the second semiconductor chip; And
And setting the eigenvalue of the second semiconductor chip by using initial values of the plurality of flip-flops of the second semiconductor chip corresponding to the effective value of the second group flip-flop mask. How to set unique values for activation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170078868A KR102090365B1 (en) | 2017-06-22 | 2017-06-22 | Method of assigning characteristic value for certification honest semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170078868A KR102090365B1 (en) | 2017-06-22 | 2017-06-22 | Method of assigning characteristic value for certification honest semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190000041A KR20190000041A (en) | 2019-01-02 |
| KR102090365B1 true KR102090365B1 (en) | 2020-04-23 |
Family
ID=65021611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170078868A KR102090365B1 (en) | 2017-06-22 | 2017-06-22 | Method of assigning characteristic value for certification honest semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102090365B1 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060109A (en) * | 2004-08-23 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device, method of preparing identification code thereof, and method of identifying the same |
-
2017
- 2017-06-22 KR KR1020170078868A patent/KR102090365B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190000041A (en) | 2019-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10742421B1 (en) | Methods and systems for anonymous hardware attestation | |
| El Massad et al. | Reverse engineering camouflaged sequential circuits without scan access | |
| Herder et al. | Trapdoor computational fuzzy extractors and stateless cryptographically-secure physical unclonable functions | |
| CN108140093B (en) | Migrating secrets using a hardware root of trust for a device | |
| Yu et al. | A lockdown technique to prevent machine learning on PUFs for lightweight authentication | |
| KR101723006B1 (en) | Device authentication using a physically unclonable functions based key generation system | |
| Schulz et al. | Short paper: Lightweight remote attestation using physical functions | |
| Jacob et al. | Hardware Trojans: current challenges and approaches | |
| CN108140085B (en) | Apparatus and method for providing a trusted platform | |
| Kitsos et al. | Exciting FPGA cryptographic Trojans using combinatorial testing | |
| US20130147511A1 (en) | Offline Device Authentication and Anti-Counterfeiting Using Physically Unclonable Functions | |
| CN103905202A (en) | RFID lightweight class bidirectional authentication method based on PUF | |
| CN106576047B (en) | Make Password Operations from the method and apparatus of malicious modification | |
| Voyiatzis et al. | Efficient triggering of Trojan hardware logic | |
| Ray et al. | Bluetooth low energy devices security testing framework | |
| CN104881606A (en) | Formalized modeling based software security requirement acquisition method | |
| CN104657636A (en) | Method of generating a structure and corresponding structure | |
| Xu et al. | Secure remote sensing and communication using digital PUFs | |
| Jung et al. | A secure platform model based on ARM platform security architecture for IoT devices | |
| TW201915748A (en) | Semiconductor device | |
| Mandler et al. | Internet of Things. IoT Infrastructures: Second International Summit, IoT 360° 2015, Rome, Italy, October 27-29, 2015. Revised Selected Papers, Part I | |
| EP3214567B1 (en) | Secure external update of memory content for a certain system on chip | |
| US10402248B2 (en) | Method for controlling error rate of device-specific information and program for controlling error rate of device-specific information | |
| KR102090365B1 (en) | Method of assigning characteristic value for certification honest semiconductor chip | |
| Aysu et al. | A design method for remote integrity checking of complex PCBs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction |