KR102088699B1

KR102088699B1 - 표면 실장형 집적회로 패키지를 테스트하는 방법

Info

Publication number: KR102088699B1
Application number: KR1020190162572A
Authority: KR
Inventors: 장병철
Original assignee: 장병철
Priority date: 2019-12-09
Filing date: 2019-12-09
Publication date: 2020-03-13

Abstract

본 발명에 따른 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법은 모듈러기판(110)을 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함하고, 상기 모듈러기판(110)은, 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111)를 포함하고, 상기 베이스기판(120)은, 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하는 표면 실장형 집적회로 패키지(10)를 테스하는 방법이다.
본 발명에 따른 표면 실장형 집적회로 패키지(10)를 테스하는 방법은 패키지몸체(11)(11)의 크기와 접촉단자의 리드핀(12)(12)의 개수 및 피치에 관계없이 범용으로 SOP IC(10a), QFP(10b) 또는 QFN(10c)을 테스트 할 수 있을 뿐만 아니라, 상기 베이스기판(120)(120)과 상기 모듈러기판(110)(110)이 분리 가능하여 상기 베이스기판(120)(120) 또는 모듈러기판(110)(110)에 불량이 발생하는 경우에 새로운 베이스기판(120)(120) 또는 모듈러기판(110)(110)으로 교체할 수 있어 경제성이 있다.

Description

표면 실장형 집적회로 패키지를 테스트하는 방법{Method for a surface mount integrated circuit package}

본 발명은 표면 실장형 집적회로 패키지를 테스트하는 방법에 관한 것으로, 보다 상세하게는 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지를 테스트할 수 있는 표면 실장형 집적회로 패키지를 테스트하는 방법에 관한 것이다.

집적회로(IC; INTEGRATED CIRCUIT)란 회로 자신이 집약된 하나의 부품인 것으로 한 기판 위에 부품에서 배선까지를 일관해서 제조한 것을 말하고, 집적회로 패키지(IC package)란 논리 회로, 즉 가산기나 곱셈기 같은 표준회로를 집적 회로로 제품화한 것을 말한다.

일반적으로 가공이 완료된 집적회로 패키지는 사용자에게 제공되기 전에 전기 검사 공정을 거치게 되는데, 전기 검사 공정에서는 통상 테스트 소켓을 이용하여 집적회로 패키지의 전기적 특성을 검사하게 된다.

도 1에는 종래기술에 따른 집적회로 패키지용 테스트 소켓을 도시하였는데, 도면을 살펴보면 종래기술에 따른 집적회로 패키지용 테스트 소켓은 인쇄회로기판(1)에 형성된 리드 삽입공(2)으로 IC소켓(3)의 리드(4)가 각각 삽입되어 납땜고정됨으로써 인쇄회로기판(1)에 IC소켓(3)이 고정되는 구조로 구성되어 있고, 이와같이 인쇄회로 기판(1)에 IC소켓(3)이 납땜고정된 상태에서 IC소켓(3)에 테스트를 위한 집적회로 패키지(미도시)를 장착시킨 다음 IC소켓(3)의 각 리드(4)로 테스트 신호를 인가시켜 집적회로 패키지(미도시)를 테스트하게 된다.

하지만, 종래기술에 따른 집적회로 패키지용 테스트 소켓은 시험하고자 하는 집적회로 패키지의 크기와 핀수 및 핀의 피치에 맞는 맞춤형 IC소켓(3)을 각각 별도로 구비해야 하는 문제점이 있었다.

도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다. 도 2를 참조하면, 전술한 종래기술이 가지는 문제점을 해결하기 위하여 대한민국 등록특허 제10-0989673호는 기판에 표면 실장형 집적회로 패키지(10)의 접촉단자(12)가 접촉되는 인쇄전극부(20)를 인쇄하되, 상기 인쇄전극부(20)를 작은 크기를 갖는 중앙전극유닛(21)과, 상기 중앙전극유닛(21)의 외측으로는 그 보다 큰 복수개의 사이드전극유닛(22)으로 구성하여 콤팩트하면서도 패키지몸체(11)의 크기와 접촉단자의 리드핀(13)의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지(10)를 하나의 소켓으로 테스트 할 수 있도록 한 표면 실장형 집적회로 패키지용 테스트 소켓을 개시하고 있다.

그러나, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 표면 실장형 집적회로 패키지 중 SOP(Small Outline Package) IC 만이 테스트 가능한 소켓이며, QFP(Quad Flat Pack) 또는 QFN(Quad Flat No Lead)는 테스트 가능하지 않다.

또한, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 기판, 인쇄전극부(20), 중앙전극유닛(21) 또는 사이드전극유닛(22) 중 어느 하나에 불량이 발행하는 경우에 선행특허문헌의 표면 실장형 집적회로 패키지용 테스트 소켓 전체를 교체하여야 하는 불편함이 있었다.

대한민국 등록특허 제10-0989673호

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있으며, 표면 실장형 집적회로 패키지가 상면에 안착되어 상호 전기적으로 연결되는 모듈러기판과 상기 모듈러기판이 상면에 안착되어 상호 전기적으로 연결되는 베이스기판이 구비되어 상기 베이스기판 또는 모듈러기판에 불량이 발생하면 새로운 베이스기판 또는 모듈러기판으로 교체 가능한 표면 실장형 집적회로 패키지를 테스트하는 방법을 제공하는 데에 있다.

본 발명에 따른 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법은 모듈러기판(110)을 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함하고, 상기 모듈러기판(110)은 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111)를 포함하고, 상기 베이스기판(120)은 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.

또한, 상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a), 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b) 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.

또한, 상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a), 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b) 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극은 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결된다.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b) 각각은 상기 제3 리드전극(121a) 각각에 일대일로 대응되어 전기적으로 연결된다.

또한, 상기 제2단계와 제3단계 사이에 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함하고, 상기 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 접촉단자의 리드핀(12)이 상기 제1 리드전극(111a)에 접촉되어 상기 표면실장형 집적회로 패키지를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압한다.

또한, 상기 제2단계는 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함한다.

또한, 상기 베이스기판(120)은 상기 베이스기판(120) 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함한다.

또한, 상기 제2 가이드부(113)는 상기 제1단계에서 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싼다.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110) 상측에 구비되며. 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함한다.

또한, 상기 제1 가이드부(123)는 상기 제2단계에서 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싼다.

또한, 상기 표면 실장형 집적회로 패키지(10)는 SOP(Small Outline Package) IC, QFP(Quad Flat Pack) IC 또는 QFN(Quad Flat No Lead) IC 중 어느 하나이다.

본 발명에 따른 표면 실장형 집적회로 패키지를 테스트하는 방법은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있다.

본 발명에 따른 표면 실장형 집적회로 패키지를 테스트하는 방법은 베이스기판과 모듈러기판이 분리 가능하여 상기 베이스기판과 모듈러기판에 불량이 발생하는 경우에 새로운 베이스기판 또는 모듈러기판으로 교체할 수 있어 경제성이 있다.

도 1은 종래기술에 따른 집적회로 패키지용 테스트 소켓의 측면도이다.
도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다.
도 3(a) 및 도 3(b)은 본 발명에 사용되는 표면실장형 집적회로 패키지를 도시한 사시도이다.
도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 5(a) 및 도 5(b)은 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 8(a) 내지 도 8(d)는 본 발명의 일 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 13(a) 내지 도 13(f)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓을 이용하여 표면 실장형 집적회로 패키지를 테스트하는 방법을 도시한 순서도이다.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

따라서, 몇몇 실시 예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.

본 발명의 설명에 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의한 것이므로 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있으며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.

또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 사시도, 단면도, 측면도 또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 또한, 본 발명의 실시 예에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있으며, 본 발명의 실시예에 따른 각 부품은 도면에 도시된 상태를 기준으로 각 부품의 방향과 내외부를 정하여 설명하기로 한다.

도 3(a) 내지 도 3(c)는 본 발명에 사용되는 표면 실장형 집적회로 패키지를 도시한 사시도이다. 도 3(a)는 본 발명의 일 실시예에 사용되는 SOP IC(10a)의 사시도이며, 도 3(b)는 본 발명의 일 실시예에 사용되는 QFP(10b)의 사시도이고, 도 3(c)는 본 발명의 일 실시예에 사용되는 QFN(10c)의 사시도이다.

도 3(a) 내지 도 3(c)를 참조하면, 본 발명의 일 실시예에 사용되는 표면 실장형 집적회로 패키지(10)는 SOP IC(10a), QFP(10b), QFN(10c) 중 어느 하나이다.

상기 SOP(Small Outline Package) IC(10a)는 패키지몸체(11)와, 상기 패키지몸체(11)의 폭방향의 양측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 SOP IC(10a)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 SOP IC(10a)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.

상기 SOP IC(10a)는 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다른데, 상기 리드핀(12) 상호간의 피치는 통상 0.5mm, 0.65mm, 0.8mm, 1.27mm 중 어느 하나이고, 리드핀(12)의 개수는 필요에 따라 통상 8핀 ~ 80핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 SOP IC(10a)는 설명의 편의를 위하여 상기 SOP IC(10a)의 리드핀(12) 개수가 모두 20개인 것을 도시하였다.

상기 QFP(Quad Flat Pack)(10b)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 QFP(10b)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 QFP(10b)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.

상기 QFN(Quad Flat No Lead)(10c)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 형성되는 접촉단자가 구비되어 있다. 상기 QFN(10c)의 리드핀(12)은 상기 QFP(10b)의 리드핀(12)과는 달리 리드핀(12)이 돌출되어 있지 않다.

상기 QFP(10b), QFN(10c)도 상기 SOP IC(10a)와 같이 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다르고, 상기 리드핀(12) 상호간의 피치는 통상 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이고 리드핀(12)의 개수는 필요에 따라 통상 32핀 ~ 200핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 QFP(10b), QFN(10c)은 설명의 편의를 위하여 상기 QFP(10b) 또는 QFN(10c)의 리드핀(12) 개수가 48개인 것을 도시하였다.

도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 5(a)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 베이스기판(120)을 도시한 평면도이다.

도 4(a) 내지 도 4(d), 도 5(a)를 참조하면, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120), 모듈러기판(110), 제1 회로(111) 및 제2 회로(121)를 포함하여 구성된다.

상기 표면 실장형 집적회로 패키지(10)는 상기 모듈러기판(110)의 상측에 안착 또는 분리가능하며, 상기 모듈러기판(110)은 상기 베이스기판(120)의 상측에 안착 또는 분리가능하다.

도 4(a) 내지 도 4(d)를 참조하면, 본 발명의 일 실시예에 따른 상기 모듈러기판(110)은 상기 표면 실장형 집적회로 패키지(10)가 상측에 안착 또는 분리가능하며, 상기 제1 회로(111)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.

도 4(a)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Wide Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 제1 회로(111)는 복수개의 리드전극을 가지고, 상기 Wide Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄된다.

도 4(b)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Narrow Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 Narrow Type SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록, 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 Narrow Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.

도 4(c)에 도시되는 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 0.5mm이면서, 상기 패키지몸체(11)가 소형으로 형성되는 소형 SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 소형 SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 소형 SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.

도 4(d)에 도시되는 모듈러기판(110)은 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 어느 하나의 SOP IC(10a)가 상기 모듈러기판(110)의 상면에 안착 또는 분리될 수 있고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있다. 즉, 4(d)에 도시되는 모듈러기판(110)은 하나의 상기 모듈러기판(110)을 사용하여 크기가 서로 다른 패키지몸체(11) 또는 리드핀(12)의 피치가 서로 다른 SOP IC(10a)를 테스트할 수 있다. 이를 위해서 도 4(d)에 도시되는 모듈러기판(110)은 테스트 하고자 하는 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 상면에 안착된 상태에서 상기 베이스기판(120)의 상면에 안착하여 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 모듈러기판(110)에는 제1 회로(111)가 인쇄되어 있다. 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함하고, 상기 제1 리드전극(111a)은 상기 모듈러기판(110)의 적어도 일부분에 테스트하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11) 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 복수 개의 리드전극을 가질 수 있도록 인쇄된다. 상기 제2 리드전극(111b)은 상기 제1 리드전극(111a)과 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.

상기 모듈러기판(110)은 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)가 상면에 안착 또는 분리가능하고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있는 다양한 형상을 가질 수 있다.

상기 모듈러기판(110)에 인쇄되는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)의 형상도 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)의 종류에 따라 테스트 하고자 하는 상기 SOP IP 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극이 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 리드전극이 접촉되어 전기적으로 연결될 수 있는 다양한 다양한 형상으로 상기 모듈러기판(110)에 인쇄될 수 있다.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b)의 리드전극 각각은 상기 제2 회로(121)의 리드전극의 적어도 일부에 전기적으로 연결된다.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110)의 상측에 구비되어 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함할 수 있다. 상기 제1 가이드부(123)는 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는데, 이를 통해 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 표면 실장형 집적회로 패키지(10)가 움직이지 않도록 고정시키게 된다.

도 4(d)의 모듈러기판(110)의 경우에는 여러 종류의 표면 실장형 집적회로 패키지(10)가 상면에 안착되어 테스트될 수 있으므로, 상기 제1 가이드는 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 크기에 대응되어 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러쌀 수 있도록 제작됨이 바람직할 것이다.

도 5(a)를 참조하면, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)은 상면에 상기 모듈러기판(110)이 안착 또는 분리될 수 있으며, 제2 회로(121)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.

상기 베이스기판(120)은 도 5(a)에 도시된 형상에 한정되지 않고, 상기 모듈러기판(110)이 상면에 안착 또는 분리가능한 다양한 형상을 가질수 있다.

상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.

이를 위해서 상기 제2 회로(121)는 제3 리드전극(121a), 제4 리드전극(121b)과 제2 인쇄배선(121c)을 포함하여 구성된다.

상기 제3 리드전극(121a)은 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.

상기 제4 리드전극(121b)은 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.

상기 제2 인쇄배선(121c)은 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극이 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄된다.

상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.

만약 도 4(b) 내지 4(d)의 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되는 경우에는, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극이 접촉되어 전기적으로 연결된다.

이를 통해, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 따라 모듈러기판(110)을 선택하여 상기 베이스기판(120)에 안착 또는 분리됨으로써, 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)에 관계없이 범용으로 테스트 할 수 있다.

또한, 상기 베이스기판(120)은, 상기 베이스기판(120)의 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함할 수 있다. 상기 제2 가이드부(113)는, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싸도록 제작되는 것이 바람직하다. 이를 통해, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 모듈러기판(110)이 움직이지 않도록 고정시키게 된다.

도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이다. 도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.

도 6(a) Wide Type SOP IC(10a)가 상기 도 4(a)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(a)는 도 6(a)의 사용상태에 대한 단면도이다. 도 6(b) Narrow Type SOP IC(10a)가 상기 도 4(b)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(b)는 도 6(b)의 사용상태에 대한 단면도이다. 도 6(c) 소형 SOP IC(10a)가 상기 도 4(c)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(c)는 도 6(c)의 사용상태에 대한 단면도이다. 도 6(d) 내지 도 6(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 4(d)에 도시된 모듈러기판(11)에 안착되어 도 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(d) 내지 7(f)는 각각 도 6(d) 내지 도 6(f)의 사용상태에 대한 단면도이다.

도 6(a) 내지 도 6(f) 및 도 7(a) 내지 도 7(f)를 참조하면, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.

즉, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 회로(111)의 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 제1 인쇄배선(111c)을 통해 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결된다.

또한, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 제3 리드전극(121a)의 리드전극은 접촉되어 전기적으로 연결되고, 상기 제2 인쇄배선(121c)을 통해 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능하다.

상기 표면 실장형 집적회로 패키지(10)의 리드핀(12) 각각은 상기 제1 리드전극(111a)과 전기적으로 연결되고, 상기 제1 리드전극(111a)은 제2 리드전극(111b)과 전기적으로 연결되며, 상기 제3 리드전극(121a)은 제4 리드전극(121b)과 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능함에 따라, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 전체가 전기적 접속이 가능하여 표면 실장형 집적회로 패키지(10)에 대한 전기적 특성을 검사할 수 있게 되는 것이다.

또한, 상기 접촉단자의 리드핀(12) 각각은 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 가압지그(200)를 더 포함할 수 있다.

도 7(a) 내지 도 7(f)에 도시된 바와 같이 상기 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 접촉단자의 리드핀(12) 각각이 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 구성이다.

상기 가압지그(200)는 상하방향으로 왕복이동이 가능한 실린더로 구성할 수도 있고, 일방향으로 가압력을 가하고 가압력을 해제할 수 있는 수단이라면 본 발명의 보호범위에 속한다고 할 것이다. 예를 들면 장갑을 낀 손으로 상기 패키지몸체(11)를 누르는 것도 일종의 가압지그(200)라고 할 수 있는 것이다.

도 8(a) 내지 도 8(d) 및 도 5(b)는 본 발명의 일 실시예에 따른 QFP(10b), QFN(10c)용 테스트 소켓의 모듈러기판(110)과 베이스기판(120)을 각각 도시한 평면도이다.

도 8(a) 내지 도 8(d) 및 도 5(b)를 참조하면, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.

다만, 도 4(a) 내지 도 4(d)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113) 또한 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.

도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP(10b)용 테스트 소켓의 사용상태를 도시한 사시도이다.

도 9(a)는 리드핀(12)의 피치가 1.0mm인 QFP(10b)가 상기 도 8(a)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(b)은 리드핀(12)의 피치가 1.0mm이고, 도 9(a)에 도시된 QFP(10b)보다 패키지 몸체의 폭이 넓은 QFP(10b)가 상기 도 8(b)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(c) 리드핀(12)의 피치가 0.5mm인 QFP(10b)가 상기 도 8(c)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(d) 내지 도 9(f)는 리드핀(12)의 피치가 0.5mm 또는 1.0mm이고 패키지 몸체의 크기가 서로 다른 QFP(10b)가 각각 도 8(d)에 안착되고, 도 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다.

다만, 도 6(a) 내지 도 6(f)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. 이에 따라, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.

QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.

도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)을 도시한 평면도이다. 도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP(10b) 또는 QFN(10c)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이다.

도 13(a) 내지 도 13(c)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이며, 도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.

도 10(a) 내지 도 14(c)를 참조하면, 상기 베이스기판(120)은 적어도 일부분이 개구되어 형성되는 복수 개의 가이드공(122)을 더 포함하고, 상기 모듈러기판(110)은 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 상기 가이드공(122)에 대응되는 형상의 복수 개의 삽입부(112)를 더 포함하고, 상기 삽입부(112)와 상기 가이드공(122) 각각은 일대일로 대응되어 상기 삽입부(112)가 상기 가이드공(122)에 삽입된다.

상기 삽입부(112)가 상기 가이드공(122)에 삽입됨에 따라, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드함과 동시에 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착된 상태에서 움직이지 않도록 고정되게 된다. 또한, 상기 삽입부(112)의 높이 및 상기 가이드공(122)의 깊이는 상기 제2 가이드부(113)보다 더 높게 형성되므로 상기 제2 가이드부(113)를 통해 상기 모듈러기판(110)이 고정되는 효과가 우수할 수 있다. 뿐만 아니라, 상기 베이스기판(120)에는 상기 제2 가이드부(113) 및 가이드공(122)을 모두 포함하고, 상기 모듈러기판(110)은 상기 삽입부(112)를 포함하여 제작되는 경우에는 그 효과가 더욱 상승하게 된다.

도 13(a)는 Wide Type SOP IC(10a)가 상기 도 10(a)에 도시된 모듈러기판(110)에 안착되고, 상기 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 14(a)는 도 13(a)의 사용상태에 대한 단면도이다. 도 13(b)는 Narrow Type SOP IC(10a)가 상기 도 10(b)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(b)는 도 13(b)의 사용상태에 대한 단면도이다. 도 13(c) 소형 SOP IC(10a)가 상기 도 10(c)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(c)는 도 13(c)의 사용상태에 대한 단면도이다. 도 13(d) 내지 도 13(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 10(d)에 안착되고, 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 만약 QFP(10b) 또는 QFN(10c)을 테스트하고자 하는 경우에는 도 12(a) 내지 도 12(d)에 도시된 모듈러기판(110)과 도 11(b)에 도시된 베이스기판(120)을 사용하여야 할 것이다.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113), 상기 가압지그(200)는 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.

도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)을 이용하여 표면 실장형 집적회로 패키지(10)를 테스트하는 방법을 도시한 순서도이다.

도 15를 참조하면, 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법에 있어서, 상기 모듈러기판(110)을 상기 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함한다.

상기 제2단계와 제3단계 사이에 상기 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함할 수 있으며, 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함할 수 있다.

본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 관계없이 범용으로 SOP IC(10a), QFP(10b) 또는 QFN(10c)을 테스트 할 수 있을 뿐만 아니라, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120)과 모듈러기판(110)이 분리 가능하여 상기 베이스기판(120)과 모듈러기판(110)에 불량이 발생하는 경우에 새로운 베이스기판(120) 또는 모듈러기판(110)으로 교체할 수 있어 경제성이 있다.

앞에서 설명되고 도면에 도시된 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 본 발명을 실시하기 위한 하나의 실시예에 불과하며, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 이하의 특허청구범위에 기재된 사항에 의해서만 정하여지며, 본 발명의 요지를 벗어남이 없이 개량 및 변경 된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속한다고 할 것이다.

10 : 표면 실장형 집적회로 패키지
11 : 패키지몸체
12 : 리드핀
100 : 표면 실장형 집적회로 패키지용 테스트 소켓
110 : 모듈러기판
120 : 베이스기판
200 : 가압지그

Claims

패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하기 위한 것으로서, 모듈러기판(110)을 베이스기판(120) 상면에 안착시키는 제1단계; 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계; 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계;를 포함하되, 상기 모듈러기판(110)은 상기 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111)를 포함하고, 상기 베이스기판(120)은 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 모듈러기판(110) 상면에 안착되면, 접촉단자의 리드핀(12) 각각은 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 베이스기판(120) 상면에 안착되면, 제1 회로(111)의 리드전극 중 적어도 일부는 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되는 표면 실장형 집적회로 패키지(10)를 테스트하는 방법에 있어서,
상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a); 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b); 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극은 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 하기에 기술되는 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결되며,
상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a); 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b); 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 접촉단자의 리드핀(12)은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결되며,
상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b) 각각은 제3 리드전극(121a) 각각에 일대일로 대응되어 전기적으로 연결되며,
상기 베이스기판(120)은 상기 베이스기판(120) 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함하되, 상기 제2 가이드부(113)는 상기 제1단계에서 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어 상기 모듈러기판(110)의 외각을 둘러싸도록 하며,
상기 표면 실장형 집적회로 패키지(10)는 QFP(10a) 또는 QFN(10c)로서, 접촉단자의 리드핀(12)의 개수는 32핀 ~ 200핀이고, 리드핀(12) 상호간의 피치는 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이며,
상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄되며,
상기 제2단계는 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함하고,
상기 삽입부(112)의 높이는 상기 제2 가이드부(113)보다 더 높게 형성시켜 제2 가이드부(113)를 통해 모듈러기판(110)이 고정되는 효과가 우수하도록 하며,
상기 제2단계와 제3단계 사이에는 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함하되, 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 접촉단자의 리드핀(12) 각각이 상기 제1 리드전극(111a)에 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 표면 실장형 집적회로 패키지(10)를 테스트하는 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제1항에 있어서,
상기 모듈러기판(110)은,
상기 모듈러기판(110) 상측에 구비되며. 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함하되,
상기 제1 가이드부(123)는 상기 제2단계에서 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는 표면 실장형 집적회로 패키지(10)를 테스하는 방법.
삭제
삭제