KR102079233B1 - 전극 조립체 - Google Patents

Abstract

본 발명은 전극 조립체에 관한 것으로서, 보다 자세하게는 다양한 형상의 전지에서 전지의 휘어짐(bending)등의 외형상의 변형을 방지할 수 있고, 그에 따라 전지의 안전성 및 성능을 극대화 할 수 있는 전극 조립체에 관한 것이다.
본 발명에 따른 전극 조립체는 바이셀(bi-cell)과 모노셀(mono-cell)이 적층되어 형성되고, 바이셀 중 적어도 하나의 바이셀에 만입된 형상의 리세스(recess) 홈이 형성되어 있는 것을 특징으로 한다.

Description

전극 조립체{ELECTRODE ASSEMBLY}

본 발명은 전극 조립체에 관한 것으로서, 보다 자세하게는 다양한 형상의 전지에서 전지의 휘어짐(bending)등의 외형상의 변형을 방지할 수 있고, 그에 따라 전지의 안전성 및 성능을 극대화 할 수 있는 전극 조립체에 관한 것이다.

이차 전지는 일차 전지와는 달리 재충전이 가능하고, 또 소형 및 대용량화 가능성으로 인해 근래에 많이 연구 개발되고 있다. 모바일 기기에 대한 기술 개발과 수요가 증가함에 따라 에너지원으로서의 이차 전지의 수요가 급격하게 증가하고 있다.

도 1은 종래 이차 전지의 일 례를 도시하는 사시도이다. 도 1을 참조하면, 이차 전지(10)는 전지 케이스(1)에 전극 조립체(3)가 내장되어 구성될 수 있다. 전지 케이스의 내부에 장착되는 전극 조립체는 양극/분리막/음극 등의 적층 구조로 이루어진 충방전이 가능한 발전소자이다.

전극 조립체(3) 내부의 복수 개의 전극에는 각각 전극 탭(5)에 연결되어 있고, 복수 개의 전극 탭(5)은 서로 용접 등에 의하여 접합되어 있다. 그리고 이러한 전극 탭의 접합체는 전극 리드(7)에 의하여 외부 기기와 전기적으로 연결될 수 있다.

한편, 도 1에서 도시되듯이, 종래의 이차 전지(10)에서 전극 조립체(3)는 보통 직사각 형상으로 형성되었는데, 그 때문에 조금 다른 형상이 필요한 곳에서는 그 활용성이 떨어져 다양한 디자인의 전자 기기에 이용되기에 제약이 있었다. 그래서 다양한 형상의 전지(Free form battery)가 개발되고 사용되고 있다.

그런데 이러한 다양한 형상을 가지는 전지에서는 형상의 안전성이 직사각형 형상의 전지 떨어지므로 전지의 변형이 더 크게 발생할 수 있어 문제되었다. 전지의 변형은 전지의 안정성과 성능에도 직결되므로 매우 중요한 문제라고 할 수 있었다.

본 발명은 위와 같은 문제를 해결하기 위해 안출된 것으로서, 본 발명의 과제는 다양한 형상의 전지에서 전지의 휘어짐(bending)등의 외형상의 변형을 방지할 수 있고, 그에 따라 전지의 안전성 및 성능을 극대화 할 수 있는 전극 조립체를 제공하는 것이다.

본 발명에 따른 전극 조립체는 바이셀(bi-cell)과 모노셀(mono-cell)이 적층되어 형성되고, 바이셀 중 적어도 하나의 바이셀에 만입된 형상의 리세스(recess) 홈이 형성되어 있는 것을 특징으로 한다.

본 발명에 따른 전극 조립체는 바이셀(bi-cell)과 모노셀(mono-cell)이 적층되어 형성되고, 바이셀 중 적어도 하나의 바이셀에 만입된 형상의 리세스(recess) 홈이 형성됨으로 인하여, 다양한 형상의 전지에서 전지의 휘어짐(bending)등의 외형상의 변형을 방지할 수 있고, 그에 따라 전지의 안전성 및 성능을 극대화 할 수 있는 전극 조립체를 제공할 수 있다.

도 1은 종래 이차 전지의 일례를 도시하는 사시도이다.
도 2는 본 발명의 비교예에 따른 어느 하나의 전극 조립체를 도시하는 전개도이다.
도 3은 본 발명의 비교예에 따른 또 다른 전극 조립체를 도시하는 전개도이다.
도 4는 도 2에서 도시된 전극 조립체의 조립된 상태를 도시하는 사시도이다.
도 5는 본 발명의 실시예에 따른 어느 하나의 전극 조립체를 도시하는 전개도이다.
도 6은 본 발명의 실시예에 따른 또 다른 전극 조립체를 도시하는 전개도이다.
도 7은 도 5에서 도시된 전극 조립체의 조립된 상태를 도시하는 사시도이다.

이하에서는 첨부의 도면을 참조하여 본 발명의 비교예 및 실시예를 상세하게 설명한다. 그러나 본 발명이 이하의 비교예 및 실시예에 의해 제한되거나 한정되는 것은 아니다.

비교예

도 2는 본 발명의 비교예에 따른 어느 하나의 전극 조립체를 도시하는 전개도이다. 도 3은 본 발명의 비교예에 따른 또 다른 전극 조립체를 도시하는 전개도이다. 도 4는 도 2에서 도시된 전극 조립체의 조립된 상태를 도시하는 사시도이다.

이하에서는 도 2 내지 4를 참조하여 본 발명의 비교예에 따른 전극 조립체에 대해 설명한다.

도 2를 참조하면, 바이셀(bi-cell)(111)과 모노셀(mono-cell)(113)은 장방형의 분리막 시트(130)에 나란히 부착되어 있다.

먼저 바이셀(111)에 대해 설명하면, 바이셀(111)이란 최외각 전극 두 개가 서로 같은 극성인 것을 말한다. 예를 들면 양극/분리막/음극/분리막/양극의 순서로 적층된 단위셀의 경우 최외각 전극 두 개가 모두 양극이므로 바이셀(111)이 된다. 특히 최외각 전극 두 개가 모두 양극인 경우를 A타입 바이셀이라고 한다.

또 다른 예로 음극/분리막/양극/분리막/음극 순서로 적층된 단위셀의 경우 최외각 전극 두 개가 모두 음극으로 같은 극성이므로 역시 바이셀(111)이 된다. 특히 최외각 전극 두 개가 모두 음극인 경우를 C타입 바이셀이라고 한다.

다음으로 모노셀(113)에 대해서 설명한다. 최 외각 전극 두 개가 서로 다른 극성인 것을 의미한다. 일례로 양극/분리막/음극의 순서로 적층된 단위셀의 경우 최외각 전극 두 개가 양극과 음극으로 서로 다르므로 모노셀(113)이 된다.

셀 설계를 함에 있어서는 바이셀(111)이 사용될 수도 있고, 또 바이셀(111)과 모노셀(113)이 함께 사용될 수도 있다. 특히 바이셀(111)과 모노셀(113)이 함께 사용되면 다양한 셀 설계가 가능해지기 때문에 특히 유용하다.

도 2에서는 바이셀(111)과 모노셀(113)이 함께 사용되는 전극 조립체(100)의 전개도가 도시되고 있다.

특정 위치에서 바이셀(111) 또는 모노셀(113)에는 만입된 형상의 리세스(recess) 홈(150)이 형성될 수 있다. 리세스 홈(150)은 바이셀(111) 또는 모노셀(113)의 일측변에서 내측으로 함몰된 형상으로 형성될 수 있다. 도 2에서는 하측변에서 상측으로 함몰된 사각형 형상의 리세스 홈(150)이 도시되고 있다. 도 2에서는 왼쪽에서 두 번째, 네 번째의 모노셀(113)과 왼쪽에서 여섯 번째의 바이셀(111)에 리세스 홈(150)이 형성되어 있다.

도 2의 전극 조립체(100)에서 바이셀(111)과 모노셀(113)이 분리막 시트(130)에 부착된 상태에서 장방형의 분리막 시트(130)를 일방향(I)으로 폴딩하면 도 4에서 도시되는 전극 조립체(100)의 형태가 될 수 있다. 이와 같이 폴딩하였을 때, 최초 폴딩의 시초가 되는 단위셀(S)은 도 4의 전극 조립체(100)에서 가장 가운데 층에 배치될 수 있고, 폴딩의 마지막 단계에 있는 단위셀(F)은 도 4의 전극 조립체(100)에서 가장 위층에 배치될 수 있다.

도시의 편의를 위하여, 도 2의 분리막 시트(130)에 배열된 단위셀과 단위셀 간의 간격은 실제 간격과는 다르게 과장되게 좁혀져 도시되고 있다(여기서 단위셀은 바이셀(111) 또는 모노셀(113)을 의미한다). 또한, 도 2에서 도시되는 분리막 시트(130)가 도 4에서는 도시가 생략되어 있다.

이러한 분리막 시트(130)를 사용하여 폴딩하는 방식은 스택 앤 폴딩형의 전극 조립체에서 당업자가 용이하게 구현할 수 있는 형태이므로 본 명세서에서 추가적인 자세한 설명은 생략하기로 한다.

이러한 방식으로 폴딩하여 전극 조립체(100)의 조립이 완료되면 리세스 홈(150)이 형성되었던 세 개의 단위셀은 위에서 순서대로 세 개의 층으로 배치가 된다. 세 개의 리세스 홈(150)이 조합되면, 전극 조립체(100)에서 규모가 커진 만입된 형태의 리세스부(170)가 형성될 수 있다(도 4 참조).

이러한 리세스부(170)에는 유심칩(USIM chip) 또는 지문 인식 키트(kit) 등 작은 사이즈의 공간을 요구하는 디바이스(device) 등이 적용될 수 있다. 이렇듯 리세스부(170)는 다양한 형상의 전지를 요구하는 현대의 첨단 전자기기 기술에 부합할 수 있다.

그런데 이렇게 조립된 전극 조립체(100)에서 모노셀(113)은 비대칭성을 가지기 때문에 변형이 발생할 수 있다. 양극/분리막/음극의 형태로 적층된 모노셀(113)이라고 가정하였을 때, 라미네이션(lamination) 공정 또는 폴딩(folding) 공정에서 양극과 음극의 텐션(tension: 장력) 받는 정도가 달라 벤딩(bending)이 발생할 수 있다. 즉, 전극 또는 단위셀의 휘어짐이 발생할 수 있는 것이다.

특히, 도 4를 참조하면, 리세스 옆 단부(114)에서 벤딩 또는 변형이 더욱 크게 발생하게 될 수 있다. 실제로 리세스 옆 단부(114)는 B방향으로 크게 휘어질 수 있다. 이는 리세스 홈(150) 주위는 리세스 홈(150)의 존재로 인하여 전극과 분리막이 접착된 면적이 현저히 줄어들기 때문에 전극의 휘어짐을 잡아주는 힘이 그만큼 부족하기 때문이다.

도 3에서는 리세스 홈(150)이 형성된 세 개의 단위셀 중에서 하나의 단위셀 만이 모노셀(113)인 경우가 도시되고 있다. 하지만 하나의 모노셀(113) 만에서 벤딩이 발생한 경우라도, 모노셀(113)에서는 벤딩이 상대적으로 크게 발생하므로 리세스부(170) 전체에서 변형이 발생할 수 있다. 그에 따라 전지의 안정성이 확실히 담보되기 힘들다.

실시예

도 5는 본 발명의 실시예에 따른 어느 하나의 전극 조립체를 도시하는 전개도이다. 도 6은 본 발명의 실시예에 따른 또 다른 전극 조립체를 도시하는 전개도이다. 도 7은 도 5에서 도시된 전극 조립체의 조립된 상태를 도시하는 사시도이다.

이하에서는 도 5 내지 7을 참조하여 본 발명의 실시예에 따른 전극 조립체에 대해 설명한다.

도 5를 참조하면, 본 발명의 실시예에 다른 전극 조립체(200)는 다수개의 바이셀(211)(bi-cell)과 모노셀(213)(mono-cell)이 적층되어 형성된다. 다만, 비교예에서와 달리 바이셀(211) 중 적어도 하나의 바이셀(211)에 만입된 형상의 리세스(recess) 홈이 형성되어 있다. 즉, 모노셀(213)에는 만입된 현상의 리세스 홈(250)이 형성되지 않고, 리세스 홈(250)은 바이셀(211)에만 형성되도록 구성된다. 도 5에서 왼쪽에서 두 번째, 네 번째, 여섯 번째의 위치에 있는 단위셀에 리세스 홈(250)이 형성되는데, 이 위치에 바이셀(211) 만이 위치되는 것이다.

이때 비교예에서와 마찬가지로 리세스 홈(250)은 바이셀(211)의 일측변에서 내측으로 함몰된 형상을 가지며, 리세스 홈(250)은 사각형 모양으로 만입될 수 있다.

특히, 바이셀(211)은 외측 방향으로 연장하는 전극 탭(215)을 구비하는데, 이때, 리세스 홈(250)은 바이셀(211)의 변들 중에서 전극 탭(215)이 형성된 변의 반대측 변에 마련될 수 있다. 이렇게 리세스 홈(250)이 전극 탭(215)의 반대방향에 구비됨으로써 공간 활용도가 현저히 높아질 수 있다. 여기서, 리세스 홈(250)은 분리막 시트(230)의 길이 방향에 대하여 수직방향을 기준으로 바이셀(211)의 일측변에 위치되며, 전극 탭(215)은 분리막 시트(230)의 길이 방향에 대하여 수직방향을 기준으로 바이셀(211)의 타측변에 위치된다.

그 이유는 전극 탭(215)에는 외부 전자 기기가 연결될 수 있고, 리세스 홈(250)에 의한 공간에는 또 다른 디바이스가 적용될 수 있으므로, 외부 전자 기기 및 또 다른 디바이스가 서로 공간 제약 및 간섭을 받지 않을 수 있으며, 그에 따라 제한된 공간 내에서 기기들이 충분히 활용될 수 있기 때문이다.

한편, 이렇게 구성된 바이셀(211)(bi-cell)과 모노셀(213)(mono-cell)은 장방형의 분리막 시트(230)에 부착되고, 장방형의 분리막 시트(230)는 폴딩된 형태를 가지도록 일방향(I)으로 감겨진다. 여기서, 단위셀인 바이셀(211)과 모노셀(213)은 분리막 시트(230)에 분리막 시트(230)의 길이 방향을 따라 다수개로 나란히 배열되어 폴딩된다.

이렇게 조립된 형태의 전극 조립체(200)가 도 7에서 도시되고 있다.

전극 조립체(200)의 조립이 완료되면 리세스 홈(250)이 형성되었던 세 개의 바이셀(211)은 위에서 순서대로 세 개의 층으로 배치가 된다. 세 개의 리세스 홈(250)이 조합되면, 비교예에서와 마찬가지로 규모가 커진 만입된 형태의 리세스부가 형성될 수 있다.

이러한 리세스부에는 유심칩(USIM chip) 또는 지문 인식 키트(kit) 등 작은 사이즈의 공간을 요구하는 디바이스(device) 등이 적용될 수 있다.

그런데 이렇게 조립된 전극 조립체(200)에서 바이셀(211)은 모노셀(213)과 달리 대칭성을 가지기 때문이 휘어지거나 변형되지 않고 안정된 형태를 유지할 수 있다.

결론적으로 본 발명의 실시예에 따른 전극 조립체(200)는 바이셀(211)(bi-cell)과 모노셀(213)(mono-cell)이 적층되어 형성되되, 바이셀(211) 중 적어도 하나의 바이셀(211)에 만입된 형상의 리세스(recess) 홈이 형성되어 있는 것을 특징으로 하며,

이러한 특징을 구비함으로 인하여 프리-폼(free-form) 형상의 전지에서 전지의 휘어짐(bending)등의 변형을 방지할 수 있고, 그에 따라 전지의 안전성 및 성능을 극대화 할 수 있다.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

100, 200: 전극 조립체
111, 211: 바이셀
113, 213: 모노셀
114: 리세스 옆 단부
115, 215: 전극 탭
130, 230: 분리막 시트
150, 250: 리세스 홈
170: 리세스부
I: 일방향

Claims (5)

1. 단위셀인 다수개의 바이셀(bi-cell)과 모노셀(mono-cell)이 적층되어 형성되고,
   상기 단위셀 중 적어도 하나 이상의 바이셀에 만입된 형상의 리세스(recess) 홈이 형성되며,
   상기 리세스 홈은 상기 바이셀의 일측변에서 내측으로 함몰된 형상을 가지고,
   상기 리세스 홈은 사각형 모양으로 만입되며,
   상기 바이셀은 외측 방향으로 연장하는 전극 탭을 구비하고, 상기 리세스 홈은 상기 바이셀에서 상기 전극 탭이 형성된 변의 반대측 변에 마련되며,
   상기 바이셀과 상기 모노셀이 분리막 시트에 부착된 상태에서 장방형의 분리막 시트를 일방향(I)으로 폴딩한 형태를 가지되, 상기 단위셀인 상기 바이셀과 상기 모노셀은 상기 분리막 시트에 상기 분리막 시트의 길이 방향을 따라 다수개로 나란히 배열되어 폴딩되고, 상기 리세스 홈은 상기 분리막 시트의 길이 방향에 대하여 수직방향을 기준으로 상기 바이셀의 일측변에 위치되며, 상기 전극 탭은 상기 분리막 시트의 길이 방향에 대하여 수직방향을 기준으로 상기 바이셀의 타측변에 위치되고,
   상기 리세스 홈이 형성된 다수개의 상기 바이셀이 적층 시 순서대로 배치되되, 상기 리세스 홈이 조합되어 만입된 형태의 리세스부가 형성되며,
   상기 바이셀이 적층되어 상기 리세스부를 형성 시, 휘어지거나 변형되지 않고 안정된 형태를 유지할 수 있도록, 대칭성을 가지는 다수개의 상기 바이셀 중 적어도 하나의 바이셀에 상기 리세스(recess) 홈이 형성되어 있는 것을 특징으로 하는 전극 조립체.
2. 삭제
3. 삭제
4. 삭제
5. 삭제

Images