KR102076149B1 - Multi-layered ceramic electronic component and board for mounting the same - Google Patents

Multi-layered ceramic electronic component and board for mounting the same Download PDF

Info

Publication number
KR102076149B1
KR102076149B1 KR1020180069956A KR20180069956A KR102076149B1 KR 102076149 B1 KR102076149 B1 KR 102076149B1 KR 1020180069956 A KR1020180069956 A KR 1020180069956A KR 20180069956 A KR20180069956 A KR 20180069956A KR 102076149 B1 KR102076149 B1 KR 102076149B1
Authority
KR
South Korea
Prior art keywords
glass
electrode layer
ceramic body
electrode
electronic component
Prior art date
Application number
KR1020180069956A
Other languages
Korean (ko)
Other versions
KR20190142810A (en
Inventor
방혜민
김범수
구현희
강희상
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180069956A priority Critical patent/KR102076149B1/en
Priority to US16/181,053 priority patent/US10573460B2/en
Priority to CN201811621188.6A priority patent/CN110620012B/en
Priority to US16/669,911 priority patent/US11069481B2/en
Publication of KR20190142810A publication Critical patent/KR20190142810A/en
Application granted granted Critical
Publication of KR102076149B1 publication Critical patent/KR102076149B1/en
Priority to US17/370,320 priority patent/US11682526B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

본 발명은 유전체층을 포함하는 세라믹 바디, 상기 세라믹 바디 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 바디의 외측에 배치되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 더 많이 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 더 많이 포함하는 적층 세라믹 전자부품을 제공한다.According to an embodiment of the present invention, a ceramic body including a dielectric layer, first and second internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and disposed outside the ceramic body may be disposed outside the first and second internal bodies. And first and second external electrodes electrically connected to the electrodes, wherein the first and second external electrodes are disposed on the first electrode layer including the first glass and the first electrode layer, and include the second glass. A second electrode layer is provided, wherein the first glass includes more Ba-Zn than the second glass, and the second glass provides a multilayer ceramic electronic component including more Si than the first glass.

Description

적층 세라믹 전자부품 및 그 실장 기판{MULTI-LAYERED CERAMIC ELECTRONIC COMPONENT AND BOARD FOR MOUNTING THE SAME}Multilayer Ceramic Electronic Component and Mounting Board thereof {MULTI-LAYERED CERAMIC ELECTRONIC COMPONENT AND BOARD FOR MOUNTING THE SAME}

본 발명은 신뢰성이 개선된 적층 세라믹 전자부품 및 그 실장 기판에 관한 것이다.The present invention relates to a multilayer ceramic electronic component having improved reliability and a mounting substrate thereof.

최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. In recent years, with the trend of miniaturization of electronic products, multilayer ceramic electronic components are also required to be miniaturized and large in capacity.

적층 세라믹 전자 부품의 소형화 및 대용량화 요구에 맞추어 적층 세라믹 전자부품의 외부전극의 부피 역시 최소화되고 있다.In accordance with the demand for miniaturization and large capacity of multilayer ceramic electronic components, the volume of external electrodes of multilayer ceramic electronic components is also minimized.

외부전극 페이스트는 주재료로서 구리(Cu)와 같은 전도성 금속을 사용하여 칩 밀폐성 및 칩과의 전기적 연결성을 보장하고, 보조재료로서 글라스를 사용하여 상기 금속의 소결 수축시 빈공간을 채워줌과 동시에 외부전극과 칩의 결합력을 부여하는 역할을 한다.The external electrode paste uses a conductive metal such as copper (Cu) as a main material to ensure chip sealing and electrical connectivity with the chip, and uses glass as an auxiliary material to fill the empty space during sintering shrinkage of the metal. It serves to impart the bonding force between the electrode and the chip.

외부전극 페이스트에서 글라스의 역할은 구리 소결을 촉진시키는 것 뿐만 아니라 세라믹 바디와 외부 전극과의 접착제 역할을 하고, 또한 구리 금속이 채우지 못한 빈 공간을 글래스가 채움으로써 완벽하게 밀봉시키는 역할을 한다. The role of glass in the external electrode paste not only promotes copper sintering, but also serves as an adhesive between the ceramic body and the external electrode, and also serves to completely seal the glass by filling the empty space not filled with the copper metal.

일반적으로 외부전극 페이스트에는 1종 또는 2~3 종의 다른 글라스가 포함된다. 하지만 일반적인 글라스의 특성상 내산성이 우수하거나 용량 접촉성이 양호한 글래스의 경우 연화점이 높아 구리 젖음성이 떨어지고, 구리 젖음성이 우수한 글라스의 경우 내산성이 약하거나 용량 접촉성이 취약하다는 문제점이 있다.In general, the external electrode paste includes one or two or three different glasses. However, in the case of glass having excellent acid resistance or good capacity contactability, glass has high softening point, and copper wettability is low, and glass having excellent copper wettability has weak acid resistance or weak capacity contactability.

종래 외부전극 페이스트는 1종 또는 다른 특성을 가지는 2~3종의 글라스가 포함된 외부전극 페이스트를 도포하고 건조 및 소성하여 외부전극을 형성한다. Conventional external electrode paste is applied to an external electrode paste containing two or three kinds of glass having one or other characteristics, and dried and baked to form an external electrode.

이러한 1회 도포 및 소성의 방법에 의하는 경우 외부전극 페이스트 내에 포함된 글라스는 내부전극 및 외부전극의 접착성, 외부전극의 실링(sealing), 구리와의 젖음성, 내산성 등의 기능을 모두 만족시키기 어렵다. According to the method of one time application and firing, the glass contained in the external electrode paste satisfies all the functions such as the adhesion between the internal electrode and the external electrode, the sealing of the external electrode, the wettability with copper, and the acid resistance. It is difficult.

즉, 외부전극 페이스트 내 글라스 성분 중 규소의 함량이 증가하게 되는 경우 내산성은 우수하나 구리와의 젖음성이 저하되고, 연화점이 높아져 글라스가 계면과 구리 금속의 빈 공간을 충분하게 채우지 못할 수 있다. That is, when the content of silicon in the glass component in the external electrode paste increases, the acid resistance is excellent, but the wettability with copper is lowered, and the softening point is increased, such that the glass may not sufficiently fill the empty space between the interface and the copper metal.

한편, 구리 젖음성이 우수한 글래스의 경우 내산성이 약하거나 용량 접촉성이 취약하다는 문제점이 있다.On the other hand, glass having excellent copper wettability has a problem in that acid resistance is weak or capacity contactability is weak.

상기와 같은 문제점을 해결하기 위하여, 외부전극 페이스트 제조시 각각의 문제점을 해결하는 2~3종의 글라스를 함께 넣어 페이스트를 제조하기도 한다. 하지만, 각 글라스가 원하는 기능을 적절하게 수행하기 위하여는 외부전극 내에서 각 글라스가 원하는 위치에 존재하여야 하지만, 글라스의 고온 특성상 실제로는 각 글라스가 원하는 위치에 자리잡기 어렵다. In order to solve the above problems, the paste may be prepared by putting together two or three kinds of glasses to solve the respective problems when manufacturing the external electrode paste. However, in order for each glass to perform a desired function properly, each glass should be present at a desired position in the external electrode. However, due to the high temperature characteristics of the glass, it is difficult to actually position each glass at a desired position.

일본공개특허공보 1999-307391Japanese Laid-Open Patent Publication 1999-307391

본 발명은 신뢰성이 개선된 적층 세라믹 전자부품 및 그 실장 기판에 관한 것이다.The present invention relates to a multilayer ceramic electronic component having improved reliability and a mounting substrate thereof.

본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 바디, 상기 세라믹 바디 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 바디의 외측에 배치되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 과량 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 과량 포함하는 적층 세라믹 전자부품을 제공한다.An embodiment of the present invention provides a ceramic body including a dielectric layer, first and second internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and disposed outside the ceramic body. And first and second external electrodes electrically connected to a second internal electrode, wherein the first and second external electrodes are disposed on the first electrode layer and the first electrode layer including the first glass, and the second electrode. Comprising a second electrode layer comprising a glass, wherein the first glass comprises an excess of Ba-Zn compared to the second glass, the second glass provides a multilayer ceramic electronic component containing an excess of Si compared to the first glass. .

본 발명의 다른 실시 형태는 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품을 포함하며, 상기 적층 세라믹 전자부품은, 유전체층을 포함하는 세라믹 바디와 상기 세라믹 바디 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 바디의 외측에 배치되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 과량 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 과량 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.Another embodiment of the present invention includes a printed circuit board having a plurality of electrode pads thereon and a multilayer ceramic electronic component disposed on the printed circuit board, wherein the multilayer ceramic electronic component includes a ceramic body including a dielectric layer and the ceramic body. First and second internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and first and second external electrodes disposed outside the ceramic body and electrically connected to the first and second internal electrodes. Wherein the first and second external electrodes include a first electrode layer including a first glass and a second electrode layer disposed on the first electrode layer and including a second glass. The present invention provides a mounting substrate of a multilayer ceramic electronic component including an excessive amount of Ba—Zn as compared to two glasses, and a second glass containing an excess of Si as compared to the first glass.

본 발명의 일 실시형태에 따르면, 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 과량 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 과량 포함함으로써, 도금액 침투를 막을 수 있어 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.According to an embodiment of the present invention, the first and second external electrodes include a first electrode layer including a first glass and a second electrode layer disposed on the first electrode layer and including a second glass. Since the first glass contains an excessive amount of Ba-Zn compared to the second glass, and the second glass contains an excess of Si compared to the first glass, it is possible to prevent the penetration of the plating solution, thereby realizing a multilayer ceramic electronic component having improved reliability. Do.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 도 1의 I-I' 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 도 1의 I-I' 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.
3 is a cross-sectional view taken along line II ′ of FIG. 1 according to the first embodiment of the present invention.
4 is a cross-sectional view taken along line II ′ of FIG. 1 according to the second embodiment of the present invention.
5 is a perspective view illustrating a board in which the multilayer ceramic capacitor of FIG. 1 is mounted on a printed circuit board.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Embodiments of the invention may be modified in many different forms and should not be construed as limited to the embodiments set forth herein. In addition, embodiments of the present invention are provided to more completely describe the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

적층 세라믹 전자부품Laminated Ceramic Electronic Components

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.

도 2는 도 1의 I-I' 단면도이다.FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 1 내지 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하는 세라믹 바디(110), 상기 세라믹 바디(110) 내에서 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121, 122) 및 상기 세라믹 바디(110)의 외측에 배치되며, 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결된 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 제1 및 제2 외부전극(131, 132)은 제1 글라스를 포함하는 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a) 상에 배치되며, 제2 글라스를 포함하는 제2 전극층(131b, 132b)을 포함하며, 상기 제1 글라스는 Ba-Zn 를 포함하고, 제2 글라스는 Si를 포함한다.1 to 2, a multilayer ceramic electronic component according to an exemplary embodiment may include a ceramic body 110 including a dielectric layer 111, and a gap between the dielectric layer 111 in the ceramic body 110. A first and second internal electrodes 121 and 122 disposed to face each other and disposed outside the ceramic body 110 and electrically connected to the first and second internal electrodes 121 and 122. And first and second external electrodes 131 and 132, and the first and second external electrodes 131 and 132 include first electrode layers 131a and 132a including a first glass and the first electrode layer 131a. And second electrode layers 131b and 132b disposed on 132a and including a second glass, wherein the first glass includes Ba—Zn, and the second glass includes Si.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.Hereinafter, a multilayer ceramic electronic component according to an exemplary embodiment of the present invention will be described. In particular, the multilayer ceramic capacitor is described as, but is not limited thereto.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.In the multilayer ceramic capacitor according to the exemplary embodiment of the present invention, 'length direction' is defined as 'L' direction of FIG. 1, 'width direction' as 'W' direction, and 'thickness direction' as 'T' direction. do. Here, the 'thickness direction' can be used in the same concept as the direction of stacking the dielectric layer, that is, the 'lamination direction'.

본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.According to one embodiment of the present invention, the raw material for forming the dielectric layer 111 is not particularly limited as long as sufficient capacitance can be obtained, and may be, for example, barium titanate (BaTiO 3 ) powder.

상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.As the material for forming the dielectric layer 111, various ceramic additives, organic solvents, plasticizers, binders, dispersants, and the like may be added to powders such as barium titanate (BaTiO 3 ) according to the present invention.

상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.The material for forming the first and second internal electrodes 121 and 122 is not particularly limited, and for example, silver (Ag), lead (Pb), platinum (Pt), nickel (Ni), and copper (Cu). It can be formed using a conductive paste containing one or more materials of).

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.The multilayer ceramic capacitor according to an exemplary embodiment of the present invention may include a first external electrode 131 electrically connected to the first internal electrode 121, and a second external electrode 132 electrically connected to the second internal electrode 122. ) May be included.

상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.The first and second external electrodes 131 and 132 may be electrically connected to the first and second internal electrodes 121 and 122 to form a capacitance, and the second external electrode 132 may be connected to the first and second external electrodes 132 and 122. 1 may be connected to a potential different from that of the external electrode 131.

본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(131, 132)은 제1 글라스를 포함하는 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a) 상에 배치되며, 제2 글라스를 포함하는 제2 전극층(131b, 132b)을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 더 많이 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 더 많이 포함한다.According to an embodiment of the present invention, the first and second external electrodes 131 and 132 are disposed on the first electrode layers 131a and 132a including the first glass and the first electrode layers 131a and 132a. And second electrode layers 131b and 132b including a second glass, wherein the first glass contains more Ba-Zn than the second glass, and the second glass contains Si as compared to the first glass. Contains more.

이하에서는, 상기 제1 및 제2 외부전극(131, 132)의 구조에 대하여 보다 상세히 설명하도록 한다.Hereinafter, the structures of the first and second external electrodes 131 and 132 will be described in more detail.

일반적으로 내부전극으로는 니켈을 주재료로 사용하고, 외부전극으로는 구리를 주재료로 사용하는데, 외부전극 페이스트에 글래스를 첨가하면 글래스의 유동성에 편승하여 외부전극 중에 존재하는 구리가 내부전극 쪽으로 용이하게 이동할 수 있다. In general, nickel is used as the main material for the internal electrode, and copper is used as the main material for the external electrode. When glass is added to the external electrode paste, the copper present in the external electrode easily moves toward the internal electrode due to the fluidity of the glass. I can move it.

내부전극 쪽으로 이동된 구리는 내부전극을 구성하는 원소인 니켈과 만나 소결 과정을 거치면서 구리-니켈 합금을 형성할 수 있다. The copper moved toward the internal electrode may meet with nickel, an element constituting the internal electrode, to form a copper-nickel alloy through sintering.

이와 같이 구리-니켈 합금이 형성됨으로 인하여 외부전극과 내부전극 사이의 전기적 연결이 이루어질 수 있다. As such, the copper-nickel alloy may be formed to make electrical connection between the external electrode and the internal electrode.

이러한 특성을 구현하기 위하여 제1 및 제2 외부전극(131, 132)은 제1 글라스를 포함하는 제1 전극층(131a, 132a)을 포함한다.In order to realize this characteristic, the first and second external electrodes 131 and 132 include first electrode layers 131a and 132a including a first glass.

상기 제1 전극층(131a, 132a)은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 제1 글라스를 포함할 수 있다.The first electrode layers 131a and 132a may include at least one conductive metal and first glass selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag-Pd). have.

정전 용량 형성을 위해 상기 제1 및 제2 외부전극(131, 132)이 상기 세라믹 바디(110)의 양 단면에 형성될 수 있으며, 상기 제1 및 제2 외부전극(131, 132)이 포함하는 상기 제1 전극층(131a, 132a)이 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.The first and second external electrodes 131 and 132 may be formed at both end surfaces of the ceramic body 110 to form capacitance, and the first and second external electrodes 131 and 132 may include The first electrode layers 131a and 132a may be electrically connected to the first and second internal electrodes 121 and 122.

상기 제1 전극층(131a, 132a)은 상기 도전성 금속 분말에 제1 글라스를 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.The first electrode layers 131a and 132a may be formed by applying a conductive paste prepared by adding a first glass to the conductive metal powder and then baking the conductive paste.

한편, 글라스의 구리 젖음성이 좋은 경우에는 글라스가 외부전극 내에 고르게 분산되어 있을 수 있고, 이 경우 도금층이 용이하게 형성될 수 있다. On the other hand, when the copper wettability of the glass is good, the glass may be evenly dispersed in the external electrode, in which case the plating layer may be easily formed.

글라스의 구리 젖음성이 좋다는 것은 글라스가 외부전극 내에서 글라스끼리 뭉치거나 분리되어 있지 아니하고 외부전극 전체에 걸쳐 고르게 분포되어 있어, 외부전극의 표면에 글라스가 용출되지 않는다는 것을 의미한다.Good copper wettability of the glass means that the glass is not evenly dispersed or separated in the external electrode and is evenly distributed throughout the external electrode, so that the glass does not elute on the surface of the external electrode.

글라스의 구리 젖음성이 나쁘면 글라스는 외부전극의 주재료인 구리와 고르게 섞여서 존재하지 못하고 글라스는 글라스끼리 뭉치려는 경향을 보이고, 결국 글라스는 외부전극의 표면에 용출되며, 이로 인하여 도금층(131c, 132c)이 형성되기 어렵다.If the copper wettability of the glass is bad, the glass does not exist evenly mixed with copper, which is the main material of the external electrode, and the glass tends to agglomerate with each other. It is difficult to form.

이러한 특성을 구현하기 위하여 제1 전극층(131a, 132a) 상에 제2 전극층(131b, 132b)을 형성하여, 2층 구조의 외부전극을 설계할 수 있다.In order to implement these characteristics, the second electrode layers 131b and 132b may be formed on the first electrode layers 131a and 132a to design external electrodes having a two-layer structure.

제품의 소형화 및 대용량화 경향에 따라 외부전극 두께가 얇아지면서 외부전극 소성 후 도금 공정에서 도금액이 전극 내부로 침투함으로써 칩의 신뢰성이 저하되는 문제가 있다. According to the trend of miniaturization and large-capacity of the product, there is a problem in that the reliability of the chip is lowered as the plating liquid penetrates into the electrode in the plating process after the external electrode firing while the external electrode thickness becomes thin.

외부전극 내에 존재하는 글라스가 도금액에 대한 내식성이 우수하지 못하기 때문에 도금액에 의하여 글라스가 침식되면서 도금액이 전극 내부로 침투하게 되는 것인데, 외부전극 내 글라스의 도금액에 대한 내식성을 강화함으로써 도금 공정에서 일어날 수 있는 도금액의 전극 내 침투를 막아 칩의 신뢰성을 향상시킬 수 있다.Since the glass present in the external electrode is not excellent in corrosion resistance to the plating liquid, the plating liquid penetrates into the electrode as the glass is eroded by the plating liquid, which occurs in the plating process by enhancing the corrosion resistance of the plating liquid in the external electrode. It is possible to prevent the penetration of the plating solution into the electrode to improve the reliability of the chip.

상기 제2 전극층(131b, 132b)은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 도전성 금속과 제2 글라스를 포함할 수 있다.The second electrode layers 131b and 132b may include at least one conductive metal and a second glass selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag-Pd). have.

상기 제2 전극층(131b, 132b)은 상기 도전성 금속 분말에 제2 글라스를 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.The second electrode layers 131b and 132b may be formed by applying a conductive paste prepared by adding a second glass to the conductive metal powder and then baking the conductive paste.

상기 제1 및 제2 글라스는 후술하는 특징을 제외하고는 일반적으로 사용되는 것이면 특별히 제한되지 않으며, 예를 들어 규소계 또는 붕소계 산화물을 포함하는 것일 수 있다.The first and second glasses are not particularly limited as long as they are generally used except for the following features, and may include, for example, silicon-based or boron-based oxides.

상기 제1 글라스는 제2 글라스에 비해 Ba-Zn 를 더 많이 포함한다.The first glass contains more Ba-Zn than the second glass.

상기 제1 글라스는 제2 글라스에 비해 Ba-Zn 를 더 많이 포함하기 때문에, 치밀도가 높은 특성이 있다.Since the first glass contains more Ba-Zn than the second glass, the first glass has a high density.

다만, 상기 제1 글라스는 바륨(Ba)과 아연(Zn)의 함량이 높기 때문에, 니켈(Ni) 도금액에 대한 내산성이 떨어지는 특성이 있다.However, since the first glass has a high content of barium (Ba) and zinc (Zn), acid resistance to nickel (Ni) plating solution is inferior.

상기 내산성이 떨어지는 문제를 개선하기 위하여, 본 발명의 일 실시형태에 따르면, 내산성이 우수한 제2 글라스를 포함하는 제2 전극층(131b, 132b)이 제1 전극층(131a, 132a) 상에 배치된다.According to one embodiment of the present invention, the second electrode layers 131b and 132b including the second glass having excellent acid resistance are disposed on the first electrode layers 131a and 132a.

상기 제2 전극층(131b, 132b)이 포함하는 제2 글라스는 제1 전극층(131a, 132a)이 포함하는 제1 글라스에 비하여 Si를 더 많이 포함한다.The second glass included in the second electrode layers 131b and 132b includes more Si than the first glass included in the first electrode layers 131a and 132a.

상기와 같이 제2 글라스는 제1 글라스에 비해 Si를 더 많이 포함함으로써, 내산성이 우수하여, 제2 전극층(131b, 132b) 상에 도금층(131c, 132c)이 형성될 경우, 도금액에 의한 침식 및 도금액 침투를 방지할 수 있어 내습 신뢰성을 개선할 수 있다.As described above, since the second glass contains more Si than the first glass, the second glass has excellent acid resistance, and when the plating layers 131c and 132c are formed on the second electrode layers 131b and 132b, erosion by plating solution and The penetration of the plating liquid can be prevented, so that the moisture resistance can be improved.

구체적으로, 산화규소(SiO2)는 유리 망목구조 형성 산화물(glass network former)로서 규소 원자가 그 주위를 둘러싼 4 개의 산소 원자를 사이에 두고 인접하는 4 개의 규소 원자와 결합하는 구조를 가지고 있다. Specifically, silicon oxide (SiO 2 ) is a glass network former, and has a structure in which silicon atoms are bonded to four adjacent silicon atoms with four oxygen atoms surrounding them.

산화규소(SiO2)는 유리의 연화 온도 및 내산성을 결정하는 가장 큰 인자로 작용하는데, 산화규소(SiO2)의 함량이 작은 경우에는 유리의 망목 구조가 약하여 연화 온도가 낮고 내산성이 약하며, 산화규소(SiO2)의 함량이 큰 경우에는 유리의 망목 구조가 강하여 연화 온도가 높고 내산성이 강하다.Silicon oxide (SiO 2 ) acts as the biggest factor in determining the softening temperature and acid resistance of glass.When the content of silicon oxide (SiO 2 ) is small, the network structure of glass is weak, so the softening temperature is low and acid resistance is weak. If the content of silicon (SiO 2 ) is large, the network structure of the glass is strong, high softening temperature and strong acid resistance.

본 발명의 일 실시형태에 따르면, 상기 제2 전극층(131b, 132b)이 포함하는 제2 글라스는 제1 전극층(131a, 132a)이 포함하는 제1 글라스에 비하여 Si를 더 많이 포함함으로써, 제2 전극층(131b, 132b)이 포함하는 제2 글라스는 연화 온도가 높고 내산성이 강해 도금액에 의한 침식 및 도금액 침투를 방지할 수 있다.According to one embodiment of the present invention, the second glass included in the second electrode layers 131b and 132b includes more Si than the first glass included in the first electrode layers 131a and 132a, thereby providing a second glass. The second glass included in the electrode layers 131b and 132b has a high softening temperature and strong acid resistance to prevent erosion by the plating solution and penetration of the plating solution.

본 발명의 일 실시형태에 따르면, 상기 제2 전극층(131b, 132b)은 지르코늄(Zr) 및 디스프로슘(Dy)을 포함할 수 있다.According to one embodiment of the present invention, the second electrode layers 131b and 132b may include zirconium (Zr) and dysprosium (Dy).

상기 제2 전극층(131b, 132b)이 고결합 원소인 지르코늄(Zr) 및 디스프로슘(Dy)을 포함함으로써, 도금액에 의한 침식 및 도금액 침투 방지 효과가 보다 우수할 수 있다.Since the second electrode layers 131b and 132b include zirconium (Zr) and dysprosium (Dy), which are highly bonded elements, the erosion by the plating liquid and the penetration of the plating liquid may be more excellent.

상기 제2 전극층(131b, 132b)은 제1 전극층(131a, 132a)에 비하여 지르코늄(Zr) 및 디스프로슘(Dy)을 더 많이 포함할 수 있다.The second electrode layers 131b and 132b may include more zirconium (Zr) and dysprosium (Dy) than the first electrode layers 131a and 132a.

상기 제2 전극층(131b, 132b)은 제1 전극층(131a, 132a)에 비하여 지르코늄(Zr) 및 디스프로슘(Dy)을 더 많이 포함함으로써, 제1 전극층(131a, 132a)은 치밀도가 높은 반면, 제2 전극층(131b, 132b)은 내산성이 강하다.The second electrode layers 131b and 132b include more zirconium (Zr) and dysprosium (Dy) than the first electrode layers 131a and 132a, so that the first electrode layers 131a and 132a have high density, The second electrode layers 131b and 132b have strong acid resistance.

본 발명의 일 실시형태에 따르면, 제1 및 제2 외부전극(131, 132)은 제1 글라스를 포함하는 제1 전극층(131a, 132a)과 상기 제1 전극층(131a, 132a) 상에 배치되며, 제2 글라스를 포함하는 제2 전극층(131b, 132b)을 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 더 많이 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 더 많이 포함함으로써, 도금액 침투를 막을 수 있어 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.According to an embodiment of the present invention, the first and second external electrodes 131 and 132 are disposed on the first electrode layers 131a and 132a including the first glass and the first electrode layers 131a and 132a. And second electrode layers 131b and 132b including a second glass, wherein the first glass contains more Ba-Zn than the second glass, and the second glass further contains Si as compared to the first glass. By including a large amount, it is possible to prevent the plating liquid from penetrating, thereby realizing a multilayer ceramic electronic component having improved reliability.

본 발명의 일 실시형태에 따르면, 상기 도금층(131c, 132c)은 도금에 의해 형성될 수 있으며, 특히 니켈/주석 도금층일 수 있으나, 반드시 이에 제한되는 것은 아니다.According to an embodiment of the present invention, the plating layers 131c and 132c may be formed by plating, and in particular, may be a nickel / tin plating layer, but is not limited thereto.

도 3은 본 발명의 제1 실시예에 따른 도 1의 I-I' 단면도이다.3 is a cross-sectional view taken along line II ′ of FIG. 1, according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 도 1의 I-I' 단면도이다.4 is a cross-sectional view taken along line II ′ of FIG. 1, according to a second embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 적층 세라믹 커패시터(100)는 상기 제1 전극층(131a, 132a) 및 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이가 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이보다 짧은 것을 특징으로 한다.Referring to FIG. 3, in the multilayer ceramic capacitor 100 according to the first exemplary embodiment, the first electrode layers 131a and 132a and the second electrode layers 131b and 132b extend in the length direction of the ceramic body 110. The second electrode layers 131b and 132b extend to the top and bottom surfaces of the ceramic body 110, and the first electrode layers 131a and 132a extend to the top and bottom surfaces of the ceramic body 110. It is characterized in that the shorter than the length extending to the upper and lower surfaces of 110.

본 발명의 제1 실시예에 따르면, 치밀도가 우수한 제1 전극층(131a, 132a)을 상기 세라믹 바디(110)의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치하되, 도금액의 침투로부터 가장 취약한 상기 세라믹 바디(110)의 코너부를 덮도록 내산성이 우수한 제2 전극층(131b, 132b)을 배치할 수 있다.According to the first embodiment of the present invention, the first electrode layers 131a and 132a having excellent densities are extended to upper and lower surfaces at both end surfaces of the ceramic body 110 in the longitudinal direction, and the weakest from penetration of the plating liquid. The second electrode layers 131b and 132b having excellent acid resistance may be disposed to cover corner portions of the ceramic body 110.

이 경우, 도금액의 침투로부터 가장 취약한 상기 세라믹 바디(110)의 코너부를 덮도록 내산성이 우수한 제2 전극층(131b, 132b)을 배치하되, 외부전극의 두께를 최소화하기 위하여, 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이는 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이보다 짧다.In this case, second electrode layers 131b and 132b having excellent acid resistance are disposed to cover corner portions of the ceramic body 110 that are most vulnerable to penetration of a plating solution, and in order to minimize the thickness of external electrodes, the second electrode layer 131b. , 132b is extended to the upper and lower surfaces of the ceramic body 110 is shorter than the length of the first electrode layer 131a, 132a is extended to the upper and lower surfaces of the ceramic body 110.

한편, 도 4를 참조하면, 본 발명의 제2 실시예에 따른 적층 세라믹 커패시터(100)는 상기 제1 전극층(131a, 132a) 및 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이는 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이보다 긴 것을 특징으로 한다.Meanwhile, referring to FIG. 4, in the multilayer ceramic capacitor 100 according to the second embodiment of the present invention, the first electrode layers 131a and 132a and the second electrode layers 131b and 132b are formed of the ceramic body 110. The second electrode layers 131b and 132b extend to the top and bottom surfaces of the ceramic body 110 in both longitudinal directions, and the first electrode layers 131a and 132a extend to the top and bottom surfaces of the ceramic body 110. Characterized in that it is longer than the length extending to the upper and lower surfaces of the body (110).

본 발명의 제2 실시예에 따르면, 초소형 기종의 경우 제1 전극층(131a, 132a)은 상기 세라믹 바디(110)의 길이 방향 양 단면에서 상면 및 하면으로 연장된 길이가 매우 짧을 수 있으며, 이 경우, 제1 전극층(131a, 132a)은 글라스 침식에 매우 취약한 제1 글라스를 포함하기 때문에 도금액 침식 및 도금액 침투에 불리할 수 있다. According to the second embodiment of the present invention, in the case of a microminiature model, the first electrode layers 131a and 132a may have very short lengths extending from the cross-sections of the ceramic body 110 to the top and bottom surfaces thereof in this case. Since the first electrode layers 131a and 132a include the first glass which is very vulnerable to glass erosion, the first electrode layers 131a and 132a may be disadvantageous in plating solution erosion and plating solution penetration.

이 경우, 도금액의 침투로부터 취약한 제1 전극층(131a, 132a)을 덮도록 내산성이 우수한 제2 전극층(131b, 132b)을 배치하되, 상기 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이가 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 길이보다 길게 형성할 수 있다.In this case, the second electrode layers 131b and 132b having excellent acid resistance are disposed to cover the first electrode layers 131a and 132a which are fragile from penetration of the plating solution, and the second electrode layers 131b and 132b are disposed on the ceramic body 110. The length of the first electrode layers 131a and 132a extending to the top and bottom surfaces of the ceramic body 110 may be longer than the length of the first electrode layers 131a and 132a to extend to the top and bottom surfaces of the ceramic body 110.

즉, 제2 전극층(131b, 132b)이 상기 세라믹 바디(110)의 상면 및 하면으로 연장 배치된 부분의 두께가 얇더라도 내산성이 우수하기 때문에, 도금액 침식 및 도금액 침투가 방지되어 내습 신뢰성이 개선될 수 있다.That is, even if the thickness of the portion in which the second electrode layers 131b and 132b extend to the upper and lower surfaces of the ceramic body 110 is thin, the acid resistance is excellent, thereby preventing erosion of the plating liquid and penetration of the plating liquid, thereby improving moisture resistance reliability. Can be.

이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 상세히 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.Hereinafter, a method of manufacturing a multilayer ceramic electronic component according to another exemplary embodiment of the present invention will be described in detail. However, the present invention is not limited thereto.

우선, 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하는 세라믹 바디(110)를 마련할 수 있다.First, a ceramic body 110 including a dielectric layer 111 and first and second internal electrodes 121 and 122 disposed to face each other with the dielectric layer 111 interposed therebetween may be provided.

상기 유전체층(111)은 티탄산바륨(BaTiO3) 등의 파우더를 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제와 배합하여 바스킷 밀(Basket Mill)을 이용하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 수 ㎛의 두께로 제조된 세라믹 그린시트로 형성할 수 있다.The dielectric layer 111 is a mixture of a powder such as barium titanate (BaTiO 3 ) with a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant to form a slurry formed using a basket mill on a carrier film. It may be applied to and dried to form a ceramic green sheet manufactured to a thickness of several μm.

그리고, 그린시트 상에 도전성 페이스트를 디스펜싱(dispensing)하고, 스퀴지(squeegee)를 일측 방향으로 진행시키면서 도전성 페이스트에 의한 내부전극 층을 형성할 수 있다. In addition, the conductive paste may be dispensed on the green sheet, and the internal electrode layer may be formed by the conductive paste while the squeegee is advanced in one direction.

이때, 도전성 페이스트는 은(Ag), 납(Pb), 백금(Pt) 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나의 물질로 형성되거나 적어도 2개의 물질을 혼합하여 형성될 수 있다.In this case, the conductive paste may be formed of a noble metal material such as silver (Ag), lead (Pb), platinum (Pt), and one of nickel (Ni) and copper (Cu) or may be formed by mixing at least two materials. have.

이와 같이 내부전극 층이 형성된 후 그린시트를 캐리어 필름으로부터 분리시킨 후 복수의 그린시트 각각을 서로 겹쳐서 적층하여 적층체를 형성할 수 있다.After the internal electrode layer is formed as described above, the green sheet may be separated from the carrier film, and the plurality of green sheets may be stacked on each other to form a laminate.

이어 그린시트 적층체를 고온, 고압으로 압착시킨 후, 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여 세라믹 바디를 제조할 수 있다.Then, after pressing the green sheet laminate at high temperature and high pressure, the pressed sheet laminate may be cut to a predetermined size through a cutting process to manufacture a ceramic body.

다음으로, 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 제1 글라스를 포함하는 외부전극 페이스트를 마련할 수 있다.Next, an external electrode paste including a conductive metal including 10 to 90 parts by weight of conductive metal particles having an average particle diameter of 0.3 μm or less and a first glass having a content ratio of 0.3 to 2.0 relative to the conductive metal may be prepared. .

상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The conductive metal may be at least one selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag-Pd).

상기 제1 글라스는 바륨(Ba)과 아연(Zn)의 함량이 후술하는 제2 글라스보다 과량인 글라스이다. The first glass is a glass in which the content of barium (Ba) and zinc (Zn) is excessive than that of the second glass, which will be described later.

상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되도록 외부전극 페이스트를 상기 세라믹 바디(110) 상에 도포하여 제1 전극층(131a, 132a)을 형성할 수 있다.First electrode layers 131a and 132a may be formed by applying an external electrode paste on the ceramic body 110 to be electrically connected to the first and second internal electrodes 121 and 122.

다음으로, 상기 제1 전극층(131a, 132a) 상에 규소(Si)의 함량이 제1 글라스에 비해 과량인 제2 글라스를 포함하는 외부전극 페이스트를 도포하여 제2 전극층(131b, 132b)을 형성할 수 있다.Next, the second electrode layers 131b and 132b are formed on the first electrode layers 131a and 132a by applying an external electrode paste including a second glass with an excessive amount of silicon (Si) relative to the first glass. can do.

다음으로, 상기 제2 전극층(131b, 132b) 상에 도금에 의해 도금층(131c, 132c)을 형성할 수 있다.Next, plating layers 131c and 132c may be formed on the second electrode layers 131b and 132b by plating.

끝으로, 상기 세라믹 바디(110)를 소성하여 제1 및 제2 외부전극(131, 132)을 형성할 수 있다.Finally, the ceramic body 110 may be fired to form first and second external electrodes 131 and 132.

적층 세라믹 전자부품의 실장 기판Boards for Laminated Ceramic Electronic Components

도 5는 도 1의 적층 세라믹 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.5 is a perspective view illustrating a board in which the multilayer ceramic electronic component of FIG. 1 is mounted on a printed circuit board.

도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 전자부품의 실장 기판(200)은 적층 세라믹 전자부품이 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 복수 개의 전극 패드(221, 222)를 포함한다.Referring to FIG. 5, the mounting board 200 of the multilayer ceramic electronic component according to the present exemplary embodiment may be spaced apart from each other on the printed circuit board 210 and the upper surface of the printed circuit board 210 so that the multilayer ceramic electronic components are mounted horizontally. It includes a plurality of electrode pads (221, 222) formed to be.

이때, 적층 세라믹 전자부품은 제1 내지 제2 외부 전극(131, 132)이 각각 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.In this case, the multilayer ceramic electronic component may be electrically connected to the printed circuit board 210 by the solder 230 while the first to second external electrodes 131 and 132 are positioned to contact the electrode pads 221 and 222, respectively. Can be.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.Except for the description above, descriptions overlapping with the features of the multilayer ceramic electronic component according to the exemplary embodiment described above will be omitted herein.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

100: 적층 세라믹 전자부품 110: 세라믹 바디
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 전극층 131b, 132b: 제2 전극층
131c, 132c: 도금층
200: 실장 기판 210: 인쇄회로기판
221, 222: 전극 패드 230: 솔더100: laminated ceramic electronic components 110: ceramic body
111: dielectric layers 121 and 122: first and second internal electrodes
131 and 132: first and second external electrodes
131a and 132a: first electrode layer 131b and 132b: second electrode layer
131c and 132c: plating layer
200: mounting substrate 210: printed circuit board
221 and 222: electrode pad 230: solder

Claims (12)

유전체층을 포함하는 세라믹 바디;
상기 세라믹 바디 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및
상기 세라믹 바디의 외측에 배치되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;을 포함하며,
상기 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 Ba-Zn 를 포함하고, 제2 글라스는 Si를 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 더 많이 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 더 많이 포함하는 적층 세라믹 전자부품.
A ceramic body comprising a dielectric layer;
First and second internal electrodes disposed to face each other in the ceramic body with the dielectric layer interposed therebetween; And
And first and second external electrodes disposed outside the ceramic body and electrically connected to the first and second internal electrodes.
The first and second external electrodes include a first electrode layer including a first glass and a second electrode layer disposed on the first electrode layer, and including a second glass, wherein the first glass includes Ba—Zn. Wherein the second glass comprises Si, the first glass comprising more Ba—Zn than the second glass, and the second glass comprising more Si than the first glass .
삭제delete 제1항에 있어서,
상기 제2 전극층은 지르코늄(Zr) 및 디스프로슘(Dy)을 포함하는 적층 세라믹 전자부품.
The method of claim 1,
The second electrode layer is a multilayer ceramic electronic component including zirconium (Zr) and dysprosium (Dy).
제1항에 있어서,
상기 제2 전극층은 제1 전극층에 비하여 지르코늄(Zr) 및 디스프로슘(Dy)을 더 많이 포함하는 적층 세라믹 전자부품.
The method of claim 1,
The second electrode layer may include more zirconium (Zr) and dysprosium (Dy) than the first electrode layer.
제1항에 있어서,
상기 제1 및 제2 전극층은 상기 세라믹 바디의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이는 제1 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이보다 짧은 적층 세라믹 전자부품.
The method of claim 1,
The first and second electrode layers are disposed to extend to the top and bottom surfaces in both longitudinal directions of the ceramic body, and the length of the second electrode layer to be extended to the top and bottom surfaces of the ceramic body is that the first electrode layer is the ceramic body. Laminated ceramic electronic component shorter than the length extending to the upper and lower surfaces of the.
제1항에 있어서,
상기 제1 및 제2 전극층은 상기 세라믹 바디의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이는 제1 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이보다 긴 적층 세라믹 전자부품.
The method of claim 1,
The first and second electrode layers are disposed to extend to the top and bottom surfaces in both longitudinal directions of the ceramic body, and the length of the second electrode layer to be extended to the top and bottom surfaces of the ceramic body is that the first electrode layer is the ceramic body. Laminated ceramic electronic component longer than the length extending to the upper and lower surfaces of the.
상부에 복수 개의 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며,
상기 적층 세라믹 전자부품은, 유전체층을 포함하는 세라믹 바디와 상기 세라믹 바디 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 바디의 외측에 배치되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극을 포함하며, 상기 제1 및 제2 외부전극은 제1 글라스를 포함하는 제1 전극층과 상기 제1 전극층 상에 배치되며, 제2 글라스를 포함하는 제2 전극층을 포함하며, 상기 제1 글라스는 Ba-Zn 를 포함하고, 제2 글라스는 Si를 포함하며, 상기 제1 글라스는 제2 글라스에 비하여 Ba-Zn 를 더 많이 포함하고, 제2 글라스는 제1 글라스에 비하여 Si를 더 많이 포함하는 적층 세라믹 전자부품의 실장 기판.
A printed circuit board having a plurality of electrode pads thereon; And
A multilayer ceramic electronic component installed on the printed circuit board;
The multilayer ceramic electronic component may include a ceramic body including a dielectric layer and first and second internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and disposed outside the ceramic body. And first and second external electrodes electrically connected to a second internal electrode, wherein the first and second external electrodes are disposed on the first electrode layer and the first electrode layer including the first glass, and the second electrode. A second electrode layer comprising glass, wherein the first glass comprises Ba—Zn, the second glass comprises Si, and the first glass contains more Ba—Zn than the second glass; And the second glass contains more Si than the first glass.
삭제delete 제7항에 있어서,
상기 제2 전극층은 지르코늄(Zr) 및 디스프로슘(Dy)을 포함하는 적층 세라믹 전자부품의 실장 기판.
The method of claim 7, wherein
The second electrode layer is a substrate for mounting a multilayer ceramic electronic component including zirconium (Zr) and dysprosium (Dy).
제7항에 있어서,
상기 제2 전극층은 제1 전극층에 비하여 지르코늄(Zr) 및 디스프로슘(Dy)을 더 많이 포함하는 적층 세라믹 전자부품의 실장 기판.
The method of claim 7, wherein
The second electrode layer may include more zirconium (Zr) and dysprosium (Dy) than the first electrode layer.
제7항에 있어서,
상기 제1 및 제2 전극층은 상기 세라믹 바디의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이는 제1 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이보다 짧은 적층 세라믹 전자부품의 실장 기판.
The method of claim 7, wherein
The first and second electrode layers are disposed to extend to the top and bottom surfaces in both longitudinal directions of the ceramic body, and the length of the second electrode layer to be extended to the top and bottom surfaces of the ceramic body is that the first electrode layer is the ceramic body. A substrate for mounting a multilayer ceramic electronic component shorter than the length extending to the top and bottom surfaces of the substrate.
제7항에 있어서,
상기 제1 및 제2 전극층은 상기 세라믹 바디의 길이 방향 양 단면에서 상면 및 하면으로 연장 배치되며, 상기 제2 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이는 제1 전극층이 상기 세라믹 바디의 상면 및 하면으로 연장 배치된 길이보다 긴 적층 세라믹 전자부품의 실장 기판.
The method of claim 7, wherein
The first and second electrode layers are disposed to extend to the top and bottom surfaces in both longitudinal directions of the ceramic body, and the length of the second electrode layer to be extended to the top and bottom surfaces of the ceramic body is that the first electrode layer is the ceramic body. A substrate for mounting a multilayer ceramic electronic component that is longer than the length extending to the top and bottom surfaces of the substrate.
KR1020180069956A 2018-06-19 2018-06-19 Multi-layered ceramic electronic component and board for mounting the same KR102076149B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180069956A KR102076149B1 (en) 2018-06-19 2018-06-19 Multi-layered ceramic electronic component and board for mounting the same
US16/181,053 US10573460B2 (en) 2018-06-19 2018-11-05 Multilayer ceramic electronic component and board for mounting of the same
CN201811621188.6A CN110620012B (en) 2018-06-19 2018-12-28 Multilayer ceramic electronic component and board for mounting multilayer ceramic electronic component
US16/669,911 US11069481B2 (en) 2018-06-19 2019-10-31 Multilayer ceramic electronic component and board for mounting of the same
US17/370,320 US11682526B2 (en) 2018-06-19 2021-07-08 Multilayer ceramic electronic component and board for mounting of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069956A KR102076149B1 (en) 2018-06-19 2018-06-19 Multi-layered ceramic electronic component and board for mounting the same

Publications (2)

Publication Number Publication Date
KR20190142810A KR20190142810A (en) 2019-12-30
KR102076149B1 true KR102076149B1 (en) 2020-02-11

Family

ID=68840282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069956A KR102076149B1 (en) 2018-06-19 2018-06-19 Multi-layered ceramic electronic component and board for mounting the same

Country Status (3)

Country Link
US (3) US10573460B2 (en)
KR (1) KR102076149B1 (en)
CN (1) CN110620012B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102121579B1 (en) * 2018-10-02 2020-06-10 삼성전기주식회사 Multi-layered ceramic electronic component
KR20220096927A (en) * 2020-12-31 2022-07-07 삼성전기주식회사 Multi-layer ceramic electronic component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952723B2 (en) * 2007-02-14 2012-06-13 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4192063A (en) * 1975-12-10 1980-03-11 Yoshio Sato Method for manufacturing a base of a semi-conductor device
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
JP3180690B2 (en) 1996-07-19 2001-06-25 株式会社村田製作所 Multilayer ceramic capacitors
JP3436127B2 (en) 1998-04-22 2003-08-11 株式会社村田製作所 Terminal electrodes for electronic components and electronic components
JP3743406B2 (en) 2001-10-05 2006-02-08 株式会社村田製作所 Conductive paste, multilayer ceramic electronic component manufacturing method, and multilayer ceramic electronic component
TWI245299B (en) * 2003-11-21 2005-12-11 Tdk Corp Laminated ceramic capacitor
JP2006319205A (en) 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd Laminated ceramic capacitor and its manufacturing method
JP4720425B2 (en) 2005-10-18 2011-07-13 株式会社村田製作所 Electronic components
JP2008181956A (en) 2007-01-23 2008-08-07 Tdk Corp Ceramic electronic component
KR101053329B1 (en) 2009-07-09 2011-08-01 삼성전기주식회사 Ceramic electronic components
US9947809B2 (en) 2009-11-11 2018-04-17 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
JP5458821B2 (en) * 2009-11-17 2014-04-02 Ｔｄｋ株式会社 Multilayer ceramic capacitor
JP2012009556A (en) 2010-06-23 2012-01-12 Tdk Corp Ceramic electronic component and method of manufacturing the same
CN103168332B (en) 2010-10-18 2015-11-25 株式会社村田制作所 Chip-type ceramic electronic component and manufacture method thereof
JP5668429B2 (en) * 2010-11-19 2015-02-12 株式会社村田製作所 Multilayer ceramic electronic components
JP5267583B2 (en) * 2011-01-21 2013-08-21 株式会社村田製作所 Multilayer ceramic electronic components
KR101525643B1 (en) 2011-05-20 2015-06-03 삼성전기주식회사 Multilayered ceramic electronic component
KR102004761B1 (en) * 2012-09-26 2019-07-29 삼성전기주식회사 Multilayer ceramic capacitor and a method for manufactuaring the same
KR101434108B1 (en) 2013-07-22 2014-08-25 삼성전기주식회사 Multi-layered ceramic capacitor, mounting circuit board thereof and manufacturing method the same
KR102061503B1 (en) 2013-09-24 2020-01-02 삼성전기주식회사 Multi-layered ceramic capacitor and manufacturing method the same
KR102004789B1 (en) 2014-05-07 2019-07-29 삼성전기주식회사 Multi-layered ceramic electronic parts and board for mounting the same
JP2015039014A (en) * 2014-10-06 2015-02-26 株式会社村田製作所 Multilayer ceramic capacitor
KR101701022B1 (en) 2015-01-20 2017-01-31 삼성전기주식회사 Multi layered ceramic electronic component, manufacturing method thereof and circuit board for mounting the same
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6932906B2 (en) 2016-09-23 2021-09-08 Tdk株式会社 Electronic components and electronic component equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952723B2 (en) * 2007-02-14 2012-06-13 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
CN110620012A (en) 2019-12-27
US20190385797A1 (en) 2019-12-19
US10573460B2 (en) 2020-02-25
US20200066451A1 (en) 2020-02-27
CN110620012B (en) 2022-12-06
US11682526B2 (en) 2023-06-20
US20210335546A1 (en) 2021-10-28
US11069481B2 (en) 2021-07-20
KR20190142810A (en) 2019-12-30

Similar Documents

Publication Publication Date Title
KR101548859B1 (en) Multi-layered ceramic electronic parts and board having the same mounted thereon
CN104658756B (en) Multilayer ceramic electronic component and the plate for being provided with multilayer ceramic electronic component thereon
KR102004776B1 (en) Multi-layered ceramic electronic parts and board having the same mounted thereon
KR101228752B1 (en) Multilayered ceramic electronic component and fabricating method thereof
KR101532114B1 (en) Multi-layered ceramic electronic parts
KR101771742B1 (en) Multi-layered ceramic electronic parts
CN107230549A (en) Laminated ceramic electronic component and preparation method thereof
KR102004789B1 (en) Multi-layered ceramic electronic parts and board for mounting the same
KR20130065199A (en) Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof
KR20190116164A (en) Multi-layer ceramic electronic component
US11682526B2 (en) Multilayer ceramic electronic component and board for mounting of the same
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
KR101539888B1 (en) Method for manufacturing multi-layered ceramic electronic parts
KR20130060503A (en) Laminated ceramic electronic parts and fabrication method thereof
KR102083994B1 (en) Conductive paste for external electrode and multi-layered ceramic electronic parts fabricated by using the same
JP3436127B2 (en) Terminal electrodes for electronic components and electronic components
KR20190135232A (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR20130027784A (en) Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof
KR102450591B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
JP2023101384A (en) Laminated electronic component
JP2023085169A (en) Laminated type capacitor
JP2023099433A (en) Laminate type electronic component
CN116387028A (en) Multilayer electronic component
JP2023099459A (en) Laminate type electronic component
JP2023106281A (en) Ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant