KR102069548B1 - Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof - Google Patents
Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof Download PDFInfo
- Publication number
- KR102069548B1 KR102069548B1 KR1020170170754A KR20170170754A KR102069548B1 KR 102069548 B1 KR102069548 B1 KR 102069548B1 KR 1020170170754 A KR1020170170754 A KR 1020170170754A KR 20170170754 A KR20170170754 A KR 20170170754A KR 102069548 B1 KR102069548 B1 KR 102069548B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide
- oxide transistor
- imprint lithography
- source
- Prior art date
Links
- 238000001459 lithography Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 229920001940 conductive polymer Polymers 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 238000004380 ashing Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- -1 polyphenylene Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- 229920003026 Acene Polymers 0.000 description 1
- UJOBWOGCFQCDNV-UHFFFAOYSA-N Carbazole Natural products C1=CC=C2C3=CC=CC=C3NC2=C1 UJOBWOGCFQCDNV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000329 polyazepine Polymers 0.000 description 1
- 229920000323 polyazulene Polymers 0.000 description 1
- 229920001088 polycarbazole Polymers 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H01L51/0014—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
Abstract
본 발명은 롤-투-롤 임프린트 리소그래피 방법을 이용한 산화물 트랜지스터의 제작 방법을 제공하며, 이러한 방법에 의해 산화물 트랜지스터의 제작시 레진(레지스트)층과 소스/드레인층 사이에 희생층을 도입하여 레진층의 애싱(ashing) 이후 남아 있는 잔여물을 쉽게 제거할 수 있다. 또한, 본 발명은 소스/드레인층과 반도체 산화물층 사이에 전도성 포토레지스트층을 도입하여 접촉이 가능한 층 구조를 제안하고 이를 제작하는 공정을 제공한다.The present invention provides a method of fabricating an oxide transistor using a roll-to-roll imprint lithography method, and in this method, a sacrificial layer is introduced between a resin (resist) layer and a source / drain layer during fabrication of an oxide transistor. Residues left after ashing can be easily removed. In addition, the present invention proposes a layer structure that can be contacted by introducing a conductive photoresist layer between a source / drain layer and a semiconductor oxide layer, and provides a process of manufacturing the same.
Description
본 발명은 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법에 관한 것이고, 또한 본 발명은 이러한 방법에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터에 관한 것이다. 이러한 공정은 OLED 디스플레이의 백플레인을 제조하기 위한 공정에 관한 것이다.The present invention relates to a method of manufacturing an oxide transistor using an imprint lithography process, and the present invention also relates to an oxide transistor using an imprint lithography process manufactured by such a method. This process relates to a process for manufacturing the backplane of an OLED display.
기존의 롤-투-롤 임프린트 리소그래피(roll-to-roll imprint lithography) 공정 시 레지스트(resist) 또는 레진(resin)을 드라이 애싱(dry ashing)을 통해 완벽히 제거가 되질 않는 문제점이 있고 이를 제거하기 위해 용매를 도입하여 제거를 하고 있다. 이러한 과정은 활성층인 산화물 반도체층을 비롯한 패터닝된 소자 구조에 악영향을 줄 수 있다.In the conventional roll-to-roll imprint lithography process, there is a problem that the resist or resin is not completely removed by dry ashing. The solvent is introduced and removed. This process may adversely affect the patterned device structure including the oxide semiconductor layer as the active layer.
종래의 롤-투-롤 임프린트 리소그래피 공정은 소스층 및 드레인층과 산화물층 사이에 별도의 보호층 또는 에칭 스탑퍼(etch stopper)층을 넣을 수 없기 때문에 산화물층 위에 있는 소스/드레인층을 습식 에칭(wet etch) 또는 드라이 에칭(dry etch) 공정을 이용하여 산화물층을 제거할 경우 에칭 공정에 의해 산화물층이 손상을 받게 된다. 이로 인해 산화물 트랜지스터(oxide TFT) 소자 특성 확보가 어려워 대면적 롤러블 WOLED를 위한 백플레인 제작을 할 수 없었다.Conventional roll-to-roll imprint lithography processes wet etch a source / drain layer over an oxide layer because no separate protective or etch stopper layer can be placed between the source and drain layers and the oxide layer. When the oxide layer is removed by using a wet etch or dry etch process, the oxide layer is damaged by the etching process. This makes it difficult to secure oxide TFT device characteristics, making it impossible to fabricate backplanes for large area rollable WOLEDs.
종래의 기술은 별도의 희생층(sacrifice layer)와 전도층(conductive layer) 없이 다층 박막(Al/SiNx/SiOx/a-Si/Cr) 위에 레지스트만 코팅된 상태에서 임프린트 리소그래피(imprint lithography)에 의한 소자 패터닝이 진행되었다. 이에 의해 산화물층이나 소스/드레인 전극층의 레지스트(레진)의 드라이 애싱 완료 후 남아 있는 잔여물(residue)를 완벽히 제거하지 못했다. The conventional technique is performed by imprint lithography in a state where only a resist is coated on a multilayer thin film (Al / SiNx / SiOx / a-Si / Cr) without a separate sacrificial layer and a conductive layer. Device patterning was in progress. As a result, the residue remaining after the dry ashing of the resist (resin) of the oxide layer or the source / drain electrode layer was not completely removed.
또한, 소스 및 드레인층과 반도체층 사이에 별도의 전도층(conductive layer)이 없기 때문에 임프린트 리소그래피 공정 중에 활성층 위에 있는 금속층의 드라이 에칭시 활성층의 손상을 막을 수 없었다. 더욱이 산화물층인 경우에는 드라이 에칭 또는 습식 에칭에 의한 활성층 손상을 막을 수 없었다. In addition, since there is no separate conductive layer between the source and drain layers and the semiconductor layer, damage to the active layer during dry etching of the metal layer on the active layer during the imprint lithography process could not be prevented. Furthermore, in the case of the oxide layer, damage to the active layer by dry etching or wet etching could not be prevented.
본 발명은 롤-투-롤 방식의 자체 정렬 임프린트 리소그래피(self-aligned imprint lithography)를 이용한 산화물 TFT 제작 시 적용 가능한 공정으로써 소스/드레인층과 산화물층 사이에 전도성 포토레지스트를 적용하여 산화물층의 패시베이션, 낮은 접촉 저항(low contact resistance) 및 산화물층 위에 남아 있는 잔여물을 완전히 제거하는데 있다.The present invention is a process applicable to the production of oxide TFTs using a roll-to-roll self-aligned imprint lithography, and passivation of the oxide layer by applying a conductive photoresist between the source / drain layer and the oxide layer. Low contact resistance and complete removal of residues remaining on the oxide layer.
또한, 본 발명은 롤-투-롤 임프린트 리소그래피 공정을 이용하여 OLED 디스플레이용 백플레인을 제작하기 위한 산화물 TFT의 제작 공정 방법을 고안한 것이다.In addition, the present invention devised a manufacturing process method of an oxide TFT for manufacturing a backplane for an OLED display using a roll-to-roll imprint lithography process.
본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법은, 기판; 게이트 전극층; 게이트 절연체; 산화물 활성층; 전도성 포토레지스트층; 소스 및 드레인 전극층; 희생 포토레지스트층; 및 레진(resin)층이 차례대로 적층되어 있고, 상기 레진층은 패턴부 및 비패턴부가 구분된, 패턴화된 임프린트 구조체를 준비하는 단계; 상기 임프린트 구조체에서 상기 비패턴부의 레진층을 제거하는 단계; 상기 비패턴부의 희생 포토레지스트층을 현상하는 단계; 상기 게이트 전극층을 노출시키는 단계; 상기 산화물 활성층 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계; 상기 산화물 활성층 상의 소스 및 드레인 전극층을 제거하는 단계; 및 상기 소스 및 드레인 전극층 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계를 포함하고, 상기 패턴부는 게이트 전극, 소스 전극, 드레인 전극 및 산화물 활성층 상의 레진층이다.A method of manufacturing an oxide transistor using an imprint lithography process according to an embodiment of the present invention, a substrate; A gate electrode layer; Gate insulators; Oxide active layer; Conductive photoresist layer; Source and drain electrode layers; A sacrificial photoresist layer; And preparing a patterned imprint structure in which a resin layer is sequentially stacked, wherein the resin layer is divided into a pattern portion and a non-pattern portion. Removing the resin layer of the non-pattern portion from the imprint structure; Developing the sacrificial photoresist layer of the non-pattern portion; Exposing the gate electrode layer; Removing the resin layer on the oxide active layer and developing a sacrificial photoresist layer; Removing the source and drain electrode layers on the oxide active layer; And removing the resin layer on the source and drain electrode layers and developing the sacrificial photoresist layer, wherein the pattern portion is a resin layer on the gate electrode, the source electrode, the drain electrode, and the oxide active layer.
상기 산화물 활성층 상의 전도성 포토레지스트층을 현상하는 단계를 추가로 포함할 수 있다.The method may further include developing a conductive photoresist layer on the oxide active layer.
상기 전도성 포토레지스트층은 전도성 폴리머이고, 상기 전도성 포토레지스트층은 포지티브(positive) 전도성 포토레지스트이다.The conductive photoresist layer is a conductive polymer, and the conductive photoresist layer is a positive conductive photoresist.
상기 제조 방법은 롤-투-롤(roll-to-roll) 공정에 의해 수행될 수 있다.The manufacturing method may be performed by a roll-to-roll process.
이러한 방법은 OLED 디스플레이의 백플레인(backplane)을 제조하는 방법에 이용될 수 있다.This method can be used in a method of manufacturing the backplane of an OLED display.
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터는 위와 같은 방법에 의해 제작될 수 있다.An oxide transistor using an imprint lithography process can be manufactured by the above method.
산화물 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극층; 상기 게이트 전극층 상의 게이트 절연체; 상기 게이트 절연체 상의 산화물 활성층; 상기 산화물 활성체층 상의 전도성 포토레지스트층; 및 상기 전도성 포토레지스트층 상의 소스 및 드레인 전극층을 포함한다.An oxide transistor includes a substrate; A gate electrode layer formed on the substrate; A gate insulator on the gate electrode layer; An oxide active layer on the gate insulator; A conductive photoresist layer on the oxide active layer; And source and drain electrode layers on the conductive photoresist layer.
상기 전도성 포토레지스트층은 전도성 폴리머이고, 상기 전도성 포토레지스트층은 포지티브 전도성 포토레지스트이다.The conductive photoresist layer is a conductive polymer and the conductive photoresist layer is a positive conductive photoresist.
상기 산화물 트랜지스터는 OLED 디스플레이의 백플레인으로 이용될 수 있다.The oxide transistor can be used as the backplane of an OLED display.
본 발명에 따르면 산화물 트랜지스터를 롤-투-롤 방식의 자체 정렬 임프린트 리소그래피 방법을 이용하여 제작할 수 있다.According to the present invention, an oxide transistor can be fabricated using a roll-to-roll self-aligned imprint lithography method.
본 발명에 따르면 에칭 마스크(Etch mask) 역할을 하는 레지스트(레진)의 애싱 이후 남은 잔류물을 희생층 도입을 통해 완벽히 제거할 수 있다.According to the present invention, residues remaining after ashing of a resist (resin) that serves as an etching mask may be completely removed by introducing a sacrificial layer.
본 발명에 따르면, 산화물층 위에 패시베이션 역할을 할 수 있는 층(전도성 폴리머)이 있어서 산화물층의 반도체 특성을 유지할 수 있다.According to the present invention, there is a layer (conductive polymer) that can act as a passivation on the oxide layer can maintain the semiconductor characteristics of the oxide layer.
본 발명에 따르면, 산화물층 위에 전도성 폴리머가 패시베이션층 또는 에칭 스탑층이 별도로 있기 때문에 소스/드레인층 에칭시 산화물층의 손상을 최소화할 수 있고 에칭 스탑의 탐지기로도 활용이 가능하다.According to the present invention, since the conductive polymer has a passivation layer or an etch stop layer separately on the oxide layer, damage to the oxide layer may be minimized during the etching of the source / drain layer and may be utilized as a detector of the etch stop.
본 발명에 따르면 롤-투-롤 방식 임프린트 리소그래피 방법을 이용하여 산화물 TFT를 제작할 때 드라이 애싱에 의한 완전히 제거되지 못한 레진의 잔여물을 희생층의 적용을 통해 완전히 제거가 가능하다. 레지스트 잔여물은 하부에 남아 있는 금속 성분의 박막이 산화물층 위에 남게 되어 TFT 성능을 저하시키게 된다. 본 발명에서 추가적인 전도성 포토레지스트층의 적용은 다음과 같은 3가지 효과를 제공한다. 첫째, 활성층인 산화물층을 약화시키는 산소나 수분에 노출되지 않도록 한다. 둘째, 에칭 스탑퍼 역할을 하여 오버 에칭(over etching)에 의한 활성층 손상을 방지할 수 있다. 셋째, 전도층은 포토레지스트 성분이기 때문에 현상(developing) 과정을 통해 기존에 활성층 상부에 금속 전극 및 레진 잔여물을 완전히 제거할 수 있다.According to the present invention, when the oxide TFT is manufactured by using the roll-to-roll type imprint lithography method, the residue of the resin that cannot be completely removed by dry ashing can be completely removed through the application of a sacrificial layer. The resist residue leaves a thin film of the metal component remaining below the oxide layer, which degrades the TFT performance. Application of an additional conductive photoresist layer in the present invention provides the following three effects. First, avoid exposure to oxygen or moisture, which weakens the oxide layer, which is an active layer. Second, it serves as an etching stopper to prevent damage to the active layer due to over etching. Third, since the conductive layer is a photoresist component, it is possible to completely remove the metal electrode and the resin residue on the active layer through the developing process.
도 1은 본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법의 순서도를 도시한다.
도 2a-2m은 본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법의 단계별 모식도를 도시한다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다. 1 shows a flowchart of a method of manufacturing an oxide transistor using an imprint lithography process according to an embodiment of the present invention.
2A-2M show step by step schematic diagrams of a method of fabricating an oxide transistor using an imprint lithography process according to one embodiment of the invention.
Various embodiments are now described with reference to the drawings, wherein like reference numerals are used to refer to like elements throughout. In the following description, for purposes of explanation, various descriptions are set forth in order to provide an understanding of the present invention. It is evident, however, that such embodiments may be practiced without these specific details. In other instances, well-known structures and devices are shown in block diagram form in order to facilitate describing the embodiments.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific disclosure form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, step, operation, component, part, or combination thereof described on the specification, but one or more other features or steps. It is to be understood that the present invention does not exclude, in advance, the possibility of the addition or the presence of any operation, components, parts or combinations thereof.
본 발명은 롤-투-롤 임프린트 리소그래피 방법을 이용한 산화물 트랜지스터의 제작 방법을 제공하며, 이러한 방법에 의해 산화물 트랜지스터의 제작시 레진(레지스트)층과 소스/드레인층 사이에 희생층을 도입하여 레진층의 애싱(ashing) 이후 남아 있는 잔여물을 쉽게 제거할 수 있다. 또한, 본 발명은 소스/드레인층과 반도체 산화물층 사이에 전도성 포토레지스트층을 도입하여 접촉이 가능한 층 구조를 제안하고 이를 제작하는 공정을 제공한다.The present invention provides a method of fabricating an oxide transistor using a roll-to-roll imprint lithography method, and in this method, a sacrificial layer is introduced between a resin (resist) layer and a source / drain layer during fabrication of an oxide transistor. Residues left after ashing can be easily removed. In addition, the present invention proposes a layer structure that can be contacted by introducing a conductive photoresist layer between a source / drain layer and a semiconductor oxide layer, and provides a process of manufacturing the same.
도 1은 본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법의 순서도를 도시한다. 도 2a-2m은 본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법의 단계별 모식도를 도시한다.1 shows a flowchart of a method of manufacturing an oxide transistor using an imprint lithography process according to an embodiment of the present invention. 2A-2M show step by step schematic diagrams of a method of fabricating an oxide transistor using an imprint lithography process according to one embodiment of the invention.
본 발명의 일 실시예에 따른 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법은, 패턴화된 임프린트 구조체를 준비하는 단계(S 110); 상기 임프린트 구조체에서 상기 비패턴부의 레진층을 제거하는 단계(S 120); 상기 비패턴부의 희생 포토레지스트층을 현상하는 단계(S 130); 상기 게이트 전극층을 노출시키는 단계(S 140); 상기 산화물 활성층 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계(S 150); 상기 산화물 활성층 상의 소스 및 드레인 전극층을 제거하는 단계(S 160); 및 상기 소스 및 드레인 전극층 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계(S 170)를 포함한다.Method of manufacturing an oxide transistor using an imprint lithography process according to an embodiment of the present invention, preparing a patterned imprint structure (S 110); Removing the resin layer of the non-pattern portion from the imprint structure (S 120); Developing the sacrificial photoresist layer of the non-pattern portion (S 130); Exposing the gate electrode layer (S 140); Removing the resin layer on the oxide active layer and developing a sacrificial photoresist layer (S 150); Removing the source and drain electrode layers on the oxide active layer (S 160); And removing the resin layer on the source and drain electrode layers and developing the sacrificial photoresist layer (S 170).
S 110 단계에서는 패턴화된 임프린트 구조체를 준비한다. 도 2a에서와 같이 임프린트가 완료된 모습의 구조체를 준비한다. 이러한 구조체는 기판(10); 게이트 전극층(20); 게이트 절연체(30); 산화물 활성층(40); 전도성 포토레지스트층(50); 소스 및 드레인 전극층(60); 희생 포토레지스트층(70); 및 레진(resin)층(80)이 차례대로 적층되어 있다. 도 2a 내지 도 2m의 실시예에서는 소스/드레인 전극층으로 Cr, 산화물 활성층으로 IGZO(Indium Gallium Zinc Oxide), 게이트로 절연층으로 SiNx 그리고 게이트 전극으로 Al을 사용하였다.In
이 경우 도 2a에서 보는 것처럼, 레진층은 패턴부 및 비패턴부로 구분되어 있다. 패턴부는 게이트 전극, 소스 전극, 드레인 전극 및 산화물 활성층 상의 부분이다. 비패턴부는 그 나머지 부분을 의미한다. In this case, as shown in FIG. 2A, the resin layer is divided into a pattern portion and a non-pattern portion. The pattern portion is a portion on the gate electrode, the source electrode, the drain electrode, and the oxide active layer. The non-pattern portion means the rest of the portion.
S 120 단계에서는 임프린트 구조체에서 비패턴부의 레진층을 제거한다. 이러한 레진층의 제거는 드라이 애싱(dry ashing)을 이용하여 진행될 수 있다.비패턴부의 레진층이 모두 제거된 후의 모습은 도 2b에서 확인할 수 있다. 이렇게 레진층을 제거하고 나면 잔여물이 남게 되며 이러한 잔여물(residues)은 도 2c에서 확인할 수 있다.In
S 130 단계에서는 레진층이 제거된 비패턴부의 희생 포토레지스를 현상한다. 이러한 현상 단계에 의해 희생층(희생 포토레지스트)이 제거되고 이러한 희생층의 제거시 그 위에 남아 있던 잔여물들이 함께 제거된다. 도 2d에서와 같이 희생 포토레지스트를 현상하고 나면 소스/드레인 전극층이 비패턴부에 노출된다.In
본 발명에서는 레진층과 소스/드레인 전극층 사이에 희생층을 사용하여 에칭 마스크 역할을 하는 레진을 드라이 애싱한 후 남는 미세한 잔여물을 완전히 제거할 수 있다. 이러한 잔여물이 활성층에 남게 되는 경우 결함(defect)이 되어 소자 특성 저하를 유발할 수 있다.In the present invention, a sacrificial layer may be used between the resin layer and the source / drain electrode layer to completely remove fine residues remaining after dry ashing the resin serving as an etching mask. If these residues remain in the active layer, they may become defects and cause deterioration of device characteristics.
S 140 단계에서는 게이트 전극층을 노출시키게 된다. 도 2e 내지 2f의 단계를 거침으로써 비패턴부의 소스/드레인 전극층; 전도성 포토레지스트층; 산화물 활성층; 및 게이트 절연체를 모두 제거하여 패터닝화를 이루게 된다. 이후 도 2g 내지 2h에서와 같이 게이트 전극층의 레진을 드라이 애싱하고, 그 하부의 희생 포토레지스트층, 소스/드레인 전극층, 전도성 포토레지스트층, 산화물 활성층 및 게이트 절연체를 모두 제거함으로써 게이트 전극을 노출시킨다.In
S 150 단계에서는 산화물 활성층 상의 레진층을 제거하고 희생 포토레지스트층을 현상하게 된다. 본 명세서에서 현상은 UV 노출에 의해 이루어지는 것이 일반적이며 일 예로 약 365nm 파장의 UV를 노출시켜 현상한다. 도 2i에서와 같이 산화물 활성층 상의 레진을 애싱할 수 있고, 이러한 애싱에 의해 잔여물이 남게 되며, 도 2j에서와 같이 희생 포토레지스트층을 현상함으로써 애싱 잔여물이 깨끗하게 제거될 수 있게 된다.In
S 160 단계에서는 산화물 활성층 상의 소스 및 드레인 전극층을 제거하게 된다. 산화물 활성층이 노출될 수 있도록 소스 및 드레인 전극층 에칭하게 된다. 이러한 모습은 도 2k에서 볼 수 있다. 도 2k에서는 산화물 활성층 위에 배치되어 있는 전도성 포토레지스트층이 노출된 상태를 도시한다. 전도성 포토레지스트층이 노출된 상태로도 산화물 트랜지스터는 완성될 수 있으며, 추가적으로 도 2m과 같이 전도성 포토레지스트층도 제거하여 산화물 활성층을 노출시킬 수도 있다.In
S 170 단계에서는 소스 및 드레인 전극층 상의 레진층을 제거하고 희생 포토레지스트층을 현상한다. 소스 및 드레인 전극층의 레진층을 제거하고 이에 의해 잔여물이 남게 되며, 이러한 잔여물은 희생 포토레지스트층의 현상에 의해 제거된다. 도 2l에서는 이러한 잔여물이 남은 모습을 도시하며, 도 2m에서는 희생 포토레지스트의 현상에 의해 잔여물이 제거된 상태를 도시한다.In
도 2m에서는 산화물 활성층이 노출된 것으로 도시되어 있으나, 이러한 산화물 활성층 위에 전도성 포토레지스트층이 존재할 수 있다. 이러한 전도성 포토레지스트층에 의해 활성층인 산화물층을 약화시키는 산소나 수분에 노출되지 않도록 할 수 있고, 에칭 스탑퍼 역할을 하여 오버 에칭(over etching)에 의한 활성층 손상을 방지할 수 있다. 또한 전도성 포토레지스층이 현상될 경우 기존에 활성층 상부에 금속 전극 및 레진 잔여물을 완전히 제거할 수 있다.In FIG. 2M, the oxide active layer is exposed, but a conductive photoresist layer may be present on the oxide active layer. The conductive photoresist layer can prevent exposure to oxygen or moisture that weakens the oxide layer, which is the active layer, and can act as an etching stopper to prevent damage to the active layer due to over etching. In addition, when the conductive photoresist layer is developed, the metal electrode and the resin residue may be completely removed from the existing active layer.
본 발명에서는 산화물층과 소스/드레인(S/D)층인 IGZO와 Cr 금속층 사이에 전도성 포토레지스트(PR)를 넣어 접촉 저항(contact resistance)을 낮출 수 있다. 기존의 방법은 S/D층과 반도체층 사이에 별도의 층이 없다. 이는 기판 위에 전면 증착으로 박막을 적층하기 때문인데 소자 패터닝 방법이 자체 정렬 임프린트 리소그래피(self-aligned imprint lithography) 방식으로 인해 포토리소그래피 공법에 사용되는 에칭 스탑층(etch stop layer(passivation층))을 별도로 패터닝 하기에 불가능한 층 구조이기 때문이다. 기존의 자체 정렬 임프린트 리소그래피 방법에서는 활성층인 반도체층 위에 금속층인 Cr을 건식 에칭 또는 습식 에칭하여 제거했다. 이 경우 건식 에칭 또는 습식 에칭 중에 공정 가스인 Cl2 gas 또는 습식 에천트(wet etchant)에 의해 반도체층의 손상을 유발하게 된다. 반도체층이 손상을 받으면 TFT 소자 특성을 잃어 버리게 된다.In the present invention, a conductive photoresist (PR) may be interposed between the oxide layer and the source / drain (S / D) layer IGZO and the Cr metal layer to reduce contact resistance. The existing method has no separate layer between the S / D layer and the semiconductor layer. This is due to the deposition of a thin film on the substrate by full surface deposition, which separates the etch stop layer (passivation layer) used in the photolithography process due to the self-aligned imprint lithography method. This is because the layer structure is impossible to pattern. In the conventional self-aligned imprint lithography method, the metal layer Cr is removed by dry etching or wet etching on the active semiconductor layer. In this case, Cl 2 , the process gas, during dry etching or wet etching. Damage to the semiconductor layer may be caused by gas or wet etchant. If the semiconductor layer is damaged, the TFT device characteristics are lost.
전도성 포토레지스트층은 전도성 폴리머로 이루어지는 것이 바람직하고, 포지티브(positive) 전도성 포토레지스트가 이용된다.The conductive photoresist layer is preferably made of a conductive polymer, and a positive conductive photoresist is used.
전도성 폴리머는 폴리아세틸렌, 폴리(플루오렌), 폴리페닐렌, 폴리페닐렌 비닐렌, [0015] 폴리피렌, 폴리아줄렌, 폴리나프탈렌, 폴리(피롤), 폴리카바졸, 폴리인돌, 폴리아제핀, 폴리아닐린, 폴리아센, 폴리티오펜, 폴리티오펜 비닐렌, 폴리(p-페닐렌 설파이드), 폴리피리딘, 또는 이의 작용화된 유도체, 전구체 또는 블렌드를 포함할 수 있다. 보통, 전도성 폴리머는 폴리(3,4-에틸렌디옥시티오펜), 또는 이의 작용화된 유도체를 포함한다. 예를 들면, 전도성 폴리머는 3,4-에틸렌디옥시티오펜으로부터 유도될 수 있다.The conductive polymer is polyacetylene, poly (fluorene), polyphenylene, polyphenylene vinylene, polypyrene, polyazulene, polynaphthalene, poly (pyrrole), polycarbazole, polyindole, polyazepine, polyaniline , Polyacene, polythiophene, polythiophene vinylene, poly (p-phenylene sulfide), polypyridine, or functionalized derivatives, precursors or blends thereof. Usually, conductive polymers include poly (3,4-ethylenedioxythiophene), or functionalized derivatives thereof. For example, the conductive polymer can be derived from 3,4-ethylenedioxythiophene.
본 발명의 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터 제조 방법은 롤-투-롤(roll-to-roll) 공정에 의해 수행될 수 있다. 또한, 이러한 방법을 이용해 OLED 디스플레이의 백플레인(backplane)을 제조할 수 있다.An oxide transistor manufacturing method using the imprint lithography process of the present invention may be performed by a roll-to-roll process. In addition, this method can be used to fabricate the backplane of an OLED display.
본 발명의 일 실시예에 따른 산화물 트랜지스터는 상기에서 설명한 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터 제조 방법에 의해 제조될 수 있다.An oxide transistor according to an embodiment of the present invention may be manufactured by an oxide transistor manufacturing method using the imprint lithography process described above.
본 발명의 일 실시예에 따른 산화물 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극층; 상기 게이트 전극층 상의 게이트 절연체; 상기 게이트 절연체 상의 산화물 활성층; 상기 산화물 활성체층 상의 전도성 포토레지스트층; 및 상기 전도성 포토레지스트층 상의 소스 및 드레인 전극층을 포함한다. 이는 도 2m에서 볼 수 있다.An oxide transistor according to an embodiment of the present invention, a substrate; A gate electrode layer formed on the substrate; A gate insulator on the gate electrode layer; An oxide active layer on the gate insulator; A conductive photoresist layer on the oxide active layer; And source and drain electrode layers on the conductive photoresist layer. This can be seen in Figure 2m.
상기 전도성 포토레지스트층은 전도성 폴리머가 이용되고, 상기 전도성 포토레지스트층은 포지티브 전도성 포토레지스트이다.The conductive photoresist layer is a conductive polymer, and the conductive photoresist layer is a positive conductive photoresist.
이러한 산화물 트랜지스터는 OLED 디스플레이의 백플레인으로 이용될 수 있다.Such oxide transistors can be used as the backplane of OLED displays.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다. The description of the presented embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to these embodiments will be apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the scope of the invention. Thus, the present invention should not be limited to the embodiments set forth herein but should be construed in the broadest scope consistent with the principles and novel features set forth herein.
Claims (11)
기판; 게이트 전극층; 게이트 절연체; 산화물 활성층; 전도성 포토레지스트층; 소스 및 드레인 전극층; 희생 포토레지스트층; 및 레진(resin)층이 차례대로 적층되어 있고, 상기 레진층은 패턴부 및 비패턴부가 구분되어 있고, 상기 패턴부의 레진층은 상기 산화물 트랜지스터의 게이트 전극, 소스 전극, 드레인 전극 및 액티브층 상의 레진층인, 패턴화된 임프린트 구조체를 준비하는 단계;
상기 임프린트 구조체에서 상기 비패턴부의 레진층을 제거하는 단계;
상기 비패턴부의 희생 포토레지스트층을 현상하는 단계;
상기 게이트 전극층의 상면을 노출시키고, 상기 게이트 전극 및 상기 액티브층을 형성하는 단계;
상기 액티브층의 채널 영역 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계;
상기 액티브층의 채널 영역 상의 소스 및 드레인 전극층을 제거하여, 상기 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 및 드레인 전극 상의 레진층을 제거하고 희생 포토레지스트층을 현상하는 단계를 포함하는,
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법.
A method of manufacturing an oxide transistor using an imprint lithography process,
Board; A gate electrode layer; Gate insulators; Oxide active layer; Conductive photoresist layer; Source and drain electrode layers; A sacrificial photoresist layer; And a resin layer are sequentially stacked, and the resin layer is divided into a pattern portion and a non-pattern portion, and the resin layer of the pattern portion is a resin on a gate electrode, a source electrode, a drain electrode, and an active layer of the oxide transistor. Preparing a patterned imprint structure, which is a layer;
Removing the resin layer of the non-pattern portion from the imprint structure;
Developing the sacrificial photoresist layer of the non-pattern portion;
Exposing an upper surface of the gate electrode layer and forming the gate electrode and the active layer;
Removing the resin layer on the channel region of the active layer and developing the sacrificial photoresist layer;
Removing the source and drain electrode layers on the channel region of the active layer to form the source and drain electrodes; And
Removing the resin layer on the source electrode and the drain electrode and developing a sacrificial photoresist layer;
A method of manufacturing an oxide transistor using an imprint lithography process.
상기 소스 전극 및 드레인 전극을 형성하는 단계에서,
상기 산화물 활성층 상의 전도성 포토레지스트층을 현상하는 단계를 추가로 포함하는,
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법.
The method of claim 1,
In the forming of the source electrode and the drain electrode,
Further comprising developing a conductive photoresist layer on the oxide active layer,
A method of manufacturing an oxide transistor using an imprint lithography process.
상기 전도성 포토레지스트층은 전도성 폴리머인,
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법.
The method of claim 1,
The conductive photoresist layer is a conductive polymer,
A method of manufacturing an oxide transistor using an imprint lithography process.
상기 전도성 포토레지스트층은 포지티브(positive) 전도성 포토레지스트인,
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법.
The method of claim 3, wherein
The conductive photoresist layer is a positive conductive photoresist,
A method of manufacturing an oxide transistor using an imprint lithography process.
상기 제조 방법은 롤-투-롤(roll-to-roll) 공정에 의해 수행되는,
임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법.
The method of claim 1,
The manufacturing method is carried out by a roll-to-roll process,
A method of manufacturing an oxide transistor using an imprint lithography process.
OLED 디스플레이의 백플레인(backplane)을 제조하는 방법.
Using the method of any one of claims 1 to 5,
A method of manufacturing the backplane of an OLED display.
임프린트 리소그래피 공정을 이용하여 제조된 산화물 트랜지스터.
Prepared according to the method of any one of claims 1 to 5,
An oxide transistor fabricated using an imprint lithography process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170754A KR102069548B1 (en) | 2017-12-12 | 2017-12-12 | Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170754A KR102069548B1 (en) | 2017-12-12 | 2017-12-12 | Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190070180A KR20190070180A (en) | 2019-06-20 |
| KR102069548B1 true KR102069548B1 (en) | 2020-02-11 |
Family
ID=67103880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170170754A KR102069548B1 (en) | 2017-12-12 | 2017-12-12 | Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102069548B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160013453A1 (en) * | 2013-10-18 | 2016-01-14 | Boe Technology Group Co., Ltd. | Oled backplane and fabrication method thereof |
| CN106960797A (en) * | 2017-04-28 | 2017-07-18 | 京东方科技集团股份有限公司 | A kind of preparation method of thin film transistor (TFT) and preparation method thereof and array base palte |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283544A (en) * | 1990-03-30 | 1991-12-13 | Nec Corp | Method for continuity test of contact hole in semiconductor device |
| KR101137873B1 (en) * | 2005-04-11 | 2012-04-20 | 엘지디스플레이 주식회사 | Method of forming a pad electrode, method of manufacturing Liquid Crystal Display Device using the same, and Liquid Crystal Display Device manufactured by the method |
-
2017
- 2017-12-12 KR KR1020170170754A patent/KR102069548B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160013453A1 (en) * | 2013-10-18 | 2016-01-14 | Boe Technology Group Co., Ltd. | Oled backplane and fabrication method thereof |
| CN106960797A (en) * | 2017-04-28 | 2017-07-18 | 京东方科技集团股份有限公司 | A kind of preparation method of thin film transistor (TFT) and preparation method thereof and array base palte |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190070180A (en) | 2019-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101901045B1 (en) | Thin film transistor and preparation method therefor, array substrate, and display apparatus | |
| KR20140041403A (en) | Organic thin film transistor array substrate and method for manufacturing the same, and display device | |
| US20130098869A1 (en) | Method for Forming Minute Pattern and Method for Forming Minute Pattern Mask | |
| CN107438903B (en) | Method for manufacturing thin film transistor | |
| US7625789B2 (en) | Method for manufacturing semiconductor device | |
| KR20090097425A (en) | Method of forming a gate oxide of a semiconductor device | |
| KR102069548B1 (en) | Method of fabrication of oxide transistor using imprint lithography, and oxide transistor fabricated by thereof | |
| US20120276745A1 (en) | Method for fabricating hole pattern in semiconductor device | |
| US9196524B2 (en) | Manufacturing method of semiconductor device | |
| TWI469224B (en) | Organic thin film transistor and fabricating the same | |
| US7785997B2 (en) | Method for fabricating semiconductor device | |
| KR100972674B1 (en) | Method of forming patterns in semiconductor device | |
| KR100870289B1 (en) | Flash memory device and manufacturing method thereof | |
| KR100856544B1 (en) | Method for manufacturing tin film transistor aray | |
| KR100522094B1 (en) | Method for forming pattern in semiconductor device | |
| US20180108688A1 (en) | Thin film transistor, method for fabricating the same, and display device | |
| US10541258B2 (en) | Patterning layers stacks for electronic devices | |
| KR101291896B1 (en) | Method for making Thin Film Transistor for Display Apparatus | |
| KR100941861B1 (en) | Patterning method of semiconductor device | |
| US10510845B2 (en) | Method for manufacturing electrode of semiconductor device | |
| US20200313103A1 (en) | Patterning semiconductor for tft device | |
| KR100685392B1 (en) | Method for fabricating semiconductor device | |
| US20200335700A1 (en) | Method of manufacturing organic semiconductor devices | |
| KR20110108712A (en) | Method for fabricating contact hole in semiconductor device | |
| KR100660278B1 (en) | Method for forming of gate electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |